JP4163911B2 - 半導体ウェハ試験方法および半導体ウェハ試験装置 - Google Patents
半導体ウェハ試験方法および半導体ウェハ試験装置 Download PDFInfo
- Publication number
- JP4163911B2 JP4163911B2 JP2002241809A JP2002241809A JP4163911B2 JP 4163911 B2 JP4163911 B2 JP 4163911B2 JP 2002241809 A JP2002241809 A JP 2002241809A JP 2002241809 A JP2002241809 A JP 2002241809A JP 4163911 B2 JP4163911 B2 JP 4163911B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- holding surface
- characteristic data
- electrical
- electrical characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体ウェハ試験方法および半導体ウェハ試験装置に関する。
【０００２】
【背景技術】
半導体ウェハは、集積回路や半導体デバイスの元となる材料であり、ドープ処理した所定のシリコンインゴットを円形に薄切りしたものである。このウェハは、製造段階に応じて、未処理ウェハ(blank wafer)、研磨済ウェハ、パターン形成済ウェハ、製品ウェハなどと呼ばれる。現在用いられる最大のウェハは直径３００ｍｍ(１２インチ)である。
【０００３】
集積回路製造段階の各工程では、ウェハ表面全体で電気的特性の値がばらつくことを避けるために、ウェハ表面を念入りに検査しなければならない。半導体ウェハの電気的特性を検査する一般的な試験方法としては次のような手順が知られている。すなわち、試験対象のウェハを所定位置に保持し、電気的特定を検査するためのプローブ先端をウェハ表面に接触させる。そして、静電容量電圧（ＣＶ）、電流電圧（ＩＶ）、コンダクタンス電圧（ＧＶ）、静電容量時間（Ｃｔ）等の電気的刺激をウェハに付与し、これらの電気的刺激に対するウェハの反応を測定する。この反応から、プローブ先端が接触している位置におけるウェハの電気的特性データを判定する。
このような試験にあたって、ウェハを保持するために、試験装置にはサンプルチャックが利用される。サンプルチャックにおいては、ウェハを保持する平坦な保持面と、この保持面にウェハを保持するための各種押え具あるいは吸着のための手段が設けられる。
【０００４】
サンプルチャックでウェハを保持する一般的な技術は、例えば「対象物操作用押え器具、システム、工程」と題されたアメリカ特許第3,811,182号に示されるように、ウェハを保持する保持面の下側から真空引きするものである。押え器具による測定誤差を克服するための技術は、「押え器具による誤差を測定対象物の特性から分離させ、この誤差を含む測定対象物の特性を補償する方法及び装置、反り及びゆがみを補正する方法及び装置」と題されたアメリカ特許第4,750,141号に開示される。
なお、サンプルチャックは、ウェハ搬送機としても利用可能である。そして、保持するウェハの標準的な大きさや、平面及び切欠きといった形状特性に合わせるために工業規格に従って製造される。
【０００５】
【発明が解決しようとする課題】
従来のサンプルチャックでは、ウェハを吸着保持する保持面は、例えばアルミニウム合金やステンレス鋼といった金属を加工することで形成される。これらの金属から形成されるサンプルチャックは導電性であるため、試験中にウェハ全体に均一な電位を付与したり、アースとして機能したりするので好適である。
【０００６】
しかし、ウェハは保持面の金属材料に接触することで汚染されることがある。サンプルチャックの保持面は純粋なシリコンからも製造可能だが、そのようにすると非常にコストがかかる。
試験中の半導体ウェハが導電金属面に接触することによる汚染を防ぐために、本願出願人により、半導体からなる頂層で導電金属全体を覆ったサンプルチャックを製造することが提案されている（2002年5月3日提出のアメリカ特許出願第10/139,685号、この出願を優先権主張する特願2002-200220を参照）。
【０００７】
これらの出願に開示された半導体ウェハ試験用サンプルチャックは、保持面となる側に半導体層を備え、平坦度の点や汚染がない点で、公知の金属保持面サンプルチャックよりも優れているといえる。
しかし、このサンプルチャックでは、所定状況下における半導体層の電気的特性のばらつきが、例えば静電容量電圧（ＣＶ）測定値のばらつきとして現れることがある。試験中の半導体ウェハのＣＶに関するデータのばらつきは、保持面の電気的特性のばらつきが影響していることもある。例えば、保持面の表面抵抗値のばらつきは、保持面を構成する半導体層およびその下方の導電性金属の基礎構造体の直列抵抗のばらつきに起因することがあり、これらのばらつきは保持面の表面の位置関数として認識することができる。
【０００８】
本発明の目的は、サンプルチャックの保持面における電気的特性のばらつきを補償することができる半導体ウェハ試験方法および半導体ウェハ試験装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のウェハ試験装置は、平坦な保持面でウェハを保持するサンプルチャックと、前記保持面またはこの保持面で保持されるウェハの表面と接触可能な電気的試験プローブを備える。
サンプルチャックは、導電金属による基礎構造体と、この基礎構造体に固定され、前記サンプルチャックの保持面を形成する半導体層とを有する。前記基礎構造体内部には真空源と連通可能な複数の経路を形成可能である。前記半導体層には前記基礎構造体の経路と連通する複数の微小貫通孔が形成され、真空吸着が可能である。
前記サンプルチャックは予め設定された基準点または基準軸を有し、この基準点及び基準軸に対してウェハの位置を調整することで、ウェハの位置座標と保持面の位置座標とが一致される。この基準点または基準軸としては、ウェハの端部あるいは任意の一部に対応するマーカ等の光学的あるいは機械的な手段のほか、サンプルチャックの座標系とウェハの搬送装置等の座標系などの仮想的な手段を利用することができる。
【００１０】
前記ウェハ試験装置は、半導体層・ウェハ試験回路を前記電気的試験プローブと組み合わせて、前記半導体層の表面全体に配列された複数の位置における前記半導体層及び前記基礎構造体のデータまたは前記ウェハの電気的特性を判定・記録する。前記試験回路には、汎用デジタルコンピュータにデータをアップロード可能なデジタルマルチメータやＣＶ測定用の公知の装置を設けてもよい。
【００１１】
前記ウェハ試験装置は、前記半導体層表面の位置に対応する前記半導体層試験回路に記録されたデータに基づいて補正因数を決定するアナログまたはデジタル回路やコンピュータを有する。この補正因数を用いると、前記ウェハ上の任意の位置における電気的特性が、その任意の位置の下方に位置する前記半導体層及び前記基礎構造体の電気的特性から実質的に影響を受けずに示される。
【００１２】
本発明の試験方法は、先に試験装置で述べたサンプルチャックおよび電気的試験プローブとを用い、前記サンプルチャックにウェハを保持させない状態で、前記電気的試験プローブにより、前記保持面の任意の位置における電気的特性データを判定する保持面判定工程と、前記サンプルチャックにウェハを保持させ、前記電気的試験プローブにより、前記保持されたウェハ表面の任意の位置における電気的特性データを判定するウェハ表面判定工程と、前記ウェハ表面の任意の位置において、前記ウェハ表面判定手段で判定された電気的特性データと、当該位置における前記保持面判定手段で判定された前記保持面の電気的特性データとから、当該位置における前記ウェハ自体の電気的特性データを判定するウエハ判定工程とを有することを特徴とする。
これらの各工程により、ウェハの任意位置において、サンプルチャックの保持面までの電気的特性データの影響を排除したウェハ自体の電気的特性データを取得することができ、各位置毎のデータのばらつきを確実に把握することができる。
【００１３】
前記試験方法においては、先に、前記保持面判定工程を行い、その際には前記保持面の電気的特性データを各位置毎に記録しておき、次に、前記ウェハ表面判定工程およびウエハ判定工程を行い、前記保持面判定工程で記録された前記保持面の電気的特性データに基づいて前記保持面の任意の位置における補正因数を決定し、前記ウェハ表面判定手段で判定された前記ウェハ表面の任意の位置における電気的特性データと当該位置における前記補正因数とから、前記ウェハ自体の任意の位置における電気的特性データを判定することが好ましい。
このようにすれば、保持面のデータを先に判定して記録しておくため、これらを複数のウェハの判定に共通して利用することができる。このため、保持面のデータ測定の作業を減らすことができ、作業効率的に望ましい。
先行する保持面のデータ判定は、所定数のウェハの判定毎（ウェハのロット毎等）あるいは所定時間毎（定期点検毎等）に行うことができる。あるいは、操業開始時に一度行うようにしてもよく、または試験装置の設置時に一度だけ行うなどの選択も可能である。
【００１４】
なお、保持面のデータ判定、補正因数の計算ないし記録は、適宜な形式や手順を採用することができる。
本発明においては、保持面の判定データの測定の際に補正因数の計算までを行い、この補正因数を位置毎に記録しておき、後のウェハの判定の際に参照するようにしてもよい。但し、データ判定の時間に計算が重なるとシステムの負荷が大きくなるため、保持面データの記録、補正因数の計算、ウェハの表面データの判定、という各手順に分けることが望ましいといえる。
本発明においては、ウェハの表面データの判定を先に行い、後から保持面のデータを判定し、これらからウェハ自体のデータ判定を行ってもよい。例えば、多数のウェハを連続判定するのでない場合（特定のウェハの検査の場合など）では、前述した保持面データの記録による共用化はさほど効果的ではなく、保持面判定とウェハ判定との順序は任意にすることが可能である。
【００１５】
本発明では、前記半導体層表面から前記基礎構造体までの間の直列抵抗を判定することがより好ましい。
本発明では、判定されるテストウェハの電気的特性は平面抵抗(spreading resistance)またはショットキーＣＶ(Schottky CV)であることが望ましい。
【００１６】
本発明では、ウェハにおいてパターンを形成する地点でデータを収集することが望ましい。この各地点は、前記サンプルチャックの基準点または基準軸に対する位置から容易に判定可能である。付与された位置の補正因数は、前記半導体層のデータ地点間を補間処理することにより取得可能である。
【００１７】
本発明では、試験地点間の補間処理の有効性を損なわないように、前記半導体層の微小貫通孔の数を最小化し、前記試験地点のパターン（ウェハに形成されるべき半導体製品としてのパターン）に対応して前記半導体層の微小貫通孔を配置することが好ましい。試験地点間の補間処理の有効性を損なわないように、前記基礎構造体の経路を前記試験地点のパターンに対応して配置させ、かつその大きさを決めることが好ましい。
この際、ウェハ上のパターン位置と保持面上の位置とは、本発明に基づいてサンプルチャックに形成される基準点または基準軸により整合させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１において、本実施形態のウェハ試験装置１は、試験対象である半導体ウェハ１３を吸着保持するサンプルチャック２と、サンプルチャック２を駆動させるチャックドライバ３と、保持面であるサンプルチャック２の上面及び半導体ウェハ１３と電気的に接触可能な電気的試験プローブ５０と、半導体ウェハ１３の電気的特性値の演算やサンプルチャック２の位置制御を行う測定手段６０とを有するものである。
サンプルチャック２は、下側層４と、この下側層４の頂面８に積層された上側層６とを備える積層構造を有する。
【００１９】
下側層４は、サンプルチャック２としての構造的剛性を確保する目的を有し、所定の構造的剛性を確保しつつ、質量及び重量が小さくかつ製造が容易な導電材料から形成される。このような導電材料としては、例えばアルミニウム合金などが利用できる。
図２にも示すように、下側層４には頂面８側に複数の真空経路１０が同心円状に形成されている。真空経路１０は、下側層４には頂面８側からフライス削り等の加工技術により溝状に掘り下げられたものである。平板の上にリング状のブロックを接合する等、他の方法によって形成してもよい。下側層４にはドリル加工等の加工技術により略水平に真空ダクト１２が形成されている。真空ダクト１２は、前述した各真空経路１０の直径方向に貫通しており、各真空経路１０を互いに連通させかつ各々を外部の真空ポンプ等の真空源９へと連通させる。
【００２０】
図１に戻って、上側層６には複数の微小な貫通孔２２が形成されている。各貫通孔２２は、上側層６が下側層４に積層された状態で真空経路１０にも連通されるようになっている。真空源９、真空経路１０、真空ダクト１２、貫通孔２２が協働することで、保持面である上側層６の頂面１８に真空を発生させ、試験対象の半導体ウェハ１３をサンプルチャック２に吸着固定することができる。
【００２１】
下側層４の材料は、導電性の材料、なかでも電気的測定や電気的応力付加等の他の電気的操作などの処理の際に優れた電気的接触性および電流分布の均一性が得られるように適宜選択される。下側層４の頂面８は、フライス削りや研磨などの既存技術により精度の高い平坦面とされる。
下側層４は半導体ウェハ１３の電気的特性データの判定のために、測定手段６０と電気的に接続されている。
【００２２】
上側層６と下側層４との結合は、接着剤、半田、導電性接着剤などの結合剤により行われる。なかでも電気的導通性のよいものが好ましい。
【００２３】
上側層６の材料は、半導体ウェハがサンプルチャック２に吸着保持されるときに、試験中の半導体ウェハ１３との電気的接触が最高になるように電気的特性が最適化された半導体ウェハを用いることが好ましい。上側層６の頂面１８は、所望の平坦度を有すべく、既存の半導体ウェハ製造技術を利用して高精度に形成される。
【００２４】
上側層６に形成された複数の貫通孔２２は、イオンミリング(ion milling)などの既存の半導体ウェハ製造技術により形成される。貫通孔２２の位置や形状は、上側層６及び下側層４が相互に積層された際に下側層４の真空経路１０と整列する状態か、あるいは少なくとも真空経路１０との間で流体連通が実現され得る状態になるように選択される。具体的には、真空経路１０に対応して配列される多数の丸孔である。
【００２５】
上側層６の背面は、下側層４と密着されるものであり、下側層４に対する導電特性の強化及び接着特性の強化の少なくともいずれかを図るべく、金属化処理、不純物によるドープ処理、あるいは両方が行われる。このうち、金属化処理は、半導体ウェハ処理の分野において公知のスパッタリングまたは真空蒸着技術などにより行うことができる。また、ドープ処理は、半導体ウェハ処理の分野において公知のイオン注入などにより行うことができる。
【００２６】
上側層６に半導体ウェハを用いることにより、頂面１８は非常に平坦となり、下側層４を形成する導電材料による半導体ウェハ１３の汚染をなくすことができる。当然のことながら、コスト及び質量増加のため、半導体材料のみからサンプルチャック２を形成することは望ましくない。更に、サンプルチャック２を半導体材料のみで形成すると、サンプルチャック２の導電性を最適化できない。しかし、半導体ウェハから形成された上側層６を、導電材料から形成された下側層４に積層させることにより、両方の材料の最高の特徴を組合わせることができる。
【００２７】
チャックドライバ３は測定手段６０と通信可能とされ、測定手段６０からの信号に基づき駆動される。
プローブ５０は、既存の技術により構成され、測定手段６０と電気的に接続されるとともに、駆動手段（図示せず）により上下動可能とされる。この駆動手段は測定手段６０により制御される。
【００２８】
測定手段６０は、本発明の保持面判定手段、ウェハ表面判定手段およびウェハ判定手段を兼ねるものであり、例えば既存のデジタルマルチメータやコンピュータを組合わせることにより構成されるものであり、予め設定されたプログラムに基づいて動作し、本発明の保持面判定手段、ウェハ表面判定手段およびウェハ判定手段としての機能を実現する。
具体的には、測定手段６０は、チャックドライバ３を駆動させながら、電気的プローブ５０の駆動手段を制御してプローブ５０をサンプルチャック２の下側層４に電気的に接触させ、サンプルチャックの半導体層６表面の複数地点において、半導体層６の電気的測定データを取得する。
【００２９】
電気的特性データとしては、ショットキーＣＶ測定値または平面抵抗測定値のx-y軸配列とすることができる。極座標に基づく他の配列とすることもできる。各ＣＶ測定値については、従来より、測定された電気的特性の所望の値を導くための周知の電気モデルがあり、そのうちのいずれかを用いる。これらのモデルには、直列抵抗などの数多くの寄生要素(parasitic elements)がある。一般的には、これらの寄生要素は、システム補正時に求められた単一の値を示し、この値をすべての後続の測定値に用いることができる。
【００３０】
取得された半導体層６の電気的特性データは、各位置に対応する配列として記録される。電気的測定値の配列は、半導体層６の表面における各電気的特性データの位置関数としての直列抵抗値などといった補正因数の配列に変換される。これらが保持面判定手段としての動作となる。
補正因数の配列が決定されると、試験対象の半導体ウェハ１３をサンプルチャック２に吸着保持させ、半導体層６に対して行ったのと同様にして、この半導体ウェハ１３の表面全体における複数の位置においてＣＶ測定値を取得する。これらがウェハ表面判定手段としての動作となる。
【００３１】
半導体ウェハ１３の表面から取得される電気的特性データに対しては、先に配列に格納されていた半導体層６の表面の電気的特性データによる補正が行われる。
具体的には、半導体層６の電気的特性のばらつきに起因するＣＶ測定値におけるばらつきを補正するために、各位置で補正因数を用いる。各位置の補正因数は、半導体層６の電気的特性データが記憶された位置に対応する試験中の半導体ウェハ１３の位置（基準点あるいは基準軸に基づいて対応されている）に基づいて測定手段６０において決定される。
より具体的には、周知の補間技術を用いることで、半導体面６の表面全体における複数の位置において得られた既知の電気的特性データの配列から任意の位置における補正因数を決定可能である。これら補正因数を用いることで、サンプルチャック２の電気的特性、特に半導体層６（つまり保持面）の電気的特性のばらつきに起因する取得データのばらつきを防ぐことができる。
【００３２】
以上のように、電気的特性データの配列を得た後、サンプルチャック２の半導体層６に保持された試験中の半導体ウェハ１３の電気的特性データを補正する補正因数を演算し、サンプルチャック２の半導体層６を関数化することで、ＣＶ測定値や広がり抵抗測定値のばらつきを引き起こすであろう半導体層６のばらつきの問題を克服できる。
【００３３】
なお、本発明は前述した実施形態に限定されるものではなく、例えば以下のような変形等は本発明に含まれるものである。
すなわち、前記実施形態では、下側層４に真空経路１０を形成するためにフライス削り等の加工を行ったが、平板の上にリング状のブロックを接合する等、他の方法によって形成してもよい。
下側層４に形成される真空経路１０は、同心円状に限らず、格子状など他の配置や形状であってもよく、複数に限らず一本の溝状が連続したものでもよい。
下側層４に形成される真空ダクト１２は、ドリル加工等の加工技術により形成されるものに限らず、前述した真空経路１０をブロックで形成する際に同時に形成するなど他の方法によるものであってもよい。また、水平に限らず、傾斜して配置してもよい。
【００３４】
前記実施形態において、サンプルチャック２を移動させるためのチャックドライバ３、プローブ５０自体、プローブ５０を移動させるための駆動手段、あるいはこれらを制御する構成等は、既存の機械技術、モータ技術、メカトロニクス技術等を適宜利用すればよく、機構や形式等は任意に選択しうるものである。 測定手段６０において、各判定の内容、判定を実行するソフトウェア等は、既存の測定技術、コンピュータ技術を利用して適宜設定すればよい。
前記実施形態においては、測定手段６０にコンピュータを利用することで、ソフトウェア的に保持面判定手段およびウェハ表面判定手段、更にはウェハ判定手段の機能を実現し、これらの保持面判定手段、ウェハ表面判定手段およびウェハ判定手段を兼用するものとしたが、これらの各手段は個別に設定してもよく、専用の回路等によりハードウェア的に実現してもよい。
【００３５】
【発明の効果】
以上に述べた通り、本発明によれば、サンプルチャックの保持面における電気的特性のばらつきを補償することが可能な半導体ウェハ試験装置および半導体ウェハ試験方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体ウェハ試験装置の断面図である。
【図２】前記実施形態における、半導体層を除いた状態の基礎構造体を示す平面図である。
【符号の説明】
１ 半導体ウェハ試験装置
２ サンプルチャック
３ 位置調整手段であるチャックドライバ
４ 下側層
６ 上側層
８ 頂面
９ 真空源
１０ 真空経路
１２ 真空ダクト
１３ 半導体ウェハ
１８ 保持面である頂面
２２ 貫通孔
５０ 電気的試験プローブ
６０ 保持面判定手段、ウェハ表面判定手段、ウェハ判定手段を兼ねる測定手段
【発明の属する技術分野】
本発明は半導体ウェハ試験方法および半導体ウェハ試験装置に関する。
【０００２】
【背景技術】
半導体ウェハは、集積回路や半導体デバイスの元となる材料であり、ドープ処理した所定のシリコンインゴットを円形に薄切りしたものである。このウェハは、製造段階に応じて、未処理ウェハ(blank wafer)、研磨済ウェハ、パターン形成済ウェハ、製品ウェハなどと呼ばれる。現在用いられる最大のウェハは直径３００ｍｍ(１２インチ)である。
【０００３】
集積回路製造段階の各工程では、ウェハ表面全体で電気的特性の値がばらつくことを避けるために、ウェハ表面を念入りに検査しなければならない。半導体ウェハの電気的特性を検査する一般的な試験方法としては次のような手順が知られている。すなわち、試験対象のウェハを所定位置に保持し、電気的特定を検査するためのプローブ先端をウェハ表面に接触させる。そして、静電容量電圧（ＣＶ）、電流電圧（ＩＶ）、コンダクタンス電圧（ＧＶ）、静電容量時間（Ｃｔ）等の電気的刺激をウェハに付与し、これらの電気的刺激に対するウェハの反応を測定する。この反応から、プローブ先端が接触している位置におけるウェハの電気的特性データを判定する。
このような試験にあたって、ウェハを保持するために、試験装置にはサンプルチャックが利用される。サンプルチャックにおいては、ウェハを保持する平坦な保持面と、この保持面にウェハを保持するための各種押え具あるいは吸着のための手段が設けられる。
【０００４】
サンプルチャックでウェハを保持する一般的な技術は、例えば「対象物操作用押え器具、システム、工程」と題されたアメリカ特許第3,811,182号に示されるように、ウェハを保持する保持面の下側から真空引きするものである。押え器具による測定誤差を克服するための技術は、「押え器具による誤差を測定対象物の特性から分離させ、この誤差を含む測定対象物の特性を補償する方法及び装置、反り及びゆがみを補正する方法及び装置」と題されたアメリカ特許第4,750,141号に開示される。
なお、サンプルチャックは、ウェハ搬送機としても利用可能である。そして、保持するウェハの標準的な大きさや、平面及び切欠きといった形状特性に合わせるために工業規格に従って製造される。
【０００５】
【発明が解決しようとする課題】
従来のサンプルチャックでは、ウェハを吸着保持する保持面は、例えばアルミニウム合金やステンレス鋼といった金属を加工することで形成される。これらの金属から形成されるサンプルチャックは導電性であるため、試験中にウェハ全体に均一な電位を付与したり、アースとして機能したりするので好適である。
【０００６】
しかし、ウェハは保持面の金属材料に接触することで汚染されることがある。サンプルチャックの保持面は純粋なシリコンからも製造可能だが、そのようにすると非常にコストがかかる。
試験中の半導体ウェハが導電金属面に接触することによる汚染を防ぐために、本願出願人により、半導体からなる頂層で導電金属全体を覆ったサンプルチャックを製造することが提案されている（2002年5月3日提出のアメリカ特許出願第10/139,685号、この出願を優先権主張する特願2002-200220を参照）。
【０００７】
これらの出願に開示された半導体ウェハ試験用サンプルチャックは、保持面となる側に半導体層を備え、平坦度の点や汚染がない点で、公知の金属保持面サンプルチャックよりも優れているといえる。
しかし、このサンプルチャックでは、所定状況下における半導体層の電気的特性のばらつきが、例えば静電容量電圧（ＣＶ）測定値のばらつきとして現れることがある。試験中の半導体ウェハのＣＶに関するデータのばらつきは、保持面の電気的特性のばらつきが影響していることもある。例えば、保持面の表面抵抗値のばらつきは、保持面を構成する半導体層およびその下方の導電性金属の基礎構造体の直列抵抗のばらつきに起因することがあり、これらのばらつきは保持面の表面の位置関数として認識することができる。
【０００８】
本発明の目的は、サンプルチャックの保持面における電気的特性のばらつきを補償することができる半導体ウェハ試験方法および半導体ウェハ試験装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のウェハ試験装置は、平坦な保持面でウェハを保持するサンプルチャックと、前記保持面またはこの保持面で保持されるウェハの表面と接触可能な電気的試験プローブを備える。
サンプルチャックは、導電金属による基礎構造体と、この基礎構造体に固定され、前記サンプルチャックの保持面を形成する半導体層とを有する。前記基礎構造体内部には真空源と連通可能な複数の経路を形成可能である。前記半導体層には前記基礎構造体の経路と連通する複数の微小貫通孔が形成され、真空吸着が可能である。
前記サンプルチャックは予め設定された基準点または基準軸を有し、この基準点及び基準軸に対してウェハの位置を調整することで、ウェハの位置座標と保持面の位置座標とが一致される。この基準点または基準軸としては、ウェハの端部あるいは任意の一部に対応するマーカ等の光学的あるいは機械的な手段のほか、サンプルチャックの座標系とウェハの搬送装置等の座標系などの仮想的な手段を利用することができる。
【００１０】
前記ウェハ試験装置は、半導体層・ウェハ試験回路を前記電気的試験プローブと組み合わせて、前記半導体層の表面全体に配列された複数の位置における前記半導体層及び前記基礎構造体のデータまたは前記ウェハの電気的特性を判定・記録する。前記試験回路には、汎用デジタルコンピュータにデータをアップロード可能なデジタルマルチメータやＣＶ測定用の公知の装置を設けてもよい。
【００１１】
前記ウェハ試験装置は、前記半導体層表面の位置に対応する前記半導体層試験回路に記録されたデータに基づいて補正因数を決定するアナログまたはデジタル回路やコンピュータを有する。この補正因数を用いると、前記ウェハ上の任意の位置における電気的特性が、その任意の位置の下方に位置する前記半導体層及び前記基礎構造体の電気的特性から実質的に影響を受けずに示される。
【００１２】
本発明の試験方法は、先に試験装置で述べたサンプルチャックおよび電気的試験プローブとを用い、前記サンプルチャックにウェハを保持させない状態で、前記電気的試験プローブにより、前記保持面の任意の位置における電気的特性データを判定する保持面判定工程と、前記サンプルチャックにウェハを保持させ、前記電気的試験プローブにより、前記保持されたウェハ表面の任意の位置における電気的特性データを判定するウェハ表面判定工程と、前記ウェハ表面の任意の位置において、前記ウェハ表面判定手段で判定された電気的特性データと、当該位置における前記保持面判定手段で判定された前記保持面の電気的特性データとから、当該位置における前記ウェハ自体の電気的特性データを判定するウエハ判定工程とを有することを特徴とする。
これらの各工程により、ウェハの任意位置において、サンプルチャックの保持面までの電気的特性データの影響を排除したウェハ自体の電気的特性データを取得することができ、各位置毎のデータのばらつきを確実に把握することができる。
【００１３】
前記試験方法においては、先に、前記保持面判定工程を行い、その際には前記保持面の電気的特性データを各位置毎に記録しておき、次に、前記ウェハ表面判定工程およびウエハ判定工程を行い、前記保持面判定工程で記録された前記保持面の電気的特性データに基づいて前記保持面の任意の位置における補正因数を決定し、前記ウェハ表面判定手段で判定された前記ウェハ表面の任意の位置における電気的特性データと当該位置における前記補正因数とから、前記ウェハ自体の任意の位置における電気的特性データを判定することが好ましい。
このようにすれば、保持面のデータを先に判定して記録しておくため、これらを複数のウェハの判定に共通して利用することができる。このため、保持面のデータ測定の作業を減らすことができ、作業効率的に望ましい。
先行する保持面のデータ判定は、所定数のウェハの判定毎（ウェハのロット毎等）あるいは所定時間毎（定期点検毎等）に行うことができる。あるいは、操業開始時に一度行うようにしてもよく、または試験装置の設置時に一度だけ行うなどの選択も可能である。
【００１４】
なお、保持面のデータ判定、補正因数の計算ないし記録は、適宜な形式や手順を採用することができる。
本発明においては、保持面の判定データの測定の際に補正因数の計算までを行い、この補正因数を位置毎に記録しておき、後のウェハの判定の際に参照するようにしてもよい。但し、データ判定の時間に計算が重なるとシステムの負荷が大きくなるため、保持面データの記録、補正因数の計算、ウェハの表面データの判定、という各手順に分けることが望ましいといえる。
本発明においては、ウェハの表面データの判定を先に行い、後から保持面のデータを判定し、これらからウェハ自体のデータ判定を行ってもよい。例えば、多数のウェハを連続判定するのでない場合（特定のウェハの検査の場合など）では、前述した保持面データの記録による共用化はさほど効果的ではなく、保持面判定とウェハ判定との順序は任意にすることが可能である。
【００１５】
本発明では、前記半導体層表面から前記基礎構造体までの間の直列抵抗を判定することがより好ましい。
本発明では、判定されるテストウェハの電気的特性は平面抵抗(spreading resistance)またはショットキーＣＶ(Schottky CV)であることが望ましい。
【００１６】
本発明では、ウェハにおいてパターンを形成する地点でデータを収集することが望ましい。この各地点は、前記サンプルチャックの基準点または基準軸に対する位置から容易に判定可能である。付与された位置の補正因数は、前記半導体層のデータ地点間を補間処理することにより取得可能である。
【００１７】
本発明では、試験地点間の補間処理の有効性を損なわないように、前記半導体層の微小貫通孔の数を最小化し、前記試験地点のパターン（ウェハに形成されるべき半導体製品としてのパターン）に対応して前記半導体層の微小貫通孔を配置することが好ましい。試験地点間の補間処理の有効性を損なわないように、前記基礎構造体の経路を前記試験地点のパターンに対応して配置させ、かつその大きさを決めることが好ましい。
この際、ウェハ上のパターン位置と保持面上の位置とは、本発明に基づいてサンプルチャックに形成される基準点または基準軸により整合させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１において、本実施形態のウェハ試験装置１は、試験対象である半導体ウェハ１３を吸着保持するサンプルチャック２と、サンプルチャック２を駆動させるチャックドライバ３と、保持面であるサンプルチャック２の上面及び半導体ウェハ１３と電気的に接触可能な電気的試験プローブ５０と、半導体ウェハ１３の電気的特性値の演算やサンプルチャック２の位置制御を行う測定手段６０とを有するものである。
サンプルチャック２は、下側層４と、この下側層４の頂面８に積層された上側層６とを備える積層構造を有する。
【００１９】
下側層４は、サンプルチャック２としての構造的剛性を確保する目的を有し、所定の構造的剛性を確保しつつ、質量及び重量が小さくかつ製造が容易な導電材料から形成される。このような導電材料としては、例えばアルミニウム合金などが利用できる。
図２にも示すように、下側層４には頂面８側に複数の真空経路１０が同心円状に形成されている。真空経路１０は、下側層４には頂面８側からフライス削り等の加工技術により溝状に掘り下げられたものである。平板の上にリング状のブロックを接合する等、他の方法によって形成してもよい。下側層４にはドリル加工等の加工技術により略水平に真空ダクト１２が形成されている。真空ダクト１２は、前述した各真空経路１０の直径方向に貫通しており、各真空経路１０を互いに連通させかつ各々を外部の真空ポンプ等の真空源９へと連通させる。
【００２０】
図１に戻って、上側層６には複数の微小な貫通孔２２が形成されている。各貫通孔２２は、上側層６が下側層４に積層された状態で真空経路１０にも連通されるようになっている。真空源９、真空経路１０、真空ダクト１２、貫通孔２２が協働することで、保持面である上側層６の頂面１８に真空を発生させ、試験対象の半導体ウェハ１３をサンプルチャック２に吸着固定することができる。
【００２１】
下側層４の材料は、導電性の材料、なかでも電気的測定や電気的応力付加等の他の電気的操作などの処理の際に優れた電気的接触性および電流分布の均一性が得られるように適宜選択される。下側層４の頂面８は、フライス削りや研磨などの既存技術により精度の高い平坦面とされる。
下側層４は半導体ウェハ１３の電気的特性データの判定のために、測定手段６０と電気的に接続されている。
【００２２】
上側層６と下側層４との結合は、接着剤、半田、導電性接着剤などの結合剤により行われる。なかでも電気的導通性のよいものが好ましい。
【００２３】
上側層６の材料は、半導体ウェハがサンプルチャック２に吸着保持されるときに、試験中の半導体ウェハ１３との電気的接触が最高になるように電気的特性が最適化された半導体ウェハを用いることが好ましい。上側層６の頂面１８は、所望の平坦度を有すべく、既存の半導体ウェハ製造技術を利用して高精度に形成される。
【００２４】
上側層６に形成された複数の貫通孔２２は、イオンミリング(ion milling)などの既存の半導体ウェハ製造技術により形成される。貫通孔２２の位置や形状は、上側層６及び下側層４が相互に積層された際に下側層４の真空経路１０と整列する状態か、あるいは少なくとも真空経路１０との間で流体連通が実現され得る状態になるように選択される。具体的には、真空経路１０に対応して配列される多数の丸孔である。
【００２５】
上側層６の背面は、下側層４と密着されるものであり、下側層４に対する導電特性の強化及び接着特性の強化の少なくともいずれかを図るべく、金属化処理、不純物によるドープ処理、あるいは両方が行われる。このうち、金属化処理は、半導体ウェハ処理の分野において公知のスパッタリングまたは真空蒸着技術などにより行うことができる。また、ドープ処理は、半導体ウェハ処理の分野において公知のイオン注入などにより行うことができる。
【００２６】
上側層６に半導体ウェハを用いることにより、頂面１８は非常に平坦となり、下側層４を形成する導電材料による半導体ウェハ１３の汚染をなくすことができる。当然のことながら、コスト及び質量増加のため、半導体材料のみからサンプルチャック２を形成することは望ましくない。更に、サンプルチャック２を半導体材料のみで形成すると、サンプルチャック２の導電性を最適化できない。しかし、半導体ウェハから形成された上側層６を、導電材料から形成された下側層４に積層させることにより、両方の材料の最高の特徴を組合わせることができる。
【００２７】
チャックドライバ３は測定手段６０と通信可能とされ、測定手段６０からの信号に基づき駆動される。
プローブ５０は、既存の技術により構成され、測定手段６０と電気的に接続されるとともに、駆動手段（図示せず）により上下動可能とされる。この駆動手段は測定手段６０により制御される。
【００２８】
測定手段６０は、本発明の保持面判定手段、ウェハ表面判定手段およびウェハ判定手段を兼ねるものであり、例えば既存のデジタルマルチメータやコンピュータを組合わせることにより構成されるものであり、予め設定されたプログラムに基づいて動作し、本発明の保持面判定手段、ウェハ表面判定手段およびウェハ判定手段としての機能を実現する。
具体的には、測定手段６０は、チャックドライバ３を駆動させながら、電気的プローブ５０の駆動手段を制御してプローブ５０をサンプルチャック２の下側層４に電気的に接触させ、サンプルチャックの半導体層６表面の複数地点において、半導体層６の電気的測定データを取得する。
【００２９】
電気的特性データとしては、ショットキーＣＶ測定値または平面抵抗測定値のx-y軸配列とすることができる。極座標に基づく他の配列とすることもできる。各ＣＶ測定値については、従来より、測定された電気的特性の所望の値を導くための周知の電気モデルがあり、そのうちのいずれかを用いる。これらのモデルには、直列抵抗などの数多くの寄生要素(parasitic elements)がある。一般的には、これらの寄生要素は、システム補正時に求められた単一の値を示し、この値をすべての後続の測定値に用いることができる。
【００３０】
取得された半導体層６の電気的特性データは、各位置に対応する配列として記録される。電気的測定値の配列は、半導体層６の表面における各電気的特性データの位置関数としての直列抵抗値などといった補正因数の配列に変換される。これらが保持面判定手段としての動作となる。
補正因数の配列が決定されると、試験対象の半導体ウェハ１３をサンプルチャック２に吸着保持させ、半導体層６に対して行ったのと同様にして、この半導体ウェハ１３の表面全体における複数の位置においてＣＶ測定値を取得する。これらがウェハ表面判定手段としての動作となる。
【００３１】
半導体ウェハ１３の表面から取得される電気的特性データに対しては、先に配列に格納されていた半導体層６の表面の電気的特性データによる補正が行われる。
具体的には、半導体層６の電気的特性のばらつきに起因するＣＶ測定値におけるばらつきを補正するために、各位置で補正因数を用いる。各位置の補正因数は、半導体層６の電気的特性データが記憶された位置に対応する試験中の半導体ウェハ１３の位置（基準点あるいは基準軸に基づいて対応されている）に基づいて測定手段６０において決定される。
より具体的には、周知の補間技術を用いることで、半導体面６の表面全体における複数の位置において得られた既知の電気的特性データの配列から任意の位置における補正因数を決定可能である。これら補正因数を用いることで、サンプルチャック２の電気的特性、特に半導体層６（つまり保持面）の電気的特性のばらつきに起因する取得データのばらつきを防ぐことができる。
【００３２】
以上のように、電気的特性データの配列を得た後、サンプルチャック２の半導体層６に保持された試験中の半導体ウェハ１３の電気的特性データを補正する補正因数を演算し、サンプルチャック２の半導体層６を関数化することで、ＣＶ測定値や広がり抵抗測定値のばらつきを引き起こすであろう半導体層６のばらつきの問題を克服できる。
【００３３】
なお、本発明は前述した実施形態に限定されるものではなく、例えば以下のような変形等は本発明に含まれるものである。
すなわち、前記実施形態では、下側層４に真空経路１０を形成するためにフライス削り等の加工を行ったが、平板の上にリング状のブロックを接合する等、他の方法によって形成してもよい。
下側層４に形成される真空経路１０は、同心円状に限らず、格子状など他の配置や形状であってもよく、複数に限らず一本の溝状が連続したものでもよい。
下側層４に形成される真空ダクト１２は、ドリル加工等の加工技術により形成されるものに限らず、前述した真空経路１０をブロックで形成する際に同時に形成するなど他の方法によるものであってもよい。また、水平に限らず、傾斜して配置してもよい。
【００３４】
前記実施形態において、サンプルチャック２を移動させるためのチャックドライバ３、プローブ５０自体、プローブ５０を移動させるための駆動手段、あるいはこれらを制御する構成等は、既存の機械技術、モータ技術、メカトロニクス技術等を適宜利用すればよく、機構や形式等は任意に選択しうるものである。 測定手段６０において、各判定の内容、判定を実行するソフトウェア等は、既存の測定技術、コンピュータ技術を利用して適宜設定すればよい。
前記実施形態においては、測定手段６０にコンピュータを利用することで、ソフトウェア的に保持面判定手段およびウェハ表面判定手段、更にはウェハ判定手段の機能を実現し、これらの保持面判定手段、ウェハ表面判定手段およびウェハ判定手段を兼用するものとしたが、これらの各手段は個別に設定してもよく、専用の回路等によりハードウェア的に実現してもよい。
【００３５】
【発明の効果】
以上に述べた通り、本発明によれば、サンプルチャックの保持面における電気的特性のばらつきを補償することが可能な半導体ウェハ試験装置および半導体ウェハ試験方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体ウェハ試験装置の断面図である。
【図２】前記実施形態における、半導体層を除いた状態の基礎構造体を示す平面図である。
【符号の説明】
１ 半導体ウェハ試験装置
２ サンプルチャック
３ 位置調整手段であるチャックドライバ
４ 下側層
６ 上側層
８ 頂面
９ 真空源
１０ 真空経路
１２ 真空ダクト
１３ 半導体ウェハ
１８ 保持面である頂面
２２ 貫通孔
５０ 電気的試験プローブ
６０ 保持面判定手段、ウェハ表面判定手段、ウェハ判定手段を兼ねる測定手段
Claims (13)
- 導電金属による基礎構造体、この基礎構造体に固定されかつウェハを保持する保持面を形成する半導体層、予め設定された基準点または基準軸に対してウェハの位置を調整する位置調整手段を備え、前記基礎構造体内部には真空源と連通可能な複数の経路が形成され、前記半導体層には前記基礎構造体の経路と連通する複数の微小貫通孔が形成されたサンプルチャックと、
前記保持面及びこの保持面に保持されたウェハの表面と接触可能に構成される電気的試験プローブと、
前記電気的試験プローブと組合わされ、前記保持面の任意の位置における電気的特性データを判定する保持面判定手段と、
前記電気的試験プローブと組合わされ、前記サンプルチャックで保持されるウェハ表面の任意の位置における電気的特性データを判定するウェハ表面判定手段と、
前記ウェハ表面の任意の位置において、前記ウェハ表面判定手段で判定された電気的特性データと、当該位置における前記保持面判定手段で判定された前記保持面の電気的特性データとから、当該位置における前記ウェハ自体の電気的特性データを判定するウエハ判定手段とを有することを特徴とするウェハ試験装置。 - 請求項１に記載のウェハ試験装置において、前記保持面判定手段は前記保持面の電気的特性データを各位置毎に記録しておくものであり、
前記ウエハ判定手段は、前記保持面判定手段に記録された前記保持面の電気的特性データに基づいて前記保持面の任意の位置における補正因数を決定し、前記ウェハ表面判定手段で判定された前記ウェハ表面の任意の位置における電気的特性データと当該位置における前記補正因数とから、前記ウェハ自体の任意の位置における電気的特性データを判定するものであることを特徴とするウェハ試験装置。 - 請求項１または請求項２に記載のウェハ試験装置において、前記保持面判定手段および前記ウェハ表面判定手段は、前記ウェハに形成されるべきパターンの図形的データを参照し、前記基準点または基準軸に基づいて前記ウェハ表面上に特定される前記パターンに対応した位置における電気的特性データを判定するものでことを特徴とするウェハ試験装置。
- 請求項１から請求項３までの何れかに記載のウェハ試験装置において、前記保持面判定手段により判定される電気的特性データは、前記半導体層表面から前記基礎構造体までの間の直列抵抗であることを特徴とするウェハ試験装置。
- 請求項１から請求項４までの何れかに記載のウェハ試験装置において、前記ウェハ表面判定手段により判定される電気的特性データは、平面抵抗およびショットキー静電容量電圧の何れかを含むことを特徴とするウェハ試験装置。
- 請求項１から請求項５までの何れかに記載のウェハ試験装置において、前記ウェハ判定手段は、前記保持面上に配置される複数のデータ判定地点間を補間処理する補間手段を有することを特徴とするウェハ試験装置。
- 請求項６に記載のウェハ試験装置において、前記データ判定地点間の補間処理の有効性を損なわないように、前記半導体層の微小貫通孔の数を最小化する構成、前記半導体層の微小貫通孔を前記電気的特性データの判定位置のパターンに対応して配置する構成、または前記電気的特性データの判定位置のパターンに対応して前記基礎構造体の経路を配置させかつ大きさを調整する構成の何れかを採用したことを特徴とするウェハ試験装置。
- 導電金属による基礎構造体、この基礎構造体に固定されかつウェハを保持する保持面を形成する半導体層、予め設定された基準点または基準軸に対してウェハの位置を調整する位置調整手段を備え、前記基礎構造体内部には真空源と連通可能な複数の経路が形成され、前記半導体層には前記基礎構造体の経路と連通する複数の微小貫通孔が形成されたサンプルチャックと、
前記保持面及びこの保持面に保持されたウェハの表面と接触可能に構成される電気的試験プローブと、を用い、
前記サンプルチャックにウェハを保持させない状態で、前記電気的試験プローブにより、前記保持面の任意の位置における電気的特性データを判定する保持面判定工程と、
前記サンプルチャックにウェハを保持させ、前記電気的試験プローブにより、前記保持されたウェハ表面の任意の位置における電気的特性データを判定するウェハ表面判定工程と、
前記ウェハ表面の任意の位置において、前記ウェハ表面判定手段で判定された電気的特性データと、当該位置における前記保持面判定手段で判定された前記保持面の電気的特性データとから、当該位置における前記ウェハ自体の電気的特性データを判定するウエハ判定工程とを有することを特徴とするウェハ試験方法。 - 請求項８に記載のウェハ試験方法において、
先に、前記保持面判定工程を行い、その際には前記保持面の電気的特性データを各位置毎に記録しておき、
次に、前記ウェハ表面判定工程およびウエハ判定工程を行い、前記保持面判定工程で記録された前記保持面の電気的特性データに基づいて前記保持面の任意の位置における補正因数を決定し、前記ウェハ表面判定手段で判定された前記ウェハ表面の任意の位置における電気的特性データと当該位置における前記補正因数とから、前記ウェハ自体の任意の位置における電気的特性データを判定することを特徴とするウェハ試験方法。 - 請求項８または請求項９に記載のウェハ試験方法において、前記保持面判定工程および前記ウェハ表面判定工程では、前記ウェハに形成されるべきパターンの図形的データを参照し、前記基準点または基準軸に基づいて前記ウェハ表面上に特定される前記パターンに対応した位置における電気的特性データを判定することを特徴とするウェハ試験方法。
- 請求項８から請求項１０までの何れかに記載のウェハ試験方法において、前記保持面判定工程で判定される電気的特性データは、前記半導体層表面から前記基礎構造体までの間の直列抵抗であることを特徴とするウェハ試験方法。
- 請求項８から請求項１１までの何れかに記載のウェハ試験方法において、前記ウェハ表面判定工程により判定される電気的特性データは、平面抵抗およびショットキー静電容量電圧の何れかを含むことを特徴とするウェハ試験方法。
- 請求項８から請求項１２までの何れかに記載のウェハ試験方法において、前記ウェハ判定工程は、前記保持面上に配置される複数のデータ判定地点間を補間処理する補間手段を有することを特徴とするウェハ試験方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31406501P | 2001-08-22 | 2001-08-22 | |
| US60/314065 | 2001-08-22 | ||
| US10/215,383 | 2002-08-08 | ||
| US10/215,383 US6851096B2 (en) | 2001-08-22 | 2002-08-08 | Method and apparatus for testing semiconductor wafers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100822A JP2003100822A (ja) | 2003-04-04 |
| JP4163911B2 true JP4163911B2 (ja) | 2008-10-08 |
Family
ID=26909979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241809A Expired - Fee Related JP4163911B2 (ja) | 2001-08-22 | 2002-08-22 | 半導体ウェハ試験方法および半導体ウェハ試験装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6851096B2 (ja) |
| EP (1) | EP1286389B1 (ja) |
| JP (1) | JP4163911B2 (ja) |
| AT (1) | ATE341834T1 (ja) |
| DE (1) | DE60215090D1 (ja) |
| TW (1) | TWI276190B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
| US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
| US7492172B2 (en) * | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| JP4051418B2 (ja) * | 2003-05-29 | 2008-02-27 | Ｔｄｋ株式会社 | 磁気ヘッドのスメア検出方法及び装置 |
| US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
| US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
| US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
| US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
| JP2007059704A (ja) * | 2005-08-25 | 2007-03-08 | Sumco Corp | 貼合せ基板の製造方法及び貼合せ基板 |
| US7733106B2 (en) * | 2005-09-19 | 2010-06-08 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
| US7511510B2 (en) * | 2005-11-30 | 2009-03-31 | International Business Machines Corporation | Nanoscale fault isolation and measurement system |
| KR100763532B1 (ko) * | 2006-08-17 | 2007-10-05 | 삼성전자주식회사 | 웨이퍼 지지장치, 웨이퍼 노광 장치 및 웨이퍼 지지방법 |
| US7999563B2 (en) | 2008-06-24 | 2011-08-16 | Cascade Microtech, Inc. | Chuck for supporting and retaining a test substrate and a calibration substrate |
| US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
| KR101520457B1 (ko) * | 2009-02-12 | 2015-05-18 | 삼성전자주식회사 | 웨이퍼 검사 방법 및 웨이퍼 검사 장비 |
| WO2010140642A1 (en) * | 2009-06-02 | 2010-12-09 | Tokyo Electron Limited | Probe card |
| US8581217B2 (en) | 2010-10-08 | 2013-11-12 | Advanced Ion Beam Technology, Inc. | Method for monitoring ion implantation |
| US20120105088A1 (en) * | 2010-10-29 | 2012-05-03 | Applied Materials, Inc. | Apparatus and method for testing back-contact solar cells |
| US9136243B2 (en) * | 2013-12-03 | 2015-09-15 | Kulicke And Soffa Industries, Inc. | Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE759342A (fr) * | 1969-11-24 | 1971-05-24 | Westinghouse Electric Corp | Appareil et methode pour la determination automatique de la resistance d'etalement, la resistivite et la concentration d'impuretes dans des corps semi-conducteurs |
| US4931962A (en) * | 1988-05-13 | 1990-06-05 | Ade Corporation | Fixture and nonrepeatable error compensation system |
| EP0456426B1 (en) * | 1990-05-07 | 2004-09-15 | Canon Kabushiki Kaisha | Vacuum type wafer holder |
| US5798286A (en) * | 1995-09-22 | 1998-08-25 | Tessera, Inc. | Connecting multiple microelectronic elements with lead deformation |
| US6057171A (en) * | 1997-09-25 | 2000-05-02 | Frequency Technology, Inc. | Methods for determining on-chip interconnect process parameters |
| US6741093B2 (en) * | 2000-10-19 | 2004-05-25 | Solid State Measurements, Inc. | Method of determining one or more properties of a semiconductor wafer |
| US6429145B1 (en) * | 2001-01-26 | 2002-08-06 | International Business Machines Corporation | Method of determining electrical properties of silicon-on-insulator wafers |
-
2002
- 2002-08-08 US US10/215,383 patent/US6851096B2/en not_active Expired - Fee Related
- 2002-08-13 TW TW091118227A patent/TWI276190B/zh not_active IP Right Cessation
- 2002-08-22 EP EP02078482A patent/EP1286389B1/en not_active Expired - Lifetime
- 2002-08-22 AT AT02078482T patent/ATE341834T1/de not_active IP Right Cessation
- 2002-08-22 DE DE60215090T patent/DE60215090D1/de not_active Expired - Lifetime
- 2002-08-22 JP JP2002241809A patent/JP4163911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI276190B (en) | 2007-03-11 |
| EP1286389B1 (en) | 2006-10-04 |
| US20030071631A1 (en) | 2003-04-17 |
| EP1286389A3 (en) | 2005-01-12 |
| ATE341834T1 (de) | 2006-10-15 |
| DE60215090D1 (de) | 2006-11-16 |
| EP1286389A2 (en) | 2003-02-26 |
| JP2003100822A (ja) | 2003-04-04 |
| US6851096B2 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4163911B2 (ja) | 半導体ウェハ試験方法および半導体ウェハ試験装置 | |
| US6219908B1 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US8468690B2 (en) | Holding member for use in test and method for manufacturing same | |
| JP4137471B2 (ja) | ダイシング方法、集積回路チップの検査方法及び基板保持装置 | |
| CN102227804B (zh) | 将晶片放置在卡盘中心的方法和*** | |
| JP4794624B2 (ja) | プローブカードの製造方法及び製造装置 | |
| CN110620104B (zh) | 测试片及其制造方法和晶圆键合缺陷的检测方法 | |
| US6249342B1 (en) | Method and apparatus for handling and testing wafers | |
| JPH0661318A (ja) | 半導体試験装置 | |
| JPH02224259A (ja) | 集積回路用プローブカードを検査する方法及び装置 | |
| US6972202B2 (en) | Method of manufacturing and testing a semiconductor device | |
| JP5345161B2 (ja) | パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置 | |
| JPH0737941A (ja) | プローブ装置 | |
| JPS635542A (ja) | 半導体ウエハプロ−バ | |
| JPS6366946A (ja) | ホ−ル測定用ウエハステ−ジ | |
| JPH0653294A (ja) | プロービング装置 | |
| CN221325540U (zh) | 硅片研磨去除量测量装置 | |
| JPH08111438A (ja) | 集積回路素子用プローバ | |
| JPH04342150A (ja) | 半導体装置の検査方法 | |
| JPH11163059A (ja) | 集積回路用半導体薄板検査装置およびその検査方法 | |
| TW202207769A (zh) | 焊接裝置以及焊接方法 | |
| JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
| JPS618939A (ja) | 半導体装置 | |
| JPH01125844A (ja) | プローブ装置 | |
| JPH08330374A (ja) | 半導体ウェーハの評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |