CN102227804B - 将晶片放置在卡盘中心的方法和*** - Google Patents

将晶片放置在卡盘中心的方法和*** Download PDF

Info

Publication number
CN102227804B
CN102227804B CN2009801478484A CN200980147848A CN102227804B CN 102227804 B CN102227804 B CN 102227804B CN 2009801478484 A CN2009801478484 A CN 2009801478484A CN 200980147848 A CN200980147848 A CN 200980147848A CN 102227804 B CN102227804 B CN 102227804B
Authority
CN
China
Prior art keywords
wafer
chuck
defective
incflds
hub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801478484A
Other languages
English (en)
Other versions
CN102227804A (zh
Inventor
罗伯特·格里菲斯·奥尼尔
乔治·鲁克
尚-I·周
哈米特·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN102227804A publication Critical patent/CN102227804A/zh
Application granted granted Critical
Publication of CN102227804B publication Critical patent/CN102227804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G01N2021/8864—Mapping zones of defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

操作晶片处理机械以在卡盘上放置晶片。然后施加夹紧力至所述晶片，使得所述卡盘的晶片支撑特征将缺陷图案传递到所述晶片的表面上。通过缺陷计量工具分析所述晶片的所述表面以获得传递到所述晶片的所述表面上的所述缺陷图案的绘图。通过分析传递到所述晶片的所述表面的所述缺陷图案确定在所述晶片的坐标系内的所述卡盘的中心点坐标。确定所述卡盘的所述中心点坐标和所述晶片的所述中心点之间的空间偏移。使用所述空间偏移调整所述晶片处理机械使得所述晶片的所述中心点对准所述卡盘的所述中心点坐标。

Description

将晶片放置在卡盘中心的方法和***
背景技术
在半导体设备的制造中，如集成电路、存储单元等，进行一系列的生产操作以在半导体晶片(“晶片”或“衬底”)上限定特征。晶片包括以限定(define)在硅衬底上的多层次结构形式的集成电路设备。在衬底层，形成具有扩散区域的晶体管设备。在随后的层级中，图案化金属互连线并将其电连接到晶体管设备以限定预期集成电路设备。同时，通过介电质材料使图案化的导电层与其他导电层绝缘。
多个不同晶片生产操作需要对处理室内卡盘上的晶片进行处理和放置。使用机器人装置远程完成卡盘上晶片的这种放置。将晶片放置在卡盘上已知的相对卡盘位置通常很重要。例如，可以规定晶片应居中放置在卡盘的晶片接收区域内。然而，通过机器人设备在卡盘上放置晶片的准确性通常由机器人设备校准到卡盘空间位置的程度如何决定的。因此，机器人设备和卡盘空间位置之间的错误校准导致晶片可能在卡盘上以非居中方式放置。当这种情况发生时，通常不知道晶片相对卡盘上晶片接收区域偏离了多远。
在室内晶片上进行的处理通常假定晶片在卡盘晶片接收区域内居中。因此，当晶片以非居中方式放置在卡盘上时，可能晶片制造处理在预期结果方面将受损害。因此，对晶片居中于卡盘上进行更好控制将是有意义的。
发明内容
在一实施方式中，披露了将晶片放置在卡盘中心的方法。该方法包括从接触所述卡盘的所述晶片的表面获得缺陷计量数据。该方法还包括基于该缺陷计量数据确定在所述晶片的坐标系内的所述卡盘的中心点(center)坐标的操作。该方法进一步包括确定所述卡盘的所述中心点坐标和所述晶片的中心点之间偏差(difference)的操作。另外，基于所述卡盘的所述中心点坐标和所述晶片的所述中心点之间已确定的偏差，进行方法操作以调整晶片处理机械，使得所述晶片的所述中心点对准所述卡盘的所述中心点坐标。
在另一实施方式中，披露了确定晶片中心点相对于卡盘中心点的偏移(offset)的方法。在该方法中，在卡盘上放置晶片。所述卡盘包括限定为当晶片被放置在卡盘上时接触所述晶片的表面的多个支撑特征。然后，施加夹紧压力到所述晶片，从而通过所述多个支撑特征传递(transfer)缺陷图案到接触所述卡盘的所述晶片的所述表面。从所述卡盘上去除所述晶片。分析所述晶片的所述表面上的所述缺陷图案以在所述晶片的坐标系内定位所述卡盘的中心点坐标。接着，确定所述卡盘的所述中心点坐标和所述晶片的中心点之间的偏移。在计算机可读存储器中储存所述卡盘的所述中心点坐标和所述晶片的所述中心点之间已确定的所述偏移。
在另一实施方式中，披露了将晶片放置在卡盘中心的***。该***包括所述卡盘。所述卡盘包括限定为当所述晶片被放置在所述卡盘上时接触所述晶片的表面的多个支撑特征。该***还包括限定为在所述卡盘上定位所述晶片的晶片处理机械。该***进一步包括限定为检测和绘制(map)所述晶片的所述表面上的缺陷的缺陷计量工具。另外，该***包括限定为确定在晶片的坐标系内定位所述卡盘的中心点坐标的分析模块。基于由所述缺陷计量工具所生成的缺陷绘图确定所述卡盘的所述中心点坐标。所述缺陷绘图描绘(represent)由所述卡盘的所述多个支撑特征传递到所述晶片的所述表面的缺陷。所述分析模块进一步限定为确定所述卡盘的所述中心点坐标和所述晶片的中心点之间的偏移，以及在计算机可读存储器中储存已确定的所述偏移。
通过下文的详细描述、结合附图、通过示例对本发明进行说明从而让本发明的其它方面以及优点变得更明显。
附图说明
图1示出按照本发明的一实施方式，相对卡盘的晶片处理机械顶视图；
图2示出按照本发明的一实施方式，晶片处理室的横截面视图；
图3为按照本发明的一实施方式所示的卡盘的横截面；
图4为按照本发明的一实施方式所示的图3中示范性卡盘的顶视图；
图5为按照本发明的一实施方式所示的接触卡盘的晶片表面，其中晶片具有传递到其上的相应缺陷图案；
图6示出按照本发明的一实施方式，限定为空间上包含卡盘支撑特征的包含域；
图7A示出按照本发明的一实施方式，在卡盘传递到晶片的缺陷图案上给定扫描位置的包含域；
图7B示出图7A中同一光栅扫描位置的包含域，相对作为包含域参照的卡盘中心点坐标的旋转方向不同；
图7C为按照本发明的一实施方式所示的最大包含位置的包含域；
图7D示出按照本发明的一实施方式，卡盘中心点坐标和晶片中心点之间已确定的空间关系；
图8示出按照本发明的一实施方式，将晶片放置在卡盘中心的方法的流程图；
图9示出按照本发明的一实施方式，由卡盘中心点确定晶片中心点偏移的方法的流程图；
图10示出按照本发明的一实施方式，将晶片放置在卡盘中心的***图；以及
图11为按照本发明的一实施方式示出的示范性GUI。
具体实施方式
在以下描述中，记载了众多具体细节以透彻地理解本发明。但是，对于本领域技术人员显而易见的是无需部分或全部具体细节本发明也可实施。在其他例子中，众所周知的处理步骤和/或结构未进行详细描述以免不必要地使得本发明不清楚。
图1示出按照本发明的一实施方式，相对卡盘105的晶片处理机械101的顶视图。晶片处理机械101是相对卡盘105为晶片103提供准确移动和定位的机器人机械，从而将晶片103放置在卡盘105上以及从卡盘105上去除晶片103。在一实施方式中，晶片处理机械101限定为移动晶片103朝向和远离卡盘105，如箭头107所示。同时，在该实施方式中，晶片处理机械101限定为相对转轴辐角对称地移动晶片103，如箭头109所示。
图1中的晶片处理机械101应理解为以范例形式显示但不以任何形式限制本发明。因此，在其他实施方式中，晶片处理机械101在设计和/或操作上有所不同，只要晶片处理机械101限定为以准确且可控的方式将晶片103放置在卡盘105上。例如，在一实施方式中，晶片处理机械101通过计算机***的坐标编程相对于卡盘105对晶片103定位。
图2示出按照本发明的一实施方式，晶片处理室201的横截面视图。室201包括可移动门203，经由晶片处理机械101晶片103可通过可移动门203。卡盘105放置于室201内以在晶片处理操作过程中接收、支撑以及夹持晶片103。在图2示范性实施方式中，卡盘105限定为包括多个起模销205以便将晶片103放置在卡盘105上以及从卡盘105上去除晶片103。在该实施方式中，晶片处理机械101和起模销205配合地限定为当起模销205在升起位置时允许晶片103放置在起模销205上。然后，起模销205降低到卡盘105中使得晶片103被放置在卡盘上。为了去除晶片103，升起起模销205从而抬升晶片103到一垂直位置，在此垂直位置晶片处理机械101可回收晶片103。
应该重视的是，晶片处理机械101的定位准确性决定晶片103在卡盘105上的定位准确性。进一步，图2中室201的配置应理解为以范例形式提供而不以任何形式限定本发明。因此，经由准确可控的晶片处理机械101在卡盘105上定位晶片103可通过采用卡盘105来接收、支撑以及夹持晶片103的许多其他类型的晶片处理仪器实施。
图3示出按照本发明的一实施方式的卡盘105的横截面。卡盘105限定为包括多个支撑特征301和303，多个支撑特征301和303限定为当晶片103的表面被放置在卡盘105上时接触晶片103表面。更确切的说，在图3示范性实施方式中，支撑特征301限定为基本均匀高度的台面结构并分布在卡盘105上以支撑晶片103。同时支撑特征303表现为边缘密封件，该边缘密封件限定为凸出的环形结构以支撑晶片103的外周。支撑特征303的高度与支撑特征301的均匀高度基本相等。
图4示出按照本发明的一实施方式，图3中示范性卡盘105的顶视图。描绘晶片103的外周103A以表示晶片103在卡盘105上的位置。在一实施方式中，卡盘105为静电卡盘，该静电卡盘被定义为通过晶片103对卡盘105的静电吸引施加夹紧力到晶片103。应注意，支撑特征301分布在整个卡盘105上以便为朝向夹紧力的晶片103提供充分均匀的背面支撑力。
施加夹紧力到晶片103时，接触卡盘105的晶片表面上形成缺陷图案。更准确地说，通过接触晶片103的卡盘105的支撑特征301和303形成缺陷图案。缺陷图案可包括晶片表面中形成的缺陷、传递到晶片表面的微粒、或它们的组合。例如，相对于夹紧前的晶片表面状态，缺陷可为凹坑或任何其他形式的不规则特征。同时，例如，微粒可为鳞片、微粒、或任何其他形式的、出现在晶片表面上的异物。
图5示出按照本发明的一实施方式，接触卡盘105的晶片103表面，其中晶片103具有传递到其上的相应缺陷图案501。使用缺陷计量工具检测和绘制在晶片103上的缺陷可获得传递到晶片103的缺陷图案501。缺陷计量工具基本上可为限定为检测和绘制晶片表面上不规则处的任何类型的设备。范例缺陷计量工具包括科磊(KLA)公司制造的型号KLA SP1和KLA SP2。然而，应当理解为，许多不同类型缺陷计量工具可以结合本发明使用，只要缺陷计量工具能够以足够高的准确度检测和绘制足够小的尺寸缺陷。在一示范性实施方式中，缺陷计量工具能够检测45纳米大小的微粒。然而，本发明也具有实施较大尺寸缺陷检测的能力。
接触晶片103的卡盘105的支撑特征301/303限定在具有严格受控公差的卡盘105上，以及可被标志为卡盘105中心点坐标，即卡盘105的晶片接收区域的中心点坐标。因此，卡盘105支撑特征301/303的空间位置可用于确定卡盘105的中心点坐标。只要两个支撑特征就可用于确定卡盘105中心点坐标。然而，更多的支撑特征可使卡盘105中心点坐标的确定更容易更准确。
由于卡盘105中心点坐标可由卡盘105支撑特征301/303的空间位置确定，可见在晶片103坐标系内的卡盘105中心点坐标可由卡盘105支撑特征301/303传递到晶片103的缺陷图案501确定。另外，一旦确定了在晶片103坐标系内的卡盘105中心点坐标，可确定卡盘105中心点坐标相对于晶片103中心点的偏移。然后，该偏移可用于调整晶片103在卡盘105上的位置，使得晶片103中心点对准卡盘105的中心点坐标。
本发明包括限定为基于缺陷图案(即缺陷绘图)确定在晶片坐标系内的卡盘中心点坐标的分析程序/模块，该缺陷图案描绘由卡盘支撑特征传送至晶片表面的缺陷。该分析程序/模块进一步限定为确定卡盘中心点坐标和晶片中心点之间的偏移。该分析程序/模块限定空间上包含卡盘支撑特征的包含域。
图6示出按照本发明的一实施方式，限定为空间上包含卡盘105支撑特征301和303的包含域601。包含域601限定几何地包含卡盘105支撑特征301/303，卡盘105支撑特征301/303有助于在夹紧操作过程中传递到晶片103的缺陷图案501的形成。因为包含域601对应卡盘105支撑特征301/303，当放置包含域601以包含由卡盘105支撑特征301/303传递到晶片103的缺陷时，晶片坐标系内卡盘105中心点坐标可由包含域601的位置推得。为了找到包含由卡盘105支撑特征301/303传递到晶片103的缺陷的包含域601的位置，根据缺陷计量数据扫描包含域601以确定包含域601内存在最大量缺陷的最大包含位置。
图7A示出按照本发明的一实施方式，在卡盘105传递到晶片103的缺陷图案501上给定扫描位置的包含域601。在一实施方式中，在缺陷图案上以正交光栅方式(即，光栅扫描)扫描包含域601，从而测定整个晶片103上多个正交格点(即，光栅扫描位置)落入包含域601内的多个缺陷。包含域601的最大包含位置对应包含域内存在最大量缺陷的位置。
在一实施方式中，卡盘105支撑特征301/303以不对称方式限定在卡盘105中心点坐标周围，使得包含域601的最大包含位置具有方位定向分量。示范性卡盘105包括这种不对称限定的支撑特征301。在该实施方式中，对缺陷图案501上的包含域601的扫描包括每个光栅扫描位置上包含域601的转动。例如，图7B示出图7A中同一光栅扫描位置的包含域601，相对作为包含域601参照的卡盘105中心点坐标的旋转方向不同。以该方式，扫描缺陷图案501上的包含域601以确定晶片103相对卡盘105的平移和旋转偏移。
图7c示出按照本发明的一实施方式，最大包含位置的包含域601。在最大包含位置(以及旋量，如果适用)，落入包含域601内的测得缺陷601量最大。尽管，为清晰起见，在缺陷图案501上的包含域601扫描已以物理形式描述，应理解为可通过基于包含域601和缺陷数据的几何限定(如缺陷坐标)的计算，完全进行缺陷图案501上的包含域601扫描。确定最大包含位置在晶片103坐标系内。因此，基于最大包含位置，在晶片坐标系内卡盘中心点坐标可由包含域601几何结构得知。因此，可知在夹紧操作过程中卡盘中心点坐标和晶片中心点之间的关系。同时，如果最大包含位置包括旋转分量，可知在夹紧操作过程中晶片相对卡盘的方向定位。
图7D示出按照本发明的一实施方式，卡盘中心点坐标和晶片中心点之间已确定的空间关系。十字准线701示出卡盘中心点坐标。十字准线703示出晶片中心点。箭头705示出晶片和卡盘中心点之间的x方向偏移。箭头707示出晶片和卡盘中心点之间的y方向偏移。将晶片中心点对准卡盘中心点坐标的晶片处理机械101的调整可由x方向和y方向偏移确定。然后，可相应调整/校准晶片处理机械101。
在一实施方式中，缺陷计量工具所报告的缺陷数据可以***方式空间扭曲。例如，所报告的缺陷坐标可相对晶片中心点径向偏离。在这种情况下，可应用径向比例因子到缺陷数据以抵消缺陷计量工具所导致的空间扭曲。径向比例因子主要调整测量缺陷相对晶片中心点的径向位置。在一实施方式中，径向比例因子已知并先于缺陷图案501上的包含域601扫描应用到缺陷数据。在另一实施方式中，径向比例因子未知。在该实施方式中，在多个包含域601扫描位置上径向扫描缺陷图案501的缺陷数据以确定适用的适当的径向比例因子。在一实施方式，使用缺陷数据的低分辨率分析确定径向比例因子。然后使用缺陷数据的高分辨率分析进行获得最大包含位置的包含域601扫描。
图8示出按照本发明的一实施方式，将晶片放置在卡盘中心的方法的流程图。该方法包括由接触卡盘的晶片表面获得缺陷计量数据的操作801。缺陷计量数据可包含在其他类型缺陷数据中的缺陷位置数据、微粒位置数据、或它们的组合。在一实施方式中，在操作801中获得缺陷计量数据包括：
·在卡盘上放置晶片，
·施加夹紧力到晶片，
·从卡盘上去除晶片，以及
·通过缺陷计量工具扫描接触卡盘的晶片表面以检测和绘制晶片表面上的缺陷。
在一实施方式中，该方法还包括校准缺陷计量数据以抵消缺陷计量工具所导致的空间扭曲的操作。该方法还包括基于缺陷计量数据，确定在晶片坐标系内卡盘中心点坐标的操作803。在一实施方式中，确定卡盘中心点坐标包括：
·限定包含域以包含缺陷数据的预期空间分布，缺陷数据的预期空间分布源自限定为接触晶片表面的卡盘特征，
·根据缺陷计量数据空间扫描包含域以确定包含域内存在最大量缺陷的最大包含位置，以及
·由包含域的最大包含位置确定卡盘中心点坐标。
在一实施方式中，根据缺陷计量数据空间扫描包含域包括根据缺陷计量数据的晶片绘图光栅扫描包含域。在该实施方式中，确定在多个光栅扫描位置上包含域内的多个缺陷。另外，在一实施方式中，包含域相对晶片中心点不对称。在该实施方式中，根据缺陷计量数据空间扫描包含域还包括每个光栅扫描位置上包含域的转动。
该方法还进一步包括确定卡盘中心点坐标和晶片的中心点之间偏差的操作805。该方法还包括，基于卡盘中心点坐标和晶片中心点之间已确定的偏差，调整晶片处理机械，使得晶片中心点对准卡盘中心点坐标的操作807。
图9示出按照本发明的一实施方式，确定晶片中心点相对于卡盘中心点的偏移的方法的流程图。该方法包括在卡盘上放置晶片的操作901。卡盘包括限定为当晶片被放置在卡盘上时接触晶片表面的多个支撑特征。该方法还包括施加夹紧压力到晶片的操作903。施加夹紧压力到晶片导致的缺陷特征通过多个支撑特征传递到接触卡盘的晶片表面。缺陷特征可包括在其他类型缺陷中的晶片表面上的物理缺陷和/或晶片表面上的微粒污染物。应理解，缺陷表示晶片表面上任何形式的不规则处。
该方法进一步包括从卡盘去除晶片的操作905。然后，进行操作907以分析晶片表面上的缺陷图案以在晶片坐标系内定位卡盘中心点坐标。在一实施方式中，分析晶片表面上的缺陷图案包括：
·通过缺陷计量工具分析接触卡盘的晶片表面以检测和绘制晶片表面上的缺陷，
·限定包含域以包含多个支撑特征的空间分布，多个支撑特征限定为接触晶片表面，
·在晶片表面上绘制的缺陷上空间扫描包含域以确定包含域内存在最大量缺陷的最大包含位置，以及
·使用多个支撑特征和卡盘中心点坐标之间的已知空间关系，由包含域的最大包含位置确定卡盘中心点坐标。
在一实施方式中，空间扫描包含域包括在晶片表面上绘制的缺陷上以光栅方式移动包含域，从而确定在多个光栅扫描位置上包含域内的多个缺陷。在一实施方式中，包含域相对晶片中心点不对称。在该实施方式中，在晶片表面上绘制的缺陷上空间扫描包含域包括每个光栅扫描位置上包含域的转动。
该方法继续操作909确定卡盘中心点坐标和晶片的中心点之间的偏移。然后进行操作911以在计算机可读存储器中储存卡盘中心点坐标和晶片中心点之间已确定的偏移。应理解为可按照常规的操作程序进行在卡盘上放置晶片的操作901，施加夹紧压力在晶片上的操作903，以及从卡盘上去除晶片的操作905。因此，卡盘所在的晶片处理室无需调试可确定晶片中心点相对于卡盘中心点的偏移。
鉴于前述观点，应理解，晶片应限定为能够传递缺陷图案至其上而预先存在的缺陷或其他特点不造成所传递缺陷图案不清楚。在一实施方式中，晶片的抛光面接触卡盘以接收由卡盘支撑特征所形成的缺陷图案。晶片抛光面提供基本清洁的面(clearcanvas)以接收因接触卡盘支撑特征所造成的缺陷。晶片基本上可为在其上可测量缺陷的任何类型晶片。例如，在一实施方式中，晶片为再生晶片。另外，在一实施方式中，在夹紧晶片之前可通过涂覆(如硅基薄膜(例如，AC3))预处理卡盘表面以在夹紧处理过程中提高缺陷到晶片的传递率，和/或抑制与在夹紧处理过程中被传递到晶片上的预期支撑特征图案无关的伪(spurious)缺陷的发生。此外，在一实施方式中，配置缺陷计量工具，以便在处理室去除处理晶片时，能实时进行处理晶片背面的缺陷测量。在该实施方式中，可分析处理晶片的背面缺陷数据以进行实时晶片处理机械的晶片居中调整。
图10示出按照本发明的一实施方式，将晶片放置在卡盘中心的***图。该***包括卡盘105。如前所述，卡盘105包括限定为当晶片的表面被放置在卡盘105上时接触晶片表面的多个支撑特征。该***还包括限定为在卡盘105上定位晶片的晶片处理机械101。该***还包括限定为检测和绘制晶片表面上的缺陷的缺陷计量工具1001。该***进一步包括限定为基于缺陷计量工具所生成的缺陷绘图确定在晶片坐标系内卡盘的中心点坐标的分析模块1005。缺陷绘图描绘了由卡盘的多个支撑特征传递至晶片表面的缺陷。分析模块1005进一步限定为确定卡盘中心点坐标和晶片的中心点之间的偏移以及在计算机可读存储器中储存已确定的偏移。
分析模块1005进一步限定包含域空间上包含卡盘的多个支撑特征。卡盘中心点坐标推导自包含域的空间位置。分析模块1005还限定为在缺陷绘图上空间扫描包含域以确定包含域内存在最大量缺陷的最大包含位置。分析模块1005进一步限定为基于包含域已确定的最大包含位置确定卡盘中心点坐标。
另外，在一实施方式中，该***包括限定为提供晶片居中操作相关的图像和视图的图形用户界面(GUI)1003。例如，GUI1003可限定为提供在晶片图像上的缺陷绘图、提供包含域已确定的最大包含位置、提供卡盘已确定的中心点坐标、提供晶片中心点、以及提供卡盘中心点坐标和晶片中心点之间已确定的偏移。
图11为按照本发明的一实施方式示出的示范性GUI1003。GUI 1003包括窗口1101，窗口1101显示位于包含域中的缺陷量的图表，所述缺陷量为包含域光栅扫描位置的函数。窗口1101还包括由晶片上缺陷图案所确定的、表示晶片中心点的十字准线1103以及表示卡盘中心点的十字准线1105。GUI 1003还包括域1107，域1107提供窗口1101和晶片中心点-卡盘中心点之间偏移结果(“偏移结果”)的多个显示控制。GUI 1003进一步包括窗口1109，窗口1109提供一组计算晶片处理机械调整值，该计算晶片处理机械调整值是晶片中心点对准卡盘中心点所需要的。在图11的范例中，“T方向”调整对应方位角调整，如图1中箭头109所示。同时，“R方向”调整对应半径调整，如图1中箭头107所示。同时，“单位”表示用于定位晶片处理机械的步进电机的增量运动。在范例中，T方向的一单位可对应大约16微米，R方向的一单位可对应大约1微米。
在一实施方式中，此处将晶片放置在卡盘中心的方法和***能够将晶片中心点定位在卡盘中心点大约0.002英寸的范围内。另外，值得重视的是，此处将晶片放置在卡盘中心的方法和***无需改变已有晶片处理仪器的硬件，并可通过常规操作模式操作晶片处理仪器进行。
记住上述实施方式时，应理解，本发明可采用涉及计算机***中数据存储的多种计算机实施操作。这些操作需要物理处理物理量。通常，尽管不必要，这些量呈能够被储存、传递、合并、比较以及其他处理的电或磁信号的形式。此外，进行的操作通常指代诸如生产、鉴定、确定或比较等术语。
此处描述的任何形成本发明部分的操作为有用的机器操作。本发明还涉及进行这些操作的设备或装置。为进行这些操作，这些装置可以是专门制造的，或者可以是通过储存在计算机中的计算机程序，选择性激活或配置的通用计算机。尤其是，通过按照此处教导编写的计算机程序，可使用多种通用机器，或多种通用机器可能更便于制造更专业的设备以进行所需操作。
本发明还包括具体化为计算机可读介质上的计算机可读代码。计算机可读介质为可储存数据的任何数据存储设备，所储存的数据之后由计算机***。计算机可读介质的范例包括硬盘、网络附加存储(NAS)、只读存储器、随机存取存储器、光盘、可读写光盘、可重复读写光盘、磁带以及其他光学和非光学数据存储设备。另外，包括本发明的计算机可读的代码可储存在分布在连结计算机***互联网上的多计算机可读介质设备上，使得计算机可读代码以分散方式储存以及执行。
尽管已以数种实施方式的形式描述了本发明，应注意，本领域技术人员通过阅读在前说明和学习附图可实施其各种改变、增加、置换、和等同方式。因此，本发明意在被解释为包括所有落入本发明主旨和保护范围内的这些改变、增加、置换和多种等同方式。

Claims (20)

1.一种将晶片放置在卡盘中心的方法，包括：
从接触所述卡盘的所述晶片的表面获得缺陷计量数据；
基于所述缺陷计量数据确定在所述晶片的坐标系内的所述卡盘的中心点坐标；
确定所述卡盘的所述中心点坐标和所述晶片的中心点之间的偏差；以及
基于所述卡盘的所述中心点坐标和所述晶片的所述中心点之间已确定的所述偏差调整晶片处理机械使得所述晶片的所述中心点对准所述卡盘的所述中心点坐标。
2.根据权利要求1所述将晶片放置在卡盘中心的方法，其中所述缺陷计量数据包括缺陷位置数据、微粒位置数据、或缺陷位置数据和微粒位置数据二者的组合。
3.根据权利要求1所述将晶片放置在卡盘中心的方法，其中获得缺陷计量数据包括：
在所述卡盘上放置所述晶片，
施加夹紧力到所述晶片，
从所述卡盘上去除所述晶片，以及
通过缺陷计量工具扫描接触所述卡盘的所述晶片的所述表面以检测和绘制所述晶片的所述表面上的缺陷。
4.根据权利要求3所述将晶片放置在卡盘中心的方法，进一步包括：
校准所述缺陷计量数据以抵消所述缺陷计量工具所导致的空间扭曲。
5.根据权利要求1所述将晶片放置在卡盘中心的方法，其中确定所述卡盘的所述中心点坐标包括：
限定包含域以包含缺陷数据的预期空间分布，所述缺陷数据的预期空间分布源自限定为接触所述晶片的所述表面的卡盘特征，其中限定为接触所述晶片的所述表面的所述卡盘特征和所述卡盘的所述中心点坐标之间的空间关系已知，
根据所述缺陷计量数据空间扫描所述包含域以确定所述包含域内存在最大量缺陷的最大包含位置，以及
由所述包含域的所述最大包含位置确定所述卡盘的所述中心点坐标。
6.根据权利要求5所述将晶片放置在卡盘中心的方法，其中根据所述缺陷计量数据空间扫描所述包含域包括在所述缺陷计量数据的晶片绘图上光栅扫描所述包含域，从而确定在多个光栅扫描位置上所述包含域内的多个缺陷。
7.根据权利要求6所述将晶片放置在卡盘中心的方法，其中所述包含域相对所述晶片的所述中心点不对称，以及其中根据所述缺陷计量数据空间扫描所述包含域还包括在每个光栅扫描位置所述包含域的转动。
8.一种确定晶片中心点相对于卡盘中心点的偏移的方法，包括：
在卡盘上放置晶片，其中所述卡盘包括限定为当所述晶片被放置在所述卡盘上时接触所述晶片的表面的多个支撑特征；
施加夹紧压力到所述晶片，从而通过所述多个支撑特征传递缺陷图案到接触所述卡盘的所述晶片的所述表面；
从所述卡盘上去除所述晶片；
分析所述晶片的所述表面上的所述缺陷图案以在所述晶片的坐标系内定位所述卡盘的中心点坐标；
确定所述卡盘的所述中心点坐标和所述晶片的中心点之间的偏移；以及
在计算机可读存储器中储存所述卡盘中心点坐标和所述晶片中心点之间已确定的所述偏移。
9.根据权利要求8所述确定晶片中心点相对于卡盘中心点的偏移的方法，其中按照常规的操作程序进行在所述卡盘上所述晶片的放置，所述夹紧压力在所述晶片上的施加，以及所述晶片从所述卡盘上的去除。
10.根据权利要求8所述确定晶片中心点相对于卡盘中心点的偏移的方法，其中所述缺陷图案包括所述晶片的所述表面上的物理缺陷，所述晶片的所述表面上的微粒污染物，或在所述晶片的所述表面上物理缺陷和微粒污染物二者的组合。
11.根据权利要求8所述确定晶片中心点相对于卡盘中心点的偏移的方法，其中分析所述晶片的所述表面上的所述缺陷图案包括：
通过缺陷计量工具分析接触所述卡盘的所述晶片的所述表面以检测和绘制所述晶片的所述表面上的缺陷，
限定包含域以包含多个支撑特征的空间分布，所述多个支撑特征限定为接触所述晶片的所述表面，
在所述晶片表面上绘制的所述缺陷上空间扫描所述包含域以确定所述包含域内存在最大量缺陷的最大包含位置，以及
使用所述多个支撑特征和所述卡盘的所述中心点坐标之间的已知空间关系，由所述包含域的所述最大包含位置确定所述卡盘的所述中心点坐标。
12.根据权利要求11所述确定晶片中心点相对于卡盘中心点的偏移的方法，其中空间扫描所述包含域包括在所述晶片的所述表面上绘制的所述缺陷上以光栅方式移动所述包含域，从而确定在多个光栅扫描位置上所述包含域内的多个缺陷。
13.根据权利要求12所述确定晶片中心点相对于卡盘中心点的偏移的方法，其中所述包含域相对所述晶片的所述中心点不对称，以及其中空间扫描所述包含域包括每个光栅扫描位置上所述包含域的转动。
14.根据权利要求11所述确定晶片中心点相对于卡盘中心点的偏移的方法，进一步包括：
相对所述晶片的所述中心点径向校准所述绘制的缺陷以抵消由所述缺陷计量工具所导致的空间扭曲。
15.一种将晶片放置在卡盘中心的***，包括：
卡盘，其包括限定为当所述晶片被放置在所述卡盘上时接触所述晶片的表面的多个支撑特征；
限定为在所述卡盘上定位所述晶片的晶片处理机械；
限定为检测和绘制所述晶片表面上的缺陷的缺陷计量工具；以及
限定为基于缺陷绘图确定在所述晶片的坐标系内定位所述卡盘的中心点坐标的分析模块，所述缺陷绘图由所述缺陷计量工具所生成，描绘由所述卡盘的所述多个支撑特征传递到所述晶片的所述表面的缺陷，其中所述分析模块进一步限定为确定所述卡盘的所述中心点坐标和所述晶片的中心点之间的偏移以及在计算机可读存储器中储存已确定的所述偏移。
16.根据权利要求15所述将晶片放置在卡盘中心的***，其中所述多个支撑特征中的一些限定为台面结构并相对所述卡盘的所述中心点坐标以同心圆图案分布。
17.根据权利要求15所述将晶片放置在卡盘中心的***，其中所述多个支撑特征包括限定为相对所述卡盘的所述中心点坐标不对称放置的多个支撑特征。
18.根据权利要求15所述将晶片放置在卡盘中心的***，其中所述卡盘限定为静电卡盘。
19.根据权利要求15所述将晶片放置在卡盘中心的***，其中所述分析模块限定包含域空间上包含所述卡盘的所述多个支撑特征，使得所述卡盘的所述中心点坐标推导自所述包含域的空间位置，以及
其中所述分析模块限定为在所述缺陷绘图上空间扫描所述包含域以确定所述包含域内存在最大量缺陷的最大包含位置，以及
其中所述分析模块限定为基于所述包含域已确定的所述最大包含位置确定所述卡盘的所述中心点坐标。
20.根据权利要求19所述将晶片放置在卡盘中心的***，进一步包括：
限定为表示在所述晶片的图像上的所述缺陷绘图、提供所述包含域已确定的所述最大包含位置、提供所述卡盘的已确定的所述中心点坐标、提供所述晶片的所述中心点、以及提供所述卡盘的所述中心点坐标和所述晶片的所述中心点之间已确定的所述偏移的图形用户界面。
CN2009801478484A 2008-12-12 2009-12-04 将晶片放置在卡盘中心的方法和*** Active CN102227804B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/334,275 US8060330B2 (en) 2008-12-12 2008-12-12 Method and system for centering wafer on chuck
US12/334,275 2008-12-12
US12/334275 2008-12-12
PCT/IB2009/055503 WO2010067284A2 (en) 2008-12-12 2009-12-04 Method and system for centering wafer on chuck

Publications (2)

Publication Number Publication Date
CN102227804A CN102227804A (zh) 2011-10-26
CN102227804B true CN102227804B (zh) 2013-07-31

Family

ID=42240741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801478484A Active CN102227804B (zh) 2008-12-12 2009-12-04 将晶片放置在卡盘中心的方法和***

Country Status (7)

Country Link
US (1) US8060330B2 (zh)
EP (1) EP2377152A4 (zh)
JP (1) JP5792069B2 (zh)
KR (1) KR101652136B1 (zh)
CN (1) CN102227804B (zh)
TW (1) TWI493646B (zh)
WO (1) WO2010067284A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5761771B2 (ja) * 2012-03-29 2015-08-12 富士機械製造株式会社 ウエハマップデータ照合システム
CN104396003B (zh) * 2012-05-02 2019-05-17 盛美半导体设备（上海）有限公司 硅片位置检测装置和方法
JP6001934B2 (ja) 2012-06-25 2016-10-05 東京応化工業株式会社 重ね合わせ装置および重ね合わせ方法
US9373534B2 (en) 2012-09-05 2016-06-21 Industrial Technology Research Institute Rotary positioning apparatus with dome carrier, automatic pick-and-place system, and operating method thereof
US9082801B2 (en) 2012-09-05 2015-07-14 Industrial Technology Research Institute Rotatable locating apparatus with dome carrier and operating method thereof
US9549117B2 (en) 2013-08-01 2017-01-17 Xiaomi Inc. Method and apparatus for adjusting optical centre
CN103402116B (zh) * 2013-08-01 2016-01-13 小米科技有限责任公司 一种光心校准方法及装置
JP6294633B2 (ja) * 2013-10-23 2018-03-14 キヤノン株式会社 リソグラフィ装置、決定方法及び物品の製造方法
CN103594406B (zh) * 2013-11-05 2016-08-24 中国电子科技集团公司第四十五研究所 自定心定位卡盘及半导体晶圆的定心定位方法
US9101038B2 (en) 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
US10522380B2 (en) 2014-06-20 2019-12-31 Applied Materials, Inc. Method and apparatus for determining substrate placement in a process chamber
US10002782B2 (en) 2014-10-17 2018-06-19 Lam Research Corporation ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough
US9405287B1 (en) 2015-07-22 2016-08-02 Applied Materials, Inc. Apparatus and method for optical calibration of wafer placement by a robot
CN106610265B (zh) * 2015-10-22 2019-08-02 沈阳新松机器人自动化股份有限公司 圆心位置获取方法
JP6612670B2 (ja) * 2016-03-31 2019-11-27 東京応化工業株式会社 基板処理装置、及び、基板処理方法
US9966292B2 (en) * 2016-07-12 2018-05-08 Globalfoundries Inc. Centering fixture for electrostatic chuck system
KR20210109655A (ko) * 2019-01-25 2021-09-06 램 리써치 코포레이션 통합된 웨이퍼 보우 측정들
JP7319162B2 (ja) * 2019-10-02 2023-08-01 株式会社荏原製作所 搬送異常予測システム
KR20210096748A (ko) * 2020-01-29 2021-08-06 세메스 주식회사 공정 제어 장치 및 방법
CN112366166B (zh) * 2020-10-19 2024-03-01 合肥晶合集成电路股份有限公司 一种获取静电吸盘图案的方法及晶圆中心的校正方法
CN113725136B (zh) * 2021-08-30 2024-05-24 长江存储科技有限责任公司 晶圆的对准方法、***、计算机可读存储介质及处理器
CN117637591B (zh) * 2024-01-25 2024-04-19 合肥晶合集成电路股份有限公司 晶圆金属元素分析方法及分析***

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2905476A (en) * 1955-12-28 1959-09-22 United Greenfield Corp Controlled centering chuck
USRE24684E (en) * 1956-04-18 1959-08-18 Power-operated chuck of the compensating type
US3344695A (en) * 1966-08-01 1967-10-03 Woodworth Co N A Floating work driver chuck
DE1627042B2 (de) * 1967-09-15 1976-05-26 Wiest, Horst, 7310 Plochingen Vorrichtung mit einem indexierbaren werkstuecktraeger und mit einem diesen foerdernden foerderring an einer ringtransfermaschine
US3845962A (en) * 1973-02-09 1974-11-05 V Molin Floating work driver chuck
JPH0748509B2 (ja) * 1987-04-28 1995-05-24 東京エレクトロン株式会社 プロ−ビング方法
US6225012B1 (en) * 1994-02-22 2001-05-01 Nikon Corporation Method for positioning substrate
US5905850A (en) * 1996-06-28 1999-05-18 Lam Research Corporation Method and apparatus for positioning substrates
US6549290B2 (en) * 1998-09-22 2003-04-15 Olympus Optical Co., Ltd. Method and apparatus for aligning target object
US6405101B1 (en) * 1998-11-17 2002-06-11 Novellus Systems, Inc. Wafer centering system and method
US6882416B1 (en) * 1999-09-07 2005-04-19 Applied Materials, Inc. Methods for continuous embedded process monitoring and optical inspection of substrates using specular signature analysis
US6471464B1 (en) * 1999-10-08 2002-10-29 Applied Materials, Inc. Wafer positioning device
JP4221428B2 (ja) * 2000-06-27 2009-02-12 株式会社荏原製作所 荷電粒子線による検査装置及びその検査装置を用いたデバイス製造方法
TW512478B (en) * 2000-09-14 2002-12-01 Olympus Optical Co Alignment apparatus
US6673637B2 (en) * 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US6806951B2 (en) * 2000-09-20 2004-10-19 Kla-Tencor Technologies Corp. Methods and systems for determining at least one characteristic of defects on at least two sides of a specimen
KR100690181B1 (ko) * 2000-11-20 2007-03-08 동부일렉트로닉스 주식회사 반도체 웨이퍼의 평탄도 측정방법
WO2003028089A1 (fr) * 2001-09-19 2003-04-03 Olympus Optical Co., Ltd. Systeme de controle de tranches en semiconducteur
CN100499060C (zh) * 2001-11-14 2009-06-10 罗兹株式会社 晶片定位方法和装置,晶片加工***及晶片定位装置的晶片座旋转轴定位方法
US6637737B1 (en) * 2002-07-31 2003-10-28 Unova Ip Corp. Workpiece micro-positioning apparatus
US6957154B2 (en) * 2003-02-03 2005-10-18 Qcept Technologies, Inc. Semiconductor wafer inspection system
JP4376116B2 (ja) * 2003-06-03 2009-12-02 東京エレクトロン株式会社 基板受け渡し位置の調整方法
KR101015778B1 (ko) * 2003-06-03 2011-02-22 도쿄엘렉트론가부시키가이샤 기판 처리장치 및 기판 수수 위치의 조정 방법
KR100598381B1 (ko) * 2004-06-18 2006-07-07 삼성전자주식회사 인-라인 타입의 자동 웨이퍼결함 분류장치 및 그 제어방법
US7547181B2 (en) * 2004-11-15 2009-06-16 Dainippon Screen Mfg. Co., Ltd. Substrate position correcting method and apparatus using either substrate radius or center of rotation correction adjustment sum
WO2006137476A1 (ja) * 2005-06-24 2006-12-28 Ulvac, Inc. 位置修正装置、真空処理装置、及び位置修正方法
US7925378B2 (en) * 2005-07-11 2011-04-12 Brooks Automation, Inc. Process apparatus with on-the-fly workpiece centering
CN100416791C (zh) * 2005-12-09 2008-09-03 北京圆合电子技术有限责任公司 一种将硅片的中心放置在静电卡盘中心的方法
CN101021489A (zh) * 2006-02-15 2007-08-22 奥林巴斯株式会社 外观检查装置
US7479236B2 (en) * 2006-09-29 2009-01-20 Lam Research Corporation Offset correction techniques for positioning substrates
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
JP2008186961A (ja) * 2007-01-29 2008-08-14 Sharp Corp 位置合わせ装置、露光装置および位置合わせ方法
US7933009B2 (en) * 2007-07-27 2011-04-26 Applied Materials, Inc. Method and apparatus for verifying proper substrate positioning
US8135485B2 (en) * 2007-09-28 2012-03-13 Lam Research Corporation Offset correction techniques for positioning substrates within a processing chamber
KR101571180B1 (ko) * 2007-12-27 2015-11-23 램 리써치 코포레이션 위치 및 오프셋을 결정하는 장치 및 방법
US7963736B2 (en) * 2008-04-03 2011-06-21 Asm Japan K.K. Wafer processing apparatus with wafer alignment device

Also Published As

Publication number Publication date
WO2010067284A3 (en) 2010-09-30
US20100150695A1 (en) 2010-06-17
JP5792069B2 (ja) 2015-10-07
JP2012511826A (ja) 2012-05-24
TWI493646B (zh) 2015-07-21
TW201029101A (en) 2010-08-01
KR20110103951A (ko) 2011-09-21
CN102227804A (zh) 2011-10-26
EP2377152A2 (en) 2011-10-19
KR101652136B1 (ko) 2016-08-29
WO2010067284A2 (en) 2010-06-17
US8060330B2 (en) 2011-11-15
EP2377152A4 (en) 2012-11-21

Similar Documents

Publication Publication Date Title
CN102227804B (zh) 将晶片放置在卡盘中心的方法和***
TW202201450A (zh) 晶圓中檢測體積的橫斷面成像之方法
US5982166A (en) Method for measuring a characteristic of a semiconductor wafer using cylindrical control
US7107158B2 (en) Inspection system and apparatus
US5847821A (en) Use of fiducial marks for improved blank wafer defect review
US6392229B1 (en) AFM-based lithography metrology tool
US6084679A (en) Universal alignment marks for semiconductor defect capture and analysis
JP2010505278A (ja) 基板を位置決めして検査するためのオフセット補正方法および装置
CN111174716B (zh) 外延层厚度测试装置和方法
KR102496148B1 (ko) 반도체 웨이퍼 검사를 위한 방법 및 그 시스템
CN112602184A (zh) 确定图案化的高深宽比结构阵列中的倾斜角度
CN114391178A (zh) 使用多扫描电子显微镜的晶片对准
US6410927B1 (en) Semiconductor wafer alignment method using an identification scribe
WO2013082181A1 (en) Systems and methods for preparation of samples for sub-surface defect review
TWI835407B (zh) 測定說明半導體晶圓之檢測體積內部三維結構參數之方法、獲取半導體晶圓內深層檢測體積之３ｄ體積影像的切片與成像方法、用於晶圓檢測的檢測裝置、及對晶圓中三維結構進行檢測之方法
CN108828267B (zh) 晶圆翘曲程度测量方法及装置
US7034930B1 (en) System and method for defect identification and location using an optical indicia device
JPS587055B2 (ja) プロキシミテイ・アライナ−におけるギヤツプ設定装置
CN107665831B (zh) 用于半导体器件制造工具器具的测量的***及其方法
CN116313869A (zh) 一种用于检测硅片的平坦度的方法及装置
JP2021118301A (ja) 基板処理装置、及び基板処理方法
TW202331244A (zh) 以更高的精度對半導體晶圓進行3d體積檢測
CN118435126A (zh) 对具有提高产率的半导体晶片进行3d体积检测的方法
US7710556B1 (en) Inspection system
JPH02197144A (ja) 半導体ウェーハチップの位置合わせ方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant