JP4161285B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4161285B2 JP4161285B2 JP20876199A JP20876199A JP4161285B2 JP 4161285 B2 JP4161285 B2 JP 4161285B2 JP 20876199 A JP20876199 A JP 20876199A JP 20876199 A JP20876199 A JP 20876199A JP 4161285 B2 JP4161285 B2 JP 4161285B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- oxide film
- semiconductor device
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線構造を有する半導体装置及びその製造方法に係わり、特に素子駆動を高速に行うのに好適な低容量配線を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩは、例えばシリコン基盤上に形成した多数の半導体素子（以下、単に素子とも、トランジスタともいう）と、これら半導体素子間を電気的に結合して回路を形成する配線部分とに、大きく分けることができる。
ＬＳＩの動作速度は、ある素子が次の素子を駆動する速度で決まる。その際、素子が駆動するのは配線容量と次の素子容量の２つである。
【０００３】
従来は、素子容量のほうが大きかったので、徹細化すると素子自体の駆動能力が上がり、同時に素子容量が小さくなるので、微細化によって、ＬＳＩの駆動能力が上がっていった。ところが、近年実現されている０．２５μｍ以下の微細化されたＬＳＩにおいては、容量の内、配線容量の占める割合がほとんどになってしまい、配線容量をいかに減らすかが問題となっている。
【０００４】
この間題に対して、いくつかの方法が試みられている。
ＬＳＩの配線は絶縁膜と金属あるいは半導体膜などの導電材料膜を交互に重ねていくことで形成される。上下の金属層はヴィア（ＶＩＡ）という穴を通して接続される。特に、半導体基盤の素子に直接接触するための穴はコンタクトと呼ばれて区別されることが多いが、基本的には同じことである。
【０００５】
配線容量には、配線と基盤間の容量と、隣の配線同士の容量との２つがある。その設計ルールにもよるが、かなりの部分が基盤間との容量なので、絶縁膜の厚さを厚くして配線基盤間の容量を減らすことができる。しかし、穴のアスペクト比（深さと直径との比）が大きくなると、その穴を金属で埋めるのが難しくなるために、この方法では限界がある。
【０００６】
そこで、絶縁膜の誘電率の低いものを使って、配線容量を下げることが試みられている。現在一般的に使われている絶縁材料は、シリコン酸化膜（ＳｉＯ2）であるが、その誘電率は真空の誘電率との比で比べた場合４程度であり、かなり大きな値である。そこで、例えばアモルフアスＣＦなどの低誘電率材料を絶縁材料に使い、容量を下げることが検討されている。この方法を使えば、基盤間の容量だけでなく、配線間の容量も減らすことができる。しかし、それでも誘電率は真空に比べて２〜３倍あり、誘電率の低減は十分とは言えない。
【０００７】
【発明が解決しようとする課題】
ところで、配線の誘電率をほぼ真空と同じにできる空中配線の技術が知られているが、従来この技術は、大電流や高電圧のデバイスについて用いられてきた。この技術を最先端のＬＳＩに用いると、重要な問題が発生して、このままでは用いることができなかった。
従来の空中配線技術は、半導体デバイス自体が大きく、配線自体もそれに合わせて、自重に耐えられる強度があり、特別の支えがなくても、自分で持ちこたえられるのが普通だった。したがって、配線の両端の２個所程度で支持されていれば十分だった。
【０００８】
しかし、微細化されたＬＳＩにおいては、繋ぐべき素子間の距離は、配線の太さに比べてはるかに大きい。例えば、配線の太さが０．５μｍのとき、配線長が５ミリにも達する場合がある。つまり配線の太さに対して１００００倍も長い配線形状となる場合もあり、従来の空中配線技術では配線を実現することは不可能だった。
そこで、本発明は上記課題を解決し、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するための手段として、請求項１に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることを特徴とする半導体装置を提供しようとするものである。
【００１０】
また、上記目的を達成するための手段として、請求項３に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に第３の絶縁層を形成する工程と、配線されるべき２つの前記電極上及び前記電極間の所定距離にある前記第１の絶縁層、前記第２の絶縁層及び前記第３の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第３の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第３の絶縁層を除去する工程とからなる事を特徴とする半導体装置の製造方法を提供しようとするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して説明する。
図１は、本発明の半導体装置の一実施例を示す概略構成断面図である。
以下、理解を容易にするため、概念的に説明する。
【００１２】
シリコン基盤１には、複数の素子が形成されており、配線されるべき素子３０と素子４０の間には、フィールド酸化膜５が形成されている。素子３０、４０及びフィールド酸化膜５を覆って、シリコン酸化膜６及びシリコン窒化膜７が形成されている。配線されるべき素子３０のゲート電極４と素子４０のソース・ドレイン拡散層１２、及びその間のフィールド酸化膜５の上方には、柱状の金属材料１６ａ，１６ｂ，１６ｃが形成されている。柱状の金属材料１６ａ，１６ｂ，１６ｃは、シリコン窒化膜７の上方の空中まで飛び出しており、先端は配線材料１７で結合されており、配線を形成し電気的に導通している。
【００１３】
配線は、その絶縁膜であるシリコン窒化膜７の上の空中を走っており、その周囲は不活性ガス２０たとえば窒素ガスで囲まれている。配線は、基盤に接しているいくつかの支柱（すなわち、金属材料１６ａ，１６ｂ，１６ｃ等）に支えられている。
一方、素子３０と素子４０を分離しているフィールド酸化膜５上にも支柱があり、配線を支えている。フィールド酸化膜５上の支柱は電気的には配線と同じ電位だが、どこともつながっていない。
【００１４】
配線には、空中で自重を支えられる十分な強度及び耐久力が要求されるが、その強度及び耐久力に応じて支柱の間隔や高さ等が決められる。例えば、支柱にタングステン（Ｗ）を、配線に銅（Ｃｕ）を使えば、これらの材料はメタルの中では硬度が高いことが知られており、数ミクロン〜数十ミクロンの間隔で支柱を置けば十分である。支柱はある程度の高さまで絶縁膜で埋まっており、これにより支柱が動かないように固定する役割を果たしている。
【００１５】
このような構造であるから、配線の周囲はほとんどが窒素ガスに囲まれており、誘電率は真空とほぼ同じになり、配線の容量は顕著に滅少して、ＬＳＩの動作速度を上げることができる。
次に、本発明の半導体装置の製造方法について説明する。
ではこのような構造はどのように達成することができるのかについて、次に説明する。
【００１６】
図２は、本発明の半導体装置の製造方法を説明するための第１工程における半導体装置の概略構成断面図である。
図２に示されるように、シリコン基盤１上に半導体素子３０、４０（トランジスタ）が形成されている。素子３０において、２はソース・ドレイン拡散層を、３はゲート酸化膜を、４はゲート電極をそれぞれ示す。同様に、素子４０において、１２はソース・ドレイン拡散層を、１３はゲート酸化膜を、１４はゲート電極をそれぞれ示す。素子３０と素子４０の間には、フィールド酸化膜５が形成されている。
【００１７】
ここで、ゲート長（ｌ１で示される）は、例えば、０．２５μｍであり、ソース・ドレイン拡散層は、例えば０．８μｍである。
素子３０と素子４０の間の配線を行なう場合、その距離（ｌ２で示される）は、例えば３ｍｍに、極端には５ｍｍに達する場合もある。
【００１８】
図３は、本発明の半導体装置の製造方法を説明するための第２工程における半導体装置の概略構成断面図である。
図３に示されるように、まず、素子３０、４０の形成された基盤１上に、絶縁層である例えば０．６μｍ程度の膜厚を有するシリコン酸化膜６を、プラズマ又は常圧ＣＶＤ法を用いて形成する。この後、例えばＣＭＰ法を用いて、シリコン酸化膜６を平坦化しておくことが、配線構造の安定化のために好ましい。
【００１９】
次に、シリコン酸化膜６上に、絶縁層である例えば０．２μｍ程度の膜厚を有するシリコン窒化膜７を、プラズマＣＶＤ法を用いて形成する。
さらに、この上に、例えば０．４μｍ程度の膜厚を有するシリコン酸化膜６を、プラズマ又は常圧ＣＶＤ法を用いて形成する。
これで、３層からなる絶縁膜が形成される。
【００２０】
図４は、本発明の半導体装置の製造方法を説明するための第３工程における半導体装置の概略構成断面図である。
次に、支柱を作る部分の絶縁膜を除去する。これには、シリコン酸化膜８の全面にレジストを塗布して、マスク露光・現像処理により穴を開ける部分のレジストを除去し、その後、素子３０、４０に達する深さまで絶縁膜をエッチングすれば良い。
【００２１】
例えば０．４μｍ直径の穴を、例えば５０μｍ間隔（ｌ３で示してある）でドライエッチングにより形成する。
エッチング条件は、シリコン酸化膜６、８に対しては、例えば圧力５００ｍＴｏｒｒ、ＲＦ出力６００Ｗ、ＣＦＨ3ガス流量７５ｓｃｃｍ、ＣＦ4ガス流量５００ｓｃｃｍ、Ａｒガス流量５００ｓｃｃｍであり、シリコン窒化膜７に対しては、例えば圧力１５００ｍＴｏｒｒ、ＲＦ出力１００Ｗ、ＣＦ4ガス流量２５ｓｃｃｍ、Ａｒガス流量８００ｓｃｃｍ、Ｏ２ガス流量２０ｓｃｃｍである。
【００２２】
なお、穴１０ａはゲート電極４に達しているが、これはタングステン・シリサイドで形成されており、一方、穴１０ｂはソース・ドレイン拡散層１２の上部の電極（図示せず）に達しているが、これはポリシリコンで形成されているので、上記のエッチング条件ではエッチングされない。
また、エッチング条件は材質によって分けてもいいし、両方の材質を一度にエッチングできる条件により行なってもよい。
【００２３】
素子３０、４０に達するまでの深さの穴を開けるのであるが、そのばあい,フィールド酸化膜５上の穴１０ｃは、フィールド酸化膜５が基盤表面よりも下にまで深く達しているので、エッチングにより基盤１まで突き抜けてしまうことはない.
【００２４】
図５は、本発明の半導体装置の製造方法を説明するための第４工程における半導体装置の概略構成断面図である。
次に、図５に示すように、穴１０ａ、１０ｂ、１０ｃに第１の金属、例えばタングステン１６ａ，１６ｂ，１６ｃを埋め込む。これは常圧ＣＶＤ法等を用いて行い、シリコン酸化膜８よりはみ出した部分を工ツチバックして除去する。
【００２５】
図６は、本発明の半導体装置の製造方法を説明するための第５工程における半導体装置の概略構成断面図である。
次に、図６に示すように、シリコン酸化膜８の全面に、例えば厚さ０．５μｍ程度の配線材料である銅膜１７を形成する。
【００２６】
図７は、本発明の半導体装置の製造方法を説明するための第６工程における半導体装置の概略構成断面図である。
次に、この銅膜１７上に、フォトレジストを塗布し、周知の露光技術とエッチング技術を用いて、銅膜１７の不要部分を除去する。この時、配線となる銅膜１７の幅は、例えば０．５μｍ程度である。
【００２７】
次に、シリコン酸化膜８を溶かすが、シリコン窒化膜７を溶かさないガス、例えば気相弗化水素または液体、 例えば弗化水素酸にＬＳＩをさらすと、シリコン酸化膜８は除去され、図１に示すように、支柱であるタングステン１６ａ，１６ｂ，１６ｃに支えられた銅膜１７は、剥き出しの配線として形成される。
【００２８】
この配線を有するＬＳＩは最終的には、不活性ガス例えば窒素で封止され、配線の変質を防止する。ここで、配線部の誘電率は真空中とほぼ比としくなり、配線の容量は十分に低下し、ＬＳＩの高速駆動を行なう事ができる。
なお、金属材料として、タングステンと銅を用いているが、１種類の材料を用いてもよい。また、絶縁膜として３層構造を用いているが、２層構造として上の層を除去する事としてもよい。
【００２９】
【発明の効果】
以上説明したように、請求項１に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、 前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることにより、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置を提供することができるという効果がある。
【００３０】
また、以上説明したように、請求項３に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に第３の絶縁層を形成する工程と、配線されるべき２つの前記電極上及び前記電極間の所定距離にある前記第１の絶縁層、前記第２の絶縁層及び前記第３の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第３の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第３の絶縁層を除去する工程とからなる事により、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置の製造方法を提供することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す概略構成断面図である。
【図２】本発明の半導体装置の製造方法を説明するための第１工程における半導体装置の概略構成断面図である。
【図３】本発明の半導体装置の製造方法を説明するための第２工程における半導体装置の概略構成断面図である。
【図４】本発明の半導体装置の製造方法を説明するための第３工程における半導体装置の概略構成断面図である。
【図５】本発明の半導体装置の製造方法を説明するための第４工程における半導体装置の概略構成断面図である。
【図６】本発明の半導体装置の製造方法を説明するための第５工程における半導体装置の概略構成断面図である。
【図７】本発明の半導体装置の製造方法を説明するための第６工程における半導体装置の概略構成断面図である。
【符号の説明】
１…基盤、２…拡散層、３…ゲート酸化膜、４…ゲート電極、５…フィールド酸化膜、６…シリコン酸化膜、７…シリコン窒化膜、８…シリコン酸化膜、１０ａ…穴、１０ｂ…穴、１０ｃ…穴、１２…拡散層、１３…ゲート酸化膜、１４…ゲート電極、１６ａ…タングステン、１６ｂ…タングステン、１６ｃ…タングステン、１７…銅膜、２０…不活性ガス、
【発明の属する技術分野】
本発明は、配線構造を有する半導体装置及びその製造方法に係わり、特に素子駆動を高速に行うのに好適な低容量配線を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩは、例えばシリコン基盤上に形成した多数の半導体素子（以下、単に素子とも、トランジスタともいう）と、これら半導体素子間を電気的に結合して回路を形成する配線部分とに、大きく分けることができる。
ＬＳＩの動作速度は、ある素子が次の素子を駆動する速度で決まる。その際、素子が駆動するのは配線容量と次の素子容量の２つである。
【０００３】
従来は、素子容量のほうが大きかったので、徹細化すると素子自体の駆動能力が上がり、同時に素子容量が小さくなるので、微細化によって、ＬＳＩの駆動能力が上がっていった。ところが、近年実現されている０．２５μｍ以下の微細化されたＬＳＩにおいては、容量の内、配線容量の占める割合がほとんどになってしまい、配線容量をいかに減らすかが問題となっている。
【０００４】
この間題に対して、いくつかの方法が試みられている。
ＬＳＩの配線は絶縁膜と金属あるいは半導体膜などの導電材料膜を交互に重ねていくことで形成される。上下の金属層はヴィア（ＶＩＡ）という穴を通して接続される。特に、半導体基盤の素子に直接接触するための穴はコンタクトと呼ばれて区別されることが多いが、基本的には同じことである。
【０００５】
配線容量には、配線と基盤間の容量と、隣の配線同士の容量との２つがある。その設計ルールにもよるが、かなりの部分が基盤間との容量なので、絶縁膜の厚さを厚くして配線基盤間の容量を減らすことができる。しかし、穴のアスペクト比（深さと直径との比）が大きくなると、その穴を金属で埋めるのが難しくなるために、この方法では限界がある。
【０００６】
そこで、絶縁膜の誘電率の低いものを使って、配線容量を下げることが試みられている。現在一般的に使われている絶縁材料は、シリコン酸化膜（ＳｉＯ2）であるが、その誘電率は真空の誘電率との比で比べた場合４程度であり、かなり大きな値である。そこで、例えばアモルフアスＣＦなどの低誘電率材料を絶縁材料に使い、容量を下げることが検討されている。この方法を使えば、基盤間の容量だけでなく、配線間の容量も減らすことができる。しかし、それでも誘電率は真空に比べて２〜３倍あり、誘電率の低減は十分とは言えない。
【０００７】
【発明が解決しようとする課題】
ところで、配線の誘電率をほぼ真空と同じにできる空中配線の技術が知られているが、従来この技術は、大電流や高電圧のデバイスについて用いられてきた。この技術を最先端のＬＳＩに用いると、重要な問題が発生して、このままでは用いることができなかった。
従来の空中配線技術は、半導体デバイス自体が大きく、配線自体もそれに合わせて、自重に耐えられる強度があり、特別の支えがなくても、自分で持ちこたえられるのが普通だった。したがって、配線の両端の２個所程度で支持されていれば十分だった。
【０００８】
しかし、微細化されたＬＳＩにおいては、繋ぐべき素子間の距離は、配線の太さに比べてはるかに大きい。例えば、配線の太さが０．５μｍのとき、配線長が５ミリにも達する場合がある。つまり配線の太さに対して１００００倍も長い配線形状となる場合もあり、従来の空中配線技術では配線を実現することは不可能だった。
そこで、本発明は上記課題を解決し、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するための手段として、請求項１に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることを特徴とする半導体装置を提供しようとするものである。
【００１０】
また、上記目的を達成するための手段として、請求項３に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に第３の絶縁層を形成する工程と、配線されるべき２つの前記電極上及び前記電極間の所定距離にある前記第１の絶縁層、前記第２の絶縁層及び前記第３の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第３の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第３の絶縁層を除去する工程とからなる事を特徴とする半導体装置の製造方法を提供しようとするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して説明する。
図１は、本発明の半導体装置の一実施例を示す概略構成断面図である。
以下、理解を容易にするため、概念的に説明する。
【００１２】
シリコン基盤１には、複数の素子が形成されており、配線されるべき素子３０と素子４０の間には、フィールド酸化膜５が形成されている。素子３０、４０及びフィールド酸化膜５を覆って、シリコン酸化膜６及びシリコン窒化膜７が形成されている。配線されるべき素子３０のゲート電極４と素子４０のソース・ドレイン拡散層１２、及びその間のフィールド酸化膜５の上方には、柱状の金属材料１６ａ，１６ｂ，１６ｃが形成されている。柱状の金属材料１６ａ，１６ｂ，１６ｃは、シリコン窒化膜７の上方の空中まで飛び出しており、先端は配線材料１７で結合されており、配線を形成し電気的に導通している。
【００１３】
配線は、その絶縁膜であるシリコン窒化膜７の上の空中を走っており、その周囲は不活性ガス２０たとえば窒素ガスで囲まれている。配線は、基盤に接しているいくつかの支柱（すなわち、金属材料１６ａ，１６ｂ，１６ｃ等）に支えられている。
一方、素子３０と素子４０を分離しているフィールド酸化膜５上にも支柱があり、配線を支えている。フィールド酸化膜５上の支柱は電気的には配線と同じ電位だが、どこともつながっていない。
【００１４】
配線には、空中で自重を支えられる十分な強度及び耐久力が要求されるが、その強度及び耐久力に応じて支柱の間隔や高さ等が決められる。例えば、支柱にタングステン（Ｗ）を、配線に銅（Ｃｕ）を使えば、これらの材料はメタルの中では硬度が高いことが知られており、数ミクロン〜数十ミクロンの間隔で支柱を置けば十分である。支柱はある程度の高さまで絶縁膜で埋まっており、これにより支柱が動かないように固定する役割を果たしている。
【００１５】
このような構造であるから、配線の周囲はほとんどが窒素ガスに囲まれており、誘電率は真空とほぼ同じになり、配線の容量は顕著に滅少して、ＬＳＩの動作速度を上げることができる。
次に、本発明の半導体装置の製造方法について説明する。
ではこのような構造はどのように達成することができるのかについて、次に説明する。
【００１６】
図２は、本発明の半導体装置の製造方法を説明するための第１工程における半導体装置の概略構成断面図である。
図２に示されるように、シリコン基盤１上に半導体素子３０、４０（トランジスタ）が形成されている。素子３０において、２はソース・ドレイン拡散層を、３はゲート酸化膜を、４はゲート電極をそれぞれ示す。同様に、素子４０において、１２はソース・ドレイン拡散層を、１３はゲート酸化膜を、１４はゲート電極をそれぞれ示す。素子３０と素子４０の間には、フィールド酸化膜５が形成されている。
【００１７】
ここで、ゲート長（ｌ１で示される）は、例えば、０．２５μｍであり、ソース・ドレイン拡散層は、例えば０．８μｍである。
素子３０と素子４０の間の配線を行なう場合、その距離（ｌ２で示される）は、例えば３ｍｍに、極端には５ｍｍに達する場合もある。
【００１８】
図３は、本発明の半導体装置の製造方法を説明するための第２工程における半導体装置の概略構成断面図である。
図３に示されるように、まず、素子３０、４０の形成された基盤１上に、絶縁層である例えば０．６μｍ程度の膜厚を有するシリコン酸化膜６を、プラズマ又は常圧ＣＶＤ法を用いて形成する。この後、例えばＣＭＰ法を用いて、シリコン酸化膜６を平坦化しておくことが、配線構造の安定化のために好ましい。
【００１９】
次に、シリコン酸化膜６上に、絶縁層である例えば０．２μｍ程度の膜厚を有するシリコン窒化膜７を、プラズマＣＶＤ法を用いて形成する。
さらに、この上に、例えば０．４μｍ程度の膜厚を有するシリコン酸化膜６を、プラズマ又は常圧ＣＶＤ法を用いて形成する。
これで、３層からなる絶縁膜が形成される。
【００２０】
図４は、本発明の半導体装置の製造方法を説明するための第３工程における半導体装置の概略構成断面図である。
次に、支柱を作る部分の絶縁膜を除去する。これには、シリコン酸化膜８の全面にレジストを塗布して、マスク露光・現像処理により穴を開ける部分のレジストを除去し、その後、素子３０、４０に達する深さまで絶縁膜をエッチングすれば良い。
【００２１】
例えば０．４μｍ直径の穴を、例えば５０μｍ間隔（ｌ３で示してある）でドライエッチングにより形成する。
エッチング条件は、シリコン酸化膜６、８に対しては、例えば圧力５００ｍＴｏｒｒ、ＲＦ出力６００Ｗ、ＣＦＨ3ガス流量７５ｓｃｃｍ、ＣＦ4ガス流量５００ｓｃｃｍ、Ａｒガス流量５００ｓｃｃｍであり、シリコン窒化膜７に対しては、例えば圧力１５００ｍＴｏｒｒ、ＲＦ出力１００Ｗ、ＣＦ4ガス流量２５ｓｃｃｍ、Ａｒガス流量８００ｓｃｃｍ、Ｏ２ガス流量２０ｓｃｃｍである。
【００２２】
なお、穴１０ａはゲート電極４に達しているが、これはタングステン・シリサイドで形成されており、一方、穴１０ｂはソース・ドレイン拡散層１２の上部の電極（図示せず）に達しているが、これはポリシリコンで形成されているので、上記のエッチング条件ではエッチングされない。
また、エッチング条件は材質によって分けてもいいし、両方の材質を一度にエッチングできる条件により行なってもよい。
【００２３】
素子３０、４０に達するまでの深さの穴を開けるのであるが、そのばあい,フィールド酸化膜５上の穴１０ｃは、フィールド酸化膜５が基盤表面よりも下にまで深く達しているので、エッチングにより基盤１まで突き抜けてしまうことはない.
【００２４】
図５は、本発明の半導体装置の製造方法を説明するための第４工程における半導体装置の概略構成断面図である。
次に、図５に示すように、穴１０ａ、１０ｂ、１０ｃに第１の金属、例えばタングステン１６ａ，１６ｂ，１６ｃを埋め込む。これは常圧ＣＶＤ法等を用いて行い、シリコン酸化膜８よりはみ出した部分を工ツチバックして除去する。
【００２５】
図６は、本発明の半導体装置の製造方法を説明するための第５工程における半導体装置の概略構成断面図である。
次に、図６に示すように、シリコン酸化膜８の全面に、例えば厚さ０．５μｍ程度の配線材料である銅膜１７を形成する。
【００２６】
図７は、本発明の半導体装置の製造方法を説明するための第６工程における半導体装置の概略構成断面図である。
次に、この銅膜１７上に、フォトレジストを塗布し、周知の露光技術とエッチング技術を用いて、銅膜１７の不要部分を除去する。この時、配線となる銅膜１７の幅は、例えば０．５μｍ程度である。
【００２７】
次に、シリコン酸化膜８を溶かすが、シリコン窒化膜７を溶かさないガス、例えば気相弗化水素または液体、 例えば弗化水素酸にＬＳＩをさらすと、シリコン酸化膜８は除去され、図１に示すように、支柱であるタングステン１６ａ，１６ｂ，１６ｃに支えられた銅膜１７は、剥き出しの配線として形成される。
【００２８】
この配線を有するＬＳＩは最終的には、不活性ガス例えば窒素で封止され、配線の変質を防止する。ここで、配線部の誘電率は真空中とほぼ比としくなり、配線の容量は十分に低下し、ＬＳＩの高速駆動を行なう事ができる。
なお、金属材料として、タングステンと銅を用いているが、１種類の材料を用いてもよい。また、絶縁膜として３層構造を用いているが、２層構造として上の層を除去する事としてもよい。
【００２９】
【発明の効果】
以上説明したように、請求項１に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、 前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることにより、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置を提供することができるという効果がある。
【００３０】
また、以上説明したように、請求項３に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に第３の絶縁層を形成する工程と、配線されるべき２つの前記電極上及び前記電極間の所定距離にある前記第１の絶縁層、前記第２の絶縁層及び前記第３の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第３の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第３の絶縁層を除去する工程とからなる事により、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置の製造方法を提供することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す概略構成断面図である。
【図２】本発明の半導体装置の製造方法を説明するための第１工程における半導体装置の概略構成断面図である。
【図３】本発明の半導体装置の製造方法を説明するための第２工程における半導体装置の概略構成断面図である。
【図４】本発明の半導体装置の製造方法を説明するための第３工程における半導体装置の概略構成断面図である。
【図５】本発明の半導体装置の製造方法を説明するための第４工程における半導体装置の概略構成断面図である。
【図６】本発明の半導体装置の製造方法を説明するための第５工程における半導体装置の概略構成断面図である。
【図７】本発明の半導体装置の製造方法を説明するための第６工程における半導体装置の概略構成断面図である。
【符号の説明】
１…基盤、２…拡散層、３…ゲート酸化膜、４…ゲート電極、５…フィールド酸化膜、６…シリコン酸化膜、７…シリコン窒化膜、８…シリコン酸化膜、１０ａ…穴、１０ｂ…穴、１０ｃ…穴、１２…拡散層、１３…ゲート酸化膜、１４…ゲート電極、１６ａ…タングステン、１６ｂ…タングステン、１６ｃ…タングステン、１７…銅膜、２０…不活性ガス、
Claims (3)
- 半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、
前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、
前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、
前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、前記絶縁層はシリコン酸化膜及びシリコン窒化膜より構成されており、前記主支柱及び副支柱はタングステンより構成されており、前記金属膜は銅から構成されている事を特徴とする半導体装置。
- 半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、
前記半導体素子及び前記フィールド酸化膜上に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記第２の絶縁層上に第３の絶縁層を形成する工程と、
配線されるべき２つの前記電極上及び前記電極間の所定距離にある前記第１の絶縁層、前記第２の絶縁層及び前記第３の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、
前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、
前記第３の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、
前記第３の絶縁層を除去する工程とからなる事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876199A JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876199A JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035848A JP2001035848A (ja) | 2001-02-09 |
| JP4161285B2 true JP4161285B2 (ja) | 2008-10-08 |
Family
ID=16561660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20876199A Expired - Fee Related JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4161285B2 (ja) |
-
1999
- 1999-07-23 JP JP20876199A patent/JP4161285B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035848A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449614B2 (ja) | 集積回路チップ構造及びその製造方法 | |
| JP2006511088A (ja) | コンデンサ構成体の製造方法およびコンデンサ構成体 | |
| US6924207B2 (en) | Method of fabricating a metal-insulator-metal capacitor | |
| JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
| KR20060050475A (ko) | 반도체장치 및 그 제조방법 | |
| JPH11330230A (ja) | 半導体装置とその製造方法 | |
| JP2005038942A (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| US6107686A (en) | Interlevel dielectric structure | |
| JP4161285B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526289B2 (ja) | 半導体装置の製造方法 | |
| JPH10247648A (ja) | 半導体装置とその製造方法 | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JP2002141472A (ja) | 半導体装置及びその製造方法 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JP2002222857A (ja) | 半導体チップ、デバイス構造体、デバイス構造体の製造方法及び半導体装置の製造方法 | |
| JP2002076116A (ja) | 半導体装置及びその製造方法 | |
| US7224012B2 (en) | Thin film capacitor and fabrication method thereof | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| KR20030056917A (ko) | 반도체 장치의 커패시터의 제조방법 | |
| JPH0945763A (ja) | コンタクトプラグおよびこれを用いた多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |