JP4158176B2 - 電気負荷の電流制御装置 - Google Patents
電気負荷の電流制御装置 Download PDFInfo
- Publication number
- JP4158176B2 JP4158176B2 JP2005053229A JP2005053229A JP4158176B2 JP 4158176 B2 JP4158176 B2 JP 4158176B2 JP 2005053229 A JP2005053229 A JP 2005053229A JP 2005053229 A JP2005053229 A JP 2005053229A JP 4158176 B2 JP4158176 B2 JP 4158176B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- value
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 claims description 323
- 238000001514 detection method Methods 0.000 claims description 317
- 230000005856 abnormality Effects 0.000 claims description 186
- 238000006243 chemical reaction Methods 0.000 claims description 60
- 238000005259 measurement Methods 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 39
- 238000009499 grossing Methods 0.000 claims description 32
- 230000004044 response Effects 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 25
- 238000012937 correction Methods 0.000 claims description 21
- 230000001965 increasing effect Effects 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 6
- 102000003712 Complement factor B Human genes 0.000 claims description 5
- 108090000056 Complement factor B Proteins 0.000 claims description 5
- 230000002459 sustained effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 62
- 230000008569 process Effects 0.000 description 61
- 230000002159 abnormal effect Effects 0.000 description 39
- 239000003990 capacitor Substances 0.000 description 15
- 230000006870 function Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 102100029203 F-box only protein 8 Human genes 0.000 description 1
- 101100334493 Homo sapiens FBXO8 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/20—Output circuits, e.g. for controlling currents in command coils
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/22—Safety or indicating devices for abnormal conditions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
- H01F7/1844—Monitoring or fail-safe circuits
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/20—Output circuits, e.g. for controlling currents in command coils
- F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
- F02D2041/2024—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit the control switching a load after time-on and time-off pulses
- F02D2041/2027—Control of the current by pulse width modulation or duty cycle control
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/20—Output circuits, e.g. for controlling currents in command coils
- F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
- F02D2041/2058—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit using information of the actual current value
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/20—Output circuits, e.g. for controlling currents in command coils
- F02D2041/2086—Output circuits, e.g. for controlling currents in command coils with means for detecting circuit failures
- F02D2041/2093—Output circuits, e.g. for controlling currents in command coils with means for detecting circuit failures detecting short circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Linear Motors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
この種の電気負荷の電流制御装置は、たとえば広範囲な可変一定電流が要求されるリニアソレノイドの電流制御や、急速開弁後に一定の低電流で開弁保持を行う燃料噴射用電磁弁の電流制御などの用途がある。
特許文献3に記載された外部帰還制御方式の装置は、マイクロプロセッサの制御負担が軽減される反面で、ハードウエア構成が複雑となる形式のものとなっている。
この場合、電気負荷に対する配線として、開閉素子に接続される正相配線と電流検出抵抗に接続される負相配線との2つの配線が必要になり、異常形態としては、以下の5つのモードを想定する必要がある。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。
これは、電流検出抵抗が、電流制限機能を発揮することができない状態になっているためである。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。
この場合、使用温度環境を変更した状態での校正定数も保存しており、実働運転に際しては、実働温度環境に応じて適切な校正定数を活用するようになっている。
また、特許文献2、特許文献4または特許文献5においては、短絡事故に対する保護が容易になるものの、電源電圧や開閉素子の通電デューティに依存する電流検出誤差が大きく影響するという課題があった。
さらに、特許文献2または特許文献3においては、過大電流検出手段が開示されているものの、いずれの場合も正常電流の検出電圧が低電圧領域となるので、AD変換器のデジタル変換精度が低下するという課題があった。
また、この発明は、負荷短絡事故に対する保護対策として使用される過電流検出回路の影響を受けないようにして、AD変換器のデジタル変換精度の低下を防止することが可能なように構成された電気負荷の電流制御装置を提供することを目的とする。
さらに、この発明は、電流検出抵抗が外部配線で短絡されるような正相天絡事故に対して異常状態を検出警報する精度を向上させた電気負荷の電流制御装置を提供することを目的とする。
しかも、検出誤差の要因別に検出誤差が校正されるので、様々な運転環境における電流制御装置の運転中において校正定数を的確に活用し、高精度な電流制御が行うことができる。
以下、図面を参照しながら、この発明の実施の形態1について説明する。
図1はこの発明の実施の形態1に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。
電流制御装置100Aの接地端子104Nは、グランドに接続されている。
また、電源端子104Pと接地端子104Nとの間には、駆動電源101、ヒューズ102および電源スイッチ103からなる駆動電源回路が接続されている。
さらに、駆動電源回路101〜103の両端間には、必要に応じて校正用のデジタル電圧計992dが接続される。
デジタル電流計991dにより検出された外部負荷電流Imは、外部ツール990に入力される。同様に、デジタル電圧計992dにより検出された駆動電源電圧Vbは、外部ツール990に入力される。
また、平滑回路160から出力される監視電圧Efは、マイクロプロセッサ111Aの電圧監視入力端子に入力される。
さらに、過電流検出回路170の出力電圧は、マイクロプロセッサ111Aの割込入力端子INTに入力される。
また、マイクロプロセッサ111Aは、電気負荷群106が接続される出力ポートOUTと、スイッチ入力群105dが接続されるデジタル入力ポートDINと、アナログ入力群105aが接続されるアナログ入力ポートAINと、帰還制御出力PWMを発生する出力ポートと、異常報知信号DSPを発生する出力ポートとを有する。
また、電気負荷群106の中の1つに含まれる警報表示器(異常報知手段)109は、マイクロプロセッサ111Aの異常報知信号DSPからの指令信号により駆動される。
マイクロプロセッサ111A内において、演算処理用のRAMメモリ112、FMEM113A、データメモリ114A、多チャンネルAD変換器115、および、SIF116は、相互に協働するように構成されている。
また、データメモリ114Aは、1バイト単位で電気的に書込みおよび読出しが可能な不揮発EEPROMなどにより構成されている。
すなわち、開閉素子121の一端は、電源端子104Pに接続され、開閉素子121の他端は、抵抗値がR1の電流検出抵抗126を介して出力端子108に接続され、これにより、電気負荷107に対して給電するようになっている。
トランジスタ123は、マイクロプロセッサ111Aからの帰還制御出力PWMにより、駆動抵抗128を介して駆動される。
すなわち、トランジスタ123および開閉素子121は、帰還制御出力PWMが論理レベル「H」であるときに導通する。
R4=R5
R6=R7
入力抵抗153は、電流検出抵抗126の負側端子(対地電位=V2)と、差動増幅器151の反転入力端子(−)(対地電位=E2)との間に接続されている。
分圧抵抗154は、差動増幅器151の非反転入力端子(+)と、接地端子104N(クランド)との間に接続されている。
バイアス抵抗156は、差動増幅器151の非反転入力端子(+)と、バイアス電源158との間に接続されている。
バイアス抵抗157は、差動増幅器151の反転入力端子(−)と、バイアス電源158との間に接続されている。
バイアス電源158は、電源端子104Pの入力電圧(=駆動電源電圧Vb)によって動作する基準電圧発生回路により構成され、対地電位がV0のバイアス電圧を生成する。
コンデンサ162は、マイクロプロセッサ111Aの電圧監視入力端子とグランドとの間に接続され、並列抵抗163は、コンデンサ162に対して並列接続されている。
電圧制限ダイオード164は、マイクロプロセッサ111Aの電圧監視入力端子と、制御電源110による制御電源電圧Vccの電源ラインとの間に接続されている。
入力抵抗173は、差動増幅器151の出力端子と、比較回路171の反転入力端子(−)との間に接続されている。
分圧抵抗174は、比較回路171の反転入力端子(−)とグランドとの間に接続されている。
電圧制限ダイオード175は、マイクロプロセッサ111Aの割込入力端子INTと、制御電源110による制御電源電圧Vccの電源ラインとの間に接続されている。
また、前段部電圧E0を入力抵抗173および分圧抵抗174で分圧した分圧電圧Ecは、比較回路171の反転入力端子(−)に印加されるようになっている。
後述する通り、前段部電圧E0は、通常は電気負荷107に流れる負荷電流の大きさによって、E0=0[V]〜Vcc(たとえば、Vcc=5[V])の範囲内で変化する。
したがって、異常発生時におけるマイクロプロセッサ111Aの入力端子への印加電圧を、制御電源電圧Vcc以下のレベルに制限するため、平滑回路160および過電流検出回路170内には、それぞれ、電圧制限ダイオード164、175が接続されている。
また、マイクロプロセッサ111Aは、後述するように、検出誤差校正手段と、換算推定手段と、帰還制御手段とを含む。
また、マイクロプロセッサ111Aは、監視電圧Efから推定負荷電流Ime(後述する)を算出し、たとえば目標負荷電流Isとの偏差(=Is−Ime)を積分して、積分値の増大にともなって開閉素子121の開閉通電率を増加させるようになっている。
マイクロプロセッサ111A内において、検出誤差校正手段は、製品出荷調整時に計測される監視電圧Efの電流比例係数、誤差成分の電圧比例係数およびオフセット成分(それぞれ、後述する)を、校正定数として不揮発性のデータメモリ(EEPROM)114Aに保存する。
このように、少なくとも検出誤差校正手段、換算推定手段および帰還制御手段は、不揮発プログラムメモリ(FMEM)113Aに格納された制御プログラムに基づいて、マイクロプロセッサ111Aによって実行される。
マイクロプロセッサ111Aは、不揮発プログラムメモリ(FMEM)113Aと、不揮発データメモリ114Aと、演算処理用のRAMメモリ112と、多チャンネルAD変換器115とを含む。
検出誤差校正手段は、製品出荷調整時に計測される監視電圧Efの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として不揮発データメモリ114Aに保存する。
換算推定手段は、監視電圧Efおよび校正定数に基づいて、推定負荷電流Imeを算出するか、または、目標負荷電流Isに対応した推定監視電圧Esを算出する。
また、少なくとも検出誤差校正手段、換算推定手段および帰還制御手段は、FMEM113Aに格納された制御プログラムに基づいて、マイクロプロセッサ111Aによって実行される。
転流ダイオード127は、開閉素子121が開路したときに電気負荷107のインダクタンスによる持続減衰電流が還流する極性となるように、電気負荷107に並列接続されている。
電流制御部は、電源監視電圧Vfを測定する電源電圧測定回路を含む。
電源電圧測定回路は、駆動電源101による駆動電源電圧Vbの分圧電圧を監視電源電圧Vfとしてマイクロプロセッサ111Aに入力する。
電圧比例係数Aは、第1および第2のデータ取得手段で得られたデータから、A=(Ef1−Ef0)/(Vb+Vd)として算出され、電流比例係数Bは、第2および第3のデータ取得手段で得られたデータから、B=(Ef2−Ef1)/Imとして算出される。
転送保存手段は、校正係数演算手段の演算結果である電圧比例係数A、電流比例係数B、オフセット成分Cおよび電源電圧校正係数Kvの各値を、校正定数として不揮発データメモリ114Aに転送保存する。
FMEM113Aは、推定負荷電流Imeまたは推定監視電圧Esを算出する換算推定手段と、帰還制御手段となる開閉制御出力発生手段とを含む。
開閉制御出力発生手段は、目標負荷電流Isと推定負荷電流Imeとの偏差に応動して、または推定監視電圧Esと実際の監視電圧Efとの偏差に応動して、開閉素子121の通電デューティγを漸増または漸減する。
また、電流制御部は、制御電源110と、過電流検出回路170と、電圧制限ダイオード164と、出力停止手段(後述する)と、異常報知手段(警報表示器109を含む)とを有する。
差動増幅回路部150は、駆動電源電圧Vbの印加により動作して電流検出抵抗126の両端電圧V1、V2の差分電圧を増幅し、負荷電流にほぼ比例した監視電圧Efを生成してマイクロプロセッサ111Aに入力する。
帰還制御手段は、目標負荷電流Isを電流制御部の目標値とし且つ推定負荷電流Imeを帰還値とするか、または推定監視電圧Esを電流制御部の目標値とし且つ実際の監視電圧Efを帰還値として、開閉素子の閉路期間/開閉周期である通電デューティγを制御する。
電圧制限ダイオード164は、マイクロプロセッサ111Aの入力端子に接続されて、マイクロプロセッサ111Aに入力される監視電圧Efを制御電源電圧Vccのレベルに制限する。
過電流判定信号は、マイクロプロセッサ111Aの割込入力端子INTに印加され、出力停止手段は、過電流判定信号の発生に即応して、帰還制御出力PWMを停止させるようになっている。
異常判定手段は、監視電圧Efと監視平均電圧Vaとの相対関係が許容変動幅を超えて変動したときに、監視電圧Efの過大または過小を示す警報用の異常判定信号を生成する。
出力停止手段および異常報知手段は、異常判定信号に応答して、帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
いま、開閉素子121のON時間をτon、OFF時間をτoff、開閉周期をτとすると、通電デューティγは、以下の式(1)で示される。
この場合、もしも電気負荷107の目標負荷電流がIsであって、電気負荷107の抵抗値が規格基準抵抗値Rcに一致していれば、駆動電源電圧がVbであるときの通電デューティの概略推定値γ0は、以下の式(2)で示される。
∴V1/R2+V0/R6=E1/R246 ・・・(3)
∴V2/R3+E0/R5+V0/R7=E2/R357 ・・・(4)
∴(R246/R2)×V1−(R357/R3)×V2+[(R246/R6)−(R357/R7)]×V0=(R357/R5)×E0 ・・・・・・(5)
=(R246/R357)×(R5/R2)−(R5/R3)
Ki=R1×(R357/R3)×(R5/R357)
=R1×(R5/R3)
K0=[(R246/R6)−(R357/R7)]×(R5/R357)×V0
=[(R246/R357)×(R5/R6)−(R5/R7)]×V0
このように、意図的な不平衡回路を構成するときには、たとえば、分圧抵抗154にその誤差比率に見合った微小な抵抗値を有する抵抗を直列接続しておけばよい。
ここで、期間τonでは、V1=Vbであり、期間τoffでは、V1=−Vdとなるので、監視電圧Ef(平均値)は、以下の式(8)により算出される。なお、Vdは転流ダイオード127の電圧降下である。
=[(Kd×Vb+Ki×Im+K0)×τon/τ+(−Kd×Vd+Ki×Im+K0)×τoff/τ]×[R163/(R163+R161)]
∴Ef=A×(Vb+Vd)×γ+B×Im+C ・・・・・・(8)
B=Ki×[R163/(R163+R161)]
C=K0×[R163/(R163+R161)]
図2はマイクロプロセッサ111A内の検出誤差校正手段238の処理ルーチンを示している。
図2において、ステップ202、203は、検出誤差校正手段238内の第1のデータ取得手段206を構成する。
校正係数演算手段236において、ステップ232は電源電圧校正手段に対応し、ステップ234は電圧比例係数演算手段に対応し、ステップ235は電流比例係数演算手段に対応する。
また、ステップ237は転送保存手段に対応する。
同様に、ステップ211aは、電気負荷107の接続を開放した後に、外部ツール990によって第2の校正指令を発生する処理であり、判定ステップ211bに関連する。
また、ステップ221aは、電気負荷107の再接続後に、外部ツール990によって第3の校正指令を発生する処理であり、判定ステップ221bに関連する。
さらに、ステップ231aは、外部ツール990によって第4の校正指令を発生して、演算・転送の開始を指令する処理であり、判定ステップ231bに関連する。
ステップ201bにおいて、第1の校正指令を受信していない(すなわち、NO)と判定されれば、ステップ201bを繰り返し実行し、第1の校正指令を受信するまで待機状態を保持する。
ステップ201bにおいて、第1の校正指令を受信した(すなわち、YES)と判定されれば、第1のデータ取得手段206に移行し、帰還制御出力PWMの通電デューティγを0%に設定する(ステップ202)。
また、このときの監視電圧Efを第1の誤差電圧Ef0として、所定アドレスのメモリ、たとえばRAMメモリ112内のデータレジスタD10に転送する(ステップ203)。
ステップ211bにおいて、第2の校正指令を受信した(すなわち、YES)と判定されれば、第2のデータ取得手段216に移行し、帰還制御出力PWMの通電デューティγを100%に設定する(ステップ212)。
また、校正用のデジタル電圧計992dから外部ツール990を介して入力された駆動電源電圧Vbの値をデータレジスタD22に転送する(ステップ215)。
ステップ221bにおいて、第3の校正指令を受信した(すなわち、YES)と判定されれば、第3のデータ取得手段226に移行し、帰還制御出力PWMの通電デューティγを100%に設定する(ステップ222)。
また、校正用のデジタル電流計991dから外部ツール990を介して入力された外部負荷電流Imの値をデータレジスタD33に転送する(ステップ224)。
ステップ231bにおいて、第4の校正指令を受信した(すなわち、YES)と判定されれば、校正係数演算手段236に移行し、ステップ214、215で転送記憶されたデータレジスタの値から、次式のように電源電圧校正係数Kvを算出し、これをデータレジスタD41に転送して書込む(ステップ232:電源電圧校正手段)。
=D22/D21→D41
また、ステップ213、203、215で転送記憶されたデータレジスタの値から、次式のように、監視電圧Efの誤差成分の電圧比例係数Aを算出し、これをデータレジスタD43に転送して書込む(ステップ234:電圧比例係数演算手段)。
=(D20−D10)/(D22+1)→D43
=(D30−D20)/D33→D44
図3において、ステップ304は、推定デューティ算出手段に対応し、ステップ304および305は、マイクロプロセッサ111A内の初期設定手段306を構成している。
また、ステップ311は、換算推定手段に対応し、ステップ312は、平均電圧推定手段に対応し、ステップ320、321は、それぞれ過大電流状態検出手段および過小電流状態検出手段に対応する。
さらに、ステップ322は、出力停止手段および異常報知手段に対応し、ステップ323および324は、開閉制御出力発生手段(帰還制御手段)325を構成している。
なお、図3においては、ステップ320、321によって過大電流状態または過小電流状態が検出されると、いずれの場合も、ステップ322により出力停止および異常報知が行われるようになっている。
続いて、他の制御フロー(図示せず)で決定された目標負荷電流Isの値を読出し設定し(ステップ301)、電源監視電圧Vfの現在値を読出す(ステップ302)。
ステップ303において、初回動作ではない(すなわち、NO)と判定されれば、ステップ310(後述する)に移行し、初回動作である(すなわち、YES)と判定されれば、初期設定手段306内の処理ステップ304に移行する。
ただし、式(2)における駆動電源電圧Vbの値は、ステップ302で読出した電源監視電圧Vfの値と、校正定数である電源電圧校正係数Kvの値とによって、次式のように算出される。
=Is×Rc/(Kv×Vf)
Rc=Rmin〜Rmax、
Vb=Kv×Vf=Vmin〜Vmax
ここで、所定倍率Nの値は、たとえば、N=1000に設定される。
(Vb=Kv×Vf)
また、校正定数A、B、C、Kvの値としては、不揮発性のデータメモリ114Aに格納されているデータが読出し使用され、電源監視電圧Vfの値としては、ステップ302で読出した値が使用される。
=Vb×τon/τ−Vd×τoff/τ
=(Vb+Vd)×γ−Vd (Vd≒1V)
≒Kv×Vf×γ
ただし、通電周期τは、ON期間τonおよびOFF期間τoffを用いて、次式のように表される。
なお、最大抵抗値Rmaxおよび最小抵抗値Rminとは、1つの電気負荷に関して、その固体バラツキ変動分および環境温度の変化と、電気負荷自体の温度上昇とを考慮した電気抵抗の上下限値のことである。
ステップ320において、Ime>Imax(すなわち、YES)と判定されれば、過大電流状態であると見なして異常報知出力処理(ステップ322:出力停止・報知手段)を実行して、図3の処理ルーチンを終了する(ステップ330)。
ステップ321において、Ime<Imin(すなわち、YES)と判定されれば、過小電流状態であると見なして、異常報知出力処理(ステップ322)に移行する。
一方、ステップ321において、Ime≧Imin(すなわち、NO)と判定されれば、過小電流状態ではないと見なして、開閉制御出力発生手段(帰還制御手段)325の処理に移行する。
一方、ステップ323において、|Is−Ime|>許容誤差(すなわち、YES)と判定されれば、比較偏差|Is−Ime|の大小および正負に応じて、現在の通電デューティγに対して補正値Δγを増減補正して(ステップ324)、図3の処理ルーチンを終了する(ステップ330)。
また、ステップ323、324からなる開閉制御出力発生手段325は、パルス幅変調制御による帰還制御出力PWMを発生する帰還制御手段となっている。
まず、初期設定手段306(ステップ304、305)は、帰還制御による適正な通電デューティγがまだ決定されていない段階で、基準負荷電流Irと目標負荷電流Isとを対比し、現在の駆動電源電圧Vbにおける通電デューティの概略推定値γ0を決定する。
この結果に基づき、帰還制御手段325(323、324)は、目標負荷電流Isと推定負荷電流Imeとを比較し、両者の間に許容誤差を超過するような大きな偏差が存在すれば、通電率γを増減補正して(ステップ324)、目標負荷電流Isと推定負荷電流Imeとが一致するように制御することができる。
図1の構成によれば、上記のような短絡・地絡事故に対しては、過電流検出回路170も動作するようになっているので、2重系の異常検出処理が実行されていることになる。
この場合、過電流検出回路170内の比較回路171は、差動増幅器151の出力電圧E0の急増を検出して異常警報信号を生成する。
そこで、過大電流状態検出手段(ステップ320)は、通電デューティγが比較的小さく、最大電流Imaxがあまり大きな値にはならない状態(Ime<Imax)であれば有効となり、異常報知出力(ステップ322)に移行するようになっている。
このように、過電流検出回路170と併用した補助的な2重系として、過大電流検出手段(ステップ320)として使用することができる。
特に、正相配線の天絡事故において、出力端子108と電源端子104Pとが完全短絡した場合には、電流検出抵抗126に流れる電流が0[A]となり、目標電流と実際の電流との間に乖離が発生するので、容易に異常電流状態を検出することができる。
同様に、断線事故が発生したときにも、電流検出抵抗126に流れる電流が0[A]になるので、容易に異常電流状態を検出することができる。
このような場合には、単に目標電流と実際の電流とを比較するのみでは、異常電流状態を検出することができなくなる可能性がある。
たとえば、ステップ313、314で算出した最大負荷電流Imaxおよび最小負荷電流Iminを、差動増幅回路部150の出力電圧E0に換算して、最大監視電圧Emaxおよび最小監視電圧Eminに変換し、監視電圧Efを、最大監視電圧Emaxおよび最小監視電圧Eminと比較してもよい。
要は、監視電圧Efと監視平均電圧Va(推定値)との相対関係が異常に乖離していないことを判定すればよい。
図4において、ステップ406は出力停止・報知手段に対応する。
続いて、図4の割込ルーチンを終了し、割込開始した時点における元の制御ステップに復帰する(ステップ408)。
一方、初回動作である(すなわち、YES)と判定されれば、帰還制御出力PWMの論理レベルを「L」に設定し(ステップ403)、割込回数計数用の減算カウンタ(レジスタ)D0の現在値の内容を「1」に設定し(ステップ404)、さらに、出力フラグFoを「1(ON)」にセットする(ステップ405)。
ステップ407において、Fo=1(すなわち、YES)と判定されれば、減算カウンタ(レジスタ)D0の現在値をデクリメント(1カウント分だけ減算)する(ステップ410)。
一方、ステップ421において、D0≦0(すなわち、NO)と判定されれば、前述のステップ305(または、ステップ324)で設定したデータレジスタD1の値(帰還制御出力PWMの論理レベルが「H」となっている期間:ON幅)を、レジスタD0に転送する(ステップ422)。
検出誤差校正手段238は、第1〜第3のデータ取得手段206、216、226と、電源電圧校正手段(ステップ232)を含む校正係数演算手段236(ステップ232〜235)と、転送保存手段(ステップ237)とを備えている。
また、検出誤差校正手段238は、製品の出荷調整時点で実行され、差動増幅回路部150による監視電圧Efの電流比例係数B、誤差成分の電圧比例係数Aおよびオフセット成分Cを計測して校正定数とし、校正定数をEEPROM114Aに保存する。
帰還制御手段325(ステップ323、324)は、目標負荷電流Isを目標値とし且つ推定負荷電流Imeを帰還値として、開閉素子121の閉路期間/開閉周期である通電デューティγを制御する。
また、少なくとも検出誤差校正手段238、換算推定手段311および帰還制御手段325は、FMEM113Aに格納された制御プログラムに基づきマイクロプロセッサ111Aによって実行されるようになっている。
電流検出抵抗126は、電気負荷107と開閉素子121との間に接続されている。
転流ダイオード127は、電流検出抵抗126および電気負荷107からなる直列回路に対して並列接続され、開閉素子121が開路(OFF)したときに、電気負荷107のインダクタンスによる持続減衰電流が還流する極性に接続されている。
すなわち、バイアス補正回路158は、電流検出抵抗126が接地端子104N側に設けられていないことに起因して発生する負電圧入力を相殺し、これにより、差動増幅器151や多チャンネルAD変換器115が正負の電圧を扱う必要がないようにしている。
なお、図1において、多チャンネルAD変換器115は、マイクロプロセッサ111Aに内蔵されているが、外付け要素として設置されてもよい。
また、電流比例係数Bは、第2および第3のデータ取得手段216、226で取得したデータから、次式のように算出される。
また、電源監視電圧Vfの値から駆動電源電圧Vbを正確に算出するようにしておけば、算出された駆動電源電圧Vbを用いて、たとえば運転中のマイクロプロセッサ111A内の多チャンネルAD変換器115の変換特性を校正するなど、他の目的に利用することもできる。
したがって、高精度な校正用測定器による測定値を、デジタルデータとしてそのまま電流制御装置内のRAMメモリ112に転送することができ、電流制御の信頼性を向上させることができる。
これにより、マイクロプロセッサ111Aは、推定負荷電流Imeが目標負荷電流Isと一致するように帰還制御するうえで、電流検出抵抗126や差動増幅回路部150で発生する誤差を補正しているので、安価な回路部品を使用して高精度な電流制御を実現することができる。
また、マイクロプロセッサ111Aは、換算推定手段(ステップ311)と、帰還制御手段325(ステップ323、324)と、出力停止手段(ステップ406)とを構成している。
換算推定手段311は、監視電圧Efの値から推定負荷電流Imeを算出し、帰還制御手段325は、目標負荷電流Isを目標値とし且つ推定負荷電流Imeを帰還値として開閉素子121の通電デューティγを制御する。
出力停止手段406および警報表示器(異常報知手段)109は、過電流判定信号に応動して、マイクロプロセッサ111Aの帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
また、配線や電気負荷107の短絡異常に対して電流検出抵抗126の限流機能により焼損防止対策を容易化した上記給電回路構成において、電気負荷107や負荷配線の短絡事故をマイクロプロセッサ111Aの外部で速やかに検出することにより、開閉素子121や電流検出抵抗126の焼損を防止することができる。
さらに、正常運転時の監視電圧Efを制御電源電圧Vccの範囲内で十分大きな値にすることにより、制御精度が低下しないようにすることができる。
過大電流状態検出手段320は、監視電圧Efと監視平均電圧Vaとの相対関係が許容変動幅を超えて変動し、監視電圧Efの過大状態を示すときに異常判定を行い、過小電流状態検出手段321は、監視電圧Efと監視平均電圧Vaとの相対関係が許容変動幅を超えて変動し、監視電圧Efの過小状態を示すときに異常判定を行う。
出力停止手段322および警報表示器(異常報知手段)109は、過大電流状態検出手段320または過小電流状態検出手段321による異常発生に応動して、マイクロプロセッサ111Aの帰還制御出力PWMを停止させるとともに異常停止状態であることを警報表示する。
また、通電デューティγが比較的小さい状態においては、過大電流状態検出手段320を用いることにより、電気負荷107の短絡や配線の地絡事故に対する過大電流状態を検出することができ、過電流検出回路170に対するバックアップ機能を実現することができる。
なお、上記実施の形態1(図1参照)では、過電流検出回路170による警報信号を割込入力端子INTに印加したが、図5のように、警報信号に応動する異常発生記憶回路181を介して即時に開閉素子121を不導通にするとともに、マイクロプロセッサ111Bの入力端子DEMに警報用の異常判定信号を印加してもよい。
図5はこの発明の実施の形態2に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図であり、前述(図1)と同様の構成については、前述と同一符号を付して、または符号の後に「B」を付して詳述を省略する。
また、電流制御装置100Bに接続される外部機器は、外部ツール990が省略されている点を除けば、前述(図1参照)と同様である。
また、マイクロプロセッサ111Bは、前述の割込入力端子INTに代えて、入力端子DEMを備えている。
これにより、電気負荷107に直列接続された校正用のアナログ電流計991aの出力信号(外部負荷電流Im)と、駆動電源101に接続された校正用のアナログ電圧計992aの出力信号(電源端子104Pに印加される駆動電源電圧Vb)とは、アナログ入力群105aの中の所定番号の入力端子からマイクロプロセッサ111Bに供給され、RAMメモリ112に転送されるようになっている。
分圧抵抗191a、192a、直列抵抗193および平滑用コンデンサ194は、平均電圧測定回路を構成している。
また、論理積否定出力素子198の出力信号は、マイクロプロセッサ111Bの入力端子DEMに入力されるとともに、異常発生記憶回路181のセット入力Sにも入力されている。
また、図1に参照されるように、過電流検出回路170内において、入力抵抗173および分圧抵抗174による前段部電圧E0の分圧電圧Ecが比較回路171の反転入力に印加される。過電流検出回路170内の比較回路171は、差動増幅器151と同様に、駆動電源電圧Vbにより動作し、その非反転入力は、制御電源電圧Vccの電源ラインに接続されている。
分圧抵抗195a、195b、195cは、互いに直列接続されて、監視電圧Efを第1および第2の電圧に分圧しており、分圧抵抗195aと分圧抵抗195bとの接続点での第1の分圧電圧と、分圧抵抗195bと分圧抵抗195cとの接続点での第2の分圧電圧との大小関係は、第1の分圧電圧>第2の分圧電圧となっている。
これにより、論理積否定出力素子198は、3つの入力信号のうちの少なくとも1つが論理レベル「L」になると、論理レベル「H」の出力信号を生成し、マイクロプロセッサ111Bに対して警報入力を行うとともに、異常発生記憶回路181をセットするようになっている。
安定抵抗185は、グランドを介して、トランジスタ184のベース端子とエミッタ端子との間に接続されている。
トランジスタ184のコレクタ端子(出力端子)は、開閉回路部120内のトランジスタ123(図1参照)のベース端子とエミッタ端子との間に接続されている。
これにより、異常発生記憶回路181が論理積否定出力素子198の出力信号により異常状態を記憶したときには、トランジスタ184が導通することによって、開閉回路部120内のトランジスタ123および開閉素子121(図1参照)が不導通になるよう構成されている。
また、マイクロプロセッサ111Bは、FMEM113Bと、不揮発データメモリ114Bと、RAMメモリ112と、多チャンネルAD変換器115とを含む。
換算推定手段、帰還制御手段、出力停止手段および異常報知手段は、前述と同様に動作する。
異常発生記憶回路181は、過電流判定信号によりセットされて開閉素子121の導通を停止させるとともに、電源投入時にリセットされる。
平均電圧測定回路は、電気負荷107への印加電圧を分圧および平滑して、電気負荷107に対する平均印加電圧に比例した測定平均電圧Eaを生成する。
また、出力停止手段および異常報知手段は、異常判定信号に応答して、帰還制御手段から開閉素子121への帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
過大電流状態検出回路は、過大判定用の比較回路196からなり、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動して監視電圧Efの過大を示すときに、警報信号となる異常判定信号をマイクロプロセッサ111Bに供給する。
出力停止手段および異常報知手段は、過大電流状態検出回路または過小電流状態検出回路からの警報信号に応答して、帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
異常発生記憶回路181は、警報信号によりセットされて開閉素子121の導通を停止させるとともに、電源投入時にリセットされる。
なお、マイクロプロセッサ111Bにより構成される検出誤差校正処理は、前述(図2参照)と同じ要領で実行されるが、校正指令、および、アナログ電圧計992aやアナログ電流計991aからの測定信号は、スイッチ入力群105dおよびアナログ入力群105aの一部の入力信号として、マイクロプロセッサ111Bに供給されるようになっている。
また、ステップ604および605は、初期設定手段606を構成しており、ステップ623および624からなる開閉制御出力発生手段625は、パルス幅変調制御による帰還制御出力PWMを生成するための還制御手段を構成している。
ステップ623においては、ステップ601で設定した目標負荷電流Isと、ステップ611で算出した推定負荷電流Imeとの大小比較判定を行い、比較偏差|Is−Ime|が所定値(許容誤差)を超過している場合には、ステップ624に移行し、比較偏差が微小(|Is−Ime|≦許容誤差)であれば、動作終了ステップ630に移行する。
また、異常状態を示す過電流検出回路170からの警報信号は、ナンド回路198を介してマイクロプロセッサ111Bの入力端子DEMに印加され、帰還制御出力PWMの停止処理と同時に、警報表示器109を駆動して異常報知するようになっている。
ただし、前述の実施の形態1では、各ステップ320、321の動作がマイクロプロセッサ111Bのソフトウエアに依存しているのに対し、この発明の実施の形態2では、各比較回路196、197の動作がハードウエアに依存している。
これに対し、測定平均電圧Eaは、開閉素子121が完全導通して、駆動電源電圧Vbが最大値Vmax(=16[V])となったときに、制御電源電圧Vcc(=5[V])とほぼ一致するように設計されている。
したがって、測定平均電圧Eaは、推定負荷電流Imeが0[V]〜基準負荷電流Irの範囲で変化すると、0[V]〜3.15[V]の範囲で変化することになる。
したがって、分圧抵抗195a、195b、195cによる第1の分圧電圧は、たとえば0[V]〜3.8[V]に設定され、第2の分圧電圧は、たとえば0[V]〜2.5[V]に設定され、通常は、比較回路196、197の各出力は、論理レベル「H」となっている。
特に、図5の回路構成において、電気負荷107の短絡事故や正相配線の地絡事故が発生した場合には、分圧抵抗191a、192aから得られる測定平均電圧Eaが急減するので、たとえ監視電圧Efが電圧制限ダイオード164によって制限されていても、比較回路196の出力が論理レベル「L」となり、過大電流状態を検出することができる。
過電流検出回路170は、差動増幅回路部150から出力された前段部電圧E0の値が制御電源電圧Vcc以上の所定値を超過したときに、過電流判定信号を生成してマイクロプロセッサ111Bの入力端子DEMに警報信号を印加する。
マイクロプロセッサ111B内の出力停止手段(ステップ622)は、過電流判定信号に応動して、帰還制御手段から開閉回路部120(開閉素子121)への帰還制御出力PWMを停止させる。
また、警報表示器(異常報知手段)109は、過電流判定信号に応動して、異常停止状態であることを警報表示する。
したがって、異常発生に即応して、マイクロプロセッサ111Bに依存せずに、速やかに開閉素子121を開路(OFF)させることができる。
同時に、入力端子DEMへの警報信号の供給により、マイクロプロセッサ111B内の帰還制御手段は、開閉素子121に対する帰還制御出力(駆動制御信号)PWMを停止させるので、2重の安全回路構成を実現することができる。
換算推定手段(ステップ611)は、監視電圧Efの値から推定負荷電流Imeを算出する。
帰還制御手段(開閉制御出力発生手段)625は、目標負荷電流Isを目標値とし且つ推定負荷電流Imeを帰還値として、開閉素子121の通電デューティγを制御する。
平均電圧測定回路を構成する分圧抵抗191a、192aおよび平滑用コンデンサ194は、電気負荷107への印加電圧を分圧および平滑して、電気負荷107に対する平均印加電圧に比例した測定平均電圧Eaを生成する。
出力停止手段(ステップ622)および警報表示器(異常報知手段)109は、比較回路196、197による異常判定に応動して、マイクロプロセッサ111B(帰還制御手段)から開閉素子121(図1参照)への帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
比較回路(過大電流状態検出回路)196は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動し、監視電圧Efの過大状態を示す場合に異常判定を行い、マイクロプロセッサ111Bに対して警報信号を供給する。
比較回路(過小電流状態検出回路)197は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動し、監視電圧Efの過小状態を示す場合に異常判定を行い、マイクロプロセッサ111Bに対して警報信号を供給する。
しかも、配線や電気負荷107の短絡異常に対して電流検出抵抗126の限流機能により焼損防止対策を容易化した給電回路構成において、比較回路(過小電流状態検出回路)197により電気負荷107の断線や負荷配線の天絡および断線をマイクロプロセッサ111Bの外部で検出することにより、マイクロプロセッサ111Bの負担を軽減して異常状態を警報報知することができる。
また、警報信号はマイクロプロセッサ111Bの入力端子DEMにも印加され、マイクロプロセッサ111Bは、開閉素子121に対する駆動制御出力PWMを停止させるので、2重の安全機能を実現することができる。
なお、上記実施の形態2(図5参照)では、電源電圧測定回路(分圧抵抗191b、192b)から検出される電源監視電圧Vfをマイクロプロセッサ111Bに入力したが、図7のように、測定平均電圧Eaを監視平均電圧Vaとしてマイクロプロセッサ111Cに入力してもよい。
図7において、電流制御装置100Cは、前述と同様に、制御電源110から給電されるマイクロプロセッサ111Cを中心として、開閉回路部120、差動増幅回路部150および平滑回路160などにより構成され、密閉筐体(図示せず)に収納されている。
この場合、データメモリ114Cは、ブロック単位で一括消去が可能なFMEM113Cの一部の領域が利用されており、校正定数(後述する)を格納するようになっている。
したがって、平滑回路160内のコンデンサ162(図1参照)は、前述よりも大きい静電容量に設定されている。
この場合、前述(図1参照)の分圧抵抗191b、192b(電源電圧測定回路)は削除されており、前述の電源監視電圧Vfに代えて、監視平均電圧Vaがマイクロプロセッサ111Cに入力される。
また、過大電流状態検出回路となる比較回路196において、非反転入力(+)には、測定平均電圧Eaが印加され、反転入力(−)には、監視電圧Efから分圧された第2の電圧が印加され、出力端子は、論理積否定出力素子198Cの第2入力端子に接続されている。
論理積否定出力素子198Cの出力端子は、マイクロプロセッサ111Cの割込入力端子INTに接続され、過大電流状態または過小電流状態を示す異常判定信号を、警報信号としてマイクロプロセッサ111Cに入力するようになっている。
=[Vb×τon/τ−Vd×τoff/τ]×G
=[(Vb+Vd)×γ−Vd]×G
≒(Vb+Vd)×γ×G ・・・・・・・(9)
=Kd×[R163/(R163+R161)]×(R191+R192)/R192
検出誤差校正手段は、第1、第2および第3のデータ取得手段と、第1、第2および第3のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、監視平均電圧Vaを校正する平均電圧校正手段と、校正係数を校正定数として転送保存する転送保存手段とを含む。
第1および第3のデータ取得手段は、前述と同様に動作する。
第2のデータ取得手段は、前述と同様に第2の誤差電圧Ef1をRAMメモリに書込み記憶させるとともに、監視平均電圧VaをRAMメモリ112に書込み記憶させる。
校正係数演算手段は、差動増幅回路部150による監視電圧Efと監視平均電圧Vaおよび外部負荷電流Imとの関係が、Ef=D×Va+B×Im+Cとなるように、誤差成分の電圧比例係数D、電流比例係数Bおよびオフセット成分Cを算出して記憶する。
電圧比例係数Dは、第1および第2のデータ取得手段で得られたデータから、D=(Ef1−Ef0)/Vaとして算出され、電流比例係数Bは、第2および第3のデータ取得手段で得られたデータから、B=(Ef2−Ef1)/Imとして算出される。
転送保存手段は、校正係数演算手段の演算結果である電圧比例係数D、電流比例係数B、オフセット成分Cおよび平均電圧校正係数Kaの各値を、校正定数として不揮発データメモリ114Cに転送保存する。
校正運転時において、第1、第2および第3の校正指令の少なくとも1つは、スイッチ入力群105dの中の所定番号の入力端子から入力される。
駆動電源101に関する電圧情報および電気負荷107に関する電流情報は、アナログ入力群105aの中の所定番号のアナログ入力として入力されて、RAMメモリ112に転送記憶される。
換算推定手段は、差動増幅回路部150から生成される監視電圧Efと監視平均電圧Vaの現在値とから、推定負荷電流Imeを、Ime=[Ef−D×Va−C]/Bとして算出するか、または、目標負荷電流Isが流れたときに差動増幅回路部150から生成される推定監視電圧Esを、Es=D×Va+B×Is+Cとして算出する。
また、異常判定手段190は、過大電流状態検出回路(比較回路196)および過小電流状態検出回路(比較回路197)の少なくとも一方を含む。
過小電流状態検出回路は、過小判定用の比較回路197からなり、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動して監視電圧Efの過小を示すときに、警報信号となる異常判定信号をマイクロプロセッサ111Cに供給する。
警報信号は、マイクロプロセッサ111Cの割込入力端子INTに印加され、出力停止手段は、異常判定信号の発生に即応して、帰還制御出力PWMを停止させる。
図8において、ステップ800〜840は、前述(図2)のステップ200〜240にそれぞれ対応した処理である。
ただし、校正係数演算手段836内のステップ832、834で求められる係数Ka、Dが前述(係数Kv、A)と異なる。
なお、第1の校正指令を生成する際には、事前に電流制御装置100Cに所定の駆動電源101を接続しておく(ステップ801a)。
続いて、このときの監視電圧Efの値である第1の誤差電圧Ef0を、たとえばRAMメモリ112内の所定アドレスのメモリであるデータレジスタD10に転送する(ステップ803)。
ステップ802、803は、第1のデータ取得手段806を構成している。
なお、第2の校正指令を生成する際には、事前に電流制御装置100Cに所定の駆動電源101を接続した状態で電気負荷107への接続回路を開放しておく(ステップ811a)。
続いて、このときの監視電圧Efの値である第2の誤差電圧Ef1を、たとえばRAMメモリ112内の所定アドレスのメモリであるデータレジスタD20に転送する(ステップ813)。
ステップ812〜815は、第2のデータ取得手段816を構成している。
なお、第3の校正指令を生成する際には、事前に電流制御装置100Cに所定の駆動電源101を接続した状態で電気負荷107を接続しておく(ステップ821a)。
続いて、このときの監視電圧Efの値である測定電圧Ef2を、たとえばRAMメモリ112内の所定アドレスのメモリであるデータレジスタD30に転送し(ステップ823)、アナログ入力群105aの1つとしてアナログ電流計991aから入力された外部負荷電流Imの値をデータレジスタD33に転送する(ステップ824)。
ステップ822〜824は、第3のデータ取得手段826を構成している。
なお、第4の校正指令を生成する際には、第1〜第3の校正指令の生成が完了しているか否かの確認を行う(ステップ831a)。
=D22/D21→D41
また、ステップ813、803、814で転送記憶したデータレジスタの値から、監視電圧Efの誤差成分の電圧比例係数Dを以下の式のように算出し、これをデータレジスタD43に転送書込みする(ステップ834)。
=(D20−D10)/D21→D43
=(D30−D20)/D33→D44
また、ステップ832〜835は、校正係数演算手段836を構成している。
ステップ837は転送保存手段を構成しており、上記ステップ801b〜837の一連の処理は、検出誤差校正手段838を構成している。
図9において、ステップ900、901、902、904〜906、912、923〜930は、前述(図6参照)のステップ600、601、603、604〜606、610、623〜630にそれぞれ対応した処理である。
図9において、まず、マイクロプロセッサ111Cは、実行すべき多数の制御フローの中の1つとして、帰還制御出力PWMを生成するためのパルス幅変調制御の動作を開始し(ステップ900)、目標負荷電流Isの値(図示しない制御フロー中で決定される)を読出し設定する(ステップ901)。
一方、ステップ902において、運転開始後の初回動作である(すなわち、YES)と判定されれば、初期設定手段906に移行する。
続いて、ステップ901で読出した目標負荷電流Isに対応する推定監視電圧Esを、次式のように算出する(ステップ911)。
続いて、マイクロプロセッサ111Cに入力されている監視電圧Efを読出し(ステップ912)、開閉制御出力発生手段925に移行する。
一方、ステップ923において、|Es−Ef|>許容誤差(すなわち、YES)と判定されれば、ステップ924を実行した後に動作終了ステップ930に移行する。
である。
なお、開閉制御出力発生手段925は、帰還制御手段を構成しており、ステップ905、924によりデータレジスタD1、D2が設定されると、前述(図4参照)と同様に、帰還制御出力PWMを生成する。
まず、初期設定手段906(ステップ903〜905)は、帰還制御による適正な通電デューティγまだ決定されていない段階で、基準負荷電流Irと目標負荷電流Isとを対比して、通電デューティの概略推定値γ0を決定する。
帰還制御手段925(ステップ923、924)は、目標とする推定監視電圧Esと実際の監視電圧Efとの間に許容誤差よりも大きい偏差が存在すれば、通電デューティγを増減補正して、推定監視電圧Esと監視電圧Efとが一致するように制御する。
また、過小電流状態検出回路197が過小電流状態の判定を行う場合は、電気負荷107や配線の断線事故や、正相配線の天絡事故などが原因として挙げられる。
これに対し、測定平均電圧Eaは、開閉素子121が完全導通して、駆動電源電圧Vbが最大値Vmax(=16[V])となったときに、ほぼ制御電源電圧Vcc(=5[V])となるように設計されている。
したがって、測定平均電圧Eaは、推定負荷電流Imeが0[V]〜基準負荷電流Irの範囲で変化すると、0[V]〜3.15[V]の範囲で変化することになる。
したがって、分圧抵抗195a、195b、195cによる第1の分圧電圧は、たとえば0[V]〜3.8[V]に設定され、第2の分圧電圧は、たとえば0[V]〜2.5[V]に設定され、通常は、比較回路196、197の各出力は、論理レベル「H」となっている。
検出誤差校正手段838は、製品の出荷調整時点で実行され、差動増幅回路部150による監視電圧Efの電流比例係数B、誤差成分の電圧比例係数Dおよびオフセット成分Cを計測して校正定数としてデータメモリ114Cに保存する。
少なくとも検出誤差校正手段838、換算推定手段911および帰還制御手段925は、FMEM113Cに格納された制御プログラムに基づいてマイクロプロセッサ111Cによって実行される。
この発明の実施の形態3(図7)の場合、転流ダイオード127は、出力端子108を介して、電気負荷107に対して直接的に並列接続されている。また、転流ダイオード127は、開閉素子121が開路(OFF)されたときに、電気負荷107のインダクタンスによる持続減衰電流が還流する極性に接続されている。
したがって、電流検出抵抗126が接地端子104N側に設けられていないことに起因して発生する負電圧入力を相殺して、差動増幅器151や多チャンネルAD変換器115が正負の電圧を扱う必要がないようにすることができる。
検出誤差校正手段838は、第1〜第3のデータ取得手段806、816、826と、校正係数演算手段836と、転送保存手段(ステップ837)とを備え、校正係数演算手段836は、平均電圧校正手段832を有している。
なお、前述した通り、多チャンネルAD変換器115は、外付け要素として設置されてもよい。
まず、差動増幅回路部150による監視電圧Ef(平均値)と監視平均電圧Vaと外部負荷電流Imとの関係は、前述の式(10)から次式のように表される。
また、誤差成分の電圧比例係数Dは、前述の通り、第1、第2のデータ取得手段806、816で得られたデータから、次式のように算出される。
これにより、要因別の校正定数を手順よく効率的に算出および保存することができ、量産製品に対する生産ラインの中で手軽な自動化設備を付加することによって校正操作を実行することができる。
したがって、上記校正運転における校正指令は、スイッチ入力群105dの中の所定番号のスイッチ入力として入力され、駆動電源101の電圧情報、負荷電流情報は、アナログ入力群105aの中の所定番号のアナログ入力として入力されて、それぞれRAMメモリ112に転送記憶されるようになっている。
これにより、電流制御装置100Cが備えている機能をそのまま活用して、校正指令や計測情報を入力することができ、校正操作設備を安価に構成することができる。
換算推定手段(ステップ911)は、目標負荷電流Isが流れたときに差動増幅回路部150が生成する監視電圧を、推定監視電圧Esとして次式のように算出する。
このように、マイクロプロセッサ111Cは、監視電圧Efが目標電圧(推定監視電圧Es)と一致するように帰還制御するうえで、電流検出回路で発生する誤差を校正定数によって補正するので、安価な回路部品を使用して高精度な電流制御を実現することができる。
まず、監視平均電圧Vaの概略推定値Vaaとして、次式で算出した値を適用する。
比較回路(異常判定手段)196、197は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動したときに異常判定を行う。
出力停止手段(ステップ406)および警報表示器(異常報知手段)109は、比較回路(異常判定手段)196、197による異常判定に応動して、マイクロプロセッサ111C(帰還制御手段)からの帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
比較回路196(過大電流状態検出回路)は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動し、監視電圧Efが過大状態を示すときに異常判定を行い、マイクロプロセッサ111Cに対して警報信号を供給する。
比較回路197(過小電流状態検出回路)は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動し、監視電圧Efが過小状態を示すときに異常判定を行い、マイクロプロセッサ111Cに対して警報信号を供給する。
また、比較回路197(過小電流状態検出回路)により、電気負荷107の断線や負荷配線の天絡および断線をマイクロプロセッサ111Cの外部で検出して、マイクロプロセッサ111Cの負担を軽減して異常状態を警報報知することができる。
なお、上記実施の形態3では、比較回路196、197からの異常判定信号を割込入力端子INTに印加したが、図10のように、比較回路196、197および割込入力端子INTを削除してもよい。
図10はこの発明の実施の形態4に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図であり、前述(図7参照)と同様のものについては、前述と同一符号を付して、または符号の後に「D」を付して詳述を省略する。
電流制御装置100Dには、前述と同様に、外部機器として、駆動電源101、ヒューズ102、電源スイッチ103、電源端子104P、接地端子104N、スイッチ入力群105d、アナログ入力群105a、電気負荷群106、電気負荷107、出力端子108、異常報知手段である警報表示器109が接続されている。
この場合、データメモリ114Dは、ブロック単位で一括消去が可能なFMEM113Dの一部の領域が利用されている。
このため、図10において、平滑回路160内のコンデンサ162(図1参照)は、図1の場合と比べて、容量が大きく設定されている。
図10においては、電源電圧測定回路(図1、図5内の分圧抵抗191b、192b)は削除されており、電源監視電圧Vfに代えて、測定平均電圧Eaが監視平均電圧Vaとしてマイクロプロセッサ111Dに入力されている。
ただし、図10においては、割込制御入力INTが設けられていないので、図4内のステップ401および406は削除されている。
マイクロプロセッサ111Dは、前述と同様の構成要素を含み、差動増幅回路部は、前述と同様に動作する。
帰還制御手段は、前述と同様に、開閉素子121の閉路期間/開閉周期である通電デューティγを、目標負荷電流Isを電流制御部の目標値とし且つ推定負荷電流Imeを帰還値として制御するか、または、推定監視電圧Esを電流制御部の目標値とし且つ実際の監視電圧Efを帰還値として制御する。
また、マイクロプロセッサ111D内の異常判定手段は、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方を含む。
マイクロプロセッサ111D内の過大電流状態検出手段は、監視電圧Efと監視平均電圧Vaとの相対関係が許容変動幅を超えて変動し、監視電圧Efが過大を示すときに異常判定信号を生成する。
出力停止手段および異常報知手段は、過大電流状態検出手段または過小電流状態検出手段からの異常判定信号に応答して、帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
図11において、ステップ1100〜1102は、前述(図3参照)のステップ300、301、303と同様の処理であり、ステップ1104〜1106は、前述のステップ304〜306と同様の処理であり、ステップ1111〜1125は、前述のステップ311、313〜325と同様の処理である。
続いて、目標負荷電流Isの値(図示しない制御フロー中で決定される)を読出し設定し(ステップ1101)、以下の制御フローが運転開始後の初回動作であるか否か判定する(ステップ1102)。
ステップ1102において、初回動作である(すなわち、YES)と判定されれば、ステップ1103に移行し、一方、初回動作ではない(すなわち、NO)と判定されれば、ステップ1110に移行する。
また、ステップ1105においては、前述の通り、ステップ1104で算出した通電デューティγ0の値に所定倍率N(=1000)を乗算し、この乗算値の整数値分をRAMメモリ112の特定アドレスのメモリとしてのデータレジスタD1に格納するとともに、「N−D1」の値をデータレジスタD2に格納する。
なお、開閉制御出力発生手段1125(ステップ1123、1124)は、パルス幅変調制御による帰還制御出力PWMを生成する帰還制御手段を構成している。
まず、初期設定手段1106は、帰還制御による適正な通電デューティγがまだ決定されていない段階で、基準負荷電流Irと目標負荷電流Isとを対比して推定通電デューティγ0を決定する。
この結果、帰還制御手段1125は、目標負荷電流Isと推定負荷電流Imeとの間に偏差が存在すれば、通電デューティγを増減補正して両者が一致するように制御することができる。
しかし、負荷短絡によって監視平均電圧Vaが異常低下するので、Ef>>Vaの状態となることから、マイクロプロセッサ111Dは、異常を検出することができる。
特に、正相配線の天絡事故において、出力端子108と電源端子104Pとが完全短絡した場合には、電流検出抵抗126に流れる電流が0[A]になり、目標電流と実際の電流との間に乖離が生じるので、容易に異常検出を行うことができる。
同様に、断線事故が発生した場合にも、電流検出抵抗126に流れる電流が0[A]になり、目標電流と実際の電流との間に乖離が生じるので、容易に異常検出を行うことができる。
このような場合には、単に目標電流と実際の電流とを比較することのみでは異常状態を検出することができない状態が生じる。
しかし、ステップ1120、1121における比較基準として、電気負荷107に印加されている現在の監視平均電圧Vaを監視し、電気負荷107の最大抵抗値Rmaxおよび最小抵抗値Rminから最小電流Iminおよび最大電流Imaxを算出して、最小電流Iminおよび最大電流Imaxが電流検出抵抗126に流れているか否かを判定しているので、高精度な異常判定を行うことができる。
要は、監視電圧Efと監視平均電圧Vaとの相対関係が、異常に乖離していないことを判定すればよい。
換算推定手段(ステップ1111)は、監視電圧Efの値から推定負荷電流Imeを算出し、帰還制御手段1125は、目標負荷電流Isを目標値とし且つ推定負荷電流Imeを帰還値として、開閉素子121の通電デューティγを制御する。
異常判定手段(ステップ1120、1121)は、監視電圧Efと測定平均電圧Eaとの相対関係が許容変動幅を超えて変動したときに異常判定を行う。
分圧抵抗(平均電圧測定回路)191a、192aにより検出される測定平均電圧Eaは、監視平均電圧Vaとしてマイクロプロセッサ111Dに入力されている。
過大電流状態検出手段(ステップ1120)は、監視電圧Efと監視平均電圧Vaとの相対関係が許容変動幅を超えて変動し、監視電圧Efが過大状態を示すときに異常判定を行う。
出力停止手段(ステップ1122)および異常報知手段109は、ステップ1120、1121からの異常発生信号に応動して、マイクロプロセッサ111Dからの帰還制御出力PWMを停止させるとともに、異常停止状態であることを警報表示する。
また、過大電流状態検出手段1120により、電気負荷107の短絡や負荷配線の地絡をマイクロプロセッサ111Dの内部で検出することができ、安価な回路構成によって開閉素子121や電流検出抵抗126の焼損を防止するとともに、異常状態を警報報知することができる。
このような電流検出誤差は、超高精度の抵抗を使用して、差動増幅器151の反転入力回路および非反転入力回路を完全対称回路に構成し、且つ電流検出抵抗126を理論値と一致した高精度の抵抗で構成すれば無視できるが、この場合、極めて割高な回路部品の使用になり高価な製品となってしまう。
しかし、上記実施の形態1〜4のように、電流検出の誤差成分を補正することにより、安価な回路部品であっても、電源電圧の変動や負荷抵抗の変動が生じても、目標負荷電流Isと実際の負荷電流とを一致させることができる。
同様に、負荷電流も、あらかじめ定められた所定値となるようにしておけば、校正用の電流計991dまたは991aは不要となる。
また、開閉回路部120内の開閉素子121(図1参照)は、図示した接合形トランジスタに代えて、電界効果形トランジスタを使用することもできる。
Claims (19)
- 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Isと一致するように前記開閉素子のON/OFF比率を制御する電流制御部と
を備えた電気負荷の電流制御装置であって、
前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段とを有し、
前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のRAMメモリと、多チャンネルAD変換器とを含み、
前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Efを生成して前記マイクロプロセッサに入力し、
前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Efの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として前記不揮発データメモリに保存し、
前記監視電圧Efは、以下の演算式(1)
Ef=B×Im+(K×V+C) ・・・(1)
によって表現されるものであって、
前記演算式(1)の中の平均電圧Vは、前記電気負荷の両端電圧を平滑化して得られる監視平均電圧Vaであるか、または、前記駆動電源の電圧である電源監視電圧Vfに対して、前記開閉素子の通電デューティγを乗算して得られる平均印加電圧Vf×γであり、
前記換算推定手段は、前記監視電圧Efと、監視平均電圧Vaまたは電源監視Vfの実測値と、前記通電デューティγおよび前記校正定数K、B、Cと、前記演算式(1)に代入して得られる負荷電流Imの値を推定負荷電流Ime=(Ef−K×V−C)/Bとして逆算して算出するか、または、前記負荷電流Imが前記目標負荷電流Isに等しくなったと仮定したときの監視電圧Efの値を推定監視電圧Es=B×Is+(K×V+C)として算出し、
前記帰還制御手段は、前記開閉素子の閉路期間/開閉周期である通電デューティγを、前記目標負荷電流Isを前記電流制御部の目標値とし且つ前記推定負荷電流Imeを帰還値として制御するか、または、前記推定監視電圧Esを前記電流制御部の目標値とし且つ監視電圧Efを帰還値として制御し、
前記推定負荷電流Imeまたは前記監視電圧Efが所定の上限値を超過したときには、前記開閉素子の導通を遮断するとともに、
前記検出誤差校正手段、前記換算推定手段および前記帰還制御手段は、前記不揮発プログラムメモリに格納された制御プログラムであって、当該制御プログラムは、前記マイクロプロセッサによって実行されることを特徴とする電気負荷の電流制御装置。 - 前記給電回路は、転流ダイオードを含み、
前記差動増幅回路部は、バイアス補正回路を含み、
前記転流ダイオードは、前記開閉素子が開路したときに前記電気負荷のインダクタンスによる持続減衰電流が還流する極性となるように、前記電気負荷に並列接続され、
前記バイアス補正回路は、前記差動増幅器の第1および第2の入力に対してほぼ均等な正のバイアス電圧を印加し、前記開閉素子が開路しているときに、前記転流ダイオードの電圧降下により印加される負電圧を相殺して、前記差動増幅器への負電圧入力の印加を禁止することを特徴とする請求項1に記載の電気負荷の電流制御装置。 - 前記電流制御部は、電源監視電圧Vfを測定する電源電圧測定回路を含み、
前記検出誤差校正手段は、第1、第2および第3のデータ取得手段と、前記第1、第2および第3のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記電源監視電圧Vfを校正する電源電圧校正手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
前記電源電圧測定回路は、前記駆動電源による駆動電源電圧Vbの分圧電圧を前記監視電源電圧Vfとして前記マイクロプロセッサに入力し、
前記第1のデータ取得手段は、前記電流制御部に対して前記駆動電源電圧Vbを印加し、第1の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧の値を第1の誤差電圧Ef0として前記RAMメモリに書込み記憶させ、
前記第2のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第2の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を第2の誤差電圧Ef1として前記RAMメモリに書込み記憶させるとともに、外部で測定された前記駆動電源電圧Vbの値を前記RAMメモリに書込み記憶させ、
前記第3のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第3の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を測定電圧Ef2として前記RAMメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Imの値を取り込んで前記RAMメモリに書込み記憶させ、
前記校正係数演算手段は、転流ダイオードの電圧降下VdをVd1Vとしたときに、差動増幅回路部による監視電圧Efと、駆動電源電圧Vb、前記通電デューティYおよび前記外部負荷電流Imとの関係が、
Ef=A×(Vb+Vd)×Y+B×Im+C
となるように、誤差成分の電圧比例係数A、電流比例係数Bおよびオフセット成分Cを算出して記憶する手段であって、
前記オフセット成分Cは、前記第1のデータ取得手段で記憶された第1の誤差電圧Ef0に一致し、
前記電圧比例係数Aは、前記第1および第2のデータ取得手段で得られたデータから、
A=(Ef1−Ef0)/(Vb+Vd)
として算出され、
前記電流比例係数Bは、前記第2および第3のデータ取得手段で得られたデータから、
B=(Ef2−Ef1)/Im
として算出され、
前記電源電圧校正手段は、前記第1、第2および第3のデータ取得手段の中で実行され、前記電源監視電圧Vfを前記RAMメモリに書込み記憶するとともに、電源電圧校正係数Kvを、
Kv=Vb/Vf
として算出するか、または、前記駆動電源電圧Vbに対する分圧比率の逆数としてあらかじめ定められた固定定数を適用し、
前記転送保存手段は、前記校正係数演算手段の演算結果である前記電圧比例係数A、前記電流比例係数B、前記オフセット成分Cおよび前記電源電圧校正係数Kvの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項2に記載の電気負荷の電流制御装置。 - 前記電流制御部は、前記電気負荷に印加される電圧の平均値である監視平均電圧Vaを測定する平均電圧測定回路を含み、
前記検出誤差校正手段は、第1、第2および第3のデータ取得手段と、前記第1、第2および第3のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記監視平均電圧Vaを校正する平均電圧校正手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
前記平均電圧測定回路は、前記電気負荷の両端電圧を分圧して得られる分圧電圧を前記監視平均電圧Vaとして前記マイクロプロセッサに入力し、
前記第1のデータ取得手段は、前記電流制御部に対して所定の駆動電源電圧Vbを印加し、第1の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧の値を第1の誤差電圧Ef0として前記RAMメモリに書込み記憶させ、
前記第2のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第2の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を第2の誤差電圧Ef1として前記RAMメモリに書込み記憶させるとともに、前記監視平均電圧Vaを前記RAMメモリに書込み記憶させ、
前記第3のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第3の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を測定電圧Ef2として前記RAMメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Imの値を取り込んで前記RAMメモリに書込み記憶させ、
前記校正係数演算手段は、前記差動増幅回路部による監視電圧Efと前記監視平均電圧Vaおよび前記外部負荷電流Imとの関係が、
Ef=D×Va+B×Im+C
となるように、誤差成分の電圧比例係数D、電流比例係数Bおよびオフセット成分Cを算出して記憶する手段であって、
前記オフセット成分Cは、前記第1のデータ取得手段で記憶された前記第1の誤差電圧Ef0と一致し、
前記電圧比例係数Dは、前記第1および第2のデータ取得手段で得られたデータから、
D=(Ef1−Ef0)/Va
として算出され、
前記電流比例係数Bは、前記第2および第3のデータ取得手段で得られたデータから、
B=(Ef2−Ef1)/Im
として算出され、
前記平均電圧校正手段は、前記第2または第3のデータ取得手段の中で実行され、外部で測定された駆動電源電圧Vbの値を取り込んで前記RAMメモリに書込み記憶させるとともに、前記開閉素子が完全導通しているときの監視平均電圧Vaと駆動電源電圧Vbとの間の平均電圧校正係数Kaを、
Ka=Vb/Va
として算出するか、または、前記電気負荷の両端電圧に対する分圧比率の逆数としてあらかじめ定められた固定定数を適用し、
前記転送保存手段は、前記校正係数演算手段の演算結果である前記電圧比例係数D、前記電流比例係数B、前記オフセット成分Cおよび平均電圧校正係数Kaの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項1に記載の電気負荷の電流制御装置。 - 前記電流制御部は、前記マイクロプロセッサと校正操作用の外部ツールとの間を接続するシリアル通信用インタフェース回路を含み、
校正運転時に、前記外部ツールから前記シリアル通信用インタフェース回路を介して入力される校正指令、前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報が、前記RAMメモリに転送記憶されることを特徴とする請求項3または請求項4に記載の電気負荷の電流制御装置。 - 前記電流制御部は、前記マイクロプロセッサとスイッチ入力群およびアナログ入力群との間をバス接続する入力インタフェース回路を含み、
校正運転時において、
前記第1、第2および第3の校正指令の少なくとも1つは、前記スイッチ入力群の中の所定番号の入力端子から入力され、
前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報は、前記アナログ入力群の中の所定番号のアナログ入力として入力されて、前記RAMメモリに転送記憶されることを特徴とする請求項3または請求項4に記載の電気負荷の電流制御装置。 - 前記不揮発プログラムメモリは、前記推定負荷電流Imeまたは前記推定監視電圧Esを算出する換算推定手段と、前記帰還制御手段となる開閉制御出力発生手段とを含み、
前記換算推定手段は、前記差動増幅回路部から生成される監視電圧Efと前記開閉素子の通電デューティγの現在値とから、前記推定負荷電流Imeを、
Ime=[Ef−A×(Vb+Vd)×γ−C]/B
として算出するか、または、前記開閉素子の通電デューティγで前記目標負荷電流Isが流れたときに前記差動増幅回路部から生成される推定監視電圧Esを、
Es=A×(Vb+Vd)×γ+B×Is+C
として算出し、
前記開閉制御出力発生手段は、前記目標負荷電流Isと前記推定負荷電流Imeとの偏差に応動して、または前記推定監視電圧Esと実際の監視電圧Efとの偏差に応動して、前記開閉素子の通電デューティγを漸増または漸減することを特徴とする請求項3に記載の電気負荷の電流制御装置。 - 前記不揮発プログラムメモリは、初期設定手段となるプログラムを含み、
前記初期設定手段は、最小電源電圧Vmin、基準負荷電流Ir、前記電源監視電圧Vfおよび前記目標負荷電流Isの関係から、前記通電デューティの概略推定値γ0を、
γ0=(Vmin/Vb)×(Is/Ir)(ただし、Vb=Kv×Vf)
により算出して通電開始直後の通電デューティとして設定し、
前記基準負荷電流Irは、前記電気負荷の抵抗値変動範囲Rmin〜Rmaxの範囲内で定められた規格基準抵抗値Rcを用いて、
Ir=Vmin/Rc
として算出されることを特徴とする請求項7に記載の電気負荷の電流制御装置。 - 前記不揮発プログラムメモリは、前記推定負荷電流Imeまたは前記推定監視電圧Esを算出する換算推定手段と、前記帰還制御手段となる開閉制御出力発生手段とを含み、
前記換算推定手段は、前記差動増幅回路部から生成される監視電圧Efと前記監視平均電圧Vaの現在値とから、推定負荷電流Imeを、
Ime=[Ef−D×Va−C]/B
として算出するか、または、前記目標負荷電流Isが流れたときに前記差動増幅回路部から生成される推定監視電圧Esを、
Es=D×Va+B×Is+C
として算出し、
前記開閉制御出力発生手段は、前記目標負荷電流Isと前記推定負荷電流Imeとの偏差に応動して、または前記推定監視電圧Esと実際の監視電圧Efとの偏差に応動して、前記開閉素子の通電デューティγを漸増または漸減することを特徴とする請求項4に記載の電気負荷の電流制御装置。 - 前記不揮発プログラムメモリは、初期設定手段となるプログラムを含み、
前記初期設定手段は、最小電源電圧Vmin、最大電源電圧Vmax、基準負荷電流Irおよび前記目標負荷電流Isの関係から、前記監視平均電圧Vaの概略推定値Vaaを、
Vaa=(Vmin+Vmax)/2
として算出するともに、前記通電デューティの概略推定値γ0を、前記概略推定値Vaaを用いて、
γ0=(Vmin/Vaa)×(Is/Ir)
により算出して通電開始直後の通電デューティとして設定し、
前記基準負荷電流Irは、前記電気負荷の抵抗値変動範囲Rmin〜Rmaxの範囲内で定められた規格基準抵抗値Rcを用いて、
Ir=Vmin/Rc
として算出されることを特徴とする請求項9に記載の電気負荷の電流制御装置。 - 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Isと一致するように前記開閉素子のON/OFF比率を制御する電流制御部と
を備えた電気負荷の電流制御装置であって、
前記電流制御部は、マイクロプロセッサと、制御電源と、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段と、過電流検出回路と、電圧制限ダイオードと、出力停止手段とを有し、
前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のRAMメモリと、多チャンネルAD変換器とを含み、
前記制御電源は、前記駆動電源から給電され、駆動電源電圧Vbよりも低い電圧値の安定化された制御電源電圧Vccを生成して前記マイクロプロセッサに給電し、
前記差動増幅回路部は、前記駆動電源電圧Vbの印加により動作して前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Efを生成して前記マイクロプロセッサに入力し、
前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Efの電流比例係数Bを校正定数として前記不揮発データメモリに保存し、
前記監視電圧Efは、以下の演算式(1)
Ef=B×Im ・・・(1)
によって表現されるものであり、
前記換算推定手段は、前記監視電圧Efの実測値および前記校正定数Bを前記演算式(1)に代入して得られる負荷電流Imの値を推定負荷電流Ime=Ef/Bとして逆算して算出するか、または、前記負荷電流Imが前記目標負荷電流Isに等しくなったと仮定したときの監視電圧Efの値を推定監視電圧Es=B×Isとして算出し、
前記帰還制御手段は、前記目標負荷電流Isを前記電流制御部の目標値とし且つ前記推定負荷電流Imeを帰還値とするか、または、前記推定監視電圧Esを前記電流制御部の目標値とし且つ実際の監視電圧Efを帰還値として、前記開閉素子の閉路期間/開閉周期である通電デューティγを制御し、
前記過電流検出回路は、前記差動増幅回路部の出力電圧である前段部電圧E0の値が制御電源電圧Vcc以上の所定値を超過したときに、前記負荷電流の過大を示す過電流判定信号を生成して前記マイクロプロセッサに入力するとともに、前記差動増幅回路部の出力電圧である前段部電圧E0から、直列抵抗を介して前記監視電圧Efが得られるように構成されており、
前記電圧制限ダイオードは、前記マイクロプロセッサの入力端子に接続されて、前記マイクロプロセッサに入力される前記監視電圧Efを前記制御電源電圧Vccのレベルに制限し、
前記出力停止手段は、前記過電流判定信号に応答して、前記帰還制御手段から前記開閉素子への帰還制御出力を停止させることを特徴とする電気負荷の電流制御装置。 - 前記過電流判定信号は、前記マイクロプロセッサの割込入力端子に印加され、
前記出力停止手段は、前記過電流判定信号の発生に即応して、前記帰還制御出力を停止させることを特徴とする請求項11に記載の電気負荷の電流制御装置。 - 前記過電流検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
前記異常発生記憶回路は、前記過電流判定信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項11に記載の電気負荷の電流制御装置。 - 前記不揮発プログラムメモリは、前記電気負荷に印加される電圧の平均値である監視平均電圧Vaを推定演算する平均電圧推定手段と、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方からなる異常判定手段と、前記出力停止手段とを構成するプログラムを含み、
前記平均電圧推定手段は、前記開閉素子の通電デューティYと前記駆動電源電圧Vbとの積を前記監視平均電圧Vaとして算出し、
前記異常判定手段は、前記監視電圧Efと前記監視平均電圧Vaとの相対関係が許容変動幅を超えて変動したときに、前記監視電圧Efの過大または過小を示す警報用の異常判定信号を生成し、
前記出力停止手段は、前記異常判定信号に応答して、前記帰還制御出力を停止させることを特徴とする請求項11に記載の電気負荷の電流制御装置。 - 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Isと一致するように前記開閉素子のON/OFF比率を制御する電流制御部と
を備えた電気負荷の電流制御装置であって、
前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段と、平均電圧測定回路と、異常判定手段と、出力停止手段とを有し、
前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のRAMメモリと、多チャンネルAD変換器とを含み、
前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Efを生成して前記マイクロプロセッサに入力し、
前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Efの電流比例係数Bを校正定数として前記不揮発データメモリに保存し、
前記監視電圧Efは、以下の演算式(1)
Ef=B×Im ・・・(1)
によって表現されるものであり、
前記換算推定手段は、前記監視電圧Efの実測値および前記校正定数Bを前記演算式(1)に代入して得られる負荷電流Imの値を推定負荷電流Ime=Ef/Bとして逆算して算出するか、または、前記負荷電流Imが前記目標負荷電流Isに等しくなったと仮定したときの監視電圧Efの値を推定監視電圧Es=B×Isとして算出し、
前記帰還制御手段は、前記開閉素子の閉路期間/開閉周期である通電デューティγを、前記目標負荷電流Isを前記電流制御部の目標値とし且つ前記推定負荷電流Imeを帰還値として制御するか、または、前記推定監視電圧Esを前記電流制御部の目標値とし且つ実際の監視電圧Efを帰還値として制御し、
前記平均電圧測定回路は、前記電気負荷への印加電圧を分圧および平滑して、前記電気負荷に対する平均印加電圧に比例した測定平均電圧Eaを生成し、
前記異常判定手段は、前記監視電圧Efと前記測定平均電圧Eaとの相対関係が許容変動幅を超えて変動したときに異常判定信号を生成し、
前記出力停止手段は、前記異常判定信号に応答して、前記帰還制御手段から前記開閉素子への帰還制御出力を停止させることを特徴とする電気負荷の電流制御装置。 - 前記異常判定手段は、過大電流状態検出回路および過小電流状態検出回路の少なくとも一方を含み、
前記過大電流状態検出回路は、過大判定用の比較回路からなり、前記監視電圧Efと前記測定平均電圧Eaとの相対関係が許容変動幅を超えて変動して前記監視電圧Efの過大を示すときに、警報信号となる異常判定信号を前記マイクロプロセッサに供給し、
前記過小電流状態検出回路は、過小判定用の比較回路からなり、前記監視電圧Efと前記測定平均電圧Eaとの相対関係が許容変動幅を超えて変動して前記監視電圧Efの過小を示すときに、警報信号となる異常判定信号を前記マイクロプロセッサに供給し、
前記出力停止手段は、前記過大電流状態検出回路または前記過小電流状態検出回路からの警報信号に応答して、前記帰還制御出力を停止させることを特徴とする請求項15に記載の電気負荷の電流制御装置。 - 前記警報信号は、前記マイクロプロセッサの割込入力端子に印加され、
前記出力停止手段は、前記異常判定信号の発生に即応して、前記帰還制御出力を停止させることを特徴とする請求項16に記載の電気負荷の電流制御装置。 - 前記過大電流状態検出回路または前記過小電流状態検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
前記異常発生記憶回路は、前記警報信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項16に記載の電気負荷の電流制御装置。 - 前記異常判定手段は、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方を含み、
前記平均電圧測定回路により生成される測定平均電圧Eaは、監視平均電圧Vaとして前記マイクロプロセッサに入力され、
前記過大電流状態検出手段は、前記監視電圧Efと前記監視平均電圧Vaとの相対関係が許容変動幅を超えて変動し、前記監視電圧Efが過大を示すときに異常判定を行い、
前記過小電流状態検出手段は、前記監視電圧Efと前記監視平均電圧Vaとの相対関係が前記許容変動幅を超えて変動し、前記監視電圧Efが過小を示すときに異常判定を行い、
前記出力停止手段は、前記過大電流状態検出手段または前記過小電流状態検出手段からの異常判定に応答して、前記帰還制御出力を停止させることを特徴とする請求項15に記載の電気負荷の電流制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053229A JP4158176B2 (ja) | 2005-02-28 | 2005-02-28 | 電気負荷の電流制御装置 |
US11/204,221 US7312969B2 (en) | 2005-02-28 | 2005-08-16 | Current control apparatus for electric load |
DE102005040060A DE102005040060B4 (de) | 2005-02-28 | 2005-08-24 | Stromsteuervorrichtung für elektrische Last |
CNB2005101192052A CN100440698C (zh) | 2005-02-28 | 2005-10-26 | 电负载的电流控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053229A JP4158176B2 (ja) | 2005-02-28 | 2005-02-28 | 電気負荷の電流制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006238668A JP2006238668A (ja) | 2006-09-07 |
JP4158176B2 true JP4158176B2 (ja) | 2008-10-01 |
Family
ID=36848250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005053229A Active JP4158176B2 (ja) | 2005-02-28 | 2005-02-28 | 電気負荷の電流制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7312969B2 (ja) |
JP (1) | JP4158176B2 (ja) |
CN (1) | CN100440698C (ja) |
DE (1) | DE102005040060B4 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765779B2 (ja) * | 2005-07-19 | 2011-09-07 | 株式会社デンソー | 制御装置,ショート検出装置,負荷駆動システムおよびプログラム |
US7568117B1 (en) * | 2005-10-03 | 2009-07-28 | Zilker Labs, Inc. | Adaptive thresholding technique for power supplies during margining events |
JP4720548B2 (ja) * | 2006-03-07 | 2011-07-13 | 住友電装株式会社 | 負荷異常検出システム |
US7483803B2 (en) * | 2006-08-11 | 2009-01-27 | Apple Inc. | Methods and apparatuses for calibrating sensors |
JP4928296B2 (ja) * | 2007-02-14 | 2012-05-09 | 日立オートモティブシステムズ株式会社 | ソレノイドの電流制御装置及び方法 |
US8086355B1 (en) * | 2007-02-28 | 2011-12-27 | Global Embedded Technologies, Inc. | Method, a system, a computer-readable medium, and a power controlling apparatus for applying and distributing power |
JP5345764B2 (ja) * | 2007-05-22 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | モータ制御用マイクロコンピュータ及びその制御方法 |
US7978452B2 (en) * | 2007-09-26 | 2011-07-12 | Lear Corporation | Automotive overcurrent protection |
JP5359476B2 (ja) * | 2009-04-06 | 2013-12-04 | トヨタ自動車株式会社 | ソレノイド制御装置 |
JP5328592B2 (ja) * | 2009-10-02 | 2013-10-30 | オムロンオートモーティブエレクトロニクス株式会社 | モータ駆動装置 |
US8879283B2 (en) * | 2009-11-05 | 2014-11-04 | On-Bright Electronics (Shanghai) Co., Ltd. | System and method providing protection in the event of current sensing failure for power converter |
JP4916543B2 (ja) * | 2009-11-13 | 2012-04-11 | 三菱電機株式会社 | 電気負荷の電流制御装置 |
JP4908608B2 (ja) * | 2010-03-25 | 2012-04-04 | 三菱電機株式会社 | 電気負荷の電流制御装置 |
CN101887245B (zh) * | 2010-06-29 | 2011-12-28 | 深圳和而泰智能控制股份有限公司 | 电路控制装置 |
JP6028379B2 (ja) * | 2012-03-06 | 2016-11-16 | 株式会社ジェイテクト | ソレノイド制御装置 |
TWI505576B (zh) * | 2012-03-16 | 2015-10-21 | Quanta Comp Inc | Electronic device and electrical connector combination |
CN104182020A (zh) * | 2013-05-23 | 2014-12-03 | 中兴通讯股份有限公司 | 一种基于单端口实现双向供电的装置及方法 |
JP5619253B1 (ja) | 2013-10-15 | 2014-11-05 | 三菱電機株式会社 | 誘導性負荷の給電制御装置 |
US10293693B2 (en) * | 2015-04-21 | 2019-05-21 | Samsung Electronics Co., Ltd. | Battery control method and apparatus, battery module, and battery pack |
CN105281284B (zh) * | 2015-11-16 | 2018-01-12 | 林纪秋 | 一种工频过电流判断方法及保护装置 |
DE102016215832B4 (de) | 2016-08-23 | 2023-10-12 | Continental Automotive Technologies GmbH | Verfahren zum Betreiben von einer Druckregelvorrichtung sowie Druckregelvorrichtung |
JP6673615B2 (ja) | 2016-10-13 | 2020-03-25 | 三菱電機株式会社 | 電動パワーステアリング装置 |
TWI632449B (zh) * | 2017-08-31 | 2018-08-11 | 緯穎科技服務股份有限公司 | 依據系統配置設定過電流保護值的存儲伺服器系統 |
DE102018209680B4 (de) * | 2018-06-15 | 2023-08-10 | Vitesco Technologies Germany Gmbh | Schaltungsanordnung zum Betreiben eines Verbrauchers |
CN111413660B (zh) * | 2020-04-29 | 2022-09-02 | 云南电网有限责任公司电力科学研究院 | 一种电能表误差自检测功能的测试方法及*** |
US11262405B2 (en) * | 2020-06-17 | 2022-03-01 | Calnetix Technologies, Llc | Fault detection in a multi-phase electric machine |
CN113330656B (zh) * | 2020-08-20 | 2023-05-26 | 深圳市华思旭科技有限公司 | 打火过流保护装置、启动电源设备及打火过流保护方法 |
US20230288495A1 (en) * | 2022-03-11 | 2023-09-14 | Texas Instruments Incorporated | Cable fault detection |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1010269B (zh) * | 1985-09-23 | 1990-10-31 | 三菱电机株式会社 | 变速电机的控制装置 |
JP3021911B2 (ja) | 1992-02-05 | 2000-03-15 | 株式会社デンソー | リニアソレノイドの駆動装置 |
JP3330022B2 (ja) | 1996-07-24 | 2002-09-30 | 三菱電機株式会社 | 電流制御装置 |
JPH10225179A (ja) | 1997-01-31 | 1998-08-21 | Aisin Aw Co Ltd | リニアソレノイドの制御方法および制御装置 |
JP2000114039A (ja) | 1998-09-29 | 2000-04-21 | Denso Corp | リニアソレノイド故障検出装置 |
JP3902435B2 (ja) | 2001-10-01 | 2007-04-04 | 株式会社日立製作所 | 負荷の電流制御装置 |
EP1480862B1 (de) | 2002-03-01 | 2011-07-13 | Continental Teves AG & Co. oHG | Verfahren und schaltungsanordnung zur kalibrierung von spannungs- und temperaturabweichungen des effektivstroms von hydraulikventilen in einer pwm-ansteuerung |
-
2005
- 2005-02-28 JP JP2005053229A patent/JP4158176B2/ja active Active
- 2005-08-16 US US11/204,221 patent/US7312969B2/en active Active
- 2005-08-24 DE DE102005040060A patent/DE102005040060B4/de active Active
- 2005-10-26 CN CNB2005101192052A patent/CN100440698C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20060197508A1 (en) | 2006-09-07 |
DE102005040060A1 (de) | 2006-09-07 |
US7312969B2 (en) | 2007-12-25 |
CN1829057A (zh) | 2006-09-06 |
CN100440698C (zh) | 2008-12-03 |
DE102005040060B4 (de) | 2007-08-23 |
JP2006238668A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4158176B2 (ja) | 電気負荷の電流制御装置 | |
JP4908608B2 (ja) | 電気負荷の電流制御装置 | |
US20080093924A1 (en) | Power supply control device for on-vehicle electrical loads | |
JP4335107B2 (ja) | 電気負荷の電流制御装置 | |
US9600047B2 (en) | Electronic control unit | |
EP2951597B1 (en) | Voltage measuring apparatus with temperature abnormality detection function and power conversion apparatus | |
EP3605118B1 (en) | Open current sense detection in multiphase buck voltage regulator | |
EP3290256B1 (en) | Overcurrent detection device, energy storage apparatus, and current detection method | |
CN109477862B (zh) | 车载控制装置 | |
CN113315501A (zh) | 智能半导体开关 | |
CN101676830B (zh) | 半导体电路 | |
JP4978970B2 (ja) | 非接地回路の絶縁性検出装置 | |
US9698678B2 (en) | Circuitry and method for regulating a current for diagnosing an electromechanical load utilizing multiple current measurements | |
JP5281369B2 (ja) | 物理量センサ | |
EP3382895A1 (en) | Electronic device provided with secondary failure preventing circuit | |
CN110649791B (zh) | 电流检测电路及电源装置 | |
JP4916543B2 (ja) | 電気負荷の電流制御装置 | |
US20040178782A1 (en) | Current controller for inductive load | |
JP5516350B2 (ja) | 負荷駆動回路 | |
JP5989171B1 (ja) | 電流検出回路、及びその回路を備えた車両用電子制御装置 | |
JP6807983B2 (ja) | 電力変換装置 | |
CN109390913B (zh) | 三相马达控制电路和三相马达控制方法 | |
JP4826445B2 (ja) | Dc−dcコンバータの出力制御装置、dc−dcコンバータおよびその制御方法 | |
US20150153751A1 (en) | Power supply circuit and electronic control unit employing the same | |
JP6379294B2 (ja) | 電気回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4158176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |