JP4154856B2 - クロック発生回路および画像形成装置 - Google Patents
クロック発生回路および画像形成装置 Download PDFInfo
- Publication number
- JP4154856B2 JP4154856B2 JP2000399841A JP2000399841A JP4154856B2 JP 4154856 B2 JP4154856 B2 JP 4154856B2 JP 2000399841 A JP2000399841 A JP 2000399841A JP 2000399841 A JP2000399841 A JP 2000399841A JP 4154856 B2 JP4154856 B2 JP 4154856B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- dot clock
- delay
- image
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/047—Detection, control or error compensation of scanning velocity or position
- H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/113—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors
- H04N1/1135—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors for the main-scan only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/12—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using the sheet-feed movement or the medium-advance or the drum-rotation movement as the slow scanning component, e.g. arrangements for the main-scanning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/024—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof deleted
- H04N2201/02406—Arrangements for positioning elements within a head
- H04N2201/02439—Positioning method
- H04N2201/02443—Positioning method using adhesive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/0471—Detection of scanning velocity or position using dedicated detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04732—Detecting at infrequent intervals, e.g. once or twice per line for main-scan control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04744—Detection of scanning velocity or position by detecting the scanned beam or a reference beam
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
- H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
- H04N2201/04768—Controlling the frequency of the signals
- H04N2201/04774—Controlling the frequency of the signals using a reference clock or oscillator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
- H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
- H04N2201/04781—Controlling the phase of the signals
- H04N2201/04784—Controlling the phase of the signals using one or more clock signals selected from a number of clock signals of different phases
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04794—Varying the control or compensation during the scan, e.g. using continuous feedback or from line to line
- H04N2201/04798—Varying the main-scan control during the main-scan, e.g. facet tracking
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Laser Beam Printer (AREA)
- Color Electrophotography (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明はクロック発生回路および画像形成装置に関し、さらに詳しくは、所定時間内に基準信号のパルス数が所定数になるように調整することが可能なクロック発生回路および画像形成装置に関する。
【０００２】
【従来の技術】
画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる基準信号を基準にして、レーザビームを画像データで変調している。
【０００３】
したがって、所定のドットクロック数に応じて、像担持体上に形成される主走査方向における画像の長さが常に一定になるようなドットクロックが生じる必要がある。
【０００４】
また、近年では記録紙上にカラー画像を得るために像担持体近傍に帯電，露光，現像の各手段を有するユニットを複数備えて、像担持体の１回転内に像担持体上にカラートナー像を形成し、一括して記録紙上に転写を行うカラー画像形成装置が開発されている。また、中間転写体近傍に複数の像担持体を有し、各像担持体の周囲に帯電，露光，現像，転写手段を備え、各像担持体上に形成されたトナー像を中間転写体に順次転写して行き、中間転写体に担持されたカラートナー像を一括して転写紙上に転写を行うカラー画像形成装置も開発されている。
【０００５】
【発明が解決しようとする課題】
前者のような画像形成装置において、主走査を行うポリゴンミラーの回転数の変動や、光学系の収差などによって、所定のドットクロック数に応じて像担持体上に形成される画像の長さがばらつく場合がある。
【０００６】
また、後者のように複数の露光手段を用いて像担持体上または中間転写体上にカラートナー像を形成するようなカラー画像形成装置においては、各露光手段のポリゴンミラーやレンズ等の光学系の個体差によって各露光手段間において像担持体上に形成される主走査方向における画像の長さにばらつきを生じ、それが原因となって色ずれが生じる。
【０００７】
以上のような場合、ドットクロックの立ち上がりのタイミング（位相）や周波数を微妙に調整できることが好ましい。
このような位相や周波数の調整を可能にする回路として、ＶＣＸＯ（電圧制御型水晶発振器）やＤＤＳ（ディジタルダイレクトシンセサイザ）などが知られている。
【０００８】
ここで、ＶＣＸＯは精度の点では問題がないが、調整範囲が狭いためドットクロックの生成の用途には不向きである。また、ＤＤＳは精度の点では問題ないが、回路が高価であり、また、ドットクロックの高速化に不向きである。
【０００９】
また、一般的なＰＬＬを用いてクロックの微細な調整を行う場合、分周比を大きくとる必要があるためにＰＬＬループが長くなり、ＶＣＯの周波数安定性に依る長期のクロックジッタが問題になる。ここで、長期のクロックジッタ（長期ジッタ）とは、ＰＬＬフィードバックの時間が長くなり、フィードバック直後から、次のフィードバックまでの間に徐々にＶＣＯの周波数がずれてくる現象を、このように呼んでいる。
【００１０】
なお、本件出願人が別途出願している技術で、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にした信号を生成する技術が存在している。この技術を用いることで、主走査方向の走査線の画像の長さを一定に保つことが可能になる。
【００１１】
しかし、この技術を用いると、ドットクロックの周期を増加あるいは減少させるポイント（複数の遅延クロックの選択を変更するポイント）でクロック周期の変動（短期ジッタ：以下、これを単に「ジッタ」と呼ぶ）が発生する。すなわち、１走査線の期間の間でドットクロックの周期が段階的に増加または減少することになり、画像の形成に悪影響を与える問題があった。
【００１２】
また、カラーの画像形成装置の場合には、各色の露光ユニットのばらつき、ユニット取付精度のばらつきなどにより、感光体での露光幅が異なったものになりやすい。このため、各色の書込手段で一定の露光範囲にドットクロックのパルスを所定数にする必要がある。また、両面画像形成においては、先に画像形成された転写材（記録紙）面が定着の熱によって縮むため、裏面では露光範囲を縮める必要がある。
【００１３】
このような場合に、一定の露光範囲でのドットクロックのパルス数を所定数にすることで、画像の両端は揃うことになるが、各色で異なるポイントで切り換えることによって異なるポイントでジッタが発生すると、そのジッタ部分で色ムラが発生して画像に悪影響を与えることになる。
【００１４】
本発明は、上記の課題を解決するためになされたものであって、その目的は、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能なクロック発生回路および画像形成装置を提供することにある。
【００１５】
【課題を解決するための手段】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
【００１６】
（１）請求項１記載の発明は、基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、を備えたことを特徴とするクロック発生回路である。
【００１７】
この発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。
【００１８】
この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【００１９】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２０】
（２）請求項２記載の発明は、前記ジッタ低減手段は、電圧制御型発振器と、ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、を備えたことを特徴とする請求項１記載のクロック発生回路である。
【００２１】
この発明では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している。
この場合、クロックの周期をわずかに増加もしくは減少させることにより発生したジッタは、第一分周手段によって分散され低減される。そして、電圧制御型発振器によって所望の周波数のドットクロックが生成される。
【００２２】
この結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２３】
（３）請求項３記載の発明は、静電潜像またはトナー像を担持する像担持体と、前記像担持体上を回転多面鏡によって偏向した走査光で走査する書込手段と、ドットクロックを用いて画像データに応じてパルス幅変調または光強度変調された走査点灯信号を生成して前記書込手段に供給する変調手段と、前記像担持体上に走査光で形成された静電潜像を顕像化してトナー像とする現像手段と、前記像担持体上のトナー像を転写材に転写する転写手段と、前記転写材に転写されたトナー像を定着する定着手段と、を備えた画像形成装置であって、基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、を備えたことを特徴とする画像形成装置である。
【００２４】
この発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。
【００２５】
この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【００２６】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２７】
（４）請求項４記載の発明は、前記ジッタ低減手段は、電圧制御型発振器と、ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、を備えたことを特徴とする請求項３記載の画像形成装置である。
【００２８】
この発明では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している。
この場合、クロックの周期をわずかに増加もしくは減少させることにより発生したジッタは、第一分周手段によって分散され低減される。そして、電圧制御型発振器によって所望の周波数のドットクロックが生成される。
【００２９】
この結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００３０】
（５）請求項５記載の発明は、前記書込手段と前記ディジタルディレイ式ドットクロック調整手段と前記ジッタ除去手段とを複数の色毎に有する、ことを特徴とする請求項３または請求項４のいずれかに記載の画像形成装置である。
【００３１】
この発明では、ディジタルディレイ式ドットクロック調整手段とジッタ除去手段とを、書込手段に応じて複数設けているので、複数色の画像形成装置におけるジッタに起因する色ムラなどの画質低下を防止することができる。
【００３２】
（６）請求項６記載の発明は、転写材の両面に画像形成を行うための両面画像形成手段を有する、ことを特徴とする請求項３乃至請求項５のいずれかに記載の画像形成装置である。
【００３３】
この発明では、両面画像形成を行う画像形成装置にディジタルディレイ式ドットクロック調整手段とジッタ除去手段とを設けているので、両面の画像形成装置における表裏の画像のズレ調整に応じて発生しやすいジッタに起因する色ムラなどの画質低下を防止することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照して、本発明の画像形成装置の実施の形態例を詳細に説明する。なお、クロック発生回路を用いた画像形成装置に関し、先に画像形成装置の全体を説明しておく。
【００３５】
〈画像形成装置の全体構成〉
図２は本発明の実施の形態例の電気的な全体構成を示す構成図である。この図２において、１は画像が形成される像担持体、２００は後述するドットクロックを発生するための制御手段としてのＣＰＵ、２１０は像担持体１に形成される所定の画像からの反射光を読み取ってずれを検出するための色ずれ検知センサ、２５０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＹ露光ユニット、２７０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＭ露光ユニット、２９０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＣ露光ユニット、３１０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＫ露光ユニットである。なお、本実施の形態例のクロック発生回路は、各色の露光ユニット内部に設けられている。
【００３６】
〈画像形成装置の機械的全体構成〉
ここで、本発明の一実施の形態例のクロック発生回路と画像形成装置を適用することが可能なカラー画像形成装置の機械的な構成図である図３を用いて、カラー画像形成装置の全体構成を説明する。
【００３７】
なお、本実施の形態例の画像形成装置は、多色の画像形成装置であり、ここでは、Ｙ(イエロー)，Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使用するカラー画像形成装置を例にする。
【００３８】
最初に、上ローラ３と下ローラ５と横ローラ７とに巻回された無端ベルト状の像担持体(感光体)１は、上ローラ３と下ローラ５とにより上下方向に張架され、図中の矢印Ｉ方向に駆動される。さらに、像担持体１が下から上へ移動する面には、像担持体１によって形成された閉空間方向に像担持体１を押圧し、像担持体１を閉空間方向に案内するガイド手段としての押圧ローラ９が設けられている。
【００３９】
像担持体１が下から上へ移動する面の上部には、像担持体１に摺接し、像担持体１上の現像剤を除去するクリーニング手段１１が設けられている。クリーニング手段１１の下方には、クリーニング手段１１によって除去された現像剤を捕集する捕集手段としての回収ボックス２１が像担持体１に沿って設けられている。
【００４０】
次に、像担持体１に対して潜像を形成する潜像形成手段の説明を行なう。本実施の形態例の画像形成装置は、４色のカラー画像形成装置であるので、各色に応じて四つの潜像形成手段を有している。すなわち、像担持体１に対してレーザ光を用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み部２５と、像担持体１に対してレーザ光を用いてＭ(マゼンタ)用の潜像を形成するＭ光学書き込み部２７と、像担持体１に対してレーザ光を用いてＣ(シアン)用の潜像を形成するＣ光学書き込み部３１と、像担持体１に対してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学書き込み部である。
【００４１】
次に、現像器の説明を行なう。像担持体１上に形成された各色の静電潜像を現像する四つの現像器が設けられている。すなわち、Ｙ光学書き込み部２５で形成された潜像を現像するＹ現像器４２と、Ｍ光学書き込み部２７で形成された潜像を現像するＭ現像器４３と、Ｃ光学書き込み部２９で形成された潜像を現像するＣ現像器４５と、Ｋ光学書き込み部３１で形成された潜像を現像するＫ現像器４７である。
【００４２】
また、各色の現像器４２,４３,４５,４７に対応して、像担持体１に電荷を付与する帯電手段の帯電極が設けられている。すなわち、Ｙ用の帯電極６１と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の帯電極６７である。さらに、本実施の形態例の各色の帯電手段は、像担持体１上の帯電電位を制御するグリッド７１,７３,７５,７７を有している。
【００４３】
８１は給紙部で、転写材としての転写紙Ｐが収納されたカセット８３が設けられている。このカセット８３の転写紙Ｐは、搬送ローラ８５により搬出され、搬送ローラ対８７,レジストローラ８８により挟持搬送され、転写手段９１に給送される。転写手段９１には、像担持体１と異なる極性の電位に保たれた転写ローラ９２が設けられ、この転写ローラ９２は横ローラ７と協働して像担持体１を挟むように設けられている。
【００４４】
１００は熱ローラ対１０１の挟着により、転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着させる定着部、１１０は熱定着を終えた転写紙Ｐを排紙トレイ１１１まで挟持搬送する搬送ローラ対である。また、１２０は装置外に設けられた給紙部から搬送された別サイズの転写紙Ｐが通る給紙路である。
【００４５】
次に、上記構成の画像形成装置の全体の動作を説明する。像担持体１が矢印Ｉ方向に駆動されると、帯電極６１及びグリッド７１からなるＹ用の帯電手段により、像担持体１上は所定の帯電電位となる。次に、Ｙ光学書き込み部２５により、像担持体１に静電潜像が形成される。そして、Ｙ現像器４２の現像スリーブ５５に担持された現像剤中のトナーがクーロン力により像担持体１上に移動し、像担持体１上にトナー像が形成される。これと同様な動作を残りの色、すなわち、Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，Ｋのトナー像を形成する。
【００４６】
一方、給紙部８１からは、転写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって転写手段９１に向け給送される。給送された転写紙Ｐは、レジストローラ８８により、像担持体１上のトナー画像とタイミング調整した上で、同期して転写手段９１に給送され、転写手段９１の転写ローラ９２により帯電され、像担持体１上の現像剤像が転写紙Ｐに転写される。次に、転写紙Ｐは、定着部１００で加熱,加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対１１０により排紙トレイ１１１上に排出される。また、転写が終了した像担持体１上の余剰のトナーは、クリーニング手段１１のブレード１７により除去され、回収ボックス２１内に貯留される。
【００４７】
〈画像形成装置の光学的構成〉
なお、光学書き込み部の構成は、図４のようになっている。すなわち、回路部４８０で生成された信号に基づいて、ＬＤ４７０が発光する。そして、ＬＤ４７０からのレーザビームは、コリメータレンズ４９１、シリンドリカルレンズ４９２を通った後にポリゴンミラー４９３で走査され、ｆθレンズ４９４、シリンドリカルレンズ４９５を通過して像担持体１に書き込まれる。なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ４１２に導かれて、タイミングが検出される。
【００４８】
〈画像形成装置の詳細構成〉
以下、本発明の画像形成装置の実施の形態例を詳細に説明する。
図１は上述したＹ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０のそれぞれに内蔵されるクロック発生回路の回路構成を、ＣＰＵ２００などと共に示すブロック図である。なお、この図１では、クロック発生回路を一つのみ示すが、実際には同等なものがＹ・Ｍ・Ｃ・Ｋのそれぞれに存在しているものとする。
【００４９】
この図１において、クロック発生回路は、ドットクロック発生部４１０とジッタ低減部４２０とに大別することができる。以下、ドットクロック発生部４１０とジッタ低減部４２０の構成を順に説明する。
【００５０】
ドットクロック発生部４１０は、ディジタルディレイ式ドットクロック調整手段であり、以下のようになっている。第１ディレイチェーン部４１３は入力信号（基準クロック発生部４１１からの基準クロック）を遅延させて位相が少しずつ異なる複数の遅延信号（第１遅延信号群：図１▲１▼）を得るためのディレイ素子群である。
【００５１】
ここで、第１ディレイチェーン部４１３は、位相が少しずつ異なる遅延信号について、基準クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【００５２】
なお、基準クロック発生部４１１は、各色のクロック発生回路にそれぞれ内蔵されていてもよいが、単一の基準クロック発生部４１１から各色それぞれのクロック発生回路に基準クロックを分配してもよい。
【００５３】
また、インデックスセンサ４１２は、図４に示したように、レーザビームの走査における基準位置を検出するものである。
同期検出部４１４はインデックスセンサ４１２での検出信号を受け、第１遅延信号群（図１▲１▼）の中でインデックス信号に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図１▲２▼）を出力する。
【００５４】
ここで、同期検出部４１４は、第１遅延信号群（図１▲１▼）の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【００５５】
同期切り替え部４１５は、同期検出部４１４からの同期ポイント情報（図１▲２▼）と、ＣＰＵ２００からの周波数ずれ情報（図１▲３▼）とに基づいて、同期補正量を求め、第１遅延信号群（図１▲１▼）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図１▲４▼）を出力するものである。なお、周波数ずれ情報については、後述する。
【００５６】
セレクタ４１６は同期切り替え部４１５からのセレクト信号（図１▲４▼）を受け、第１遅延信号群（図１▲１▼）の中から対応する位相の遅延信号を選択し、ドットクロック（図１▲５▼）として出力するものである。
【００５７】
このようにして、ドットクロックの周期をわずかに増加もしくは減少させることで、所定時間内に発生するパルス数を所定数にした信号を生成するようにしている。すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、所定時間内のパルス数を所定数に合わせるようにしている。
【００５８】
また、ジッタ低減部４２０は、以下のようになっている。分周部４２０ａはドットクロック（図１▲５▼）を所定の分周比で分周する分周器であり、分周されたドットクロック（図１▲６▼）は逓倍部４２０ｂにて所望の周波数のドットクロック（図１▲８▼）に逓倍されて外部のＰＷＭ回路（図示せず）などに出力される。
【００５９】
〈ドットクロック調整のためのずれ検出の原理〉
ここで、図５を参照してずれ検出の様子について簡単に説明する。露光ユニット２５０，２７０，２９０，３１０により所定のパターン（ここでは、「フ」字状のパターン）の画像を、像担持体上の主走査方向末端側に形成する。像担持体上には実線で示すパターンが形成されているが、本来は破線で示すパターンが形成される予定であったとする。
【００６０】
ここでは、露光ユニットや各光学系の収差などにより、主走査方向にｄｘのずれが発生していることになる。この場合に、像担持体を副走査方向に移動させつつ、パターンを読み取れる位置に配置された色ずれ検知センサ２１０で読み取りを行うことで、「フ」字状のパターンの横線から斜線までの距離Ｙ’にはｄｙのずれが含まれることになる。
【００６１】
横線と斜線とがなす角度をθとすると、ｄｘ＝ｄｙ／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙを求めることもできる。
【００６２】
したがって、Ｙ，Ｍ，Ｃ，Ｋの各色について、このような所定のパターンの形成と読み取りとを、副走査方向には同じ位置であって主走査方向始端側と主走査方向末端側とで行うことで、ＣＰＵ２００が主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することが可能になる。
【００６３】
なお、図５では１つのパターンのみを示しているが、実際には２つ形成するようにする。
また、副走査方向には同じ位置であって、主走査方向始端側と主走査方向末端側とに同じ形状の「フ」字状のパターンを形成し、その間隔を測定することによっても、同様な主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することができる。
【００６４】
このようにしてＣＰＵ２００が以上のような検出処理を行って周波数ずれ情報（図１▲３▼、図２▲３▼）として露光ユニットに供給する。
なお、同様にして、ＣＰＵ２００は、主走査方向始端側で「フ」字状パターンの検出を実行することにより、主走査方向の画像の開始位置に関する画像先端ずれ情報を求め、この画像先端ずれ情報を露光ユニットに供給することも可能である。
【００６５】
〈画像形成装置の動作〉
つぎに、この実施の形態例の画像形成装置の動作の説明を行う。ここでは、Ｙ，Ｍ，Ｃ，Ｋの４色の画像形成を行う画像形成装置に適用した場合を例にして説明を行う。
【００６６】
なお、この実施の形態例の画像形成装置を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０を備えており、ベルト状の像担持体が１回転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，Ｋの各色毎に露光ユニットと感光体ドラムとを備えていて１パスで画像形成を行う装置などが該当する。
【００６７】
すなわち、複数の露光ユニットを備えていて、同一の基準クロックを使用しても色ずれが発生する可能性のある画像形成装置であれば、このような形式以外の各種の画像形成装置に適用することが可能である。
【００６８】
〈ディジタルディレイ式ドットクロック調整の動作〉
まず、図６のタイムチャートを参照し、ある特定の１色について、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について、ドットクロックを発生するところまでを説明する。
【００６９】
前述した所定パターンの形成と読み取りとによって検出されたずれＥＲを示すずれ情報，基準クロックの周波数から求められるクロック周期ＴＣのクロック周期情報，主走査方向に形成すべき画素数ＰＨを示す１ライン画素数情報が、ＣＰＵ２００から同期切り替え部４１５内の補正量演算手段に与えられる。また、同期検出部４１４からの第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２とから、同期段数（基準クロック１周期分の遅延が得られる段数）ＮＳを求める。
【００７０】
ここで同期切り替え部４１５内の補正量演算手段は、以下の式に基づいて、補正量に対応する補正カウント値（カウントロードデータ）ＣＣを求める。
ＣＣ＝ＰＨ×（ＮＳ／ＴＣ）／ＥＲ …▲１▼
この補正カウント値ＣＣは、同期切り替え部４１５内の切替カウント手段がカウントダウンしてセレクト信号および下位セレクト信号の切替を行うためのものである。したがって、補正量が大きいほど補正カウント値ＣＣは小さくなる。
【００７１】
また、同期検出部４１４はインデックスセンサ４１２からのインデックス信号の立ち上がりを参照して、このインデックス信号の立ち上がりに同期した遅延信号が得られる第１ディレイチェーン部４１３の段数を同期ポイント情報として求める。
【００７２】
ここでは、第１同期ポイント情報ＳＰ１として２０が、第２同期ポイント情報ＳＰ２として５０が得られたとする。なお、この場合には、上述した同期段数ＮＳは３０になる。
【００７３】
ここで、露光ユニットのレーザビームの走査により、インデックスセンサがレーザビームを検出したタイミングでインデックス信号を発生する（図６（ａ）▲１▼）。この後、水平方向の有効領域を示すＨ＿ＶＡＬＩＤがアクティブになる。
【００７４】
そして、同期切り替え部４１５内の切替カウント手段は前記補正カウント値ＣＣを基準クロックに従ってカウントダウンすることを繰り返し続ける。そして、カウントダウンによりカウント値が０になる毎に同期切り替え部４１５内のセレクト信号演算手段４４３にカウントデータを割り込みとして与える（図６（ｄ）〜（ｆ））。
【００７５】
また、ＣＰＵ２００はずれ方向情報を同期切り替え部４１５内のセレクト信号演算手段に与えており、主走査方向に伸びたずれに対しては縮める補正を行うための「−補正」，主走査方向に縮んだずれに対しては伸ばす補正を行うための「＋補正」の情報を与える。ここでは、「−補正」の場合を例にする。
【００７６】
前述した所定パターンの形成とその測定により、ずれ情報ＥＲおよびずれ方向情報が求められているとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」であり、すなわち、画像が伸びていたために縮ませるように補正することを示していたと仮定する。
【００７７】
まず、同期検出部４１４がインデックスセンサ（図示せず）からのインデックス信号の立ち上がりを参照して、第１同期ポイント情報ＳＰ１及び第２同期ポイント情報ＳＰ２を求める。
【００７８】
前記第１同期ポイント情報ＳＰ１はインデックス信号の立ち上がりに同期した第１ディレイチェーン部４１３のディレイ素子の段数を示しており、前記第２同期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ１から基準クロック１周期分遅れた第１ディレイチェーン部４１３のディレイ素子の段数を示している。
【００７９】
ここでは、ＳＰ１＝２０，ＳＰ２＝５０であったとする。なお、この様子を図７に示す。ここでは、２０段目のＤＬ２０（図７（ｃ））と、このＤＬ２０からクロック１周期分遅れた５０段目のＤＬ５０（図７（ｍ））とが、インデックス信号の立ち上がり（図７（ａ））に同期している状態を示している。
【００８０】
つぎに、前記第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２から、同期段数ＮＳを求める。ここで、前記同期段数ＮＳは、基準クロック１周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本実施の形態例では、同期段数ＮＳ＝ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。
【００８１】
また、１段あたりのディレイ素子の遅延時間ＤＴを、前記ＮＳ及び基準クロックの周期から求める。たとえば、基準クロック周期ＴＣが３０ｎｓであった場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳよりＤＴ＝１ｎｓとなる。１段あたりのディレイ素子の遅延時間は、集積回路の温度状態や集積回路に供給される電源電圧の変動などに起因して変動するので、ある場合には１．５ｎｓになったり、０．５ｎｓになったりすることが考えられる。しかしながら、基準クロック周期ＴＣは変化しないため、同期段数ＮＳを求めることにより、測定時の１段あたりのディレイ素子の遅延時間を正確に求めることができる。
【００８２】
そして、適正な画像信号を得るためには最終的にディレイ素子何段分ずらすかを示す補正カウント値ＣＣを、ずれ情報ＥＲ，ずれ方向情報及び遅延時間ＤＴから求める。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」，ＤＴ＝１ｎｓより、補正カウント値ＣＣ＝−６となる。
【００８３】
以上の補正カウント値ＣＣより、適正な画像信号を得るためには最終的にディレイ素子の段数を６段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は５０段目のディレイ素子からの信号を採用し、その後セレクト信号に同期して１走査ライン中において、４９段目，４８段目，４７段目，４６段目，４５段目の信号に順次置き換えて採用していき、最終的には４４段目からの信号を採用するようにすればよい。
【００８４】
なお、補正量が同期段数より大きい場合には、セレクト信号を循環させるようにすればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，同期段数３０の場合の「−補正」では、セレクト信号が５０，４９，…，２１，２０，となった時点で、セレクト信号の２０とセレクト信号の５０とは等しい位相であるので、次は４９，４８，…とすればよい。すなわち、５０，４９，…，２１，２０（＝５０），４９，４８…，となる。また、「＋補正」においても同様にセレクト信号を循環させるようにすればよい。
【００８５】
また、５０，４７，４３，…，２２，１９と３段ずつ「−補正」する場合には、ＳＰ１＝２０を超えることになるが、１９の次には、５０−（２０−１９）−３＝４６とする。すなわち、同期ポイントを超えた分と１つの補正量とを加えた状態にして循環させることで、問題なく循環させることができる。
【００８６】
このようなセレクト信号を受けたセレクタ４１６では、第１ディレイチェーン部４１３からの第１遅延信号群（図１▲１▼）の中から、５０段目，４９段目，４８段目，４７段目，…のように選択を行って、ドットクロックとして出力する（図６（ｇ））。
【００８７】
この場合には第１遅延信号群（図１▲１▼）の中から、５０段目，４９段目，４８段目，４７段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が進んだ）遅延信号が得られる。この結果、「−補正」が実現され、主走査方向に伸びているずれを縮めるような補正が実行される。
【００８８】
また、「＋補正」の場合には、第１同期ポイント情報ＳＰ１を初期値として、第１遅延信号群（図１▲１▼）の中から、２０段目，２１段目，２２段目，２３段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が遅れた）遅延信号が得られる。この結果、「＋補正」が実現され、主走査方向に縮んでいるずれを伸ばすような補正が実行される。
【００８９】
すなわち、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるような調整が行える。
【００９０】
そして、以上の補正は、ずれ情報ＥＲ（周波数ずれ情報）に基づいた制御がなされているため、主走査方向の長さに関しては正確に調整される。
なお、以上の主走査方向の伸び縮みの補正（すなわち主走査倍率補正）の様子を模式的に示すと、図８のようになる。ここで、基準クロックと、基準クロックを遅延させた遅延信号（１遅延〜９遅延）と、ドットクロックとを示している。
【００９１】
この図８に示した場合、基準クロック４周期の間に１遅延，２遅延，３遅延，４遅延，５遅延,…と選択することで、４周期で３．５ドットクロックになる。すなわち、３．５／４＝８７．５％であり、擬似的に周波数が低くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【００９２】
また、この図８の場合では８遅延が基準クロックと位相が一致しているため、基準クロック４周期の間に８遅延，７遅延，６遅延，５遅延，４遅延,…と選択することで、４周期で４．５ドットクロックになる（図示せず）。すなわち、４．５／４＝１１２．５％であり、擬似的に周波数が高くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【００９３】
〈ジッタ低減の動作〉
ところで、以上のようにして生成したドットクロックは、主走査方向の長さは揃うものの、遅延クロックの選択を変更する箇所でクロックの周期が異なるようになるため、ジッタが発生する。図６に示した例では、セレクト信号が切り替わるポイント（５０→４９、４９→４８、４８→４７、４７→４６、４６→４５、４５→４４）の六箇所でジッタが発生することになる。
【００９４】
そこで、ジッタ低減部４２０が、ドットクロックを分周（図１▲６▼）してジッタを分散させた後に、分散されたクロックを逓倍して所望の周波数のドットクロック（図１▲８▼）を得るようにしている。
【００９５】
すなわち、分周することによって得たドットクロックよりも幅広いパルスにジッタの影響を分散させ、さらに、その分周されたパルスを逓倍することで、ジッタの影響を分周比に応じて分散させ、ジッタの大きさを分周比に応じて小さくすることが可能になる。
【００９６】
ここでは、より具体的な回路構成を示す図９を参照してジッタ低減についての説明を行う。この図９は、分周と逓倍とを行う上述したジッタ低減部４２０としてＰＬＬ回路を用いている。
【００９７】
この図９において、ジッタ低減部４２０は、以下のように構成されている。
４２１はパルス数が所定数に調整されたドットクロックを分周する第一分周手段としての分周器、４２２は電圧制御型発振器からのドットクロックを分周する第二分周手段としての分周器、４２３は分周器４２１と分周器４２２との分周結果を周波数・位相比較して比較結果を出力する位相比較器、４２４は位相比較器４２３の出力を電圧制御型発振器の駆動電圧に変換するチャージポンプ、４２５は位相・周波数比較結果の電圧に応じた周波数の発振を行う電圧制御型発振器（ＶＣＯ）、４２６は電圧制御型発振器４２５の出力を分周して所望の周波数のドットクロックを出力する第三の分周手段としての分周器である。
【００９８】
以下、図９のブロック図と図１０のタイムチャートを参照して、ジッタ低減の様子を説明する。
ここでは、ドットクロック調整部４１０によってドットクロック調整が実行されて、基本周期のパルスの周期が調整されてジッタが発生している様子を、図１０（ａ）中央部分に示している。ここでは、ジッタ発生ポイントの前後に２パルスずつの合計４パルスが示されている。
【００９９】
ここでは、一例として分周器４２１が１／４分周器である場合を示しており、ドットクロック調整されたジッタを含むドットクロック（図９▲５▼）の４パルス（図１０（ａ））は、分周器４２１により１パルスに分周される（図１０（ｂ））。
【０１００】
なお、ここに示す例では、ＶＣＯ４２５は所望のドットクロックの１０倍近傍の周波数で発振しており、１／４０分周器である分周器４２２により分周されたパルス（図９▲８▼’）が出力される。
【０１０１】
この分周器４２１の出力と分周器４２２の出力との周波数・位相比較結果（図９▲７▼）がチャージポンプ４２４で電圧に変換されて、ＶＣＯ４２５の出力が変化する。そして、この変化したＶＣＯ４２５の出力が、１／１０分周器である分周器４２６で分周されて、所望の周波数のドットクロック（図９▲９▼）が出力される。なお、分周器４２６は必ずしも必要ではないが、分周器426の分周比は、最終出力のクロックのデューティーを５０％にするために偶数とすることが望ましい。
【０１０２】
この場合、分周器４２１で１／４分周しているため、ジッタが４パルス分に分散されることで、最終的なドットクロック（図９▲９▼）では、ジッタの大きさが１／４に低減された状態になる。
【０１０３】
すなわち、この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【０１０４】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【０１０５】
また、この実施の形態例では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【０１０６】
以上のようにジッタ低減を行ったドットクロックで画像形成を行うことで、ジッタの影響による画質の劣化を生じない画像形成を行うことができる。
なお、モノクロ画像形成では濃度ムラの発生を抑えることができる。また、カラーの画像形成の場合には、各色の主走査倍率が異なる場合があり、そのような場合には異なる位置でジッタが発生し、露光量がわずかにずれて色ムラを生じる可能性があるが、ジッタの低減により、色ムラも解消できる。また、両面の画像形成の場合に、表面と裏面との主走査倍率が異なる場合にも、ジッタの影響を抑えた画像形成を行うことができる。
【０１０７】
なお、以上の実施の形態例の説明では書き込みユニットを４個備えた４色の画像形成装置について説明を行った。が、最低２色の場合に同様な処理を行って色ずれを解消することができる。また、さらに多くの書き込みユニットを備えた画像形成装置に用いることも可能である。
【０１０８】
【発明の効果】
以上詳細に説明したように、本発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態例の画像形成装置の主要部の電気的構成を示す構成図である。
【図２】本発明の一実施の形態例の画像形成装置の電気的構成を示す構成図である。
【図３】本発明の一実施の形態例の画像形成装置を適用する画像形成装置の機械的構成を示す構成図である。
【図４】本発明の一実施の形態例の画像形成装置の主要部の機械構成を示す斜視図である。
【図５】ずれ検出の様子を示す説明図である。
【図６】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図７】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図８】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図９】本発明の一実施の形態例の画像形成装置の電気的な詳細構成を示すブロック図である。
【図１０】本発明の一実施の形態例の画像形成装置の動作状態（ジッタ低減）を説明するタイムチャートである。
【符号の説明】
２００ ＣＰＵ
２１０ 色ずれ検知センサ
２５０，２７０，２９０，３１０ 露光ユニット
４１０ ドットクロック発生部
４１１ 基準クロック発生部
４１２ インデックスセンサ
４１３ 第１ディレイチェーン部
４１４ 同期検出部
４１５ 同期切り替え部
４１６ セレクタ
４２０ ジッタ低減部
４２０ａ 分周器
４２０ｂ 逓倍部
４２１ 分周部
４２２ 分周部
４２３ 位相比較器
４２４ チャージポンプ
４２５ ＶＣＯ
４２６ 分周器
【発明が属する技術分野】
本発明はクロック発生回路および画像形成装置に関し、さらに詳しくは、所定時間内に基準信号のパルス数が所定数になるように調整することが可能なクロック発生回路および画像形成装置に関する。
【０００２】
【従来の技術】
画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる基準信号を基準にして、レーザビームを画像データで変調している。
【０００３】
したがって、所定のドットクロック数に応じて、像担持体上に形成される主走査方向における画像の長さが常に一定になるようなドットクロックが生じる必要がある。
【０００４】
また、近年では記録紙上にカラー画像を得るために像担持体近傍に帯電，露光，現像の各手段を有するユニットを複数備えて、像担持体の１回転内に像担持体上にカラートナー像を形成し、一括して記録紙上に転写を行うカラー画像形成装置が開発されている。また、中間転写体近傍に複数の像担持体を有し、各像担持体の周囲に帯電，露光，現像，転写手段を備え、各像担持体上に形成されたトナー像を中間転写体に順次転写して行き、中間転写体に担持されたカラートナー像を一括して転写紙上に転写を行うカラー画像形成装置も開発されている。
【０００５】
【発明が解決しようとする課題】
前者のような画像形成装置において、主走査を行うポリゴンミラーの回転数の変動や、光学系の収差などによって、所定のドットクロック数に応じて像担持体上に形成される画像の長さがばらつく場合がある。
【０００６】
また、後者のように複数の露光手段を用いて像担持体上または中間転写体上にカラートナー像を形成するようなカラー画像形成装置においては、各露光手段のポリゴンミラーやレンズ等の光学系の個体差によって各露光手段間において像担持体上に形成される主走査方向における画像の長さにばらつきを生じ、それが原因となって色ずれが生じる。
【０００７】
以上のような場合、ドットクロックの立ち上がりのタイミング（位相）や周波数を微妙に調整できることが好ましい。
このような位相や周波数の調整を可能にする回路として、ＶＣＸＯ（電圧制御型水晶発振器）やＤＤＳ（ディジタルダイレクトシンセサイザ）などが知られている。
【０００８】
ここで、ＶＣＸＯは精度の点では問題がないが、調整範囲が狭いためドットクロックの生成の用途には不向きである。また、ＤＤＳは精度の点では問題ないが、回路が高価であり、また、ドットクロックの高速化に不向きである。
【０００９】
また、一般的なＰＬＬを用いてクロックの微細な調整を行う場合、分周比を大きくとる必要があるためにＰＬＬループが長くなり、ＶＣＯの周波数安定性に依る長期のクロックジッタが問題になる。ここで、長期のクロックジッタ（長期ジッタ）とは、ＰＬＬフィードバックの時間が長くなり、フィードバック直後から、次のフィードバックまでの間に徐々にＶＣＯの周波数がずれてくる現象を、このように呼んでいる。
【００１０】
なお、本件出願人が別途出願している技術で、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にした信号を生成する技術が存在している。この技術を用いることで、主走査方向の走査線の画像の長さを一定に保つことが可能になる。
【００１１】
しかし、この技術を用いると、ドットクロックの周期を増加あるいは減少させるポイント（複数の遅延クロックの選択を変更するポイント）でクロック周期の変動（短期ジッタ：以下、これを単に「ジッタ」と呼ぶ）が発生する。すなわち、１走査線の期間の間でドットクロックの周期が段階的に増加または減少することになり、画像の形成に悪影響を与える問題があった。
【００１２】
また、カラーの画像形成装置の場合には、各色の露光ユニットのばらつき、ユニット取付精度のばらつきなどにより、感光体での露光幅が異なったものになりやすい。このため、各色の書込手段で一定の露光範囲にドットクロックのパルスを所定数にする必要がある。また、両面画像形成においては、先に画像形成された転写材（記録紙）面が定着の熱によって縮むため、裏面では露光範囲を縮める必要がある。
【００１３】
このような場合に、一定の露光範囲でのドットクロックのパルス数を所定数にすることで、画像の両端は揃うことになるが、各色で異なるポイントで切り換えることによって異なるポイントでジッタが発生すると、そのジッタ部分で色ムラが発生して画像に悪影響を与えることになる。
【００１４】
本発明は、上記の課題を解決するためになされたものであって、その目的は、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能なクロック発生回路および画像形成装置を提供することにある。
【００１５】
【課題を解決するための手段】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
【００１６】
（１）請求項１記載の発明は、基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、を備えたことを特徴とするクロック発生回路である。
【００１７】
この発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。
【００１８】
この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【００１９】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２０】
（２）請求項２記載の発明は、前記ジッタ低減手段は、電圧制御型発振器と、ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、を備えたことを特徴とする請求項１記載のクロック発生回路である。
【００２１】
この発明では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している。
この場合、クロックの周期をわずかに増加もしくは減少させることにより発生したジッタは、第一分周手段によって分散され低減される。そして、電圧制御型発振器によって所望の周波数のドットクロックが生成される。
【００２２】
この結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２３】
（３）請求項３記載の発明は、静電潜像またはトナー像を担持する像担持体と、前記像担持体上を回転多面鏡によって偏向した走査光で走査する書込手段と、ドットクロックを用いて画像データに応じてパルス幅変調または光強度変調された走査点灯信号を生成して前記書込手段に供給する変調手段と、前記像担持体上に走査光で形成された静電潜像を顕像化してトナー像とする現像手段と、前記像担持体上のトナー像を転写材に転写する転写手段と、前記転写材に転写されたトナー像を定着する定着手段と、を備えた画像形成装置であって、基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、を備えたことを特徴とする画像形成装置である。
【００２４】
この発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。
【００２５】
この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【００２６】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００２７】
（４）請求項４記載の発明は、前記ジッタ低減手段は、電圧制御型発振器と、ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、を備えたことを特徴とする請求項３記載の画像形成装置である。
【００２８】
この発明では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している。
この場合、クロックの周期をわずかに増加もしくは減少させることにより発生したジッタは、第一分周手段によって分散され低減される。そして、電圧制御型発振器によって所望の周波数のドットクロックが生成される。
【００２９】
この結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【００３０】
（５）請求項５記載の発明は、前記書込手段と前記ディジタルディレイ式ドットクロック調整手段と前記ジッタ除去手段とを複数の色毎に有する、ことを特徴とする請求項３または請求項４のいずれかに記載の画像形成装置である。
【００３１】
この発明では、ディジタルディレイ式ドットクロック調整手段とジッタ除去手段とを、書込手段に応じて複数設けているので、複数色の画像形成装置におけるジッタに起因する色ムラなどの画質低下を防止することができる。
【００３２】
（６）請求項６記載の発明は、転写材の両面に画像形成を行うための両面画像形成手段を有する、ことを特徴とする請求項３乃至請求項５のいずれかに記載の画像形成装置である。
【００３３】
この発明では、両面画像形成を行う画像形成装置にディジタルディレイ式ドットクロック調整手段とジッタ除去手段とを設けているので、両面の画像形成装置における表裏の画像のズレ調整に応じて発生しやすいジッタに起因する色ムラなどの画質低下を防止することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照して、本発明の画像形成装置の実施の形態例を詳細に説明する。なお、クロック発生回路を用いた画像形成装置に関し、先に画像形成装置の全体を説明しておく。
【００３５】
〈画像形成装置の全体構成〉
図２は本発明の実施の形態例の電気的な全体構成を示す構成図である。この図２において、１は画像が形成される像担持体、２００は後述するドットクロックを発生するための制御手段としてのＣＰＵ、２１０は像担持体１に形成される所定の画像からの反射光を読み取ってずれを検出するための色ずれ検知センサ、２５０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＹ露光ユニット、２７０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＭ露光ユニット、２９０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＣ露光ユニット、３１０はドットクロックに応じて画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＫ露光ユニットである。なお、本実施の形態例のクロック発生回路は、各色の露光ユニット内部に設けられている。
【００３６】
〈画像形成装置の機械的全体構成〉
ここで、本発明の一実施の形態例のクロック発生回路と画像形成装置を適用することが可能なカラー画像形成装置の機械的な構成図である図３を用いて、カラー画像形成装置の全体構成を説明する。
【００３７】
なお、本実施の形態例の画像形成装置は、多色の画像形成装置であり、ここでは、Ｙ(イエロー)，Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使用するカラー画像形成装置を例にする。
【００３８】
最初に、上ローラ３と下ローラ５と横ローラ７とに巻回された無端ベルト状の像担持体(感光体)１は、上ローラ３と下ローラ５とにより上下方向に張架され、図中の矢印Ｉ方向に駆動される。さらに、像担持体１が下から上へ移動する面には、像担持体１によって形成された閉空間方向に像担持体１を押圧し、像担持体１を閉空間方向に案内するガイド手段としての押圧ローラ９が設けられている。
【００３９】
像担持体１が下から上へ移動する面の上部には、像担持体１に摺接し、像担持体１上の現像剤を除去するクリーニング手段１１が設けられている。クリーニング手段１１の下方には、クリーニング手段１１によって除去された現像剤を捕集する捕集手段としての回収ボックス２１が像担持体１に沿って設けられている。
【００４０】
次に、像担持体１に対して潜像を形成する潜像形成手段の説明を行なう。本実施の形態例の画像形成装置は、４色のカラー画像形成装置であるので、各色に応じて四つの潜像形成手段を有している。すなわち、像担持体１に対してレーザ光を用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み部２５と、像担持体１に対してレーザ光を用いてＭ(マゼンタ)用の潜像を形成するＭ光学書き込み部２７と、像担持体１に対してレーザ光を用いてＣ(シアン)用の潜像を形成するＣ光学書き込み部３１と、像担持体１に対してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学書き込み部である。
【００４１】
次に、現像器の説明を行なう。像担持体１上に形成された各色の静電潜像を現像する四つの現像器が設けられている。すなわち、Ｙ光学書き込み部２５で形成された潜像を現像するＹ現像器４２と、Ｍ光学書き込み部２７で形成された潜像を現像するＭ現像器４３と、Ｃ光学書き込み部２９で形成された潜像を現像するＣ現像器４５と、Ｋ光学書き込み部３１で形成された潜像を現像するＫ現像器４７である。
【００４２】
また、各色の現像器４２,４３,４５,４７に対応して、像担持体１に電荷を付与する帯電手段の帯電極が設けられている。すなわち、Ｙ用の帯電極６１と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の帯電極６７である。さらに、本実施の形態例の各色の帯電手段は、像担持体１上の帯電電位を制御するグリッド７１,７３,７５,７７を有している。
【００４３】
８１は給紙部で、転写材としての転写紙Ｐが収納されたカセット８３が設けられている。このカセット８３の転写紙Ｐは、搬送ローラ８５により搬出され、搬送ローラ対８７,レジストローラ８８により挟持搬送され、転写手段９１に給送される。転写手段９１には、像担持体１と異なる極性の電位に保たれた転写ローラ９２が設けられ、この転写ローラ９２は横ローラ７と協働して像担持体１を挟むように設けられている。
【００４４】
１００は熱ローラ対１０１の挟着により、転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着させる定着部、１１０は熱定着を終えた転写紙Ｐを排紙トレイ１１１まで挟持搬送する搬送ローラ対である。また、１２０は装置外に設けられた給紙部から搬送された別サイズの転写紙Ｐが通る給紙路である。
【００４５】
次に、上記構成の画像形成装置の全体の動作を説明する。像担持体１が矢印Ｉ方向に駆動されると、帯電極６１及びグリッド７１からなるＹ用の帯電手段により、像担持体１上は所定の帯電電位となる。次に、Ｙ光学書き込み部２５により、像担持体１に静電潜像が形成される。そして、Ｙ現像器４２の現像スリーブ５５に担持された現像剤中のトナーがクーロン力により像担持体１上に移動し、像担持体１上にトナー像が形成される。これと同様な動作を残りの色、すなわち、Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，Ｋのトナー像を形成する。
【００４６】
一方、給紙部８１からは、転写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって転写手段９１に向け給送される。給送された転写紙Ｐは、レジストローラ８８により、像担持体１上のトナー画像とタイミング調整した上で、同期して転写手段９１に給送され、転写手段９１の転写ローラ９２により帯電され、像担持体１上の現像剤像が転写紙Ｐに転写される。次に、転写紙Ｐは、定着部１００で加熱,加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対１１０により排紙トレイ１１１上に排出される。また、転写が終了した像担持体１上の余剰のトナーは、クリーニング手段１１のブレード１７により除去され、回収ボックス２１内に貯留される。
【００４７】
〈画像形成装置の光学的構成〉
なお、光学書き込み部の構成は、図４のようになっている。すなわち、回路部４８０で生成された信号に基づいて、ＬＤ４７０が発光する。そして、ＬＤ４７０からのレーザビームは、コリメータレンズ４９１、シリンドリカルレンズ４９２を通った後にポリゴンミラー４９３で走査され、ｆθレンズ４９４、シリンドリカルレンズ４９５を通過して像担持体１に書き込まれる。なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ４１２に導かれて、タイミングが検出される。
【００４８】
〈画像形成装置の詳細構成〉
以下、本発明の画像形成装置の実施の形態例を詳細に説明する。
図１は上述したＹ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０のそれぞれに内蔵されるクロック発生回路の回路構成を、ＣＰＵ２００などと共に示すブロック図である。なお、この図１では、クロック発生回路を一つのみ示すが、実際には同等なものがＹ・Ｍ・Ｃ・Ｋのそれぞれに存在しているものとする。
【００４９】
この図１において、クロック発生回路は、ドットクロック発生部４１０とジッタ低減部４２０とに大別することができる。以下、ドットクロック発生部４１０とジッタ低減部４２０の構成を順に説明する。
【００５０】
ドットクロック発生部４１０は、ディジタルディレイ式ドットクロック調整手段であり、以下のようになっている。第１ディレイチェーン部４１３は入力信号（基準クロック発生部４１１からの基準クロック）を遅延させて位相が少しずつ異なる複数の遅延信号（第１遅延信号群：図１▲１▼）を得るためのディレイ素子群である。
【００５１】
ここで、第１ディレイチェーン部４１３は、位相が少しずつ異なる遅延信号について、基準クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【００５２】
なお、基準クロック発生部４１１は、各色のクロック発生回路にそれぞれ内蔵されていてもよいが、単一の基準クロック発生部４１１から各色それぞれのクロック発生回路に基準クロックを分配してもよい。
【００５３】
また、インデックスセンサ４１２は、図４に示したように、レーザビームの走査における基準位置を検出するものである。
同期検出部４１４はインデックスセンサ４１２での検出信号を受け、第１遅延信号群（図１▲１▼）の中でインデックス信号に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図１▲２▼）を出力する。
【００５４】
ここで、同期検出部４１４は、第１遅延信号群（図１▲１▼）の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【００５５】
同期切り替え部４１５は、同期検出部４１４からの同期ポイント情報（図１▲２▼）と、ＣＰＵ２００からの周波数ずれ情報（図１▲３▼）とに基づいて、同期補正量を求め、第１遅延信号群（図１▲１▼）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図１▲４▼）を出力するものである。なお、周波数ずれ情報については、後述する。
【００５６】
セレクタ４１６は同期切り替え部４１５からのセレクト信号（図１▲４▼）を受け、第１遅延信号群（図１▲１▼）の中から対応する位相の遅延信号を選択し、ドットクロック（図１▲５▼）として出力するものである。
【００５７】
このようにして、ドットクロックの周期をわずかに増加もしくは減少させることで、所定時間内に発生するパルス数を所定数にした信号を生成するようにしている。すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数自体は変えずに、位相を細かく徐々に変えた遅延信号を所定時間内に順次選択することで、所定時間内のパルス数を所定数に合わせるようにしている。
【００５８】
また、ジッタ低減部４２０は、以下のようになっている。分周部４２０ａはドットクロック（図１▲５▼）を所定の分周比で分周する分周器であり、分周されたドットクロック（図１▲６▼）は逓倍部４２０ｂにて所望の周波数のドットクロック（図１▲８▼）に逓倍されて外部のＰＷＭ回路（図示せず）などに出力される。
【００５９】
〈ドットクロック調整のためのずれ検出の原理〉
ここで、図５を参照してずれ検出の様子について簡単に説明する。露光ユニット２５０，２７０，２９０，３１０により所定のパターン（ここでは、「フ」字状のパターン）の画像を、像担持体上の主走査方向末端側に形成する。像担持体上には実線で示すパターンが形成されているが、本来は破線で示すパターンが形成される予定であったとする。
【００６０】
ここでは、露光ユニットや各光学系の収差などにより、主走査方向にｄｘのずれが発生していることになる。この場合に、像担持体を副走査方向に移動させつつ、パターンを読み取れる位置に配置された色ずれ検知センサ２１０で読み取りを行うことで、「フ」字状のパターンの横線から斜線までの距離Ｙ’にはｄｙのずれが含まれることになる。
【００６１】
横線と斜線とがなす角度をθとすると、ｄｘ＝ｄｙ／ｔａｎθで求められる。さらに、像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、ｄｙを求めることもできる。
【００６２】
したがって、Ｙ，Ｍ，Ｃ，Ｋの各色について、このような所定のパターンの形成と読み取りとを、副走査方向には同じ位置であって主走査方向始端側と主走査方向末端側とで行うことで、ＣＰＵ２００が主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することが可能になる。
【００６３】
なお、図５では１つのパターンのみを示しているが、実際には２つ形成するようにする。
また、副走査方向には同じ位置であって、主走査方向始端側と主走査方向末端側とに同じ形状の「フ」字状のパターンを形成し、その間隔を測定することによっても、同様な主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することができる。
【００６４】
このようにしてＣＰＵ２００が以上のような検出処理を行って周波数ずれ情報（図１▲３▼、図２▲３▼）として露光ユニットに供給する。
なお、同様にして、ＣＰＵ２００は、主走査方向始端側で「フ」字状パターンの検出を実行することにより、主走査方向の画像の開始位置に関する画像先端ずれ情報を求め、この画像先端ずれ情報を露光ユニットに供給することも可能である。
【００６５】
〈画像形成装置の動作〉
つぎに、この実施の形態例の画像形成装置の動作の説明を行う。ここでは、Ｙ，Ｍ，Ｃ，Ｋの４色の画像形成を行う画像形成装置に適用した場合を例にして説明を行う。
【００６６】
なお、この実施の形態例の画像形成装置を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０を備えており、ベルト状の像担持体が１回転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，Ｋの各色毎に露光ユニットと感光体ドラムとを備えていて１パスで画像形成を行う装置などが該当する。
【００６７】
すなわち、複数の露光ユニットを備えていて、同一の基準クロックを使用しても色ずれが発生する可能性のある画像形成装置であれば、このような形式以外の各種の画像形成装置に適用することが可能である。
【００６８】
〈ディジタルディレイ式ドットクロック調整の動作〉
まず、図６のタイムチャートを参照し、ある特定の１色について、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について、ドットクロックを発生するところまでを説明する。
【００６９】
前述した所定パターンの形成と読み取りとによって検出されたずれＥＲを示すずれ情報，基準クロックの周波数から求められるクロック周期ＴＣのクロック周期情報，主走査方向に形成すべき画素数ＰＨを示す１ライン画素数情報が、ＣＰＵ２００から同期切り替え部４１５内の補正量演算手段に与えられる。また、同期検出部４１４からの第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２とから、同期段数（基準クロック１周期分の遅延が得られる段数）ＮＳを求める。
【００７０】
ここで同期切り替え部４１５内の補正量演算手段は、以下の式に基づいて、補正量に対応する補正カウント値（カウントロードデータ）ＣＣを求める。
ＣＣ＝ＰＨ×（ＮＳ／ＴＣ）／ＥＲ …▲１▼
この補正カウント値ＣＣは、同期切り替え部４１５内の切替カウント手段がカウントダウンしてセレクト信号および下位セレクト信号の切替を行うためのものである。したがって、補正量が大きいほど補正カウント値ＣＣは小さくなる。
【００７１】
また、同期検出部４１４はインデックスセンサ４１２からのインデックス信号の立ち上がりを参照して、このインデックス信号の立ち上がりに同期した遅延信号が得られる第１ディレイチェーン部４１３の段数を同期ポイント情報として求める。
【００７２】
ここでは、第１同期ポイント情報ＳＰ１として２０が、第２同期ポイント情報ＳＰ２として５０が得られたとする。なお、この場合には、上述した同期段数ＮＳは３０になる。
【００７３】
ここで、露光ユニットのレーザビームの走査により、インデックスセンサがレーザビームを検出したタイミングでインデックス信号を発生する（図６（ａ）▲１▼）。この後、水平方向の有効領域を示すＨ＿ＶＡＬＩＤがアクティブになる。
【００７４】
そして、同期切り替え部４１５内の切替カウント手段は前記補正カウント値ＣＣを基準クロックに従ってカウントダウンすることを繰り返し続ける。そして、カウントダウンによりカウント値が０になる毎に同期切り替え部４１５内のセレクト信号演算手段４４３にカウントデータを割り込みとして与える（図６（ｄ）〜（ｆ））。
【００７５】
また、ＣＰＵ２００はずれ方向情報を同期切り替え部４１５内のセレクト信号演算手段に与えており、主走査方向に伸びたずれに対しては縮める補正を行うための「−補正」，主走査方向に縮んだずれに対しては伸ばす補正を行うための「＋補正」の情報を与える。ここでは、「−補正」の場合を例にする。
【００７６】
前述した所定パターンの形成とその測定により、ずれ情報ＥＲおよびずれ方向情報が求められているとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」であり、すなわち、画像が伸びていたために縮ませるように補正することを示していたと仮定する。
【００７７】
まず、同期検出部４１４がインデックスセンサ（図示せず）からのインデックス信号の立ち上がりを参照して、第１同期ポイント情報ＳＰ１及び第２同期ポイント情報ＳＰ２を求める。
【００７８】
前記第１同期ポイント情報ＳＰ１はインデックス信号の立ち上がりに同期した第１ディレイチェーン部４１３のディレイ素子の段数を示しており、前記第２同期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ１から基準クロック１周期分遅れた第１ディレイチェーン部４１３のディレイ素子の段数を示している。
【００７９】
ここでは、ＳＰ１＝２０，ＳＰ２＝５０であったとする。なお、この様子を図７に示す。ここでは、２０段目のＤＬ２０（図７（ｃ））と、このＤＬ２０からクロック１周期分遅れた５０段目のＤＬ５０（図７（ｍ））とが、インデックス信号の立ち上がり（図７（ａ））に同期している状態を示している。
【００８０】
つぎに、前記第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２から、同期段数ＮＳを求める。ここで、前記同期段数ＮＳは、基準クロック１周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本実施の形態例では、同期段数ＮＳ＝ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。
【００８１】
また、１段あたりのディレイ素子の遅延時間ＤＴを、前記ＮＳ及び基準クロックの周期から求める。たとえば、基準クロック周期ＴＣが３０ｎｓであった場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳよりＤＴ＝１ｎｓとなる。１段あたりのディレイ素子の遅延時間は、集積回路の温度状態や集積回路に供給される電源電圧の変動などに起因して変動するので、ある場合には１．５ｎｓになったり、０．５ｎｓになったりすることが考えられる。しかしながら、基準クロック周期ＴＣは変化しないため、同期段数ＮＳを求めることにより、測定時の１段あたりのディレイ素子の遅延時間を正確に求めることができる。
【００８２】
そして、適正な画像信号を得るためには最終的にディレイ素子何段分ずらすかを示す補正カウント値ＣＣを、ずれ情報ＥＲ，ずれ方向情報及び遅延時間ＤＴから求める。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」，ＤＴ＝１ｎｓより、補正カウント値ＣＣ＝−６となる。
【００８３】
以上の補正カウント値ＣＣより、適正な画像信号を得るためには最終的にディレイ素子の段数を６段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は５０段目のディレイ素子からの信号を採用し、その後セレクト信号に同期して１走査ライン中において、４９段目，４８段目，４７段目，４６段目，４５段目の信号に順次置き換えて採用していき、最終的には４４段目からの信号を採用するようにすればよい。
【００８４】
なお、補正量が同期段数より大きい場合には、セレクト信号を循環させるようにすればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，同期段数３０の場合の「−補正」では、セレクト信号が５０，４９，…，２１，２０，となった時点で、セレクト信号の２０とセレクト信号の５０とは等しい位相であるので、次は４９，４８，…とすればよい。すなわち、５０，４９，…，２１，２０（＝５０），４９，４８…，となる。また、「＋補正」においても同様にセレクト信号を循環させるようにすればよい。
【００８５】
また、５０，４７，４３，…，２２，１９と３段ずつ「−補正」する場合には、ＳＰ１＝２０を超えることになるが、１９の次には、５０−（２０−１９）−３＝４６とする。すなわち、同期ポイントを超えた分と１つの補正量とを加えた状態にして循環させることで、問題なく循環させることができる。
【００８６】
このようなセレクト信号を受けたセレクタ４１６では、第１ディレイチェーン部４１３からの第１遅延信号群（図１▲１▼）の中から、５０段目，４９段目，４８段目，４７段目，…のように選択を行って、ドットクロックとして出力する（図６（ｇ））。
【００８７】
この場合には第１遅延信号群（図１▲１▼）の中から、５０段目，４９段目，４８段目，４７段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が進んだ）遅延信号が得られる。この結果、「−補正」が実現され、主走査方向に伸びているずれを縮めるような補正が実行される。
【００８８】
また、「＋補正」の場合には、第１同期ポイント情報ＳＰ１を初期値として、第１遅延信号群（図１▲１▼）の中から、２０段目，２１段目，２２段目，２３段目，…と選択することで、最初はインデックス信号に同期した遅延信号が得られ、徐々に遅延の少ない（位相が遅れた）遅延信号が得られる。この結果、「＋補正」が実現され、主走査方向に縮んでいるずれを伸ばすような補正が実行される。
【００８９】
すなわち、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるような調整が行える。
【００９０】
そして、以上の補正は、ずれ情報ＥＲ（周波数ずれ情報）に基づいた制御がなされているため、主走査方向の長さに関しては正確に調整される。
なお、以上の主走査方向の伸び縮みの補正（すなわち主走査倍率補正）の様子を模式的に示すと、図８のようになる。ここで、基準クロックと、基準クロックを遅延させた遅延信号（１遅延〜９遅延）と、ドットクロックとを示している。
【００９１】
この図８に示した場合、基準クロック４周期の間に１遅延，２遅延，３遅延，４遅延，５遅延,…と選択することで、４周期で３．５ドットクロックになる。すなわち、３．５／４＝８７．５％であり、擬似的に周波数が低くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【００９２】
また、この図８の場合では８遅延が基準クロックと位相が一致しているため、基準クロック４周期の間に８遅延，７遅延，６遅延，５遅延，４遅延,…と選択することで、４周期で４．５ドットクロックになる（図示せず）。すなわち、４．５／４＝１１２．５％であり、擬似的に周波数が高くなるように制御される。なお、他の選択の仕方を実行しても同様の結果が得られる。
【００９３】
〈ジッタ低減の動作〉
ところで、以上のようにして生成したドットクロックは、主走査方向の長さは揃うものの、遅延クロックの選択を変更する箇所でクロックの周期が異なるようになるため、ジッタが発生する。図６に示した例では、セレクト信号が切り替わるポイント（５０→４９、４９→４８、４８→４７、４７→４６、４６→４５、４５→４４）の六箇所でジッタが発生することになる。
【００９４】
そこで、ジッタ低減部４２０が、ドットクロックを分周（図１▲６▼）してジッタを分散させた後に、分散されたクロックを逓倍して所望の周波数のドットクロック（図１▲８▼）を得るようにしている。
【００９５】
すなわち、分周することによって得たドットクロックよりも幅広いパルスにジッタの影響を分散させ、さらに、その分周されたパルスを逓倍することで、ジッタの影響を分周比に応じて分散させ、ジッタの大きさを分周比に応じて小さくすることが可能になる。
【００９６】
ここでは、より具体的な回路構成を示す図９を参照してジッタ低減についての説明を行う。この図９は、分周と逓倍とを行う上述したジッタ低減部４２０としてＰＬＬ回路を用いている。
【００９７】
この図９において、ジッタ低減部４２０は、以下のように構成されている。
４２１はパルス数が所定数に調整されたドットクロックを分周する第一分周手段としての分周器、４２２は電圧制御型発振器からのドットクロックを分周する第二分周手段としての分周器、４２３は分周器４２１と分周器４２２との分周結果を周波数・位相比較して比較結果を出力する位相比較器、４２４は位相比較器４２３の出力を電圧制御型発振器の駆動電圧に変換するチャージポンプ、４２５は位相・周波数比較結果の電圧に応じた周波数の発振を行う電圧制御型発振器（ＶＣＯ）、４２６は電圧制御型発振器４２５の出力を分周して所望の周波数のドットクロックを出力する第三の分周手段としての分周器である。
【００９８】
以下、図９のブロック図と図１０のタイムチャートを参照して、ジッタ低減の様子を説明する。
ここでは、ドットクロック調整部４１０によってドットクロック調整が実行されて、基本周期のパルスの周期が調整されてジッタが発生している様子を、図１０（ａ）中央部分に示している。ここでは、ジッタ発生ポイントの前後に２パルスずつの合計４パルスが示されている。
【００９９】
ここでは、一例として分周器４２１が１／４分周器である場合を示しており、ドットクロック調整されたジッタを含むドットクロック（図９▲５▼）の４パルス（図１０（ａ））は、分周器４２１により１パルスに分周される（図１０（ｂ））。
【０１００】
なお、ここに示す例では、ＶＣＯ４２５は所望のドットクロックの１０倍近傍の周波数で発振しており、１／４０分周器である分周器４２２により分周されたパルス（図９▲８▼’）が出力される。
【０１０１】
この分周器４２１の出力と分周器４２２の出力との周波数・位相比較結果（図９▲７▼）がチャージポンプ４２４で電圧に変換されて、ＶＣＯ４２５の出力が変化する。そして、この変化したＶＣＯ４２５の出力が、１／１０分周器である分周器４２６で分周されて、所望の周波数のドットクロック（図９▲９▼）が出力される。なお、分周器４２６は必ずしも必要ではないが、分周器426の分周比は、最終出力のクロックのデューティーを５０％にするために偶数とすることが望ましい。
【０１０２】
この場合、分周器４２１で１／４分周しているため、ジッタが４パルス分に分散されることで、最終的なドットクロック（図９▲９▼）では、ジッタの大きさが１／４に低減された状態になる。
【０１０３】
すなわち、この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。
【０１０４】
この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【０１０５】
また、この実施の形態例では、上述したジッタ低減のための分周と逓倍とのために、分周手段と比較手段と電圧制御型発振器とからなるＰＬＬ回路を使用している結果、ディジタルディレイ式ドットクロック調整手段とＰＬＬ回路との組み合わせによる簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成しつつ、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【０１０６】
以上のようにジッタ低減を行ったドットクロックで画像形成を行うことで、ジッタの影響による画質の劣化を生じない画像形成を行うことができる。
なお、モノクロ画像形成では濃度ムラの発生を抑えることができる。また、カラーの画像形成の場合には、各色の主走査倍率が異なる場合があり、そのような場合には異なる位置でジッタが発生し、露光量がわずかにずれて色ムラを生じる可能性があるが、ジッタの低減により、色ムラも解消できる。また、両面の画像形成の場合に、表面と裏面との主走査倍率が異なる場合にも、ジッタの影響を抑えた画像形成を行うことができる。
【０１０７】
なお、以上の実施の形態例の説明では書き込みユニットを４個備えた４色の画像形成装置について説明を行った。が、最低２色の場合に同様な処理を行って色ずれを解消することができる。また、さらに多くの書き込みユニットを備えた画像形成装置に用いることも可能である。
【０１０８】
【発明の効果】
以上詳細に説明したように、本発明では、基準となる発振器からのクロックを細かく遅延させて複数の遅延クロックを生成し、該複数の遅延クロックの選択を変更することによって、クロックの周期をわずかに増加もしくは減少させて、書込手段による一定の露光範囲において所定時間内に発生するドットクロックのパルス数を所定数にし、さらに、この所定数に調整されたドットクロックを分周し、分周後に逓倍して所望の周波数のドットクロックを生成する。この場合、クロックの周期をわずかに増加もしくは減少させることによりジッタが発生するが、分周することにより、分周比に応じてジッタの影響が分散される。そして、分周によりジッタの影響が低減された信号を逓倍して所望のドットクロックを生成することで、パルス数は所定数に調整されており、その調整の際に生じるジッタの影響は分周比に応じて低減されている。この結果、簡易な回路構成で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、クロック周期を切り換えるポイントでのジッタの影響を低減することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態例の画像形成装置の主要部の電気的構成を示す構成図である。
【図２】本発明の一実施の形態例の画像形成装置の電気的構成を示す構成図である。
【図３】本発明の一実施の形態例の画像形成装置を適用する画像形成装置の機械的構成を示す構成図である。
【図４】本発明の一実施の形態例の画像形成装置の主要部の機械構成を示す斜視図である。
【図５】ずれ検出の様子を示す説明図である。
【図６】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図７】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図８】本発明の一実施の形態例の画像形成装置の動作状態を説明するタイムチャートである。
【図９】本発明の一実施の形態例の画像形成装置の電気的な詳細構成を示すブロック図である。
【図１０】本発明の一実施の形態例の画像形成装置の動作状態（ジッタ低減）を説明するタイムチャートである。
【符号の説明】
２００ ＣＰＵ
２１０ 色ずれ検知センサ
２５０，２７０，２９０，３１０ 露光ユニット
４１０ ドットクロック発生部
４１１ 基準クロック発生部
４１２ インデックスセンサ
４１３ 第１ディレイチェーン部
４１４ 同期検出部
４１５ 同期切り替え部
４１６ セレクタ
４２０ ジッタ低減部
４２０ａ 分周器
４２０ｂ 逓倍部
４２１ 分周部
４２２ 分周部
４２３ 位相比較器
４２４ チャージポンプ
４２５ ＶＣＯ
４２６ 分周器
Claims (6)
- 基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、
前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、
を備えたことを特徴とするクロック発生回路。 - 前記ジッタ低減手段は、
電圧制御型発振器と、
ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、
前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、
前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、
を備えたことを特徴とする請求項１記載のクロック発生回路。 - 静電潜像またはトナー像を担持する像担持体と、前記像担持体上を回転多面鏡によって偏向した走査光で走査する書込手段と、ドットクロックを用いて画像データに応じてパルス幅変調または光強度変調された走査点灯信号を生成して前記書込手段に供給する変調手段と、前記像担持体上に走査光で形成された静電潜像を顕像化してトナー像とする現像手段と、前記像担持体上のトナー像を転写材に転写する転写手段と、前記転写材に転写されたトナー像を定着する定着手段と、を備えた画像形成装置であって、
基準となる発振器からの基準クロックを、該基準クロック１周期分の時間内に複数の遅延クロックが存在するように遅延させて複数の遅延クロックを生成し、前記複数の遅延クロックについて基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数としての同期段数を求め、該同期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、位相の異なる遅延クロックを所定時間内に順次選択することで、周期を増加もしくは減少させたパルスをドットクロックとして生成して所定時間内のパルス数を所定数に合わせるディジタルディレイ式ドットクロック調整手段と、
前記ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周した後に逓倍することでドットクロックに含まれるジッタ成分を低減するジッタ低減手段と、
を備えたことを特徴とする画像形成装置。 - 前記ジッタ低減手段は、
電圧制御型発振器と、
ディジタルディレイ式ドットクロック調整手段からのドットクロックを分周する第一分周手段と、
前記電圧制御型発振器からのドットクロックを分周する第二分周手段と、
前記第一分周手段と前記第二分周手段との分周結果を周波数・位相比較して比較結果を前記電圧制御型発振器に供給する比較手段と、
を備えたことを特徴とする請求項３記載の画像形成装置。 - 前記書込手段と前記ディジタルディレイ式ドットクロック調整手段と前記ジッタ除去手段とを複数の色毎に有する、
ことを特徴とする請求項３または請求項４のいずれかに記載の画像形成装置。 - 転写材の両面に画像形成を行うための両面画像形成手段を有する、
ことを特徴とする請求項３乃至請求項５のいずれかに記載の画像形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399841A JP4154856B2 (ja) | 2000-12-28 | 2000-12-28 | クロック発生回路および画像形成装置 |
| US10/032,185 US7079172B2 (en) | 2000-12-28 | 2001-12-21 | Clock generating circuit and image-forming apparatus |
| EP01130974A EP1220526A3 (en) | 2000-12-28 | 2001-12-28 | Clock generating circuit and image-forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399841A JP4154856B2 (ja) | 2000-12-28 | 2000-12-28 | クロック発生回路および画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002200784A JP2002200784A (ja) | 2002-07-16 |
| JP4154856B2 true JP4154856B2 (ja) | 2008-09-24 |
Family
ID=18864543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399841A Expired - Fee Related JP4154856B2 (ja) | 2000-12-28 | 2000-12-28 | クロック発生回路および画像形成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7079172B2 (ja) |
| EP (1) | EP1220526A3 (ja) |
| JP (1) | JP4154856B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229295A (ja) * | 2001-02-06 | 2002-08-14 | Konica Corp | 画像形成装置及び画像形成装置におけるモータの制御方法 |
| JP2004004510A (ja) * | 2002-04-17 | 2004-01-08 | Ricoh Co Ltd | 光走査装置及び画像形成装置 |
| US7471411B2 (en) * | 2002-10-29 | 2008-12-30 | Konica Minolta Holdings Inc. | Image printing apparatus and method of adjusting and correcting main-scanning offset in image printing apparatus |
| JP4341908B2 (ja) * | 2004-01-07 | 2009-10-14 | 株式会社リコー | 画素クロック及びパルス変調信号生成装置、光走査装置並びに画像形成装置 |
| JP2007144667A (ja) | 2005-11-24 | 2007-06-14 | Fuji Xerox Co Ltd | 画像形成装置及び形成画像補正方法 |
| JP5041583B2 (ja) * | 2006-12-21 | 2012-10-03 | キヤノン株式会社 | 走査光学装置および画像形成装置 |
| KR101545318B1 (ko) | 2008-10-16 | 2015-08-18 | 삼성전자주식회사 | 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 |
| JP6417094B2 (ja) * | 2013-12-18 | 2018-10-31 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム |
| JP6878901B2 (ja) * | 2017-01-18 | 2021-06-02 | コニカミノルタ株式会社 | 画像形成装置及び画像形成制御プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958187A (en) * | 1987-02-13 | 1990-09-18 | Canon Kabushiki Kaisha | Image forming apparatus for scanning both sides of an original and producing a duplex copy |
| EP0704977A3 (en) | 1994-08-31 | 1996-05-29 | Ibm | Phase detector without dead zone |
| JP3815145B2 (ja) | 1998-09-29 | 2006-08-30 | コニカミノルタホールディングス株式会社 | クロック発生回路 |
| US6477656B1 (en) | 1998-09-29 | 2002-11-05 | Konica Corporation | System for generating clock pulse which the number of pulses outputted within a predetermined time period is based on the number of calculated delay stages |
| US6219085B1 (en) * | 1998-10-21 | 2001-04-17 | International Business Machines Corporation | Method and system for improved performance of adjustable printer clocks in an electrophotographic device |
| JP2000246959A (ja) | 1998-12-28 | 2000-09-12 | Konica Corp | クロック発生回路および画像形成装置 |
| US6493019B1 (en) * | 1999-01-29 | 2002-12-10 | Canon Kabushiki Kaisha | Image forming apparatus |
| US6259467B1 (en) * | 1999-02-09 | 2001-07-10 | International Business Machines Corporation | Multi stage oscillator phase alignment scheme |
-
2000
- 2000-12-28 JP JP2000399841A patent/JP4154856B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-21 US US10/032,185 patent/US7079172B2/en active Active
- 2001-12-28 EP EP01130974A patent/EP1220526A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20020085241A1 (en) | 2002-07-04 |
| EP1220526A2 (en) | 2002-07-03 |
| EP1220526A3 (en) | 2004-10-13 |
| US7079172B2 (en) | 2006-07-18 |
| JP2002200784A (ja) | 2002-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4462917B2 (ja) | 光ビーム書込装置、画像形成装置、画像補正方法 | |
| JP2005198006A (ja) | 画素クロック及びパルス変調信号生成装置、光走査装置並びに画像形成装置 | |
| US6259467B1 (en) | Multi stage oscillator phase alignment scheme | |
| JP2007249187A (ja) | 光走査装置及び画像形成装置 | |
| JP4154856B2 (ja) | クロック発生回路および画像形成装置 | |
| US6493019B1 (en) | Image forming apparatus | |
| US7130097B2 (en) | Image forming apparatus | |
| JP3815145B2 (ja) | クロック発生回路 | |
| US6219085B1 (en) | Method and system for improved performance of adjustable printer clocks in an electrophotographic device | |
| JP4497620B2 (ja) | クロック制御装置及び方法とそれを用いた画像形成装置 | |
| JP2000246959A (ja) | クロック発生回路および画像形成装置 | |
| JP3767274B2 (ja) | 画像形成装置 | |
| EP0998115B1 (en) | Clock pulse generating circuit | |
| JP2002278408A (ja) | クロック発生回路および画像形成装置 | |
| JP2008290447A (ja) | 画像形成装置 | |
| JP2000355122A (ja) | 画像形成装置 | |
| US20090034999A1 (en) | Image forming apparatus and control method thereof | |
| JP2002277789A (ja) | クロック発生回路および画像形成装置 | |
| JP2001309135A (ja) | 信号処理装置、および、信号処理方法 | |
| US6181357B1 (en) | Method and system for the modification of the timing of a plurality of PEL clocks in an electrophotographic device | |
| JPS63316016A (ja) | ビ−ム走査装置 | |
| JP2006175646A (ja) | 画像形成システム及び画像形成方法 | |
| JP4367840B2 (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| US6885480B2 (en) | Light beam scanning apparatus and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |