JP4152575B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4152575B2 JP4152575B2 JP2000296304A JP2000296304A JP4152575B2 JP 4152575 B2 JP4152575 B2 JP 4152575B2 JP 2000296304 A JP2000296304 A JP 2000296304A JP 2000296304 A JP2000296304 A JP 2000296304A JP 4152575 B2 JP4152575 B2 JP 4152575B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- main
- semiconductor device
- main surface
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Description
【発明の属する技術分野】
この発明は、ターンオン時にアノードとカソードとの間で流れていた主電流のほとんどを、ターンオフ時にゲート電極へ転流することができるゲート転流型ターンオフ(Gate Commutated Turn-off;以下、GCTと略記する)サイリスタ素子を好例とする圧接型半導体素子を有する半導体装置に関し、特に、耐振性を向上させるための改良に関する。
【0002】
【従来の技術】
従来のGTO(Gate Turn-Off)サイリスタ装置においては、ゲート電極へ制御信号を伝達するために、ゲート電極へ接続されるゲート端子を、一方向に沿って引き出す形態が広く採用されていた(例えば、特開昭56−125863号公報記載の技術など)。ところが、このような形態では、ゲート端子に寄生的に発生するインダクタンスが大きいために、アノードからカソードへと流れる主電流を、素子のターンオフ時に、瞬時に停止させることは困難であった。
【0003】
この問題を解決するものとして、上記したインダクタンスを著しく低減させたGCTサイリスタ装置が開発されている。このGCTサイリスタ装置では、ゲート端子が一方向に沿って延びた形態に代えて、環状に形成されたゲート端子が採用され、ゲートドライバが搭載されたゲートドライブ基板に、上記した環状のゲート端子が接続されている(例えば、特開平10−294406号公報、特開平8−330572号公報に記載の技術など)。GCTサイリスタ装置では、このような形態が採用されることにより、GCTサイリスタ素子、ゲートドライブ基板およびゲートドライバを含めたループのインダクタンス(ゲート側インダクタンスと称する)を、GTOサイリスタのそれの1/100程度にまで低減することが可能となる。
【0004】
GCTサイリスタ装置では、このようにゲート側インダクタンスをGTOサイリスタのそれよりも格段に低減することで、ターンオフ時のゲート逆電流上昇率(diGQ/dt)をGTOサイリスタのそれの100倍程度にまで上昇させ、ターンオフ時に主電流のほとんど全てを短時間でゲート側に転流させることができる。すなわち、ターンオフに要する時間を短縮するとともにターンオフゲインの値をほぼ1にすることができ、ターンオフ特性を向上させることができる。また、これに伴って半導体基板内の局部発熱における破壊を抑制することができ、その結果、大電流の制御を行うことも可能となる。
【0005】
図38は、公知技術ではなく本発明の背景技術として位置づけられる半導体装置を示す上面図である。この半導体装置200は、同一出願人による米国出願(出願番号:09/549,062号)に記載されている。また、図39は、図38の切断線B−Bに沿った半導体装置の断面図である。半導体装置200は、GCTサイリスタ装置として構成されており、回路基板としてのゲートドライブ基板7と、ゲートドライブ基板7に固定されたGCTサイリスタ1と、コンデンサ36およびトランジスタ35を含む制御回路であるゲートドライバと、を備えている。なお、トランジスタ35は、ゲートドライブ基板7に直立するように固定された壁状部材34の壁面に取り付けられている。また、コンデンサ36はゲートドライブ基板7の上に配置されるが、煩雑な描画を避けるために図39では図示を略している。
【0006】
また、図40は図38の切断線A−Aに沿った半導体装置の断面図であり、図41及び図42は図40の一部を拡大して示す断面図である。GCTサイリスタ素子1は、内部にpnpn構造を有し外周に沿ってゲート領域を有する円板形状の半導体基板(ウェハ)24と、半導体基板24のカソード領域に接続されたカソード歪み(ひずみ)緩衝板25と、半導体基板24のアノード領域に接続されたアノード歪み緩衝板26とを、その中心部に備える。
【0007】
カソード歪み緩衝板25には、一方主電極としてのカソードポスト電極2が接続され、アノード歪み緩衝板26には、他方主電極としてのアノードポスト電極3が接続されている。また、カソードポスト電極2には導電性の第1カソードフランジ(主端子板)14が接続され、第1カソードフランジ14にはカソードフィン電極5が接続されている。アノードポスト電極3にはアノードフィン電極6が接続されている。そして、半導体基板24、カソード歪み緩衝板25、アノード歪み緩衝板26、カソードポスト電極2、アノードポスト電極3および第1カソードフランジ14は、カソードフィン電極5およびアノードフィン電極6の両者によってサンドイッチ状に挟まれて、かつ圧接される。すなわちGCTサイリスタ素子1は、圧接型半導体素子の一種として構成されている。
【0008】
半導体装置200の中で、カソードフィン電極5およびアノードフィン電極6を除いた部分、すなわち一対のフィン電極5,6によって押圧力を持って挟まれて使用される装置部分は、ゲートドライブユニット(以下、GDUと略記する)300と称される。なお、図38では、カソードフィン電極5は破線で描かれている。
【0009】
GCTサイリスタ素子1は、カソードポスト電極2に貫通されて保持されるリング状の第2カソードフランジ20と、アノードポスト電極3に貫通されて保持されるリング状のアノードフランジ23とを備える。第2カソードフランジ20およびアノードフランジ23の間には、セラミックス(例えばアルミナ)からなる絶縁筒21が設けられている。また図40では、半導体基板24、カソード歪み緩衝板25、アノード歪み緩衝板26、カソードポスト電極2およびアノードポスト電極3が一体となって、絶縁筒21を貫通している。
【0010】
図41および図42が示すように、GCTサイリスタ素子1では、ゲートドライバとGCTサイリスタ素子1のカソードとの間での電流の通路となるカソード電極7aと、ゲートドライバとGCTサイリスタ素子1のゲートとの間での電流の通路となるゲート電極7bとがいずれも、ゲートドライブ基板7の一方主面(カソードフィン電極5が対向する側の主面であり、図において上面であるため、以下において適宜、「上主面」と記載する)の上に形成されている。むろん、両者は互いに絶縁された回路パターンで形成されている。なお、図38では煩雑な表示となるのでこれらの回路パターンを示していないが、カソード電極7aは後述する第1カソードフランジ14の枝状突起部に接続されるような回路パターンに、ゲート電極7bは後述するゲートフランジ(制御端子板)15の枝状突起部に接続されるような回路パターンに、それぞれ形成されている。カソード電極7aおよびゲート電極7bが設けられることで、GCTサイリスタ素子1のゲートおよびカソードとゲートドライバとの間にはループが形成される。転流時にゲート電流がこのループに流れ込むことで、GCTサイリスタ素子1のカソード−アノード間に流れる主電流が瞬時に停止する。
【0011】
図43は、第1カソードフランジ14の構造を示す斜視図である。第1カソードフランジ14は、例えば0.2〜2mm程度の厚さを有する導電性の薄板であり、図43に示すようにカソードポスト電極2の径と概略同じ大きさの径の円板状部14fと、円板状部14fを取り囲むフランジ部14eと、フランジ部14eから複数、概略外周方向に延びる枝状突起部14dとを備えている。このような構造は、薄板をプレス機等により加工することで得られる。第1カソードフランジ14のように、枝状突起部14d、フランジ部14eおよび円板状部14fを一体成形体とする場合には、一度のプレス加工を通じて、図43のような構造を簡単に得ることができる。
【0012】
枝状突起部14dはその先端付近にビス孔14aを有しており、図41に示すように、このビス孔14aにビス(すなわちネジ。以下同様)9が挿入されることによって、枝状突起部14dがゲートドライブ基板7に固定される。なお、ゲートドライブ基板7上には、ビス孔14aに対応する部分に導電性のビス台座17が設けられており、枝状突起部14dは、このビス台座17を介してカソード電極7aと導通する。なお、ゲートドライブ基板7へのビス台座17の取り付けは、例えばハンダづけにより行えばよい。
【0013】
なお、このビス台座17には、市販の安価な台座部品を用いることができる。ビス台座17は枝状突起部14dと接触するだけでよく、従来のゲート転流形半導体装置におけるカソードスペーサ4やゲートスペーサ10のように高精度に平坦化された表面を有する必要はないからである。
【0014】
また、枝状突起部14dは、フランジ部14eから真横に延びるのではなく、ゲートドライブ基板7の存在する位置にビス孔14aの位置を合わせることができるように、いくつかの曲がり部14b,14cを有している。このうち曲がり部14bについては曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部14bにおいて吸収される。
【0015】
半導体基板24では、カソード領域側にゲート領域が形成され、図41および図42に示すようにリング状のゲート電極29がゲート領域にゲート電極接続層28を介して接続されている。そして、ゲート電極29はゲートフランジ15の内周側に接続される。また、カソード歪み緩衝板25は、カソード電極接続層27を介して半導体基板24上のカソード領域に接続されている。
【0016】
ここで、ゲートフランジ15の構造を図44に示す。ゲートフランジ15は例えば0.2〜2mm程度の厚さを有する導電性の薄板であり、図44に示すようにカソードポスト電極2に貫通されるリング孔部15eと、リング孔部15eを取り囲むリング状部15dと、リング状部15dから複数、概略外周方向に延びる枝状突起部15cとを備えている。
【0017】
枝状突起部15cはその先端付近にビス孔15aを有しており、図42に示すように、このビス孔15aにビス12が挿入されることで、枝状突起部15cがゲートドライブ基板7に固定される。なお、ゲートドライブ基板7上には、ビス孔15aに対応する部分に、ビス台座17と同様の導電性のビス台座16が設けられており、枝状突起部15cはこのビス台座16を介してゲート電極7bと導通する。ビス台座17と同様、このビス台座16には市販の安価な台座部品を用いることができ、またゲートドライブ基板7への取り付けも、例えばハンダづけにより行うことができる。
【0018】
また、枝状突起部15cは、リング状部15dから真横に延びるのではなく、ゲートドライブ基板7の存在する位置にビス孔15aの位置を合わせることができるように、曲がり部15bが設けられている。曲がり部15bは曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部15bにおいて吸収される。
【0019】
なお、図42に示すように、ゲート電極29およびゲートフランジ15とカソード歪み緩衝板25およびカソードポスト電極2との間の絶縁を図るために、絶縁シート30が設けられている。
【0020】
また、ゲートフランジ15のうちリング状部15dは、絶縁筒21に挟みこまれつつ絶縁筒21の側面から突出する形で絶縁筒21の外側方向へと延在する。また、ゲートフランジ15のうち枝状突起部15cは、絶縁筒21の外側方向へと延在する。
【0021】
なお、図38では一例として、第1カソードフランジ14の枝状突起部14dとゲートフランジ15の枝状突起部15cとをともに6本設けた場合を示している。各枝状突起部14d,15cは、第1カソードフランジ14およびゲートフランジ15の外周を6等分した位置にそれぞれ設けられている。また、隣り合う第1カソードフランジ14の枝状突起部14dとゲートフランジ15の枝状突起部15cとをほぼ平行になるように配置し、また、枝状突起部14d,15cが交互に並ぶように配置している。なお、枝状突起部14d,15cの間の距離は、絶縁が確保される最小限度の距離以上になるよう設計される。
【0022】
また、枝状突起部14d,15cとカソードフィン電極5およびアノードフィン電極6との距離が大きくなるよう設計されておれば、カソードフィン電極5またはアノードフィン電極6に接続される外部の回路からの枝状突起部14d,15cへの漏れ電流の発生の可能性を低く抑えることができる。そのためには、枝状突起部14d,15cの曲がり部14b,14c,15bを調節して、ゲートドライブ基板7とGCTサイリスタ素子1との高さ方向の相対的な位置関係を決定すればよい。
【0023】
なお、第1カソードフランジ14の枝状突起部14dおよびゲートフランジ15の枝状突起部15cの設置本数は、それぞれ3本以上の複数であることが望ましい。1本ではGCTサイリスタ素子1の保持が困難であり、また、従来周知のGTOサイリスタで採用されていた一方向に延びたゲート端子との特性上の差異が希薄になるのに加えて、2本ではスイッチング動作時に発生する振動や応力の影響を受けてGCTサイリスタ素子1が共振したり捩れたりしやすいからである。枝状突起部14d,15cの数がそれぞれ3本あれば、3本のそれぞれを第1カソードフランジ14、ゲートフランジ15の外周をほぼ3等分する位置に設けることで、スイッチング動作時に発生する振動や応力に対してGCTサイリスタ素子1が共振したり捩れたりしにくくなる。
【0024】
また、3個以上の範囲でどの数値を選択するかについては、GCTサイリスタ素子1の電流容量、あるいはGCTサイリスタ素子1に要求されるターンオフ時のゲート逆電流上昇率(diGQ/dt)、要求されるインダクタンスの値、製造工程における作業効率、コスト等を考慮して決定されるとよい。
【0025】
以上のように構成される半導体装置200を用いれば、従来周知のGCTサイリスタ装置において用いられていたカソードスペーサおよびゲートスペーサを用いることなく、安価な台座部品を用いてゲートフランジ15と第1カソードフランジ14とをゲートドライブ基板7に固定することができるので、低コスト化を図ることができる。また、半導体装置200の重量の増加を招くこともない。
【0026】
また、第1カソードフランジ14の枝状突起部14dとゲートフランジ15の枝状突起部15cとを、ゲートドライブ基板7の同一面上にビスで固定するので、従来周知のGCTサイリスタ装置のように上下両面にビスをとり付ける必要がなく、製造工程およびメンテナンス時において作業効率が向上する。
【0027】
また、従来周知のGCTサイリスタ装置とは異なり、ゲートドライブ基板7の上下両面(すなわち、一方主面と他方主面の双方)に配線パターンを形成する必要がなく、ゲートドライブ基板7の上主面にゲート用およびカソード用の配線パターンを形成すればよいので、製造に要する時間、コストを抑制することができる。
【0028】
なお、半導体装置200では、従来周知のGCTサイリスタ装置が有していたケースを有しないので、強度が不足する懸念が生じる。よって、強度を高めるために、図38および図39に示すように補強部材18が設けられる。図39では一対のL字型の補強部材18がGCTサイリスタ素子1を挟むように、互いに平行に配設されている。補強部材18は、ゲートドライブ基板7の上主面に平行に対向して延在する平坦部41と、その一端に連結しゲートドライブ基板7の上主面の上方へ直立した直立部40とを有している。
【0029】
各補強部材18とゲートドライブ基板7とは、平坦部41の延在方向に沿って離れた2箇所に配置された絶縁性のスペーサ37によって絶縁が図られつつ、ビス33およびナット32によってゲートドライブ基板7に固定されている。スペーサ37は、また平坦部41とゲートドライブ基板7の上主面との間に介在することで、両者の間の間隔を保持する役割をも果たしている。それにより、補強部材18は、トランジスタ35等の荷重によるゲートドライブ基板7の湾曲を抑制する補強部材として機能を、効果的に発揮することができる。
【0030】
直立部40は、平面視輪郭が略矩形であるカソードフィン電極5の側壁面に、ビス31によって着脱可能に固定される。このようにカソードフィン電極5を補強部材18に固定させることで、トランジスタ35等の荷重によるゲートドライブ基板7の湾曲をより一層、抑制することができる。
【0031】
【発明が解決しようとする課題】
以上のように半導体装置200では、GCTサイリスタ素子1に設けられたフランジ14,15は、GDU300に柔軟に接続されているに過ぎず、GDU300を支持する部材としては実質的に機能しない。GDU300は、もっぱらゲートドライブ基板7に設けられた補強部材18を通じて、GCTサイリスタ素子1へ支持されている。すなわち、実質上、一対の補強部材18の一対の直立部40における2点を支点として、ゲートドライブ基板7がカソードフィン電極5へ支持されている。
【0032】
このため、例えば電気式鉄道車両へ応用した場合など、振動をともなう半導体装置200の使用環境、特にゲートドライブ基板7の主面に垂直な方向(Z方向)の振動が半導体装置200に印加される使用環境の下では、一対の補強部材18の一対の直立部40における2個の支点の周りに生じるモーメントによって、GDU300が共振を引き起こす場合があるという問題点があった。
【0033】
本発明は、従来の技術における上記した問題点を解消するためになされたもので、振動をともなう使用環境の下で共振現象を抑制することのできる半導体装置を提供することを目的とする。
【0034】
【課題を解決するための手段】
第1の発明の装置は、半導体装置であって、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を囲むように配置された3点以上の部位を支点として、前記フィン電極へ前記回路基板を支持する支持部材と、を備える。
【0035】
第2の発明の装置では、第1の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、(d-3) 前記一対の直立部と共同して前記開口部を囲む部位において、前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定する固定部材と、を備える。
【0036】
第3の発明の装置では、第1の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記フィン電極と前記一方主面との間に介在し、前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って前記フィン電極の前記一方主面に対向する表面に脱着可能に密着して固定された一対の補強部材と、(d-2) 前記一対の補強部材と前記一方主面との間に介在し、前記一対の補強部材と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の補強部材の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える。
【0037】
第4の発明の装置では、第1の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、前記一対の平坦部の前記一方向に沿った他端に、それぞれ連結するとともに前記フィン電極に脱着可能に固定される一対の固定部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える。
【0038】
第5の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記一方主面の前記開口部を囲む領域を覆うように配置された平板状の平坦部と、当該平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される直立部と、を有する補強部材と、(e) 前記平坦部と前記一方主面との間に介在し、前記平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記開口部を囲むように互いに離れた少なくとも4点を含む部位に配置されたスペーサと、を備え、前記平坦部には、前記開口部に対面する位置に前記開口部と同等の大きさの貫通孔を有する。
【0039】
第6の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する3点以上の部位に分割配置されたスペーサと、を備える。
【0040】
第7の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在するスペーサと、を備える。
【0041】
第8の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って配列する複数の貫通孔が設けられた一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える。
【0042】
第9の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、(f) 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体と、を備える。
【0043】
第10の発明の装置では、第1の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を囲むように離れた4点以上の部位において前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定的に連結するスペーサと、を備える。
【0044】
第11の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、(f) 前記一方主面の中で前記フィン電極に対向しない部分に対向するように配置された平板状の別の平坦部と、当該別の平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の前記側壁面に脱着可能に固定される別の直立部と、を有する別の補強部材と、(g) 前記別の平坦部と前記一方主面との間に介在し、前記別の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、一直線上に並ばないように離れた少なくとも4点を含む部位に配置された別のスペーサと、を備える。
【0045】
第12の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記一対の主電極の他方主電極に当接し前記回路基板の前記一対の主面の他方主面に対向する別のフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記フィン電極と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体と、(e) 前記別のフィン電極と前記他方主面との間に押圧力をもって挟まれ、前記開口部を包囲する別の環状弾性体と、を備える。
【0046】
第13の発明の装置では、第2の発明の半導体装置において、前記固定部材が、(d-3-1) 前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記回路基板に固定され、前記フィン電極の前記一方主面に対向する表面に当接して、前記フィン電極と前記回路基板との間の間隔を保持するスペーサと、(d-3-2) 前記フィン電極に固定され、前記突起部に弾性復元力をもって着脱可能に係合することにより、前記突起部を前記フィン電極へ向かって押圧する係合部材と、を備える。
【0047】
第14の発明の装置では、第3の発明の半導体装置において、前記支持部材が、(d-3) 前記フィン電極に固定され、前記一対の補強部材に弾性復元力をもって前記一方向に摺動可能に係合することにより、前記一対の補強部材を前記フィン電極へ向かって押圧する一対の係合部材を、さらに備え、前記一対の補強部材は、前記一対の係合部材によって、前記フィン電極の前記一方主面に対向する前記表面に密着して固定されている。
【0048】
第15の発明の装置では、第4の発明の半導体装置において、前記一対の固定部が、前記一方主面の上方へ向かって直立して前記フィン電極の前記側壁面に対向する別の側壁面に脱着可能に固定される一対の突起部を有する。
【0049】
第16の発明の装置では、第15の発明の半導体装置において、前記一対の固定部が、それぞれ前記一対の平坦部へ、ネジで締結されることによって脱着自在に連結する。
【0050】
第17の発明の装置では、第15の発明の半導体装置において、前記一対の直立部と前記一対の固定部は、それぞれ前記一対の平坦部へ一体的に連結している。
【0051】
第18の発明の装置では、第15ないし第17のいずれかの発明の半導体装置において、前記一対の固定部が、それぞれ前記別の側壁面へ、ネジで締結されることによって脱着自在に固定される。
【0052】
第19の発明の装置では、第4の発明の半導体装置において、前記一対の固定部の各々が、前記フィン電極の前記一方主面に対向する表面に当接するとともに前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記支持部材は、(d-3) 前記フィン電極に固定され、前記突起部に着脱可能に係合することにより、前記突起部を、前記フィン電極の前記一方主面に対向する表面へ当接した状態で保持する係合部材を、さらに備える。
【0053】
第20の発明の装置では、第4の発明の半導体装置において、前記フィン電極の前記側壁面に対向する別の側壁面に窪み部が形成されており、前記一対の固定部は、前記窪み部へ挿入可能な一対の突起部を、それぞれ有しており、前記一対の突起部が前記窪み部へ着脱可能に挿入されることにより、前記一対の固定部が前記フィン電極へ固定される。
【0054】
第21の発明の装置は、第5の発明の半導体装置において、(f) 前記平坦部と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体、をさらに備える。
【0055】
第22の発明の装置では、第11の発明の半導体装置において、前記フィン電極は、前記側壁面にフィンを有しており、前記別の直立部には、前記フィンに対向する部分に開口する窓部が形成されている。
【0056】
第23の発明の装置では、第2、第4、第6ないし第9、第11、第13、第15ないし第20、および第22のいずれかの発明の半導体装置において、前記一対の直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【0057】
第24の発明の装置では、第5または第21の発明の半導体装置において、前記直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【0058】
第25の発明の装置では、第2、第4、第6ないし第9、第11、第13、第15ないし第20、および第22のいずれかの発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記一対の平坦部の前記一方向に沿った二つの端部の中で、前記一方主面の中心に近い側が、前記一対の直立部が連結する前記一端である。
【0059】
第26の発明の装置では、第5または第21の発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記平坦部の前記一方向に沿った二つの端部の中で、前記中心に近い側が、前記直立部が連結する前記一端である。
【0060】
第27の発明の装置では、第2ないし第4、第8、第9、第11、第13ないし第20、および第22のいずれかの発明の半導体装置において、前記スペーサが、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する3点以上の部位に分割配置されている。
【0061】
第28の発明の装置では、第2ないし第4、第8、第9、第11、第13ないし第20、および第22のいずれかの発明の半導体装置において、前記スペーサが、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在する。
【0062】
第29の発明の装置は、第1ないし第8、第10ないし第22、第24、および第26のいずれかの発明の半導体装置において、前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体を、さらに備える。
【0063】
第30の発明の装置では、第9または第29の発明の半導体装置において、前記回路基板の平面輪郭が対向する2辺を有し、前記回路基板の周縁の前記少なくとも一部が前記2辺である。
【0064】
第31の発明の装置では、第1ないし第30のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面と他方主面とに個別に配設された第1および第2配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第1配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第2配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された制御端子板である。
【0065】
第32の発明の装置では、第1ないし第30のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面に配設された第1および第2配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第1配線パターンのうち前記開口部の周縁部分に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第2配線パターンのうち前記開口部の周縁部分に配設された部分に接続された制御端子板である。
【0066】
第33の発明の装置では、第31または第32の発明の半導体装置において、前記主端子板と前記制御端子板とが、前記回路基板へネジで締結されている。
【0067】
第34の発明の装置では、第1ないし第33のいずれかの発明の半導体装置において、前記圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子である。
【0068】
【発明の実施の形態】
以下の実施の形態1〜16では、図38〜図44で示した背景技術としての半導体装置200からの特徴的な改良部分について、主として説明する。すなわち、特徴的な改良部分から外れた各種の構成要素については、以下の実施の形態では説明および図示を略しており、以下の実施の形態による半導体装置201〜216は、図38〜図44およびその説明をも含めて把握される。
【0069】
特に、実施の形態1〜14および16による半導体装置201〜214,216はいずれも、半導体装置200(図38〜図44)に含まれるGCTサイリスタ素子1を備えているが、GCTサイリスタ素子1の大半の要素、およびゲートドライブ基板7に搭載される一部の要素については、図示を略している。また、以下の図において、図38〜図44に示した半導体装置200と同一部分または相当部分(同一の機能をもつ部分)については、同一符号を付してその詳細な説明を略する。
【0070】
なお、本発明による半導体装置は、以下の実施の形態による半導体装置201〜216に限定されるものではない。例えば、GCTサイリスタ素子1は、広く一般の圧接型半導体素子へも拡張可能である。
【0071】
実施の形態1.
図1は、実施の形態1による半導体装置201を簡略的に示す斜視図である。GDU301は、半導体装置201からカソードフィン電極5を除いた部分に相当する。
【0072】
半導体装置201では半導体装置200と同様に、電気絶縁性のスペーサ37を介して一対の補強部材18がゲートドライブ基板7の上主面に固定されている。補強部材18は、ゲートドライブ基板7の上主面に平行に対向して延在する平坦部41と、その一端に連結しゲートドライブ基板7の上主面の上方へ直立した直立部40とを有している。
【0073】
スペーサ37は、一対の補強部材18の平坦部41とゲートドライブ基板7の上主面との間に介在し、一対の平坦部41とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結している。図1の例では、スペーサ37は、一対の平坦部41の各々ごとに、その延在方向に沿って離れた2点の部位に分割配置されている。これにより、一対の補強部材18は、ゲートドライブ基板7の湾曲を抑制する補強部材として機能を発揮する。
【0074】
直立部40は、図示しないビス31(図39)によって、カソードフィン電極5の側壁面に脱着可能に固定されている。これにより、一対の直立部40は、ゲートドライブ基板7をカソードフィン電極5へ支持する一対の支点として機能する。
【0075】
ゲートドライブ基板7には、GCTサイリスタ素子1を挿入するための開口部49が形成されており、一対の補強部材18は、それらの平坦部41が開口部49を挟んで対向する一対の部位において、上主面に対向しつつ開口部49の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部41は互いに平行に配置される。
【0076】
好ましくは図1が示すように、平坦部41の延在方向は、開口部49の中心、すなわちGCTサイリスタ素子1の中心と、ゲートドライブ基板7の中心とを結ぶ方向に設定される。図1の例では、ゲートドライブ基板7の平面輪郭は矩形であり、開口部49は、その中心がゲートドライブ基板7の中心から長手方向にずれた位置に形成されている。したがって、図1の例では、一対の平坦部41は、開口部49を挟んでゲートドライブ基板7の横方向に配置され、それらの延在方向は、ゲートドライブ基板7の長手方向に一致する。
【0077】
さらに、直立部40は、平坦部41の延在方向に沿った二つの端部の中で、ゲートドライブ基板7の中心に近い側において、平坦部41に連結している。一対の直立部40は、第1および第2の支点としてゲートドライブ基板7をカソードフィン電極5へ支持する役割を果たしているが、これらの支点がゲートドライブ基板7の中心に近い部位に設置されることで、振動にともなう一対の直立部40の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【0078】
ゲートドライブ基板7には、さらに電気絶縁性のスペーサ118が固定されている。また、カソードフィン電極5の底面(すなわち、ゲートドライブ基板7の上主面に対向する表面)には、スペーサ118に脱着可能に係合する係合部材119が固定されている。スペーサ118は、開口部49から見てゲートドライブ基板7の中心とは反対側の部位に設置されている。
【0079】
図2は、図1の方向Aから見たときの半導体装置201の部分側面図であり、スペーサ118および係合部材119を拡大して示している。スペーサ118は、その底部がゲートドライブ基板7の上主面にビス50で締結され、その頭部がカソードフィン電極5の底面に当接することにより、カソードフィン電極5とゲートドライブ基板7との間の間隔を保持している。スペーサ118の頭部には、補強部材18の延在方向に沿って、直立部40とは反対側へ向かって突起した突起部118aを有している。
【0080】
係合部材119は、弾性に優れる金属板で形成されており、カソードフィン電極5の底面にビス51により締結されている。係合部材119は、突起部118aに弾性復元力をもって着脱可能に係合することにより、突起部118aをカソードフィン電極5へ向かって押圧する。係合部材119の先端部には、突起部118aの脱着を容易にするために、ゲートドライブ基板7へ向かってある曲率をもって曲げられた導入部(R形状部)が形成されている。
【0081】
このように、スペーサ118と係合部材119とは、カソードフィン電極5へゲートドライブ基板7を脱着可能に固定する固定部材として機能する。そして、この固定部材は、一対の直立部40と共同して開口部49を囲む部位に配置されている。上記固定部材および一対の補強部材18は、開口部49を囲むように配置された3点以上の部位を支点としてカソードフィン電極5へゲートドライブ基板7を支持する支持部材として機能する。
【0082】
すなわち、半導体装置201では、第1および第2の支点としての一対の直立部40に、第3の支点としての突起部118aが加わることにより、開口部49を囲むように配置された3点の部位を支点として、ゲートドライブ基板7が回転の自由度を失うように安定的にカソードフィン電極5へ支持される。このため、振動をともなう半導体装置201の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板7の共振が、より効果的に抑制される。すなわち半導体装置201では、半導体装置200に比べて耐振性がさらに向上する。
【0083】
この目的のために、係合部材119の弾性復元力は、GDU301の重量、および加振条件にもとづいて、適切な強さに設定される。例えば、GDU301の重量が約1000gであれば、弾性復元力は、2〜3Kgfであれば十分である。
【0084】
GDU301をカソードフィン電極5へ装着することにより半導体装置201を組み立てる工程では、まず、一対の突起部118aが一対の係合部材119へ差し込まれることにより、GDU301の一端部がカソードフィン電極5へ固定される。つづいて、一対の直立部40が、ビス31によりカソードフィン電極5の側壁面に締結される(図39参照)。以上の簡単な工程によって、GDU301のカソードフィン電極5への固定が完了する。
【0085】
以上のように、半導体装置201は、差込装着による組み立てを容易に行うことができる。差込装着とは、図3に模式的に示すように、GDU301をカソードフィン電極5とアノードフィン電極6との間の隙間に、横方向から挿入することにより、半導体装置201(および複数の半導体装置201がスタックされた複合体)を組み立てる方式を意味する。図3が示すように、一般には複数のGDU301がカソードフィン電極5とアノードフィン電極6との間に挟み込まれ、これら全体が、バネ403を通じて一対のスタックプレート401,402によって押圧される。
【0086】
隣り合うGDU301に挟まれたフィン電極は、一方のGDU301に対してはカソードフィン電極5として機能し、他方のGDU301に対してはアノードフィン電極6として機能する。カソードフィン電極5およびアノードフィン電極6は、大電流に伴って発生する損失熱を分散かつ放散する役割を担っている。
【0087】
半導体装置201では、差込装着が容易に行い得るので、メンテナンスの作業性も向上する。すなわち、スタックプレート401,402による押圧力を解除するだけで、GDU301を取り外すことができ、GDU301をメンテナンスに供することができる。
【0088】
なお、半導体装置201のように、差込装着が可能な半導体装置では、いずれも、実施の形態5において説明する積み重ね装着をも行うことが可能である。
【0089】
実施の形態2.
図4は、実施の形態2による半導体装置202を簡略的に示す斜視図である。半導体装置202も、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU302は、半導体装置202からカソードフィン電極5を除いた部分に相当する。
【0090】
半導体装置202では、半導体装置201における一対の補強部材18に代えて、カソードフィン電極5の底面とゲートドライブ基板7の上主面との間に介在する一対の補強部材120が、電気絶縁性のスペーサ37を介してゲートドライブ基板7の上主面に固定されている。補強部材120は、ゲートドライブ基板7の上主面に平行に対向して延在しており、好ましくは金属で構成される。
【0091】
スペーサ37は、一対の補強部材120とゲートドライブ基板7の上主面との間に介在し、一対の補強部材120とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結する。図4の例では、スペーサ37は、一対の補強部材120の各々ごとに、その延在方向に沿って離れた2点の部位に分割配置されている。これにより、一対の補強部材120は、半導体装置201における一対の補強部材18と同様に、ゲートドライブ基板7の湾曲を抑制する補強部材として機能を発揮する。
【0092】
一対の補強部材120は、半導体装置201における一対の平坦部41と同様に、開口部49を挟んで対向する一対の部位において、上主面に対向しつつ開口部49の周縁に沿った一方向に延在するように配置されている。したがって、一対の補強部材120は互いに平行に配置される。また好ましくは、補強部材120の延在方向は、半導体装置201における一対の平坦部41と同様に、開口部49の中心と、ゲートドライブ基板7の中心とを結ぶ方向に設定される。
【0093】
一対の補強部材120は、カソードフィン電極5の底面とゲートドライブ基板7の上主面との間に介在し、その頭部はカソードフィン電極5の底面に密着する。カソードフィン電極5の底面には、一対の係合部材169が固定されており、これらの係合部材169が脱着可能に補強部材120の頭部へ係合することにより、ゲートドライブ基板7がカソードフィン電極5へ支持される。
【0094】
図5は、図4の方向Bから見たときの半導体装置202の部分側面図であり、補強部材120および係合部材169を拡大して示している。補強部材120は、断面「コ」の字型をなしており、その底部がスペーサ37を介してゲートドライブ基板7の上主面にビス52で締結され、その頭部がカソードフィン電極5の底面に面で密着することにより、カソードフィン電極5とゲートドライブ基板7との間の間隔を保持している。
【0095】
係合部材169は、弾性に優れる金属板で形成されており、カソードフィン電極5の底面にビス53により締結されている。係合部材169は、補強部材120の頭部に弾性復元力をもって、補強部材120の延在方向に摺動可能に係合することにより、補強部材120の頭部をカソードフィン電極5へ向かって押圧する。
【0096】
以上のように、半導体装置202では、一対の補強部材120が、カソードフィン電極5の底面に密着して固定されるので、一対の補強部材120の延在方向に沿って連続無限に分布する支点によってゲートドライブ基板7がカソードフィン電極5へ支持される。このため、ゲートドライブ基板7の共振が、効果的に抑制される。
【0097】
また、一対の係合部材169と一対の補強部材120とは、それらの延在方向に摺動可能に弾性復元力をもって係合するので、一対の補強部材120をそれらの延在方向に沿って一対の係合部材169へ差込み、摺動させるだけで、GDU302をカソードフィン電極5へ装着することが可能である。GDU302をカソードフィン電極5へ装着した後に、ネジ止め等の他の作業は不要である。このように、半導体装置202では、差込装着による組み立てを効率よく行うことが可能である。このことは同時に、メンテナンスの作業効率にも反映される。
【0098】
実施の形態3.
図6は、実施の形態3による半導体装置203を簡略的に示す斜視図である。半導体装置203も、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU303は、半導体装置203からカソードフィン電極5を除いた部分に相当する。
【0099】
半導体装置203では、半導体装置200の一対の補強部材18と同様に、一対の補強部材122がゲートドライブ基板7の上主面にスペーサ37を介して固定されている。補強部材122は、ゲートドライブ基板7の上主面に平行に対向して延在する平坦部41と、その一端に連結しゲートドライブ基板7の上主面の上方へ直立した直立部40とを有している。
【0100】
スペーサ37は、一対の平坦部41とゲートドライブ基板7の上主面との間に介在し、一対の平坦部41とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結している。図6の例では、スペーサ37は、一対の平坦部41の各々ごとに、その延在方向に沿って離れた2点の部位に分割配置されている。直立部40は、図示しないビス31(図39)によって、カソードフィン電極5の側壁面に脱着可能に固定されている。
【0101】
一対の平坦部41は、半導体装置201における一対の平坦部41と同様に、開口部49を挟んで対向する一対の部位において、上主面に対向しつつ開口部49の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部41は互いに平行に配置される。また好ましくは、平坦部41の延在方向は、半導体装置201における一対の平坦部41と同様に、開口部49の中心と、ゲートドライブ基板7の中心とを結ぶ方向に設定される。
【0102】
一対の平坦部41の各々には、その延在方向に沿って直立部40とは反対側の端部に連結する固定部123が設けられている。一対の固定部123は、好ましくは金属板で構成され、それぞれL字型に折り曲げられている。固定部123のうち、補強部材122の平坦部41に沿った底面部、およびゲートドライブ基板7の上主面の上方へ向かって直立する突起部には、それぞれビスを挿入するための貫通孔59,57が形成されている。
【0103】
図7は、図6の方向Cから見たときの半導体装置203の部分側面図であり、固定部123を拡大して示している。固定部123の底面部は、ビス54とナット55とによって、補強部材122の平坦部41へ締結されている。また、固定部123の突起部は、ビス56によって、カソードフィン電極5の側壁面に締結されている。このように、固定部123は、補強部材122とカソードフィン電極5のいずれにも、脱着可能に固定される。
【0104】
以上のように、半導体装置203では、第1および第2の支点としての一対の直立部40に、第3および第4の支点としての一対の固定部123の突起部が加わることにより、開口部49を囲むように配置された4点の部位を支点として、ゲートドライブ基板7が回転の自由度を失うように安定的にカソードフィン電極5へ支持される。このため、ゲートドライブ基板7の共振が、効果的に抑制される。また、一対の補強部材122に一対の固定部123を追加するだけで、共振現象を効果的に抑制する4点支持が実現するので、製造コストが低廉である。
【0105】
GDU303をカソードフィン電極5へ装着することにより半導体装置203を組み立てる工程では、まず一対の直立部40を、ビス31によりカソードフィン電極5の側壁面に締結した後(図39参照)に、固定部123を補強部材122およびカソードフィン電極5の双方に締結することにより、差込装着を行うことが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【0106】
また、好ましくは図6が示すように、補強部材122の平坦部41のうち、固定部123が取り付けられる側の端部は、ゲートドライブ基板7の端部から外側へはみだしている。これにより、GDU303をカソードフィン電極5と図示しないアノードフィン電極6との間に挿入した後に、固定部123を平坦部41へ固定する作業が容易化される。
【0107】
実施の形態4.
図8は、実施の形態4による半導体装置204を簡略的に示す斜視図である。半導体装置204も、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU304は、半導体装置204からカソードフィン電極5を除いた部分に相当する。
【0108】
半導体装置204では、半導体装置200の一対の補強部材18と同様に、一対の補強部材124がゲートドライブ基板7の上主面にスペーサ37を介して固定されている。補強部材124は、ゲートドライブ基板7の上主面に平行に対向して延在する平坦部41と、その一端に連結しゲートドライブ基板7の上主面の上方へ直立した直立部40とを有している。
【0109】
スペーサ37は、一対の平坦部41とゲートドライブ基板7の上主面との間に介在し、一対の平坦部41とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結している。図8の例では、スペーサ37は、一対の平坦部41の各々ごとに、その延在方向に沿って離れた2点の部位に分割配置されている。直立部40は、図示しないビス31(図39)によって、カソードフィン電極5の側壁面に脱着可能に固定されている。一対の平坦部41が配設される位置および方向は、実施の形態3と同様に設定される。
【0110】
一対の平坦部41の各々には、その延在方向に沿って直立部40とは反対側の端部に、固定部48が一体的に連結している。一対の固定部48の各々は、L字型に屈曲することにより、その頭部には、平坦部41の延在方向に沿って、直立部40とは反対側へ向かって突起した突起部を有している。また、カソードフィン電極5の底面には、固定部48に脱着可能に係合する係合部材125が固定されている。
【0111】
図9は、図8の切断線D1−D1に沿った半導体装置204の一部の断面図であり、固定部48と係合部材125とを拡大して示している。また、図10は、図8の方向D2から見たときの半導体装置204の部分側面図であり、係合部材125を拡大して示している。係合部材125はビス57によりカソードフィン電極5の底面に締結されている。また、固定部48の突起部は、係合部材125とカソードフィン電極5との間の間隙に挿入されることにより、カソードフィン電極5の底面に当接した状態で、カソードフィン電極5へ固定される。
【0112】
以上のように、半導体装置204では、第1および第2の支点としての一対の直立部40に、第3および第4の支点としての一対の固定部48の突起部が加わることにより、開口部49を囲むように配置された4点の部位を支点として、ゲートドライブ基板7が安定的にカソードフィン電極5へ支持される。このため、ゲートドライブ基板7の共振が、効果的に抑制される。
【0113】
GDU304をカソードフィン電極5へ装着することにより半導体装置204を組み立てる工程では、まず、一対の固定部48の突起部が一対の係合部材125へ差し込まれることにより、GDU304の一端部がカソードフィン電極5へ固定される。つづいて、一対の直立部40が、ビス31によりカソードフィン電極5の側壁面に締結される(図39参照)。以上の簡単な工程によって、GDU304のカソードフィン電極5への固定が完了する。このように、半導体装置204では、差込装着による組み立てが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【0114】
実施の形態5.
図11は、実施の形態5による半導体装置205を簡略的に示す斜視図である。GDU305は、半導体装置205からカソードフィン電極5を除いた部分に相当する。
【0115】
半導体装置205では、補強部材122に代えて補強部材126を備える点において、実施の形態3の半導体装置203とは特徴的に異なっている。補強部材126は、脱着可能な固定部123(図7)に代えて、平坦部41に一体的に連結する固定部42を備えている。固定部42は、直立部40と同等に形成される。したがって、補強部材126は、例えば金属板を「コ」の字型に折り曲げることによって、容易に形成することが可能である。固定部42にも、直立部40と同様にビスを挿入するための貫通孔が設けられている。一対の平坦部41が配設される位置および方向は、実施の形態3と同様に設定される。
【0116】
図12は、図11の方向Eから見たときの半導体装置205の部分側面図であり、補強部材126を拡大して示している。直立部40および固定部42は、それぞれビス31および58によって、カソードフィン電極5の互いに対向する一対の側壁面に締結されている。
【0117】
このように、半導体装置205においても、半導体装置203と同様に、開口部49を囲むように配置された4点の部位を支点として、ゲートドライブ基板7が安定的にカソードフィン電極5へ支持される。このため、ゲートドライブ基板7の共振が、より効果的に抑制される。また、一対の補強部材126だけで、共振現象を効果的に抑制する4点支持が実現するので、製造コストが低廉である。
【0118】
GDU305をカソードフィン電極5へ装着することにより半導体装置205を組み立てる工程では、積み重ね装着を用いることができる。すなわち、半導体装置205は、積み重ね装着による組み立てに適している。積み重ね装着とは、図13に模式的に示すように、GDU305とカソードフィン電極5(またはアノードフィン電極6)とを順に積み重ねてゆくことにより、半導体装置205(および複数の半導体装置205がスタックされた複合体)を組み立てる方式を意味する。スタックが完了した後に、スタックされた半導体装置205が、バネ403を通じて一対のスタックプレート401,402によって押圧される。
【0119】
実施の形態6.
図14は、実施の形態6による半導体装置206を簡略的に示す斜視図である。半導体装置206は、実施の形態5の半導体装置205と同様に、組み立て工程において積み重ね装着を可能とするように構成されている。GDU306は、半導体装置206からカソードフィン電極5を除いた部分に相当する。
【0120】
半導体装置206では、補強部材126に代えて補強部材127を備える点において、実施の形態5の半導体装置205とは特徴的に異なっている。補強部材127は、固定部42に代えて固定部43を備えている。固定部43は、平坦部41に一体的に連結し、「L」字状に屈曲することにより、その頭部に、平坦部41の延在方向に沿って、直立部40へ向かって突起した突起部を有している。補強部材127は、例えば金属板を折り曲げることによって、容易に形成することが可能である。直立部40が締結される側壁面に対向するカソードフィン電極5の別の側壁面には、一対の固定部43の突起部が挿入可能な一対の窪み部128が形成されている。
【0121】
図15は、図14の切断線F−Fに沿った半導体装置206の一部の断面図であり、補強部材127を拡大して示している。直立部40はビス31によりカソードフィン電極5に締結されており、固定部43の突起部は窪み部128に挿入されることにより、カソードフィン電極5に固定されている。このように、半導体装置206では、第1および第2の支点としての一対の直立部40に、第3および第4の支点としての一対の固定部43の突起部が加わることにより、開口部49を囲むように配置された4点の部位を支点として、ゲートドライブ基板7が安定的にカソードフィン電極5へ支持される。このため、ゲートドライブ基板7の共振が、効果的に抑制される。
【0122】
GDU306をカソードフィン電極5へ装着することにより半導体装置206を組み立てる工程では、積み重ね装着を用いることができる。すなわち、まず一対の固定部43の突起部を、一対の窪み部128へそれぞれ挿入した後に、一対の直立部40をビス31によりカソードフィン電極5へ締結するという手順を用いるとよい。ネジ止め作業は、一対の直立部40の固定の際にのみ行えば足りるので、組み立て工程が簡略化される。
【0123】
実施の形態7.
図16は、実施の形態7による半導体装置207を簡略的に示す斜視図である。また、図17は、図16の方向Gから見たときの半導体装置207の部分側面図である。半導体装置207は、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU307は、半導体装置207からカソードフィン電極5を除いた部分に相当する。
【0124】
半導体装置207では、半導体装置201における一対の補強部材18に代えて、補強部材129が、電気絶縁性のスペーサ37を介してゲートドライブ基板7の上主面に固定されている。補強部材129は、ゲートドライブ基板7の上主面のうち開口部49を囲む領域を覆うように配置された平板状の平坦部45と、平坦部45の一端に連結するとともに上主面の上方へ向かって直立した直立部44とを有している。なお、平坦部45には、開口部49に対面する位置に開口部49と同等の大きさの貫通穴46を設けている。
【0125】
直立部44には、複数の部位(図16の例では2個の部位)に貫通孔が設けられている。直立部44は、これらの貫通孔に挿入されるビス31によって、カソードフィン電極5の側壁面に締結される。すなわち、直立部44は、実施の形態1における直立部40と同様に、ゲートドライブ基板7をカソードフィン電極5の側壁面に脱着可能に固定する。補強部材129は、金属板を折り曲げることによって、安価に形成することができる。
【0126】
補強部材129は、絶縁性のスペーサ37を介してゲートドライブ基板7に固定されている。スペーサ37は、平坦部45とゲートドライブ基板7の上主面との間に介在し、平坦部45とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結している。また図16の例では、スペーサ37は、開口部49を囲むように離れた4点の部位に分割配置されている。
【0127】
好ましくは図16が示すように、直立部44は、開口部49の中心とゲートドライブ基板7の上主面の中心とを略結ぶ方向に沿った平坦部45の二つの端部のうち、上記中心に近い側の端部に連結している。直立部44の複数の締結部は、支点としてゲートドライブ基板7をカソードフィン電極5へ支持する役割を果たしているが、これらの支点がゲートドライブ基板7の中心に近い部位に設置されることで、振動にともなう一対の直立部40の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【0128】
補強部材129は、あたかも図38および図39に示した一対の補強部材18が、互いに一体的に連結したものと同等である。したがって、補強部材129は、一対の補強部材18に比べて、剛性が高いという利点がある。すなわち、補強部材129は、(搭載物をも含めた)ゲートドライブ基板7の剛性を、さらに高める役割をも果たす。このことも、ゲートドライブ基板7の共振の抑制に効果的に寄与する。
【0129】
また、直立部44をビス31によりカソードフィン電極5の側壁面に締結するだけで、差込装着によってGDU307をカソードフィン電極5へ容易に装着することができる。半導体装置207では、このように差込装着が容易に行い得るので、メンテナンスの作業性も向上する。
【0130】
実施の形態8.
図18および図19は、それぞれ、実施の形態8による半導体装置208を簡略的に示す斜視図および側面図である。図19は、図18の方向Hから見たときの半導体装置208の部分側面図に相当する。GDU308は、半導体装置208からカソードフィン電極5を除いた部分に相当する。
【0131】
半導体装置208では、実施の形態1の半導体装置201と同様に、一対の補強部材18が電気絶縁性のスペーサ37を介してゲートドライブ基板7に固定されている。一対の補強部材18の形状、および配置は、実施の形態1と同等に設定される。半導体装置208では、半導体装置201とは異なり、スペーサ118および係合部材119は設けられず、代わりに、スペーサ37が、一対の平坦部41の各々ごとに、その延在方向に沿って離れた3点の部位に分割配置されている。これにより、一対の補強部材18は、ゲートドライブ基板7の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板7の共振がさらに効果的に抑制される。
【0132】
また、ゲートドライブ基板7の上主面に沿って配置される図示しないIC(集積回路)、コンデンサ等の、制御回路を構成する回路要素を実装するための面積の損失を最小限にとどめることができる。
【0133】
実施の形態9.
図20および図21は、それぞれ、実施の形態9による半導体装置209を簡略的に示す斜視図および側面図である。図21は、図20の方向Iから見たときの半導体装置209の部分側面図に相当する。GDU309は、半導体装置209からカソードフィン電極5を除いた部分に相当する。
【0134】
半導体装置209では、実施の形態8の半導体装置208と同様に、一対の補強部材18が電気絶縁性のスペーサ130を介してゲートドライブ基板7に固定されている。一対の補強部材18の形状、および配置は、実施の形態8と同等に設定される。半導体装置209では、半導体装置208とは異なり、スペーサ37に代えてスペーサ130が用いられている。スペーサ130は、電気絶縁性であって、一対の平坦部41とゲートドライブ基板7の上主面との間に介在し、一対の平坦部41とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結する点では、スペーサ37と変わりがない。スペーサ130は、一対の平坦部41の各々ごとに、その延在方向に沿って平坦部41とゲートドライブ基板7の上主面とに密着するように、上記延在方向に沿って延在している点において、スペーサ37とは特徴的に異なっている。
【0135】
これにより、一対の補強部材18は、ゲートドライブ基板7の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板7の共振がさらに効果的に抑制される。特に、GCTサイリスタ素子1の端子部(すなわち、ゲートフランジ15および第1カソードフランジ14が接続される部分)に最も近い部位で、ゲートドライブ基板7が補強されるので、共振の抑制が効果的に行われる。
【0136】
実施の形態10.
図22は、実施の形態10による半導体装置210を簡略的に示す斜視図である。また、図23は、図22の切断線J−Jに沿った半導体装置210の一部の断面図である。半導体装置210は、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU310は、半導体装置210からカソードフィン電極5を除いた部分に相当する。
【0137】
半導体装置210では、実施の形態7の半導体装置207に、環状弾性体131が加えられている。環状弾性体131として、安価な市販のO−リングを用いることができる。環状弾性体131は、開口部49を包囲するように配設され、補強部材129の平坦部45とゲートドライブ基板7の上主面との間に押圧力をもって挟まれている。環状弾性体131は、補強部材129をスペーサ37を介してゲートドライブ基板7へビス33で締結する際に、平坦部45とゲートドライブ基板7との間に介挿される。したがって、補強部材129には、ビス33の締結力によって押圧力が付与される。
【0138】
このように半導体装置210では、補強部材129による補強の効果が、環状弾性体131によって、さらに高められる。その結果、共振現象がさらに効果的に抑制される。
【0139】
実施の形態11.
図24は、実施の形態11による半導体装置211を簡略的に示す斜視図である。また、図25は、図24の切断線K−Kに沿った半導体装置211の一部の断面図である。半導体装置211は、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU311は、半導体装置211からカソードフィン電極5を除いた部分に相当する。
【0140】
半導体装置211では、実施の形態1の半導体装置201と同様に、一対の補強部材18が電気絶縁性のスペーサ37を介してゲートドライブ基板7に固定されている。一対の補強部材18の輪郭形状、および配置は、実施の形態1と同等に設定される。
【0141】
半導体装置211では、半導体装置201とは異なり、平坦部41にその延在方向に沿って配列する複数の貫通孔132が設けられている。このため、補強部材18による補強の効果を余り低減することなく、搭載物をも含めた回路基板の軽量化が達成される。これにより、振動をともなう半導体装置211の使用環境の下において、ゲートドライブ基板7を支持する一対の支点としての一対の直立部40の周りに発生するモーメントが低減される。その結果、共振現象がさらに効果的に抑制される。
【0142】
実施の形態12.
図26および図27は、それぞれ、実施の形態12による半導体装置212を簡略的に示す斜視図および側面図である。図27は、図26の方向Lから見たときの半導体装置212の部分側面図に相当する。半導体装置212は、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU312は、半導体装置212からカソードフィン電極5を除いた部分に相当する。
【0143】
半導体装置212では、ゲートドライブ基板7に枠体133が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図26および図27では、枠体133が、背景技術としての半導体装置200へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【0144】
枠体133は、ゲートドライブ基板7の周縁の少なくとも一部に沿うように、かつ、この少なくとも一部に密着するように、ゲートドライブ基板7に固定されている。枠体133は、好ましくは図27が示すように「コ」の字型の断面形状を有し、ゲートドライブ基板7の周縁部にはめ込まれる。これにより、ゲートドライブ基板7の剛性が高められるので、共振現象が効果的に抑制される。
【0145】
枠体133は、金属の角材に溝を形成することにより、安価に得ることができる。この場合、ゲートドライブ基板7に配設される図示しない配線パターンの電気的短絡を防止するために、枠体133とゲートドライブ基板7との間には、絶縁処理が施される。
【0146】
また、好ましくは図26が示すように、枠体133はゲートドライブ基板7の対向する2辺に沿って取り付けられている。それにより、ゲートドライブ基板7の剛性がさらに効果的に高められ、共振現象がさらに効果的に抑制される。
【0147】
実施の形態13.
図28および図29は、それぞれ、実施の形態13による半導体装置213を簡略的に示す斜視図および側面図である。図29は、図28の方向Mから見たときの半導体装置213の部分側面図に相当する。半導体装置213は、実施の形態5の半導体装置205と同様に、組み立て工程において積み重ね装着を行うのに適している。GDU313は、半導体装置213からカソードフィン電極5を除いた部分に相当する。
【0148】
半導体装置213では、ゲートドライブ基板7に補強部材18およびスペーサ37が設けられず、代わりに、スペーサ134が設けられる点において、背景技術としての半導体装置200とは特徴的に異なっている。スペーサ134は、電気絶縁性であって、開口部49を囲むように離れた4点以上(図28では4点)の部位に配置され、カソードフィン電極5の底面とゲートドライブ基板7の上主面とに当接している。カソードフィン電極5とゲートドライブ基板7とは、スペーサ134を挟んで、ビス62で互いに締結されている。
【0149】
すなわち、スペーサ134は、カソードフィン電極5の底面とゲートドライブ基板7の上主面との間に介在し、カソードフィン電極5とゲートドライブ基板7とを、互いの間隔を保持しつつ脱着可能に固定的に連結する。スペーサ134は、好ましくは図28が示すように、円筒型に成型されている。
【0150】
半導体装置213では、以上のように、開口部49を囲むように配置された少なくとも4点の部位を支点として、ゲートドライブ基板7が安定的にカソードフィン電極5へ支持される。このため、振動をともなう半導体装置213の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板7の共振が、より効果的に抑制される。すなわち半導体装置213では、半導体装置200に比べて耐振性が向上する。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【0151】
実施の形態14.
図30は、実施の形態14による半導体装置214を簡略的に示す斜視図である。また、図31は、図30の方向N1から見たときの半導体装置214の部分側面図である。さらに、図32は、図30の方向N2から見たときの半導体装置214の部分側面図である。半導体装置214は、実施の形態1の半導体装置201と同様に、組み立て工程において差込装着を可能とするように構成されている。GDU314は、半導体装置214からカソードフィン電極5を除いた部分に相当する。
【0152】
半導体装置214では、ゲートドライブ基板7に補強部材135が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図30〜図32では、補強部材135が、背景技術としての半導体装置200へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【0153】
補強部材135は、ゲートドライブ基板7の上主面のうち、カソードフィン電極5に対向しない部分に対向するように配置された平板状の平坦部170と、平坦部170の一端に連結するとともにゲートドライブ基板7の上主面の上方へ向かって直立した直立部171とを有している。直立部171には、複数の部位(図30の例では2個の部位)に貫通孔173が設けられている。直立部171は、貫通孔173に挿入されるビス174によって、補強部材18の直立部40が固定されるカソードフィン電極5の側壁面に、直立部40と並んで締結される。補強部材135は、金属板を折り曲げることによって、安価に形成することができる。
【0154】
補強部材135は、スペーサを介してゲートドライブ基板7に固定されている。これにより、補強部材135の直立部44は、補強部材18の直立部40と同様に、ゲートドライブ基板7をカソードフィン電極5の側壁面に脱着可能に固定する機能を果たす。スペーサは、平坦部170とゲートドライブ基板7の上主面との間に介在し、平坦部170とゲートドライブ基板7とを、互いの間隔を保持しつつ固定的に連結する。
【0155】
図30の例では、このスペーサとして、トランジスタ35(図38)を取り付けるための壁状部材34が用いられている。このため、壁状部材34の他に、別途スペーサを準備する必要がなく、部品点数を節減することができると同時に、制御回路を実装するためのゲートドライブ基板7の面積の損失を抑えることができる。
【0156】
一対の壁状部材34は、互いに平行に並んでいるため、補強部材135はゲートドライブ基板7へ安定的に固定される。一般に、補強部材135とゲートドライブ基板7との間に介在するスペーサは、一直線上に並ばないように離れた少なくとも4点を含む部位に配置されればよい。例えば実施の形態13のスペーサ134のように、4点の部位にスペーサが分割配置されていても良い。図30の壁状部材34は、一方向に延在しているため、単独で複数の部位を含んでいる。
【0157】
半導体装置214では、補強部材135が設けられることにより、ゲートドライブ基板7の剛性が高められる。このため、ゲートドライブ基板7の共振が、効果的に抑制される。
【0158】
ゲートドライブ基板7に搭載される図示しない制御回路、入力端子および出力端子による制約のために、搭載物を含めたゲートドライブ基板7の重心をGCTサイリスタ素子1の重心に一致させることは、背景技術の半導体装置200に限らず、一般に困難である。このことが、共振現象の一因となっている。半導体装置214では、補強部材135がカソードフィン電極5へ接続されるので、重心のずれにも関わらず、共振現象が効果的に抑制される。特に、開口部49の中心すなわちGCTサイリスタ素子1の重心から最も離れ、重量比の大きい部分が補強されるので、低周波領域での共振の抑制に効果的である。
【0159】
また、補強部材18の直立部40と補強部材135の直立部171とを、ともにカソードフィン電極5の同一の側壁面に締結することにより、ゲートドライブ基板7のカソードフィン電極5への支持が実現するので、半導体装置214の組み立て工程において、差込装着を容易に行うことが可能となる。
【0160】
カソードフィン電極5は、空冷型である場合には、その側壁面には、熱の放散を効果的なものとするために、フィン175(図32)が設けられる。このため、補強部材135の直立部171には、フィン175に対向する部分に開口する窓部172が設けられるのが望ましい。これにより、カソードフィン電極5による放熱が効果的に行われる。
【0161】
実施の形態15.
図33は、実施の形態15による半導体装置215の縦断面図である。GDU315は、半導体装置215からカソードフィン電極5およびアノードフィン電極6を除いた部分に相当する。半導体装置215は、GCTサイリスタ素子1の第1カソードフランジ(主端子板)14およびゲートフランジ(制御端子板)15の構造、およびゲートドライブ基板7に配設される配線パターンの構造において、背景技術としての半導体装置200とは特徴的に異なっている。半導体装置215におけるこれらの特徴は、他のすべての実施の形態の半導体装置と組み合わせて実施することが可能である。
【0162】
半導体装置215では、半導体装置200の第1カソードフランジ14に代えて、図34が示すカソードフランジ(主端子板)137が用いられる。カソードフランジ137は、導電性で円盤状の薄板をカップ状に成型し、外周に沿って配列する複数の貫通孔182を形成することによって得られる。カソードフランジ137の中央部(すなわちカップの底部)は、カソードポスト電極2とカソードフィン電極5との間に挟まれている。また、半導体装置200のゲートフランジ15に代えて、図33が示す環状のゲートフランジ(制御端子板)141が用いられる。
【0163】
図35は、半導体装置215の部分断面図であり、ゲートドライブ基板7の開口部49の周縁付近を拡大して示している。ゲートドライブ基板7では、絶縁基板181の上主面と下主面とに、配線パターン136,138が、それぞれ配設されている。図35では、ゲートドライブ基板7の上主面が下方に向くように描かれている。カソードフランジ137の外周に沿った環状の領域は、配線パターン136のうち開口部49の周縁に沿って環状に配設された部分に接続されている。
【0164】
環状のゲートフランジ141のうち、内周に沿った環状の領域は、半導体装置200のゲートフランジ15と同様に、半導体基板24に接続されている(図33)。ゲートフランジ141の外周に沿った環状の領域は、配線パターン138のうち、開口部49の周縁に沿って環状に配設された部分に接続されている(図35)。ゲートフランジ141にも、カソードフランジ137と同様に、その外周に沿って配列する複数の貫通孔183が設けられている。カソードフランジ137およびゲートフランジ141は、絶縁筒184を介して貫通孔182,183に介挿されるビス140によって、ゲートドライブ基板7の一対の主面に締結される。配線パターン138に対してゲートフランジ141が均一に接触するように、ビス140のフランジ部とゲートフランジ141との間に、ゲートフランジ押さえリング185が挟み込まれている。
【0165】
半導体装置215では、カソードフランジ137とゲートフランジ141とが、ゲートドライブ基板7の開口部49の周縁に沿った環状の領域で配線パターン136,138に接続されているので、制御回路と半導体基板24との間に介在するインダクタンスが低く抑えられる。このため、GCTサイリスタ素子1の動作速度を高めることができる。
【0166】
実施の形態16.
図36は、実施の形態16による半導体装置216を簡略的に示す斜視図である。また、図37は、図36の切断線P−Pに沿った半導体装置216の一部の断面図である。半導体装置216は、実施の形態5の半導体装置205と同様に、組み立て工程において積み重ね装着を行うのに適している。GDU316は、半導体装置216からカソードフィン電極5およびアノードフィン電極6を除いた部分に相当する。
【0167】
半導体装置216では、ゲートドライブ基板7に補強部材18およびスペーサ37が設けられず、代わりに、環状弾性体142が設けられる点において、背景技術としての半導体装置200とは特徴的に異なっている。一対の環状弾性体142は、いずれも開口部49を包囲するように配設されている。一方の環状弾性体142は、カソードフィン電極5の底面とゲートドライブ基板7の上主面との間に押圧力をもって挟まれている。他方の環状弾性体142は、アノードフィン電極6の上面(ゲートドライブ基板7の下主面に対向する表面)とゲートドライブ基板7の下主面との間に押圧力をもって挟まれている。
【0168】
半導体装置216では、以上のように一対のフィン電極5,6とゲートドライブ基板7との間に一対の環状弾性体142が介挿されるので、ゲートドライブ基板7の共振が抑制される。一対の環状弾性体142として、いずれも安価な市販のO−リングを用いることができる。
【0169】
半導体装置216を組み立てる工程では、まず、アノードフィン電極6の上面に環状弾性体142が載置された後、環状弾性体142の内側に、GDU316がセットされる。つづいて、GDU316のカソードポスト電極2(図40)の上に、別の環状弾性体142が載置された後、その上にカソードフィン電極5が積み重ねられる。このようにして、積み重ね装着を用いて半導体装置216を容易に組み立てることが可能である。
【0170】
変形例.
上記実施の形態では、平坦部41または補強部材120を支持するスペーサ37が、2点の部位に分割配置された形態(実施の形態1〜6、12,14)、3点の部位に分割配置された形態(実施の形態8)、および、一方向に延在する形態(実施の形態9)を示した。これらは、スペーサが一方向に沿って離れた少なくとも2点を含む部位に配設されていると、一般的に表現することができる。例えば、実施の形態9では、延在方向に沿った連続無限の点(すなわち、少なくとも2点)を含む部位にスペーサ130が配設されている。
【0171】
同様に、実施の形態7および10のスペーサ37、実施の形態13のスペーサ134についても、一般に、開口部49を囲むように互いに離れた少なくとも4点を含む部位に配置された形態を採ることが可能である。例えば、開口部49の周りの4点を超える部位にスペーサが分割配置された形態、あるいは開口部49の周りに沿って延在するようにスペーサが配置された形態を採ることが可能である。
【0172】
【発明の効果】
第1の発明の装置では、圧接型半導体素子に接続される回路基板が、圧接型半導体素子を介挿するための開口部を囲むように配置された3点以上の部位を支点として、回路基板が回転の自由度を失うように安定的にフィン電極へ支持される。このため、振動をともなう半導体装置の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、回路基板の共振現象が抑制される。すなわち、耐振性に優れた半導体装置が得られる。
【0173】
第2の発明の装置では、一対の補強部材とスペーサとによって、(搭載物をも含めた)回路基板の剛性が高められるので、共振現象がさらに抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【0174】
第3の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材が、フィン電極の回路基板へ対向する表面に脱着可能に密着して固定されるので、支点が連続無限に分布することとなり、共振現象の抑制効果がさらに高められる。
【0175】
第4の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材に一対の固定部材を追加するだけで、共振現象を効果的に抑制する4点支持が実現するので、製造コストが低廉である。
【0176】
第5の発明の装置では、補強部材とスペーサとによって回路基板の剛性が高められるので、共振現象が抑制される。特に、補強部材が開口部を囲む領域を覆うように配置された平板状の平坦部を有するので、剛性が効果的に高められる。
【0177】
第6の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材ごとに3点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、(搭載物をも含めた)回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【0178】
第7の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【0179】
第8の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。さらに、補強部材には、その延在方向に沿って配列する複数の貫通孔が設けられているので、搭載物をも含めた回路基板の軽量化が達成される。これにより、共振現象がさらに効果的に抑制される。
【0180】
第9の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象が抑制される。
【0181】
第10の発明の装置では、スペーサによって少なくとも4支点による支持が実現するので、共振現象がさらに抑制される。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【0182】
第11の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、別の補強部材と別のスペーサとによって、回路基板の剛性がさらに高められるので、共振現象がさらに効果的に抑制される。さらに、一対の補強部材の一対の直立部および別の補強部材の直立部が、フィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【0183】
第12の発明の装置では、一対のフィン電極と回路基板との間に一対の環状弾性体が介挿されるので、回路基板の共振現象が抑制される。
【0184】
第13の発明の装置では、補強部材の直立部とは反対側へ向かって突起した突起部と、弾性復元力をもって突起部へ係合する係合部材とによって、第3の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【0185】
第14の発明の装置では、弾性復元力をもって摺動可能に一対の補強部材に係合する一対の係合部材によって、一対の補強部材がフィン電極へ固定されるので、半導体装置の組み立て工程において、差込装着を容易に行うことが可能となる。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【0186】
第15の発明の装置では、一対の直立部と、同様の一対の突起部とによって、フィン電極の対向する一対の側壁面に、一対の補強部材が脱着可能に固定されるので、一対の補強部材のフィン電極への固定が容易である。
【0187】
第16の発明の装置では、一対の固定部が、それぞれ一対の平坦部へ、ネジで締結されることによって脱着自在に連結するので、半導体装置の組み立て工程において、差込装着を行うことが可能である。
【0188】
第17の発明の装置では、一対の直立部と一対の固定部が、それぞれ一対の平坦部へ一体的に連結しているので、半導体装置の組み立て工程において、積み重ね装着を行うことが可能である。また、補強部材を一体的に形成できるので、部品点数を低減して、製造コストを節減することができる。
【0189】
第18の発明の装置では、一対の固定部がフィン電極の側壁面へ、ネジで締結されることによって脱着自在に固定されるので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【0190】
第19の発明の装置では、一対の直立部とは反対側へ向かって突起した一対の突起部と、これら突起部へ脱着可能に係合する一対の係合部材とによって、第3および第4の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【0191】
第20の発明の装置では、フィン電極に設けられた窪み部へ一対の突起部が挿入されることにより、第3および第4の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程において、積み重ね装着が容易に行い得るので、組み立て効率が高められるとともに、組み立てコストが節減される。
【0192】
第21の発明の装置では、補強部材の平坦部と回路基板との間に、環状弾性体が挟み込まれるので、回路基板の共振現象がさらに効果的に抑制される。
【0193】
第22の発明の装置では、フィン電極にフィンが設けられ、別の補強部材に設けられた直立部には、フィンに対向する窓部が形成されているので、フィン電極による放熱が効果的に行われる。
【0194】
第23の発明の装置では、一対の直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【0195】
第24の発明の装置では、直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【0196】
第25の発明の装置では、一対の直立部が回路基板の中心に近い部位に位置するので、振動にともなう一対の直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【0197】
第26の発明の装置では、直立部が回路基板の中心に近い部位に位置するので、振動にともなう直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【0198】
第27の発明の装置では、スペーサが、各補強部材ごとに3点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【0199】
第28の発明の装置では、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【0200】
第29の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【0201】
第30の発明の装置では、回路基板の対向する2辺に密着するように、枠体が回路基板に固定されているので、回路基板の剛性がさらに高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【0202】
第31の発明の装置では、主端子板と制御端子板とが、回路基板の開口部の周縁に沿った環状の領域で配線パターンに接続されているので、制御回路と半導体基板との間に介在するインダクタンスが低く抑えられる。このため、圧接型半導体素子の動作速度を高めることができ、ゲート転流型ターンオフ素子の使用にも適する。
【0203】
第32の発明の装置では、主端子板と制御端子板とがいずれも、回路基板の一方主面の上に配設された配線パターンに接続されているので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【0204】
第33の発明の装置では、主端子板と制御端子板とが、回路基板へネジで締結されているので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率がさらに向上するとともに、組み立てコストがさらに節減される。
【0205】
第34の発明の装置では、圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子であるので、ターンオフ特性を向上させることができる。また、それにともなって、半導体基板における過度の局部発熱を抑制することができるので、大電流の制御への用途にも適する。
【図面の簡単な説明】
【図1】 実施の形態1の半導体装置の斜視図である。
【図2】 図1の方向Aから見た半導体装置の部分側面図である。
【図3】 図1の半導体装置の組み立て工程を示す説明図である。
【図4】 実施の形態2の半導体装置の斜視図である。
【図5】 図4の方向Bから見た半導体装置の部分側面図である。
【図6】 実施の形態3の半導体装置の斜視図である。
【図7】 図6の方向Cから見た半導体装置の部分側面図である。
【図8】 実施の形態4の半導体装置の斜視図である。
【図9】 図8の切断線D1−D1に沿った半導体装置の部分断面図である。
【図10】 図8の方向D2から見た半導体装置の部分側面図である。
【図11】 実施の形態5の半導体装置の斜視図である。
【図12】 図11の方向D2から見た半導体装置の部分側面図である。
【図13】 図11の半導体装置の組み立て工程を示す説明図である。
【図14】 実施の形態6の半導体装置の斜視図である。
【図15】 図14の切断線F−Fに沿った半導体装置の部分断面図である。
【図16】 実施の形態7の半導体装置の斜視図である。
【図17】 図16の方向Gから見た半導体装置の部分側面図である。
【図18】 実施の形態8の半導体装置の斜視図である。
【図19】 図18の方向Hから見た半導体装置の部分側面図である。
【図20】 実施の形態9の半導体装置の斜視図である。
【図21】 図20の方向Iから見た半導体装置の部分側面図である。
【図22】 実施の形態10の半導体装置の斜視図である。
【図23】 図22の切断線J−Jに沿った半導体装置の部分断面図である。
【図24】 実施の形態11の半導体装置の斜視図である。
【図25】 図24の切断線K−Kに沿った半導体装置の部分断面図である。
【図26】 実施の形態12の半導体装置の斜視図である。
【図27】 図26の方向Lから見た半導体装置の部分側面図である。
【図28】 実施の形態13の半導体装置の斜視図である。
【図29】 図28の方向Mから見た半導体装置の部分側面図である。
【図30】 実施の形態14の半導体装置の斜視図である。
【図31】 図30の方向N1から見た半導体装置の部分側面図である。
【図32】 図30の方向N2から見た半導体装置の部分側面図である。
【図33】 実施の形態15の半導体装置の縦断面図である。
【図34】 図33の半導体装置のカソードフランジの斜視図である。
【図35】 図33の半導体装置の部分拡大断面図である。
【図36】 実施の形態16の半導体装置の斜視図である。
【図37】 図36の切断線P−Pに沿った半導体装置の部分断面図である。
【図38】 背景技術としての半導体装置の上面図である。
【図39】 図38の半導体装置の側面図である。
【図40】 図38のGCTサイリスタ素子の縦断面図である。
【図41】 図40のGCTサイリスタ素子の一部拡大図である。
【図42】 図40のGCTサイリスタ素子の一部拡大図である。
【図43】 図40のカソードフランジの斜視図である。
【図44】 図40のゲートフランジの斜視図である。
【符号の説明】
1 GCTサイリスタ素子(圧接型半導体素子)、2 カソードポスト電極(一方主電極)、3 アノードポスト電極(他方主電極)、5 カソードフィン電極(フィン電極)、7 ゲートドライブ基板(回路基板)、7a,136 第1配線パターン、7b,138 第2配線パターン、9,12,31,33,50,51,52,53,54,56,57,58、62,140,174,175ビス(ネジ)、14,137 カソードフランジ(主端子板)、15,141ゲートフランジ(制御端子,制御端子板)、14d,15c 枝状突起部、18,120,122,124,126,127,129,135 補強部材、24 半導体基板、34,37,118,130,134 スペーサ、41,45,170 平坦部、40,44,171 直立部、49 開口部、42,43,48,123 固定部、118a 突起部、119,125,169 係合部材、128 窪み部、131,142 環状弾性体、132 貫通孔、133 枠体、172 窓部、175 フィン。
Claims (34)
- (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を囲むように配置された3点以上の部位を支点として、前記フィン電極へ前記回路基板を支持する支持部材と、を備える半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、
(d-3) 前記一対の直立部と共同して前記開口部を囲む部位において、前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定する固定部材と、を備える、請求項1に記載の半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記フィン電極と前記一方主面との間に介在し、前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って前記フィン電極の前記一方主面に対向する表面に脱着可能に密着して固定された一対の補強部材と、
(d-2) 前記一対の補強部材と前記一方主面との間に介在し、前記一対の補強部材と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の補強部材の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える、請求項1に記載の半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、前記一対の平坦部の前記一方向に沿った他端に、それぞれ連結するとともに前記フィン電極に脱着可能に固定される一対の固定部と、を有する一対の補強部材と、
(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える、請求項1に記載の半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記一方主面の前記開口部を囲む領域を覆うように配置された平板状の平坦部と、当該平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される直立部と、を有する補強部材と、
(e) 前記平坦部と前記一方主面との間に介在し、前記平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記開口部を囲むように互いに離れた少なくとも4点を含む部位に配置されたスペーサと、を備え、
前記平坦部には、前記開口部に対面する位置に前記開口部と同等の大きさの貫通孔を有する、半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する3点以上の部位に分割配置されたスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在するスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って配列する複数の貫通孔が設けられた一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、
(f) 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体と、を備える半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を囲むように離れた4点以上の部位において前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定的に連結するスペーサと、を備える、請求項1に記載の半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも2点を含む部位に配置されたスペーサと、
(f) 前記一方主面の中で前記フィン電極に対向しない部分に対向するように配置された平板状の別の平坦部と、当該別の平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の前記側壁面に脱着可能に固定される別の直立部と、を有する別の補強部材と、
(g) 前記別の平坦部と前記一方主面との間に介在し、前記別の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、一直線上に並ばないように離れた少なくとも4点を含む部位に配置された別のスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記一対の主電極の他方主電極に当接し前記回路基板の前記一対の主面の他方主面に対向する別のフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記フィン電極と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体と、
(e) 前記別のフィン電極と前記他方主面との間に押圧力をもって挟まれ、前記開口部を包囲する別の環状弾性体と、を備える半導体装置。 - 前記固定部材が、
(d-3-1) 前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記回路基板に固定され、前記フィン電極の前記一方主面に対向する表面に当接して、前記フィン電極と前記回路基板との間の間隔を保持するスペーサと、
(d-3-2) 前記フィン電極に固定され、前記突起部に弾性復元力をもって着脱可能に係合することにより、前記突起部を前記フィン電極へ向かって押圧する係合部材と、を備える、請求項2に記載の半導体装置。 - 前記支持部材が、
(d-3) 前記フィン電極に固定され、前記一対の補強部材に弾性復元力をもって前記一方向に摺動可能に係合することにより、前記一対の補強部材を前記フィン電極へ向かって押圧する一対の係合部材を、さらに備え、
前記一対の補強部材は、前記一対の係合部材によって、前記フィン電極の前記一方主面に対向する前記表面に密着して固定されている、請求項3に記載の半導体装置。 - 前記一対の固定部は、前記一方主面の上方へ向かって直立して前記フィン電極の前記側壁面に対向する別の側壁面に脱着可能に固定される一対の突起部を有する、請求項4に記載の半導体装置。
- 前記一対の固定部は、それぞれ前記一対の平坦部へ、ネジで締結されることによって脱着自在に連結する、請求項15に記載の半導体装置。
- 前記一対の直立部と前記一対の固定部は、それぞれ前記一対の平坦部へ一体的に連結している、請求項15に記載の半導体装置。
- 前記一対の固定部は、それぞれ前記別の側壁面へ、ネジで締結されることによって脱着自在に固定される、請求項15ないし請求項17のいずれかに記載の半導体装置。
- 前記一対の固定部の各々は、前記フィン電極の前記一方主面に対向する表面に当接するとともに前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、
前記支持部材は、
(d-3) 前記フィン電極に固定され、前記突起部に着脱可能に係合することにより、前記突起部を、前記フィン電極の前記一方主面に対向する表面へ当接した状態で保持する係合部材を、さらに備える、請求項4に記載の半導体装置。 - 前記フィン電極の前記側壁面に対向する別の側壁面に窪み部が形成されており、
前記一対の固定部は、前記窪み部へ挿入可能な一対の突起部を、それぞれ有しており、
前記一対の突起部が前記窪み部へ着脱可能に挿入されることにより、前記一対の固定部が前記フィン電極へ固定される、請求項4に記載の半導体装置。 - (f) 前記平坦部と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体、をさらに備える、請求項5に記載の半導体装置。
- 前記フィン電極は、前記側壁面にフィンを有しており、
前記別の直立部には、前記フィンに対向する部分に開口する窓部が形成されている、請求項11に記載の半導体装置。 - 前記一対の直立部は、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される、請求項2、請求項4、請求項6ないし請求項9、請求項11、請求項13、請求項15ないし請求項20、および請求項22のいずれかに記載の半導体装置。
- 前記直立部は、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される、請求項5または請求項21に記載の半導体装置。
- 前記一方向は前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記一対の平坦部の前記一方向に沿った二つの端部の中で、前記一方主面の中心に近い側が、前記一対の直立部が連結する前記一端である、請求項2、請求項4、請求項6ないし請求項9、請求項11、請求項13、請求項15ないし請求項20、および請求項22のいずれかに記載の半導体装置。
- 前記一方向は前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記平坦部の前記一方向に沿った二つの端部の中で、前記中心に近い側が、前記直立部が連結する前記一端である、請求項5または請求項21に記載の半導体装置。
- 前記スペーサは、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する3点以上の部位に分割配置されている、請求項2ないし請求項4、請求項8、請求項9、請求項11、請求項13ないし請求項20、および請求項22のいずれかに記載の半導体装置。
- 前記スペーサは、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在する、請求項2ないし請求項4、請求項8、請求項9、請求項11、請求項13ないし請求項20、および請求項22のいずれかに記載の半導体装置。
- 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体を、さらに備える、請求項1ないし請求項8、請求項10ないし請求項22、請求項24、および請求項26のいずれかに記載の半導体装置。
- 前記回路基板の平面輪郭が対向する2辺を有し、前記回路基板の周縁の前記少なくとも一部が前記2辺である、請求項9または請求項29に記載の半導体装置。
- 前記半導体基板が、前記一方主面と他方主面とに個別に配設された第1および第2配線パターンを有しており、
前記圧接型半導体素子が、
前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第1配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された主端子板を、さらに備え、
前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、
前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第2配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された制御端子板である、請求項1ないし請求項30のいずれかに記載の半導体装置。 - 前記半導体基板が、前記一方主面に配設された第1および第2配線パターンを有しており、
前記圧接型半導体素子が、
前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第1配線パターンのうち前記開口部の周縁部分に配設された部分に接続された主端子板を、さらに備え、
前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、
前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第2配線パターンのうち前記開口部の周縁部分に配設された部分に接続された制御端子板である、請求項1ないし請求項30のいずれかに記載の半導体装置。 - 前記主端子板と前記制御端子板とが、前記回路基板へネジで締結されている、請求項31または請求項32に記載の半導体装置。
- 前記圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子である、請求項1ないし請求項33のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296304A JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
US09/822,342 US6624448B2 (en) | 2000-09-28 | 2001-04-02 | Semiconductor device with multiple supporting points |
CA002349059A CA2349059C (en) | 2000-09-28 | 2001-05-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296304A JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110903A JP2002110903A (ja) | 2002-04-12 |
JP4152575B2 true JP4152575B2 (ja) | 2008-09-17 |
Family
ID=18778597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000296304A Expired - Lifetime JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6624448B2 (ja) |
JP (1) | JP4152575B2 (ja) |
CA (1) | CA2349059C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1852565B1 (en) * | 2006-05-02 | 2017-03-15 | 3M Innovative Properties Company | A sealed housing and a combination of the sealed housing and a door |
US8135352B2 (en) | 2006-05-02 | 2012-03-13 | 3M Innovative Properties Company | Telecommunication enclosure monitoring system |
US20080310095A1 (en) * | 2007-06-12 | 2008-12-18 | Adlink Technology Inc. | Multi-stack storage module board assembly |
TWM336561U (en) * | 2007-11-05 | 2008-07-11 | Hon Hai Prec Ind Co Ltd | Electrical connector |
TWM351389U (en) * | 2008-09-01 | 2009-02-21 | Aopen Inc | Computer enclosure and computer |
JP2013008784A (ja) | 2011-06-23 | 2013-01-10 | Mitsubishi Electric Corp | 圧接型半導体装置 |
CN103109366B (zh) * | 2011-09-13 | 2014-07-23 | 丰田自动车株式会社 | 半导体模块 |
KR101301387B1 (ko) * | 2011-09-16 | 2013-08-28 | 삼성전기주식회사 | 전력 반도체 모듈 |
JP6491528B2 (ja) * | 2015-04-24 | 2019-03-27 | 株式会社日立製作所 | 電力変換装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046060A (ja) * | 1983-08-24 | 1985-03-12 | Matsushita Electric Ind Co Ltd | 太陽電池モジュ−ルの架設方法 |
JPH0744191B2 (ja) * | 1989-12-15 | 1995-05-15 | 三菱電機株式会社 | 半導体装置およびそのための電極ブロック |
US5930114A (en) * | 1997-10-23 | 1999-07-27 | Thermalloy Incorporated | Heat sink mounting assembly for surface mount electronic device packages |
JP4129082B2 (ja) * | 1998-07-30 | 2008-07-30 | 三菱電機株式会社 | 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置 |
US6252773B1 (en) * | 1999-04-23 | 2001-06-26 | Lucent Technologies, Inc | Heat sink attachment apparatus and method |
JP4077130B2 (ja) * | 2000-02-01 | 2008-04-16 | 三菱電機株式会社 | ゲート転流型ターンオフサイリスタモジュール |
US6445013B1 (en) * | 2000-04-13 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Gate commutated turn-off semiconductor device |
-
2000
- 2000-09-28 JP JP2000296304A patent/JP4152575B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-02 US US09/822,342 patent/US6624448B2/en not_active Expired - Lifetime
- 2001-05-28 CA CA002349059A patent/CA2349059C/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6624448B2 (en) | 2003-09-23 |
US20020036339A1 (en) | 2002-03-28 |
JP2002110903A (ja) | 2002-04-12 |
CA2349059A1 (en) | 2002-03-28 |
CA2349059C (en) | 2008-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101755769B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조 방법 | |
JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
US5604674A (en) | Driving circuit module | |
JP4152575B2 (ja) | 半導体装置 | |
JP2007209184A (ja) | 電力変換装置 | |
JPH09199645A (ja) | 半導体装置および半導体モジュール | |
US20020180037A1 (en) | Semiconductor device | |
JP3319569B2 (ja) | 圧接型半導体装置 | |
JP2003197861A (ja) | 電力用半導体サブモジュール及び電力用半導体モジュール | |
JP6234393B2 (ja) | 電力用半導体装置および電力変換装置 | |
JP2002222916A (ja) | 圧接型半導体装置 | |
JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
JP5100535B2 (ja) | 電力半導体モジュールおよびこれを備えた半導体電力変換装置 | |
JP3629172B2 (ja) | 圧接型半導体装置 | |
US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
JP4715283B2 (ja) | 電力変換装置及びその製造方法 | |
JP4479365B2 (ja) | 半導体装置 | |
JPH1093085A (ja) | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 | |
JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
JPH10290000A (ja) | 圧接型半導体装置 | |
JPH098224A (ja) | 半導体モジュールと電力変換装置 | |
JP2004128265A (ja) | 半導体モジュールおよび板状リード | |
JP3850703B2 (ja) | 電圧駆動型電力用半導体装置 | |
JPH11312782A (ja) | 半導体モジュール | |
CN110739294B (zh) | 功率模块结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4152575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |