JP4152575B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4152575B2 JP4152575B2 JP2000296304A JP2000296304A JP4152575B2 JP 4152575 B2 JP4152575 B2 JP 4152575B2 JP 2000296304 A JP2000296304 A JP 2000296304A JP 2000296304 A JP2000296304 A JP 2000296304A JP 4152575 B2 JP4152575 B2 JP 4152575B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- main
- semiconductor device
- main surface
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ターンオン時にアノードとカソードとの間で流れていた主電流のほとんどを、ターンオフ時にゲート電極へ転流することができるゲート転流型ターンオフ（Gate Commutated Turn-off；以下、ＧＣＴと略記する）サイリスタ素子を好例とする圧接型半導体素子を有する半導体装置に関し、特に、耐振性を向上させるための改良に関する。
【０００２】
【従来の技術】
従来のＧＴＯ（Gate Turn-Off）サイリスタ装置においては、ゲート電極へ制御信号を伝達するために、ゲート電極へ接続されるゲート端子を、一方向に沿って引き出す形態が広く採用されていた（例えば、特開昭５６−１２５８６３号公報記載の技術など）。ところが、このような形態では、ゲート端子に寄生的に発生するインダクタンスが大きいために、アノードからカソードへと流れる主電流を、素子のターンオフ時に、瞬時に停止させることは困難であった。
【０００３】
この問題を解決するものとして、上記したインダクタンスを著しく低減させたＧＣＴサイリスタ装置が開発されている。このＧＣＴサイリスタ装置では、ゲート端子が一方向に沿って延びた形態に代えて、環状に形成されたゲート端子が採用され、ゲートドライバが搭載されたゲートドライブ基板に、上記した環状のゲート端子が接続されている（例えば、特開平１０−２９４４０６号公報、特開平８−３３０５７２号公報に記載の技術など）。ＧＣＴサイリスタ装置では、このような形態が採用されることにより、ＧＣＴサイリスタ素子、ゲートドライブ基板およびゲートドライバを含めたループのインダクタンス（ゲート側インダクタンスと称する）を、ＧＴＯサイリスタのそれの１／１００程度にまで低減することが可能となる。
【０００４】
ＧＣＴサイリスタ装置では、このようにゲート側インダクタンスをＧＴＯサイリスタのそれよりも格段に低減することで、ターンオフ時のゲート逆電流上昇率（ｄｉGQ／ｄｔ）をＧＴＯサイリスタのそれの１００倍程度にまで上昇させ、ターンオフ時に主電流のほとんど全てを短時間でゲート側に転流させることができる。すなわち、ターンオフに要する時間を短縮するとともにターンオフゲインの値をほぼ１にすることができ、ターンオフ特性を向上させることができる。また、これに伴って半導体基板内の局部発熱における破壊を抑制することができ、その結果、大電流の制御を行うことも可能となる。
【０００５】
図３８は、公知技術ではなく本発明の背景技術として位置づけられる半導体装置を示す上面図である。この半導体装置２００は、同一出願人による米国出願（出願番号：０９／５４９，０６２号）に記載されている。また、図３９は、図３８の切断線Ｂ−Ｂに沿った半導体装置の断面図である。半導体装置２００は、ＧＣＴサイリスタ装置として構成されており、回路基板としてのゲートドライブ基板７と、ゲートドライブ基板７に固定されたＧＣＴサイリスタ１と、コンデンサ３６およびトランジスタ３５を含む制御回路であるゲートドライバと、を備えている。なお、トランジスタ３５は、ゲートドライブ基板７に直立するように固定された壁状部材３４の壁面に取り付けられている。また、コンデンサ３６はゲートドライブ基板７の上に配置されるが、煩雑な描画を避けるために図３９では図示を略している。
【０００６】
また、図４０は図３８の切断線Ａ−Ａに沿った半導体装置の断面図であり、図４１及び図４２は図４０の一部を拡大して示す断面図である。ＧＣＴサイリスタ素子１は、内部にｐｎｐｎ構造を有し外周に沿ってゲート領域を有する円板形状の半導体基板（ウェハ）２４と、半導体基板２４のカソード領域に接続されたカソード歪み（ひずみ）緩衝板２５と、半導体基板２４のアノード領域に接続されたアノード歪み緩衝板２６とを、その中心部に備える。
【０００７】
カソード歪み緩衝板２５には、一方主電極としてのカソードポスト電極２が接続され、アノード歪み緩衝板２６には、他方主電極としてのアノードポスト電極３が接続されている。また、カソードポスト電極２には導電性の第１カソードフランジ（主端子板）１４が接続され、第１カソードフランジ１４にはカソードフィン電極５が接続されている。アノードポスト電極３にはアノードフィン電極６が接続されている。そして、半導体基板２４、カソード歪み緩衝板２５、アノード歪み緩衝板２６、カソードポスト電極２、アノードポスト電極３および第１カソードフランジ１４は、カソードフィン電極５およびアノードフィン電極６の両者によってサンドイッチ状に挟まれて、かつ圧接される。すなわちＧＣＴサイリスタ素子１は、圧接型半導体素子の一種として構成されている。
【０００８】
半導体装置２００の中で、カソードフィン電極５およびアノードフィン電極６を除いた部分、すなわち一対のフィン電極５，６によって押圧力を持って挟まれて使用される装置部分は、ゲートドライブユニット（以下、ＧＤＵと略記する）３００と称される。なお、図３８では、カソードフィン電極５は破線で描かれている。
【０００９】
ＧＣＴサイリスタ素子１は、カソードポスト電極２に貫通されて保持されるリング状の第２カソードフランジ２０と、アノードポスト電極３に貫通されて保持されるリング状のアノードフランジ２３とを備える。第２カソードフランジ２０およびアノードフランジ２３の間には、セラミックス（例えばアルミナ）からなる絶縁筒２１が設けられている。また図４０では、半導体基板２４、カソード歪み緩衝板２５、アノード歪み緩衝板２６、カソードポスト電極２およびアノードポスト電極３が一体となって、絶縁筒２１を貫通している。
【００１０】
図４１および図４２が示すように、ＧＣＴサイリスタ素子１では、ゲートドライバとＧＣＴサイリスタ素子１のカソードとの間での電流の通路となるカソード電極７ａと、ゲートドライバとＧＣＴサイリスタ素子１のゲートとの間での電流の通路となるゲート電極７ｂとがいずれも、ゲートドライブ基板７の一方主面（カソードフィン電極５が対向する側の主面であり、図において上面であるため、以下において適宜、「上主面」と記載する）の上に形成されている。むろん、両者は互いに絶縁された回路パターンで形成されている。なお、図３８では煩雑な表示となるのでこれらの回路パターンを示していないが、カソード電極７ａは後述する第１カソードフランジ１４の枝状突起部に接続されるような回路パターンに、ゲート電極７ｂは後述するゲートフランジ（制御端子板）１５の枝状突起部に接続されるような回路パターンに、それぞれ形成されている。カソード電極７ａおよびゲート電極７ｂが設けられることで、ＧＣＴサイリスタ素子１のゲートおよびカソードとゲートドライバとの間にはループが形成される。転流時にゲート電流がこのループに流れ込むことで、ＧＣＴサイリスタ素子１のカソード−アノード間に流れる主電流が瞬時に停止する。
【００１１】
図４３は、第１カソードフランジ１４の構造を示す斜視図である。第１カソードフランジ１４は、例えば０．２〜２ｍｍ程度の厚さを有する導電性の薄板であり、図４３に示すようにカソードポスト電極２の径と概略同じ大きさの径の円板状部１４ｆと、円板状部１４ｆを取り囲むフランジ部１４ｅと、フランジ部１４ｅから複数、概略外周方向に延びる枝状突起部１４ｄとを備えている。このような構造は、薄板をプレス機等により加工することで得られる。第１カソードフランジ１４のように、枝状突起部１４ｄ、フランジ部１４ｅおよび円板状部１４ｆを一体成形体とする場合には、一度のプレス加工を通じて、図４３のような構造を簡単に得ることができる。
【００１２】
枝状突起部１４ｄはその先端付近にビス孔１４ａを有しており、図４１に示すように、このビス孔１４ａにビス（すなわちネジ。以下同様）９が挿入されることによって、枝状突起部１４ｄがゲートドライブ基板７に固定される。なお、ゲートドライブ基板７上には、ビス孔１４ａに対応する部分に導電性のビス台座１７が設けられており、枝状突起部１４ｄは、このビス台座１７を介してカソード電極７ａと導通する。なお、ゲートドライブ基板７へのビス台座１７の取り付けは、例えばハンダづけにより行えばよい。
【００１３】
なお、このビス台座１７には、市販の安価な台座部品を用いることができる。ビス台座１７は枝状突起部１４ｄと接触するだけでよく、従来のゲート転流形半導体装置におけるカソードスペーサ４やゲートスペーサ１０のように高精度に平坦化された表面を有する必要はないからである。
【００１４】
また、枝状突起部１４ｄは、フランジ部１４ｅから真横に延びるのではなく、ゲートドライブ基板７の存在する位置にビス孔１４ａの位置を合わせることができるように、いくつかの曲がり部１４ｂ，１４ｃを有している。このうち曲がり部１４ｂについては曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部１４ｂにおいて吸収される。
【００１５】
半導体基板２４では、カソード領域側にゲート領域が形成され、図４１および図４２に示すようにリング状のゲート電極２９がゲート領域にゲート電極接続層２８を介して接続されている。そして、ゲート電極２９はゲートフランジ１５の内周側に接続される。また、カソード歪み緩衝板２５は、カソード電極接続層２７を介して半導体基板２４上のカソード領域に接続されている。
【００１６】
ここで、ゲートフランジ１５の構造を図４４に示す。ゲートフランジ１５は例えば０．２〜２ｍｍ程度の厚さを有する導電性の薄板であり、図４４に示すようにカソードポスト電極２に貫通されるリング孔部１５ｅと、リング孔部１５ｅを取り囲むリング状部１５ｄと、リング状部１５ｄから複数、概略外周方向に延びる枝状突起部１５ｃとを備えている。
【００１７】
枝状突起部１５ｃはその先端付近にビス孔１５ａを有しており、図４２に示すように、このビス孔１５ａにビス１２が挿入されることで、枝状突起部１５ｃがゲートドライブ基板７に固定される。なお、ゲートドライブ基板７上には、ビス孔１５ａに対応する部分に、ビス台座１７と同様の導電性のビス台座１６が設けられており、枝状突起部１５ｃはこのビス台座１６を介してゲート電極７ｂと導通する。ビス台座１７と同様、このビス台座１６には市販の安価な台座部品を用いることができ、またゲートドライブ基板７への取り付けも、例えばハンダづけにより行うことができる。
【００１８】
また、枝状突起部１５ｃは、リング状部１５ｄから真横に延びるのではなく、ゲートドライブ基板７の存在する位置にビス孔１５ａの位置を合わせることができるように、曲がり部１５ｂが設けられている。曲がり部１５ｂは曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部１５ｂにおいて吸収される。
【００１９】
なお、図４２に示すように、ゲート電極２９およびゲートフランジ１５とカソード歪み緩衝板２５およびカソードポスト電極２との間の絶縁を図るために、絶縁シート３０が設けられている。
【００２０】
また、ゲートフランジ１５のうちリング状部１５ｄは、絶縁筒２１に挟みこまれつつ絶縁筒２１の側面から突出する形で絶縁筒２１の外側方向へと延在する。また、ゲートフランジ１５のうち枝状突起部１５ｃは、絶縁筒２１の外側方向へと延在する。
【００２１】
なお、図３８では一例として、第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとをともに６本設けた場合を示している。各枝状突起部１４ｄ，１５ｃは、第１カソードフランジ１４およびゲートフランジ１５の外周を６等分した位置にそれぞれ設けられている。また、隣り合う第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとをほぼ平行になるように配置し、また、枝状突起部１４ｄ，１５ｃが交互に並ぶように配置している。なお、枝状突起部１４ｄ，１５ｃの間の距離は、絶縁が確保される最小限度の距離以上になるよう設計される。
【００２２】
また、枝状突起部１４ｄ，１５ｃとカソードフィン電極５およびアノードフィン電極６との距離が大きくなるよう設計されておれば、カソードフィン電極５またはアノードフィン電極６に接続される外部の回路からの枝状突起部１４ｄ，１５ｃへの漏れ電流の発生の可能性を低く抑えることができる。そのためには、枝状突起部１４ｄ，１５ｃの曲がり部１４ｂ，１４ｃ，１５ｂを調節して、ゲートドライブ基板７とＧＣＴサイリスタ素子１との高さ方向の相対的な位置関係を決定すればよい。
【００２３】
なお、第１カソードフランジ１４の枝状突起部１４ｄおよびゲートフランジ１５の枝状突起部１５ｃの設置本数は、それぞれ３本以上の複数であることが望ましい。１本ではＧＣＴサイリスタ素子１の保持が困難であり、また、従来周知のＧＴＯサイリスタで採用されていた一方向に延びたゲート端子との特性上の差異が希薄になるのに加えて、２本ではスイッチング動作時に発生する振動や応力の影響を受けてＧＣＴサイリスタ素子１が共振したり捩れたりしやすいからである。枝状突起部１４ｄ，１５ｃの数がそれぞれ３本あれば、３本のそれぞれを第１カソードフランジ１４、ゲートフランジ１５の外周をほぼ３等分する位置に設けることで、スイッチング動作時に発生する振動や応力に対してＧＣＴサイリスタ素子１が共振したり捩れたりしにくくなる。
【００２４】
また、３個以上の範囲でどの数値を選択するかについては、ＧＣＴサイリスタ素子１の電流容量、あるいはＧＣＴサイリスタ素子１に要求されるターンオフ時のゲート逆電流上昇率（ｄｉGQ／ｄｔ）、要求されるインダクタンスの値、製造工程における作業効率、コスト等を考慮して決定されるとよい。
【００２５】
以上のように構成される半導体装置２００を用いれば、従来周知のＧＣＴサイリスタ装置において用いられていたカソードスペーサおよびゲートスペーサを用いることなく、安価な台座部品を用いてゲートフランジ１５と第１カソードフランジ１４とをゲートドライブ基板７に固定することができるので、低コスト化を図ることができる。また、半導体装置２００の重量の増加を招くこともない。
【００２６】
また、第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとを、ゲートドライブ基板７の同一面上にビスで固定するので、従来周知のＧＣＴサイリスタ装置のように上下両面にビスをとり付ける必要がなく、製造工程およびメンテナンス時において作業効率が向上する。
【００２７】
また、従来周知のＧＣＴサイリスタ装置とは異なり、ゲートドライブ基板７の上下両面（すなわち、一方主面と他方主面の双方）に配線パターンを形成する必要がなく、ゲートドライブ基板７の上主面にゲート用およびカソード用の配線パターンを形成すればよいので、製造に要する時間、コストを抑制することができる。
【００２８】
なお、半導体装置２００では、従来周知のＧＣＴサイリスタ装置が有していたケースを有しないので、強度が不足する懸念が生じる。よって、強度を高めるために、図３８および図３９に示すように補強部材１８が設けられる。図３９では一対のＬ字型の補強部材１８がＧＣＴサイリスタ素子１を挟むように、互いに平行に配設されている。補強部材１８は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【００２９】
各補強部材１８とゲートドライブ基板７とは、平坦部４１の延在方向に沿って離れた２箇所に配置された絶縁性のスペーサ３７によって絶縁が図られつつ、ビス３３およびナット３２によってゲートドライブ基板７に固定されている。スペーサ３７は、また平坦部４１とゲートドライブ基板７の上主面との間に介在することで、両者の間の間隔を保持する役割をも果たしている。それにより、補強部材１８は、トランジスタ３５等の荷重によるゲートドライブ基板７の湾曲を抑制する補強部材として機能を、効果的に発揮することができる。
【００３０】
直立部４０は、平面視輪郭が略矩形であるカソードフィン電極５の側壁面に、ビス３１によって着脱可能に固定される。このようにカソードフィン電極５を補強部材１８に固定させることで、トランジスタ３５等の荷重によるゲートドライブ基板７の湾曲をより一層、抑制することができる。
【００３１】
【発明が解決しようとする課題】
以上のように半導体装置２００では、ＧＣＴサイリスタ素子１に設けられたフランジ１４，１５は、ＧＤＵ３００に柔軟に接続されているに過ぎず、ＧＤＵ３００を支持する部材としては実質的に機能しない。ＧＤＵ３００は、もっぱらゲートドライブ基板７に設けられた補強部材１８を通じて、ＧＣＴサイリスタ素子１へ支持されている。すなわち、実質上、一対の補強部材１８の一対の直立部４０における２点を支点として、ゲートドライブ基板７がカソードフィン電極５へ支持されている。
【００３２】
このため、例えば電気式鉄道車両へ応用した場合など、振動をともなう半導体装置２００の使用環境、特にゲートドライブ基板７の主面に垂直な方向（Ｚ方向）の振動が半導体装置２００に印加される使用環境の下では、一対の補強部材１８の一対の直立部４０における２個の支点の周りに生じるモーメントによって、ＧＤＵ３００が共振を引き起こす場合があるという問題点があった。
【００３３】
本発明は、従来の技術における上記した問題点を解消するためになされたもので、振動をともなう使用環境の下で共振現象を抑制することのできる半導体装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
第１の発明の装置は、半導体装置であって、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を囲むように配置された３点以上の部位を支点として、前記フィン電極へ前記回路基板を支持する支持部材と、を備える。
【００３５】
第２の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(d-3) 前記一対の直立部と共同して前記開口部を囲む部位において、前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定する固定部材と、を備える。
【００３６】
第３の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記フィン電極と前記一方主面との間に介在し、前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って前記フィン電極の前記一方主面に対向する表面に脱着可能に密着して固定された一対の補強部材と、(d-2) 前記一対の補強部材と前記一方主面との間に介在し、前記一対の補強部材と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の補強部材の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００３７】
第４の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、前記一対の平坦部の前記一方向に沿った他端に、それぞれ連結するとともに前記フィン電極に脱着可能に固定される一対の固定部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００３８】
第５の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記一方主面の前記開口部を囲む領域を覆うように配置された平板状の平坦部と、当該平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される直立部と、を有する補強部材と、(e) 前記平坦部と前記一方主面との間に介在し、前記平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記開口部を囲むように互いに離れた少なくとも４点を含む部位に配置されたスペーサと、を備え、前記平坦部には、前記開口部に対面する位置に前記開口部と同等の大きさの貫通孔を有する。
【００３９】
第６の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されたスペーサと、を備える。
【００４０】
第７の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在するスペーサと、を備える。
【００４１】
第８の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って配列する複数の貫通孔が設けられた一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００４２】
第９の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(f) 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体と、を備える。
【００４３】
第１０の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を囲むように離れた４点以上の部位において前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定的に連結するスペーサと、を備える。
【００４４】
第１１の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(f) 前記一方主面の中で前記フィン電極に対向しない部分に対向するように配置された平板状の別の平坦部と、当該別の平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の前記側壁面に脱着可能に固定される別の直立部と、を有する別の補強部材と、(g) 前記別の平坦部と前記一方主面との間に介在し、前記別の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、一直線上に並ばないように離れた少なくとも４点を含む部位に配置された別のスペーサと、を備える。
【００４５】
第１２の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記一対の主電極の他方主電極に当接し前記回路基板の前記一対の主面の他方主面に対向する別のフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記フィン電極と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体と、(e) 前記別のフィン電極と前記他方主面との間に押圧力をもって挟まれ、前記開口部を包囲する別の環状弾性体と、を備える。
【００４６】
第１３の発明の装置では、第２の発明の半導体装置において、前記固定部材が、(d-3-1) 前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記回路基板に固定され、前記フィン電極の前記一方主面に対向する表面に当接して、前記フィン電極と前記回路基板との間の間隔を保持するスペーサと、(d-3-2) 前記フィン電極に固定され、前記突起部に弾性復元力をもって着脱可能に係合することにより、前記突起部を前記フィン電極へ向かって押圧する係合部材と、を備える。
【００４７】
第１４の発明の装置では、第３の発明の半導体装置において、前記支持部材が、(d-3) 前記フィン電極に固定され、前記一対の補強部材に弾性復元力をもって前記一方向に摺動可能に係合することにより、前記一対の補強部材を前記フィン電極へ向かって押圧する一対の係合部材を、さらに備え、前記一対の補強部材は、前記一対の係合部材によって、前記フィン電極の前記一方主面に対向する前記表面に密着して固定されている。
【００４８】
第１５の発明の装置では、第４の発明の半導体装置において、前記一対の固定部が、前記一方主面の上方へ向かって直立して前記フィン電極の前記側壁面に対向する別の側壁面に脱着可能に固定される一対の突起部を有する。
【００４９】
第１６の発明の装置では、第１５の発明の半導体装置において、前記一対の固定部が、それぞれ前記一対の平坦部へ、ネジで締結されることによって脱着自在に連結する。
【００５０】
第１７の発明の装置では、第１５の発明の半導体装置において、前記一対の直立部と前記一対の固定部は、それぞれ前記一対の平坦部へ一体的に連結している。
【００５１】
第１８の発明の装置では、第１５ないし第１７のいずれかの発明の半導体装置において、前記一対の固定部が、それぞれ前記別の側壁面へ、ネジで締結されることによって脱着自在に固定される。
【００５２】
第１９の発明の装置では、第４の発明の半導体装置において、前記一対の固定部の各々が、前記フィン電極の前記一方主面に対向する表面に当接するとともに前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記支持部材は、(d-3) 前記フィン電極に固定され、前記突起部に着脱可能に係合することにより、前記突起部を、前記フィン電極の前記一方主面に対向する表面へ当接した状態で保持する係合部材を、さらに備える。
【００５３】
第２０の発明の装置では、第４の発明の半導体装置において、前記フィン電極の前記側壁面に対向する別の側壁面に窪み部が形成されており、前記一対の固定部は、前記窪み部へ挿入可能な一対の突起部を、それぞれ有しており、前記一対の突起部が前記窪み部へ着脱可能に挿入されることにより、前記一対の固定部が前記フィン電極へ固定される。
【００５４】
第２１の発明の装置は、第５の発明の半導体装置において、(f) 前記平坦部と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体、をさらに備える。
【００５５】
第２２の発明の装置では、第１１の発明の半導体装置において、前記フィン電極は、前記側壁面にフィンを有しており、前記別の直立部には、前記フィンに対向する部分に開口する窓部が形成されている。
【００５６】
第２３の発明の装置では、第２、第４、第６ないし第９、第１１、第１３、第１５ないし第２０、および第２２のいずれかの発明の半導体装置において、前記一対の直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【００５７】
第２４の発明の装置では、第５または第２１の発明の半導体装置において、前記直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【００５８】
第２５の発明の装置では、第２、第４、第６ないし第９、第１１、第１３、第１５ないし第２０、および第２２のいずれかの発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記一対の平坦部の前記一方向に沿った二つの端部の中で、前記一方主面の中心に近い側が、前記一対の直立部が連結する前記一端である。
【００５９】
第２６の発明の装置では、第５または第２１の発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記平坦部の前記一方向に沿った二つの端部の中で、前記中心に近い側が、前記直立部が連結する前記一端である。
【００６０】
第２７の発明の装置では、第２ないし第４、第８、第９、第１１、第１３ないし第２０、および第２２のいずれかの発明の半導体装置において、前記スペーサが、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されている。
【００６１】
第２８の発明の装置では、第２ないし第４、第８、第９、第１１、第１３ないし第２０、および第２２のいずれかの発明の半導体装置において、前記スペーサが、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在する。
【００６２】
第２９の発明の装置は、第１ないし第８、第１０ないし第２２、第２４、および第２６のいずれかの発明の半導体装置において、前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体を、さらに備える。
【００６３】
第３０の発明の装置では、第９または第２９の発明の半導体装置において、前記回路基板の平面輪郭が対向する２辺を有し、前記回路基板の周縁の前記少なくとも一部が前記２辺である。
【００６４】
第３１の発明の装置では、第１ないし第３０のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面と他方主面とに個別に配設された第１および第２配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第１配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第２配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された制御端子板である。
【００６５】
第３２の発明の装置では、第１ないし第３０のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面に配設された第１および第２配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第１配線パターンのうち前記開口部の周縁部分に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第２配線パターンのうち前記開口部の周縁部分に配設された部分に接続された制御端子板である。
【００６６】
第３３の発明の装置では、第３１または第３２の発明の半導体装置において、前記主端子板と前記制御端子板とが、前記回路基板へネジで締結されている。
【００６７】
第３４の発明の装置では、第１ないし第３３のいずれかの発明の半導体装置において、前記圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子である。
【００６８】
【発明の実施の形態】
以下の実施の形態１〜１６では、図３８〜図４４で示した背景技術としての半導体装置２００からの特徴的な改良部分について、主として説明する。すなわち、特徴的な改良部分から外れた各種の構成要素については、以下の実施の形態では説明および図示を略しており、以下の実施の形態による半導体装置２０１〜２１６は、図３８〜図４４およびその説明をも含めて把握される。
【００６９】
特に、実施の形態１〜１４および１６による半導体装置２０１〜２１４，２１６はいずれも、半導体装置２００（図３８〜図４４）に含まれるＧＣＴサイリスタ素子１を備えているが、ＧＣＴサイリスタ素子１の大半の要素、およびゲートドライブ基板７に搭載される一部の要素については、図示を略している。また、以下の図において、図３８〜図４４に示した半導体装置２００と同一部分または相当部分（同一の機能をもつ部分）については、同一符号を付してその詳細な説明を略する。
【００７０】
なお、本発明による半導体装置は、以下の実施の形態による半導体装置２０１〜２１６に限定されるものではない。例えば、ＧＣＴサイリスタ素子１は、広く一般の圧接型半導体素子へも拡張可能である。
【００７１】
実施の形態１．
図１は、実施の形態１による半導体装置２０１を簡略的に示す斜視図である。ＧＤＵ３０１は、半導体装置２０１からカソードフィン電極５を除いた部分に相当する。
【００７２】
半導体装置２０１では半導体装置２００と同様に、電気絶縁性のスペーサ３７を介して一対の補強部材１８がゲートドライブ基板７の上主面に固定されている。補強部材１８は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【００７３】
スペーサ３７は、一対の補強部材１８の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図１の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。これにより、一対の補強部材１８は、ゲートドライブ基板７の湾曲を抑制する補強部材として機能を発揮する。
【００７４】
直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。これにより、一対の直立部４０は、ゲートドライブ基板７をカソードフィン電極５へ支持する一対の支点として機能する。
【００７５】
ゲートドライブ基板７には、ＧＣＴサイリスタ素子１を挿入するための開口部４９が形成されており、一対の補強部材１８は、それらの平坦部４１が開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部４１は互いに平行に配置される。
【００７６】
好ましくは図１が示すように、平坦部４１の延在方向は、開口部４９の中心、すなわちＧＣＴサイリスタ素子１の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。図１の例では、ゲートドライブ基板７の平面輪郭は矩形であり、開口部４９は、その中心がゲートドライブ基板７の中心から長手方向にずれた位置に形成されている。したがって、図１の例では、一対の平坦部４１は、開口部４９を挟んでゲートドライブ基板７の横方向に配置され、それらの延在方向は、ゲートドライブ基板７の長手方向に一致する。
【００７７】
さらに、直立部４０は、平坦部４１の延在方向に沿った二つの端部の中で、ゲートドライブ基板７の中心に近い側において、平坦部４１に連結している。一対の直立部４０は、第１および第２の支点としてゲートドライブ基板７をカソードフィン電極５へ支持する役割を果たしているが、これらの支点がゲートドライブ基板７の中心に近い部位に設置されることで、振動にともなう一対の直立部４０の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【００７８】
ゲートドライブ基板７には、さらに電気絶縁性のスペーサ１１８が固定されている。また、カソードフィン電極５の底面（すなわち、ゲートドライブ基板７の上主面に対向する表面）には、スペーサ１１８に脱着可能に係合する係合部材１１９が固定されている。スペーサ１１８は、開口部４９から見てゲートドライブ基板７の中心とは反対側の部位に設置されている。
【００７９】
図２は、図１の方向Ａから見たときの半導体装置２０１の部分側面図であり、スペーサ１１８および係合部材１１９を拡大して示している。スペーサ１１８は、その底部がゲートドライブ基板７の上主面にビス５０で締結され、その頭部がカソードフィン電極５の底面に当接することにより、カソードフィン電極５とゲートドライブ基板７との間の間隔を保持している。スペーサ１１８の頭部には、補強部材１８の延在方向に沿って、直立部４０とは反対側へ向かって突起した突起部１１８ａを有している。
【００８０】
係合部材１１９は、弾性に優れる金属板で形成されており、カソードフィン電極５の底面にビス５１により締結されている。係合部材１１９は、突起部１１８ａに弾性復元力をもって着脱可能に係合することにより、突起部１１８ａをカソードフィン電極５へ向かって押圧する。係合部材１１９の先端部には、突起部１１８ａの脱着を容易にするために、ゲートドライブ基板７へ向かってある曲率をもって曲げられた導入部（Ｒ形状部）が形成されている。
【００８１】
このように、スペーサ１１８と係合部材１１９とは、カソードフィン電極５へゲートドライブ基板７を脱着可能に固定する固定部材として機能する。そして、この固定部材は、一対の直立部４０と共同して開口部４９を囲む部位に配置されている。上記固定部材および一対の補強部材１８は、開口部４９を囲むように配置された３点以上の部位を支点としてカソードフィン電極５へゲートドライブ基板７を支持する支持部材として機能する。
【００８２】
すなわち、半導体装置２０１では、第１および第２の支点としての一対の直立部４０に、第３の支点としての突起部１１８ａが加わることにより、開口部４９を囲むように配置された３点の部位を支点として、ゲートドライブ基板７が回転の自由度を失うように安定的にカソードフィン電極５へ支持される。このため、振動をともなう半導体装置２０１の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板７の共振が、より効果的に抑制される。すなわち半導体装置２０１では、半導体装置２００に比べて耐振性がさらに向上する。
【００８３】
この目的のために、係合部材１１９の弾性復元力は、ＧＤＵ３０１の重量、および加振条件にもとづいて、適切な強さに設定される。例えば、ＧＤＵ３０１の重量が約１０００ｇであれば、弾性復元力は、２〜３Ｋｇｆであれば十分である。
【００８４】
ＧＤＵ３０１をカソードフィン電極５へ装着することにより半導体装置２０１を組み立てる工程では、まず、一対の突起部１１８ａが一対の係合部材１１９へ差し込まれることにより、ＧＤＵ３０１の一端部がカソードフィン電極５へ固定される。つづいて、一対の直立部４０が、ビス３１によりカソードフィン電極５の側壁面に締結される（図３９参照）。以上の簡単な工程によって、ＧＤＵ３０１のカソードフィン電極５への固定が完了する。
【００８５】
以上のように、半導体装置２０１は、差込装着による組み立てを容易に行うことができる。差込装着とは、図３に模式的に示すように、ＧＤＵ３０１をカソードフィン電極５とアノードフィン電極６との間の隙間に、横方向から挿入することにより、半導体装置２０１（および複数の半導体装置２０１がスタックされた複合体）を組み立てる方式を意味する。図３が示すように、一般には複数のＧＤＵ３０１がカソードフィン電極５とアノードフィン電極６との間に挟み込まれ、これら全体が、バネ４０３を通じて一対のスタックプレート４０１，４０２によって押圧される。
【００８６】
隣り合うＧＤＵ３０１に挟まれたフィン電極は、一方のＧＤＵ３０１に対してはカソードフィン電極５として機能し、他方のＧＤＵ３０１に対してはアノードフィン電極６として機能する。カソードフィン電極５およびアノードフィン電極６は、大電流に伴って発生する損失熱を分散かつ放散する役割を担っている。
【００８７】
半導体装置２０１では、差込装着が容易に行い得るので、メンテナンスの作業性も向上する。すなわち、スタックプレート４０１，４０２による押圧力を解除するだけで、ＧＤＵ３０１を取り外すことができ、ＧＤＵ３０１をメンテナンスに供することができる。
【００８８】
なお、半導体装置２０１のように、差込装着が可能な半導体装置では、いずれも、実施の形態５において説明する積み重ね装着をも行うことが可能である。
【００８９】
実施の形態２．
図４は、実施の形態２による半導体装置２０２を簡略的に示す斜視図である。半導体装置２０２も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０２は、半導体装置２０２からカソードフィン電極５を除いた部分に相当する。
【００９０】
半導体装置２０２では、半導体装置２０１における一対の補強部材１８に代えて、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在する一対の補強部材１２０が、電気絶縁性のスペーサ３７を介してゲートドライブ基板７の上主面に固定されている。補強部材１２０は、ゲートドライブ基板７の上主面に平行に対向して延在しており、好ましくは金属で構成される。
【００９１】
スペーサ３７は、一対の補強部材１２０とゲートドライブ基板７の上主面との間に介在し、一対の補強部材１２０とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する。図４の例では、スペーサ３７は、一対の補強部材１２０の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。これにより、一対の補強部材１２０は、半導体装置２０１における一対の補強部材１８と同様に、ゲートドライブ基板７の湾曲を抑制する補強部材として機能を発揮する。
【００９２】
一対の補強部材１２０は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の補強部材１２０は互いに平行に配置される。また好ましくは、補強部材１２０の延在方向は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。
【００９３】
一対の補強部材１２０は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在し、その頭部はカソードフィン電極５の底面に密着する。カソードフィン電極５の底面には、一対の係合部材１６９が固定されており、これらの係合部材１６９が脱着可能に補強部材１２０の頭部へ係合することにより、ゲートドライブ基板７がカソードフィン電極５へ支持される。
【００９４】
図５は、図４の方向Ｂから見たときの半導体装置２０２の部分側面図であり、補強部材１２０および係合部材１６９を拡大して示している。補強部材１２０は、断面「コ」の字型をなしており、その底部がスペーサ３７を介してゲートドライブ基板７の上主面にビス５２で締結され、その頭部がカソードフィン電極５の底面に面で密着することにより、カソードフィン電極５とゲートドライブ基板７との間の間隔を保持している。
【００９５】
係合部材１６９は、弾性に優れる金属板で形成されており、カソードフィン電極５の底面にビス５３により締結されている。係合部材１６９は、補強部材１２０の頭部に弾性復元力をもって、補強部材１２０の延在方向に摺動可能に係合することにより、補強部材１２０の頭部をカソードフィン電極５へ向かって押圧する。
【００９６】
以上のように、半導体装置２０２では、一対の補強部材１２０が、カソードフィン電極５の底面に密着して固定されるので、一対の補強部材１２０の延在方向に沿って連続無限に分布する支点によってゲートドライブ基板７がカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【００９７】
また、一対の係合部材１６９と一対の補強部材１２０とは、それらの延在方向に摺動可能に弾性復元力をもって係合するので、一対の補強部材１２０をそれらの延在方向に沿って一対の係合部材１６９へ差込み、摺動させるだけで、ＧＤＵ３０２をカソードフィン電極５へ装着することが可能である。ＧＤＵ３０２をカソードフィン電極５へ装着した後に、ネジ止め等の他の作業は不要である。このように、半導体装置２０２では、差込装着による組み立てを効率よく行うことが可能である。このことは同時に、メンテナンスの作業効率にも反映される。
【００９８】
実施の形態３．
図６は、実施の形態３による半導体装置２０３を簡略的に示す斜視図である。半導体装置２０３も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０３は、半導体装置２０３からカソードフィン電極５を除いた部分に相当する。
【００９９】
半導体装置２０３では、半導体装置２００の一対の補強部材１８と同様に、一対の補強部材１２２がゲートドライブ基板７の上主面にスペーサ３７を介して固定されている。補強部材１２２は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【０１００】
スペーサ３７は、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図６の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。
【０１０１】
一対の平坦部４１は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部４１は互いに平行に配置される。また好ましくは、平坦部４１の延在方向は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。
【０１０２】
一対の平坦部４１の各々には、その延在方向に沿って直立部４０とは反対側の端部に連結する固定部１２３が設けられている。一対の固定部１２３は、好ましくは金属板で構成され、それぞれＬ字型に折り曲げられている。固定部１２３のうち、補強部材１２２の平坦部４１に沿った底面部、およびゲートドライブ基板７の上主面の上方へ向かって直立する突起部には、それぞれビスを挿入するための貫通孔５９，５７が形成されている。
【０１０３】
図７は、図６の方向Ｃから見たときの半導体装置２０３の部分側面図であり、固定部１２３を拡大して示している。固定部１２３の底面部は、ビス５４とナット５５とによって、補強部材１２２の平坦部４１へ締結されている。また、固定部１２３の突起部は、ビス５６によって、カソードフィン電極５の側壁面に締結されている。このように、固定部１２３は、補強部材１２２とカソードフィン電極５のいずれにも、脱着可能に固定される。
【０１０４】
以上のように、半導体装置２０３では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部１２３の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が回転の自由度を失うように安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。また、一対の補強部材１２２に一対の固定部１２３を追加するだけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１０５】
ＧＤＵ３０３をカソードフィン電極５へ装着することにより半導体装置２０３を組み立てる工程では、まず一対の直立部４０を、ビス３１によりカソードフィン電極５の側壁面に締結した後（図３９参照）に、固定部１２３を補強部材１２２およびカソードフィン電極５の双方に締結することにより、差込装着を行うことが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【０１０６】
また、好ましくは図６が示すように、補強部材１２２の平坦部４１のうち、固定部１２３が取り付けられる側の端部は、ゲートドライブ基板７の端部から外側へはみだしている。これにより、ＧＤＵ３０３をカソードフィン電極５と図示しないアノードフィン電極６との間に挿入した後に、固定部１２３を平坦部４１へ固定する作業が容易化される。
【０１０７】
実施の形態４．
図８は、実施の形態４による半導体装置２０４を簡略的に示す斜視図である。半導体装置２０４も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０４は、半導体装置２０４からカソードフィン電極５を除いた部分に相当する。
【０１０８】
半導体装置２０４では、半導体装置２００の一対の補強部材１８と同様に、一対の補強部材１２４がゲートドライブ基板７の上主面にスペーサ３７を介して固定されている。補強部材１２４は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【０１０９】
スペーサ３７は、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図８の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。一対の平坦部４１が配設される位置および方向は、実施の形態３と同様に設定される。
【０１１０】
一対の平坦部４１の各々には、その延在方向に沿って直立部４０とは反対側の端部に、固定部４８が一体的に連結している。一対の固定部４８の各々は、Ｌ字型に屈曲することにより、その頭部には、平坦部４１の延在方向に沿って、直立部４０とは反対側へ向かって突起した突起部を有している。また、カソードフィン電極５の底面には、固定部４８に脱着可能に係合する係合部材１２５が固定されている。
【０１１１】
図９は、図８の切断線Ｄ１−Ｄ１に沿った半導体装置２０４の一部の断面図であり、固定部４８と係合部材１２５とを拡大して示している。また、図１０は、図８の方向Ｄ２から見たときの半導体装置２０４の部分側面図であり、係合部材１２５を拡大して示している。係合部材１２５はビス５７によりカソードフィン電極５の底面に締結されている。また、固定部４８の突起部は、係合部材１２５とカソードフィン電極５との間の間隙に挿入されることにより、カソードフィン電極５の底面に当接した状態で、カソードフィン電極５へ固定される。
【０１１２】
以上のように、半導体装置２０４では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部４８の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１１３】
ＧＤＵ３０４をカソードフィン電極５へ装着することにより半導体装置２０４を組み立てる工程では、まず、一対の固定部４８の突起部が一対の係合部材１２５へ差し込まれることにより、ＧＤＵ３０４の一端部がカソードフィン電極５へ固定される。つづいて、一対の直立部４０が、ビス３１によりカソードフィン電極５の側壁面に締結される（図３９参照）。以上の簡単な工程によって、ＧＤＵ３０４のカソードフィン電極５への固定が完了する。このように、半導体装置２０４では、差込装着による組み立てが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【０１１４】
実施の形態５．
図１１は、実施の形態５による半導体装置２０５を簡略的に示す斜視図である。ＧＤＵ３０５は、半導体装置２０５からカソードフィン電極５を除いた部分に相当する。
【０１１５】
半導体装置２０５では、補強部材１２２に代えて補強部材１２６を備える点において、実施の形態３の半導体装置２０３とは特徴的に異なっている。補強部材１２６は、脱着可能な固定部１２３（図７）に代えて、平坦部４１に一体的に連結する固定部４２を備えている。固定部４２は、直立部４０と同等に形成される。したがって、補強部材１２６は、例えば金属板を「コ」の字型に折り曲げることによって、容易に形成することが可能である。固定部４２にも、直立部４０と同様にビスを挿入するための貫通孔が設けられている。一対の平坦部４１が配設される位置および方向は、実施の形態３と同様に設定される。
【０１１６】
図１２は、図１１の方向Ｅから見たときの半導体装置２０５の部分側面図であり、補強部材１２６を拡大して示している。直立部４０および固定部４２は、それぞれビス３１および５８によって、カソードフィン電極５の互いに対向する一対の側壁面に締結されている。
【０１１７】
このように、半導体装置２０５においても、半導体装置２０３と同様に、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、より効果的に抑制される。また、一対の補強部材１２６だけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１１８】
ＧＤＵ３０５をカソードフィン電極５へ装着することにより半導体装置２０５を組み立てる工程では、積み重ね装着を用いることができる。すなわち、半導体装置２０５は、積み重ね装着による組み立てに適している。積み重ね装着とは、図１３に模式的に示すように、ＧＤＵ３０５とカソードフィン電極５（またはアノードフィン電極６）とを順に積み重ねてゆくことにより、半導体装置２０５（および複数の半導体装置２０５がスタックされた複合体）を組み立てる方式を意味する。スタックが完了した後に、スタックされた半導体装置２０５が、バネ４０３を通じて一対のスタックプレート４０１，４０２によって押圧される。
【０１１９】
実施の形態６．
図１４は、実施の形態６による半導体装置２０６を簡略的に示す斜視図である。半導体装置２０６は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を可能とするように構成されている。ＧＤＵ３０６は、半導体装置２０６からカソードフィン電極５を除いた部分に相当する。
【０１２０】
半導体装置２０６では、補強部材１２６に代えて補強部材１２７を備える点において、実施の形態５の半導体装置２０５とは特徴的に異なっている。補強部材１２７は、固定部４２に代えて固定部４３を備えている。固定部４３は、平坦部４１に一体的に連結し、「Ｌ」字状に屈曲することにより、その頭部に、平坦部４１の延在方向に沿って、直立部４０へ向かって突起した突起部を有している。補強部材１２７は、例えば金属板を折り曲げることによって、容易に形成することが可能である。直立部４０が締結される側壁面に対向するカソードフィン電極５の別の側壁面には、一対の固定部４３の突起部が挿入可能な一対の窪み部１２８が形成されている。
【０１２１】
図１５は、図１４の切断線Ｆ−Ｆに沿った半導体装置２０６の一部の断面図であり、補強部材１２７を拡大して示している。直立部４０はビス３１によりカソードフィン電極５に締結されており、固定部４３の突起部は窪み部１２８に挿入されることにより、カソードフィン電極５に固定されている。このように、半導体装置２０６では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部４３の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１２２】
ＧＤＵ３０６をカソードフィン電極５へ装着することにより半導体装置２０６を組み立てる工程では、積み重ね装着を用いることができる。すなわち、まず一対の固定部４３の突起部を、一対の窪み部１２８へそれぞれ挿入した後に、一対の直立部４０をビス３１によりカソードフィン電極５へ締結するという手順を用いるとよい。ネジ止め作業は、一対の直立部４０の固定の際にのみ行えば足りるので、組み立て工程が簡略化される。
【０１２３】
実施の形態７．
図１６は、実施の形態７による半導体装置２０７を簡略的に示す斜視図である。また、図１７は、図１６の方向Ｇから見たときの半導体装置２０７の部分側面図である。半導体装置２０７は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０７は、半導体装置２０７からカソードフィン電極５を除いた部分に相当する。
【０１２４】
半導体装置２０７では、半導体装置２０１における一対の補強部材１８に代えて、補強部材１２９が、電気絶縁性のスペーサ３７を介してゲートドライブ基板７の上主面に固定されている。補強部材１２９は、ゲートドライブ基板７の上主面のうち開口部４９を囲む領域を覆うように配置された平板状の平坦部４５と、平坦部４５の一端に連結するとともに上主面の上方へ向かって直立した直立部４４とを有している。なお、平坦部４５には、開口部４９に対面する位置に開口部４９と同等の大きさの貫通穴４６を設けている。
【０１２５】
直立部４４には、複数の部位（図１６の例では２個の部位）に貫通孔が設けられている。直立部４４は、これらの貫通孔に挿入されるビス３１によって、カソードフィン電極５の側壁面に締結される。すなわち、直立部４４は、実施の形態１における直立部４０と同様に、ゲートドライブ基板７をカソードフィン電極５の側壁面に脱着可能に固定する。補強部材１２９は、金属板を折り曲げることによって、安価に形成することができる。
【０１２６】
補強部材１２９は、絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。スペーサ３７は、平坦部４５とゲートドライブ基板７の上主面との間に介在し、平坦部４５とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。また図１６の例では、スペーサ３７は、開口部４９を囲むように離れた４点の部位に分割配置されている。
【０１２７】
好ましくは図１６が示すように、直立部４４は、開口部４９の中心とゲートドライブ基板７の上主面の中心とを略結ぶ方向に沿った平坦部４５の二つの端部のうち、上記中心に近い側の端部に連結している。直立部４４の複数の締結部は、支点としてゲートドライブ基板７をカソードフィン電極５へ支持する役割を果たしているが、これらの支点がゲートドライブ基板７の中心に近い部位に設置されることで、振動にともなう一対の直立部４０の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【０１２８】
補強部材１２９は、あたかも図３８および図３９に示した一対の補強部材１８が、互いに一体的に連結したものと同等である。したがって、補強部材１２９は、一対の補強部材１８に比べて、剛性が高いという利点がある。すなわち、補強部材１２９は、（搭載物をも含めた）ゲートドライブ基板７の剛性を、さらに高める役割をも果たす。このことも、ゲートドライブ基板７の共振の抑制に効果的に寄与する。
【０１２９】
また、直立部４４をビス３１によりカソードフィン電極５の側壁面に締結するだけで、差込装着によってＧＤＵ３０７をカソードフィン電極５へ容易に装着することができる。半導体装置２０７では、このように差込装着が容易に行い得るので、メンテナンスの作業性も向上する。
【０１３０】
実施の形態８．
図１８および図１９は、それぞれ、実施の形態８による半導体装置２０８を簡略的に示す斜視図および側面図である。図１９は、図１８の方向Ｈから見たときの半導体装置２０８の部分側面図に相当する。ＧＤＵ３０８は、半導体装置２０８からカソードフィン電極５を除いた部分に相当する。
【０１３１】
半導体装置２０８では、実施の形態１の半導体装置２０１と同様に、一対の補強部材１８が電気絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。一対の補強部材１８の形状、および配置は、実施の形態１と同等に設定される。半導体装置２０８では、半導体装置２０１とは異なり、スペーサ１１８および係合部材１１９は設けられず、代わりに、スペーサ３７が、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた３点の部位に分割配置されている。これにより、一対の補強部材１８は、ゲートドライブ基板７の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板７の共振がさらに効果的に抑制される。
【０１３２】
また、ゲートドライブ基板７の上主面に沿って配置される図示しないＩＣ（集積回路）、コンデンサ等の、制御回路を構成する回路要素を実装するための面積の損失を最小限にとどめることができる。
【０１３３】
実施の形態９．
図２０および図２１は、それぞれ、実施の形態９による半導体装置２０９を簡略的に示す斜視図および側面図である。図２１は、図２０の方向Ｉから見たときの半導体装置２０９の部分側面図に相当する。ＧＤＵ３０９は、半導体装置２０９からカソードフィン電極５を除いた部分に相当する。
【０１３４】
半導体装置２０９では、実施の形態８の半導体装置２０８と同様に、一対の補強部材１８が電気絶縁性のスペーサ１３０を介してゲートドライブ基板７に固定されている。一対の補強部材１８の形状、および配置は、実施の形態８と同等に設定される。半導体装置２０９では、半導体装置２０８とは異なり、スペーサ３７に代えてスペーサ１３０が用いられている。スペーサ１３０は、電気絶縁性であって、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する点では、スペーサ３７と変わりがない。スペーサ１３０は、一対の平坦部４１の各々ごとに、その延在方向に沿って平坦部４１とゲートドライブ基板７の上主面とに密着するように、上記延在方向に沿って延在している点において、スペーサ３７とは特徴的に異なっている。
【０１３５】
これにより、一対の補強部材１８は、ゲートドライブ基板７の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板７の共振がさらに効果的に抑制される。特に、ＧＣＴサイリスタ素子１の端子部（すなわち、ゲートフランジ１５および第１カソードフランジ１４が接続される部分）に最も近い部位で、ゲートドライブ基板７が補強されるので、共振の抑制が効果的に行われる。
【０１３６】
実施の形態１０．
図２２は、実施の形態１０による半導体装置２１０を簡略的に示す斜視図である。また、図２３は、図２２の切断線Ｊ−Ｊに沿った半導体装置２１０の一部の断面図である。半導体装置２１０は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１０は、半導体装置２１０からカソードフィン電極５を除いた部分に相当する。
【０１３７】
半導体装置２１０では、実施の形態７の半導体装置２０７に、環状弾性体１３１が加えられている。環状弾性体１３１として、安価な市販のＯ−リングを用いることができる。環状弾性体１３１は、開口部４９を包囲するように配設され、補強部材１２９の平坦部４５とゲートドライブ基板７の上主面との間に押圧力をもって挟まれている。環状弾性体１３１は、補強部材１２９をスペーサ３７を介してゲートドライブ基板７へビス３３で締結する際に、平坦部４５とゲートドライブ基板７との間に介挿される。したがって、補強部材１２９には、ビス３３の締結力によって押圧力が付与される。
【０１３８】
このように半導体装置２１０では、補強部材１２９による補強の効果が、環状弾性体１３１によって、さらに高められる。その結果、共振現象がさらに効果的に抑制される。
【０１３９】
実施の形態１１．
図２４は、実施の形態１１による半導体装置２１１を簡略的に示す斜視図である。また、図２５は、図２４の切断線Ｋ−Ｋに沿った半導体装置２１１の一部の断面図である。半導体装置２１１は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１１は、半導体装置２１１からカソードフィン電極５を除いた部分に相当する。
【０１４０】
半導体装置２１１では、実施の形態１の半導体装置２０１と同様に、一対の補強部材１８が電気絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。一対の補強部材１８の輪郭形状、および配置は、実施の形態１と同等に設定される。
【０１４１】
半導体装置２１１では、半導体装置２０１とは異なり、平坦部４１にその延在方向に沿って配列する複数の貫通孔１３２が設けられている。このため、補強部材１８による補強の効果を余り低減することなく、搭載物をも含めた回路基板の軽量化が達成される。これにより、振動をともなう半導体装置２１１の使用環境の下において、ゲートドライブ基板７を支持する一対の支点としての一対の直立部４０の周りに発生するモーメントが低減される。その結果、共振現象がさらに効果的に抑制される。
【０１４２】
実施の形態１２．
図２６および図２７は、それぞれ、実施の形態１２による半導体装置２１２を簡略的に示す斜視図および側面図である。図２７は、図２６の方向Ｌから見たときの半導体装置２１２の部分側面図に相当する。半導体装置２１２は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１２は、半導体装置２１２からカソードフィン電極５を除いた部分に相当する。
【０１４３】
半導体装置２１２では、ゲートドライブ基板７に枠体１３３が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図２６および図２７では、枠体１３３が、背景技術としての半導体装置２００へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【０１４４】
枠体１３３は、ゲートドライブ基板７の周縁の少なくとも一部に沿うように、かつ、この少なくとも一部に密着するように、ゲートドライブ基板７に固定されている。枠体１３３は、好ましくは図２７が示すように「コ」の字型の断面形状を有し、ゲートドライブ基板７の周縁部にはめ込まれる。これにより、ゲートドライブ基板７の剛性が高められるので、共振現象が効果的に抑制される。
【０１４５】
枠体１３３は、金属の角材に溝を形成することにより、安価に得ることができる。この場合、ゲートドライブ基板７に配設される図示しない配線パターンの電気的短絡を防止するために、枠体１３３とゲートドライブ基板７との間には、絶縁処理が施される。
【０１４６】
また、好ましくは図２６が示すように、枠体１３３はゲートドライブ基板７の対向する２辺に沿って取り付けられている。それにより、ゲートドライブ基板７の剛性がさらに効果的に高められ、共振現象がさらに効果的に抑制される。
【０１４７】
実施の形態１３．
図２８および図２９は、それぞれ、実施の形態１３による半導体装置２１３を簡略的に示す斜視図および側面図である。図２９は、図２８の方向Ｍから見たときの半導体装置２１３の部分側面図に相当する。半導体装置２１３は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を行うのに適している。ＧＤＵ３１３は、半導体装置２１３からカソードフィン電極５を除いた部分に相当する。
【０１４８】
半導体装置２１３では、ゲートドライブ基板７に補強部材１８およびスペーサ３７が設けられず、代わりに、スペーサ１３４が設けられる点において、背景技術としての半導体装置２００とは特徴的に異なっている。スペーサ１３４は、電気絶縁性であって、開口部４９を囲むように離れた４点以上（図２８では４点）の部位に配置され、カソードフィン電極５の底面とゲートドライブ基板７の上主面とに当接している。カソードフィン電極５とゲートドライブ基板７とは、スペーサ１３４を挟んで、ビス６２で互いに締結されている。
【０１４９】
すなわち、スペーサ１３４は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在し、カソードフィン電極５とゲートドライブ基板７とを、互いの間隔を保持しつつ脱着可能に固定的に連結する。スペーサ１３４は、好ましくは図２８が示すように、円筒型に成型されている。
【０１５０】
半導体装置２１３では、以上のように、開口部４９を囲むように配置された少なくとも４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、振動をともなう半導体装置２１３の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板７の共振が、より効果的に抑制される。すなわち半導体装置２１３では、半導体装置２００に比べて耐振性が向上する。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【０１５１】
実施の形態１４．
図３０は、実施の形態１４による半導体装置２１４を簡略的に示す斜視図である。また、図３１は、図３０の方向Ｎ１から見たときの半導体装置２１４の部分側面図である。さらに、図３２は、図３０の方向Ｎ２から見たときの半導体装置２１４の部分側面図である。半導体装置２１４は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１４は、半導体装置２１４からカソードフィン電極５を除いた部分に相当する。
【０１５２】
半導体装置２１４では、ゲートドライブ基板７に補強部材１３５が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図３０〜図３２では、補強部材１３５が、背景技術としての半導体装置２００へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【０１５３】
補強部材１３５は、ゲートドライブ基板７の上主面のうち、カソードフィン電極５に対向しない部分に対向するように配置された平板状の平坦部１７０と、平坦部１７０の一端に連結するとともにゲートドライブ基板７の上主面の上方へ向かって直立した直立部１７１とを有している。直立部１７１には、複数の部位（図３０の例では２個の部位）に貫通孔１７３が設けられている。直立部１７１は、貫通孔１７３に挿入されるビス１７４によって、補強部材１８の直立部４０が固定されるカソードフィン電極５の側壁面に、直立部４０と並んで締結される。補強部材１３５は、金属板を折り曲げることによって、安価に形成することができる。
【０１５４】
補強部材１３５は、スペーサを介してゲートドライブ基板７に固定されている。これにより、補強部材１３５の直立部４４は、補強部材１８の直立部４０と同様に、ゲートドライブ基板７をカソードフィン電極５の側壁面に脱着可能に固定する機能を果たす。スペーサは、平坦部１７０とゲートドライブ基板７の上主面との間に介在し、平坦部１７０とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する。
【０１５５】
図３０の例では、このスペーサとして、トランジスタ３５（図３８）を取り付けるための壁状部材３４が用いられている。このため、壁状部材３４の他に、別途スペーサを準備する必要がなく、部品点数を節減することができると同時に、制御回路を実装するためのゲートドライブ基板７の面積の損失を抑えることができる。
【０１５６】
一対の壁状部材３４は、互いに平行に並んでいるため、補強部材１３５はゲートドライブ基板７へ安定的に固定される。一般に、補強部材１３５とゲートドライブ基板７との間に介在するスペーサは、一直線上に並ばないように離れた少なくとも４点を含む部位に配置されればよい。例えば実施の形態１３のスペーサ１３４のように、４点の部位にスペーサが分割配置されていても良い。図３０の壁状部材３４は、一方向に延在しているため、単独で複数の部位を含んでいる。
【０１５７】
半導体装置２１４では、補強部材１３５が設けられることにより、ゲートドライブ基板７の剛性が高められる。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１５８】
ゲートドライブ基板７に搭載される図示しない制御回路、入力端子および出力端子による制約のために、搭載物を含めたゲートドライブ基板７の重心をＧＣＴサイリスタ素子１の重心に一致させることは、背景技術の半導体装置２００に限らず、一般に困難である。このことが、共振現象の一因となっている。半導体装置２１４では、補強部材１３５がカソードフィン電極５へ接続されるので、重心のずれにも関わらず、共振現象が効果的に抑制される。特に、開口部４９の中心すなわちＧＣＴサイリスタ素子１の重心から最も離れ、重量比の大きい部分が補強されるので、低周波領域での共振の抑制に効果的である。
【０１５９】
また、補強部材１８の直立部４０と補強部材１３５の直立部１７１とを、ともにカソードフィン電極５の同一の側壁面に締結することにより、ゲートドライブ基板７のカソードフィン電極５への支持が実現するので、半導体装置２１４の組み立て工程において、差込装着を容易に行うことが可能となる。
【０１６０】
カソードフィン電極５は、空冷型である場合には、その側壁面には、熱の放散を効果的なものとするために、フィン１７５（図３２）が設けられる。このため、補強部材１３５の直立部１７１には、フィン１７５に対向する部分に開口する窓部１７２が設けられるのが望ましい。これにより、カソードフィン電極５による放熱が効果的に行われる。
【０１６１】
実施の形態１５．
図３３は、実施の形態１５による半導体装置２１５の縦断面図である。ＧＤＵ３１５は、半導体装置２１５からカソードフィン電極５およびアノードフィン電極６を除いた部分に相当する。半導体装置２１５は、ＧＣＴサイリスタ素子１の第１カソードフランジ（主端子板）１４およびゲートフランジ（制御端子板）１５の構造、およびゲートドライブ基板７に配設される配線パターンの構造において、背景技術としての半導体装置２００とは特徴的に異なっている。半導体装置２１５におけるこれらの特徴は、他のすべての実施の形態の半導体装置と組み合わせて実施することが可能である。
【０１６２】
半導体装置２１５では、半導体装置２００の第１カソードフランジ１４に代えて、図３４が示すカソードフランジ（主端子板）１３７が用いられる。カソードフランジ１３７は、導電性で円盤状の薄板をカップ状に成型し、外周に沿って配列する複数の貫通孔１８２を形成することによって得られる。カソードフランジ１３７の中央部（すなわちカップの底部）は、カソードポスト電極２とカソードフィン電極５との間に挟まれている。また、半導体装置２００のゲートフランジ１５に代えて、図３３が示す環状のゲートフランジ（制御端子板）１４１が用いられる。
【０１６３】
図３５は、半導体装置２１５の部分断面図であり、ゲートドライブ基板７の開口部４９の周縁付近を拡大して示している。ゲートドライブ基板７では、絶縁基板１８１の上主面と下主面とに、配線パターン１３６，１３８が、それぞれ配設されている。図３５では、ゲートドライブ基板７の上主面が下方に向くように描かれている。カソードフランジ１３７の外周に沿った環状の領域は、配線パターン１３６のうち開口部４９の周縁に沿って環状に配設された部分に接続されている。
【０１６４】
環状のゲートフランジ１４１のうち、内周に沿った環状の領域は、半導体装置２００のゲートフランジ１５と同様に、半導体基板２４に接続されている（図３３）。ゲートフランジ１４１の外周に沿った環状の領域は、配線パターン１３８のうち、開口部４９の周縁に沿って環状に配設された部分に接続されている（図３５）。ゲートフランジ１４１にも、カソードフランジ１３７と同様に、その外周に沿って配列する複数の貫通孔１８３が設けられている。カソードフランジ１３７およびゲートフランジ１４１は、絶縁筒１８４を介して貫通孔１８２，１８３に介挿されるビス１４０によって、ゲートドライブ基板７の一対の主面に締結される。配線パターン１３８に対してゲートフランジ１４１が均一に接触するように、ビス１４０のフランジ部とゲートフランジ１４１との間に、ゲートフランジ押さえリング１８５が挟み込まれている。
【０１６５】
半導体装置２１５では、カソードフランジ１３７とゲートフランジ１４１とが、ゲートドライブ基板７の開口部４９の周縁に沿った環状の領域で配線パターン１３６，１３８に接続されているので、制御回路と半導体基板２４との間に介在するインダクタンスが低く抑えられる。このため、ＧＣＴサイリスタ素子１の動作速度を高めることができる。
【０１６６】
実施の形態１６．
図３６は、実施の形態１６による半導体装置２１６を簡略的に示す斜視図である。また、図３７は、図３６の切断線Ｐ−Ｐに沿った半導体装置２１６の一部の断面図である。半導体装置２１６は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を行うのに適している。ＧＤＵ３１６は、半導体装置２１６からカソードフィン電極５およびアノードフィン電極６を除いた部分に相当する。
【０１６７】
半導体装置２１６では、ゲートドライブ基板７に補強部材１８およびスペーサ３７が設けられず、代わりに、環状弾性体１４２が設けられる点において、背景技術としての半導体装置２００とは特徴的に異なっている。一対の環状弾性体１４２は、いずれも開口部４９を包囲するように配設されている。一方の環状弾性体１４２は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に押圧力をもって挟まれている。他方の環状弾性体１４２は、アノードフィン電極６の上面（ゲートドライブ基板７の下主面に対向する表面）とゲートドライブ基板７の下主面との間に押圧力をもって挟まれている。
【０１６８】
半導体装置２１６では、以上のように一対のフィン電極５，６とゲートドライブ基板７との間に一対の環状弾性体１４２が介挿されるので、ゲートドライブ基板７の共振が抑制される。一対の環状弾性体１４２として、いずれも安価な市販のＯ−リングを用いることができる。
【０１６９】
半導体装置２１６を組み立てる工程では、まず、アノードフィン電極６の上面に環状弾性体１４２が載置された後、環状弾性体１４２の内側に、ＧＤＵ３１６がセットされる。つづいて、ＧＤＵ３１６のカソードポスト電極２（図４０）の上に、別の環状弾性体１４２が載置された後、その上にカソードフィン電極５が積み重ねられる。このようにして、積み重ね装着を用いて半導体装置２１６を容易に組み立てることが可能である。
【０１７０】
変形例．
上記実施の形態では、平坦部４１または補強部材１２０を支持するスペーサ３７が、２点の部位に分割配置された形態（実施の形態１〜６、１２，１４）、３点の部位に分割配置された形態（実施の形態８）、および、一方向に延在する形態（実施の形態９）を示した。これらは、スペーサが一方向に沿って離れた少なくとも２点を含む部位に配設されていると、一般的に表現することができる。例えば、実施の形態９では、延在方向に沿った連続無限の点（すなわち、少なくとも２点）を含む部位にスペーサ１３０が配設されている。
【０１７１】
同様に、実施の形態７および１０のスペーサ３７、実施の形態１３のスペーサ１３４についても、一般に、開口部４９を囲むように互いに離れた少なくとも４点を含む部位に配置された形態を採ることが可能である。例えば、開口部４９の周りの４点を超える部位にスペーサが分割配置された形態、あるいは開口部４９の周りに沿って延在するようにスペーサが配置された形態を採ることが可能である。
【０１７２】
【発明の効果】
第１の発明の装置では、圧接型半導体素子に接続される回路基板が、圧接型半導体素子を介挿するための開口部を囲むように配置された３点以上の部位を支点として、回路基板が回転の自由度を失うように安定的にフィン電極へ支持される。このため、振動をともなう半導体装置の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、回路基板の共振現象が抑制される。すなわち、耐振性に優れた半導体装置が得られる。
【０１７３】
第２の発明の装置では、一対の補強部材とスペーサとによって、（搭載物をも含めた）回路基板の剛性が高められるので、共振現象がさらに抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【０１７４】
第３の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材が、フィン電極の回路基板へ対向する表面に脱着可能に密着して固定されるので、支点が連続無限に分布することとなり、共振現象の抑制効果がさらに高められる。
【０１７５】
第４の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材に一対の固定部材を追加するだけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１７６】
第５の発明の装置では、補強部材とスペーサとによって回路基板の剛性が高められるので、共振現象が抑制される。特に、補強部材が開口部を囲む領域を覆うように配置された平板状の平坦部を有するので、剛性が効果的に高められる。
【０１７７】
第６の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材ごとに３点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、（搭載物をも含めた）回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【０１７８】
第７の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【０１７９】
第８の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。さらに、補強部材には、その延在方向に沿って配列する複数の貫通孔が設けられているので、搭載物をも含めた回路基板の軽量化が達成される。これにより、共振現象がさらに効果的に抑制される。
【０１８０】
第９の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象が抑制される。
【０１８１】
第１０の発明の装置では、スペーサによって少なくとも４支点による支持が実現するので、共振現象がさらに抑制される。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【０１８２】
第１１の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、別の補強部材と別のスペーサとによって、回路基板の剛性がさらに高められるので、共振現象がさらに効果的に抑制される。さらに、一対の補強部材の一対の直立部および別の補強部材の直立部が、フィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【０１８３】
第１２の発明の装置では、一対のフィン電極と回路基板との間に一対の環状弾性体が介挿されるので、回路基板の共振現象が抑制される。
【０１８４】
第１３の発明の装置では、補強部材の直立部とは反対側へ向かって突起した突起部と、弾性復元力をもって突起部へ係合する係合部材とによって、第３の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１８５】
第１４の発明の装置では、弾性復元力をもって摺動可能に一対の補強部材に係合する一対の係合部材によって、一対の補強部材がフィン電極へ固定されるので、半導体装置の組み立て工程において、差込装着を容易に行うことが可能となる。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１８６】
第１５の発明の装置では、一対の直立部と、同様の一対の突起部とによって、フィン電極の対向する一対の側壁面に、一対の補強部材が脱着可能に固定されるので、一対の補強部材のフィン電極への固定が容易である。
【０１８７】
第１６の発明の装置では、一対の固定部が、それぞれ一対の平坦部へ、ネジで締結されることによって脱着自在に連結するので、半導体装置の組み立て工程において、差込装着を行うことが可能である。
【０１８８】
第１７の発明の装置では、一対の直立部と一対の固定部が、それぞれ一対の平坦部へ一体的に連結しているので、半導体装置の組み立て工程において、積み重ね装着を行うことが可能である。また、補強部材を一体的に形成できるので、部品点数を低減して、製造コストを節減することができる。
【０１８９】
第１８の発明の装置では、一対の固定部がフィン電極の側壁面へ、ネジで締結されることによって脱着自在に固定されるので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９０】
第１９の発明の装置では、一対の直立部とは反対側へ向かって突起した一対の突起部と、これら突起部へ脱着可能に係合する一対の係合部材とによって、第３および第４の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９１】
第２０の発明の装置では、フィン電極に設けられた窪み部へ一対の突起部が挿入されることにより、第３および第４の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程において、積み重ね装着が容易に行い得るので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９２】
第２１の発明の装置では、補強部材の平坦部と回路基板との間に、環状弾性体が挟み込まれるので、回路基板の共振現象がさらに効果的に抑制される。
【０１９３】
第２２の発明の装置では、フィン電極にフィンが設けられ、別の補強部材に設けられた直立部には、フィンに対向する窓部が形成されているので、フィン電極による放熱が効果的に行われる。
【０１９４】
第２３の発明の装置では、一対の直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９５】
第２４の発明の装置では、直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９６】
第２５の発明の装置では、一対の直立部が回路基板の中心に近い部位に位置するので、振動にともなう一対の直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【０１９７】
第２６の発明の装置では、直立部が回路基板の中心に近い部位に位置するので、振動にともなう直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【０１９８】
第２７の発明の装置では、スペーサが、各補強部材ごとに３点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【０１９９】
第２８の発明の装置では、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【０２００】
第２９の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【０２０１】
第３０の発明の装置では、回路基板の対向する２辺に密着するように、枠体が回路基板に固定されているので、回路基板の剛性がさらに高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【０２０２】
第３１の発明の装置では、主端子板と制御端子板とが、回路基板の開口部の周縁に沿った環状の領域で配線パターンに接続されているので、制御回路と半導体基板との間に介在するインダクタンスが低く抑えられる。このため、圧接型半導体素子の動作速度を高めることができ、ゲート転流型ターンオフ素子の使用にも適する。
【０２０３】
第３２の発明の装置では、主端子板と制御端子板とがいずれも、回路基板の一方主面の上に配設された配線パターンに接続されているので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０２０４】
第３３の発明の装置では、主端子板と制御端子板とが、回路基板へネジで締結されているので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率がさらに向上するとともに、組み立てコストがさらに節減される。
【０２０５】
第３４の発明の装置では、圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子であるので、ターンオフ特性を向上させることができる。また、それにともなって、半導体基板における過度の局部発熱を抑制することができるので、大電流の制御への用途にも適する。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の斜視図である。
【図２】 図１の方向Ａから見た半導体装置の部分側面図である。
【図３】 図１の半導体装置の組み立て工程を示す説明図である。
【図４】 実施の形態２の半導体装置の斜視図である。
【図５】 図４の方向Ｂから見た半導体装置の部分側面図である。
【図６】 実施の形態３の半導体装置の斜視図である。
【図７】 図６の方向Ｃから見た半導体装置の部分側面図である。
【図８】 実施の形態４の半導体装置の斜視図である。
【図９】 図８の切断線Ｄ１−Ｄ１に沿った半導体装置の部分断面図である。
【図１０】 図８の方向Ｄ２から見た半導体装置の部分側面図である。
【図１１】 実施の形態５の半導体装置の斜視図である。
【図１２】 図１１の方向Ｄ２から見た半導体装置の部分側面図である。
【図１３】 図１１の半導体装置の組み立て工程を示す説明図である。
【図１４】 実施の形態６の半導体装置の斜視図である。
【図１５】 図１４の切断線Ｆ−Ｆに沿った半導体装置の部分断面図である。
【図１６】 実施の形態７の半導体装置の斜視図である。
【図１７】 図１６の方向Ｇから見た半導体装置の部分側面図である。
【図１８】 実施の形態８の半導体装置の斜視図である。
【図１９】 図１８の方向Ｈから見た半導体装置の部分側面図である。
【図２０】 実施の形態９の半導体装置の斜視図である。
【図２１】 図２０の方向Ｉから見た半導体装置の部分側面図である。
【図２２】 実施の形態１０の半導体装置の斜視図である。
【図２３】 図２２の切断線Ｊ−Ｊに沿った半導体装置の部分断面図である。
【図２４】 実施の形態１１の半導体装置の斜視図である。
【図２５】 図２４の切断線Ｋ−Ｋに沿った半導体装置の部分断面図である。
【図２６】 実施の形態１２の半導体装置の斜視図である。
【図２７】 図２６の方向Ｌから見た半導体装置の部分側面図である。
【図２８】 実施の形態１３の半導体装置の斜視図である。
【図２９】 図２８の方向Ｍから見た半導体装置の部分側面図である。
【図３０】 実施の形態１４の半導体装置の斜視図である。
【図３１】 図３０の方向Ｎ１から見た半導体装置の部分側面図である。
【図３２】 図３０の方向Ｎ２から見た半導体装置の部分側面図である。
【図３３】 実施の形態１５の半導体装置の縦断面図である。
【図３４】 図３３の半導体装置のカソードフランジの斜視図である。
【図３５】 図３３の半導体装置の部分拡大断面図である。
【図３６】 実施の形態１６の半導体装置の斜視図である。
【図３７】 図３６の切断線Ｐ−Ｐに沿った半導体装置の部分断面図である。
【図３８】 背景技術としての半導体装置の上面図である。
【図３９】 図３８の半導体装置の側面図である。
【図４０】 図３８のＧＣＴサイリスタ素子の縦断面図である。
【図４１】 図４０のＧＣＴサイリスタ素子の一部拡大図である。
【図４２】 図４０のＧＣＴサイリスタ素子の一部拡大図である。
【図４３】 図４０のカソードフランジの斜視図である。
【図４４】 図４０のゲートフランジの斜視図である。
【符号の説明】
１ ＧＣＴサイリスタ素子（圧接型半導体素子）、２ カソードポスト電極（一方主電極）、３ アノードポスト電極（他方主電極）、５ カソードフィン電極（フィン電極）、７ ゲートドライブ基板（回路基板）、７ａ，１３６ 第１配線パターン、７ｂ，１３８ 第２配線パターン、９，１２，３１，３３，５０，５１，５２，５３，５４，５６，５７，５８、６２，１４０，１７４，１７５ビス（ネジ）、１４，１３７ カソードフランジ（主端子板）、１５，１４１ゲートフランジ（制御端子，制御端子板）、１４ｄ，１５ｃ 枝状突起部、１８，１２０，１２２，１２４，１２６，１２７，１２９，１３５ 補強部材、２４ 半導体基板、３４，３７，１１８，１３０，１３４ スペーサ、４１，４５，１７０ 平坦部、４０，４４，１７１ 直立部、４９ 開口部、４２，４３，４８，１２３ 固定部、１１８ａ 突起部、１１９，１２５，１６９ 係合部材、１２８ 窪み部、１３１，１４２ 環状弾性体、１３２ 貫通孔、１３３ 枠体、１７２ 窓部、１７５ フィン。
【発明の属する技術分野】
この発明は、ターンオン時にアノードとカソードとの間で流れていた主電流のほとんどを、ターンオフ時にゲート電極へ転流することができるゲート転流型ターンオフ（Gate Commutated Turn-off；以下、ＧＣＴと略記する）サイリスタ素子を好例とする圧接型半導体素子を有する半導体装置に関し、特に、耐振性を向上させるための改良に関する。
【０００２】
【従来の技術】
従来のＧＴＯ（Gate Turn-Off）サイリスタ装置においては、ゲート電極へ制御信号を伝達するために、ゲート電極へ接続されるゲート端子を、一方向に沿って引き出す形態が広く採用されていた（例えば、特開昭５６−１２５８６３号公報記載の技術など）。ところが、このような形態では、ゲート端子に寄生的に発生するインダクタンスが大きいために、アノードからカソードへと流れる主電流を、素子のターンオフ時に、瞬時に停止させることは困難であった。
【０００３】
この問題を解決するものとして、上記したインダクタンスを著しく低減させたＧＣＴサイリスタ装置が開発されている。このＧＣＴサイリスタ装置では、ゲート端子が一方向に沿って延びた形態に代えて、環状に形成されたゲート端子が採用され、ゲートドライバが搭載されたゲートドライブ基板に、上記した環状のゲート端子が接続されている（例えば、特開平１０−２９４４０６号公報、特開平８−３３０５７２号公報に記載の技術など）。ＧＣＴサイリスタ装置では、このような形態が採用されることにより、ＧＣＴサイリスタ素子、ゲートドライブ基板およびゲートドライバを含めたループのインダクタンス（ゲート側インダクタンスと称する）を、ＧＴＯサイリスタのそれの１／１００程度にまで低減することが可能となる。
【０００４】
ＧＣＴサイリスタ装置では、このようにゲート側インダクタンスをＧＴＯサイリスタのそれよりも格段に低減することで、ターンオフ時のゲート逆電流上昇率（ｄｉGQ／ｄｔ）をＧＴＯサイリスタのそれの１００倍程度にまで上昇させ、ターンオフ時に主電流のほとんど全てを短時間でゲート側に転流させることができる。すなわち、ターンオフに要する時間を短縮するとともにターンオフゲインの値をほぼ１にすることができ、ターンオフ特性を向上させることができる。また、これに伴って半導体基板内の局部発熱における破壊を抑制することができ、その結果、大電流の制御を行うことも可能となる。
【０００５】
図３８は、公知技術ではなく本発明の背景技術として位置づけられる半導体装置を示す上面図である。この半導体装置２００は、同一出願人による米国出願（出願番号：０９／５４９，０６２号）に記載されている。また、図３９は、図３８の切断線Ｂ−Ｂに沿った半導体装置の断面図である。半導体装置２００は、ＧＣＴサイリスタ装置として構成されており、回路基板としてのゲートドライブ基板７と、ゲートドライブ基板７に固定されたＧＣＴサイリスタ１と、コンデンサ３６およびトランジスタ３５を含む制御回路であるゲートドライバと、を備えている。なお、トランジスタ３５は、ゲートドライブ基板７に直立するように固定された壁状部材３４の壁面に取り付けられている。また、コンデンサ３６はゲートドライブ基板７の上に配置されるが、煩雑な描画を避けるために図３９では図示を略している。
【０００６】
また、図４０は図３８の切断線Ａ−Ａに沿った半導体装置の断面図であり、図４１及び図４２は図４０の一部を拡大して示す断面図である。ＧＣＴサイリスタ素子１は、内部にｐｎｐｎ構造を有し外周に沿ってゲート領域を有する円板形状の半導体基板（ウェハ）２４と、半導体基板２４のカソード領域に接続されたカソード歪み（ひずみ）緩衝板２５と、半導体基板２４のアノード領域に接続されたアノード歪み緩衝板２６とを、その中心部に備える。
【０００７】
カソード歪み緩衝板２５には、一方主電極としてのカソードポスト電極２が接続され、アノード歪み緩衝板２６には、他方主電極としてのアノードポスト電極３が接続されている。また、カソードポスト電極２には導電性の第１カソードフランジ（主端子板）１４が接続され、第１カソードフランジ１４にはカソードフィン電極５が接続されている。アノードポスト電極３にはアノードフィン電極６が接続されている。そして、半導体基板２４、カソード歪み緩衝板２５、アノード歪み緩衝板２６、カソードポスト電極２、アノードポスト電極３および第１カソードフランジ１４は、カソードフィン電極５およびアノードフィン電極６の両者によってサンドイッチ状に挟まれて、かつ圧接される。すなわちＧＣＴサイリスタ素子１は、圧接型半導体素子の一種として構成されている。
【０００８】
半導体装置２００の中で、カソードフィン電極５およびアノードフィン電極６を除いた部分、すなわち一対のフィン電極５，６によって押圧力を持って挟まれて使用される装置部分は、ゲートドライブユニット（以下、ＧＤＵと略記する）３００と称される。なお、図３８では、カソードフィン電極５は破線で描かれている。
【０００９】
ＧＣＴサイリスタ素子１は、カソードポスト電極２に貫通されて保持されるリング状の第２カソードフランジ２０と、アノードポスト電極３に貫通されて保持されるリング状のアノードフランジ２３とを備える。第２カソードフランジ２０およびアノードフランジ２３の間には、セラミックス（例えばアルミナ）からなる絶縁筒２１が設けられている。また図４０では、半導体基板２４、カソード歪み緩衝板２５、アノード歪み緩衝板２６、カソードポスト電極２およびアノードポスト電極３が一体となって、絶縁筒２１を貫通している。
【００１０】
図４１および図４２が示すように、ＧＣＴサイリスタ素子１では、ゲートドライバとＧＣＴサイリスタ素子１のカソードとの間での電流の通路となるカソード電極７ａと、ゲートドライバとＧＣＴサイリスタ素子１のゲートとの間での電流の通路となるゲート電極７ｂとがいずれも、ゲートドライブ基板７の一方主面（カソードフィン電極５が対向する側の主面であり、図において上面であるため、以下において適宜、「上主面」と記載する）の上に形成されている。むろん、両者は互いに絶縁された回路パターンで形成されている。なお、図３８では煩雑な表示となるのでこれらの回路パターンを示していないが、カソード電極７ａは後述する第１カソードフランジ１４の枝状突起部に接続されるような回路パターンに、ゲート電極７ｂは後述するゲートフランジ（制御端子板）１５の枝状突起部に接続されるような回路パターンに、それぞれ形成されている。カソード電極７ａおよびゲート電極７ｂが設けられることで、ＧＣＴサイリスタ素子１のゲートおよびカソードとゲートドライバとの間にはループが形成される。転流時にゲート電流がこのループに流れ込むことで、ＧＣＴサイリスタ素子１のカソード−アノード間に流れる主電流が瞬時に停止する。
【００１１】
図４３は、第１カソードフランジ１４の構造を示す斜視図である。第１カソードフランジ１４は、例えば０．２〜２ｍｍ程度の厚さを有する導電性の薄板であり、図４３に示すようにカソードポスト電極２の径と概略同じ大きさの径の円板状部１４ｆと、円板状部１４ｆを取り囲むフランジ部１４ｅと、フランジ部１４ｅから複数、概略外周方向に延びる枝状突起部１４ｄとを備えている。このような構造は、薄板をプレス機等により加工することで得られる。第１カソードフランジ１４のように、枝状突起部１４ｄ、フランジ部１４ｅおよび円板状部１４ｆを一体成形体とする場合には、一度のプレス加工を通じて、図４３のような構造を簡単に得ることができる。
【００１２】
枝状突起部１４ｄはその先端付近にビス孔１４ａを有しており、図４１に示すように、このビス孔１４ａにビス（すなわちネジ。以下同様）９が挿入されることによって、枝状突起部１４ｄがゲートドライブ基板７に固定される。なお、ゲートドライブ基板７上には、ビス孔１４ａに対応する部分に導電性のビス台座１７が設けられており、枝状突起部１４ｄは、このビス台座１７を介してカソード電極７ａと導通する。なお、ゲートドライブ基板７へのビス台座１７の取り付けは、例えばハンダづけにより行えばよい。
【００１３】
なお、このビス台座１７には、市販の安価な台座部品を用いることができる。ビス台座１７は枝状突起部１４ｄと接触するだけでよく、従来のゲート転流形半導体装置におけるカソードスペーサ４やゲートスペーサ１０のように高精度に平坦化された表面を有する必要はないからである。
【００１４】
また、枝状突起部１４ｄは、フランジ部１４ｅから真横に延びるのではなく、ゲートドライブ基板７の存在する位置にビス孔１４ａの位置を合わせることができるように、いくつかの曲がり部１４ｂ，１４ｃを有している。このうち曲がり部１４ｂについては曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部１４ｂにおいて吸収される。
【００１５】
半導体基板２４では、カソード領域側にゲート領域が形成され、図４１および図４２に示すようにリング状のゲート電極２９がゲート領域にゲート電極接続層２８を介して接続されている。そして、ゲート電極２９はゲートフランジ１５の内周側に接続される。また、カソード歪み緩衝板２５は、カソード電極接続層２７を介して半導体基板２４上のカソード領域に接続されている。
【００１６】
ここで、ゲートフランジ１５の構造を図４４に示す。ゲートフランジ１５は例えば０．２〜２ｍｍ程度の厚さを有する導電性の薄板であり、図４４に示すようにカソードポスト電極２に貫通されるリング孔部１５ｅと、リング孔部１５ｅを取り囲むリング状部１５ｄと、リング状部１５ｄから複数、概略外周方向に延びる枝状突起部１５ｃとを備えている。
【００１７】
枝状突起部１５ｃはその先端付近にビス孔１５ａを有しており、図４２に示すように、このビス孔１５ａにビス１２が挿入されることで、枝状突起部１５ｃがゲートドライブ基板７に固定される。なお、ゲートドライブ基板７上には、ビス孔１５ａに対応する部分に、ビス台座１７と同様の導電性のビス台座１６が設けられており、枝状突起部１５ｃはこのビス台座１６を介してゲート電極７ｂと導通する。ビス台座１７と同様、このビス台座１６には市販の安価な台座部品を用いることができ、またゲートドライブ基板７への取り付けも、例えばハンダづけにより行うことができる。
【００１８】
また、枝状突起部１５ｃは、リング状部１５ｄから真横に延びるのではなく、ゲートドライブ基板７の存在する位置にビス孔１５ａの位置を合わせることができるように、曲がり部１５ｂが設けられている。曲がり部１５ｂは曲がりに余裕を有している。そのため、スイッチング動作時に発生する振動や応力は、特に曲がり部１５ｂにおいて吸収される。
【００１９】
なお、図４２に示すように、ゲート電極２９およびゲートフランジ１５とカソード歪み緩衝板２５およびカソードポスト電極２との間の絶縁を図るために、絶縁シート３０が設けられている。
【００２０】
また、ゲートフランジ１５のうちリング状部１５ｄは、絶縁筒２１に挟みこまれつつ絶縁筒２１の側面から突出する形で絶縁筒２１の外側方向へと延在する。また、ゲートフランジ１５のうち枝状突起部１５ｃは、絶縁筒２１の外側方向へと延在する。
【００２１】
なお、図３８では一例として、第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとをともに６本設けた場合を示している。各枝状突起部１４ｄ，１５ｃは、第１カソードフランジ１４およびゲートフランジ１５の外周を６等分した位置にそれぞれ設けられている。また、隣り合う第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとをほぼ平行になるように配置し、また、枝状突起部１４ｄ，１５ｃが交互に並ぶように配置している。なお、枝状突起部１４ｄ，１５ｃの間の距離は、絶縁が確保される最小限度の距離以上になるよう設計される。
【００２２】
また、枝状突起部１４ｄ，１５ｃとカソードフィン電極５およびアノードフィン電極６との距離が大きくなるよう設計されておれば、カソードフィン電極５またはアノードフィン電極６に接続される外部の回路からの枝状突起部１４ｄ，１５ｃへの漏れ電流の発生の可能性を低く抑えることができる。そのためには、枝状突起部１４ｄ，１５ｃの曲がり部１４ｂ，１４ｃ，１５ｂを調節して、ゲートドライブ基板７とＧＣＴサイリスタ素子１との高さ方向の相対的な位置関係を決定すればよい。
【００２３】
なお、第１カソードフランジ１４の枝状突起部１４ｄおよびゲートフランジ１５の枝状突起部１５ｃの設置本数は、それぞれ３本以上の複数であることが望ましい。１本ではＧＣＴサイリスタ素子１の保持が困難であり、また、従来周知のＧＴＯサイリスタで採用されていた一方向に延びたゲート端子との特性上の差異が希薄になるのに加えて、２本ではスイッチング動作時に発生する振動や応力の影響を受けてＧＣＴサイリスタ素子１が共振したり捩れたりしやすいからである。枝状突起部１４ｄ，１５ｃの数がそれぞれ３本あれば、３本のそれぞれを第１カソードフランジ１４、ゲートフランジ１５の外周をほぼ３等分する位置に設けることで、スイッチング動作時に発生する振動や応力に対してＧＣＴサイリスタ素子１が共振したり捩れたりしにくくなる。
【００２４】
また、３個以上の範囲でどの数値を選択するかについては、ＧＣＴサイリスタ素子１の電流容量、あるいはＧＣＴサイリスタ素子１に要求されるターンオフ時のゲート逆電流上昇率（ｄｉGQ／ｄｔ）、要求されるインダクタンスの値、製造工程における作業効率、コスト等を考慮して決定されるとよい。
【００２５】
以上のように構成される半導体装置２００を用いれば、従来周知のＧＣＴサイリスタ装置において用いられていたカソードスペーサおよびゲートスペーサを用いることなく、安価な台座部品を用いてゲートフランジ１５と第１カソードフランジ１４とをゲートドライブ基板７に固定することができるので、低コスト化を図ることができる。また、半導体装置２００の重量の増加を招くこともない。
【００２６】
また、第１カソードフランジ１４の枝状突起部１４ｄとゲートフランジ１５の枝状突起部１５ｃとを、ゲートドライブ基板７の同一面上にビスで固定するので、従来周知のＧＣＴサイリスタ装置のように上下両面にビスをとり付ける必要がなく、製造工程およびメンテナンス時において作業効率が向上する。
【００２７】
また、従来周知のＧＣＴサイリスタ装置とは異なり、ゲートドライブ基板７の上下両面（すなわち、一方主面と他方主面の双方）に配線パターンを形成する必要がなく、ゲートドライブ基板７の上主面にゲート用およびカソード用の配線パターンを形成すればよいので、製造に要する時間、コストを抑制することができる。
【００２８】
なお、半導体装置２００では、従来周知のＧＣＴサイリスタ装置が有していたケースを有しないので、強度が不足する懸念が生じる。よって、強度を高めるために、図３８および図３９に示すように補強部材１８が設けられる。図３９では一対のＬ字型の補強部材１８がＧＣＴサイリスタ素子１を挟むように、互いに平行に配設されている。補強部材１８は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【００２９】
各補強部材１８とゲートドライブ基板７とは、平坦部４１の延在方向に沿って離れた２箇所に配置された絶縁性のスペーサ３７によって絶縁が図られつつ、ビス３３およびナット３２によってゲートドライブ基板７に固定されている。スペーサ３７は、また平坦部４１とゲートドライブ基板７の上主面との間に介在することで、両者の間の間隔を保持する役割をも果たしている。それにより、補強部材１８は、トランジスタ３５等の荷重によるゲートドライブ基板７の湾曲を抑制する補強部材として機能を、効果的に発揮することができる。
【００３０】
直立部４０は、平面視輪郭が略矩形であるカソードフィン電極５の側壁面に、ビス３１によって着脱可能に固定される。このようにカソードフィン電極５を補強部材１８に固定させることで、トランジスタ３５等の荷重によるゲートドライブ基板７の湾曲をより一層、抑制することができる。
【００３１】
【発明が解決しようとする課題】
以上のように半導体装置２００では、ＧＣＴサイリスタ素子１に設けられたフランジ１４，１５は、ＧＤＵ３００に柔軟に接続されているに過ぎず、ＧＤＵ３００を支持する部材としては実質的に機能しない。ＧＤＵ３００は、もっぱらゲートドライブ基板７に設けられた補強部材１８を通じて、ＧＣＴサイリスタ素子１へ支持されている。すなわち、実質上、一対の補強部材１８の一対の直立部４０における２点を支点として、ゲートドライブ基板７がカソードフィン電極５へ支持されている。
【００３２】
このため、例えば電気式鉄道車両へ応用した場合など、振動をともなう半導体装置２００の使用環境、特にゲートドライブ基板７の主面に垂直な方向（Ｚ方向）の振動が半導体装置２００に印加される使用環境の下では、一対の補強部材１８の一対の直立部４０における２個の支点の周りに生じるモーメントによって、ＧＤＵ３００が共振を引き起こす場合があるという問題点があった。
【００３３】
本発明は、従来の技術における上記した問題点を解消するためになされたもので、振動をともなう使用環境の下で共振現象を抑制することのできる半導体装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
第１の発明の装置は、半導体装置であって、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を囲むように配置された３点以上の部位を支点として、前記フィン電極へ前記回路基板を支持する支持部材と、を備える。
【００３５】
第２の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(d-3) 前記一対の直立部と共同して前記開口部を囲む部位において、前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定する固定部材と、を備える。
【００３６】
第３の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記フィン電極と前記一方主面との間に介在し、前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って前記フィン電極の前記一方主面に対向する表面に脱着可能に密着して固定された一対の補強部材と、(d-2) 前記一対の補強部材と前記一方主面との間に介在し、前記一対の補強部材と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の補強部材の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００３７】
第４の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、前記一対の平坦部の前記一方向に沿った他端に、それぞれ連結するとともに前記フィン電極に脱着可能に固定される一対の固定部と、を有する一対の補強部材と、(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００３８】
第５の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記一方主面の前記開口部を囲む領域を覆うように配置された平板状の平坦部と、当該平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される直立部と、を有する補強部材と、(e) 前記平坦部と前記一方主面との間に介在し、前記平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記開口部を囲むように互いに離れた少なくとも４点を含む部位に配置されたスペーサと、を備え、前記平坦部には、前記開口部に対面する位置に前記開口部と同等の大きさの貫通孔を有する。
【００３９】
第６の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されたスペーサと、を備える。
【００４０】
第７の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在するスペーサと、を備える。
【００４１】
第８の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って配列する複数の貫通孔が設けられた一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える。
【００４２】
第９の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(f) 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体と、を備える。
【００４３】
第１０の発明の装置では、第１の発明の半導体装置において、前記支持部材が、(d-1) 前記開口部を囲むように離れた４点以上の部位において前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定的に連結するスペーサと、を備える。
【００４４】
第１１の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、(f) 前記一方主面の中で前記フィン電極に対向しない部分に対向するように配置された平板状の別の平坦部と、当該別の平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の前記側壁面に脱着可能に固定される別の直立部と、を有する別の補強部材と、(g) 前記別の平坦部と前記一方主面との間に介在し、前記別の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、一直線上に並ばないように離れた少なくとも４点を含む部位に配置された別のスペーサと、を備える。
【００４５】
第１２の発明の装置は、半導体装置において、(a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記一対の主電極の他方主電極に当接し前記回路基板の前記一対の主面の他方主面に対向する別のフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、(d) 前記フィン電極と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体と、(e) 前記別のフィン電極と前記他方主面との間に押圧力をもって挟まれ、前記開口部を包囲する別の環状弾性体と、を備える。
【００４６】
第１３の発明の装置では、第２の発明の半導体装置において、前記固定部材が、(d-3-1) 前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記回路基板に固定され、前記フィン電極の前記一方主面に対向する表面に当接して、前記フィン電極と前記回路基板との間の間隔を保持するスペーサと、(d-3-2) 前記フィン電極に固定され、前記突起部に弾性復元力をもって着脱可能に係合することにより、前記突起部を前記フィン電極へ向かって押圧する係合部材と、を備える。
【００４７】
第１４の発明の装置では、第３の発明の半導体装置において、前記支持部材が、(d-3) 前記フィン電極に固定され、前記一対の補強部材に弾性復元力をもって前記一方向に摺動可能に係合することにより、前記一対の補強部材を前記フィン電極へ向かって押圧する一対の係合部材を、さらに備え、前記一対の補強部材は、前記一対の係合部材によって、前記フィン電極の前記一方主面に対向する前記表面に密着して固定されている。
【００４８】
第１５の発明の装置では、第４の発明の半導体装置において、前記一対の固定部が、前記一方主面の上方へ向かって直立して前記フィン電極の前記側壁面に対向する別の側壁面に脱着可能に固定される一対の突起部を有する。
【００４９】
第１６の発明の装置では、第１５の発明の半導体装置において、前記一対の固定部が、それぞれ前記一対の平坦部へ、ネジで締結されることによって脱着自在に連結する。
【００５０】
第１７の発明の装置では、第１５の発明の半導体装置において、前記一対の直立部と前記一対の固定部は、それぞれ前記一対の平坦部へ一体的に連結している。
【００５１】
第１８の発明の装置では、第１５ないし第１７のいずれかの発明の半導体装置において、前記一対の固定部が、それぞれ前記別の側壁面へ、ネジで締結されることによって脱着自在に固定される。
【００５２】
第１９の発明の装置では、第４の発明の半導体装置において、前記一対の固定部の各々が、前記フィン電極の前記一方主面に対向する表面に当接するとともに前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記支持部材は、(d-3) 前記フィン電極に固定され、前記突起部に着脱可能に係合することにより、前記突起部を、前記フィン電極の前記一方主面に対向する表面へ当接した状態で保持する係合部材を、さらに備える。
【００５３】
第２０の発明の装置では、第４の発明の半導体装置において、前記フィン電極の前記側壁面に対向する別の側壁面に窪み部が形成されており、前記一対の固定部は、前記窪み部へ挿入可能な一対の突起部を、それぞれ有しており、前記一対の突起部が前記窪み部へ着脱可能に挿入されることにより、前記一対の固定部が前記フィン電極へ固定される。
【００５４】
第２１の発明の装置は、第５の発明の半導体装置において、(f) 前記平坦部と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体、をさらに備える。
【００５５】
第２２の発明の装置では、第１１の発明の半導体装置において、前記フィン電極は、前記側壁面にフィンを有しており、前記別の直立部には、前記フィンに対向する部分に開口する窓部が形成されている。
【００５６】
第２３の発明の装置では、第２、第４、第６ないし第９、第１１、第１３、第１５ないし第２０、および第２２のいずれかの発明の半導体装置において、前記一対の直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【００５７】
第２４の発明の装置では、第５または第２１の発明の半導体装置において、前記直立部が、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される。
【００５８】
第２５の発明の装置では、第２、第４、第６ないし第９、第１１、第１３、第１５ないし第２０、および第２２のいずれかの発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記一対の平坦部の前記一方向に沿った二つの端部の中で、前記一方主面の中心に近い側が、前記一対の直立部が連結する前記一端である。
【００５９】
第２６の発明の装置では、第５または第２１の発明の半導体装置において、前記一方向が前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記平坦部の前記一方向に沿った二つの端部の中で、前記中心に近い側が、前記直立部が連結する前記一端である。
【００６０】
第２７の発明の装置では、第２ないし第４、第８、第９、第１１、第１３ないし第２０、および第２２のいずれかの発明の半導体装置において、前記スペーサが、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されている。
【００６１】
第２８の発明の装置では、第２ないし第４、第８、第９、第１１、第１３ないし第２０、および第２２のいずれかの発明の半導体装置において、前記スペーサが、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在する。
【００６２】
第２９の発明の装置は、第１ないし第８、第１０ないし第２２、第２４、および第２６のいずれかの発明の半導体装置において、前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体を、さらに備える。
【００６３】
第３０の発明の装置では、第９または第２９の発明の半導体装置において、前記回路基板の平面輪郭が対向する２辺を有し、前記回路基板の周縁の前記少なくとも一部が前記２辺である。
【００６４】
第３１の発明の装置では、第１ないし第３０のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面と他方主面とに個別に配設された第１および第２配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第１配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第２配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された制御端子板である。
【００６５】
第３２の発明の装置では、第１ないし第３０のいずれかの発明の半導体装置において、前記半導体基板が、前記一方主面に配設された第１および第２配線パターンを有しており、前記圧接型半導体素子が、前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第１配線パターンのうち前記開口部の周縁部分に配設された部分に接続された主端子板を、さらに備え、前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第２配線パターンのうち前記開口部の周縁部分に配設された部分に接続された制御端子板である。
【００６６】
第３３の発明の装置では、第３１または第３２の発明の半導体装置において、前記主端子板と前記制御端子板とが、前記回路基板へネジで締結されている。
【００６７】
第３４の発明の装置では、第１ないし第３３のいずれかの発明の半導体装置において、前記圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子である。
【００６８】
【発明の実施の形態】
以下の実施の形態１〜１６では、図３８〜図４４で示した背景技術としての半導体装置２００からの特徴的な改良部分について、主として説明する。すなわち、特徴的な改良部分から外れた各種の構成要素については、以下の実施の形態では説明および図示を略しており、以下の実施の形態による半導体装置２０１〜２１６は、図３８〜図４４およびその説明をも含めて把握される。
【００６９】
特に、実施の形態１〜１４および１６による半導体装置２０１〜２１４，２１６はいずれも、半導体装置２００（図３８〜図４４）に含まれるＧＣＴサイリスタ素子１を備えているが、ＧＣＴサイリスタ素子１の大半の要素、およびゲートドライブ基板７に搭載される一部の要素については、図示を略している。また、以下の図において、図３８〜図４４に示した半導体装置２００と同一部分または相当部分（同一の機能をもつ部分）については、同一符号を付してその詳細な説明を略する。
【００７０】
なお、本発明による半導体装置は、以下の実施の形態による半導体装置２０１〜２１６に限定されるものではない。例えば、ＧＣＴサイリスタ素子１は、広く一般の圧接型半導体素子へも拡張可能である。
【００７１】
実施の形態１．
図１は、実施の形態１による半導体装置２０１を簡略的に示す斜視図である。ＧＤＵ３０１は、半導体装置２０１からカソードフィン電極５を除いた部分に相当する。
【００７２】
半導体装置２０１では半導体装置２００と同様に、電気絶縁性のスペーサ３７を介して一対の補強部材１８がゲートドライブ基板７の上主面に固定されている。補強部材１８は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【００７３】
スペーサ３７は、一対の補強部材１８の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図１の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。これにより、一対の補強部材１８は、ゲートドライブ基板７の湾曲を抑制する補強部材として機能を発揮する。
【００７４】
直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。これにより、一対の直立部４０は、ゲートドライブ基板７をカソードフィン電極５へ支持する一対の支点として機能する。
【００７５】
ゲートドライブ基板７には、ＧＣＴサイリスタ素子１を挿入するための開口部４９が形成されており、一対の補強部材１８は、それらの平坦部４１が開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部４１は互いに平行に配置される。
【００７６】
好ましくは図１が示すように、平坦部４１の延在方向は、開口部４９の中心、すなわちＧＣＴサイリスタ素子１の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。図１の例では、ゲートドライブ基板７の平面輪郭は矩形であり、開口部４９は、その中心がゲートドライブ基板７の中心から長手方向にずれた位置に形成されている。したがって、図１の例では、一対の平坦部４１は、開口部４９を挟んでゲートドライブ基板７の横方向に配置され、それらの延在方向は、ゲートドライブ基板７の長手方向に一致する。
【００７７】
さらに、直立部４０は、平坦部４１の延在方向に沿った二つの端部の中で、ゲートドライブ基板７の中心に近い側において、平坦部４１に連結している。一対の直立部４０は、第１および第２の支点としてゲートドライブ基板７をカソードフィン電極５へ支持する役割を果たしているが、これらの支点がゲートドライブ基板７の中心に近い部位に設置されることで、振動にともなう一対の直立部４０の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【００７８】
ゲートドライブ基板７には、さらに電気絶縁性のスペーサ１１８が固定されている。また、カソードフィン電極５の底面（すなわち、ゲートドライブ基板７の上主面に対向する表面）には、スペーサ１１８に脱着可能に係合する係合部材１１９が固定されている。スペーサ１１８は、開口部４９から見てゲートドライブ基板７の中心とは反対側の部位に設置されている。
【００７９】
図２は、図１の方向Ａから見たときの半導体装置２０１の部分側面図であり、スペーサ１１８および係合部材１１９を拡大して示している。スペーサ１１８は、その底部がゲートドライブ基板７の上主面にビス５０で締結され、その頭部がカソードフィン電極５の底面に当接することにより、カソードフィン電極５とゲートドライブ基板７との間の間隔を保持している。スペーサ１１８の頭部には、補強部材１８の延在方向に沿って、直立部４０とは反対側へ向かって突起した突起部１１８ａを有している。
【００８０】
係合部材１１９は、弾性に優れる金属板で形成されており、カソードフィン電極５の底面にビス５１により締結されている。係合部材１１９は、突起部１１８ａに弾性復元力をもって着脱可能に係合することにより、突起部１１８ａをカソードフィン電極５へ向かって押圧する。係合部材１１９の先端部には、突起部１１８ａの脱着を容易にするために、ゲートドライブ基板７へ向かってある曲率をもって曲げられた導入部（Ｒ形状部）が形成されている。
【００８１】
このように、スペーサ１１８と係合部材１１９とは、カソードフィン電極５へゲートドライブ基板７を脱着可能に固定する固定部材として機能する。そして、この固定部材は、一対の直立部４０と共同して開口部４９を囲む部位に配置されている。上記固定部材および一対の補強部材１８は、開口部４９を囲むように配置された３点以上の部位を支点としてカソードフィン電極５へゲートドライブ基板７を支持する支持部材として機能する。
【００８２】
すなわち、半導体装置２０１では、第１および第２の支点としての一対の直立部４０に、第３の支点としての突起部１１８ａが加わることにより、開口部４９を囲むように配置された３点の部位を支点として、ゲートドライブ基板７が回転の自由度を失うように安定的にカソードフィン電極５へ支持される。このため、振動をともなう半導体装置２０１の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板７の共振が、より効果的に抑制される。すなわち半導体装置２０１では、半導体装置２００に比べて耐振性がさらに向上する。
【００８３】
この目的のために、係合部材１１９の弾性復元力は、ＧＤＵ３０１の重量、および加振条件にもとづいて、適切な強さに設定される。例えば、ＧＤＵ３０１の重量が約１０００ｇであれば、弾性復元力は、２〜３Ｋｇｆであれば十分である。
【００８４】
ＧＤＵ３０１をカソードフィン電極５へ装着することにより半導体装置２０１を組み立てる工程では、まず、一対の突起部１１８ａが一対の係合部材１１９へ差し込まれることにより、ＧＤＵ３０１の一端部がカソードフィン電極５へ固定される。つづいて、一対の直立部４０が、ビス３１によりカソードフィン電極５の側壁面に締結される（図３９参照）。以上の簡単な工程によって、ＧＤＵ３０１のカソードフィン電極５への固定が完了する。
【００８５】
以上のように、半導体装置２０１は、差込装着による組み立てを容易に行うことができる。差込装着とは、図３に模式的に示すように、ＧＤＵ３０１をカソードフィン電極５とアノードフィン電極６との間の隙間に、横方向から挿入することにより、半導体装置２０１（および複数の半導体装置２０１がスタックされた複合体）を組み立てる方式を意味する。図３が示すように、一般には複数のＧＤＵ３０１がカソードフィン電極５とアノードフィン電極６との間に挟み込まれ、これら全体が、バネ４０３を通じて一対のスタックプレート４０１，４０２によって押圧される。
【００８６】
隣り合うＧＤＵ３０１に挟まれたフィン電極は、一方のＧＤＵ３０１に対してはカソードフィン電極５として機能し、他方のＧＤＵ３０１に対してはアノードフィン電極６として機能する。カソードフィン電極５およびアノードフィン電極６は、大電流に伴って発生する損失熱を分散かつ放散する役割を担っている。
【００８７】
半導体装置２０１では、差込装着が容易に行い得るので、メンテナンスの作業性も向上する。すなわち、スタックプレート４０１，４０２による押圧力を解除するだけで、ＧＤＵ３０１を取り外すことができ、ＧＤＵ３０１をメンテナンスに供することができる。
【００８８】
なお、半導体装置２０１のように、差込装着が可能な半導体装置では、いずれも、実施の形態５において説明する積み重ね装着をも行うことが可能である。
【００８９】
実施の形態２．
図４は、実施の形態２による半導体装置２０２を簡略的に示す斜視図である。半導体装置２０２も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０２は、半導体装置２０２からカソードフィン電極５を除いた部分に相当する。
【００９０】
半導体装置２０２では、半導体装置２０１における一対の補強部材１８に代えて、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在する一対の補強部材１２０が、電気絶縁性のスペーサ３７を介してゲートドライブ基板７の上主面に固定されている。補強部材１２０は、ゲートドライブ基板７の上主面に平行に対向して延在しており、好ましくは金属で構成される。
【００９１】
スペーサ３７は、一対の補強部材１２０とゲートドライブ基板７の上主面との間に介在し、一対の補強部材１２０とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する。図４の例では、スペーサ３７は、一対の補強部材１２０の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。これにより、一対の補強部材１２０は、半導体装置２０１における一対の補強部材１８と同様に、ゲートドライブ基板７の湾曲を抑制する補強部材として機能を発揮する。
【００９２】
一対の補強部材１２０は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の補強部材１２０は互いに平行に配置される。また好ましくは、補強部材１２０の延在方向は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。
【００９３】
一対の補強部材１２０は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在し、その頭部はカソードフィン電極５の底面に密着する。カソードフィン電極５の底面には、一対の係合部材１６９が固定されており、これらの係合部材１６９が脱着可能に補強部材１２０の頭部へ係合することにより、ゲートドライブ基板７がカソードフィン電極５へ支持される。
【００９４】
図５は、図４の方向Ｂから見たときの半導体装置２０２の部分側面図であり、補強部材１２０および係合部材１６９を拡大して示している。補強部材１２０は、断面「コ」の字型をなしており、その底部がスペーサ３７を介してゲートドライブ基板７の上主面にビス５２で締結され、その頭部がカソードフィン電極５の底面に面で密着することにより、カソードフィン電極５とゲートドライブ基板７との間の間隔を保持している。
【００９５】
係合部材１６９は、弾性に優れる金属板で形成されており、カソードフィン電極５の底面にビス５３により締結されている。係合部材１６９は、補強部材１２０の頭部に弾性復元力をもって、補強部材１２０の延在方向に摺動可能に係合することにより、補強部材１２０の頭部をカソードフィン電極５へ向かって押圧する。
【００９６】
以上のように、半導体装置２０２では、一対の補強部材１２０が、カソードフィン電極５の底面に密着して固定されるので、一対の補強部材１２０の延在方向に沿って連続無限に分布する支点によってゲートドライブ基板７がカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【００９７】
また、一対の係合部材１６９と一対の補強部材１２０とは、それらの延在方向に摺動可能に弾性復元力をもって係合するので、一対の補強部材１２０をそれらの延在方向に沿って一対の係合部材１６９へ差込み、摺動させるだけで、ＧＤＵ３０２をカソードフィン電極５へ装着することが可能である。ＧＤＵ３０２をカソードフィン電極５へ装着した後に、ネジ止め等の他の作業は不要である。このように、半導体装置２０２では、差込装着による組み立てを効率よく行うことが可能である。このことは同時に、メンテナンスの作業効率にも反映される。
【００９８】
実施の形態３．
図６は、実施の形態３による半導体装置２０３を簡略的に示す斜視図である。半導体装置２０３も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０３は、半導体装置２０３からカソードフィン電極５を除いた部分に相当する。
【００９９】
半導体装置２０３では、半導体装置２００の一対の補強部材１８と同様に、一対の補強部材１２２がゲートドライブ基板７の上主面にスペーサ３７を介して固定されている。補強部材１２２は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【０１００】
スペーサ３７は、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図６の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。
【０１０１】
一対の平坦部４１は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９を挟んで対向する一対の部位において、上主面に対向しつつ開口部４９の周縁に沿った一方向に延在するように配置されている。したがって、一対の平坦部４１は互いに平行に配置される。また好ましくは、平坦部４１の延在方向は、半導体装置２０１における一対の平坦部４１と同様に、開口部４９の中心と、ゲートドライブ基板７の中心とを結ぶ方向に設定される。
【０１０２】
一対の平坦部４１の各々には、その延在方向に沿って直立部４０とは反対側の端部に連結する固定部１２３が設けられている。一対の固定部１２３は、好ましくは金属板で構成され、それぞれＬ字型に折り曲げられている。固定部１２３のうち、補強部材１２２の平坦部４１に沿った底面部、およびゲートドライブ基板７の上主面の上方へ向かって直立する突起部には、それぞれビスを挿入するための貫通孔５９，５７が形成されている。
【０１０３】
図７は、図６の方向Ｃから見たときの半導体装置２０３の部分側面図であり、固定部１２３を拡大して示している。固定部１２３の底面部は、ビス５４とナット５５とによって、補強部材１２２の平坦部４１へ締結されている。また、固定部１２３の突起部は、ビス５６によって、カソードフィン電極５の側壁面に締結されている。このように、固定部１２３は、補強部材１２２とカソードフィン電極５のいずれにも、脱着可能に固定される。
【０１０４】
以上のように、半導体装置２０３では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部１２３の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が回転の自由度を失うように安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。また、一対の補強部材１２２に一対の固定部１２３を追加するだけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１０５】
ＧＤＵ３０３をカソードフィン電極５へ装着することにより半導体装置２０３を組み立てる工程では、まず一対の直立部４０を、ビス３１によりカソードフィン電極５の側壁面に締結した後（図３９参照）に、固定部１２３を補強部材１２２およびカソードフィン電極５の双方に締結することにより、差込装着を行うことが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【０１０６】
また、好ましくは図６が示すように、補強部材１２２の平坦部４１のうち、固定部１２３が取り付けられる側の端部は、ゲートドライブ基板７の端部から外側へはみだしている。これにより、ＧＤＵ３０３をカソードフィン電極５と図示しないアノードフィン電極６との間に挿入した後に、固定部１２３を平坦部４１へ固定する作業が容易化される。
【０１０７】
実施の形態４．
図８は、実施の形態４による半導体装置２０４を簡略的に示す斜視図である。半導体装置２０４も、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０４は、半導体装置２０４からカソードフィン電極５を除いた部分に相当する。
【０１０８】
半導体装置２０４では、半導体装置２００の一対の補強部材１８と同様に、一対の補強部材１２４がゲートドライブ基板７の上主面にスペーサ３７を介して固定されている。補強部材１２４は、ゲートドライブ基板７の上主面に平行に対向して延在する平坦部４１と、その一端に連結しゲートドライブ基板７の上主面の上方へ直立した直立部４０とを有している。
【０１０９】
スペーサ３７は、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。図８の例では、スペーサ３７は、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた２点の部位に分割配置されている。直立部４０は、図示しないビス３１（図３９）によって、カソードフィン電極５の側壁面に脱着可能に固定されている。一対の平坦部４１が配設される位置および方向は、実施の形態３と同様に設定される。
【０１１０】
一対の平坦部４１の各々には、その延在方向に沿って直立部４０とは反対側の端部に、固定部４８が一体的に連結している。一対の固定部４８の各々は、Ｌ字型に屈曲することにより、その頭部には、平坦部４１の延在方向に沿って、直立部４０とは反対側へ向かって突起した突起部を有している。また、カソードフィン電極５の底面には、固定部４８に脱着可能に係合する係合部材１２５が固定されている。
【０１１１】
図９は、図８の切断線Ｄ１−Ｄ１に沿った半導体装置２０４の一部の断面図であり、固定部４８と係合部材１２５とを拡大して示している。また、図１０は、図８の方向Ｄ２から見たときの半導体装置２０４の部分側面図であり、係合部材１２５を拡大して示している。係合部材１２５はビス５７によりカソードフィン電極５の底面に締結されている。また、固定部４８の突起部は、係合部材１２５とカソードフィン電極５との間の間隙に挿入されることにより、カソードフィン電極５の底面に当接した状態で、カソードフィン電極５へ固定される。
【０１１２】
以上のように、半導体装置２０４では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部４８の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１１３】
ＧＤＵ３０４をカソードフィン電極５へ装着することにより半導体装置２０４を組み立てる工程では、まず、一対の固定部４８の突起部が一対の係合部材１２５へ差し込まれることにより、ＧＤＵ３０４の一端部がカソードフィン電極５へ固定される。つづいて、一対の直立部４０が、ビス３１によりカソードフィン電極５の側壁面に締結される（図３９参照）。以上の簡単な工程によって、ＧＤＵ３０４のカソードフィン電極５への固定が完了する。このように、半導体装置２０４では、差込装着による組み立てが可能である。このことは同時に、メンテナンスの作業性の向上にも寄与する。
【０１１４】
実施の形態５．
図１１は、実施の形態５による半導体装置２０５を簡略的に示す斜視図である。ＧＤＵ３０５は、半導体装置２０５からカソードフィン電極５を除いた部分に相当する。
【０１１５】
半導体装置２０５では、補強部材１２２に代えて補強部材１２６を備える点において、実施の形態３の半導体装置２０３とは特徴的に異なっている。補強部材１２６は、脱着可能な固定部１２３（図７）に代えて、平坦部４１に一体的に連結する固定部４２を備えている。固定部４２は、直立部４０と同等に形成される。したがって、補強部材１２６は、例えば金属板を「コ」の字型に折り曲げることによって、容易に形成することが可能である。固定部４２にも、直立部４０と同様にビスを挿入するための貫通孔が設けられている。一対の平坦部４１が配設される位置および方向は、実施の形態３と同様に設定される。
【０１１６】
図１２は、図１１の方向Ｅから見たときの半導体装置２０５の部分側面図であり、補強部材１２６を拡大して示している。直立部４０および固定部４２は、それぞれビス３１および５８によって、カソードフィン電極５の互いに対向する一対の側壁面に締結されている。
【０１１７】
このように、半導体装置２０５においても、半導体装置２０３と同様に、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、より効果的に抑制される。また、一対の補強部材１２６だけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１１８】
ＧＤＵ３０５をカソードフィン電極５へ装着することにより半導体装置２０５を組み立てる工程では、積み重ね装着を用いることができる。すなわち、半導体装置２０５は、積み重ね装着による組み立てに適している。積み重ね装着とは、図１３に模式的に示すように、ＧＤＵ３０５とカソードフィン電極５（またはアノードフィン電極６）とを順に積み重ねてゆくことにより、半導体装置２０５（および複数の半導体装置２０５がスタックされた複合体）を組み立てる方式を意味する。スタックが完了した後に、スタックされた半導体装置２０５が、バネ４０３を通じて一対のスタックプレート４０１，４０２によって押圧される。
【０１１９】
実施の形態６．
図１４は、実施の形態６による半導体装置２０６を簡略的に示す斜視図である。半導体装置２０６は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を可能とするように構成されている。ＧＤＵ３０６は、半導体装置２０６からカソードフィン電極５を除いた部分に相当する。
【０１２０】
半導体装置２０６では、補強部材１２６に代えて補強部材１２７を備える点において、実施の形態５の半導体装置２０５とは特徴的に異なっている。補強部材１２７は、固定部４２に代えて固定部４３を備えている。固定部４３は、平坦部４１に一体的に連結し、「Ｌ」字状に屈曲することにより、その頭部に、平坦部４１の延在方向に沿って、直立部４０へ向かって突起した突起部を有している。補強部材１２７は、例えば金属板を折り曲げることによって、容易に形成することが可能である。直立部４０が締結される側壁面に対向するカソードフィン電極５の別の側壁面には、一対の固定部４３の突起部が挿入可能な一対の窪み部１２８が形成されている。
【０１２１】
図１５は、図１４の切断線Ｆ−Ｆに沿った半導体装置２０６の一部の断面図であり、補強部材１２７を拡大して示している。直立部４０はビス３１によりカソードフィン電極５に締結されており、固定部４３の突起部は窪み部１２８に挿入されることにより、カソードフィン電極５に固定されている。このように、半導体装置２０６では、第１および第２の支点としての一対の直立部４０に、第３および第４の支点としての一対の固定部４３の突起部が加わることにより、開口部４９を囲むように配置された４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１２２】
ＧＤＵ３０６をカソードフィン電極５へ装着することにより半導体装置２０６を組み立てる工程では、積み重ね装着を用いることができる。すなわち、まず一対の固定部４３の突起部を、一対の窪み部１２８へそれぞれ挿入した後に、一対の直立部４０をビス３１によりカソードフィン電極５へ締結するという手順を用いるとよい。ネジ止め作業は、一対の直立部４０の固定の際にのみ行えば足りるので、組み立て工程が簡略化される。
【０１２３】
実施の形態７．
図１６は、実施の形態７による半導体装置２０７を簡略的に示す斜視図である。また、図１７は、図１６の方向Ｇから見たときの半導体装置２０７の部分側面図である。半導体装置２０７は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３０７は、半導体装置２０７からカソードフィン電極５を除いた部分に相当する。
【０１２４】
半導体装置２０７では、半導体装置２０１における一対の補強部材１８に代えて、補強部材１２９が、電気絶縁性のスペーサ３７を介してゲートドライブ基板７の上主面に固定されている。補強部材１２９は、ゲートドライブ基板７の上主面のうち開口部４９を囲む領域を覆うように配置された平板状の平坦部４５と、平坦部４５の一端に連結するとともに上主面の上方へ向かって直立した直立部４４とを有している。なお、平坦部４５には、開口部４９に対面する位置に開口部４９と同等の大きさの貫通穴４６を設けている。
【０１２５】
直立部４４には、複数の部位（図１６の例では２個の部位）に貫通孔が設けられている。直立部４４は、これらの貫通孔に挿入されるビス３１によって、カソードフィン電極５の側壁面に締結される。すなわち、直立部４４は、実施の形態１における直立部４０と同様に、ゲートドライブ基板７をカソードフィン電極５の側壁面に脱着可能に固定する。補強部材１２９は、金属板を折り曲げることによって、安価に形成することができる。
【０１２６】
補強部材１２９は、絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。スペーサ３７は、平坦部４５とゲートドライブ基板７の上主面との間に介在し、平坦部４５とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結している。また図１６の例では、スペーサ３７は、開口部４９を囲むように離れた４点の部位に分割配置されている。
【０１２７】
好ましくは図１６が示すように、直立部４４は、開口部４９の中心とゲートドライブ基板７の上主面の中心とを略結ぶ方向に沿った平坦部４５の二つの端部のうち、上記中心に近い側の端部に連結している。直立部４４の複数の締結部は、支点としてゲートドライブ基板７をカソードフィン電極５へ支持する役割を果たしているが、これらの支点がゲートドライブ基板７の中心に近い部位に設置されることで、振動にともなう一対の直立部４０の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制されるという利点が得られる。
【０１２８】
補強部材１２９は、あたかも図３８および図３９に示した一対の補強部材１８が、互いに一体的に連結したものと同等である。したがって、補強部材１２９は、一対の補強部材１８に比べて、剛性が高いという利点がある。すなわち、補強部材１２９は、（搭載物をも含めた）ゲートドライブ基板７の剛性を、さらに高める役割をも果たす。このことも、ゲートドライブ基板７の共振の抑制に効果的に寄与する。
【０１２９】
また、直立部４４をビス３１によりカソードフィン電極５の側壁面に締結するだけで、差込装着によってＧＤＵ３０７をカソードフィン電極５へ容易に装着することができる。半導体装置２０７では、このように差込装着が容易に行い得るので、メンテナンスの作業性も向上する。
【０１３０】
実施の形態８．
図１８および図１９は、それぞれ、実施の形態８による半導体装置２０８を簡略的に示す斜視図および側面図である。図１９は、図１８の方向Ｈから見たときの半導体装置２０８の部分側面図に相当する。ＧＤＵ３０８は、半導体装置２０８からカソードフィン電極５を除いた部分に相当する。
【０１３１】
半導体装置２０８では、実施の形態１の半導体装置２０１と同様に、一対の補強部材１８が電気絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。一対の補強部材１８の形状、および配置は、実施の形態１と同等に設定される。半導体装置２０８では、半導体装置２０１とは異なり、スペーサ１１８および係合部材１１９は設けられず、代わりに、スペーサ３７が、一対の平坦部４１の各々ごとに、その延在方向に沿って離れた３点の部位に分割配置されている。これにより、一対の補強部材１８は、ゲートドライブ基板７の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板７の共振がさらに効果的に抑制される。
【０１３２】
また、ゲートドライブ基板７の上主面に沿って配置される図示しないＩＣ（集積回路）、コンデンサ等の、制御回路を構成する回路要素を実装するための面積の損失を最小限にとどめることができる。
【０１３３】
実施の形態９．
図２０および図２１は、それぞれ、実施の形態９による半導体装置２０９を簡略的に示す斜視図および側面図である。図２１は、図２０の方向Ｉから見たときの半導体装置２０９の部分側面図に相当する。ＧＤＵ３０９は、半導体装置２０９からカソードフィン電極５を除いた部分に相当する。
【０１３４】
半導体装置２０９では、実施の形態８の半導体装置２０８と同様に、一対の補強部材１８が電気絶縁性のスペーサ１３０を介してゲートドライブ基板７に固定されている。一対の補強部材１８の形状、および配置は、実施の形態８と同等に設定される。半導体装置２０９では、半導体装置２０８とは異なり、スペーサ３７に代えてスペーサ１３０が用いられている。スペーサ１３０は、電気絶縁性であって、一対の平坦部４１とゲートドライブ基板７の上主面との間に介在し、一対の平坦部４１とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する点では、スペーサ３７と変わりがない。スペーサ１３０は、一対の平坦部４１の各々ごとに、その延在方向に沿って平坦部４１とゲートドライブ基板７の上主面とに密着するように、上記延在方向に沿って延在している点において、スペーサ３７とは特徴的に異なっている。
【０１３５】
これにより、一対の補強部材１８は、ゲートドライブ基板７の剛性を高め、湾曲を抑制する補強部材として機能を、さらに効果的に発揮する。その結果、ゲートドライブ基板７の共振がさらに効果的に抑制される。特に、ＧＣＴサイリスタ素子１の端子部（すなわち、ゲートフランジ１５および第１カソードフランジ１４が接続される部分）に最も近い部位で、ゲートドライブ基板７が補強されるので、共振の抑制が効果的に行われる。
【０１３６】
実施の形態１０．
図２２は、実施の形態１０による半導体装置２１０を簡略的に示す斜視図である。また、図２３は、図２２の切断線Ｊ−Ｊに沿った半導体装置２１０の一部の断面図である。半導体装置２１０は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１０は、半導体装置２１０からカソードフィン電極５を除いた部分に相当する。
【０１３７】
半導体装置２１０では、実施の形態７の半導体装置２０７に、環状弾性体１３１が加えられている。環状弾性体１３１として、安価な市販のＯ−リングを用いることができる。環状弾性体１３１は、開口部４９を包囲するように配設され、補強部材１２９の平坦部４５とゲートドライブ基板７の上主面との間に押圧力をもって挟まれている。環状弾性体１３１は、補強部材１２９をスペーサ３７を介してゲートドライブ基板７へビス３３で締結する際に、平坦部４５とゲートドライブ基板７との間に介挿される。したがって、補強部材１２９には、ビス３３の締結力によって押圧力が付与される。
【０１３８】
このように半導体装置２１０では、補強部材１２９による補強の効果が、環状弾性体１３１によって、さらに高められる。その結果、共振現象がさらに効果的に抑制される。
【０１３９】
実施の形態１１．
図２４は、実施の形態１１による半導体装置２１１を簡略的に示す斜視図である。また、図２５は、図２４の切断線Ｋ−Ｋに沿った半導体装置２１１の一部の断面図である。半導体装置２１１は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１１は、半導体装置２１１からカソードフィン電極５を除いた部分に相当する。
【０１４０】
半導体装置２１１では、実施の形態１の半導体装置２０１と同様に、一対の補強部材１８が電気絶縁性のスペーサ３７を介してゲートドライブ基板７に固定されている。一対の補強部材１８の輪郭形状、および配置は、実施の形態１と同等に設定される。
【０１４１】
半導体装置２１１では、半導体装置２０１とは異なり、平坦部４１にその延在方向に沿って配列する複数の貫通孔１３２が設けられている。このため、補強部材１８による補強の効果を余り低減することなく、搭載物をも含めた回路基板の軽量化が達成される。これにより、振動をともなう半導体装置２１１の使用環境の下において、ゲートドライブ基板７を支持する一対の支点としての一対の直立部４０の周りに発生するモーメントが低減される。その結果、共振現象がさらに効果的に抑制される。
【０１４２】
実施の形態１２．
図２６および図２７は、それぞれ、実施の形態１２による半導体装置２１２を簡略的に示す斜視図および側面図である。図２７は、図２６の方向Ｌから見たときの半導体装置２１２の部分側面図に相当する。半導体装置２１２は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１２は、半導体装置２１２からカソードフィン電極５を除いた部分に相当する。
【０１４３】
半導体装置２１２では、ゲートドライブ基板７に枠体１３３が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図２６および図２７では、枠体１３３が、背景技術としての半導体装置２００へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【０１４４】
枠体１３３は、ゲートドライブ基板７の周縁の少なくとも一部に沿うように、かつ、この少なくとも一部に密着するように、ゲートドライブ基板７に固定されている。枠体１３３は、好ましくは図２７が示すように「コ」の字型の断面形状を有し、ゲートドライブ基板７の周縁部にはめ込まれる。これにより、ゲートドライブ基板７の剛性が高められるので、共振現象が効果的に抑制される。
【０１４５】
枠体１３３は、金属の角材に溝を形成することにより、安価に得ることができる。この場合、ゲートドライブ基板７に配設される図示しない配線パターンの電気的短絡を防止するために、枠体１３３とゲートドライブ基板７との間には、絶縁処理が施される。
【０１４６】
また、好ましくは図２６が示すように、枠体１３３はゲートドライブ基板７の対向する２辺に沿って取り付けられている。それにより、ゲートドライブ基板７の剛性がさらに効果的に高められ、共振現象がさらに効果的に抑制される。
【０１４７】
実施の形態１３．
図２８および図２９は、それぞれ、実施の形態１３による半導体装置２１３を簡略的に示す斜視図および側面図である。図２９は、図２８の方向Ｍから見たときの半導体装置２１３の部分側面図に相当する。半導体装置２１３は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を行うのに適している。ＧＤＵ３１３は、半導体装置２１３からカソードフィン電極５を除いた部分に相当する。
【０１４８】
半導体装置２１３では、ゲートドライブ基板７に補強部材１８およびスペーサ３７が設けられず、代わりに、スペーサ１３４が設けられる点において、背景技術としての半導体装置２００とは特徴的に異なっている。スペーサ１３４は、電気絶縁性であって、開口部４９を囲むように離れた４点以上（図２８では４点）の部位に配置され、カソードフィン電極５の底面とゲートドライブ基板７の上主面とに当接している。カソードフィン電極５とゲートドライブ基板７とは、スペーサ１３４を挟んで、ビス６２で互いに締結されている。
【０１４９】
すなわち、スペーサ１３４は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に介在し、カソードフィン電極５とゲートドライブ基板７とを、互いの間隔を保持しつつ脱着可能に固定的に連結する。スペーサ１３４は、好ましくは図２８が示すように、円筒型に成型されている。
【０１５０】
半導体装置２１３では、以上のように、開口部４９を囲むように配置された少なくとも４点の部位を支点として、ゲートドライブ基板７が安定的にカソードフィン電極５へ支持される。このため、振動をともなう半導体装置２１３の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、ゲートドライブ基板７の共振が、より効果的に抑制される。すなわち半導体装置２１３では、半導体装置２００に比べて耐振性が向上する。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【０１５１】
実施の形態１４．
図３０は、実施の形態１４による半導体装置２１４を簡略的に示す斜視図である。また、図３１は、図３０の方向Ｎ１から見たときの半導体装置２１４の部分側面図である。さらに、図３２は、図３０の方向Ｎ２から見たときの半導体装置２１４の部分側面図である。半導体装置２１４は、実施の形態１の半導体装置２０１と同様に、組み立て工程において差込装着を可能とするように構成されている。ＧＤＵ３１４は、半導体装置２１４からカソードフィン電極５を除いた部分に相当する。
【０１５２】
半導体装置２１４では、ゲートドライブ基板７に補強部材１３５が取り付けられている点において、他の実施の形態の半導体装置とは特徴的に異なっている。図３０〜図３２では、補強部材１３５が、背景技術としての半導体装置２００へ取り付けられた例を示しているが、他のすべての実施の形態による半導体装置に取り付けることも可能である。
【０１５３】
補強部材１３５は、ゲートドライブ基板７の上主面のうち、カソードフィン電極５に対向しない部分に対向するように配置された平板状の平坦部１７０と、平坦部１７０の一端に連結するとともにゲートドライブ基板７の上主面の上方へ向かって直立した直立部１７１とを有している。直立部１７１には、複数の部位（図３０の例では２個の部位）に貫通孔１７３が設けられている。直立部１７１は、貫通孔１７３に挿入されるビス１７４によって、補強部材１８の直立部４０が固定されるカソードフィン電極５の側壁面に、直立部４０と並んで締結される。補強部材１３５は、金属板を折り曲げることによって、安価に形成することができる。
【０１５４】
補強部材１３５は、スペーサを介してゲートドライブ基板７に固定されている。これにより、補強部材１３５の直立部４４は、補強部材１８の直立部４０と同様に、ゲートドライブ基板７をカソードフィン電極５の側壁面に脱着可能に固定する機能を果たす。スペーサは、平坦部１７０とゲートドライブ基板７の上主面との間に介在し、平坦部１７０とゲートドライブ基板７とを、互いの間隔を保持しつつ固定的に連結する。
【０１５５】
図３０の例では、このスペーサとして、トランジスタ３５（図３８）を取り付けるための壁状部材３４が用いられている。このため、壁状部材３４の他に、別途スペーサを準備する必要がなく、部品点数を節減することができると同時に、制御回路を実装するためのゲートドライブ基板７の面積の損失を抑えることができる。
【０１５６】
一対の壁状部材３４は、互いに平行に並んでいるため、補強部材１３５はゲートドライブ基板７へ安定的に固定される。一般に、補強部材１３５とゲートドライブ基板７との間に介在するスペーサは、一直線上に並ばないように離れた少なくとも４点を含む部位に配置されればよい。例えば実施の形態１３のスペーサ１３４のように、４点の部位にスペーサが分割配置されていても良い。図３０の壁状部材３４は、一方向に延在しているため、単独で複数の部位を含んでいる。
【０１５７】
半導体装置２１４では、補強部材１３５が設けられることにより、ゲートドライブ基板７の剛性が高められる。このため、ゲートドライブ基板７の共振が、効果的に抑制される。
【０１５８】
ゲートドライブ基板７に搭載される図示しない制御回路、入力端子および出力端子による制約のために、搭載物を含めたゲートドライブ基板７の重心をＧＣＴサイリスタ素子１の重心に一致させることは、背景技術の半導体装置２００に限らず、一般に困難である。このことが、共振現象の一因となっている。半導体装置２１４では、補強部材１３５がカソードフィン電極５へ接続されるので、重心のずれにも関わらず、共振現象が効果的に抑制される。特に、開口部４９の中心すなわちＧＣＴサイリスタ素子１の重心から最も離れ、重量比の大きい部分が補強されるので、低周波領域での共振の抑制に効果的である。
【０１５９】
また、補強部材１８の直立部４０と補強部材１３５の直立部１７１とを、ともにカソードフィン電極５の同一の側壁面に締結することにより、ゲートドライブ基板７のカソードフィン電極５への支持が実現するので、半導体装置２１４の組み立て工程において、差込装着を容易に行うことが可能となる。
【０１６０】
カソードフィン電極５は、空冷型である場合には、その側壁面には、熱の放散を効果的なものとするために、フィン１７５（図３２）が設けられる。このため、補強部材１３５の直立部１７１には、フィン１７５に対向する部分に開口する窓部１７２が設けられるのが望ましい。これにより、カソードフィン電極５による放熱が効果的に行われる。
【０１６１】
実施の形態１５．
図３３は、実施の形態１５による半導体装置２１５の縦断面図である。ＧＤＵ３１５は、半導体装置２１５からカソードフィン電極５およびアノードフィン電極６を除いた部分に相当する。半導体装置２１５は、ＧＣＴサイリスタ素子１の第１カソードフランジ（主端子板）１４およびゲートフランジ（制御端子板）１５の構造、およびゲートドライブ基板７に配設される配線パターンの構造において、背景技術としての半導体装置２００とは特徴的に異なっている。半導体装置２１５におけるこれらの特徴は、他のすべての実施の形態の半導体装置と組み合わせて実施することが可能である。
【０１６２】
半導体装置２１５では、半導体装置２００の第１カソードフランジ１４に代えて、図３４が示すカソードフランジ（主端子板）１３７が用いられる。カソードフランジ１３７は、導電性で円盤状の薄板をカップ状に成型し、外周に沿って配列する複数の貫通孔１８２を形成することによって得られる。カソードフランジ１３７の中央部（すなわちカップの底部）は、カソードポスト電極２とカソードフィン電極５との間に挟まれている。また、半導体装置２００のゲートフランジ１５に代えて、図３３が示す環状のゲートフランジ（制御端子板）１４１が用いられる。
【０１６３】
図３５は、半導体装置２１５の部分断面図であり、ゲートドライブ基板７の開口部４９の周縁付近を拡大して示している。ゲートドライブ基板７では、絶縁基板１８１の上主面と下主面とに、配線パターン１３６，１３８が、それぞれ配設されている。図３５では、ゲートドライブ基板７の上主面が下方に向くように描かれている。カソードフランジ１３７の外周に沿った環状の領域は、配線パターン１３６のうち開口部４９の周縁に沿って環状に配設された部分に接続されている。
【０１６４】
環状のゲートフランジ１４１のうち、内周に沿った環状の領域は、半導体装置２００のゲートフランジ１５と同様に、半導体基板２４に接続されている（図３３）。ゲートフランジ１４１の外周に沿った環状の領域は、配線パターン１３８のうち、開口部４９の周縁に沿って環状に配設された部分に接続されている（図３５）。ゲートフランジ１４１にも、カソードフランジ１３７と同様に、その外周に沿って配列する複数の貫通孔１８３が設けられている。カソードフランジ１３７およびゲートフランジ１４１は、絶縁筒１８４を介して貫通孔１８２，１８３に介挿されるビス１４０によって、ゲートドライブ基板７の一対の主面に締結される。配線パターン１３８に対してゲートフランジ１４１が均一に接触するように、ビス１４０のフランジ部とゲートフランジ１４１との間に、ゲートフランジ押さえリング１８５が挟み込まれている。
【０１６５】
半導体装置２１５では、カソードフランジ１３７とゲートフランジ１４１とが、ゲートドライブ基板７の開口部４９の周縁に沿った環状の領域で配線パターン１３６，１３８に接続されているので、制御回路と半導体基板２４との間に介在するインダクタンスが低く抑えられる。このため、ＧＣＴサイリスタ素子１の動作速度を高めることができる。
【０１６６】
実施の形態１６．
図３６は、実施の形態１６による半導体装置２１６を簡略的に示す斜視図である。また、図３７は、図３６の切断線Ｐ−Ｐに沿った半導体装置２１６の一部の断面図である。半導体装置２１６は、実施の形態５の半導体装置２０５と同様に、組み立て工程において積み重ね装着を行うのに適している。ＧＤＵ３１６は、半導体装置２１６からカソードフィン電極５およびアノードフィン電極６を除いた部分に相当する。
【０１６７】
半導体装置２１６では、ゲートドライブ基板７に補強部材１８およびスペーサ３７が設けられず、代わりに、環状弾性体１４２が設けられる点において、背景技術としての半導体装置２００とは特徴的に異なっている。一対の環状弾性体１４２は、いずれも開口部４９を包囲するように配設されている。一方の環状弾性体１４２は、カソードフィン電極５の底面とゲートドライブ基板７の上主面との間に押圧力をもって挟まれている。他方の環状弾性体１４２は、アノードフィン電極６の上面（ゲートドライブ基板７の下主面に対向する表面）とゲートドライブ基板７の下主面との間に押圧力をもって挟まれている。
【０１６８】
半導体装置２１６では、以上のように一対のフィン電極５，６とゲートドライブ基板７との間に一対の環状弾性体１４２が介挿されるので、ゲートドライブ基板７の共振が抑制される。一対の環状弾性体１４２として、いずれも安価な市販のＯ−リングを用いることができる。
【０１６９】
半導体装置２１６を組み立てる工程では、まず、アノードフィン電極６の上面に環状弾性体１４２が載置された後、環状弾性体１４２の内側に、ＧＤＵ３１６がセットされる。つづいて、ＧＤＵ３１６のカソードポスト電極２（図４０）の上に、別の環状弾性体１４２が載置された後、その上にカソードフィン電極５が積み重ねられる。このようにして、積み重ね装着を用いて半導体装置２１６を容易に組み立てることが可能である。
【０１７０】
変形例．
上記実施の形態では、平坦部４１または補強部材１２０を支持するスペーサ３７が、２点の部位に分割配置された形態（実施の形態１〜６、１２，１４）、３点の部位に分割配置された形態（実施の形態８）、および、一方向に延在する形態（実施の形態９）を示した。これらは、スペーサが一方向に沿って離れた少なくとも２点を含む部位に配設されていると、一般的に表現することができる。例えば、実施の形態９では、延在方向に沿った連続無限の点（すなわち、少なくとも２点）を含む部位にスペーサ１３０が配設されている。
【０１７１】
同様に、実施の形態７および１０のスペーサ３７、実施の形態１３のスペーサ１３４についても、一般に、開口部４９を囲むように互いに離れた少なくとも４点を含む部位に配置された形態を採ることが可能である。例えば、開口部４９の周りの４点を超える部位にスペーサが分割配置された形態、あるいは開口部４９の周りに沿って延在するようにスペーサが配置された形態を採ることが可能である。
【０１７２】
【発明の効果】
第１の発明の装置では、圧接型半導体素子に接続される回路基板が、圧接型半導体素子を介挿するための開口部を囲むように配置された３点以上の部位を支点として、回路基板が回転の自由度を失うように安定的にフィン電極へ支持される。このため、振動をともなう半導体装置の使用環境の下においても、各支点の周りに回転のモーメントが発生しないので、回路基板の共振現象が抑制される。すなわち、耐振性に優れた半導体装置が得られる。
【０１７３】
第２の発明の装置では、一対の補強部材とスペーサとによって、（搭載物をも含めた）回路基板の剛性が高められるので、共振現象がさらに抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【０１７４】
第３の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材が、フィン電極の回路基板へ対向する表面に脱着可能に密着して固定されるので、支点が連続無限に分布することとなり、共振現象の抑制効果がさらに高められる。
【０１７５】
第４の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象がさらに抑制される。また、一対の補強部材に一対の固定部材を追加するだけで、共振現象を効果的に抑制する４点支持が実現するので、製造コストが低廉である。
【０１７６】
第５の発明の装置では、補強部材とスペーサとによって回路基板の剛性が高められるので、共振現象が抑制される。特に、補強部材が開口部を囲む領域を覆うように配置された平板状の平坦部を有するので、剛性が効果的に高められる。
【０１７７】
第６の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材ごとに３点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、（搭載物をも含めた）回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【０１７８】
第７の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。特に、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【０１７９】
第８の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、補強部材の直立部がフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。さらに、補強部材には、その延在方向に沿って配列する複数の貫通孔が設けられているので、搭載物をも含めた回路基板の軽量化が達成される。これにより、共振現象がさらに効果的に抑制される。
【０１８０】
第９の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象が抑制される。
【０１８１】
第１０の発明の装置では、スペーサによって少なくとも４支点による支持が実現するので、共振現象がさらに抑制される。また、部品点数を低く抑えることができるので、製造コストが低廉である。
【０１８２】
第１１の発明の装置では、一対の補強部材とスペーサとによって、回路基板の剛性が高められるので、共振現象が抑制される。また、別の補強部材と別のスペーサとによって、回路基板の剛性がさらに高められるので、共振現象がさらに効果的に抑制される。さらに、一対の補強部材の一対の直立部および別の補強部材の直立部が、フィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程において、差込装着を行うことが可能となる。
【０１８３】
第１２の発明の装置では、一対のフィン電極と回路基板との間に一対の環状弾性体が介挿されるので、回路基板の共振現象が抑制される。
【０１８４】
第１３の発明の装置では、補強部材の直立部とは反対側へ向かって突起した突起部と、弾性復元力をもって突起部へ係合する係合部材とによって、第３の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１８５】
第１４の発明の装置では、弾性復元力をもって摺動可能に一対の補強部材に係合する一対の係合部材によって、一対の補強部材がフィン電極へ固定されるので、半導体装置の組み立て工程において、差込装着を容易に行うことが可能となる。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１８６】
第１５の発明の装置では、一対の直立部と、同様の一対の突起部とによって、フィン電極の対向する一対の側壁面に、一対の補強部材が脱着可能に固定されるので、一対の補強部材のフィン電極への固定が容易である。
【０１８７】
第１６の発明の装置では、一対の固定部が、それぞれ一対の平坦部へ、ネジで締結されることによって脱着自在に連結するので、半導体装置の組み立て工程において、差込装着を行うことが可能である。
【０１８８】
第１７の発明の装置では、一対の直立部と一対の固定部が、それぞれ一対の平坦部へ一体的に連結しているので、半導体装置の組み立て工程において、積み重ね装着を行うことが可能である。また、補強部材を一体的に形成できるので、部品点数を低減して、製造コストを節減することができる。
【０１８９】
第１８の発明の装置では、一対の固定部がフィン電極の側壁面へ、ネジで締結されることによって脱着自在に固定されるので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９０】
第１９の発明の装置では、一対の直立部とは反対側へ向かって突起した一対の突起部と、これら突起部へ脱着可能に係合する一対の係合部材とによって、第３および第４の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程における差込装着がさらに容易化されるので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９１】
第２０の発明の装置では、フィン電極に設けられた窪み部へ一対の突起部が挿入されることにより、第３および第４の支点における回路基板のフィン電極への支持が実現する。このため、半導体装置の組み立て工程において、積み重ね装着が容易に行い得るので、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９２】
第２１の発明の装置では、補強部材の平坦部と回路基板との間に、環状弾性体が挟み込まれるので、回路基板の共振現象がさらに効果的に抑制される。
【０１９３】
第２２の発明の装置では、フィン電極にフィンが設けられ、別の補強部材に設けられた直立部には、フィンに対向する窓部が形成されているので、フィン電極による放熱が効果的に行われる。
【０１９４】
第２３の発明の装置では、一対の直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９５】
第２４の発明の装置では、直立部が、ネジで締結されることによってフィン電極の側壁面に脱着可能に固定されるので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０１９６】
第２５の発明の装置では、一対の直立部が回路基板の中心に近い部位に位置するので、振動にともなう一対の直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【０１９７】
第２６の発明の装置では、直立部が回路基板の中心に近い部位に位置するので、振動にともなう直立部の周りのモーメントが低く抑えられる。このため、共振現象がさらに効果的に抑制される。
【０１９８】
第２７の発明の装置では、スペーサが、各補強部材ごとに３点以上の部位に分割配置されているので、回路基板の剛性が効果的に高められるとともに、回路基板の軽量化も達成される。これにより、共振現象がさらに効果的に抑制される。
【０１９９】
第２８の発明の装置では、スペーサが、各補強部材に沿って、各補強部材と回路基板とに密着しつつ延在するように設けられているので、回路基板の剛性が効果的に高められる。これにより、共振現象がさらに効果的に抑制される。
【０２００】
第２９の発明の装置では、回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、枠体が回路基板に固定されているので、回路基板の剛性が高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【０２０１】
第３０の発明の装置では、回路基板の対向する２辺に密着するように、枠体が回路基板に固定されているので、回路基板の剛性がさらに高められる。それにより、回路基板の共振現象がさらに効果的に抑制される。
【０２０２】
第３１の発明の装置では、主端子板と制御端子板とが、回路基板の開口部の周縁に沿った環状の領域で配線パターンに接続されているので、制御回路と半導体基板との間に介在するインダクタンスが低く抑えられる。このため、圧接型半導体素子の動作速度を高めることができ、ゲート転流型ターンオフ素子の使用にも適する。
【０２０３】
第３２の発明の装置では、主端子板と制御端子板とがいずれも、回路基板の一方主面の上に配設された配線パターンに接続されているので、半導体装置の組み立て工程が容易化される。これにより、組み立て効率が高められるとともに、組み立てコストが節減される。
【０２０４】
第３３の発明の装置では、主端子板と制御端子板とが、回路基板へネジで締結されているので、半導体装置の組み立て工程がさらに容易化される。これにより、組み立て効率がさらに向上するとともに、組み立てコストがさらに節減される。
【０２０５】
第３４の発明の装置では、圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子であるので、ターンオフ特性を向上させることができる。また、それにともなって、半導体基板における過度の局部発熱を抑制することができるので、大電流の制御への用途にも適する。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の斜視図である。
【図２】 図１の方向Ａから見た半導体装置の部分側面図である。
【図３】 図１の半導体装置の組み立て工程を示す説明図である。
【図４】 実施の形態２の半導体装置の斜視図である。
【図５】 図４の方向Ｂから見た半導体装置の部分側面図である。
【図６】 実施の形態３の半導体装置の斜視図である。
【図７】 図６の方向Ｃから見た半導体装置の部分側面図である。
【図８】 実施の形態４の半導体装置の斜視図である。
【図９】 図８の切断線Ｄ１−Ｄ１に沿った半導体装置の部分断面図である。
【図１０】 図８の方向Ｄ２から見た半導体装置の部分側面図である。
【図１１】 実施の形態５の半導体装置の斜視図である。
【図１２】 図１１の方向Ｄ２から見た半導体装置の部分側面図である。
【図１３】 図１１の半導体装置の組み立て工程を示す説明図である。
【図１４】 実施の形態６の半導体装置の斜視図である。
【図１５】 図１４の切断線Ｆ−Ｆに沿った半導体装置の部分断面図である。
【図１６】 実施の形態７の半導体装置の斜視図である。
【図１７】 図１６の方向Ｇから見た半導体装置の部分側面図である。
【図１８】 実施の形態８の半導体装置の斜視図である。
【図１９】 図１８の方向Ｈから見た半導体装置の部分側面図である。
【図２０】 実施の形態９の半導体装置の斜視図である。
【図２１】 図２０の方向Ｉから見た半導体装置の部分側面図である。
【図２２】 実施の形態１０の半導体装置の斜視図である。
【図２３】 図２２の切断線Ｊ−Ｊに沿った半導体装置の部分断面図である。
【図２４】 実施の形態１１の半導体装置の斜視図である。
【図２５】 図２４の切断線Ｋ−Ｋに沿った半導体装置の部分断面図である。
【図２６】 実施の形態１２の半導体装置の斜視図である。
【図２７】 図２６の方向Ｌから見た半導体装置の部分側面図である。
【図２８】 実施の形態１３の半導体装置の斜視図である。
【図２９】 図２８の方向Ｍから見た半導体装置の部分側面図である。
【図３０】 実施の形態１４の半導体装置の斜視図である。
【図３１】 図３０の方向Ｎ１から見た半導体装置の部分側面図である。
【図３２】 図３０の方向Ｎ２から見た半導体装置の部分側面図である。
【図３３】 実施の形態１５の半導体装置の縦断面図である。
【図３４】 図３３の半導体装置のカソードフランジの斜視図である。
【図３５】 図３３の半導体装置の部分拡大断面図である。
【図３６】 実施の形態１６の半導体装置の斜視図である。
【図３７】 図３６の切断線Ｐ−Ｐに沿った半導体装置の部分断面図である。
【図３８】 背景技術としての半導体装置の上面図である。
【図３９】 図３８の半導体装置の側面図である。
【図４０】 図３８のＧＣＴサイリスタ素子の縦断面図である。
【図４１】 図４０のＧＣＴサイリスタ素子の一部拡大図である。
【図４２】 図４０のＧＣＴサイリスタ素子の一部拡大図である。
【図４３】 図４０のカソードフランジの斜視図である。
【図４４】 図４０のゲートフランジの斜視図である。
【符号の説明】
１ ＧＣＴサイリスタ素子（圧接型半導体素子）、２ カソードポスト電極（一方主電極）、３ アノードポスト電極（他方主電極）、５ カソードフィン電極（フィン電極）、７ ゲートドライブ基板（回路基板）、７ａ，１３６ 第１配線パターン、７ｂ，１３８ 第２配線パターン、９，１２，３１，３３，５０，５１，５２，５３，５４，５６，５７，５８、６２，１４０，１７４，１７５ビス（ネジ）、１４，１３７ カソードフランジ（主端子板）、１５，１４１ゲートフランジ（制御端子，制御端子板）、１４ｄ，１５ｃ 枝状突起部、１８，１２０，１２２，１２４，１２６，１２７，１２９，１３５ 補強部材、２４ 半導体基板、３４，３７，１１８，１３０，１３４ スペーサ、４１，４５，１７０ 平坦部、４０，４４，１７１ 直立部、４９ 開口部、４２，４３，４８，１２３ 固定部、１１８ａ 突起部、１１９，１２５，１６９ 係合部材、１２８ 窪み部、１３１，１４２ 環状弾性体、１３２ 貫通孔、１３３ 枠体、１７２ 窓部、１７５ フィン。
Claims (34)
- (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を囲むように配置された３点以上の部位を支点として、前記フィン電極へ前記回路基板を支持する支持部材と、を備える半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、
(d-3) 前記一対の直立部と共同して前記開口部を囲む部位において、前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定する固定部材と、を備える、請求項１に記載の半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記フィン電極と前記一方主面との間に介在し、前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って前記フィン電極の前記一方主面に対向する表面に脱着可能に密着して固定された一対の補強部材と、
(d-2) 前記一対の補強部材と前記一方主面との間に介在し、前記一対の補強部材と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の補強部材の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える、請求項１に記載の半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、前記一対の平坦部の前記一方向に沿った他端に、それぞれ連結するとともに前記フィン電極に脱着可能に固定される一対の固定部と、を有する一対の補強部材と、
(d-2) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える、請求項１に記載の半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記一方主面の前記開口部を囲む領域を覆うように配置された平板状の平坦部と、当該平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される直立部と、を有する補強部材と、
(e) 前記平坦部と前記一方主面との間に介在し、前記平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記開口部を囲むように互いに離れた少なくとも４点を含む部位に配置されたスペーサと、を備え、
前記平坦部には、前記開口部に対面する位置に前記開口部と同等の大きさの貫通孔を有する、半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されたスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在するスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置され、当該一方向に沿って配列する複数の貫通孔が設けられた一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、
(f) 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体と、を備える半導体装置。 - 前記支持部材が、
(d-1) 前記開口部を囲むように離れた４点以上の部位において前記フィン電極と前記一方主面との間に介在し、前記フィン電極と前記回路基板とを、互いの間隔を保持しつつ脱着可能に固定的に連結するスペーサと、を備える、請求項１に記載の半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記開口部を挟んで対向する一対の部位において前記一方主面に対向しつつ前記開口部の周縁に沿った一方向に延在するように配置された一対の平坦部と、当該一対の平坦部の前記一方向に沿った一端に、それぞれ連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の側壁面に脱着可能に固定される一対の直立部と、を有する一対の補強部材と、
(e) 前記一対の平坦部と前記一方主面との間に介在し、前記一対の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、前記一対の平坦部の各々ごとに、前記一方向に沿って離れた少なくとも２点を含む部位に配置されたスペーサと、
(f) 前記一方主面の中で前記フィン電極に対向しない部分に対向するように配置された平板状の別の平坦部と、当該別の平坦部の前記一方主面に沿った一方向の一端に連結するとともに前記一方主面の上方へ向かって直立し前記フィン電極の前記側壁面に脱着可能に固定される別の直立部と、を有する別の補強部材と、
(g) 前記別の平坦部と前記一方主面との間に介在し、前記別の平坦部と前記回路基板とを、互いの間隔を保持しつつ固定的に連結する部材であって、一直線上に並ばないように離れた少なくとも４点を含む部位に配置された別のスペーサと、を備える半導体装置。 - (a) 一対の主面を有し、当該一対の主面に選択的に開口する開口部が設けられた回路基板と、
(b) 前記開口部に介挿され、半導体基板と、当該半導体基板の対向する主面を挟む一対の主電極と、当該一対の主電極の一方主電極に当接し前記回路基板の前記一対の主面の一方主面に対向するフィン電極と、前記一対の主電極の他方主電極に当接し前記回路基板の前記一対の主面の他方主面に対向する別のフィン電極と、前記半導体基板に接続される制御端子と、を有する圧接型半導体素子と、
(c) 前記回路基板に取り付けられ、前記制御端子に電気的に接続されることにより前記圧接型半導体素子を制御する制御回路と、
(d) 前記フィン電極と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体と、
(e) 前記別のフィン電極と前記他方主面との間に押圧力をもって挟まれ、前記開口部を包囲する別の環状弾性体と、を備える半導体装置。 - 前記固定部材が、
(d-3-1) 前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、前記回路基板に固定され、前記フィン電極の前記一方主面に対向する表面に当接して、前記フィン電極と前記回路基板との間の間隔を保持するスペーサと、
(d-3-2) 前記フィン電極に固定され、前記突起部に弾性復元力をもって着脱可能に係合することにより、前記突起部を前記フィン電極へ向かって押圧する係合部材と、を備える、請求項２に記載の半導体装置。 - 前記支持部材が、
(d-3) 前記フィン電極に固定され、前記一対の補強部材に弾性復元力をもって前記一方向に摺動可能に係合することにより、前記一対の補強部材を前記フィン電極へ向かって押圧する一対の係合部材を、さらに備え、
前記一対の補強部材は、前記一対の係合部材によって、前記フィン電極の前記一方主面に対向する前記表面に密着して固定されている、請求項３に記載の半導体装置。 - 前記一対の固定部は、前記一方主面の上方へ向かって直立して前記フィン電極の前記側壁面に対向する別の側壁面に脱着可能に固定される一対の突起部を有する、請求項４に記載の半導体装置。
- 前記一対の固定部は、それぞれ前記一対の平坦部へ、ネジで締結されることによって脱着自在に連結する、請求項１５に記載の半導体装置。
- 前記一対の直立部と前記一対の固定部は、それぞれ前記一対の平坦部へ一体的に連結している、請求項１５に記載の半導体装置。
- 前記一対の固定部は、それぞれ前記別の側壁面へ、ネジで締結されることによって脱着自在に固定される、請求項１５ないし請求項１７のいずれかに記載の半導体装置。
- 前記一対の固定部の各々は、前記フィン電極の前記一方主面に対向する表面に当接するとともに前記一方向に沿って前記一端とは反対側へ向かって突起した突起部を有し、
前記支持部材は、
(d-3) 前記フィン電極に固定され、前記突起部に着脱可能に係合することにより、前記突起部を、前記フィン電極の前記一方主面に対向する表面へ当接した状態で保持する係合部材を、さらに備える、請求項４に記載の半導体装置。 - 前記フィン電極の前記側壁面に対向する別の側壁面に窪み部が形成されており、
前記一対の固定部は、前記窪み部へ挿入可能な一対の突起部を、それぞれ有しており、
前記一対の突起部が前記窪み部へ着脱可能に挿入されることにより、前記一対の固定部が前記フィン電極へ固定される、請求項４に記載の半導体装置。 - (f) 前記平坦部と前記一方主面との間に押圧力をもって挟まれ、前記開口部を包囲する環状弾性体、をさらに備える、請求項５に記載の半導体装置。
- 前記フィン電極は、前記側壁面にフィンを有しており、
前記別の直立部には、前記フィンに対向する部分に開口する窓部が形成されている、請求項１１に記載の半導体装置。 - 前記一対の直立部は、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される、請求項２、請求項４、請求項６ないし請求項９、請求項１１、請求項１３、請求項１５ないし請求項２０、および請求項２２のいずれかに記載の半導体装置。
- 前記直立部は、ネジで締結されることにより、前記フィン電極の前記側壁面に脱着可能に固定される、請求項５または請求項２１に記載の半導体装置。
- 前記一方向は前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記一対の平坦部の前記一方向に沿った二つの端部の中で、前記一方主面の中心に近い側が、前記一対の直立部が連結する前記一端である、請求項２、請求項４、請求項６ないし請求項９、請求項１１、請求項１３、請求項１５ないし請求項２０、および請求項２２のいずれかに記載の半導体装置。
- 前記一方向は前記開口部の中心と前記一方主面の中心とを略結ぶ方向であり、前記平坦部の前記一方向に沿った二つの端部の中で、前記中心に近い側が、前記直立部が連結する前記一端である、請求項５または請求項２１に記載の半導体装置。
- 前記スペーサは、前記一対の平坦部の各々ごとに、前記一方向に沿って配列する３点以上の部位に分割配置されている、請求項２ないし請求項４、請求項８、請求項９、請求項１１、請求項１３ないし請求項２０、および請求項２２のいずれかに記載の半導体装置。
- 前記スペーサは、前記一方向に沿って前記平坦部の各々と前記一方主面とに密着するように、前記一対の平坦部の各々ごとに前記一方向に沿って延在する、請求項２ないし請求項４、請求項８、請求項９、請求項１１、請求項１３ないし請求項２０、および請求項２２のいずれかに記載の半導体装置。
- 前記回路基板の周縁の少なくとも一部に沿って、当該少なくとも一部に密着するように、前記回路基板に固定された枠体を、さらに備える、請求項１ないし請求項８、請求項１０ないし請求項２２、請求項２４、および請求項２６のいずれかに記載の半導体装置。
- 前記回路基板の平面輪郭が対向する２辺を有し、前記回路基板の周縁の前記少なくとも一部が前記２辺である、請求項９または請求項２９に記載の半導体装置。
- 前記半導体基板が、前記一方主面と他方主面とに個別に配設された第１および第２配線パターンを有しており、
前記圧接型半導体素子が、
前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第１配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された主端子板を、さらに備え、
前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、
前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周に沿った環状の領域が、前記第２配線パターンのうち前記開口部の周縁に沿った環状の領域に配設された部分に接続された制御端子板である、請求項１ないし請求項３０のいずれかに記載の半導体装置。 - 前記半導体基板が、前記一方主面に配設された第１および第２配線パターンを有しており、
前記圧接型半導体素子が、
前記一方主電極へ内側領域が電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第１配線パターンのうち前記開口部の周縁部分に配設された部分に接続された主端子板を、さらに備え、
前記制御回路は、前記制御端子とともに前記主端子板に電気的に接続されることにより前記圧接型半導体素子を制御し、
前記制御端子は、内側領域が前記半導体基板に電気的に接続され、当該内側領域の外側にあって外周方向へ突起する枝状突起部が、前記第２配線パターンのうち前記開口部の周縁部分に配設された部分に接続された制御端子板である、請求項１ないし請求項３０のいずれかに記載の半導体装置。 - 前記主端子板と前記制御端子板とが、前記回路基板へネジで締結されている、請求項３１または請求項３２に記載の半導体装置。
- 前記圧接型半導体素子が、ゲート転流型ターンオフ・サイリスタ素子である、請求項１ないし請求項３３のいずれかに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296304A JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
| US09/822,342 US6624448B2 (en) | 2000-09-28 | 2001-04-02 | Semiconductor device with multiple supporting points |
| CA002349059A CA2349059C (en) | 2000-09-28 | 2001-05-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296304A JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110903A JP2002110903A (ja) | 2002-04-12 |
| JP4152575B2 true JP4152575B2 (ja) | 2008-09-17 |
Family
ID=18778597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296304A Expired - Lifetime JP4152575B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6624448B2 (ja) |
| JP (1) | JP4152575B2 (ja) |
| CA (1) | CA2349059C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1852565B1 (en) * | 2006-05-02 | 2017-03-15 | 3M Innovative Properties Company | A sealed housing and a combination of the sealed housing and a door |
| US8135352B2 (en) | 2006-05-02 | 2012-03-13 | 3M Innovative Properties Company | Telecommunication enclosure monitoring system |
| US20080310095A1 (en) * | 2007-06-12 | 2008-12-18 | Adlink Technology Inc. | Multi-stack storage module board assembly |
| TWM336561U (en) * | 2007-11-05 | 2008-07-11 | Hon Hai Prec Ind Co Ltd | Electrical connector |
| TWM351389U (en) * | 2008-09-01 | 2009-02-21 | Aopen Inc | Computer enclosure and computer |
| JP2013008784A (ja) | 2011-06-23 | 2013-01-10 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| CN103109366B (zh) * | 2011-09-13 | 2014-07-23 | 丰田自动车株式会社 | 半导体模块 |
| KR101301387B1 (ko) * | 2011-09-16 | 2013-08-28 | 삼성전기주식회사 | 전력 반도체 모듈 |
| JP6491528B2 (ja) * | 2015-04-24 | 2019-03-27 | 株式会社日立製作所 | 電力変換装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046060A (ja) * | 1983-08-24 | 1985-03-12 | Matsushita Electric Ind Co Ltd | 太陽電池モジュ−ルの架設方法 |
| JPH0744191B2 (ja) * | 1989-12-15 | 1995-05-15 | 三菱電機株式会社 | 半導体装置およびそのための電極ブロック |
| US5930114A (en) * | 1997-10-23 | 1999-07-27 | Thermalloy Incorporated | Heat sink mounting assembly for surface mount electronic device packages |
| JP4129082B2 (ja) * | 1998-07-30 | 2008-07-30 | 三菱電機株式会社 | 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置 |
| US6252773B1 (en) * | 1999-04-23 | 2001-06-26 | Lucent Technologies, Inc | Heat sink attachment apparatus and method |
| JP4077130B2 (ja) * | 2000-02-01 | 2008-04-16 | 三菱電機株式会社 | ゲート転流型ターンオフサイリスタモジュール |
| US6445013B1 (en) * | 2000-04-13 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Gate commutated turn-off semiconductor device |
-
2000
- 2000-09-28 JP JP2000296304A patent/JP4152575B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-02 US US09/822,342 patent/US6624448B2/en not_active Expired - Lifetime
- 2001-05-28 CA CA002349059A patent/CA2349059C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6624448B2 (en) | 2003-09-23 |
| US20020036339A1 (en) | 2002-03-28 |
| JP2002110903A (ja) | 2002-04-12 |
| CA2349059A1 (en) | 2002-03-28 |
| CA2349059C (en) | 2008-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101755769B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조 방법 | |
| JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| US5604674A (en) | Driving circuit module | |
| JP4152575B2 (ja) | 半導体装置 | |
| JP2007209184A (ja) | 電力変換装置 | |
| JPH09199645A (ja) | 半導体装置および半導体モジュール | |
| US20020180037A1 (en) | Semiconductor device | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| JP2003197861A (ja) | 電力用半導体サブモジュール及び電力用半導体モジュール | |
| JP6234393B2 (ja) | 電力用半導体装置および電力変換装置 | |
| JP2002222916A (ja) | 圧接型半導体装置 | |
| JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| JP5100535B2 (ja) | 電力半導体モジュールおよびこれを備えた半導体電力変換装置 | |
| JP3629172B2 (ja) | 圧接型半導体装置 | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JP4715283B2 (ja) | 電力変換装置及びその製造方法 | |
| JP4479365B2 (ja) | 半導体装置 | |
| JPH1093085A (ja) | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| JPH098224A (ja) | 半導体モジュールと電力変換装置 | |
| JP2004128265A (ja) | 半導体モジュールおよび板状リード | |
| JP3850703B2 (ja) | 電圧駆動型電力用半導体装置 | |
| JPH11312782A (ja) | 半導体モジュール | |
| CN110739294B (zh) | 功率模块结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4152575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |