JP4147203B2

JP4147203B2 - Semiconductor device

Info

Publication number: JP4147203B2
Application number: JP2004153787A
Authority: JP
Inventors: 弘則松本; 明彦中野; 栄治柳川; 俊典近江; 秀之海野; 弘司伴; 忠雄竹田
Original assignee: Nippon Telegraph and Telephone Corp; Sharp Corp
Current assignee: Nippon Telegraph and Telephone Corp; Sharp Corp
Priority date: 2004-05-24
Filing date: 2004-05-24
Publication date: 2008-09-10
Anticipated expiration: 2020-06-02
Also published as: JP2004260212A

Description

本発明は、回路構成部の構成の解析を防止し、回路の模倣、複製あるいは情報の改ざんを困難とする半導体装置に関するものである。 The present invention relates to a semiconductor device that prevents analysis of the configuration of a circuit configuration unit and makes it difficult to imitate, duplicate, or alter information.

半導体装置では、一般に基板上に多数の半導体素子が配され、それぞれの半導体素子の電極間に配線が施された構成を備えている。このような半導体装置では、上記の構成をα線、湿気、応力などの外部雰囲気の影響から保護するために、回路構成部が酸化シリコン、窒化シリコンといった絶縁性の保護膜で覆われている。これにより、湿気混入などによる誤動作、応力による特性変動等を防止することができる。 In general, a semiconductor device has a configuration in which a large number of semiconductor elements are arranged on a substrate, and wiring is provided between electrodes of the respective semiconductor elements. In such a semiconductor device, a circuit component is covered with an insulating protective film such as silicon oxide or silicon nitride in order to protect the above configuration from the influence of an external atmosphere such as α rays, moisture, and stress. As a result, malfunction due to moisture mixing or the like, characteristic fluctuation due to stress, and the like can be prevented.

また、半導体装置の回路における回路構成部は、開発に長時間を要したものや、独創性に優れたものもあり、他人により模倣、複製されないようにしておくことが好ましいものも存在する。また、半導体装置の回路には、重要情報が記憶された記憶素子もあり、情報が改ざんされないようにしておくことが好ましいものもある。 In addition, there are some circuit components in the circuit of the semiconductor device that require a long time for development and those that have excellent originality, and there are some that are preferably prevented from being imitated or duplicated by others. In addition, there are memory elements in which important information is stored in a circuit of a semiconductor device, and it is preferable that the information is not falsified.

しかし、上述した保護膜は、回路構成部を外部雰囲気から保護する目的で配設されており、光学的には可視光、遠赤外線透過性の良好なものが多く、可視光顕微鏡やＩＲ顕微鏡による保護膜を介しての回路構成部の認識を容易にしている。それにより、回路構成部の模倣、複製、記憶素子部における情報の改ざんを招くおそれがある。従来、それらを防止するために以下のような手法が採られている。 However, the protective film described above is disposed for the purpose of protecting the circuit components from the external atmosphere, and optically has many excellent visible light and far-infrared transmittances. The circuit configuration part is easily recognized through the protective film. As a result, there is a risk of imitation, duplication, and alteration of information in the storage element unit. Conventionally, the following methods have been adopted in order to prevent them.

（１）特許文献１に開示された構造では、図１４に示すように、集積回路は半導体基板に配設された多数の半導体素子が相互に配線されている回路構成部４０と、これらを覆う絶縁性の保護膜４２とを有する。保護膜４２は例えば窒化シリコンにて構成され、その中には導電性の金属膜４３が配設されている。回路構成部４０の表面は、機密保護が必要でない領域では保護膜４２のみによって覆われており、主要部領域では保護膜４２の下層部４２ａ、金属膜４３および保護膜４２の上層部４２ｂが順次覆っている。 (1) In the structure disclosed in Patent Document 1, as shown in FIG. 14, the integrated circuit covers a circuit configuration unit 40 in which a large number of semiconductor elements arranged on a semiconductor substrate are wired to each other, and covers them. And an insulating protective film 42. The protective film 42 is made of, for example, silicon nitride, and a conductive metal film 43 is disposed therein. The surface of the circuit component 40 is covered only with the protective film 42 in areas where security is not required. In the main area, the lower layer 42a of the protective film 42, the metal film 43, and the upper layer 42b of the protective film 42 are sequentially formed. Covering.

これにより、保護膜４２をエッチングしても、上記の機密保護が必要でない領域上に位置する保護膜４２全体、および上記の主要部領域を覆う金属膜４３上の保護膜４２における上層部４２ｂのみが除去される。従って、金属膜４３が除去されないために機密保護が必要な主要部は露出せず、視認できない。また、この状態で金属膜４３をエッチングして除去しても、金属膜４３と同材質、例えばアルミニウムから成る配線パターン４１が除去されるので、回路構成部４０については解析できない。このように、回路構成部４０の主要部を絶縁性の保護膜４２を介して導電性の金属膜４３で覆うことにより、集積回路が他者によって模倣、複製されるのを防止している。 As a result, even if the protective film 42 is etched, only the upper layer part 42b in the protective film 42 on the metal film 43 covering the entire main part area and the entire protective film 42 located above the area where the security is not required. Is removed. Accordingly, since the metal film 43 is not removed, the main part that requires security protection is not exposed and cannot be visually recognized. Even if the metal film 43 is removed by etching in this state, the circuit pattern 40 cannot be analyzed because the wiring pattern 41 made of the same material as the metal film 43, eg, aluminum, is removed. Thus, by covering the main part of the circuit component 40 with the conductive metal film 43 via the insulating protective film 42, the integrated circuit is prevented from being imitated or duplicated by others.

（２）特許文献２には、図１５に示すような構造が開示されている。具体的には、集積回路が形成された半導体基板５０の一主面上に二酸化珪素（ＳiＯ₂）からなる絶縁体分離層５１を堆積し、絶縁体分離層５１にアルミニウムからなり、かつ集積回路と接続された第１、第２の配線５２、５３およびアルミニウムからなる遮蔽層５４を埋め込んで形成している。また、遮蔽層５４に開口部５４ａ、５４ｂを設け、開口部５４ａ、５４ｂ内の遮蔽層５４と同じ層内にアルミニウムからなる接続層５５、５６を形成している。さらに、接続層５５の両端をＷからなるビア５７を介して第１の配線５２の切断端部５２ａと接続し、接続層５６の両端をＷからなるビア５８を介して第２の配線５３の切断端部５３ａと接続し、遮蔽層５４の表面に表面保護層５１ａを形成している。 (2) Patent Document 2 discloses a structure as shown in FIG. Specifically, an insulator separation layer 51 made of silicon dioxide (SiO ₂ ) is deposited on one main surface of the semiconductor substrate 50 on which the integrated circuit is formed, the insulator separation layer 51 is made of aluminum, and the integrated circuit The first and second wirings 52 and 53 connected to each other and the shielding layer 54 made of aluminum are embedded and formed. Moreover, openings 54a and 54b are provided in the shielding layer 54, and connection layers 55 and 56 made of aluminum are formed in the same layer as the shielding layer 54 in the openings 54a and 54b. Further, both ends of the connection layer 55 are connected to the cut end portion 52a of the first wiring 52 through the via 57 made of W, and both ends of the connection layer 56 are connected to the second wiring 53 through the via 58 made of W. A surface protective layer 51a is formed on the surface of the shielding layer 54 in connection with the cut end 53a.

この構造において、集積回路は遮蔽層５４によって隠蔽され、また、遮蔽層５４と接続層５５、５６は同じ材料からなり、かつ同じ層内に形成されているので、遮蔽層５４をエッチングにより除去すると接続層５５、５６も同時に除去される。こうして、上記配線を光学的に遮蔽する遮蔽層５４を形成し、該遮蔽層５４と同じ層内に上記配線の一部をなす接続層５５、５６を形成することにより回路動作状態での観測が阻止でき、不法行為が目的である回路動作状態の解析を防止している。 In this structure, the integrated circuit is concealed by the shielding layer 54, and the shielding layer 54 and the connection layers 55 and 56 are made of the same material and are formed in the same layer. Therefore, when the shielding layer 54 is removed by etching, The connection layers 55 and 56 are also removed at the same time. In this way, the shielding layer 54 that optically shields the wiring is formed, and the connection layers 55 and 56 that form a part of the wiring are formed in the same layer as the shielding layer 54, so that observation in the circuit operation state can be performed. It can prevent the analysis of the circuit operating state where illegal activities are the purpose.

（３）特許文献３には、図１６に示すような構造が開示されている。この構造では、シリコン基板６１上にポリシリコンのゲートおよび配線６２が形成され、絶縁膜６３、６５の上にそれぞれ金属第１層配線６４、金属第２層配線６６が形成された多層配線構造を有する。なお、金属第２層配線６６はパッシベーション膜６７によって覆われている。絶縁膜６５の上部には、不透明な導電性遮蔽膜６０が同一層において金属第２層配線６６とギャップを保って形成されている。 (3) Patent Document 3 discloses a structure as shown in FIG. In this structure, a multi-layer wiring structure in which a polysilicon gate and wiring 62 are formed on a silicon substrate 61, and a metal first layer wiring 64 and a metal second layer wiring 66 are formed on insulating films 63 and 65, respectively. Have. The metal second layer wiring 66 is covered with a passivation film 67. On the insulating film 65, an opaque conductive shielding film 60 is formed in the same layer with a gap from the metal second layer wiring 66.

この構造において、集積回路は導電性遮蔽層６０によって隠蔽され、また、導電性遮蔽膜６０を除去すると同層にある配線が寸断される。このように、光学的に内部観測を阻止する防御機構を有することにより、半導体集積回路のリバースエンジニアリングを防止している。
特開平１−１６５１２９号公報（公開日：平成１年６月２９日）特開平１１−１５４６７４号公報（公開日：平成１１年６月９日）特開平１０−２７０５６２号公報（公開日：平成１１年１０月９日） In this structure, the integrated circuit is concealed by the conductive shielding layer 60, and when the conductive shielding film 60 is removed, the wiring in the same layer is cut off. Thus, reverse engineering of the semiconductor integrated circuit is prevented by having a defense mechanism that optically blocks internal observation.
Japanese Patent Laid-Open No. 1-165129 (Publication Date: June 29, 1991) Japanese Patent Laid-Open No. 11-154664 (Publication date: June 9, 1999) JP 10-270562 A (publication date: October 9, 1999)

しかしながら、上記の構造では次のような問題がある。 However, the above structure has the following problems.

（１）の構造では金属膜４３上に下層部４２ａと同じ材料から成る上層部４２ｂが存在しているので、保護膜４２のエッチングを金属膜４３が露出した状態で止めることにより、金属膜４３のみのエッチングが可能となる。従って、この状態で下層回路構成の認識が可能となり、回路測定も可能となる。 In the structure of (1), since the upper layer part 42b made of the same material as the lower layer part 42a exists on the metal film 43, the etching of the protective film 42 is stopped while the metal film 43 is exposed, whereby the metal film 43 Only etching is possible. Accordingly, the lower layer circuit configuration can be recognized in this state, and circuit measurement can also be performed.

（２）の構造では遮蔽金属膜の除去時に、配線にダメージを与えることによって回路動作の解析を防止することを目的としている。しかし、遮蔽層５４及びこれと同層の接続層５５、５６の上層保護膜を化学的または物理的に除去後、フォトリソグラフィにて遮蔽層５４のみを露出させれば、遮蔽金属膜を除去することが可能である。また、（３）の構造でも同様にして、導電性遮蔽層６０を除去することが可能である。 The structure (2) aims to prevent analysis of circuit operation by damaging the wiring when removing the shielding metal film. However, if only the shielding layer 54 is exposed by photolithography after chemically or physically removing the shielding layer 54 and the upper protective film of the connection layers 55 and 56 of the same layer, the shielding metal film is removed. It is possible. Similarly, the conductive shielding layer 60 can also be removed in the structure (3).

このように、従来の技術では回路の模倣、複製及び情報の改ざんの防止策から容易に回避する方法が存在し、回路情報の完全な保護が困難であった。 As described above, in the conventional technology, there is a method for easily avoiding the countermeasures against imitation, duplication, and information falsification of the circuit, and it is difficult to completely protect the circuit information.

本発明は上記事情に鑑みてなされたものであり、その目的は、効果的に回路の視認を防止し、また、確実に内部回路の解析が防止できる半導体装置を提供することである。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device that can effectively prevent visual recognition of a circuit and reliably prevent analysis of an internal circuit.

本発明の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。 In order to solve the above problems, a semiconductor device according to the present invention is a semiconductor device having a structure in which a circuit component formed on a semiconductor substrate and a main body wiring arranged on the semiconductor substrate are connected. A light-shielding film provided so as to cover the main part of the constituent part; a coating film that is laminated so as to completely cover the light-shielding film and formed of a corrosion-resistant film material; and an opening on the main body wiring And an insulating protective film having a first insulating protective film having an opening and a second insulating protective film for sealing the opening.

あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。 Alternatively, the semiconductor device of the present invention covers a main part of the circuit component in the semiconductor device having a structure in which a circuit component formed on the semiconductor substrate and a main body wiring arranged on the semiconductor substrate are connected. Insulating protective film having a light-shielding film laminated in such a manner and having corrosion resistance, a first insulating protective film having an opening opening on the main body wiring, and a second insulating protective film sealing the opening It is characterized by having.

上記の構成によれば、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配されているので、下層回路パターンを認識不可能とすることができる。また、被覆膜が耐食性を有する材料で形成されているので、被覆膜を薬液処理等によって除去することは困難である。 According to the above configuration, the light-shielding film, which has a light-shielding property and is difficult to transmit visible light and IR light, is arranged so as to cover the main part of the circuit component part, so that the lower circuit pattern is recognized. It can be impossible. Further, since the coating film is formed of a material having corrosion resistance, it is difficult to remove the coating film by chemical treatment or the like.

さらに、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れる。それゆえ、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。 Furthermore, when the second insulating protective film is chemically removed for the purpose of circuit analysis, an opening of the first insulating protective film on the main body wiring appears. Therefore, it is possible to directly damage the main body wiring by the chemical solution or the like entering through the opening.

前記記載の発明における半導体装置は、被覆膜が酸化アルミニウムから成っていることが好ましい。 In the semiconductor device according to the above-described invention, the coating film is preferably made of aluminum oxide.

上記の構成によれば、膜材料が酸化アルミニウムであることにより、被覆膜の耐食効果を大きくすることができる。 According to said structure, the corrosion resistance effect of a coating film can be enlarged because film | membrane material is an aluminum oxide.

前記記載の発明における半導体装置は、酸化アルミニウムが染色処理されていることが好ましい。 In the semiconductor device according to the above-described invention, aluminum oxide is preferably dyed.

上記の構成によれば、酸化アルミニウムを染色することにより、酸化アルミニウム膜が遮光性を有することができる。 According to said structure, an aluminum oxide film can have light-shielding property by dye | staining aluminum oxide.

前記記載の発明における半導体装置は、絶縁性保護膜の表面が平坦化加工されていることが好ましい。 In the semiconductor device described above, the surface of the insulating protective film is preferably planarized.

上記の構成によれば、回路構成部を覆う保護膜の表面を平坦化することにより、下層配線の形状が保護膜表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。 According to the above configuration, by flattening the surface of the protective film that covers the circuit component, the shape of the lower layer wiring does not rise as a step on the surface of the protective film, so that it is impossible to recognize the wiring pattern due to the step. it can.

前記記載の発明における半導体装置は、遮光膜がタンタルまたはニオブから成っていることが好ましい。 In the semiconductor device according to the above-described invention, the light shielding film is preferably made of tantalum or niobium.

上記の構成によれば、遮光膜をタンタルまたはニオブの金属膜とすることにより、遮光膜の耐食性を高くすることができる。 According to said structure, the corrosion resistance of a light shielding film can be made high by making a light shielding film into a tantalum or niobium metal film.

以上のように、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。 As described above, the semiconductor device of the present invention is a semiconductor device having a structure in which a circuit component formed on a semiconductor substrate is connected to a main body wiring arranged on the semiconductor substrate. A light shielding film provided so as to cover the portion, a coating film that is laminated so as to completely cover the light shielding film and formed of a film material having corrosion resistance, and an opening that opens on the main body wiring. The first insulating protective film has an insulating protective film having a second insulating protective film that seals the opening.

あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。 Alternatively, the semiconductor device of the present invention covers a main part of the circuit component in the semiconductor device having a structure in which a circuit component formed on the semiconductor substrate and a main body wiring arranged on the semiconductor substrate are connected. Insulating protective film having a light-shielding film laminated in such a manner and having corrosion resistance, a first insulating protective film having an opening opening on the main body wiring, and a second insulating protective film sealing the opening It is the structure equipped with.

これにより、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配され、また、被覆膜は耐食性を有する材料で形成されているので、下層回路パターンを認識不可能とすることができ、また、被覆膜の薬液処理等による除去を困難にすることができる。従って、内部回路の解析を困難にできるといった効果を奏する。 As a result, a light-shielding film that has a light-shielding property and is difficult to transmit visible light and IR light is disposed so as to cover the main part of the circuit component, and the coating film is formed of a corrosion-resistant material. Therefore, it is possible to make the lower layer circuit pattern unrecognizable and make it difficult to remove the coating film by chemical treatment or the like. Therefore, there is an effect that the analysis of the internal circuit can be made difficult.

さらに、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れることによって、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。従って、内部回路の解析を困難にできるといった効果を奏する。 Further, when the second insulating protective film is chemically removed for the purpose of circuit analysis, an opening of the first insulating protective film on the main body wiring appears, so that a chemical solution enters through the opening. It becomes possible to directly damage the main body wiring by such means. Therefore, there is an effect that the analysis of the internal circuit can be made difficult.

上記の半導体装置は、被覆膜が酸化アルミニウムから成ることにより、遮光膜上に、耐食効果の大きい酸化アルミニウムから成る被覆膜を配することになり、該遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性をより低下させることができるといった効果を奏する。 In the above-described semiconductor device, since the coating film is made of aluminum oxide, the coating film made of aluminum oxide having a high corrosion resistance is disposed on the light shielding film, making it difficult to remove the light shielding film. Can do. Therefore, there is an effect that the visibility of the lower layer circuit pattern can be further reduced.

また、酸化アルミニウムが染色処理されていることにより、酸化アルミニウム膜に遮光性を持たせることができる。従って、下層回路パターンの視認性をさらに低下させることができるといった効果を奏する。 In addition, since the aluminum oxide is dyed, the aluminum oxide film can have a light-shielding property. Accordingly, the visibility of the lower layer circuit pattern can be further reduced.

上記の半導体装置は、絶縁性保護膜の表面が平坦化加工されていることにより、下層配線の形状も保護膜表面段差として浮き上がらず、配線パターンを認識不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。 In the semiconductor device described above, since the surface of the insulating protective film is planarized, the shape of the lower layer wiring does not rise as a step on the surface of the protective film, and the wiring pattern cannot be recognized. Therefore, there is an effect that visual recognition of the internal circuit can be prevented.

上記の半導体装置は、遮光膜がタンタルまたはニオブから成ることにより、遮光膜が耐食性の高い金属膜となり、遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性を低下させることができるといった効果を奏する。 In the above semiconductor device, since the light shielding film is made of tantalum or niobium, the light shielding film becomes a metal film having high corrosion resistance, and it is difficult to remove the light shielding film. Therefore, there is an effect that the visibility of the lower circuit pattern can be lowered.

本発明の参考の形態および実施の形態について図１ないし図１３に基づいて説明する。 Reference embodiments and embodiments of the present invention will be described with reference to FIGS.

〔参考の形態１〕
本発明の第１の参考の形態について図１ないし図５に基づいて説明すれば、以下の通りである。 [Reference form 1]
The first reference embodiment of the present invention will be described with reference to FIGS. 1 to 5 as follows.

図１は、本発明の参考の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａおよび抵抗検知回路部１ｂを形成した半導体基板１上には、該半導体基板１上の回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。 FIG. 1 is a cross-sectional view of a principal part of a semiconductor device which is one embodiment of the reference of the present invention. On the semiconductor substrate 1 on which the circuit main portion 1a and the resistance detection circuit portion 1b are formed on the silicon substrate, wirings 2 for connecting the respective semiconductor elements in the circuit main portion 1a on the semiconductor substrate 1 are provided. .

回路主要部１ａは、機密保護を必要とする、回路構成部の主要部である。また、図２に抵抗検知回路部１ｂの一例を示す。 The circuit main part 1a is a main part of the circuit configuration part that requires security protection. FIG. 2 shows an example of the resistance detection circuit unit 1b.

抵抗検知回路部１ｂは、抵抗Ｒ１と、インバータ素子２５とを備えている。抵抗Ｒ１は後述の抵抗検知用上部配線９となる抵抗Ｒ２と直列に接続され、その接続点Ｐはインバータ素子２５の入力端子に接続されている。また、抵抗Ｒ１の他端は電圧Ｖccの電源ラインに接続され、抵抗Ｒ２の他端は接地されている（ＧＮＤ）。インバータ素子２５は、上記の接続点Ｐの電圧レベルを反転して出力する。 The resistance detection circuit unit 1b includes a resistor R1 and an inverter element 25. The resistor R1 is connected in series with a resistor R2 that becomes a resistance detection upper wiring 9 described later, and the connection point P is connected to the input terminal of the inverter element 25. The other end of the resistor R1 is connected to the power supply line of the voltage Vcc, and the other end of the resistor R2 is grounded (GND). The inverter element 25 inverts the voltage level at the connection point P and outputs it.

抵抗Ｒ２は抵抗検知用上部配線９（後述の抵抗検知兼遮光用上部配線１０）の持つ抵抗成分であり、配線が除去された後その抵抗値は増大する。絶縁性保護膜４下には抵抗Ｒ１が抵抗体として形成されると共に、インバータ素子２５が形成される。ここで抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値より小さくなるように設定されている。 The resistor R2 is a resistance component of the resistance detection upper wiring 9 (resistance detection / light shielding upper wiring 10 described later), and its resistance value increases after the wiring is removed. A resistor R1 is formed as a resistor under the insulating protective film 4, and an inverter element 25 is formed. Here, the resistance value of the resistor R2 is set to be smaller than the resistance value of the resistor R1.

インバータ素子２５は、通常の状態では、接続点Ｐの電位がインバータ素子２５の反転閾値より小さいので、ハイレベルの出力信号ｏｕｔを出力する。一方、インバータ素子２５は、抵抗Ｒ２の抵抗値が増大して接続点Ｐの電位がインバータ素子２５の反転閾値を越えると、ローレベルの出力信号ｏｕｔを出力する。 The inverter element 25 outputs a high-level output signal out because the potential at the connection point P is smaller than the inversion threshold value of the inverter element 25 in a normal state. On the other hand, when the resistance value of the resistor R2 increases and the potential at the connection point P exceeds the inversion threshold value of the inverter element 25, the inverter element 25 outputs a low-level output signal out.

配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、抵抗検知用上部配線９と、遮光膜５と、酸化アルミニウム膜７と、遮光用上部配線８とが形成されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ａと、保護膜４ａ上に形成される上層の保護膜４ｂとから成っている。抵抗検知用上部配線９は、保護膜４ａ上に形成されるとともに、保護膜４ａを貫通する接続部３を介して抵抗検知回路部１ｂに接続されている。遮光膜５は、抵抗検知用上部配線９と同様に保護膜４ａ上に形成されるとともに、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に被覆するように配置され、遮光用上部配線８はさらに酸化アルミニウム膜７上に配置されている。 In order to protect the lower layer portion of the wiring 2, the entire upper layer of the semiconductor substrate 1 is covered with an insulating protective film 4. The wiring 2, the resistance detection upper wiring 9, and the light shielding film 5 An aluminum oxide film 7 and a light shielding upper wiring 8 are formed. The insulating protective film 4 includes a lower protective film 4a formed on the semiconductor substrate 1 and an upper protective film 4b formed on the protective film 4a. The resistance detection upper wiring 9 is formed on the protective film 4a, and is connected to the resistance detection circuit unit 1b via the connection part 3 penetrating the protective film 4a. The light shielding film 5 is formed on the protective film 4a similarly to the resistance detection upper wiring 9, and is disposed so as to cover the circuit main part 1a. The aluminum oxide film 7 is disposed so as to completely cover the light shielding film 5, and the light shielding upper wiring 8 is further disposed on the aluminum oxide film 7.

遮光膜５は導電性金属膜であり、少なくとも可視光、ＩＲ光を通しにくくするような遮光性を有しているので、回路主要部１ａの視認を防止できる。また、遮光用上部配線８も遮光性を有しているので、該遮光用上部配線８が回路主要部１ａを覆うように配置されることによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。 Since the light shielding film 5 is a conductive metal film and has a light shielding property that makes at least visible light and IR light difficult to pass, it is possible to prevent the circuit main portion 1a from being visually recognized. Further, since the light shielding upper wiring 8 also has a light shielding property, the light shielding upper wiring 8 can be more effectively prevented from being visually recognized by being disposed so as to cover the circuit main portion 1a. Furthermore, the visibility of the lower layer circuit pattern can be further lowered by dyeing the aluminum oxide film 7 to impart light shielding properties.

酸化アルミニウムは、絶縁性を有し耐食効果の非常に大きな材料であるので、遮光膜５上に酸化アルミニウム膜７を配置することによって、該酸化アルミニウム膜７は遮光膜５が薬液などによって化学的に剥離されることを防ぐことができる。また、遮光用上部配線８と抵抗検知用上部配線９は同一材料で形成されているので一度の工程で形成することができる。しかも、その材料は、酸化アルミニウム膜７より耐食性が劣る材料であるので、酸化アルミニウム膜７の薬液除去を試みた際、抵抗検知用上部配線９の方が酸化アルミニウム膜７よりも先に薬液に侵される。 Since aluminum oxide is an insulating material and has a very large corrosion resistance effect, by disposing the aluminum oxide film 7 on the light shielding film 5, the aluminum oxide film 7 can be chemically treated by a chemical solution or the like. Can be prevented from being peeled off. Further, since the light shielding upper wiring 8 and the resistance detection upper wiring 9 are formed of the same material, they can be formed in one step. Moreover, since the material is inferior in corrosion resistance to the aluminum oxide film 7, when the chemical solution removal of the aluminum oxide film 7 is attempted, the resistance detection upper wiring 9 becomes a chemical solution before the aluminum oxide film 7. Invaded.

この結果、抵抗検知用上部配線９の断線や細りが生じると、抵抗Ｒ２の抵抗値が増大することによって接続点Ｐの電位が上昇し、インバータ素子２５の反転閾値を越えると出力信号ｏｕｔが反転する。これにより抵抗検知回路部１ｂは抵抗値の増大を検知して、本体回路に内蔵されるＣＰＵに信号の変化を認識させることでソフト側で本体の誤動作や動作不能を働きかけたり、あるいは抵抗Ｒ２の抵抗値を異常な増大そのものによって回路の誤動作を引き起こすことができる。 As a result, when the resistance detection upper wiring 9 is disconnected or thinned, the resistance value of the resistor R2 increases, thereby increasing the potential at the connection point P. When the inversion threshold value of the inverter element 25 is exceeded, the output signal out is inverted. To do. As a result, the resistance detection circuit unit 1b detects an increase in the resistance value and causes the CPU built in the main body circuit to recognize a change in the signal, thereby causing the main body to malfunction or become inoperable on the software side, or the resistance R2 An abnormal increase in the resistance value itself can cause a malfunction of the circuit.

このように、回路主要部１ａを見るために、化学的に遮光用上部配線８の剥離（薬液除去）を試みたとき、同時に、該遮光用上部配線８と同一材料で形成されている抵抗検知用上部配線９に断線や細りが生じ、その結果、該抵抗検知用上部配線９の抵抗値が増加する。その抵抗値の増加を抵抗検知回路部１ｂで検知させることで、本体回路に誤動作や動作不能を起こさせるか、あるいは、抵抗検知用上部配線９の抵抗値の異常な増大そのものによって回路の誤動作を引き起こすことができる。 As described above, when the peeling of the light shielding upper wiring 8 (chemical solution removal) is attempted chemically in order to see the circuit main portion 1a, the resistance detection made of the same material as that of the light shielding upper wiring 8 is simultaneously performed. As a result, the resistance upper wiring 9 increases in resistance. By causing the resistance detection circuit unit 1b to detect the increase in the resistance value, the main circuit may malfunction or become inoperable, or the circuit may malfunction due to an abnormal increase in the resistance value of the resistance detection upper wiring 9 itself. Can cause.

上記構造をとることにより、まず外部から内部回路を視認できなくなり、さらに抵抗検知用上部配線９の膜を剥離しようとすると回路が正常に動作しなくなるため、上記構造の半導体装置は、内部回路の解析を防止することができる。 By adopting the above structure, first, the internal circuit cannot be visually recognized from the outside, and further, when the film of the resistance detection upper wiring 9 is peeled off, the circuit does not operate normally. Analysis can be prevented.

本参考の形態の半導体装置の製作手順を図３に示す工程フロー図に基づいて説明する。 A manufacturing procedure of the semiconductor device according to the present embodiment will be described with reference to a process flowchart shown in FIG.

まず、図３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ａを、例えばプラズマＣＶＤ法（以下Ｐ−ＣＶＤ法と称する）にて２０００ｎｍの厚さで成膜する（図３（ｂ））。上記の保護膜４ａの表面における配線２上の***した部分を、例えばＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図３（ｃ））。 First, as shown in FIG. 3A, an aluminum or other conductive metal film is formed to a thickness of 900 nm, for example, by sputtering on the semiconductor substrate 1 having the circuit main part 1a, and resist patterning is performed. Then, dry etching is performed to form the wiring 2. A protective film 4a made of silicon oxide, silicon nitride or the like is formed on the wiring 2 to a thickness of 2000 nm by, for example, plasma CVD (hereinafter referred to as P-CVD) (FIG. 3B). The raised portion on the wiring 2 on the surface of the protective film 4a is shaved by a thickness of 1000 nm, for example, by CMP (Chemical Mechanical Polishing) method to eliminate the surface morphology and flatten it (FIG. 3C).

次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図３（ｄ））。その遮光膜５の存在しない保護膜４ａの表面部分をレジスト１３で被覆しパターニングする（図３（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト１３のパターン端部を遮光膜５より少し離しておく。 Next, a conductive metal film made of a material similar to or other than that of the wiring 2 or a thin film made of a light-shielding and conductive material similar to metal, such as a titanium nitride film, is formed to a thickness of 300 nm by sputtering. A thin film is formed by patterning, resist patterning, and dry etching to form a light shielding film 5 having a desired shape on the circuit main portion 1a (FIG. 3D). The surface portion of the protective film 4a where the light shielding film 5 does not exist is covered with a resist 13 and patterned (FIG. 3E). At this time, the pattern end portion of the resist 13 is slightly separated from the light-shielding film 5 in order to completely cover the light-shielding film 5 with the portion that will become the aluminum oxide film 7 in a later step.

アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図３（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行う。基板を酒石酸アンモニウム等の電解液に浸し、基板上のアルミニウム膜１４に数１０Ｖ程度のプラス電圧を印加し、アルミニウム膜１４の厚さ分を酸化する。酸化膜には微細な孔が存在するので、沸騰純水に浸して封孔処理を行う。これにより、基板上全面に酸化アルミニウム膜７が形成される（図３（ｇ））。 The aluminum film 14 is formed with a thickness of 150 nm on the entire substrate by sputtering, for example (FIG. 3F). Subsequently, the aluminum film 14 is oxidized by an anodic oxidation method. The substrate is immersed in an electrolytic solution such as ammonium tartrate, a positive voltage of about several tens of volts is applied to the aluminum film 14 on the substrate, and the thickness of the aluminum film 14 is oxidized. Since the oxide film has fine pores, the oxide film is immersed in boiling pure water for sealing treatment. Thereby, an aluminum oxide film 7 is formed on the entire surface of the substrate (FIG. 3G).

上記封孔処理を行う前に基板を染料液に浸漬させることにより、酸化アルミニウム膜７の染色を行ってもよい。封孔処理をする前における酸化アルミニウム膜７は、多孔性であり微細な孔が存在するので、染料液に浸すと染料分子が孔の中に被着し、染色される。ここで使用される染料としては、酸性染料、酸性含金属錯塩、酸性媒染等の染料群の中から選ばれる。化学構造的な面から言えば、モノアゾ染料、ジスアゾ染料、アンスラキノン染料、フタロシアニン染料、トリフェニルメタン染料等が挙げられる。また、酸化アルミニウム膜７への染料の被着量のコントロールは、定濃度染色中の染色時間の調整で行う。 The aluminum oxide film 7 may be dyed by immersing the substrate in a dye solution before the sealing treatment. Since the aluminum oxide film 7 before the sealing treatment is porous and has fine pores, when immersed in a dye solution, the dye molecules are deposited in the pores and dyed. The dye used here is selected from the group of dyes such as acidic dyes, acidic metal-containing complex salts, and acidic mordanting. In terms of chemical structure, monoazo dyes, disazo dyes, anthraquinone dyes, phthalocyanine dyes, triphenylmethane dyes, and the like can be given. The amount of dye applied to the aluminum oxide film 7 is controlled by adjusting the dyeing time during constant density dyeing.

染料を酸化アルミニウム膜７に被着させた後、基板を沸騰純水に浸して封孔処理を行う。これにより、酸化アルミニウム膜７に染料を固定することができ、酸化アルミニウム膜７は染色される。こうして、酸化アルミニウム膜７の染色を行うことで、外部からの内部回路の視認性をさらに悪化させることができる。 After the dye is applied to the aluminum oxide film 7, the substrate is immersed in boiling pure water to perform sealing treatment. Thereby, a dye can be fixed to the aluminum oxide film 7, and the aluminum oxide film 7 is dyed. Thus, by dyeing the aluminum oxide film 7, the visibility of the internal circuit from the outside can be further deteriorated.

さらに、基板表面をスクラブすることにより、レジスト１３底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト１３上までの酸化アルミニウム膜７をこすり落とし、その後レジスト１３を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合は、その状態にて基板表面をスクラブすることによりバリの除去を行い（リフトオフ法）、洗浄を行う。こうして、遮光膜５上に酸化アルミニウム膜７が形成される（図３（ｈ））。 Further, by scrubbing the substrate surface, the aluminum oxide film 7 from the portion having a relatively weak step coverage of the oxide film near the bottom of the resist 13 to the resist 13 is scraped off, and then the resist 13 is removed using a stripping solution. . When burrs exist in the formed aluminum oxide pattern, the burrs are removed by scrubbing the substrate surface in that state (lift-off method), and cleaning is performed. Thus, the aluminum oxide film 7 is formed on the light shielding film 5 (FIG. 3H).

そして、抵抗検知回路部１ｂ上の保護膜４ａにパターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図３（ｉ））。その後、遮光膜５と同様またはそれ以外の材料、すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１５のパターニング及びドライエッチングを行い、回路主要部１ａ上に遮光用上部配線８となる部分と、抵抗検知回路部１ｂ上に、抵抗検知用上部配線９となる部分を同時に形成する（図３（ｊ））。最後に、保護膜４ｂを例えばＰ−ＣＶＤ法にて、３００ｎｍの厚さで成膜する（図３（ｋ））。 Then, the protective film 4a on the resistance detection circuit portion 1b is subjected to patterning etching, and a tungsten plug is provided to form the connection portion 3 (FIG. 3 (i)). Thereafter, the same material as the light-shielding film 5 or other materials, that is, a conductive metal film made of a material inferior to the aluminum oxide film 7 in terms of corrosion resistance, or a thin film made of a material having a light-shielding property and conductivity similar to metals, For example, a titanium nitride film 17 is formed by sputtering to a thickness of 300 nm, and the resist 15 formed thereon is patterned and dry-etched to form a light shielding upper wiring 8 on the circuit main part 1a. On the resistance detection circuit portion 1b, a portion to be the resistance detection upper wiring 9 is formed simultaneously (FIG. 3 (j)). Finally, the protective film 4b is formed with a thickness of 300 nm by, for example, P-CVD (FIG. 3K).

以上の工程により、図１に示した構造が製作される。このように、図１に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。 Through the above steps, the structure shown in FIG. 1 is manufactured. As described above, the semiconductor circuit structure shown in FIG. 1 can be easily realized by using an existing process technology.

なお、図１に示した本参考の形態１の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わりに図４（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。 The semiconductor device according to the first embodiment shown in FIG. 1 includes a light shielding upper wiring 8 and a resistance detection upper wiring 9 which are electrically separated by patterning. Instead, FIG. As shown in the cross-sectional view of the main part of the semiconductor device, an upper wiring 10 for resistance detection and light shielding, which is an upper wiring for both resistance detection and light shielding, may be provided.

該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して酸化アルミニウム膜７の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｂに代えて保護膜４ｃ、４ｄを有している。保護膜４ｃは、酸化アルミニウム膜７を覆うように保護膜４ａ上に形成されている。保護膜４ｄは、保護膜４ｃ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｃ上に形成されている。 The resistance detection / light-shielding upper wiring 10 is arranged on the upper layer of the aluminum oxide film 7 with the insulating protective film 4 interposed therebetween, and is connected to the resistance detection circuit portion 1b through the connection portion 3. . However, the insulating protective film 4 has protective films 4c and 4d instead of the protective film 4b described above. The protective film 4 c is formed on the protective film 4 a so as to cover the aluminum oxide film 7. The protective film 4d is formed on the protective film 4c so as to cover the resistance detection and light shielding upper wiring 10 formed on the protective film 4c.

抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）または化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図１の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。 The resistance detection and light shielding upper wiring 10 has both a function as an element for detecting a change in resistance value (resistance detection upper wiring 9) and a function as a light-shielding film (light shielding upper wiring 8). . Therefore, if the upper wiring for resistance detection / light-shielding 10 is to be removed physically (polishing, etc.) or chemically (chemical treatment, etc.) in order to visually recognize the main circuit portion 1a, the resistance detection / light-shielding upper wiring 10 is changed. Disconnection or thinning occurs and the resistance value increases. Therefore, the resistance detection circuit unit 1b can be operated more sensitively than the configuration of FIG.

ここで、上記のように構成される半導体装置の製作手順を図５に示す工程フロー図に基づいて説明する。なお、ここでは、酸化アルミニウム膜７を形成するまで（図５（ａ）ないし（ｈ））は図１に示した半導体装置の製作工程（図３（ａ）ないし（ｈ））と同じ工程であるので、その説明を省略し、それ以降について説明する。 Here, a manufacturing procedure of the semiconductor device configured as described above will be described based on a process flow diagram shown in FIG. Here, until the aluminum oxide film 7 is formed (FIGS. 5A to 5H), it is the same process as the manufacturing process of the semiconductor device shown in FIG. 1 (FIGS. 3A to 3H). Therefore, the description thereof is omitted, and the subsequent steps are described.

絶縁性保護膜４ｃを、酸化アルミニウム膜７を覆うように保護膜４ａ上に、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂにパターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図５（ｉ））。次に、遮光膜５と同様またはそれ以外の材料、すなわち耐食性で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、その上にレジスト１６を形成する（図５（ｊ））。そのレジスト１６に対し、パターニング、ドライエッチング、レジスト剥離を施すことにより回路主要部１ａ、抵抗検知回路部１ｂ上に抵抗検知兼遮光用上部配線１０を形成する（図５（ｋ））。最後に、絶縁性保護膜４ｄを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図５（ｌ））。こうして、図４の構造が製作される。 An insulating protective film 4c is formed on the protective film 4a so as to cover the aluminum oxide film 7 with a thickness of 300 nm, for example, by P-CVD, and patterning etching is performed on the resistance detection circuit portion 1b to form a tungsten plug. The connection part 3 is formed by providing (FIG.5 (i)). Next, a conductive metal film made of a material similar to or other than that of the light-shielding film 5, that is, a material having corrosion resistance and inferior to the aluminum oxide film 7, or a thin film made of a material having a light-shielding property and conductivity similar to a metal, for example, A titanium nitride film is formed by sputtering to a thickness of 300 nm, and a resist 16 is formed thereon (FIG. 5 (j)). The resist 16 is subjected to patterning, dry etching, and resist stripping to form the resistance detection / light shielding upper wiring 10 on the circuit main portion 1a and the resistance detection circuit portion 1b (FIG. 5 (k)). Finally, the insulating protective film 4d is formed with a thickness of 300 nm by, for example, P-CVD (FIG. 5L). Thus, the structure of FIG. 4 is manufactured.

〔参考の形態２〕
本発明の第２の参考の形態について図６ないし図９に基づいて説明すれば、以下の通りである。なお、本参考の形態において、参考の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。 [Reference form 2]
The second embodiment of the present invention will be described below with reference to FIGS. Note that, in the present reference embodiment, components having functions equivalent to those of the components in the reference embodiment 1 are denoted by the same reference numerals and description thereof is omitted.

図６は、本発明の参考の一形態である半導体装置の要部断面図である。本参考の形態に係る半導体装置は、図６に示すように、参考の形態１と同様、回路主要部１ａと抵抗検知回路部１ｂを形成した半導体基板１上に、配線２、接続部３、絶縁性保護膜４、遮光用上部配線８、抵抗検知用上部配線９とを備えている。また、遮光用上部配線８と抵抗検知用上部配線９は、同層に配されており、遮光用上部配線８の半導体基板１側の面には耐食性を有する耐食性遮光膜６が設置されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ｅと、保護膜４ｅ上に形成される上層の保護膜４ｆから成っている。 FIG. 6 is a cross-sectional view of a main part of a semiconductor device which is one embodiment of the reference of the present invention. As shown in FIG. 6, the semiconductor device according to the present embodiment has a wiring 2, a connection section 3, a semiconductor substrate 1 on which a circuit main portion 1 a and a resistance detection circuit portion 1 b are formed, as in the first embodiment. An insulating protective film 4, a light shielding upper wiring 8, and a resistance detection upper wiring 9 are provided. The light shielding upper wiring 8 and the resistance detection upper wiring 9 are arranged in the same layer, and a corrosion-resistant light-shielding film 6 having corrosion resistance is provided on the surface of the light-shielding upper wiring 8 on the semiconductor substrate 1 side. . The insulating protective film 4 includes a lower protective film 4e formed on the semiconductor substrate 1 and an upper protective film 4f formed on the protective film 4e.

上記のように構成される半導体装置では、参考の形態１の遮光膜５と同様、耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに耐食性の高いタンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。 In the semiconductor device configured as described above, it is possible to prevent the circuit main portion 1a from being visually recognized by the corrosion-resistant light-shielding film 6 as with the light-shielding film 5 of Reference Embodiment 1. In addition, by using a corrosion-resistant light-shielding film 6 made of a metal film such as tantalum or niobium having high corrosion resistance instead of the light-shielding film 5, the aluminum oxide film 7 does not have to be disposed as shown in FIG. 6 itself can be made difficult to remove, and the visual recognition effect can be enhanced.

本参考の形態の半導体装置の製作手順を図７に示す工程フロー図に基づいて説明する。 A manufacturing procedure of the semiconductor device according to the present embodiment will be described with reference to a process flowchart shown in FIG.

まず、図７（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｅを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図７（ｂ））。上記の保護膜４ｅの表面における配線２上の***した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図７（ｃ））。 First, as shown in FIG. 7A, an aluminum or other conductive metal film is formed to a thickness of 900 nm, for example, by sputtering on the semiconductor substrate 1 having the circuit main portion 1a, and resist patterning is performed. Then, dry etching is performed to form the wiring 2. A protective film 4e made of silicon oxide, silicon nitride or the like is formed on the wiring 2 with a thickness of 2000 nm by, for example, P-CVD (FIG. 7B). A raised portion on the wiring 2 on the surface of the protective film 4e is cut by a thickness of 1000 nm, for example, by a CMP method to eliminate the surface morphology and flatten it (FIG. 7C).

次に、保護膜４ｅ表面にレジスト１８でパターニング及びドライエッチングを行い、主要回路部１ａ上部に窪みを形成する（図７（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。続いて、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行う（図７（ｅ））。その耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図７（ｆ））。この処理により保護膜４ｅの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。 Next, patterning and dry etching are performed on the surface of the protective film 4e with a resist 18 to form depressions on the main circuit portion 1a (FIG. 7D). The depth of the recess may be equal to the thickness of the corrosion-resistant light-shielding film 6. Subsequently, a corrosion-resistant light-shielding film 6 is formed on the entire substrate, for example, a tantalum or niobium film with a thickness of 150 nm by sputtering (FIG. 7E). The corrosion-resistant light-shielding film 6 is scraped off by the metal CMP method (FIG. 7F). By this treatment, only the corrosion-resistant light-shielding film 6 where the depression of the protective film 4e is not formed can be scraped off.

そして、抵抗検知回路部１ｂ上の保護膜４ｅに、パターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図７（ｇ））。その後、耐食性遮光膜６よりも耐食性の面で劣る材料から成る導電性金属膜、または金属に類似した、遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１９により（図７（ｈ））パターニングをする（図７（ｉ））。最後に、保護膜４ｆを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図７（ｊ））。 Then, the protective film 4e on the resistance detection circuit portion 1b is subjected to patterning etching, and a tungsten plug is provided to form the connection portion 3 (FIG. 7 (g)). Thereafter, a conductive metal film made of a material that is inferior in corrosion resistance to the corrosion-resistant light-shielding film 6 or a thin film made of a light-shielding and conductive material similar to metal, such as a titanium nitride film 17, for example, 300 nm by sputtering. Then, patterning is performed with the resist 19 formed thereon (FIG. 7 (h)) (FIG. 7 (i)). Finally, the protective film 4f is formed with a thickness of 300 nm by, eg, P-CVD (FIG. 7 (j)).

以上の工程により、図６に示した構造が製作される。このように、図６に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。 The structure shown in FIG. 6 is manufactured through the above steps. As described above, the semiconductor circuit structure shown in FIG. 6 can be easily realized by using the existing process technology.

なお、図６に示した本参考の形態２の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わり図８（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。 The semiconductor device according to the second embodiment shown in FIG. 6 includes a light shielding upper wiring 8 and a resistance detection upper wiring 9 which are electrically separated by patterning. Instead, FIG. As shown in the cross-sectional view of the main part of the apparatus, an upper wiring 10 for resistance detection and light shielding, which is an upper wiring that serves both for resistance detection and light shielding, may be provided.

該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して耐食性遮光膜６の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｆに代えて保護膜４ｇ、４ｈを有している。保護膜４ｇは耐食性遮光膜６を覆うように保護膜４ｅ上に形成されている。保護膜４ｈは、保護膜４ｇ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｇ上に形成されている。 The resistance detection / light-shielding upper wiring 10 is disposed in an upper layer of the corrosion-resistant light-shielding film 6 via the insulating protective film 4 and is connected to the resistance detection circuit part 1b via the connection part 3. . However, the insulating protective film 4 has protective films 4g and 4h instead of the protective film 4f described above. The protective film 4g is formed on the protective film 4e so as to cover the corrosion-resistant light-shielding film 6. The protective film 4h is formed on the protective film 4g so as to cover the resistance detection and light shielding upper wiring 10 formed on the protective film 4g.

抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）、化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図６の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。 The resistance detection and light shielding upper wiring 10 has both a function as an element for detecting a change in resistance value (resistance detection upper wiring 9) and a function as a light-shielding film (light shielding upper wiring 8). . Therefore, if the resistance detection / light shielding upper wiring 10 is to be removed physically (polished, etc.) or chemically (chemical solution treatment, etc.) in order to visually recognize the circuit main part 1a, the resistance detection / light shielding upper wiring 10 is changed. Disconnection or thinning occurs and the resistance value increases. Therefore, the resistance detection circuit unit 1b can be operated more sensitively than the configuration of FIG.

ここで、上記のように構成される半導体装置の製作手順を図９に示す工程フロー図に基づいて説明する。なお、耐食性遮光膜６を形成するまで（図９（ａ）ないし（ｆ））は図６に示した半導体装置の製作工程（図７（ａ）ないし（ｆ））と同じ工程であるので、その説明を省略し、それ以降について説明する。 Here, a manufacturing procedure of the semiconductor device configured as described above will be described with reference to a process flowchart shown in FIG. Note that the steps up to the formation of the corrosion-resistant light-shielding film 6 (FIGS. 9A to 9F) are the same as the steps for manufacturing the semiconductor device shown in FIG. 6 (FIGS. 7A to 7F). The description will be omitted, and the subsequent steps will be described.

保護膜４ｇを、耐食性遮光膜６を覆うように保護膜４ｅ上に例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂに、パターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図９（ｇ））。次に、耐食性遮光膜６と同様またはそれ以下の耐食性の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２０によりパターニングを施す（図９（ｈ））。また、レジスト２０のドライエッチングにより回路主要部１ａ上に抵抗検知兼遮光用上部配線１０を形成する（図９（ｉ））。最後に、保護膜４ｈを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図９（ｊ））。こうして、図８の構造が製作される。 A protective film 4g is formed on the protective film 4e so as to cover the corrosion-resistant light-shielding film 6 with a thickness of, for example, 300 nm by P-CVD, and patterning etching is performed on the resistance detection circuit unit 1b to provide a tungsten plug. Thereby, the connection part 3 is formed (FIG. 9G). Next, a conductive metal film made of a corrosion-resistant material similar to or lower than the corrosion-resistant light-shielding film 6 or a thin film made of a light-shielding and conductive material similar to metal, such as a titanium nitride film, is sputtered to 300 nm. A film is formed in a thickness, and patterning is performed with the resist 20 formed thereon (FIG. 9H). Further, the resistance detection and light shielding upper wiring 10 is formed on the circuit main portion 1a by dry etching of the resist 20 (FIG. 9I). Finally, the protective film 4h is formed with a thickness of 300 nm by, for example, the P-CVD method (FIG. 9J). Thus, the structure of FIG. 8 is manufactured.

〔実施の形態〕
本発明の実施の形態について図１０ないし図１３に基づいて説明すれば、以下の通りである。なお、本実施の形態において、参考の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。 Embodiment
The embodiment of the present invention will be described with reference to FIGS. 10 to 13 as follows. In the present embodiment, components having the same functions as those in the reference embodiment 1 are denoted by the same reference numerals, and description thereof is omitted.

図１０は、本発明の実施の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａを形成した半導体基板１上において、回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。 FIG. 10 is a fragmentary cross-sectional view of a semiconductor device according to an embodiment of the present invention. On the semiconductor substrate 1 in which the circuit main part 1a is formed on the silicon substrate, wirings 2 for connecting the semiconductor elements in the circuit main part 1a are provided.

配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、遮光膜５と、酸化アルミニウム膜７と、上部配線１１とが形成されている。絶縁性保護膜４は、半導体基板１上に形成され、開口部１２を有している下層の保護膜４ｉと、保護膜４ｉ上に形成され、開口部１２を封じている上層の保護膜４ｊとから成っている。また、保護膜４ｉの開口部個数は制限しない。遮光膜５は、保護膜４ｉ上に形成されていると共に、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に覆うように配置され、上部配線１１は、さらに酸化アルミニウム膜７上に配置されている。 In order to protect the lower layer part from the wiring 2, the entire upper layer of the semiconductor substrate 1 is covered with an insulating protective film 4, which includes the wiring 2, the light shielding film 5, the aluminum oxide film 7, and the upper part. A wiring 11 is formed. The insulating protective film 4 is formed on the semiconductor substrate 1 and has a lower protective film 4 i having an opening 12, and an upper protective film 4 j formed on the protective film 4 i and sealing the opening 12. It consists of. Further, the number of openings in the protective film 4i is not limited. The light shielding film 5 is formed on the protective film 4i and is disposed so as to cover the circuit main part 1a. The aluminum oxide film 7 is disposed so as to completely cover the light shielding film 5, and the upper wiring 11 is further disposed on the aluminum oxide film 7.

上記の構成では、遮光膜５だけでなく上部配線１１も遮光性を有しているので、該上部配線１１が回路主要部１ａを覆うように配置することによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。 In the above configuration, not only the light-shielding film 5 but also the upper wiring 11 has a light-shielding property. Therefore, the upper wiring 11 can be more effectively prevented from being visually recognized by being arranged so as to cover the circuit main part 1a. . Furthermore, the visibility of the lower layer circuit pattern can be further lowered by dyeing the aluminum oxide film 7 to impart light shielding properties.

配線２上に開口部１２を有する第１絶縁性保護膜として保護膜４ｉを設け、その上層を第２絶縁性保護膜として保護膜４ｊで被せることより、剥離解析時に薬液処理にて遮光部分を除去しようとした際、上部配線１１だけでなく、外部より回路主要部１ａに信号を伝達する配線２にも薬液ダメージを与えることができ、薬液ダメージによる配線２の断線や細りによる抵抗値の異常増加によって回路の正常動作を損なわせることができる。 By providing a protective film 4i as a first insulating protective film having an opening 12 on the wiring 2 and covering the upper layer with a protective film 4j as a second insulating protective film, a light-shielding portion is applied by chemical treatment at the time of peeling analysis. When trying to remove, chemical damage can be given not only to the upper wiring 11 but also to the wiring 2 that transmits signals to the circuit main part 1a from the outside, and the resistance value is abnormal due to disconnection or thinning of the wiring 2 due to chemical damage. The normal operation of the circuit can be impaired by the increase.

本実施の形態の半導体装置の製作手順を図１１に示す工程フロー図に基づいて説明する。 A manufacturing procedure of the semiconductor device of the present embodiment will be described based on a process flow chart shown in FIG.

まず、図１１（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｉを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１１（ｂ））。上記の保護膜４ｉの表面における配線２上の***した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図１１（ｃ））。 First, as shown in FIG. 11A, a conductive metal film made of aluminum or other material is formed to a thickness of 900 nm by, for example, sputtering on the semiconductor substrate 1 having the circuit main portion 1a. Then, resist patterning and dry etching are performed to form the wiring 2. A protective film 4i made of silicon oxide, silicon nitride or the like is formed on the wiring 2 to a thickness of 2000 nm by, for example, P-CVD (FIG. 11B). A raised portion on the wiring 2 on the surface of the protective film 4i is cut to a thickness of 1000 nm by, for example, a CMP method to eliminate the surface morphology and flatten it (FIG. 11C).

次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図１１（ｄ））。その遮光膜５の存在しない保護膜４ｉの表面部分をレジスト２１で被覆しパターニングする（図１１（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト２１のパターン端部は遮光膜５より少し離しておく。 Next, a conductive metal film made of a material similar to or other than that of the wiring 2 or a thin film made of a light-shielding and conductive material similar to metal, such as a titanium nitride film, is formed to a thickness of 300 nm by sputtering. Film formation is performed, and the thin film is patterned by resist patterning and dry etching to form a light shielding film 5 having a desired shape in the circuit main portion 1a (FIG. 11D). The surface portion of the protective film 4i where the light shielding film 5 does not exist is covered with a resist 21 and patterned (FIG. 11E). At this time, the pattern end portion of the resist 21 is slightly separated from the light-shielding film 5 in order to completely cover the light-shielding film 5 with the portion that will become the aluminum oxide film 7 in a later step.

アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図１１（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行い、酸化アルミニウム膜７を基板上全面に形成する（図１１（ｇ））。さらに、基板表面をスクラブすることにより、レジスト２１底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト２１上までの酸化アルミニウム膜７をこすり落とし、その後レジスト２１を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合はその状態にて基板表面をスクラブすることによりバリの除去を行い、洗浄を行う。こうして遮光膜５上に酸化アルミニウム膜７が形成される（図１１（ｈ））。 An aluminum film 14 is formed with a thickness of 150 nm on the entire substrate by, for example, sputtering (FIG. 11F). Subsequently, the aluminum film 14 is oxidized by an anodic oxidation method to form an aluminum oxide film 7 on the entire surface of the substrate (FIG. 11G). Further, by scrubbing the substrate surface, the aluminum oxide film 7 from the portion where the step coverage of the oxide film near the bottom of the resist 21 is relatively weak to the resist 21 is scraped off, and then the resist 21 is removed using a stripping solution. . If burrs exist in the formed aluminum oxide pattern, the burrs are removed by scrubbing the substrate surface in that state, and cleaning is performed. Thus, the aluminum oxide film 7 is formed on the light shielding film 5 (FIG. 11H).

そして、遮光膜５と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２２のパターニング（図１１（ｉ））、及びドライエッチングを行い、回路主要部１ａ上に上部配線１１を形成する（図１１（ｊ））。 Then, a conductive metal film made of the same material as the light-shielding film 5 or other materials, that is, a material inferior to the aluminum oxide film 7 in terms of corrosion resistance, or a thin film made of a light-shielding and conductive material similar to metal, for example, A titanium nitride film is formed to a thickness of 300 nm by sputtering, patterning of the resist 22 formed thereon (FIG. 11 (i)) and dry etching are performed, and the upper wiring 11 is formed on the circuit main part 1a. (FIG. 11 (j)).

最後に、保護膜４ｉの配線２を覆っている部分に、パターニングエッチにて開口部１２
を設け（図１１（ｋ））、その上に保護膜４ｊを、例えばＰ−ＣＶＤ法にて３００ｎｍの
厚さで成膜し（図１１（ｌ））、開口部１２を覆う。 Finally, the opening 12 is formed on the portion of the protective film 4i covering the wiring 2 by patterning etching.
(FIG. 11 (k)), and a protective film 4j is formed thereon with a thickness of 300 nm by, for example, P-CVD (FIG. 11 (l)) to cover the opening 12.

以上の工程により、図１０に示した構造が製作される。このように、図１０に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。 Through the above steps, the structure shown in FIG. 10 is manufactured. As described above, the semiconductor circuit structure shown in FIG. 10 can be easily realized by using an existing process technology.

なお、図１０に示した本実施の形態の半導体装置は、耐食性を有する膜として酸化アルミニウム膜７を配置したが、その代わりに図１２（半導体装置の要部断面図）に示すように、遮光膜５に耐食性を持たせてもかまわない。遮光膜５に耐食性を持たせた膜を耐食性遮光膜６とし、該耐食性遮光膜６上には上部配線１１が配置されている。 In the semiconductor device of the present embodiment shown in FIG. 10, the aluminum oxide film 7 is disposed as a film having corrosion resistance. Instead, as shown in FIG. The film 5 may have corrosion resistance. A film provided with corrosion resistance on the light shielding film 5 is referred to as a corrosion resistant light shielding film 6, and an upper wiring 11 is disposed on the corrosion resistant light shielding film 6.

上記耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに、耐食性の高い、タンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１０のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。 The corrosion-resistant light-shielding film 6 can prevent visual recognition of the circuit main portion 1a. Moreover, by using the corrosion-resistant light-shielding film 6 made of a metal film such as tantalum or niobium having high corrosion resistance instead of the light-shielding film 5, the aluminum oxide film 7 does not have to be disposed as shown in FIG. It is possible to make it difficult to remove the light shielding film 6 itself, and to improve the visual recognition effect.

ここで、上記のように構成される半導体装置の製作手順を、図１３に示す工程フロー図に基づいて説明する。 Here, a manufacturing procedure of the semiconductor device configured as described above will be described based on a process flow chart shown in FIG.

まず、図１３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｋを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１３（ｂ））。上記の保護膜４ｋの表面における配線２上の***した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にし（図１３（ｃ））、その上に形成されたレジスト２３のパターニング及びドライエッチングを行い、回路主要部１ａ上の保護膜４ｋに窪みを形成する（図１３（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。 First, as shown in FIG. 13A, a conductive metal film made of aluminum or other material is formed on the semiconductor substrate 1 having the circuit main part 1a to a thickness of 900 nm by, for example, sputtering. Then, resist patterning and dry etching are performed to form the wiring 2. A protective film 4k made of silicon oxide, silicon nitride or the like is formed on the wiring 2 to a thickness of 2000 nm by, for example, P-CVD (FIG. 13B). The raised portion on the wiring 2 on the surface of the protective film 4k is cut to a thickness of 1000 nm by, for example, a CMP method to eliminate the surface morphology (FIG. 13 (c)), and the resist formed thereon Patterning 23 and dry etching are performed to form a recess in the protective film 4k on the circuit main portion 1a (FIG. 13D). The depth of the recess may be equal to the thickness of the corrosion-resistant light-shielding film 6.

次に、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行い（図１３（ｅ））、基板表面の耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図１３（ｆ））。この処理により保護膜４ｋの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。 Next, the corrosion-resistant light-shielding film 6 is formed on the entire substrate, for example, a tantalum or niobium film with a thickness of 150 nm by sputtering (FIG. 13E), and the corrosion-resistant light-shielding film 6 on the substrate surface is formed by metal CMP. Then, the metal film thickness is removed (FIG. 13F). By this treatment, only the corrosion-resistant light-shielding film 6 in the portion where the depression of the protective film 4k is not formed can be removed.

そして、耐食性遮光膜６と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜（上部配線１１）、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、レジスト２４によりパターニングし（図１３（ｇ））、その後ドライエッチングにより耐食性遮光膜６上部に上部配線１１を形成する（図１３（ｈ））。 Then, a conductive metal film made of the same material as the corrosion-resistant light-shielding film 6 or other materials, that is, a material inferior to the aluminum oxide film in terms of corrosion resistance, or a thin film (upper part) made of a material having a light-shielding property and conductivity similar to metals. Wiring 11), for example, a titanium nitride film having a thickness of 300 nm is formed by sputtering, patterned with a resist 24 (FIG. 13G), and then an upper wiring 11 is formed on the corrosion-resistant light-shielding film 6 by dry etching. (FIG. 13 (h)).

最後に、保護膜４ｋの配線２を覆っている部分に、パターニングエッチにて開口部１２を設け（図１３（ｉ））、その保護膜４ｋ上に保護膜４ｌを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し（図１３（ｊ））、開口部１２を覆う。こうして、図１２に示した構造が製作される。 Finally, an opening 12 is provided by patterning etching in the portion of the protective film 4k covering the wiring 2 (FIG. 13 (i)), and the protective film 4l is formed on the protective film 4k by, for example, the P-CVD method. The film is formed with a thickness of 300 nm (FIG. 13J), and the opening 12 is covered. Thus, the structure shown in FIG. 12 is manufactured.

本発明の参考の形態１に係る半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the semiconductor device which concerns on the reference form 1 of this invention. 本発明の参考の形態１及び２の半導体装置が共通して備える抵抗検知回路部の構成を示す回路図である。It is a circuit diagram which shows the structure of the resistance detection circuit part with which the semiconductor device of the reference form 1 and 2 of this invention is provided in common. （ａ）ないし（ｋ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (k) are process flowcharts which show the process of manufacturing the said semiconductor device. 本発明の参考の形態１に係る他の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the other semiconductor device which concerns on the reference form 1 of this invention. （ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (l) are process flowcharts which show the process of manufacturing the said semiconductor device. 本発明の参考の形態２に係る半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the semiconductor device which concerns on the reference form 2 of this invention. （ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (j) are process flowcharts which show the process of manufacturing the said semiconductor device. 本発明の参考の形態２に係る他の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the other semiconductor device which concerns on the reference form 2 of this invention. （ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (j) are process flowcharts which show the process of manufacturing the said semiconductor device. 本発明の実施の形態に係る半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the semiconductor device which concerns on embodiment of this invention. （ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (l) are process flowcharts which show the process of manufacturing the said semiconductor device. 本発明の実施の形態に係る他の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the other semiconductor device which concerns on embodiment of this invention. （ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。(A) thru | or (j) are process flowcharts which show the process of manufacturing the said semiconductor device. 従来の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the conventional semiconductor device. 従来の他の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the other conventional semiconductor device. 従来のさらに他の半導体装置の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of other conventional semiconductor devices.

符号の説明Explanation of symbols

１半導体基板
１ａ回路主要部（回路構成部）
１ｂ抵抗検知回路部（抵抗検知回路）
２配線（本体配線）
３接続部
４絶縁性保護膜
４ｉ、４ｋ保護膜（第１絶縁性保護膜）
４ｊ、４ｌ保護膜（第２絶縁性保護膜）
５遮光膜
６耐食性遮光膜（耐食性を有する遮光膜）
７酸化アルミニウム膜（被覆膜）
８遮光用上部配線（抵抗配線、第１配線部）
９抵抗検知用上部配線（抵抗配線、第２配線部）
１０抵抗検知兼遮光用上部配線（抵抗配線）
１１上部配線
１２開口部 1 Semiconductor substrate 1a Circuit main part (circuit component)
1b Resistance detection circuit (resistance detection circuit)
2 Wiring (main unit wiring)
3 connection portion 4 insulating protective film 4i, 4k protective film (first insulating protective film)
4j, 4l protective film (second insulating protective film)
5 Light-shielding film 6 Corrosion-resistant light-shielding film (corrosion-resistant light-shielding film)
7 Aluminum oxide film (coating film)
8 Light shielding upper wiring (resistance wiring, first wiring part)
9 Resistance detection upper wiring (resistance wiring, second wiring part)
10 Resistance detection and shading upper wiring (resistance wiring)
11 Upper wiring 12 Opening

Claims

半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記回路構成部の主要部を覆うように設けられた遮光膜と、
該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、
上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えており、
上記遮光膜は上記本体配線の一部を覆うように形成され、上記開口部は上記本体配線上のうち該遮光膜に覆われていない部分において開口しており、
上記第２絶縁性保護膜は、上記被覆膜の上にも形成されていることを特徴とする半導体装置。 In a semiconductor device having a structure in which a circuit component formed on a semiconductor substrate and a main body wiring arranged on the semiconductor substrate are connected,
A light-shielding film provided to cover the main part of the circuit configuration part,
A coating film that is laminated so as to completely cover the light-shielding film and is formed of a film material having corrosion resistance;
An insulating protective film having a first insulating protective film having an opening opening on the main body wiring and a second insulating protective film for sealing the opening;
The light shielding film is formed so as to cover a part of the main body wiring, and the opening is opened in a portion of the main body wiring that is not covered with the light shielding film ,
The semiconductor device according to claim 1, wherein the second insulating protective film is also formed on the coating film .

半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、
上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えており、
上記遮光膜は上記本体配線の一部を覆うように形成され、上記開口部は上記本体配線上のうち該遮光膜に覆われていない部分において開口しており、
上記第２絶縁性保護膜は、上記遮光膜の上にも形成されていることを特徴とする半導体装置。 In a semiconductor device having a structure in which a circuit component formed on a semiconductor substrate and a main body wiring arranged on the semiconductor substrate are connected,
A light-shielding film laminated so as to cover the main part of the circuit component and having corrosion resistance;
An insulating protective film having a first insulating protective film having an opening opening on the main body wiring and a second insulating protective film for sealing the opening;
The light shielding film is formed so as to cover a part of the main body wiring, and the opening is opened in a portion of the main body wiring that is not covered with the light shielding film ,
The semiconductor device, wherein the second insulating protective film is also formed on the light shielding film .

上記被覆膜が酸化アルミニウムから成ることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the coating film is made of aluminum oxide.

上記酸化アルミニウムが、染色処理されていることを特徴とする請求項３に記載の半導体装置。 4. The semiconductor device according to claim 3, wherein the aluminum oxide is dyed.

上記絶縁性保護膜の表面が平坦化加工されていることを特徴とする請求項１または２に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein a surface of the insulating protective film is planarized.

上記遮光膜が、タンタルまたはニオブから成ることを特徴とする請求項１または２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the light shielding film is made of tantalum or niobium.