JP4138640B2 - ダイボンド装置およびダイボンド方法 - Google Patents

ダイボンド装置およびダイボンド方法 Download PDF

Info

Publication number
JP4138640B2
JP4138640B2 JP2003414186A JP2003414186A JP4138640B2 JP 4138640 B2 JP4138640 B2 JP 4138640B2 JP 2003414186 A JP2003414186 A JP 2003414186A JP 2003414186 A JP2003414186 A JP 2003414186A JP 4138640 B2 JP4138640 B2 JP 4138640B2
Authority
JP
Japan
Prior art keywords
submount
collet
base
semiconductor chip
heated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003414186A
Other languages
English (en)
Other versions
JP2005175240A (ja
Inventor
英樹 市川
生郎 孝橋
利光 八橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003414186A priority Critical patent/JP4138640B2/ja
Publication of JP2005175240A publication Critical patent/JP2005175240A/ja
Application granted granted Critical
Publication of JP4138640B2 publication Critical patent/JP4138640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体チップのダイボンド装置およびダイボンド方法に関する。
発光ダイオード(LED)やレーザダイオード等の半導体装置の製造において、銀ペースト等の導電性ペーストを加熱硬化させることで、半導体チップをサブマウント(ステムや配線基板等を含む)に固定するダイボンドが行われている。従来のサブマウントに銀ペーストを塗布した上に半導体チップを載置して恒温槽内で加熱する方法では、半導体チップの故障や性能のばらつきが起こる。これを解決するために、サブマウント等に半導体チップを押圧しながら加熱して、銀ペーストを仮硬化させてから、恒温槽内で本硬化させる方法が特許文献1に開示されている。
特開2002−158390号公報
図3は、特許文献1に開示されているレーザチップ21を銀ペースト22によりサブマウント23に仮に固定する従来のダイボンド装置の概略を示す。先ず、基台24の上にサブマウント23を載置して、該サブマウント23に銀ペースト22を塗布してから、レーザチップ21をサブマウント23に塗布した銀ペースト22の上に載置する。加圧コレット25によってレーザチップ21をサブマウント23に押圧して、レーザチップ21を動かないようにしながら、基台24に設けた電気ヒータ26に数秒間通電してサブマウント23を加熱することで間接的に銀ペースト22を加熱して仮硬化させる。こうして、レーザチップ21をサブマウント23に仮に固定する。また、このダイボンド装置は、レーザチップ21を吸着搬送してサブマウント23に載置するレーザチップ搬送コレット27と、サブマウント23を吸着搬送して基台24に載置するサブマウント搬送コレット28とを有している。
このダイボンド方法によれば、レーザチップ21とサブマウント23の間の銀ペースト22の厚みが一定になるので、接合部の電気抵抗のばらつきが小さくなり、作動電圧が一定となる。さらに、銀ペースト2が硬化する前にレーザチップ21の側面を這い上がり、レーザチップ21の上面の電極を短絡させることがない。
しかしながら、このダイボンド方法では、銀ペースト22を加熱する際に、銀ペースト22に含まれるエポキシ樹脂の低分子成分が瞬間的に気化する。この低分子成分が気化したガスは、加圧コレット25の先端とレーザチップ21の表面の隙間に侵入し、加圧コレット25によって冷却されて凝縮、凝固して、レーザチップ21の電極面である表面および加圧コレット25の先端に固着してしまう。こうしてレーザチップ21の電極面に固着したエポキシ樹脂の低分子成分は、銀ペーストを本硬化する時の熱で固まってしまい除去することが難しい。そのため、次のワイヤボンド処理工程において、金ボールがレーザチップ電極に着かずに弾いてしまうワイヤボンドはね不良を引き起こすことがある。
本発明は、基台に設けたヒータでサブマウントを加熱して銀ペーストを仮硬化させる際に、半導体チップ表面にエポキシ樹脂の低分子成分の付着がないダイボンド装置およびダイボンド方法を提供することを課題とする。
前記課題を解決するために、本発明によるダイボンド装置は、導電性ペーストを加熱硬化させて、半導体チップをサブマウントに仮に固定するものであって、前記サブマウントを載置する基台と、前記半導体チップを前記サブマウントに押圧する加圧コレットと、前記基台を加熱する手段と、前記加圧コレットを加熱する手段とを有し、前記加圧コレットを加熱する手段は、前記加圧コレットを覆う筒と、前記筒の中に温風を供給する温風装置とを含むものとする。
この構成によれば、前記加圧コレットが加熱されているので、気化したエポキシ樹脂の低分子成分を凝縮させることがなく、半導体チップ表面にエポキシ樹脂が付着することがない。このため、前記半導体チップの電極を汚すことがなく、後のワイヤボンド工程においてワイヤボンドはね不良が発生しない。また、前記筒があるために、前記温風によって前記加圧コレットを熱効率よく加熱でき、半導体チップ表面へのエポキシ樹脂の付着を防止できる。
また、本発明によるダイボンド装置は、前記加圧コレットとは別に、前記半導体チップを、前記基台に載置した前記サブマウント上に搬送するチップ搬送コレットを有するものとしてもよい。
この構成によれば、前記加圧コレットが、前記半導体チップ吸着のための空気流に熱を奪われることがなく温度が安定する。
また、本発明によるダイボンド方法は、基台にサブマウントを載置し、前記サブマウントに導電性ペーストを塗布し、前記サブマウントに半導体チップを載置し、加圧コレットを覆う筒の中に温風を送り込んで前記加圧コレットを加熱し、加熱した前記加圧コレットで前記半導体チップを押圧しながら、前記基台を加熱して導電性ペーストを加熱硬化させる方法とする。
この方法によれば、前記加圧コレットを加熱しているので、気化したエポキシ樹脂の低分子成分を凝縮させることがなく、半導体チップ表面にエポキシ樹脂が付着することがない。このため、前記半導体チップの電極を汚すことがなく、後のワイヤボンド工程においてワイヤボンドはね不良が発生しない。
また、本発明によるダイボンド方法において前記導電性ペーストを加熱硬化させる前から、前記基台を導電性ペーストが硬化しない温度に予備加熱してもよく、前記加圧コレットを常時加熱してもよい
この方法によれば、前記基台を予備加熱することで短時間で前記導電性ペーストを硬化させる温度まで加熱でき、前記加圧コレットを常時加熱することで加圧コレットの温度上昇を待たずに前記導電性ペーストを加熱硬化させることができる。
以上のように、本発明によれば、ダイボンドにより製造する半導体装置のワイヤボンド工程において、半導体チップ表面にエポキシ樹脂の低分子成分の付着がなくなり歩留まりが向上する。
図1は、本発明の第1実施形態であり、レーザチップ1を銀ペースト2によりサブマウント3に仮に固定するダイボンド装置の概略を示す。このダイボンド装置は、サブマウント3を載置する基台4およびレーザチップ1をサブマウント3に押圧する加圧コレット6を有しており、基台4は、電気ヒータ6を有し、加圧コレット5は、電熱線7が巻きつけられている。さらに、このダイボンド装置は、サブマウント3を搬送して基台4の上に載置するサブマウント搬送コレット8と、レーザチップ1を搬送して基台4上サブマウント3の上に載置するレーザチップ搬送コレット9とを有している。
本実施形態によるダイボンド方法を説明すると、予め、電気ヒータ6に小さな電流を流して、基台4を銀ペースト2が硬化しない程度の温度に予熱しておく、また、加圧コレット5を電熱線7によって加熱し、常に110℃±15℃の温度に保っておく。先ず、サブマウント搬送コレット8でサブマウント3を吸着搬送して、基台4の上に載置する。次に、サブマウント3の上に銀ペースト2を塗布してから、レーザチップ搬送コレット9で、レーザチップ1を吸着搬送してサブマウント3に塗布した銀ペースト2の上に載置する。そして、加圧コレット5で、レーザチップ1を下向きに押圧して、レーザチップ1とサブマウント3との間の銀ペースト2の厚さを一定に保つとともに、レーザチップ1が動かないように保持する。加圧コレット5でレーザチップ1を押圧しながら、電気ヒータ6に約4秒間、最大電流を流して発熱させ、基台4を200℃以上に加熱する。こうして、基台4の上のサブマウント3を加熱することで、間接的に銀ペースト2を加熱して仮硬化させる。このように、レーザチップ1をサブマウント3に仮に固定してから、恒温槽(不図示)に移し、約150℃の恒温槽の中に1時間程度静置し、銀ペースト2を完全に硬化させる。
このダイボンド方法では、加圧コレット5を電熱線7によって110℃前後に加熱しているために、基台4を200℃以上に加熱して銀ペースト2を仮硬化させるときに、銀ペースト2に含まれるエポキシ樹脂の低分子成分が蒸発しても、加圧コレット5が、ガス化したエポキシ樹脂を冷却して凝縮させることがない。また、加圧コレット5により押圧されているレーザチップ1の表面も、加圧コレット5との接触により、エポキシ樹脂を凝縮させない程度に加熱されており、レーザチップ1の表面にはエポキシ樹脂の固着が起きない。このため、後工程で、レーザチップ1とサブマウント3を結線するため、レーザチップ1の上面に設けられている電極にワイヤボンドを行う際にも、レーザチップ1の電極表面が汚れていないので、金ボールを確実に接着することができ、ワイヤボンドハネ不良が殆ど発生しない。
また、このダイボンド方法では、基台4を予熱しているために、電気ヒータ6に最大電流を流したときに短時間でサブマウント3および銀ペースト2の温度が所定の温度まで上昇し、この工程のサイクルタイムが短くなる。その後の恒温槽での銀ペースト2の本硬化は、多数のレーザチップ1を同時に処理できるため、上記仮硬化のサイクルタイムを短縮することは、製造時間の短縮に寄与する。
また、加圧コレット5とは別にレーザチップ搬送コレット9を使用することで、加圧コレット5には、レーザチップ1を吸引保持するための真空機器が、特に、レーザチップ1と接触する先端部に吸込孔が不用である。このため、吸引のための空気の流れによって、加圧コレット5の熱が奪われることがなく、特に、加圧コレット5の先端部の温度が局所的に下がることがない。よって、加圧コレット5の温度が安定し、レーザチップ1の表面へのエポキシ樹脂の固着を効果的に防止できる。
図2は、本発明の第2実施形態であるレーザチップのダイボンド装置の概略を示す。本実施形態は、図1のダイボンド装置の電熱線7に代えて、外部に送風機10aと熱源10bからなる温風装置10が設けられている。さらにコレット5を覆う筒11が設けられ、温風装置10からの温風を筒11内に導入するようになっている。
この第2実施形態では、温風装置10からの温風を当てることにより加圧コレット5を加熱している。また、筒11が加圧コレット5を覆っているために、温風装置10で発生した温風を加圧コレット5の加熱のために効率よく利用できるようになっている。こうして、加圧コレット5を加熱して、さらに押圧しているレーザチップ1を加熱しているため、第1実施形態と同様に、レーザチップ1の表面にエポキシ樹脂が凝縮して固着することがない。このため、レーザチップ1の上面の電極にワイヤボンドを行っても、ワイヤボンドハネ不良が殆ど起こらない。
また、温風装置10の熱源10bを使用せず、送風機10aのみを使用することで、常温の空気を筒11内に導入することもできる。ヒータ6によって基台4を200℃以上に加熱して銀ペースト2を仮硬化させた後、基台4やサブマウント3の余熱がレーザチップ1に伝わり、レーザチップ1を破壊することがないように、筒11内に常温の空気を導入してレーザチップ1を冷却することも可能である。
本発明の第1実施形態であるレーザチップダイボンド装置の概略図。 本発明の第2実施形態であるレーザチップダイボンド装置の概略図。 従来のレーザチップダイボンド装置の概略図。
符号の説明
1 レーザチップ(半導体チップ)
2 銀ペースト(導電性ペースト)
3 サブマウント
4 基台
5 加圧コレット
6 電気ヒータ
7 電熱線
8 サブマウント搬送コレット
9 レーザチップ搬送コレット
10 温風装置
11 筒

Claims (5)

  1. 導電性ペーストを加熱硬化させて、半導体チップをサブマウントに仮に固定するダイボンド装置であって、
    前記サブマウントを載置する基台と、
    前記半導体チップを前記サブマウントに押圧する加圧コレットと、
    前記基台を加熱する手段と、
    前記加圧コレットを加熱する手段とを有し、
    前記加圧コレットを加熱する手段は、前記加圧コレットを覆う筒と、前記筒の中に温風を供給する温風装置とを含むことを特徴とするダイボンド装置。
  2. 前記加圧コレットとは別に、前記半導体チップを、前記基台に載置した前記サブマウント上に搬送するチップ搬送コレットを有することを特徴とする請求項1に記載のダイボンド装置。
  3. 基台にサブマウントを載置し、
    前記サブマウントに導電性ペーストを塗布し、
    前記サブマウントに半導体チップを載置し
    加圧コレットを覆う筒の中に温風を送り込んで前記加圧コレットを加熱し、
    加熱した前記加圧コレットで前記半導体チップを押圧しながら、前記基台を加熱して導電性ペーストを加熱硬化させることを特徴とするダイボンド方法。
  4. 前記導電性ペーストを加熱硬化させる前から、前記基台を導電性ペーストが硬化しない温度に予備加熱することを特徴とする請求項に記載のダイボンド方法。
  5. 前記加圧コレットを常時加熱することを特徴とする請求項に記載のダイボンド方法。
JP2003414186A 2003-12-12 2003-12-12 ダイボンド装置およびダイボンド方法 Expired - Fee Related JP4138640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003414186A JP4138640B2 (ja) 2003-12-12 2003-12-12 ダイボンド装置およびダイボンド方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003414186A JP4138640B2 (ja) 2003-12-12 2003-12-12 ダイボンド装置およびダイボンド方法

Publications (2)

Publication Number Publication Date
JP2005175240A JP2005175240A (ja) 2005-06-30
JP4138640B2 true JP4138640B2 (ja) 2008-08-27

Family

ID=34734061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003414186A Expired - Fee Related JP4138640B2 (ja) 2003-12-12 2003-12-12 ダイボンド装置およびダイボンド方法

Country Status (1)

Country Link
JP (1) JP4138640B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542819B1 (ko) 2013-12-05 2015-08-07 주식회사 페코텍 반도체 다이 본딩 장치

Also Published As

Publication number Publication date
JP2005175240A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
JP2004031885A (ja) ボンディング方法およびその装置
KR20140094086A (ko) 반도체 칩 부착 방법
US5628111A (en) Methods of fabricating of semiconductor package and mounting of semiconductor device
JP2003197853A5 (ja)
JP7268929B2 (ja) 実装装置及び実装方法
JP4138640B2 (ja) ダイボンド装置およびダイボンド方法
JP2000294602A (ja) フリップチップボンダー
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
JPH11251335A (ja) 半導体素子の実装装置及びその実装方法
JP4640380B2 (ja) 半導体装置の実装方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP3261981B2 (ja) バンプ付きワークのボンディング方法およびボンディング構造
JP4983718B2 (ja) 部品実装方法及び部品実装ライン
JP2003297879A (ja) 半導体チップ圧着装置
JP4038435B2 (ja) ダイボンディング装置
US10615138B2 (en) Method for producing a connecting medium on an assembly partner, method for producing a material-fit connection between an assembly partner and a metal layer, and a system for carrying out the methods
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2008021904A (ja) コーティング装置及びコーティング方法
JP2002270637A (ja) フリップチップ接続方法およびチップボンディング装置
JPH09266227A (ja) 電子部品の接合方法
JPH09219579A (ja) 電子部品の接続方法及び接続装置
JP2001244298A (ja) フリップチップ接続方法
JPH1022344A (ja) バンプ付きワークのボンディング方法
JP7023700B2 (ja) 実装装置及び実装方法
TWI791287B (zh) 封裝裝置以及封裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees