JP4129189B2

JP4129189B2 - Etching method

Info

Publication number: JP4129189B2
Application number: JP2003024616A
Authority: JP
Inventors: 悦夫飯嶋; 明輝高
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2002-02-07
Filing date: 2003-01-31
Publication date: 2008-08-06
Anticipated expiration: 2023-01-31
Also published as: JP2003303817A

Description

【０００１】
【発明の属する技術分野】
本発明は，エッチング方法，さらに詳しくはドーパントの異なる又はドープ量の異なる領域を同時にエッチングするのに適したエッチング方法に関する。
【０００２】
【従来の技術】
メモリ，ロジック等の半導体素子の高速化を図るなどのため，同一基板上にドープ種が異なる領域，例えばｎ型不純物であるリン（Ｐ）がドープされたｎ型領域とｐ型不純物であるボロン（Ｂ）がドープされたｐ型領域又は何もドープされてないｐ型領域を設け，各領域にゲート電極を有するデュアルゲート構造を形成する場合がある。
【０００３】
このようなデュアルゲート構造の各領域のゲート電極は，図４（ａ）に示すような膜構造に対し，例えば気密な処理室内に互いに対向する上部電極と下部電極を設け各電極に高周波電力を印加可能としたプラズマ処理装置でエッチングすることにより形成される。この膜構造は，シリコン基板１０上のゲート酸化膜１２上に形成された多結晶シリコンであるポリシリコン膜１４に対して選択的に上記各不純物をドーピングすることによりｎ型領域１４ａ，ｐ型領域１４ｂが形成され，その上に例えば反射防止膜及びレジスト膜からなるマスクパターン１６ａ，１６ｂが形成されている。
【０００４】
このような膜構造に対してｎ型領域１４ａ，ｐ型領域１４ｂを同時にエッチングする場合，従来は，マスクパターン１６ａ，１６ｂをマスクとして，気密な処理容器内にＨＢｒガス，ＨＢｒガスとＯ_２ガスの混合ガス，Ｃｌ_２ガスとＨＢｒガスの混合ガス等の処理ガスを導入してプラズマ処理を行っていた（例えば特許文献１，２参照）。
【０００５】
この場合，例えば上述するようなゲート電極を加工する際には下地のゲート酸化膜１２が露出するまでエッチングを行ない（図４（ｂ）），残った部分をオーバーエッチングしていた（図４（ｃ））。
【０００６】
【特許文献１】
特開平４−２９４５３３号公報
【特許文献２】
特開２０００−５８５１１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら，このような従来のプラズマエッチングでポリシリコン膜層１４のｎ型領域１４ａとｐ型領域１４ｂとを同時にエッチングすると，ｎ型領域１４ａとｐ型領域１４ｂとに形成されるゲート電極の形状に差がでるという問題があった。
【０００８】
例えばｎ型不純物やｐ型不純物などのドーパントの違いによりエッチャントとの化学的な自発反応が異なる。すなわちｎ型領域１４ａの方がｐ型領域よりもエッチャントとの自発反応が大きく，ドーパントのドープ量が多いほどこの差が大きくなる。この化学反応によるエッチングの進行が大きいと，図４（ｂ）に示すようにｐ型領域１４ｂよりもｎ型領域１４ａの方がゲート電極の側面部分がエッチング（サイドエッチング）され易くなる。このため，図４（ｃ）に示すようにｐ型領域１４ｂについてのエッチングが終ったときには，ｎ型領域１４ａではさらにサイドエッチングが進んでしまい，ｎ型領域１４ａのゲート電極とｐ型領域のゲート電極との間の形状差が大きくなるという問題があった。
【０００９】
また，ドーパントの違いによりエッチング速度に差が生じる。すなわち，ｎ型領域１４ａの方がｐ型領域１４ｂよりもエッチングレート（エッチング速度）が大きいため，ｐ型領域１４ｂよりもｎ型領域１４ａの方が先にエッチングされてしまう。このため，メインエッチングが終ったときには図４（ｂ）に示すようにｐ型領域１４ｂではポリシリコン膜が残っていてゲート酸化膜１２は露出していないのに対して，ｎ型領域１４ａではゲート酸化膜１２が露出する。従って，ゲート酸化膜１２が薄いほど，ｐ型領域１４ｂでオーバーエッチングが終ったときには図４（ｃ）に示すようにｎ型領域１４ａではゲート酸化膜破れ（ゲートオキサイドブレイク）が生じるおそれが大きいという問題もあった。特に，最近では，半導体装置の集積度の向上に伴う素子の微細化等のために例えばゲート電極を加工する際における下地のゲート酸化膜の膜厚もさらなる薄膜化が図られており，ゲート酸化膜破れが生じ易くなっている。
【００１０】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，ｎ型領域とｐ型領域などドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングする際に，各領域に形成された素子の形状差の発生を極力抑えることができ，ゲート酸化膜破れを防止できるエッチング方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために，本発明によれば，気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し，少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより，被処理体に形成された絶縁膜層上の被処理膜層のうち，ｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域とを同時にエッチングするエッチング方法として新規かつ改良された方法が提供される。
【００１２】
すなわち，本発明のある観点に係る発明は，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上（例えば直径２００ｍｍのウエハの場合には約５０Ｗ以上）とし，前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と，前記処理ガスとしてさらにＮ_２ガスを加え，前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程とを有することを特徴としている。
【００１３】
このような本発明の構成によれば，スパッタ現象によるエッチングが進行し，化学反応によるエッチングがあまり進行しないことから，当該エッチングにより被処理体上の上記各領域に形成される例えばゲート電極などの素子のサイドエッチングもあまり進行しないため，各領域に形成される上記素子の形状差の発生を極力抑えることができる。
【００１４】
また，より実用的には前記第１のエッチング工程において，前記処理室内の圧力を少なくとも１０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を少なくとも０．３Ｗ／ｃｍ^２以上（例えば直径２００ｍｍのウエハの場合には約１００Ｗ以上）とすることが好ましい。また前記第２のエッチング工程において，Ｎ_２ガスのＨＢｒガスに対する流量比を少なくとも０．５以下（５０％以下）にすることが好ましく，さらに少なくとも０．３以下（３０％以下）にすることがより好ましい。
【００１５】
また，本発明の別の観点に係る発明は，気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し，少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより，被処理体に形成された絶縁膜層上の被処理膜層のうち，ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングするエッチング方法において，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし，前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と，前記処理ガスとしてさらにＮ_２ガスを加え，前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程とを有することを特徴としている。
【００１６】
また，本発明の別の観点に係る発明は，気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し，少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより，被処理体に形成された絶縁膜層上の被処理膜層のうち，ｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域とを同時にエッチングするエッチング方法において，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし，前記処理室内に少なくともＨＢｒガスと不活性ガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と，前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程とを有することを特徴としている。この場合の第１のエッチング工程は，ＨＢｒガスの処理ガス全流量に対する流量比を０．２〜０．５としてもよい。また，第１のエッチング工程は，不活性ガスとしてＡｒガスを用いてもよい。この場合にＡｒガスのＨＢｒガスに対する流量比を４以下とすることが好ましい。
【００１７】
このように，第１のエッチング工程において処理ガスとしてＨＢｒガスを少なくして例えばＡｒガスなどの不活性ガスを加えることにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差をより少なくすることができる。
【００１８】
また，本発明の別の観点に係る発明は，気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し，少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより，被処理体に形成された絶縁膜層上の被処理膜層のうち，ｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域とを同時にエッチングするエッチング方法において，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし，前記処理室内に少なくともＨＢｒガスとＮ_２ガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と，前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程とを有することを特徴としている。この場合の第１のエッチング工程は，前記Ｎ_２ガスの前記ＨＢｒガスに対する流量比を少なくとも０．１２５以上としてもよい。
【００１９】
このように，第１のエッチング工程において処理ガスとしてＮ_２ガスを加えることにより，ｎ型領域に形成される素子のサイドエッチングを抑えることができるので，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差をより少なくすることができる。
【００２０】
なお，本明細書中１ｍＴｏｒｒは（１０^−３×１０１３２５／７６０）Ｐａ，１ｓｃｃｍは（１０^−６／６０）ｍ^３／ｓｅｃとする。
【００２１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかるプラズマ処理装置の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２２】
以下に，添付図面を参照しながら，本発明にかかるエッチング方法の第１の実施形態について説明する。図１は本実施の形態にかかるエッチング方法を実施するためのエッチング装置の一例としての平行平板型のプラズマエッチング装置の概略構成を示す。
【００２３】
このエッチング装置１００の保安接地された処理容器１０２内には，処理室１０４が形成されており，この処理室１０４内には，上下動自在なサセプタを構成する下部電極１０６が配置されている。下部電極１０６の上部には，高圧直流電源１０８に接続された静電チャック１１０が設けられており，この静電チャック１１０の上面に被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）Ｗが載置される。さらに，下部電極１０６上に載置されたウェハＷの周囲には，絶縁性のフォーカスリング１１２が配置されている。また，下部電極１０６には，整合器１１８を介して第２高周波電源１２０が接続されている。
【００２４】
また，下部電極１０６の載置面と対向する処理室１０４の天井部には，多数のガス吐出孔１２２ａを備えた上部電極１２２が配置されている。上部電極１２２と処理容器１０２との間には絶縁体１２３が介装され電気的に絶縁されている。また，上部電極１２２には，整合器１１９を介してプラズマ生成高周波電力を出力する第１高周波電源１２１が接続されている。
【００２５】
なお，上記上部電極１２２には第１高周波電源１２１から例えば３０ＭＨｚ以上，好ましくは６０ＭＨｚの第１高周波電力が供給される。また，下部電極１０６には，第１高周波電力の周波数よりも低い周波数，例えば１０ＭＨｚ以上で，３０ＭＨｚよりも小さい周波数，好ましくは１３．５６ＭＨｚの第２高周波電力が第１高周波電源１２０から供給される。
【００２６】
上記ガス吐出孔１２２ａには，ガス供給管１２４が接続され，さらにそのガス供給管１２４には，例えばＮ_２ガスを供給するプロセスガス供給系１２６ａと，Ｏ_２ガスを供給するプロセスガス供給系１２６ｂ，少なくともＨとＢｒを含むガスさらに具体的にはＨＢｒガスを供給するプロセスガス供給系１２６ｃが接続されている。
【００２７】
各プロセスガス供給系１２６ａ，１２６ｂ，１２６ｃには，それぞれ開閉バルブ１３２ａ，１３２ｂ，１３２ｃと流量調整バルブ１３４ａ，１３４ｂ，１３４ｃを介して，Ｃｌ_２ガス供給源１３６ａ，Ｏ_２ガス供給源１３６ｂ，ＨＢｒガス供給源１３６ｃが接続されている。
【００２８】
また，処理容器１０２の下方には，不図示の真空引き機構と連通する排気管１５０が接続されており，その真空引き機構の作動により，処理室１０４内を所定の減圧雰囲気に維持することができる。
【００２９】
次に，上記エッチング装置を用いて本実施の形態にかかるエッチング方法を適用する工程について図２を参照しながら説明する。先ず，本発明にかかるエッチング方法を適用する図２（ａ）に示す膜構造の具体例について説明する。
【００３０】
この膜構造は次のように形成される。シリコンからなるシリコン基板２００の上面に絶縁膜として下地のゲート酸化膜２０２を形成し，このゲート酸化膜２０２上に多結晶シリコン膜であるポリシリコン膜２０４をＣＶＤ（化学気相成長法）などにより積層する。続いて，被処理膜層としてのポリシリコン膜層２０４に対して選択的にｎ型不純物のリン（Ｐ）をドーピングすることによりｎ型領域２０４ａを形成し，またポリシリコン膜層２０４に対して選択的にｐ型不純物のボロン（Ｂ）をドーピングすることによりｐ型領域２０４ｂを形成する。その後，ｎ型領域２０４ａ，ｐ型領域２０４ｂのそれぞれに例えばＴＥＯＳ（Tetraethylorthosilicate；テトラエトキシシラン），ＮＳＧ（nondoped silicate glass），ＳｉＮ（シリコンナイトライド）などのいわゆるハードマスクからなるマスクパターン２０６ａ，２０６ｂを形成する。
【００３１】
こうして形成された膜構造におけるポリシリコン膜層２０４のｎ型領域２０４ａ，ｐ型領域２０４ｂを同時にエッチングする。本発明においては，メインエッチング（第１のエッチング工程）を行い，続いてオーバーエッチング（第２のエッチング工程）を行う。
【００３２】
先ず，メインエッチング工程では，気密な処理室１０４内に少なくともＨＢｒガスを含む処理ガスを導入してゲート酸化膜２０２の一部が露出するまでポリシリコン膜２０４をエッチングする。この場合，シリコン基板上の被処理面とエッチャントとの化学反応によるエッチングよりも，物理的に被処理面をたたくようなエッチング，すなわち処理室１０４内で発生させるプラズマ中のイオンが被処理面に衝突し被処理面の原子をはじき出すスパッタ現象によるエッチングが強くなるような条件でエッチングを行う。具体的にはプラズマ中のイオンエネルギを増大するように例えば処理室１０４内の圧力が少なくとも２０ｍＴｏｒｒ以下の低圧になるようにし，下部電極１０６に印加する高周波電力（バイアス電力）が少なくとも５０Ｗ以上，すなわちウエハの単位面積あたりの高周波電力で表すと０．１５Ｗ／ｃｍ^２以上の高バイアスとなるようにしてエッチングを行う。
【００３３】
これにより，スパッタ現象によるエッチングが進行し，化学反応によるエッチングがあまり進行しないことから，当該エッチングによりシリコン基板２００上の各領域２０４ａ，２０４ｂに形成されるゲート電極のサイドエッチングもあまり進行しないため，図２（ｂ）に示すように各ゲート電極の形状差の発生を抑えることができる。
【００３４】
なお，このメインエッチング工程は，ゲート酸化膜２０２の一部が露出するまでのエッチングであって，ポリシリコン膜２０４のゲート酸化膜２０２に対する選択比が小さくなってもゲート酸化膜破れが生じることはない。従って，処理室１０４内をより低圧にし，かつ下部電極１０６に印加する高周波電力をより大きくして高バイアスにするほど，ポリシリコン膜２０４のゲート酸化膜２０２に対する選択比が小さくなるが，ゲート酸化膜破れが発生することはない。これは上記エッチング条件を特にゲート酸化膜破れを気にする必要のないメインエッチング工程で適用するのが有効であることを意味する。
【００３５】
また，たとえゲート酸化膜２０２が多く露出するまで上記の条件でメインエッチングを行ったとしても，各領域２０４ａ，２０４ｂにおけるエッチングレート（エッチング速度）にはあまり差が生じないことから，ポリシリコン膜層２０４は各領域２０４ａ，２０４ｂともに同様にエッチングされるため，酸化膜破れの発生を防止できる。これにより，ゲート酸化膜２０２をいかに薄膜化しても，ドーパントの違いによる酸化膜破れが発生することを防止できる。
【００３６】
ここでエッチングの際の条件として必要なパラメータを変えてポリシリコン膜層２０４のｎ型領域２０４ａ，ｐ型領域２０４ｂのエッチングレートにどのような影響があるかを実験した結果を示す。
【００３７】
ポリシリコン膜のうち各領域２０４ａ，２０４ｂのエッチングレートの比が１であることが理想的であるが，実際にこの比を１にするのは困難である。従って，各エッチングレートの比を１に近づけることができれば，エッチング後の形状差をなくしていくことができ，ゲート酸化膜破れも生じないようにすることができる。
【００３８】
ベースとするエッチングの際の条件（第１のベースとする条件）は，例えば処理室１０４内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１００ｍｍ，ＨＢｒガス／Ｏ_２ガスの流量比（ＨＢｒガスの流量／Ｏ_２ガスの流量）は７８ｓｃｃｍ／２ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３Ｔｏｒｒ，処理室１０４内の設定温度については下部電極を６０℃，上部電極を８０℃，側壁部を６０℃，上部電極１２２に印加する高周波電力を３５０Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとする。なお，ゲート酸化膜の膜厚を１５Å（Å：オングストローム）として実験を行った。また，ウエハＷは直径２００ｍｍのものを用いた。
【００３９】
先ず，上記第１のベースとする条件でエッチングを行った場合，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，１．２５８程度となった。
【００４０】
この第１のベースとする条件のうち，下部電極１０６に印加する高周波電力（バイアス電力）だけを７５Ｗから１５０Ｗに増加してエッチングを行った場合，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，１．１００程度となり，各領域２０４ａ，２０４ｂのエッチングレートの比が１に近づくことがわかった。すなわち，下部電極１０６に印加する高周波電力（バイアス電力）を増加すれば，スパッタ現象によるエッチングを進行させ，化学反応によるエッチングの進行を抑えることができることがわかった。
【００４１】
この条件からさらに処理室１０４内の圧力を１０ｍＴｏｒｒから５ｍＴｏｒｒに低下してエッチングを行った場合，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，実用的な１．０４９程度となり，各領域２０４ａ，２０４ｂのエッチングレートの比は，さらに１に近づくことがわかった。すなわち，処理室１０４内の圧力を低下すれば，スパッタ現象によるエッチングを進行させ，化学反応によるエッチングの進行をさらに抑えることができることがわかった。
【００４２】
このような実験を重ねると，スパッタ現象によるエッチングを進行させ，化学反応によるエッチングの進行を抑えるような条件，例えば処理室１０４内の圧力が少なくとも２０ｍＴｏｒｒ以下より実用的には１０ｍＴｏｒｒ以下の低圧になるようにし，下部電極１０６に印加する高周波電力が少なくとも０．１５Ｗ／ｃｍ^２以上（例えば直径２００ｍｍのウエハの場合には５０Ｗ以上）以上となるようにし，またより実用的には０．３Ｗ／ｃｍ^２以上（例えば直径２００ｍｍのウエハの場合には１００Ｗ以上）の高バイアスとなるような条件でエッチングを行うことにより，各領域２０４ａ，２０４ｂのエッチングレートの比を実用的な値にすることができることがわかる。
【００４３】
次に，気密な処理室１０４内に少なくともＨＢｒガスを含む処理ガスを導入して最終的に残った部分（ゲート電極の下部のテーパ部分など）のポリシリコン膜２０４をエッチングするオーバーエッチング（第２のエッチング工程）を行う。ここでは，処理ガスとしてさらにＮ_２ガスを添加する。これにより，Ｎ_２ガスによりゲート電極の側壁が保護され，既にエッチングされたゲート電極の側壁における化学反応によるエッチングの進行が抑えられ，オーバーエッチングの段階でもゲート電極のサイドエッチングを抑えることができる。但し，Ｎ_２ガスのＨＢｒガスに対する流量比が多すぎるとエッチストップやゲート酸化膜に対する選択比の低下を引き起してしまうので，具体的にはゲート電極の側壁にサイドエッチングが進行を抑えることができる程度で，しかもゲート電極の下部などその他のエッチングの進行がストップしない程度，例えばＮ_２ガスのＨＢｒガスに対する流量比が少なくとも０．５以下（５０％以下）とするのが好ましく，より実用的には０．３以下（３０％以下）とするのがより好ましい。
【００４４】
また，このオーバーエッチング工程においても，さらに化学的な反応を抑えてスパッタ力を高めるため，処理室１０４内の圧力を２０ｍＴｏｒｒ以下の低い圧力にすることがより好ましい。
【００４５】
また，この場合は下部電極に印加する高周波電力を大きくしないで済むことから，ポリシリコン膜２０４のゲート酸化膜２０２に対する選択比の低下を抑えることができるので，オーバーエッチングにおいてゲート酸化膜破れを防止できる。
【００４６】
このようなオーバーエッチングの際の条件としては，例えば処理室１０４内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１２０ｍｍ，ＨＢｒガス／Ｏ_２ガス／Ｎ_２ガスの流量比（ＨＢｒガスの流量／Ｏ_２のガス流量／Ｎ_２ガスの流量）は３０ｓｃｃｍ／２ｓｃｃｍ／５ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタ，エッジともに２０Ｔｏｒｒ，処理室１０４内の設定温度については下部電極を６０℃，上部電極を８０℃，側壁部を６０℃，上部電極１２２に印加する高周波電力を１００Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとする。
【００４７】
このようなオーバーエッチングを施すことにより，図２（ｃ）に示すようにｎ型領域２０４ａとｐ型領域２０４ｂにほとんど形状差のないゲート電極を形成することができる。
【００４８】
次に，上記メインエッチング（第１のエッチング工程）において，ＨＢｒガスの流量を少なくするとともに不活性ガスを加えた処理ガスを用いた場合について説明する。上述したようにメインエッチングでは，エッチング条件として下部電極１０６に印加する高周波電力，処理室１０４内の圧力を適切に選ぶことにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差を少なくすることができる。
【００４９】
ところが，エッチング条件としてさらにＨＢｒガスの流量を少なくするとともに不活性ガスを加えた処理ガスを用いることにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差をより一層少なくすることができる。これは，例えばＨＢｒガスを少なくすると，ＨＢｒラジカルが少なくなり化学反応によるエッチングを抑えることができ，処理ガスにＡｒガスなどの不活性ガスをさらに加えることにより，スパッタ現象によるエッチングを進行させることができると考えられるからである。
【００５０】
以下に，図２（ａ）と同様の膜構造に対して，メインエッチング（第１のエッチング工程）を行った場合の実験結果を説明する。ベースとするエッチングの際の条件（第２のベースとする条件）は，例えば処理室１０４内の圧力が５ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１００ｍｍ，ＨＢｒガス／Ｏ_２ガスの流量比（ＨＢｒガスの流量／Ｏ_２ガスの流量）は９９ｓｃｃｍ／１ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタ，エッジともに１０Ｔｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃，上部電極１２２に印加する高周波電力を１００Ｗ，下部電極１０６に印加する高周波電力を１００Ｗとする。また，ウエハＷは直径２００ｍｍのものを用いた。
【００５１】
先ず，上記第２のベースとする条件でエッチングを行った場合，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，１．１１程度となった。
【００５２】
第２のベースとする条件のうち，ＨＢｒガスの流量を少なくし，その分Ａｒガスを追加する。例えばＡｒガス／ＨＢｒガスの流量比（Ａｒガスの流量／ＨＢｒガスの流量）を５０ｓｃｃｍ／４９ｓｃｃｍとしてメインエッチングを行ったところ，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，７５６（Å／ｍｉｎ）／７３３（Å／ｍｉｎ），すなわち１．０３程度となり，各領域２０４ａ，２０４ｂのエッチングレートの比がさらに１に近づくことがわかった。
【００５３】
続いて，さらにＨＢｒガスの流量を少なくし，その分Ａｒガスを追加する。例えばＡｒガス／ＨＢｒガスの流量比（Ａｒガスの流量／ＨＢｒガスの流量）を８０ｓｃｃｍ／２０ｓｃｃｍとしてメインエッチングを行ったところ，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２０４ａのエッチングレート／ｐ型領域２０４ｂのエッチングレート）は，５３３（Å／ｍｉｎ）／５２１（Å／ｍｉｎ），すなわち１．０２程度となり，各領域２０４ａ，２０４ｂのエッチングレートの比がさらに１に近づくことがわかった。
【００５４】
このようにＨＢｒガスを少なくすることにより化学反応によるエッチングを抑えることができるが，あまり少なくしすぎると，エッチングがストップ又はエッチングの進行が遅くなってしまうので，実用的にはＨＢｒガスの処理ガス全流量に対する流量比は，２０％〜５０％（０．２〜０．５）とし，またＡｒガスのＨＢｒガスに対する流量比を４以下とすることが好ましい。
【００５５】
次に，上記メインエッチング（第１のエッチング工程）においても，処理ガスにＮ_２ガスを加えた処理ガスを用いた場合について説明する。上述したようにオーバーエッチングにおいて，処理ガスにＮ_２ガスを加えることにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差を少なくすることができる。ところが，メインエッチングにおいても，処理ガスにＮ_２ガスを加えることにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差をより少なくすることができる。これはメインエッチングにおいてＮ_２ガスを加えることにより，例えばゲート電極の側壁にＳｉＮの保護膜が形成されることが要因の１つと考えられるからである。
【００５６】
以下に，図２（ａ）と同様の膜構造に対して，ポリシリコン膜２０４の露出面の自然酸化膜を除去するエッチング処理を行うブレークスルーエッチングを行った後に，メインエッチング（第１のエッチング工程）を行った場合の実験結果を説明する。ブレークスルーエッチングの際の条件は，例えば処理室１０４内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔８０ｍｍ，処理ガスとしてＣＦ_４ガス，Ａｒガスの混合ガスを用い，そのＣＦ_４ガス／Ａｒガスの流量比（ＣＦ_４ガスの流量／Ａｒガスの流量）は５０ｓｃｃｍ／１５０ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３Ｔｏｒｒ，処理室１０４内の設定温度については下部電極を７５℃，上部電極を８０℃，側壁部を６０℃，上部電極１２２に印加する高周波電力を３５０Ｗ，下部電極１０６に印加する高周波電力を１５０Ｗとする。ブレークスルーエッチングは５ｓｅｃの時間だけ行う。
【００５７】
また，メインエッチングにおけるベースとするエッチングの際の条件（第３のベースとする条件）は，例えば処理室１０４内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１００ｍｍ，処理ガスとしてＨＢｒガス，Ｏ_２ガス，Ａｒガスを用い，ＨＢｒガス／Ｏ_２ガス／Ａｒガスの流量比（ＨＢｒガスの流量／Ｏ_２ガスの流量／Ａｒガスの流量）は１２０ｓｃｃｍ／１ｓｃｃｍ／１８０ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタを３Ｔｏｒｒ，エッジを１０Ｔｏｒｒとし，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃，上部電極１２２に印加する高周波電力を１００Ｗ，下部電極１０６に印加する高周波電力を１２０Ｗとする。メインエッチングは４３ｓｅｃの時間だけ行う。なお，ウエハＷは直径２００ｍｍのものを用いた。
【００５８】
先ず，上記第３のベースとする条件でエッチングを行った場合には，図３（ａ）に示すように，ｎ型領域３０４ａのゲート電極の上部側壁がサイドエッチングされるのに対して，ｐ型領域３０４ｂのゲート電極はサイドエッチングされない点で形状に差がある。
【００５９】
ところが，第３のベースとする条件のうち，Ｎ_２ガスを加え，さらにＮ_２ガスの流量を９ｓｃｃｍ，１２ｓｃｃｍ，１５ｓｃｃｍと増加していくに連れて形状差がなくなっていく。例えばＮ_２ガスの流量が９ｓｃｃｍ，１２ｓｃｃｍ程度では未だ形状差が残るものの，Ｎ_２ガスの流量が１５ｓｃｃｍとなると，図３（ｂ）に示すようにｎ型領域３０４ａのゲート電極の上部側壁３０４ｗはサイドエッチングされなくなり，ｐ型領域３０４ｂのゲート電極もサイドエッチングされないので，ほとんど形状差がなくなることがわかった。このように，メインエッチングの場合においても処理ガスにＮ_２ガスを追加することにより，ｎ型領域に形成する素子とｐ型領域に形成する素子との形状差をより少なくすることができる。
【００６０】
このように，Ｎ_２ガスを多くした方がより形状差がなくなる。但し，実用的には，Ｎ_２ガスのＨＢｒガスに対する流量比を少なくとも０．１２５以上とすれば十分である。また，メインエッチングであるので，Ｎ_２ガスの流量はオーバーエッチングの場合よりも多くすることができる。これはメインエッチングの場合には酸化膜破れなどを気にする必要がないので，下部電極へ印加する高周波電力など他の条件をある程度可変できるためである。
【００６１】
以上，説明したようにメインエッチングの段階とオーバーエッチングの段階それぞれにおける処理条件を的確に設定することにより，ｎ型領域とｐ型領域を同時にエッチングする際の各領域に形成される素子の形状差の発生を極力抑えることができ，結果的にゲート酸化膜破れを防止することができる。
【００６２】
以上，添付図面を参照しながら本発明に係る好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６３】
例えば，本実施の形態では，上部電極１２２と下部電極１０６にそれぞれ高周波電力を印加するプラズマエッチング処理装置について説明したが，必ずしもこれに限定されるものではなく，例えば下部電極のみに高周波電力を印加するプラズマエッチング装置に適用してもよい。
【００６４】
また，本実施の形態において，絶縁膜上の被処理膜層であるポリシリコン膜層をエッチングする場合について説明したが，必ずしもこれに限定されるものではなく，被処理膜層としてはその他の多結晶シリコンや例えばＷＳｉ／Ｐｏｌｙ／Ｏｘ構造などのポリサイド膜層等のシリコン系膜層に適用してもよく，また，Ｗ／ＷＮ／Ｐｏｌｙ／Ｏｘ構造などのメタル層をメタルエッチングする場合に適用してもよい。
【００６５】
また，本実施の形態では，ｎ型不純物としてリンをドープしてｎ型領域としｐ型不純物としてボロンをドープしてｐ型領域とした場合について説明したが，ｎ型不純物やｐ型不純物としてはこれに限定されるものではなく，またドープ量の異なる領域として，例えばｎ型不純物としてリンをドープした領域をｎ型領域とし何もドープしていない領域をｐ型領域とした場合や，同じリンをドープした領域であってもドープ量の異なる領域を有する場合であってもよい。
【００６６】
【発明の効果】
以上詳述したように本発明によれば，被処理体に形成された絶縁膜層上の被処理膜層のうち，例えばｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域のようにドープされたドーパントの異なる領域，又は例えばｎ型不純物がドープされたｎ型領域と何もドープされていないｐ型領域などのようにドープ量の異なる領域を同時にエッチングして各領域にゲート電極などの素子を形成する際，各領域に形成された素子の形状差の発生を極力抑えることができ，ゲート酸化膜破れを防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるエッチング方法を適用可能なエッチング装置の概略構成図。
【図２】同実施の形態におけるエッチング方法の工程を示す模式図。
【図３】同実施の形態においてＮ_２ガスを加えてメインエッチングした場合のゲート電極の形状を示す図。
【図４】従来のプラズマ処理を行った場合の工程を示す模式図。
【符号の説明】
１００…エッチング装置
１０２…処理容器
１０４…処理室
１０６…下部電極
１０８…高圧電流電源
１１０…静電チャック
１１２…フォーカスリング
１１８…整合器
１１９…整合器
１２０…高周波電源
１２１…高周波電源
１２２…上部電極
１２２ａ…ガス供給孔
１２３…絶縁体
１２４…ガス供給管
１２６ａ，１２６ｂ，１２６ｃ…ガス供給系
１３２ａ〜１３２ｃ…開閉バルブ
１３４ａ〜１３４ｃ…流量調整バルブ
１２６ａ〜１２６ｃ…ガス供給源
１５０…排気管
２００…シリコン基板
２０２…ゲート酸化膜
２０４ａ…ｎ型領域
２０４ｂ…ｐ型領域
２０６ａ…マスクパターン
２０６ｂ…マスクパターン
３０４ａ…ｎ型領域
３０４ｂ…ｐ型領域
Ｗ…ウェハ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an etching method, and more particularly to an etching method suitable for simultaneously etching regions having different dopants or different doping amounts.
[0002]
[Prior art]
In order to increase the speed of semiconductor elements such as memory and logic, regions having different doping types on the same substrate, for example, an n-type region doped with phosphorus (P) as an n-type impurity and boron as a p-type impurity In some cases, a p-type region doped with (B) or a p-type region not doped with anything is provided, and a dual gate structure having a gate electrode in each region is formed.
[0003]
The gate electrode in each region of such a dual gate structure is different from the film structure shown in FIG. 4A in that, for example, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and high frequency power is applied to each electrode. It is formed by etching with a plasma processing apparatus that can be applied. This film structure is formed by selectively doping the polysilicon film 14 which is polycrystalline silicon formed on the gate oxide film 12 on the silicon substrate 10 with the respective impurities to form the n-type region 14a and the p-type region. 14b is formed, and mask patterns 16a and 16b made of, for example, an antireflection film and a resist film are formed thereon.
[0004]
In the case where the n-type region 14a and the p-type region 14b are simultaneously etched with respect to such a film structure, conventionally, using the mask patterns 16a and 16b as a mask, HBr gas, HBr gas, and OBr are sealed in an airtight processing container. ₂ Gas mixture gas, Cl ₂ Plasma processing was performed by introducing a processing gas such as a mixed gas of gas and HBr gas (see, for example, Patent Documents 1 and 2).
[0005]
In this case, for example, when the gate electrode as described above is processed, etching is performed until the underlying gate oxide film 12 is exposed (FIG. 4B), and the remaining portion is over-etched (FIG. c)).
[0006]
[Patent Document 1]
JP-A-4-294533
[Patent Document 2]
JP 2000-58511 A
[0007]
[Problems to be solved by the invention]
However, if the n-type region 14a and the p-type region 14b of the polysilicon film layer 14 are simultaneously etched by such conventional plasma etching, the shape of the gate electrode formed in the n-type region 14a and the p-type region 14b is obtained. There was a problem of making a difference.
[0008]
For example, the chemical spontaneous reaction with the etchant varies depending on the dopant such as n-type impurity and p-type impurity. That is, the n-type region 14a has a larger spontaneous reaction with the etchant than the p-type region, and the difference increases as the dopant doping amount increases. If the progress of etching by this chemical reaction is large, the side surface portion of the gate electrode is more easily etched (side-etched) in the n-type region 14a than in the p-type region 14b as shown in FIG. 4B. Therefore, as shown in FIG. 4C, when the etching of the p-type region 14b is finished, the side etching further proceeds in the n-type region 14a, and the gate electrode of the n-type region 14a and the gate of the p-type region There was a problem that the difference in shape between the electrodes was large.
[0009]
In addition, the etching rate varies depending on the dopant. That is, since the n-type region 14a has a higher etching rate (etching rate) than the p-type region 14b, the n-type region 14a is etched earlier than the p-type region 14b. Therefore, when the main etching is finished, as shown in FIG. 4B, the polysilicon film remains in the p-type region 14b and the gate oxide film 12 is not exposed, whereas the gate in the n-type region 14a. The oxide film 12 is exposed. Therefore, the thinner the gate oxide film 12, the greater the risk of gate oxide film breakage (gate oxide break) occurring in the n-type region 14a as shown in FIG. There was also a problem. In particular, the thickness of the underlying gate oxide film, for example, when processing a gate electrode has been further reduced for the purpose of miniaturization of elements accompanying the improvement in the degree of integration of semiconductor devices. Film tearing is likely to occur.
[0010]
Therefore, the present invention has been made in view of such problems, and the object of the present invention is to simultaneously etch different regions of doped dopants or regions of different doping amounts, such as n-type regions and p-type regions. At the same time, it is an object of the present invention to provide an etching method capable of suppressing the occurrence of a difference in shape of elements formed in each region as much as possible and preventing the gate oxide film from being broken.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, according to the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and at least a high frequency is supplied to the lower electrode. By applying power and performing plasma treatment, a p-type region doped with a p-type impurity and an n-type impurity doped n out of a treated film layer on an insulating film layer formed on the object to be treated A new and improved method is provided as an etching method for simultaneously etching the mold region.
[0012]
That is, according to an aspect of the present invention, the pressure in the processing chamber is at least 20 mTorr or less, and the high-frequency power applied to the lower electrode is at least 0.15 W / cm. ² (For example, about 50 W or more in the case of a wafer having a diameter of 200 mm), a processing gas containing at least HBr gas is introduced into the processing chamber, and the processing target is exposed until a part of the insulating film is exposed using a mask pattern as a mask. A first etching step for etching the film layer, and N as the processing gas; ₂ And a second etching step of performing an etching process for removing a portion of the film layer to be processed remaining in the first etching step by adding a gas.
[0013]
According to such a configuration of the present invention, the etching by the sputtering phenomenon proceeds, and the etching by the chemical reaction does not proceed so much. Therefore, for example, the gate electrode or the like formed in each region on the object to be processed by the etching. Since the side etching of the element does not progress so much, the occurrence of the shape difference of the element formed in each region can be suppressed as much as possible.
[0014]
More practically, in the first etching step, the pressure in the processing chamber is at least 10 mTorr or less, and the high-frequency power applied to the lower electrode is at least 0.3 W / cm. ² The above is preferable (for example, about 100 W or more in the case of a wafer having a diameter of 200 mm). In the second etching step, N ₂ The flow rate ratio of the gas to the HBr gas is preferably at least 0.5 or less (50% or less), and more preferably at least 0.3 or less (30% or less).
[0015]
According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and at least high-frequency power is supplied to the lower electrode. In the etching method of simultaneously etching different regions of doped dopants or regions of different doping amounts in the film layer to be processed on the insulating film layer formed on the object to be processed by applying the plasma treatment The pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15 W / cm. ² A first etching step of introducing a processing gas containing at least HBr gas into the processing chamber and etching the processing target film layer until a part of the insulating film is exposed using a mask pattern as a mask; Further N as the processing gas ₂ And a second etching step of performing an etching process for removing a portion of the film layer to be processed remaining in the first etching step by adding a gas.
[0016]
According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and at least high-frequency power is supplied to the lower electrode. Of the processed film layer on the insulating film layer formed on the object to be processed, and the p-type region doped with the p-type impurity and the n-type impurity doped with the n-type impurity In the etching method for simultaneously etching the region, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15 W / cm. ² As described above, the processing film containing at least HBr gas and inert gas is introduced into the processing chamber, and the processing target film layer is etched until a part of the insulating film is exposed using the mask pattern as a mask. And an etching process, and a second etching process for performing an etching process for removing a portion of the film layer to be processed remaining in the first etching process. In the first etching step in this case, the flow rate ratio of the HBr gas to the total flow rate of the processing gas may be set to 0.2 to 0.5. In the first etching process, Ar gas may be used as an inert gas. In this case, the flow rate ratio of Ar gas to HBr gas is preferably 4 or less.
[0017]
As described above, the shape of the element formed in the n-type region and the element formed in the p-type region is reduced by reducing the HBr gas as the processing gas in the first etching step and adding an inert gas such as Ar gas. The difference can be made smaller.
[0018]
According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and at least high-frequency power is supplied to the lower electrode. Of the processed film layer on the insulating film layer formed on the object to be processed, and the p-type region doped with the p-type impurity and the n-type impurity doped with the n-type impurity In the etching method for simultaneously etching the region, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15 W / cm. ² As described above, at least HBr gas and N in the processing chamber ₂ A first etching process for introducing an etching process to the film layer to be processed until a part of the insulating film is exposed using a mask pattern as a mask by introducing a processing gas containing a gas, and remains in the first etching process And a second etching step of performing an etching process excluding the portion of the film layer to be processed. In this case, the first etching step includes the N ₂ The flow ratio of the gas to the HBr gas may be at least 0.125 or more.
[0019]
Thus, N is used as a processing gas in the first etching step. ₂ By adding gas, side etching of the element formed in the n-type region can be suppressed, so that the shape difference between the element formed in the n-type region and the element formed in the p-type region can be further reduced. .
[0020]
In this specification, 1 mTorr is (10 ^-3 × 101325/760) Pa, 1 sccm is (10 ^-6 / 60) m ³ / Sec.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a plasma processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
[0022]
Hereinafter, a first embodiment of an etching method according to the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a schematic configuration of a parallel plate type plasma etching apparatus as an example of an etching apparatus for carrying out an etching method according to the present embodiment.
[0023]
A processing chamber 104 is formed in a processing ground 102 of the etching apparatus 100 which is grounded for safety. In the processing chamber 104, a lower electrode 106 which constitutes a susceptor that can move up and down is disposed. An electrostatic chuck 110 connected to a high-voltage DC power supply 108 is provided on the lower electrode 106, and a workpiece, for example, a semiconductor wafer (hereinafter referred to as “wafer”) is provided on the upper surface of the electrostatic chuck 110. ) W is placed. Further, an insulating focus ring 112 is disposed around the wafer W placed on the lower electrode 106. Further, the second high-frequency power source 120 is connected to the lower electrode 106 via a matching unit 118.
[0024]
In addition, an upper electrode 122 having a large number of gas discharge holes 122 a is disposed on the ceiling of the processing chamber 104 facing the mounting surface of the lower electrode 106. An insulator 123 is interposed between the upper electrode 122 and the processing container 102 to be electrically insulated. The upper electrode 122 is connected to a first high-frequency power source 121 that outputs plasma-generated high-frequency power via a matching unit 119.
[0025]
The upper electrode 122 is supplied with first high frequency power of, for example, 30 MHz or more, preferably 60 MHz, from the first high frequency power supply 121. The lower electrode 106 is supplied with a second high-frequency power from the first high-frequency power source 120 at a frequency lower than the frequency of the first high-frequency power, for example, a frequency of 10 MHz or higher and a frequency lower than 30 MHz, preferably 13.56 MHz. .
[0026]
A gas supply pipe 124 is connected to the gas discharge hole 122a. ₂ A process gas supply system 126a for supplying gas; ₂ A process gas supply system 126b for supplying gas and a gas containing at least H and Br, more specifically, a process gas supply system 126c for supplying HBr gas are connected.
[0027]
Each process gas supply system 126a, 126b, 126c is connected to Cl via open / close valves 132a, 132b, 132c and flow rate adjusting valves 134a, 134b, 134c, respectively. ₂ Gas supply source 136a, O ₂ A gas supply source 136b and an HBr gas supply source 136c are connected.
[0028]
In addition, an exhaust pipe 150 communicating with a vacuuming mechanism (not shown) is connected to the lower side of the processing container 102, and the inside of the processing chamber 104 can be maintained in a predetermined reduced pressure atmosphere by the operation of the vacuuming mechanism. it can.
[0029]
Next, a process of applying the etching method according to the present embodiment using the etching apparatus will be described with reference to FIG. First, a specific example of the film structure shown in FIG. 2A to which the etching method according to the present invention is applied will be described.
[0030]
This film structure is formed as follows. A base gate oxide film 202 is formed as an insulating film on the upper surface of a silicon substrate 200 made of silicon, and a polysilicon film 204, which is a polycrystalline silicon film, is formed on the gate oxide film 202 by CVD (chemical vapor deposition) or the like. Laminate. Subsequently, an n-type region 204a is formed by selectively doping an n-type impurity phosphorus (P) into the polysilicon film layer 204 as the film layer to be processed. A p-type region 204b is formed by selectively doping boron (B) of a p-type impurity. Thereafter, mask patterns 206a and 206b made of a so-called hard mask such as TEOS (Tetraethylorthosilicate; Tetraethoxysilane), NSG (nondoped silicate glass), SiN (silicon nitride), etc. are formed on each of the n-type region 204a and the p-type region 204b. Form.
[0031]
The n-type region 204a and the p-type region 204b of the polysilicon film layer 204 in the film structure thus formed are simultaneously etched. In the present invention, main etching (first etching process) is performed, followed by overetching (second etching process).
[0032]
First, in the main etching process, a processing gas containing at least HBr gas is introduced into the airtight processing chamber 104 and the polysilicon film 204 is etched until a part of the gate oxide film 202 is exposed. In this case, rather than etching by chemical reaction between the surface to be processed on the silicon substrate and the etchant, etching that physically hits the surface to be processed, that is, ions in the plasma generated in the processing chamber 104 enter the surface to be processed. Etching is performed under such a condition that the etching by the sputtering phenomenon that collides and ejects atoms on the surface to be processed becomes strong. Specifically, in order to increase the ion energy in the plasma, for example, the pressure in the processing chamber 104 is set to a low pressure of at least 20 mTorr or less, and the high frequency power (bias power) applied to the lower electrode 106 is at least 50 W, that is, Expressed in terms of high frequency power per unit area of the wafer, 0.15 W / cm ² Etching is performed so as to achieve the above high bias.
[0033]
As a result, the etching due to the sputtering phenomenon proceeds, and the etching due to the chemical reaction does not proceed so much. Therefore, the side etching of the gate electrode formed in each region 204a, 204b on the silicon substrate 200 by the etching does not proceed so much. As shown in FIG. 2B, the occurrence of the shape difference between the gate electrodes can be suppressed.
[0034]
This main etching process is an etching until a part of the gate oxide film 202 is exposed. Even if the selection ratio of the polysilicon film 204 to the gate oxide film 202 is reduced, the gate oxide film is not broken. Absent. Accordingly, the lower the pressure in the processing chamber 104 and the higher the high frequency power applied to the lower electrode 106, the higher the bias, the lower the selectivity of the polysilicon film 204 to the gate oxide film 202. No film tearing occurs. This means that it is effective to apply the above-described etching conditions in the main etching process that does not particularly require the gate oxide film to be broken.
[0035]
Even if the main etching is performed under the above conditions until a large amount of the gate oxide film 202 is exposed, there is not much difference in the etching rate (etching rate) in each of the regions 204a and 204b. Since each region 204a and 204b is etched in the same manner, the occurrence of oxide film breakage can be prevented. Thereby, no matter how thin the gate oxide film 202 is, it is possible to prevent the oxide film from being broken due to the difference in dopant.
[0036]
Here, a result of an experiment on how the etching rate of the n-type region 204a and the p-type region 204b of the polysilicon film layer 204 is affected by changing parameters necessary as etching conditions will be shown.
[0037]
Although it is ideal that the ratio of the etching rates of the regions 204a and 204b in the polysilicon film is 1, it is difficult to actually set this ratio to 1. Therefore, if the ratio of each etching rate can be made close to 1, the shape difference after etching can be eliminated, and the gate oxide film can be prevented from being broken.
[0038]
The base etching conditions (first base conditions) are, for example, that the pressure in the processing chamber 104 is 10 mTorr, the distance between the upper electrode 122 and the lower electrode 106 is 100 mm, and the HBr gas / O ₂ Gas flow ratio (HBr gas flow rate / O ₂ The gas flow rate is 78 sccm / 2 sccm, the wafer backside cooling gas pressure is 3 Torr at both the center and the edge, and the set temperature in the processing chamber 104 is 60 ° C. for the lower electrode, 80 ° C. for the upper electrode, 60 ° C. for the side wall The high frequency power applied to the electrode 122 is 350 W, and the high frequency power applied to the lower electrode 106 is 75 W. The experiment was conducted with the thickness of the gate oxide film being 15 mm (Å: angstrom). A wafer W having a diameter of 200 mm was used.
[0039]
First, when etching is performed under the conditions based on the first base, the ratio of the etching rate of the n-type region 204a and the p-type region 204b (etching rate of the n-type region 204a / etching rate of the p-type region 204b) is: It was about 1.258.
[0040]
Of these first base conditions, when etching is performed by increasing only the high-frequency power (bias power) applied to the lower electrode 106 from 75 W to 150 W, the etching rates of the n-type region 204a and the p-type region 204b are as follows. The ratio (etching rate of the n-type region 204a / etching rate of the p-type region 204b) was about 1.100, and it was found that the ratio of the etching rates of the regions 204a and 204b approached 1. That is, it was found that if the high-frequency power (bias power) applied to the lower electrode 106 is increased, the etching due to the sputtering phenomenon can be advanced and the progress of the etching due to the chemical reaction can be suppressed.
[0041]
From this condition, when etching is performed with the pressure in the processing chamber 104 lowered from 10 mTorr to 5 mTorr, the ratio of the etching rates of the n-type region 204a and the p-type region 204b (the etching rate of the n-type region 204a / p-type region). The etching rate of 204b is practically about 1.049, and the ratio of the etching rates of the regions 204a and 204b is further closer to 1. That is, it has been found that if the pressure in the processing chamber 104 is lowered, etching due to a sputtering phenomenon can be advanced, and the progress of etching due to a chemical reaction can be further suppressed.
[0042]
If such an experiment is repeated, the etching by the sputtering phenomenon is advanced and the progress of the etching by the chemical reaction is suppressed. For example, the pressure in the processing chamber 104 is at least 20 mTorr or less and practically 10 mTorr or less. The high frequency power applied to the lower electrode 106 is at least 0.15 W / cm ² (For example, 50 W or more in the case of a wafer having a diameter of 200 mm) or more, and more practically 0.3 W / cm ² By performing the etching under such a condition that the bias is high (for example, 100 W or more in the case of a wafer having a diameter of 200 mm), the ratio of the etching rates of the regions 204a and 204b can be set to a practical value. Recognize.
[0043]
Next, an over-etching process (second etching) is performed in which the polysilicon film 204 is etched in a portion (such as a taper portion below the gate electrode) finally remaining by introducing a processing gas containing at least HBr gas into the hermetic processing chamber 104. Etching step). Here, N is further used as the processing gas. ₂ Add gas. As a result, N ₂ The side walls of the gate electrode are protected by the gas, the progress of etching due to a chemical reaction on the side walls of the already etched gate electrode is suppressed, and the side etching of the gate electrode can be suppressed even in the overetching stage. However, N ₂ If the flow rate ratio of the gas to the HBr gas is too large, the etch stop and the selection ratio to the gate oxide film are lowered. Specifically, the progress of side etching on the side wall of the gate electrode can be suppressed. In addition, other etching progresses such as the lower part of the gate electrode are not stopped, for example, N ₂ The flow ratio of gas to HBr gas is preferably at least 0.5 or less (50% or less), and more practically 0.3 or less (30% or less).
[0044]
Also in this overetching step, it is more preferable to set the pressure in the processing chamber 104 to a low pressure of 20 mTorr or less in order to further suppress the chemical reaction and increase the sputtering force.
[0045]
Further, in this case, since it is not necessary to increase the high frequency power applied to the lower electrode, it is possible to suppress a decrease in the selection ratio of the polysilicon film 204 to the gate oxide film 202, thereby preventing gate oxide film breakage in overetching. it can.
[0046]
As conditions for such over-etching, for example, the pressure in the processing chamber 104 is 10 mTorr, the distance between the upper electrode 122 and the lower electrode 106 is 120 mm, HBr gas / O ₂ Gas / N ₂ Gas flow ratio (HBr gas flow rate / O ₂ Gas flow rate / N ₂ The gas flow rate is 30 sccm / 2 sccm / 5 sccm, the wafer backside cooling gas pressure is 20 Torr at both the center and the edge, and the set temperature in the processing chamber 104 is 60 ° C. for the lower electrode, 80 ° C. for the upper electrode, and 60 ° C. for the side wall. The high frequency power applied to the upper electrode 122 is 100 W, and the high frequency power applied to the lower electrode 106 is 75 W.
[0047]
By performing such over-etching, a gate electrode having almost no shape difference can be formed in the n-type region 204a and the p-type region 204b as shown in FIG.
[0048]
Next, the case where the main etching (first etching step) is performed using a processing gas in which the flow rate of the HBr gas is reduced and an inert gas is added will be described. As described above, in the main etching, by appropriately selecting the high-frequency power applied to the lower electrode 106 and the pressure in the processing chamber 104 as the etching conditions, an element formed in the n-type region and an element formed in the p-type region are The difference in shape can be reduced.
[0049]
However, by further reducing the flow rate of the HBr gas and using a processing gas to which an inert gas is added as the etching conditions, the shape difference between the element formed in the n-type region and the element formed in the p-type region is further reduced. can do. For example, if the amount of HBr gas is reduced, the amount of HBr radicals can be reduced and etching due to a chemical reaction can be suppressed. By further adding an inert gas such as Ar gas to the processing gas, etching due to the sputtering phenomenon can proceed. This is because it is considered possible.
[0050]
Hereinafter, experimental results when main etching (first etching process) is performed on the same film structure as that in FIG. 2A will be described. The base etching conditions (second base conditions) are, for example, that the pressure in the processing chamber 104 is 5 mTorr, the distance between the upper electrode 122 and the lower electrode 106 is 100 mm, and HBr gas / O ₂ Gas flow ratio (HBr gas flow rate / O ₂ The gas flow rate is 99 sccm / 1 sccm, the wafer backside cooling gas pressure is 10 Torr at both the center and the edge, and the set temperature in the processing chamber 104 is 70 ° C. for the lower electrode, 80 ° C. for the upper electrode, 60 ° C. for the side wall The high frequency power applied to the electrode 122 is 100 W, and the high frequency power applied to the lower electrode 106 is 100 W. A wafer W having a diameter of 200 mm was used.
[0051]
First, when etching is performed under the condition of the second base, the ratio of the etching rate of the n-type region 204a and the p-type region 204b (etching rate of the n-type region 204a / etching rate of the p-type region 204b) is: It was about 1.11.
[0052]
Of the conditions used as the second base, the flow rate of the HBr gas is reduced, and Ar gas is added accordingly. For example, when main etching is performed with the Ar gas / HBr gas flow rate ratio (Ar gas flow rate / HBr gas flow rate) set to 50 sccm / 49 sccm, the ratio of the etching rates of the n-type region 204a and the p-type region 204b (n-type region). The etching rate of 204a / etching rate of the p-type region 204b) is 756 (Å / min) / 733 (Å / min), that is, about 1.03, and the ratio of the etching rates of the regions 204a and 204b is further 1 I knew that I was approaching.
[0053]
Subsequently, the flow rate of HBr gas is further reduced, and Ar gas is added accordingly. For example, when main etching is performed with the Ar gas / HBr gas flow rate ratio (Ar gas flow rate / HBr gas flow rate) set to 80 sccm / 20 sccm, the ratio of the etching rates of the n-type region 204a and the p-type region 204b (n-type region). The etching rate of 204a / etching rate of the p-type region 204b) is about 533 (５２ / min) / 521 (Å / min), that is, about 1.02, and the ratio of the etching rates of the regions 204a and 204b is further 1 I knew that I was approaching.
[0054]
In this way, the etching by chemical reaction can be suppressed by reducing the HBr gas. However, if the amount is too small, the etching is stopped or the progress of the etching is delayed. Therefore, the processing gas of the HBr gas is practically used. The flow rate ratio to the total flow rate is preferably 20% to 50% (0.2 to 0.5), and the flow rate ratio of Ar gas to HBr gas is preferably 4 or less.
[0055]
Next, in the main etching (first etching process), N is used as a processing gas. ₂ The case where the process gas which added gas is used is demonstrated. As described above, in over-etching, N is used as a processing gas. ₂ By adding the gas, the shape difference between the element formed in the n-type region and the element formed in the p-type region can be reduced. However, even in the main etching, the processing gas is N. ₂ By adding gas, the shape difference between the element formed in the n-type region and the element formed in the p-type region can be further reduced. This is N in the main etching ₂ This is because, for example, the formation of a protective film of SiN on the side wall of the gate electrode by adding gas is considered as one of the factors.
[0056]
In the following, after the break-through etching is performed on the film structure similar to that shown in FIG. 2A to remove the natural oxide film on the exposed surface of the polysilicon film 204, the main etching (first etching) is performed. The experimental result when performing (process) is demonstrated. The conditions for the breakthrough etching are, for example, that the pressure in the processing chamber 104 is 10 mTorr, the interval between the upper electrode 122 and the lower electrode 106 is 80 mm, and the processing gas is CF. ₄ Using a mixed gas of gas and Ar gas, its CF ₄ Gas / Ar gas flow ratio (CF ₄ Gas flow rate / Ar gas flow rate) is 50 sccm / 150 sccm, wafer backside cooling gas pressure is 3 Torr at both the center and edge, and the set temperature in the processing chamber 104 is 75 ° C. for the lower electrode, 80 ° C. for the upper electrode, and the side wall The high frequency power applied to the upper electrode 122 is 350 W, and the high frequency power applied to the lower electrode 106 is 150 W. Breakthrough etching is performed for a time of 5 seconds.
[0057]
In addition, the conditions for the base etching in the main etching (third base conditions) are, for example, that the pressure in the processing chamber 104 is 10 mTorr, the distance between the upper electrode 122 and the lower electrode 106 is 100 mm, and the processing gas is HBr. Gas, O ₂ Gas, Ar gas, HBr gas / O ₂ Gas / Ar gas flow ratio (HBr gas flow / O ₂ Gas flow rate / Ar gas flow rate) is 120 sccm / 1 sccm / 180 sccm, wafer backside cooling gas pressure is 3 Torr at the center, 10 Torr at the edge, and the set temperature in the processing chamber 104 is 70 ° C. for the lower electrode and the upper electrode for the upper electrode. 80 ° C., the side wall portion is 60 ° C., the high frequency power applied to the upper electrode 122 is 100 W, and the high frequency power applied to the lower electrode 106 is 120 W. The main etching is performed for 43 seconds. A wafer W having a diameter of 200 mm was used.
[0058]
First, when etching is performed under the condition of the third base, the upper side wall of the gate electrode of the n-type region 304a is side-etched as shown in FIG. The gate electrode of the mold region 304b is different in shape in that it is not side-etched.
[0059]
However, of the third base conditions, N ₂ Add gas, then N ₂ As the gas flow rate increases to 9 sccm, 12 sccm, and 15 sccm, the shape difference disappears. For example, N ₂ Although the shape difference still remains when the gas flow rate is about 9 sccm and 12 sccm, N ₂ When the gas flow rate is 15 sccm, the upper side wall 304w of the gate electrode in the n-type region 304a is not side-etched and the gate electrode in the p-type region 304b is not side-etched as shown in FIG. I found out. Thus, even in the case of main etching, N is used as the processing gas. ₂ By adding the gas, the shape difference between the element formed in the n-type region and the element formed in the p-type region can be further reduced.
[0060]
Thus, N ₂ The more the gas, the more the shape difference disappears. However, practically, N ₂ It is sufficient if the flow ratio of the gas to the HBr gas is at least 0.125 or more. Also, since it is the main etching, N ₂ The gas flow rate can be increased as compared with the case of over-etching. This is because in the case of main etching, there is no need to worry about oxide film breakage, and other conditions such as high-frequency power applied to the lower electrode can be varied to some extent.
[0061]
As described above, by accurately setting the processing conditions in each of the main etching stage and the over-etching stage, the shape difference of the elements formed in the respective areas when the n-type region and the p-type region are etched simultaneously. As a result, the gate oxide film can be prevented from being broken.
[0062]
As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but it is needless to say that the present invention is not limited to such examples. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.
[0063]
For example, in the present embodiment, a plasma etching apparatus that applies high-frequency power to the upper electrode 122 and the lower electrode 106 has been described. However, the present invention is not limited to this. For example, high-frequency power is applied only to the lower electrode. The present invention may be applied to a plasma etching apparatus.
[0064]
In the present embodiment, the case where the polysilicon film layer, which is the film layer to be processed on the insulating film, is etched has been described. However, the present invention is not necessarily limited to this. It may be applied to crystalline silicon or silicon-based film layers such as polycide film layers such as WSi / Poly / Ox structure, and also to metal etching of metal layers such as W / WN / Poly / Ox structure. May be.
[0065]
In this embodiment, the case where phosphorus is doped as an n-type impurity to form an n-type region and boron is doped as a p-type impurity to form a p-type region has been described. However, the present invention is not limited to this. For example, a region doped with phosphorus as an n-type impurity may be an n-type region and an undoped region may be a p-type region. Even if it is a region doped with, it may have a region with a different doping amount.
[0066]
【The invention's effect】
As described above in detail, according to the present invention, of the processed film layer on the insulating film layer formed on the processed object, for example, a p-type region doped with a p-type impurity and an n-type impurity are doped. Simultaneously etch regions with different dopant amounts, such as n-type regions, or regions with different doping amounts, such as n-type regions doped with n-type impurities and p-type regions not doped with anything When an element such as a gate electrode is formed in each region, the occurrence of a difference in the shape of the element formed in each region can be suppressed as much as possible, and gate oxide film breakage can be prevented.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of an etching apparatus to which an etching method according to an embodiment of the present invention can be applied.
FIG. 2 is a schematic diagram showing a process of an etching method in the same embodiment.
FIG. 3 shows N in the embodiment. ₂ The figure which shows the shape of the gate electrode at the time of adding main etching and adding gas.
FIG. 4 is a schematic diagram showing a process when a conventional plasma treatment is performed.
[Explanation of symbols]
100 ... Etching device
102 ... Processing container
104 ... Processing chamber
106 ... lower electrode
108 ... High-voltage current power supply
110: Electrostatic chuck
112 ... Focus ring
118 ... Matching device
119: Matching device
120 ... High frequency power supply
121 ... High frequency power supply
122 ... Upper electrode
122a ... Gas supply hole
123: Insulator
124 ... Gas supply pipe
126a, 126b, 126c ... gas supply system
132a-132c ... Open / close valve
134a-134c ... Flow control valve
126a-126c ... Gas supply source
150 ... exhaust pipe
200: Silicon substrate
202 ... Gate oxide film
204a ... n-type region
204b ... p-type region
206a ... mask pattern
206b ... mask pattern
304a ... n-type region
304b ... p-type region
W ... wafer

Claims

気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、ｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域とを同時にエッチングするエッチング方法において、
前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下、前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし、前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と、
前記処理ガスとしてさらにＮ_２ガスを加え、前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程と、を有し、
前記第２のエッチング工程では、Ｎ _２ガスのＨＢｒガスに対する流量比を少なくとも０．３以下にしたことを特徴とするエッチング方法。An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and a high frequency power is applied to at least the lower electrode to perform plasma processing. In an etching method of simultaneously etching a p-type region doped with a p-type impurity and an n-type region doped with an n-type impurity, of a film layer to be processed on an insulating film layer formed in a body,
The pressure in the processing chamber is at least 20 mTorr or less, the high frequency power applied to the lower electrode is at least 0.15 W / cm ² or more, a processing gas containing at least HBr gas is introduced into the processing chamber, and the mask pattern is used as a mask. A first etching step of etching the processed film layer until a part of the insulating film is exposed;
A _second etching step in which N ₂ gas is further added as the processing gas, and an etching process is performed to remove the portion of the film layer to be processed remaining in the first etching step .
In the second etching step, the flow rate ratio of N ₂ gas to HBr gas is set to at least 0.3 or less .

前記第１のエッチング工程は、前記処理室内の圧力を少なくとも１０ｍＴｏｒｒ以下、前記下部電極へ印加する高周波電力を少なくとも０．３Ｗ／ｃｍ^２以上としたことを特徴とする請求項１に記載のエッチング方法。 ^2. The etching method according to claim 1, wherein in the first etching step, the pressure in the processing chamber is at least 10 mTorr or less, and the high-frequency power applied to the lower electrode is at least 0.3 W / cm ² or more. .

気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングするエッチング方法において、
前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下、前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし、前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と、
前記処理ガスとしてさらにＮ_２ガスを加え、前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程と、を有し、
前記第２のエッチング工程では、Ｎ _２ガスのＨＢｒガスに対する流量比を少なくとも０．３以下にしたことを特徴とするエッチング方法。 An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and a high frequency power is applied to at least the lower electrode to perform plasma processing. In the etching method for simultaneously etching different regions of doped dopants or regions of different doping amounts among the film layers to be processed on the insulating film layer formed in the body,
The pressure in the processing chamber is at least 20 mTorr or less, the high frequency power applied to the lower electrode is at least 0.15 W / cm ² or more, a processing gas containing at least HBr gas is introduced into the processing chamber, and the mask pattern is used as a mask. A first etching step of etching the processed film layer until a part of the insulating film is exposed;
A _second etching step in which N ₂ gas is further added as the processing gas, and an etching process is performed to remove the portion of the film layer to be processed remaining in the first etching step .
In the second etching step, the flow rate ratio of N ₂ gas to HBr gas is set to at least 0.3 or less.

気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともＨＢｒガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、ｐ型不純物がドープされたｐ型領域とｎ型不純物がドープされたｎ型領域とを同時にエッチングするエッチング方法において、
前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下、前記下部電極へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ^２以上とし、前記処理室内に少なくともＨＢｒガスと不活性ガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第１のエッチング工程と、
前記第１のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第２のエッチング工程と、を有し、
前記第１のエッチング工程では、前記不活性ガスとしてＡｒガスを用い、前記Ａｒガスの前記ＨＢｒガスに対する流量比を４以下にしたことを特徴とするエッチング方法。An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and a high frequency power is applied to at least the lower electrode to perform plasma processing. In an etching method of simultaneously etching a p-type region doped with a p-type impurity and an n-type region doped with an n-type impurity, of a film layer to be processed on an insulating film layer formed in a body,
The pressure in the process chamber is at least 20 mTorr or less, the high-frequency power applied to the lower electrode is at least 0.15 W / cm ^2, and a process gas containing at least HBr gas and inert gas is introduced into the process chamber. A first etching step of etching the film layer to be processed until a part of the insulating film is exposed using
A second etching step of performing an etching process excluding the portion of the film layer to be processed remaining in the first etching step ,
In the first etching step, an Ar gas is used as the inert gas, and a flow rate ratio of the Ar gas to the HBr gas is set to 4 or less .

前記第１のエッチング工程は、前記ＨＢｒガスの前記処理ガス全流量に対する流量比を０．２〜０．５としたことを特徴とする請求項４に記載のエッチング方法。5. The etching method according to claim 4 , wherein in the first etching step, a flow ratio of the HBr gas to a total flow rate of the processing gas is set to 0.2 to 0.5.