JP4127942B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4127942B2 JP4127942B2 JP34004199A JP34004199A JP4127942B2 JP 4127942 B2 JP4127942 B2 JP 4127942B2 JP 34004199 A JP34004199 A JP 34004199A JP 34004199 A JP34004199 A JP 34004199A JP 4127942 B2 JP4127942 B2 JP 4127942B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- output
- ccd register
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、線状に配置された光電変換部を有する画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタを備えた固体撮像装置およびその制御方法に関する。
【０００２】
【従来の技術】
複数の光電変換部を線状に配置したＣＣＤリニアイメージセンサは、スキャナやデジタル複写機などに広く用いられている。
【０００３】
スキャナやデジタル複写機などは次第に解像度が高くなる傾向にあり、解像度が高くなると、画素数が多くなって画像読み取り時間が増加するといった問題や、メモリが大量に必要になる等の問題が生じる。また、解像度が高くなると、画素数が多くなり、必然的に画素サイズが小さくなってＳ／Ｎ比が劣化する等の問題が生じる。
【０００４】
【発明が解決しようとする課題】
図１１は従来のＣＣＤリニアイメージセンサの平面図である。図１１のＣＣＤリニアイメージセンサは、入射光に応じた信号電荷を発生するＰＮ接合フォトダイオード３１と、ＰＮ接合フォトダイオード３１からシフトゲート３２を介して転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタ３３と、ＣＣＤレジスタ３３から出力された信号電荷に応じた電圧を出力する出力回路３４とを備えている。
【０００５】
図１１のＣＣＤリニアイメージセンサでは、隣接する複数画素の信号電荷を加算することにより、解像度を低くすることができる。
【０００６】
例えば、図１１に示す従来のＣＣＤリニアイメージセンサの画素サイズが２μｍ×２μｍで、画素数が10000とすると、このセンサで隣接する４画素を加算すれば、解像度は１／４になる。同じ解像度を得るには、例えば、画素サイズが８μｍ×８μｍで、画素数が2500でもよい。
【０００７】
しかしながら、前者と後者を比べると、前者は、後者の１／４の感度しか得られない。このように、従来の解像度切換型のＣＣＤリニアイメージセンサは、解像度を低くしたときの感度が、元々解像度の低いＣＣＤリニアイメージセンサよりも低くなるという問題があった。
【０００８】
本発明は、このような点に鑑みてなされたものであり、その目的は、解像度を低くしても高い感度を得ることができる固体撮像装置を提供することにある。
【０００９】
本発明の一態様では、入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第１の画素列と、
前記第１の画素列に隣接して配置され、入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第２の画素列と、
前記第１および第２の画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、を備えた固体撮像装置において、
前記第１および第２の画素列内の各感光画素は、列方向に略等しいピッチで配置され、
前記第１の画素列の各感光画素の列方向中心位置と、前記第２の画素列の各感光画素の列方向中心位置とは、前記ピッチの略１／２ずつずれており、
前記第１の画素列内の隣接する複数の感光画素と、前記第２の画素列内の隣接する複数の感光画素とから出力された各信号電荷を互いに加算する加算手段を備え、
前記第１および第２の画素列間の距離を、前記ピッチに略等しくしたことを特徴とする固体撮像装置が提供される。
【００１０】
本発明の一態様では、第１の画素列の各感光画素を、第２の画素列の各感光画素に対して、半ピッチずつずらして配置するため、隣接する複数の感光画素からの信号電荷を加算して出力することにより、容易に解像度を変更することができる。また、解像度を低くしても、感度が低下するおそれがなくなる。
【００１１】
また、本発明の一態様では、第１および第２の画素列間の距離を、第１および第２の画素列の列方向のピッチと略等しくするため、多数の画素列を密着配置することができる。
【００１２】
また、本発明の一態様では、第１および第２の画素列のそれぞれに対応して、第１および第２のＣＣＤレジスタ部を設けるため、各画素列からの信号電荷を効率よく転送でき、転送速度の高速化が図れる。
【００１３】
また、本発明の一態様では、第１および第２のＣＣＤレジスタ部の最終段にそれぞれ第１および第２の加算部を設けるため、各ＣＣＤレジスタ部で転送された隣接する２画素分ずつの信号電荷を、各加算部で加算することができる。また、第１おおび第２の加算部で加算された信号電荷を出力部に転送するため、出力部は、４画素分の信号電荷を加算した信号電荷に応じた電圧を出力することができる。
【００１４】
また、本発明の一態様では、第１および第２のＣＣＤレジスタの転送周期の２倍の周期で浮遊拡散領域の電位を初期化するようにしたため、４画素分ずつまとめて信号電荷を加算出力することができ、解像度を１／４にすることができる。
【００１５】
また、本発明の一態様では、解像度選択手段の選択結果に応じて、出力部の電気的特性を最適化することができる。
【００１６】
【発明の実施の形態】
以下、本発明に係る固体撮像装置について、図面を参照しながら具体的に説明する。
【００１７】
（第１の実施形態）
図１は本発明に係る固体撮像装置の第１の実施形態の平面図である。図１の固体撮像装置は、入射光に応じた信号電荷を発生する複数の感光画素１をそれぞれ一列に配置した第１および第２の画素列２ａ，２ｂと、第１の画素列２ａから出力された信号電荷を所定の方向に順次転送する第１のＣＣＤレジスタ（第１のＣＣＤレジスタ部）３ａと、第１の画素列２ａから第１のＣＣＤレジスタ３ａに信号電荷を転送する第１のシフトゲート４ａと、第２の画素列２ｂから出力された信号電荷を所定の方向に順次転送する第２のＣＣＤレジスタ（第２のＣＣＤレジスタ部）３ｂと、第２の画素列２ｂから第２のＣＣＤレジスタ３ｂに信号電荷を転送する第２のシフトゲート４ｂと、第１および第２のＣＣＤレジスタ３ａ，３ｂから出力された信号電荷に応じた電圧を出力する出力回路（出力部）５と、解像度の切換指示を行う解像度調整部（解像度選択手段）２０とを備えている。解像度調整部２０は、">２０とを備えている。解像度調整部２０は、固体撮像装置の外部に設けてもよい。
【００１８】
第１および第２の画素列２ａ，２ｂ内の各感光画素は、例えば、４×４μｍ2の画素サイズであり、各画素列の画素数は、例えば5000画素である。
【００１９】
図２は図１の一点鎖線部分を拡大した平面図、図３は図２のＡ−Ａ線断面図である。図示のように、第１および第２の画素列２ａ，２ｂ内の各感光画素１は、画素列方向に略等しいピッチＬ１で配置され、第１の画素列２ａ内の各感光画素１の列方向中心位置と、第２の画素列２ｂ内の各感光画素１の列方向中心位置とは、略１／２ピッチずつ互いにずれている。すなわち、第１および第２の画素列２ａ，２ｂを構成する各感光画素１は、千鳥状に配置されている。
【００２０】
第１および第２の画素列２ａ，２ｂ間の距離には特に制限はなく、例えば、第１および第２の画素列２ａ，２ｂ間の距離は、上述したピッチに略等しく設定される。
【００２１】
第１および第２のＣＣＤレジスタ３ａ，３ｂはそれぞれ、図２に示すように、一列に配置された複数の転送電極６を備えており、隣接する２つの転送電極６は一つの電極ペア７を構成している。電極ペア７を構成する各転送電極６には図３に示すように同一の電圧が印加され、隣接する電極ペア７の一方には電圧Ｐ１が印加され、他方には電圧Ｐ２が印加される。
【００２２】
また、第１のＣＣＤレジスタ３ａの出力段には、電圧ＰＡが印加される転送電極６ａが設けられ、第２のＣＣＤレジスタ３ｂの出力段には、電圧ＰＢが印加される転送電極６ｂが設けられている。
【００２３】
図４は出力回路５の内部構成を示す回路図である。図示のように、出力回路５は、第１および第２のＣＣＤレジスタ３ａ，３ｂから出力された信号電荷が蓄積される浮遊容量Ｃ１と、浮遊容量Ｃ１の電荷量に応じて電位が変化する浮遊拡散領域８と、浮遊拡散領域８を所定電位に初期設定するリセット用スイッチング素子９と、浮遊拡散領域８およびリセット用スイッチング素子９の後段に接続されるソースフォロワ回路１０ａ，１０ｂと、ソースフォロワ回路１０ａ，１０ｂの間に接続される電圧反転増幅回路１１と、を有する。なお、上述した転送電極６ａ，６ｂと出力回路５は、加算手段に対応する。
【００２４】
本実施形態は、転送電極６の結線を変更することなく、通常の解像度と、１／２の解像度と、１／４の解像度とを任意に切り換えることができ、かつ、解像度を低くしても感度が低下しないようにしたことを特徴とする。
【００２５】
図５は解像度を低くした場合に同時に読み出される感光画素１の種類を示す図である。解像度を１／２にする場合には、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出す場合（グループＧ１）と、第１または第２の画素列２ｂ内の隣接する感光画素１を二つずつまとめて読み出す場合（グループＧ２）との２通りがある。
【００２６】
また、解像度を１／４にする場合には、グループＧ３のように、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を二つずつまとめて読み出す。
【００２７】
図６は、図１のＣＣＤリニアイメージセンサを通常の解像度で使用する場合の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００２８】
時刻ｔ０〜ｔ１までは、電圧Ｐ２が印加される転送電極６の直下の信号電荷は、その隣の電圧Ｐ１が印加される転送電極６の直下に転送される。また、電圧ＰＡがハイレベル電圧であるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。このとき、電圧ＰＢはローレベル電圧であるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００２９】
時刻ｔ１〜ｔ２では、リセット用トランジスタ９がオンして浮遊拡散領域８が所定電位に初期設定される。
【００３０】
その後、時刻ｔ３になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下の信号電荷は、その隣の電圧Ｐ２が印加される転送電極６の直下に転送される。また、電圧ＰＢがハイレベル電圧になるため、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＢが印加される転送電極６ｂの直下に信号電荷が転送される。また、電圧ＰＡがローレベル電圧になるため、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に信号電荷が転送され、浮遊拡散領域８は転送された信号電荷に応じた電圧になる。
【００３１】
その後、時刻ｔ４〜ｔ５では、リセット用トランジスタ９がオンし、浮遊拡散領域８が所定電位に初期設定される。
【００３２】
その後、時刻ｔ６になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下の信号電荷は、電圧Ｐ１が印加される転送電極６の直下に転送される。また、電圧ＰＡがハイレベル電圧になるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。また、電圧ＰＢがローレベル電圧になるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送され、浮遊拡散領域８は転送された信号電荷に応じた電圧になる。
【００３３】
このように、図１のＣＣＤリニアイメージセンサを通常の解像度で使用する場合には、第１および第２のＣＣＤレジスタ３ａ，３ｂの転送周期の1/2の周期ごとに、リセット用トランジスタ９をオンする。これにより、第１および第２のＣＣＤレジスタ３ａ，３ｂ内を転送した信号電荷は、交互に出力回路５に送り出される。
【００３４】
次に、図５のグループＧ１に示すように、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出して、解像度を１／２にする例を説明する。
【００３５】
図７は、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出して解像度を１／２にする場合（図５のグループＧ１）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００３６】
この場合、リセット用トランジスタ９をリセットするタイミングが図６と異なっており、第１および第２のＣＣＤリニアイメージセンサの転送周期と同じ周期で、リセット用トランジスタ９をリセットする。
【００３７】
図７の時刻ｔ11〜ｔ12でリセット用トランジスタ９がオンして、浮遊拡散領域８は所定電圧に初期設定される。その後、時刻ｔ13になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下から、その隣の電圧Ｐ２が印加される転送電極６の直下に信号電荷が転送される。また、時刻ｔ13〜ｔ14では、電圧ＰＡがローレベル電圧、電圧ＰＢがハイレベル電圧であるため、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＢが印加される転送電極６ｂの直下に信号電荷が転送され、かつ、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に信号電荷が転送される。
【００３８】
その後、時刻ｔ14になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下から、その隣の電圧Ｐ１が印加される転送電極６の直下に信号電荷が転送される。また、時刻ｔ14〜ｔ15では、電圧ＰＢがローレベル電圧、電圧ＰＡがハイレベル電圧であるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送され、かつ、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００３９】
これにより、時刻ｔ15の直前では、浮遊容量Ｃ１には、電圧ＰＡ，ＰＢが印加される２つの転送電極６ａ，６ｂから転送された各信号電荷が蓄積される。すなわち、図５のグループＧ１で示す２つの感光画素１からの信号電荷が加算されて浮遊容量Ｃ１に蓄積される。
【００４０】
図８は、第１または第２の画素列２ｂ内の隣接する感光画素１を二つずつまとめて読み出して解像度を１／２にする場合（図５のグループＧ２）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００４１】
図８の時刻ｔ21〜ｔ22でリセット用トランジスタ９がオンすると、浮遊拡散領域８が所定電圧に初期設定される。その後、時刻ｔ22になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下から、その隣の電圧Ｐ１が印加される転送電極６の直下に信号電荷が転送される。
【００４２】
その後、時刻ｔ23になると、電圧ＰＡ，ＰＢがともにローレベル電圧になるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００４３】
その後、時刻ｔ24になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下から、その隣の電圧Ｐ２が印加される転送電極６の直下に信号電荷が転送される。
【００４４】
一方、時刻ｔ20〜ｔ25までは電圧ＰＡはローレベル電圧であるため、時刻ｔ25の直前には、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下には、２画素分の信号電荷が蓄積される。
【００４５】
時刻ｔ25になると、電圧ＰＡがハイレベル電圧になるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。また、この時点で、浮遊拡散領域８は所定電圧に初期化される。
【００４６】
その後、時刻ｔ27になると、電圧ＰＡがローレベル電圧になり、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に２画素分の信号電荷が転送される。
【００４７】
なお、このとき、第１のＣＣＤレジスタ３ａの最終段の転送電極６、および第２のＣＣＤレジスタ３ｂの最終段の転送電極６は、それぞれ第１および第２の加算部に対応する。
【００４８】
図９は、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を二つずつまとめて読み出して解像度を１／４にする場合（図５のグループＧ３）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００４９】
図９の時刻ｔ30〜ｔ33の間は、電圧ＰＡ，ＰＢがともにローレベル電圧であるため、第１および第２のＣＣＤレジスタ３ａ，３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＡ，ＰＢが印加される転送電極６には信号電荷は転送されず、最終段の転送電極６の直下に信号電荷が蓄積される。すなわち、時刻ｔ30〜ｔ33の間に、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下と、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下とに、それぞれ２画素分の信号電荷が蓄積される。
【００５０】
時刻ｔ33になると、電圧ＰＡ，ＰＢがともにハイレベル電圧になる。これにより、第１および第２のＣＣＤレジスタ３ａ，３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＡ，ＰＢが印加される転送電極６ａ，６ｂの直下にそれぞれ２画素分の信号電荷が転送される。また、このとき、リセット用トランジスタ９がオンし、浮遊拡散領域８は所定電圧に初期化される。
【００５１】
その後、時刻ｔ35になると、電圧ＰＡ，ＰＢがともにローレベル電圧になり、電圧ＰＡ，ＰＢが印加される転送電極６ａ，６ｂから出力回路５に計４画素分の信号電荷が転送される。
【００５２】
このように、解像度を１／４にする場合、第１および第２のＣＣＤレジスタ３ａ，３ｂ内の各感光画素１のサイズが４×４μｍ2とすると、４画素分ずつまとめて信号電荷を加算するため、感光画素１サイズの合計は４×４×４＝64μｍ2となり、サイズが８×８μｍ2の感光画素１を有するＣＣＤレジスタと同等の高い感度が得られる。
【００５３】
すなわち、本実施形態によれば、解像度を低下させても、感度が低下するおそれがない。
【００５４】
また、本実施形態では、第１および第２のＣＣＤレジスタ３ａ，３ｂの出力段と、出力回路５内の浮遊拡散領域８とで信号電荷の加算を行うため、低ノイズで信号期間の長い出力が得られる。すなわち、本実施形態の変形例として、第１および第２のＣＣＤレジスタ３ａ，３ｂから信号電荷が出力された後に、複数の信号画素を加算することも考えられるが、このようにするとノイズ成分も合わせて加算してしまうため、Ｓ／Ｎ比が悪くなってしまう。したがって、本実施形態のように、第１および第２のＣＣＤレジスタ３ａ，３ｂの出力段で信号電荷を加算すれば、ノイズ成分を加算するおそれがなくなり、Ｓ／Ｎ比が向上する。
【００５５】
ところで、本実施形態において、信号電荷を加算する場合と加算しない場合とで、信号電荷量が異なる場合は、信号電荷量に応じて、出力回路５のゲイン、速度、および消費電流等の特性を最適化することが望まれる。
【００５６】
図１０は信号電荷量に応じて出力回路５内のゲインを調整する機能をもった出力回路５の回路図である。図１０の出力回路５は、図４と同様にリセット用トランジスタ９、浮遊容量Ｃ１、ソースフォロワ回路１０ａ，１０ｂ、および電圧反転増幅回路１１を有する他に、新たな構成として、浮遊拡散領域８の容量値を調整するためのトランジスタ１２およびコンデンサＣ２と、電圧反転増幅回路１１のゲインを調整するためのトランジスタ１３を有する。
【００５７】
図１０の出力回路５では、トランジスタ１２のゲート電圧を制御することにより、浮遊拡散領域８の容量値を調整でき、かつ、トランジスタ１３のゲート電圧を制御することにより、電圧反転増幅回路１１のゲインを調整することができる。トランジスタ１２，１３のオン・オフ制御は、出力回路５内あるいはその外部に設けられる特性調整部（特性調整手段）１４により行う。
【００５８】
なお、図１０の出力回路５において、トランジスタ１２およびコンデンサＣ２と、トランジスタ１３とのうち、いずれか一方のみを設けてもよい。
【００５９】
上述した実施形態では、２画素分あるいは４画素分の信号電荷を加算する例を説明したが、４画素を越える信号電荷を加算することにより、解像度を１／４未満にしてもよい。
【００６０】
上述した実施形態では、ＣＣＤレジスタを有する固体撮像装置の例を説明したが、ＣＣＤレジスタの代わりにＭＯＳセンサを設けてもよい。
【００６１】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１の画素列の各感光画素を、第２の画素列の各感光画素に対して、半ピッチずつずらして配置するため、複数画素ずつまとめて信号電荷を読み出すことができ、解像度の切り替えが容易になる。また、解像度を低くしても、感度が低下しなくなる。
【００６２】
また、第１および第２の画素列の出力段で信号電荷の加算を行うため、ノイズ成分を誤って加算するおそれがなくなり、Ｓ／Ｎ比が向上する。
【００６３】
さらに、解像度を複数通りに切り替え可能とした場合には、解像度の選択に応じて、出力回路の電気的特性を調整できるようにしたため、出力回路の電気的特性を最適化することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施形態の平面図。
【図２】図１の一点鎖線部分を拡大した平面図。
【図３】図２のＡ−Ａ線断面図。
【図４】出力回路の内部構成を示す回路図。
【図５】解像度を低くした場合に同時に読み出される感光画素１の種類を示す図。
【図６】通常の解像度における電圧波形図。
【図７】１／２の解像度における電圧波形図。
【図８】１／２の解像度における電圧波形図。
【図９】１／４の解像度における電圧波形図。
【図１０】信号電荷量に応じて出力回路内のゲインを調整する機能をもった出力回路の回路図。
【図１１】従来のＣＣＤリニアイメージセンサの平面図。
【符号の説明】
１ 感光画素
２ａ 第１の画素列
２ｂ 第２の画素列
３ａ 第１のＣＣＤレジスタ
３ｂ 第２のＣＣＤレジスタ
４ａ 第１のシフトゲート
４ｂ 第２のシフトゲート
５ 出力回路
６ 転送電極
７ 電極ペア
８ 浮遊拡散領域
９ リセット用トランジスタ
１０ａ，１０ｂ ソースフォロワ回路
１１ 電圧反転増幅回路
１２，１３ トランジスタ
１４ 特性調整部
２０ 解像度調整部
【発明の属する技術分野】
本発明は、線状に配置された光電変換部を有する画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタを備えた固体撮像装置およびその制御方法に関する。
【０００２】
【従来の技術】
複数の光電変換部を線状に配置したＣＣＤリニアイメージセンサは、スキャナやデジタル複写機などに広く用いられている。
【０００３】
スキャナやデジタル複写機などは次第に解像度が高くなる傾向にあり、解像度が高くなると、画素数が多くなって画像読み取り時間が増加するといった問題や、メモリが大量に必要になる等の問題が生じる。また、解像度が高くなると、画素数が多くなり、必然的に画素サイズが小さくなってＳ／Ｎ比が劣化する等の問題が生じる。
【０００４】
【発明が解決しようとする課題】
図１１は従来のＣＣＤリニアイメージセンサの平面図である。図１１のＣＣＤリニアイメージセンサは、入射光に応じた信号電荷を発生するＰＮ接合フォトダイオード３１と、ＰＮ接合フォトダイオード３１からシフトゲート３２を介して転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタ３３と、ＣＣＤレジスタ３３から出力された信号電荷に応じた電圧を出力する出力回路３４とを備えている。
【０００５】
図１１のＣＣＤリニアイメージセンサでは、隣接する複数画素の信号電荷を加算することにより、解像度を低くすることができる。
【０００６】
例えば、図１１に示す従来のＣＣＤリニアイメージセンサの画素サイズが２μｍ×２μｍで、画素数が10000とすると、このセンサで隣接する４画素を加算すれば、解像度は１／４になる。同じ解像度を得るには、例えば、画素サイズが８μｍ×８μｍで、画素数が2500でもよい。
【０００７】
しかしながら、前者と後者を比べると、前者は、後者の１／４の感度しか得られない。このように、従来の解像度切換型のＣＣＤリニアイメージセンサは、解像度を低くしたときの感度が、元々解像度の低いＣＣＤリニアイメージセンサよりも低くなるという問題があった。
【０００８】
本発明は、このような点に鑑みてなされたものであり、その目的は、解像度を低くしても高い感度を得ることができる固体撮像装置を提供することにある。
【０００９】
本発明の一態様では、入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第１の画素列と、
前記第１の画素列に隣接して配置され、入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第２の画素列と、
前記第１および第２の画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、を備えた固体撮像装置において、
前記第１および第２の画素列内の各感光画素は、列方向に略等しいピッチで配置され、
前記第１の画素列の各感光画素の列方向中心位置と、前記第２の画素列の各感光画素の列方向中心位置とは、前記ピッチの略１／２ずつずれており、
前記第１の画素列内の隣接する複数の感光画素と、前記第２の画素列内の隣接する複数の感光画素とから出力された各信号電荷を互いに加算する加算手段を備え、
前記第１および第２の画素列間の距離を、前記ピッチに略等しくしたことを特徴とする固体撮像装置が提供される。
【００１０】
本発明の一態様では、第１の画素列の各感光画素を、第２の画素列の各感光画素に対して、半ピッチずつずらして配置するため、隣接する複数の感光画素からの信号電荷を加算して出力することにより、容易に解像度を変更することができる。また、解像度を低くしても、感度が低下するおそれがなくなる。
【００１１】
また、本発明の一態様では、第１および第２の画素列間の距離を、第１および第２の画素列の列方向のピッチと略等しくするため、多数の画素列を密着配置することができる。
【００１２】
また、本発明の一態様では、第１および第２の画素列のそれぞれに対応して、第１および第２のＣＣＤレジスタ部を設けるため、各画素列からの信号電荷を効率よく転送でき、転送速度の高速化が図れる。
【００１３】
また、本発明の一態様では、第１および第２のＣＣＤレジスタ部の最終段にそれぞれ第１および第２の加算部を設けるため、各ＣＣＤレジスタ部で転送された隣接する２画素分ずつの信号電荷を、各加算部で加算することができる。また、第１おおび第２の加算部で加算された信号電荷を出力部に転送するため、出力部は、４画素分の信号電荷を加算した信号電荷に応じた電圧を出力することができる。
【００１４】
また、本発明の一態様では、第１および第２のＣＣＤレジスタの転送周期の２倍の周期で浮遊拡散領域の電位を初期化するようにしたため、４画素分ずつまとめて信号電荷を加算出力することができ、解像度を１／４にすることができる。
【００１５】
また、本発明の一態様では、解像度選択手段の選択結果に応じて、出力部の電気的特性を最適化することができる。
【００１６】
【発明の実施の形態】
以下、本発明に係る固体撮像装置について、図面を参照しながら具体的に説明する。
【００１７】
（第１の実施形態）
図１は本発明に係る固体撮像装置の第１の実施形態の平面図である。図１の固体撮像装置は、入射光に応じた信号電荷を発生する複数の感光画素１をそれぞれ一列に配置した第１および第２の画素列２ａ，２ｂと、第１の画素列２ａから出力された信号電荷を所定の方向に順次転送する第１のＣＣＤレジスタ（第１のＣＣＤレジスタ部）３ａと、第１の画素列２ａから第１のＣＣＤレジスタ３ａに信号電荷を転送する第１のシフトゲート４ａと、第２の画素列２ｂから出力された信号電荷を所定の方向に順次転送する第２のＣＣＤレジスタ（第２のＣＣＤレジスタ部）３ｂと、第２の画素列２ｂから第２のＣＣＤレジスタ３ｂに信号電荷を転送する第２のシフトゲート４ｂと、第１および第２のＣＣＤレジスタ３ａ，３ｂから出力された信号電荷に応じた電圧を出力する出力回路（出力部）５と、解像度の切換指示を行う解像度調整部（解像度選択手段）２０とを備えている。解像度調整部２０は、">２０とを備えている。解像度調整部２０は、固体撮像装置の外部に設けてもよい。
【００１８】
第１および第２の画素列２ａ，２ｂ内の各感光画素は、例えば、４×４μｍ2の画素サイズであり、各画素列の画素数は、例えば5000画素である。
【００１９】
図２は図１の一点鎖線部分を拡大した平面図、図３は図２のＡ−Ａ線断面図である。図示のように、第１および第２の画素列２ａ，２ｂ内の各感光画素１は、画素列方向に略等しいピッチＬ１で配置され、第１の画素列２ａ内の各感光画素１の列方向中心位置と、第２の画素列２ｂ内の各感光画素１の列方向中心位置とは、略１／２ピッチずつ互いにずれている。すなわち、第１および第２の画素列２ａ，２ｂを構成する各感光画素１は、千鳥状に配置されている。
【００２０】
第１および第２の画素列２ａ，２ｂ間の距離には特に制限はなく、例えば、第１および第２の画素列２ａ，２ｂ間の距離は、上述したピッチに略等しく設定される。
【００２１】
第１および第２のＣＣＤレジスタ３ａ，３ｂはそれぞれ、図２に示すように、一列に配置された複数の転送電極６を備えており、隣接する２つの転送電極６は一つの電極ペア７を構成している。電極ペア７を構成する各転送電極６には図３に示すように同一の電圧が印加され、隣接する電極ペア７の一方には電圧Ｐ１が印加され、他方には電圧Ｐ２が印加される。
【００２２】
また、第１のＣＣＤレジスタ３ａの出力段には、電圧ＰＡが印加される転送電極６ａが設けられ、第２のＣＣＤレジスタ３ｂの出力段には、電圧ＰＢが印加される転送電極６ｂが設けられている。
【００２３】
図４は出力回路５の内部構成を示す回路図である。図示のように、出力回路５は、第１および第２のＣＣＤレジスタ３ａ，３ｂから出力された信号電荷が蓄積される浮遊容量Ｃ１と、浮遊容量Ｃ１の電荷量に応じて電位が変化する浮遊拡散領域８と、浮遊拡散領域８を所定電位に初期設定するリセット用スイッチング素子９と、浮遊拡散領域８およびリセット用スイッチング素子９の後段に接続されるソースフォロワ回路１０ａ，１０ｂと、ソースフォロワ回路１０ａ，１０ｂの間に接続される電圧反転増幅回路１１と、を有する。なお、上述した転送電極６ａ，６ｂと出力回路５は、加算手段に対応する。
【００２４】
本実施形態は、転送電極６の結線を変更することなく、通常の解像度と、１／２の解像度と、１／４の解像度とを任意に切り換えることができ、かつ、解像度を低くしても感度が低下しないようにしたことを特徴とする。
【００２５】
図５は解像度を低くした場合に同時に読み出される感光画素１の種類を示す図である。解像度を１／２にする場合には、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出す場合（グループＧ１）と、第１または第２の画素列２ｂ内の隣接する感光画素１を二つずつまとめて読み出す場合（グループＧ２）との２通りがある。
【００２６】
また、解像度を１／４にする場合には、グループＧ３のように、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を二つずつまとめて読み出す。
【００２７】
図６は、図１のＣＣＤリニアイメージセンサを通常の解像度で使用する場合の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００２８】
時刻ｔ０〜ｔ１までは、電圧Ｐ２が印加される転送電極６の直下の信号電荷は、その隣の電圧Ｐ１が印加される転送電極６の直下に転送される。また、電圧ＰＡがハイレベル電圧であるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。このとき、電圧ＰＢはローレベル電圧であるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００２９】
時刻ｔ１〜ｔ２では、リセット用トランジスタ９がオンして浮遊拡散領域８が所定電位に初期設定される。
【００３０】
その後、時刻ｔ３になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下の信号電荷は、その隣の電圧Ｐ２が印加される転送電極６の直下に転送される。また、電圧ＰＢがハイレベル電圧になるため、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＢが印加される転送電極６ｂの直下に信号電荷が転送される。また、電圧ＰＡがローレベル電圧になるため、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に信号電荷が転送され、浮遊拡散領域８は転送された信号電荷に応じた電圧になる。
【００３１】
その後、時刻ｔ４〜ｔ５では、リセット用トランジスタ９がオンし、浮遊拡散領域８が所定電位に初期設定される。
【００３２】
その後、時刻ｔ６になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下の信号電荷は、電圧Ｐ１が印加される転送電極６の直下に転送される。また、電圧ＰＡがハイレベル電圧になるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。また、電圧ＰＢがローレベル電圧になるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送され、浮遊拡散領域８は転送された信号電荷に応じた電圧になる。
【００３３】
このように、図１のＣＣＤリニアイメージセンサを通常の解像度で使用する場合には、第１および第２のＣＣＤレジスタ３ａ，３ｂの転送周期の1/2の周期ごとに、リセット用トランジスタ９をオンする。これにより、第１および第２のＣＣＤレジスタ３ａ，３ｂ内を転送した信号電荷は、交互に出力回路５に送り出される。
【００３４】
次に、図５のグループＧ１に示すように、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出して、解像度を１／２にする例を説明する。
【００３５】
図７は、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を一つずつまとめて読み出して解像度を１／２にする場合（図５のグループＧ１）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００３６】
この場合、リセット用トランジスタ９をリセットするタイミングが図６と異なっており、第１および第２のＣＣＤリニアイメージセンサの転送周期と同じ周期で、リセット用トランジスタ９をリセットする。
【００３７】
図７の時刻ｔ11〜ｔ12でリセット用トランジスタ９がオンして、浮遊拡散領域８は所定電圧に初期設定される。その後、時刻ｔ13になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下から、その隣の電圧Ｐ２が印加される転送電極６の直下に信号電荷が転送される。また、時刻ｔ13〜ｔ14では、電圧ＰＡがローレベル電圧、電圧ＰＢがハイレベル電圧であるため、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＢが印加される転送電極６ｂの直下に信号電荷が転送され、かつ、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に信号電荷が転送される。
【００３８】
その後、時刻ｔ14になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下から、その隣の電圧Ｐ１が印加される転送電極６の直下に信号電荷が転送される。また、時刻ｔ14〜ｔ15では、電圧ＰＢがローレベル電圧、電圧ＰＡがハイレベル電圧であるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送され、かつ、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００３９】
これにより、時刻ｔ15の直前では、浮遊容量Ｃ１には、電圧ＰＡ，ＰＢが印加される２つの転送電極６ａ，６ｂから転送された各信号電荷が蓄積される。すなわち、図５のグループＧ１で示す２つの感光画素１からの信号電荷が加算されて浮遊容量Ｃ１に蓄積される。
【００４０】
図８は、第１または第２の画素列２ｂ内の隣接する感光画素１を二つずつまとめて読み出して解像度を１／２にする場合（図５のグループＧ２）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００４１】
図８の時刻ｔ21〜ｔ22でリセット用トランジスタ９がオンすると、浮遊拡散領域８が所定電圧に初期設定される。その後、時刻ｔ22になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ２が印加される転送電極６の直下から、その隣の電圧Ｐ１が印加される転送電極６の直下に信号電荷が転送される。
【００４２】
その後、時刻ｔ23になると、電圧ＰＡ，ＰＢがともにローレベル電圧になるため、電圧ＰＢが印加される転送電極６ｂの直下から出力回路５に信号電荷が転送される。
【００４３】
その後、時刻ｔ24になると、電圧Ｐ１，Ｐ２の電圧レベルが反転し、電圧Ｐ１が印加される転送電極６の直下から、その隣の電圧Ｐ２が印加される転送電極６の直下に信号電荷が転送される。
【００４４】
一方、時刻ｔ20〜ｔ25までは電圧ＰＡはローレベル電圧であるため、時刻ｔ25の直前には、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下には、２画素分の信号電荷が蓄積される。
【００４５】
時刻ｔ25になると、電圧ＰＡがハイレベル電圧になるため、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下から、その隣の電圧ＰＡが印加される転送電極６ａの直下に信号電荷が転送される。また、この時点で、浮遊拡散領域８は所定電圧に初期化される。
【００４６】
その後、時刻ｔ27になると、電圧ＰＡがローレベル電圧になり、電圧ＰＡが印加される転送電極６ａの直下から出力回路５に２画素分の信号電荷が転送される。
【００４７】
なお、このとき、第１のＣＣＤレジスタ３ａの最終段の転送電極６、および第２のＣＣＤレジスタ３ｂの最終段の転送電極６は、それぞれ第１および第２の加算部に対応する。
【００４８】
図９は、第１および第２の画素列２ａ，２ｂ内の隣接する感光画素１を二つずつまとめて読み出して解像度を１／４にする場合（図５のグループＧ３）の、電圧Ｐ１，Ｐ２，ＰＡ，ＰＢと、リセット用トランジスタ９のゲート電圧ＲＳと、出力回路５の出力電圧ＯＳとの各電圧波形図である。
【００４９】
図９の時刻ｔ30〜ｔ33の間は、電圧ＰＡ，ＰＢがともにローレベル電圧であるため、第１および第２のＣＣＤレジスタ３ａ，３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＡ，ＰＢが印加される転送電極６には信号電荷は転送されず、最終段の転送電極６の直下に信号電荷が蓄積される。すなわち、時刻ｔ30〜ｔ33の間に、第１のＣＣＤレジスタ３ａの最終段の転送電極６の直下と、第２のＣＣＤレジスタ３ｂの最終段の転送電極６の直下とに、それぞれ２画素分の信号電荷が蓄積される。
【００５０】
時刻ｔ33になると、電圧ＰＡ，ＰＢがともにハイレベル電圧になる。これにより、第１および第２のＣＣＤレジスタ３ａ，３ｂの最終段の転送電極６の直下から、その隣の電圧ＰＡ，ＰＢが印加される転送電極６ａ，６ｂの直下にそれぞれ２画素分の信号電荷が転送される。また、このとき、リセット用トランジスタ９がオンし、浮遊拡散領域８は所定電圧に初期化される。
【００５１】
その後、時刻ｔ35になると、電圧ＰＡ，ＰＢがともにローレベル電圧になり、電圧ＰＡ，ＰＢが印加される転送電極６ａ，６ｂから出力回路５に計４画素分の信号電荷が転送される。
【００５２】
このように、解像度を１／４にする場合、第１および第２のＣＣＤレジスタ３ａ，３ｂ内の各感光画素１のサイズが４×４μｍ2とすると、４画素分ずつまとめて信号電荷を加算するため、感光画素１サイズの合計は４×４×４＝64μｍ2となり、サイズが８×８μｍ2の感光画素１を有するＣＣＤレジスタと同等の高い感度が得られる。
【００５３】
すなわち、本実施形態によれば、解像度を低下させても、感度が低下するおそれがない。
【００５４】
また、本実施形態では、第１および第２のＣＣＤレジスタ３ａ，３ｂの出力段と、出力回路５内の浮遊拡散領域８とで信号電荷の加算を行うため、低ノイズで信号期間の長い出力が得られる。すなわち、本実施形態の変形例として、第１および第２のＣＣＤレジスタ３ａ，３ｂから信号電荷が出力された後に、複数の信号画素を加算することも考えられるが、このようにするとノイズ成分も合わせて加算してしまうため、Ｓ／Ｎ比が悪くなってしまう。したがって、本実施形態のように、第１および第２のＣＣＤレジスタ３ａ，３ｂの出力段で信号電荷を加算すれば、ノイズ成分を加算するおそれがなくなり、Ｓ／Ｎ比が向上する。
【００５５】
ところで、本実施形態において、信号電荷を加算する場合と加算しない場合とで、信号電荷量が異なる場合は、信号電荷量に応じて、出力回路５のゲイン、速度、および消費電流等の特性を最適化することが望まれる。
【００５６】
図１０は信号電荷量に応じて出力回路５内のゲインを調整する機能をもった出力回路５の回路図である。図１０の出力回路５は、図４と同様にリセット用トランジスタ９、浮遊容量Ｃ１、ソースフォロワ回路１０ａ，１０ｂ、および電圧反転増幅回路１１を有する他に、新たな構成として、浮遊拡散領域８の容量値を調整するためのトランジスタ１２およびコンデンサＣ２と、電圧反転増幅回路１１のゲインを調整するためのトランジスタ１３を有する。
【００５７】
図１０の出力回路５では、トランジスタ１２のゲート電圧を制御することにより、浮遊拡散領域８の容量値を調整でき、かつ、トランジスタ１３のゲート電圧を制御することにより、電圧反転増幅回路１１のゲインを調整することができる。トランジスタ１２，１３のオン・オフ制御は、出力回路５内あるいはその外部に設けられる特性調整部（特性調整手段）１４により行う。
【００５８】
なお、図１０の出力回路５において、トランジスタ１２およびコンデンサＣ２と、トランジスタ１３とのうち、いずれか一方のみを設けてもよい。
【００５９】
上述した実施形態では、２画素分あるいは４画素分の信号電荷を加算する例を説明したが、４画素を越える信号電荷を加算することにより、解像度を１／４未満にしてもよい。
【００６０】
上述した実施形態では、ＣＣＤレジスタを有する固体撮像装置の例を説明したが、ＣＣＤレジスタの代わりにＭＯＳセンサを設けてもよい。
【００６１】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１の画素列の各感光画素を、第２の画素列の各感光画素に対して、半ピッチずつずらして配置するため、複数画素ずつまとめて信号電荷を読み出すことができ、解像度の切り替えが容易になる。また、解像度を低くしても、感度が低下しなくなる。
【００６２】
また、第１および第２の画素列の出力段で信号電荷の加算を行うため、ノイズ成分を誤って加算するおそれがなくなり、Ｓ／Ｎ比が向上する。
【００６３】
さらに、解像度を複数通りに切り替え可能とした場合には、解像度の選択に応じて、出力回路の電気的特性を調整できるようにしたため、出力回路の電気的特性を最適化することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施形態の平面図。
【図２】図１の一点鎖線部分を拡大した平面図。
【図３】図２のＡ−Ａ線断面図。
【図４】出力回路の内部構成を示す回路図。
【図５】解像度を低くした場合に同時に読み出される感光画素１の種類を示す図。
【図６】通常の解像度における電圧波形図。
【図７】１／２の解像度における電圧波形図。
【図８】１／２の解像度における電圧波形図。
【図９】１／４の解像度における電圧波形図。
【図１０】信号電荷量に応じて出力回路内のゲインを調整する機能をもった出力回路の回路図。
【図１１】従来のＣＣＤリニアイメージセンサの平面図。
【符号の説明】
１ 感光画素
２ａ 第１の画素列
２ｂ 第２の画素列
３ａ 第１のＣＣＤレジスタ
３ｂ 第２のＣＣＤレジスタ
４ａ 第１のシフトゲート
４ｂ 第２のシフトゲート
５ 出力回路
６ 転送電極
７ 電極ペア
８ 浮遊拡散領域
９ リセット用トランジスタ
１０ａ，１０ｂ ソースフォロワ回路
１１ 電圧反転増幅回路
１２，１３ トランジスタ
１４ 特性調整部
２０ 解像度調整部
Claims (5)
- 入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第１の画素列と、
前記第１の画素列に隣接して配置され、入射光に応じた信号電荷を発生する複数の感光画素を一列に配置した第２の画素列と、
前記第１および第２の画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、を備えた固体撮像装置において、
前記第１および第２の画素列内の各感光画素は、列方向に略等しいピッチで配置され、
前記第１の画素列の各感光画素の列方向中心位置と、前記第２の画素列の各感光画素の列方向中心位置とは、前記ピッチの略１／２ずつずれており、
前記第１の画素列内の隣接する複数の感光画素と、前記第２の画素列内の隣接する複数の感光画素とから出力された各信号電荷を互いに加算する加算手段を備え、
前記第１および第２の画素列間の距離を、前記ピッチに略等しくしたことを特徴とする固体撮像装置。 - 前記ＣＣＤレジスタは、
前記第１の画素列に沿って配置され、前記第１の画素列から出力された各信号電荷を所定の方向に順次転送する第１のＣＣＤレジスタ部と、
前記第２の画素列に沿って配置され、前記第２の画素列から出力された各信号電荷を所定の方向に順次転送する第２のＣＣＤレジスタ部と、を備え、
前記加算手段は、前記第１のＣＣＤレジスタ部から出力される、前記第１の画素列内の隣接する２つの感光画素からの信号電荷と、前記第２のＣＣＤレジスタ部から出力される、前記第２の画素列内の隣接する２つの感光画素からの信号電荷とを加算することを特徴とする請求項１に記載の固体撮像装置。 - 前記加算手段は、
前記第１のＣＣＤレジスタ部の転送周期の２倍の周期ごとに前記第１のＣＣＤレジスタ部で転送された信号電荷を加算する第１の加算部、および前記第２のＣＣＤレジスタ部の転送周期の２倍の周期ごとに前記第２のＣＣＤレジスタ部で転送された信号電荷を加算する第２の加算部からの各出力を加算した信号電荷に応じた電圧を出力する出力部を有することを特徴とする請求項２に記載の固体撮像装置。 - 前記出力部は、
前記第１および第２の加算部からの各出力を加算した信号電荷の電荷量に応じて電位が変化する浮遊拡散領域と、
前記浮遊拡散領域を所定電位に初期設定するリセット用スイッチング素子と、を有し、
前記第１および第２のＣＣＤレジスタは、互いに同一の転送周期で信号電荷を転送し、
前記リセット用スイッチング素子は、前記第１および第２のＣＣＤレジスタの転送周期の２倍の周期で前記浮遊拡散領域の電位を初期化することを特徴とする請求項３に記載の固体撮像装置。 - 前記加算手段で加算する対象となる感光画素の種類を複数通りの中から任意に選択可能な解像度選択手段を備え、
前記解像度選択手段の選択結果に応じて、前記出力部の電気的特性を調整することを特徴とする請求項３または４に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34004199A JP4127942B2 (ja) | 1999-11-30 | 1999-11-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34004199A JP4127942B2 (ja) | 1999-11-30 | 1999-11-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001157115A JP2001157115A (ja) | 2001-06-08 |
| JP4127942B2 true JP4127942B2 (ja) | 2008-07-30 |
Family
ID=18333177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34004199A Expired - Fee Related JP4127942B2 (ja) | 1999-11-30 | 1999-11-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127942B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471327B2 (en) * | 2004-01-21 | 2008-12-30 | Xerox Corporation | Image sensor array with variable resolution and high-speed output |
-
1999
- 1999-11-30 JP JP34004199A patent/JP4127942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001157115A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| JP5664175B2 (ja) | 固体撮像装置とその駆動方法、及び電子機器 | |
| US8614757B2 (en) | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| KR20000048439A (ko) | 활성 화소 센서 및 그 제조 방법 | |
| JP2004273759A (ja) | 固体撮像装置 | |
| JP2003258228A (ja) | 光電変換装置及び撮像装置 | |
| JP2013031226A (ja) | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル | |
| TWI514873B (zh) | 具有減低井彈回之影像感測器 | |
| JP2018191041A (ja) | 光電変換装置及びその駆動方法 | |
| JP4051034B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US20090079856A1 (en) | Solid-state imaging device and driving method therefor | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| JP2003110940A (ja) | 固体撮像装置 | |
| JP2000324397A (ja) | 固体撮像素子 | |
| JP4127942B2 (ja) | 固体撮像装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP2016111376A (ja) | 撮像装置、撮像システム、及び撮像装置の駆動方法 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JPH044682A (ja) | 光電変換装置 | |
| JP6643656B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |