JP3155877B2 - 固体撮像装置及びその電荷転送方法 - Google Patents
固体撮像装置及びその電荷転送方法Info
- Publication number
- JP3155877B2 JP3155877B2 JP34221793A JP34221793A JP3155877B2 JP 3155877 B2 JP3155877 B2 JP 3155877B2 JP 34221793 A JP34221793 A JP 34221793A JP 34221793 A JP34221793 A JP 34221793A JP 3155877 B2 JP3155877 B2 JP 3155877B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- register
- signal
- ccd
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 238000007599 discharging Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多線ＣＣＤレジスト構
造を有し、レジスタ間転送時において電荷の取り残しが
発生しても信号出力の補正が容易に行える固体撮像装置
に関するものである。
造を有し、レジスタ間転送時において電荷の取り残しが
発生しても信号出力の補正が容易に行える固体撮像装置
に関するものである。
【０００２】
【従来の技術】現在、様々な画像読取装置にＣＣＤイメ
ージセンサが使用されている。ＣＣＤリニアイメージセ
ンサを例に説明すると、一般に、図３２に示すように入
射光量に応じて信号電荷を発生する一次元状に配列され
た画素列１と、画素列で発生した信号電荷を出力部へ転
送し電荷結合素子（ＣＣＤ）からなる電荷転送部３と、
画素から信号電荷を電荷転送部３へ転送するシフトゲー
ト２と、信号電荷を適当な電圧信号に変換する出力部４
から構成されている。近年画像読取装置の高解像度、高
速化が進み、ＣＣＤイメージセンサに対しても、高解像
度化、高速化が強く求められている。これを解決する方
法として、図３３に示す多線ＣＣＤレジスタ構造のイメ
ージセンサがある。図は、半導体基板に形成されたこの
イメージセンサの概略平面図である。例えば、奇数番目
の画素１からの信号電荷は、外側のＣＣＤレジスタ６へ
移され、偶数番目の画素１からの信号電荷は、内側のＣ
ＣＤレジスタ３へ移される。これら信号電荷は、各々Ｃ
ＣＤレジスタ３、６内を転送されて出力バッファ４、７
を介して外部に出力される。従って、同一ピッチのＣＣ
Ｄレジスタを用いる場合に、２倍の信号電荷を運べるこ
とになるので、２倍のピッチで画素を配列することがで
きるので画素の配列密度が向上する。
ージセンサが使用されている。ＣＣＤリニアイメージセ
ンサを例に説明すると、一般に、図３２に示すように入
射光量に応じて信号電荷を発生する一次元状に配列され
た画素列１と、画素列で発生した信号電荷を出力部へ転
送し電荷結合素子（ＣＣＤ）からなる電荷転送部３と、
画素から信号電荷を電荷転送部３へ転送するシフトゲー
ト２と、信号電荷を適当な電圧信号に変換する出力部４
から構成されている。近年画像読取装置の高解像度、高
速化が進み、ＣＣＤイメージセンサに対しても、高解像
度化、高速化が強く求められている。これを解決する方
法として、図３３に示す多線ＣＣＤレジスタ構造のイメ
ージセンサがある。図は、半導体基板に形成されたこの
イメージセンサの概略平面図である。例えば、奇数番目
の画素１からの信号電荷は、外側のＣＣＤレジスタ６へ
移され、偶数番目の画素１からの信号電荷は、内側のＣ
ＣＤレジスタ３へ移される。これら信号電荷は、各々Ｃ
ＣＤレジスタ３、６内を転送されて出力バッファ４、７
を介して外部に出力される。従って、同一ピッチのＣＣ
Ｄレジスタを用いる場合に、２倍の信号電荷を運べるこ
とになるので、２倍のピッチで画素を配列することがで
きるので画素の配列密度が向上する。
【０００３】図３４〜図３６は、図３３に示す半導体基
板に形成されたイメージセンサの数画素部分の拡大平面
図である。そして、イメージセンサを拡大してその要部
を示す平面図を図３９に記載し、レジスタの所定の１つ
の信号電荷を転送する転送時刻t1〜t5の間の駆動タイミ
ングを図３８に示す。シフトゲート２及びトランスファ
ゲ−ト５は、それぞれ専用の駆動パルス線ＳＨ、ＴＧに
接続され、ＣＣＤレジスタ３、６には、駆動パルス線Ｐ
１、Ｐ２が、その整列している転送電極に交互に接続し
ている。まず、時刻ｔ１で信号電荷２１は、画素１に蓄
積されている。次ぎに時刻ｔ２になるとシフトゲート２
にパルス電圧が加わってゲートが開き、信号電荷は、画
素１からシフトゲート２へ移動する。次に、信号電荷
は、時刻ｔ３では、ＣＣＤレジスタ３１、３２の下へ移
動する。次に、時刻ｔ４でＣＣＤレジスタ３１の信号電
荷のみトランスファゲート５の下に移動し、時刻ｔ５で
ＣＣＤレジスタ６１へ移される。その後、ＣＣＤレジス
タ３１とＣＣＤレジスタ６１の信号電荷は、２相パルス
Ｐ１、Ｐ２によりＣＣＤレジスタ内を転送されて出力バ
ッファ４、７から外部に出力される。この構造では、複
数のＣＣＤレジスタ３、６で同時に信号を読み出すため
出力速度が速く、また、同じＣＣＤレジスタのピッチに
対してレジスタの本数倍だけの画素が設けられるので、
高解像度にも有利である。
板に形成されたイメージセンサの数画素部分の拡大平面
図である。そして、イメージセンサを拡大してその要部
を示す平面図を図３９に記載し、レジスタの所定の１つ
の信号電荷を転送する転送時刻t1〜t5の間の駆動タイミ
ングを図３８に示す。シフトゲート２及びトランスファ
ゲ−ト５は、それぞれ専用の駆動パルス線ＳＨ、ＴＧに
接続され、ＣＣＤレジスタ３、６には、駆動パルス線Ｐ
１、Ｐ２が、その整列している転送電極に交互に接続し
ている。まず、時刻ｔ１で信号電荷２１は、画素１に蓄
積されている。次ぎに時刻ｔ２になるとシフトゲート２
にパルス電圧が加わってゲートが開き、信号電荷は、画
素１からシフトゲート２へ移動する。次に、信号電荷
は、時刻ｔ３では、ＣＣＤレジスタ３１、３２の下へ移
動する。次に、時刻ｔ４でＣＣＤレジスタ３１の信号電
荷のみトランスファゲート５の下に移動し、時刻ｔ５で
ＣＣＤレジスタ６１へ移される。その後、ＣＣＤレジス
タ３１とＣＣＤレジスタ６１の信号電荷は、２相パルス
Ｐ１、Ｐ２によりＣＣＤレジスタ内を転送されて出力バ
ッファ４、７から外部に出力される。この構造では、複
数のＣＣＤレジスタ３、６で同時に信号を読み出すため
出力速度が速く、また、同じＣＣＤレジスタのピッチに
対してレジスタの本数倍だけの画素が設けられるので、
高解像度にも有利である。
【０００４】
【発明が解決しようとする課題】図３４乃至図３６を参
照して信号電荷の転送方法を詳細に説明する。ＣＣＤレ
ジスタ３、６は、パルス電圧Ｐ１、Ｐ２が印加される２
相駆動構造で、レジスタ間にレジスタ間の電荷転送を行
うトランスファ電極５が設けられている。まず、図３４
に示すように１つおきに画素からシフトゲート２を開い
て、信号電荷をレジスタ３に移す。次に、図３５でトラ
ンスファゲート５を開き電荷をＣＣＤレジスタ３からＣ
ＣＤレジスタ６へ移す。最後に、図３６でシフトゲート
２を開き、残りの画素から電荷をＣＣＤレジスタ３へ転
送する。その後、レジスタ中を出力部へ信号電荷を転送
する。
照して信号電荷の転送方法を詳細に説明する。ＣＣＤレ
ジスタ３、６は、パルス電圧Ｐ１、Ｐ２が印加される２
相駆動構造で、レジスタ間にレジスタ間の電荷転送を行
うトランスファ電極５が設けられている。まず、図３４
に示すように１つおきに画素からシフトゲート２を開い
て、信号電荷をレジスタ３に移す。次に、図３５でトラ
ンスファゲート５を開き電荷をＣＣＤレジスタ３からＣ
ＣＤレジスタ６へ移す。最後に、図３６でシフトゲート
２を開き、残りの画素から電荷をＣＣＤレジスタ３へ転
送する。その後、レジスタ中を出力部へ信号電荷を転送
する。
【０００５】しかしながら、この多線ＣＣＤレジスタ構
造では、レジスタ間を信号電荷を転送する際に転送残り
が発生し易い（図３５の中央の電荷）。この取り残し電
荷は画像欠陥となって特性上の致命的な欠陥となる。取
り残し量は、信号電荷が所定の量以上のとき一定量取り
残される性質があるため、正常電荷８、取り残しがある
電荷９、取り残し電荷が加算された電荷１０の信号電荷
量とレジスタ間転送後の電荷量は図３７のような関係に
なる。したがって、信号電荷量が小さいとき非線形の特
性となるため信号処理で補正することも難しい。図３７
は、出力電荷量の信号電荷量依存性を示す特性図であ
り、縦軸に出力、横軸に信号電荷量を示している。本発
明は、この様な事情によりなされたものであり、多線Ｃ
ＣＤレジスタ構造を有し、レジスタ間転送時において電
荷の取り残しがあっても、信号出力の補正を容易に行っ
たり、見かけ上の電荷の取り残しを無くしたりすること
が可能な固体撮像装置を提供する。
造では、レジスタ間を信号電荷を転送する際に転送残り
が発生し易い（図３５の中央の電荷）。この取り残し電
荷は画像欠陥となって特性上の致命的な欠陥となる。取
り残し量は、信号電荷が所定の量以上のとき一定量取り
残される性質があるため、正常電荷８、取り残しがある
電荷９、取り残し電荷が加算された電荷１０の信号電荷
量とレジスタ間転送後の電荷量は図３７のような関係に
なる。したがって、信号電荷量が小さいとき非線形の特
性となるため信号処理で補正することも難しい。図３７
は、出力電荷量の信号電荷量依存性を示す特性図であ
り、縦軸に出力、横軸に信号電荷量を示している。本発
明は、この様な事情によりなされたものであり、多線Ｃ
ＣＤレジスタ構造を有し、レジスタ間転送時において電
荷の取り残しがあっても、信号出力の補正を容易に行っ
たり、見かけ上の電荷の取り残しを無くしたりすること
が可能な固体撮像装置を提供する。
【０００６】
【課題を解決するための手段】本発明は、レジスタ間転
送時にファットゼロ電荷をＣＣＤレジスタに注入し、フ
ァットゼロ電荷と信号電荷を合わせてレジスタ間転送を
行い、信号電荷のレジスタ間転送の前にファットゼロ電
荷をレジスタ間転送し、ファットゼロ電荷のみをレジス
タ間転送したときの転送残り電荷を検出しそれに応じた
量の信号補正を行い或いは信号電荷をレジスタ間転送す
る直前にそれ以前のレジスタ間転送で取り残された電荷
を排出するなどの転送取り残し電荷排出手段を設けたこ
とを特徴としている。即ち、本発明の固体撮像装置は、
半導体基板と、前記半導体基板に設けられた入射光を信
号電荷に変換する複数の感光画素と、前記半導体基板に
形成され、前記感光画素に発生する信号電荷を転送する
複数の転送電極を有し、かつ、互いに並列に配列された
複数のＣＣＤレジスタと、前記ＣＣＤレジスタ間に配置
され、この複数のＣＣＤレジスタの内の所定のＣＣＤレ
ジスタ内の信号電荷を隣接するＣＣＤレジスタへ転送す
るレジスタ間転送部と、前記半導体基板に形成されたフ
ァットゼロ電荷供給手段とを備え、前記ファットゼロ電
荷供給手段は所定の信号電荷をレジスタ間転送する際に
この信号電荷にファットゼロ電荷を加えることを特徴と
している。
送時にファットゼロ電荷をＣＣＤレジスタに注入し、フ
ァットゼロ電荷と信号電荷を合わせてレジスタ間転送を
行い、信号電荷のレジスタ間転送の前にファットゼロ電
荷をレジスタ間転送し、ファットゼロ電荷のみをレジス
タ間転送したときの転送残り電荷を検出しそれに応じた
量の信号補正を行い或いは信号電荷をレジスタ間転送す
る直前にそれ以前のレジスタ間転送で取り残された電荷
を排出するなどの転送取り残し電荷排出手段を設けたこ
とを特徴としている。即ち、本発明の固体撮像装置は、
半導体基板と、前記半導体基板に設けられた入射光を信
号電荷に変換する複数の感光画素と、前記半導体基板に
形成され、前記感光画素に発生する信号電荷を転送する
複数の転送電極を有し、かつ、互いに並列に配列された
複数のＣＣＤレジスタと、前記ＣＣＤレジスタ間に配置
され、この複数のＣＣＤレジスタの内の所定のＣＣＤレ
ジスタ内の信号電荷を隣接するＣＣＤレジスタへ転送す
るレジスタ間転送部と、前記半導体基板に形成されたフ
ァットゼロ電荷供給手段とを備え、前記ファットゼロ電
荷供給手段は所定の信号電荷をレジスタ間転送する際に
この信号電荷にファットゼロ電荷を加えることを特徴と
している。
【０００７】前記ファットゼロ電荷供給手段は、前記電
荷転送部に接続する電荷入力電極と電荷入力ドレイン領
域からなるようにしても良い。前記半導体基板には、フ
ァットゼロ電荷供給手段から供給されたファットゼロ電
荷を排出する手段が形成されているようにしても良い。
また、本発明の固体撮像装置の電荷転送方法は、ファッ
トゼロ電荷を半導体基板に形成された第１のＣＣＤレジ
スタに供給する手段と、前記ファットゼロ電荷を前記半
導体基板に形成されたレジスタ間転送部を介して第２の
ＣＣＤレジスタへ転送する手段と、前記半導体基板に設
けられた複数の感光画素から生成した信号電荷を第１の
ＣＣＤレジスタへ転送する手段と、前記信号電荷を前記
レジスタ間転送部を介して前記第２のＣＣＤレジスタへ
転送する手段と、前記信号電荷を前記第２のＣＣＤレジ
スタ内を転送させて出力部から出力させる手段とを備
え、前記ファットゼロ電荷は、前記信号電荷とともに前
記第２のＣＣＤレジスタ内を転送させるか、前記信号電
荷が第２のＣＣＤレジスタ内を転送される前に前記第２
のＣＣＤレジスタ内を転送させるか、もしくは、前記新
郷電荷が第２のＣＣＤレジスタ内を転送される前に前記
半導体基板から排出させることを特徴としている。ま
た、本発明の固体撮像装置は、入射光を信号電荷に変換
する一直線に配列された複数の光電変換素子から構成さ
れた光電変換手段と、前記光電変換素子のラインと並行
に配列された少なくとも第１及び第２からなる電荷転送
路と、信号電荷を前記光電変換手段から前記第１の電荷
転送路へ第１のタイミングで転送し、前記第１の電荷転
送路へ転送された信号電荷を第２のタイミングで前記第
２の電荷転送路へ転送する電荷転送手段と、シフトレジ
スタに接続されている駆動パルス線と、前記第１の電荷
転送路に電気的に接続されており、信号電荷を前記第１
の電荷転送路から前記第２の電荷転送路に転送されるよ
うにバイアス電荷を信号電荷に与えるファットゼロ電荷
供給手段とを備え、前記第１及び第２の電荷転送路は、
複数のＣＣＤを有し、且つ前記第１の電荷転送路は、信
号電荷を転送する光電変換素子と電気的に接続されてお
り、前記電荷転送手段は、前記シフトレジスタを有し、
これを介して前記第１の電荷転送路が前記光電変換素子
に電気的に接続されており、さらに、前記駆動パルス線
を介して、駆動パルスは、信号電荷を前記光電変換手段
から前記第１の電荷転送路に第１のタイミングで転送す
ることを特徴としている。
荷転送部に接続する電荷入力電極と電荷入力ドレイン領
域からなるようにしても良い。前記半導体基板には、フ
ァットゼロ電荷供給手段から供給されたファットゼロ電
荷を排出する手段が形成されているようにしても良い。
また、本発明の固体撮像装置の電荷転送方法は、ファッ
トゼロ電荷を半導体基板に形成された第１のＣＣＤレジ
スタに供給する手段と、前記ファットゼロ電荷を前記半
導体基板に形成されたレジスタ間転送部を介して第２の
ＣＣＤレジスタへ転送する手段と、前記半導体基板に設
けられた複数の感光画素から生成した信号電荷を第１の
ＣＣＤレジスタへ転送する手段と、前記信号電荷を前記
レジスタ間転送部を介して前記第２のＣＣＤレジスタへ
転送する手段と、前記信号電荷を前記第２のＣＣＤレジ
スタ内を転送させて出力部から出力させる手段とを備
え、前記ファットゼロ電荷は、前記信号電荷とともに前
記第２のＣＣＤレジスタ内を転送させるか、前記信号電
荷が第２のＣＣＤレジスタ内を転送される前に前記第２
のＣＣＤレジスタ内を転送させるか、もしくは、前記新
郷電荷が第２のＣＣＤレジスタ内を転送される前に前記
半導体基板から排出させることを特徴としている。ま
た、本発明の固体撮像装置は、入射光を信号電荷に変換
する一直線に配列された複数の光電変換素子から構成さ
れた光電変換手段と、前記光電変換素子のラインと並行
に配列された少なくとも第１及び第２からなる電荷転送
路と、信号電荷を前記光電変換手段から前記第１の電荷
転送路へ第１のタイミングで転送し、前記第１の電荷転
送路へ転送された信号電荷を第２のタイミングで前記第
２の電荷転送路へ転送する電荷転送手段と、シフトレジ
スタに接続されている駆動パルス線と、前記第１の電荷
転送路に電気的に接続されており、信号電荷を前記第１
の電荷転送路から前記第２の電荷転送路に転送されるよ
うにバイアス電荷を信号電荷に与えるファットゼロ電荷
供給手段とを備え、前記第１及び第２の電荷転送路は、
複数のＣＣＤを有し、且つ前記第１の電荷転送路は、信
号電荷を転送する光電変換素子と電気的に接続されてお
り、前記電荷転送手段は、前記シフトレジスタを有し、
これを介して前記第１の電荷転送路が前記光電変換素子
に電気的に接続されており、さらに、前記駆動パルス線
を介して、駆動パルスは、信号電荷を前記光電変換手段
から前記第１の電荷転送路に第１のタイミングで転送す
ることを特徴としている。
【０００８】
【作用】レジスタ間転送時に電荷の取り残しがあっても
信号出力の正確な補正が容易に行えるので、見掛上の電
荷の取り残し無くすことができる。
信号出力の正確な補正が容易に行えるので、見掛上の電
荷の取り残し無くすことができる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図１１、図３３を参照して第１の
実施例を説明する。図１乃至図６は、図３３に示され、
半導体基板に形成されたイメージセンサの数画素部分を
示しその動作を説明する拡大平面図、図７乃至図９は、
それぞれ、図１のＡ−Ａ′線、Ｂ−Ｂ′線及びＣ−Ｃ′
線に沿う半導体基板の断面図、図１０は、レジスタの所
定の１つの信号電荷を転送する転送時刻t1〜t6の間の駆
動タイミング図である。図１１は、本発明のイメージセ
ンサの出力電荷量の信号電荷量依存性を示す特性図であ
り、縦軸に出力、横軸に信号電荷量を示している。図３
３は、本発明及び従来の多線ＣＣＤレジスタ構造のイメ
ージセンサあり、半導体基板に形成された概略平面図で
ある。例えば、図の左から奇数番目の画素１からの信号
電荷は、外側のＣＣＤレジスタ６へ移され、図の左から
偶数番目の画素１からの信号電荷は、内側のＣＣＤレジ
スタ３へ移される。これら信号電荷は、各々ＣＣＤレジ
スタ３、６内を転送されて出力バッファ４、７を介して
外部に出力される。シフトゲート２及びトランスファゲ
−ト５は、それぞれ専用の駆動パルス線ＳＨ（ＳＨ１、
ＳＨ２）、ＴＧに接続され、ＣＣＤレジスタ３、６に
は、駆動パルス線Ｐ１、Ｐ２が、その整列している転送
電極に交互に接続している。
する。まず、図１乃至図１１、図３３を参照して第１の
実施例を説明する。図１乃至図６は、図３３に示され、
半導体基板に形成されたイメージセンサの数画素部分を
示しその動作を説明する拡大平面図、図７乃至図９は、
それぞれ、図１のＡ−Ａ′線、Ｂ−Ｂ′線及びＣ−Ｃ′
線に沿う半導体基板の断面図、図１０は、レジスタの所
定の１つの信号電荷を転送する転送時刻t1〜t6の間の駆
動タイミング図である。図１１は、本発明のイメージセ
ンサの出力電荷量の信号電荷量依存性を示す特性図であ
り、縦軸に出力、横軸に信号電荷量を示している。図３
３は、本発明及び従来の多線ＣＣＤレジスタ構造のイメ
ージセンサあり、半導体基板に形成された概略平面図で
ある。例えば、図の左から奇数番目の画素１からの信号
電荷は、外側のＣＣＤレジスタ６へ移され、図の左から
偶数番目の画素１からの信号電荷は、内側のＣＣＤレジ
スタ３へ移される。これら信号電荷は、各々ＣＣＤレジ
スタ３、６内を転送されて出力バッファ４、７を介して
外部に出力される。シフトゲート２及びトランスファゲ
−ト５は、それぞれ専用の駆動パルス線ＳＨ（ＳＨ１、
ＳＨ２）、ＴＧに接続され、ＣＣＤレジスタ３、６に
は、駆動パルス線Ｐ１、Ｐ２が、その整列している転送
電極に交互に接続している。
【００１０】シフトゲート２に駆動パルス線ＳＨ１、Ｓ
Ｈ２がその整列している電極に交互に接続している。図
１に示すように、シフトゲート２の各電極は、駆動パル
ス線ＳＨ１、ＳＨ２のいずれかが交互に接続されて配置
されているが、この図以外の図に示されているシフトゲ
ート２は、いずれも図１と同じ構造であるので、ＳＨ１
及びＳＨ２の表示は省略する。図１のＡ−Ａ′線部分の
電極には駆動パルス線ＳＨ１が接続されており、隣接の
Ｂ−Ｂ′線部分の電極には駆動パルス線ＳＨ２が接続さ
れている。図７〜図９に示すように、画素１は、半導体
基板１００の表面領域に形成された不純物拡散領域から
なり、シフトゲート２、トランスファゲート５、ＣＣＤ
レジスタ３、６は、半導体基板１００上に形成されたポ
リシリコンなどの電極から構成されている。この実施例
では、ＣＣＤレジスタ３にファットゼロ電荷が注入され
る入力部１１、１２が形成されている。入力部１１は、
半導体基板１００上に形成されたポリシリコンなどの電
極からなり、この電極は、駆動パルス線ＩＧに接続され
ている。入力部１２は、半導体基板１００の表面領域に
形成された不純物拡散領域からなり、光電変換部を構成
している。
Ｈ２がその整列している電極に交互に接続している。図
１に示すように、シフトゲート２の各電極は、駆動パル
ス線ＳＨ１、ＳＨ２のいずれかが交互に接続されて配置
されているが、この図以外の図に示されているシフトゲ
ート２は、いずれも図１と同じ構造であるので、ＳＨ１
及びＳＨ２の表示は省略する。図１のＡ−Ａ′線部分の
電極には駆動パルス線ＳＨ１が接続されており、隣接の
Ｂ−Ｂ′線部分の電極には駆動パルス線ＳＨ２が接続さ
れている。図７〜図９に示すように、画素１は、半導体
基板１００の表面領域に形成された不純物拡散領域から
なり、シフトゲート２、トランスファゲート５、ＣＣＤ
レジスタ３、６は、半導体基板１００上に形成されたポ
リシリコンなどの電極から構成されている。この実施例
では、ＣＣＤレジスタ３にファットゼロ電荷が注入され
る入力部１１、１２が形成されている。入力部１１は、
半導体基板１００上に形成されたポリシリコンなどの電
極からなり、この電極は、駆動パルス線ＩＧに接続され
ている。入力部１２は、半導体基板１００の表面領域に
形成された不純物拡散領域からなり、光電変換部を構成
している。
【００１１】次に、図１〜図６及び図１０のタイミング
図を参照しながら本発明のイメージセンサの動作を説明
する。まず、入力部１１の駆動パルス線ＩＧをオンして
入力部からファットゼロ電荷２０がＣＣＤレジスタ３に
注入されている（図１）。次に、時刻ｔ２でトランスフ
ァゲート５の駆動パルス線ＴＧをオンしてファットゼロ
電荷がＣＣＤレジスタ３からＣＣＤレジスタ６へ転送さ
れる（図２）。この時図の中央のファットゼロ電荷は取
り残し電荷をＣＣＤレジスタ３に残してＣＣＤレジスタ
６へ転送される。次に、時刻ｔ３でシフトレジスタ２の
駆動パルス線ＳＨ１により、各画素１の１つおきに信号
電荷２１をＣＣＤレジスタ３へ転送する（図３）。次
に、時刻ｔ４で信号電荷をその取り残し電荷が有る場合
はこの取り残し電荷とともにＣＣＤレジスタ３からトラ
ンスファゲート５を介してＣＣＤレジスタ６へ移す（図
４）。ファットゼロ電荷の取り残し電荷は、最初のＣＣ
Ｄレジスタ３に残っている。次に、時刻ｔ５でシフトレ
ジスタ２の駆動パルス線ＳＨ２により残りの画素１から
信号電荷をＣＣＤレジスタ３へ転送する（図５）。
図を参照しながら本発明のイメージセンサの動作を説明
する。まず、入力部１１の駆動パルス線ＩＧをオンして
入力部からファットゼロ電荷２０がＣＣＤレジスタ３に
注入されている（図１）。次に、時刻ｔ２でトランスフ
ァゲート５の駆動パルス線ＴＧをオンしてファットゼロ
電荷がＣＣＤレジスタ３からＣＣＤレジスタ６へ転送さ
れる（図２）。この時図の中央のファットゼロ電荷は取
り残し電荷をＣＣＤレジスタ３に残してＣＣＤレジスタ
６へ転送される。次に、時刻ｔ３でシフトレジスタ２の
駆動パルス線ＳＨ１により、各画素１の１つおきに信号
電荷２１をＣＣＤレジスタ３へ転送する（図３）。次
に、時刻ｔ４で信号電荷をその取り残し電荷が有る場合
はこの取り残し電荷とともにＣＣＤレジスタ３からトラ
ンスファゲート５を介してＣＣＤレジスタ６へ移す（図
４）。ファットゼロ電荷の取り残し電荷は、最初のＣＣ
Ｄレジスタ３に残っている。次に、時刻ｔ５でシフトレ
ジスタ２の駆動パルス線ＳＨ２により残りの画素１から
信号電荷をＣＣＤレジスタ３へ転送する（図５）。
【００１２】次に、時刻ｔ６で２相パルスＰ１、Ｐ２に
より信号電荷をＣＣＤレジスタ３内を転送させて前記フ
ァットゼロ電荷の取り残し電荷と合流させる（図６）。
同じく、ＣＣＤレジスタ６内の信号電荷も２相パルスの
駆動により内部を転送して出力バッファから出力され
る。図６に示すように画素１からの信号電荷は、ファッ
トゼロ電荷や取り残し電荷と合流して、正常な信号電荷
２５以外に、取り残し電荷が加算された信号電荷２６、
正常なファットゼロ電荷が加算された信号電荷２３、取
り残しのあるファットゼロ電荷加算された信号電荷２４
が得られる。このときの信号電荷量とレジスタ間転送後
の電荷量、すなわち、出力は図１１のようになる。図１
１は、この実施例の出力電荷量の信号電荷量依存性を示
す特性図であり、縦軸に出力、横軸に信号電荷量を示し
ている。信号電荷量が小さいときでも非線形の特性を維
持しているため、取り残しの有無によりオフセットは変
化するが、線形性は保たれるので信号の補正が容易に行
える。図において、直線２３は、レジスタ６の取り残し
のない出力を示し、直線２４は、レジスタ６の取り残し
の有る出力を示し、直線２５は、レジスタ３の取り残し
のない出力を示し、直線２６は、レジスタ３の取り残し
の有る出力を示している。
より信号電荷をＣＣＤレジスタ３内を転送させて前記フ
ァットゼロ電荷の取り残し電荷と合流させる（図６）。
同じく、ＣＣＤレジスタ６内の信号電荷も２相パルスの
駆動により内部を転送して出力バッファから出力され
る。図６に示すように画素１からの信号電荷は、ファッ
トゼロ電荷や取り残し電荷と合流して、正常な信号電荷
２５以外に、取り残し電荷が加算された信号電荷２６、
正常なファットゼロ電荷が加算された信号電荷２３、取
り残しのあるファットゼロ電荷加算された信号電荷２４
が得られる。このときの信号電荷量とレジスタ間転送後
の電荷量、すなわち、出力は図１１のようになる。図１
１は、この実施例の出力電荷量の信号電荷量依存性を示
す特性図であり、縦軸に出力、横軸に信号電荷量を示し
ている。信号電荷量が小さいときでも非線形の特性を維
持しているため、取り残しの有無によりオフセットは変
化するが、線形性は保たれるので信号の補正が容易に行
える。図において、直線２３は、レジスタ６の取り残し
のない出力を示し、直線２４は、レジスタ６の取り残し
の有る出力を示し、直線２５は、レジスタ３の取り残し
のない出力を示し、直線２６は、レジスタ３の取り残し
の有る出力を示している。
【００１３】次に、図１２乃至図１６を参照して第２の
実施例を説明する。図１２乃至図１５は、図３３に示さ
れ、半導体基板に形成されたイメージセンサの数画素部
分を示しその動作を説明する拡大平面図であり、図１６
は、この動作のタイミング図である。この実施例ではフ
ァットゼロ電荷と信号電荷を合流し一緒にレジスタ間転
送を行っている。まず、時刻ｔ１で入力部１１の駆動パ
ルス線ＩＧ及びシフトレジスタ２の駆動パルス線ＳＨ１
をオンして入力部からファットゼロ電荷をＣＣＤレジス
タ３に注入されているところに時刻ｔ２で各画素１の１
つおきに信号電荷をＣＣＤレジスタ３へ転送する（図１
２）。次に、時刻ｔ３でトランスファゲート５の駆動パ
ルス線ＴＧをオンして信号電荷及びファットゼロ電荷を
ＣＣＤレジスタ３からＣＣＤレジスタ６へ転送する（図
１３）。このとき、図の中央のファットゼロ電荷は、取
り残し電荷をＣＣＤレジスタ３に残して転送される。次
に、時刻ｔ４でシフトレジスタ２の駆動パルス線ＳＨ２
により、残りの画素１から信号電荷をＣＣＤレジスタ３
へ転送する（図１４）。
実施例を説明する。図１２乃至図１５は、図３３に示さ
れ、半導体基板に形成されたイメージセンサの数画素部
分を示しその動作を説明する拡大平面図であり、図１６
は、この動作のタイミング図である。この実施例ではフ
ァットゼロ電荷と信号電荷を合流し一緒にレジスタ間転
送を行っている。まず、時刻ｔ１で入力部１１の駆動パ
ルス線ＩＧ及びシフトレジスタ２の駆動パルス線ＳＨ１
をオンして入力部からファットゼロ電荷をＣＣＤレジス
タ３に注入されているところに時刻ｔ２で各画素１の１
つおきに信号電荷をＣＣＤレジスタ３へ転送する（図１
２）。次に、時刻ｔ３でトランスファゲート５の駆動パ
ルス線ＴＧをオンして信号電荷及びファットゼロ電荷を
ＣＣＤレジスタ３からＣＣＤレジスタ６へ転送する（図
１３）。このとき、図の中央のファットゼロ電荷は、取
り残し電荷をＣＣＤレジスタ３に残して転送される。次
に、時刻ｔ４でシフトレジスタ２の駆動パルス線ＳＨ２
により、残りの画素１から信号電荷をＣＣＤレジスタ３
へ転送する（図１４）。
【００１４】次に、時刻ｔ５で２相パルスＰ１、Ｐ２に
より信号電荷をＣＣＤレジスタ３内を転送させて前記フ
ァットゼロ電荷の取り残し電荷と合流させる（図１
５）。同じく、ＣＣＤレジスタ６内の信号電荷も２相パ
ルスの駆動により内部を転送して出力バッファから出力
される。第１の実施例と同じ様に、画素１からの信号電
荷は、ファットゼロ電荷や取り残し電荷と合流して、正
常な信号電荷２５以外に、取り残し電荷が加算された信
号電荷２６、正常なファットゼロ電荷が加算された信号
電荷２３、取り残しのあるファットゼロ電荷加算された
信号電荷２４が得られる（図１１参照）。この実施例で
も信号電荷量が小さくても非線形の特性を維持している
ため、取り残しの有無によりオフセットは変化するが、
線形性は保たれるので信号の補正が容易に行える。
より信号電荷をＣＣＤレジスタ３内を転送させて前記フ
ァットゼロ電荷の取り残し電荷と合流させる（図１
５）。同じく、ＣＣＤレジスタ６内の信号電荷も２相パ
ルスの駆動により内部を転送して出力バッファから出力
される。第１の実施例と同じ様に、画素１からの信号電
荷は、ファットゼロ電荷や取り残し電荷と合流して、正
常な信号電荷２５以外に、取り残し電荷が加算された信
号電荷２６、正常なファットゼロ電荷が加算された信号
電荷２３、取り残しのあるファットゼロ電荷加算された
信号電荷２４が得られる（図１１参照）。この実施例で
も信号電荷量が小さくても非線形の特性を維持している
ため、取り残しの有無によりオフセットは変化するが、
線形性は保たれるので信号の補正が容易に行える。
【００１５】この実施例のように信号電荷とファットゼ
ロ電荷を合流する場合は、ファットゼロ電荷をバイアス
光を画素に照射して、画素で発生させても良い。信号電
荷とファットゼロ電荷が合流しているレジスタ６では転
送電荷量がレジスタ３より大きくなるので、レジスタの
最大転送電荷量を大きくする必要がある。また、信号電
荷の転送が図２の状態の時に、レジスタ中の電荷を出力
部へ転送し、その出力を、再び図５の動作で信号電荷を
転送したときの出力から引けば、真の信号電荷量がもと
まる。また、以上はレジスタ間転送が１回の場合である
が、レジスタ間転送を複数回行う場合には、そのレジス
タ間転送中、取り残し電荷はレジスタ中の同一の電極に
いる必要がある。
ロ電荷を合流する場合は、ファットゼロ電荷をバイアス
光を画素に照射して、画素で発生させても良い。信号電
荷とファットゼロ電荷が合流しているレジスタ６では転
送電荷量がレジスタ３より大きくなるので、レジスタの
最大転送電荷量を大きくする必要がある。また、信号電
荷の転送が図２の状態の時に、レジスタ中の電荷を出力
部へ転送し、その出力を、再び図５の動作で信号電荷を
転送したときの出力から引けば、真の信号電荷量がもと
まる。また、以上はレジスタ間転送が１回の場合である
が、レジスタ間転送を複数回行う場合には、そのレジス
タ間転送中、取り残し電荷はレジスタ中の同一の電極に
いる必要がある。
【００１６】次に、図１７乃至図２３を参照して第３の
実施例を説明する。図１７乃至図２２は、図３３に示さ
れ、半導体基板に形成されたイメージセンサの数画素部
分を示しその動作を説明する拡大平面図であり、図２３
は、その動作のタイミング図である。この実施例ではＣ
ＣＤレジスタ６の電荷を排出するための電荷排出部１
３、１４が設けられていることに特徴がある。電荷排出
部１３は、半導体基板上に形成されたポリシリコンなど
の電極からなり、駆動パルス線ＯＦＧに接続されてい
る。電荷排出部１３は、半導体基板の表面領域に形成さ
れた不純物拡散領域からなり、駆動パルス線ＯＦＤに接
続されている。まず、時刻ｔ１で入力部１１の駆動パル
ス線ＩＧをオンして入力部からファットゼロ電荷がＣＣ
Ｄレジスタ３に注入される（図１７）。次に、時刻ｔ２
でトランスファゲート５の駆動パルス線ＴＧをオンして
ファットゼロ電荷がＣＣＤレジスタ３からＣＣＤレジス
タ６へ転送される（図１８）。この時、図の中央のファ
ットゼロ電荷は、取り残し電荷をＣＣＤレジスタ３に残
してＣＣＤレジスタ６へ転送される。次に、時刻ｔ３で
電荷排出部１３に接続された駆動パルス線ＯＦＧをオン
して、ＣＣＤレジスタ６のファットゼロ電荷を電荷排出
部１４へ転送してこのファットゼロ電荷をレジスタ転送
路から排除する（図１９）。
実施例を説明する。図１７乃至図２２は、図３３に示さ
れ、半導体基板に形成されたイメージセンサの数画素部
分を示しその動作を説明する拡大平面図であり、図２３
は、その動作のタイミング図である。この実施例ではＣ
ＣＤレジスタ６の電荷を排出するための電荷排出部１
３、１４が設けられていることに特徴がある。電荷排出
部１３は、半導体基板上に形成されたポリシリコンなど
の電極からなり、駆動パルス線ＯＦＧに接続されてい
る。電荷排出部１３は、半導体基板の表面領域に形成さ
れた不純物拡散領域からなり、駆動パルス線ＯＦＤに接
続されている。まず、時刻ｔ１で入力部１１の駆動パル
ス線ＩＧをオンして入力部からファットゼロ電荷がＣＣ
Ｄレジスタ３に注入される（図１７）。次に、時刻ｔ２
でトランスファゲート５の駆動パルス線ＴＧをオンして
ファットゼロ電荷がＣＣＤレジスタ３からＣＣＤレジス
タ６へ転送される（図１８）。この時、図の中央のファ
ットゼロ電荷は、取り残し電荷をＣＣＤレジスタ３に残
してＣＣＤレジスタ６へ転送される。次に、時刻ｔ３で
電荷排出部１３に接続された駆動パルス線ＯＦＧをオン
して、ＣＣＤレジスタ６のファットゼロ電荷を電荷排出
部１４へ転送してこのファットゼロ電荷をレジスタ転送
路から排除する（図１９）。
【００１７】次に、時刻ｔ４でシフトレジスタ２の駆動
パルス線ＳＨ１により各画素１の１つおきに信号電荷を
ＣＣＤレジスタ３へ転送する（図２０）。次に、時刻ｔ
５で信号電荷をその取り残し電荷が有る場合はこの取り
残し電荷とともにＣＣＤレジスタ３からトランスファゲ
ート５を介してＣＣＤレジスタ６へ移す（図２１）。フ
ァットゼロ電荷の取り残し電荷は、最初のＣＣＤレジス
タ３に残っている。次に、時刻ｔ６でシフトレジスタ２
の駆動パルス線ＳＨ２により残りの画素１から信号電荷
をＣＣＤレジスタ３へ転送する。次に、時刻ｔ６で２相
パルスＰ１、Ｐ２により信号電荷をＣＣＤレジスタ３内
を転送させて前記ファットゼロ電荷の取り残し電荷と合
流させる（図２２）。同じく、ＣＣＤレジスタ６内の信
号電荷も２相パルスの駆動により内部を転送して図３３
に示す出力バッファ４、７から出力される。図１９に示
す様にファットゼロ電荷をレジスタ間転送した後、ＣＣ
Ｄレジスタ６の電荷を排出すると、信号電荷に加算され
るのは、取り残し電荷のみなので、ＣＣＤレジスタで転
送する電荷量を大きくする必要がなく、また、信号電荷
にファットゼロ電荷が加算されていないので、ファット
ゼロ電荷に含まれるノイズの影響を受けることがない。
また、電荷排出部の替わりに、ＣＣＤレジスタ６に接し
てもう１組のトランスファゲートとＣＣＤレジスタを設
け、そこにファットゼロ電荷を転送することも可能であ
る。
パルス線ＳＨ１により各画素１の１つおきに信号電荷を
ＣＣＤレジスタ３へ転送する（図２０）。次に、時刻ｔ
５で信号電荷をその取り残し電荷が有る場合はこの取り
残し電荷とともにＣＣＤレジスタ３からトランスファゲ
ート５を介してＣＣＤレジスタ６へ移す（図２１）。フ
ァットゼロ電荷の取り残し電荷は、最初のＣＣＤレジス
タ３に残っている。次に、時刻ｔ６でシフトレジスタ２
の駆動パルス線ＳＨ２により残りの画素１から信号電荷
をＣＣＤレジスタ３へ転送する。次に、時刻ｔ６で２相
パルスＰ１、Ｐ２により信号電荷をＣＣＤレジスタ３内
を転送させて前記ファットゼロ電荷の取り残し電荷と合
流させる（図２２）。同じく、ＣＣＤレジスタ６内の信
号電荷も２相パルスの駆動により内部を転送して図３３
に示す出力バッファ４、７から出力される。図１９に示
す様にファットゼロ電荷をレジスタ間転送した後、ＣＣ
Ｄレジスタ６の電荷を排出すると、信号電荷に加算され
るのは、取り残し電荷のみなので、ＣＣＤレジスタで転
送する電荷量を大きくする必要がなく、また、信号電荷
にファットゼロ電荷が加算されていないので、ファット
ゼロ電荷に含まれるノイズの影響を受けることがない。
また、電荷排出部の替わりに、ＣＣＤレジスタ６に接し
てもう１組のトランスファゲートとＣＣＤレジスタを設
け、そこにファットゼロ電荷を転送することも可能であ
る。
【００１８】次に、図２４乃至図３１を参照して第４の
実施例を説明する。この実施例では、信号電荷をレジス
タ間転送する直前にレジスタ６中の電荷を完全に排出
し、さらに次の信号電荷を転送してくる前にレジスタ３
中の取り残し電荷を排出することに特徴がある。図２４
乃至図２９は、図３３に示され、半導体基板に形成され
たイメージセンサの数画素部分を示しその動作を説明す
る拡大平面図、図３０は、その動作のタイミング図であ
り、そして、図３１は、図２４のＡ−Ａ′線に沿う半導
体基板１００の断面図である。この実施例では、ＣＣＤ
レジスタ３、６の電荷を排出するための電荷排出部１
５、１６が設けられていることに特徴がある。電荷排出
部１５、１６は、半導体基板上に形成されたレジスタ電
極３、６の直下に埋め込まれたＮ型不純物拡散領域（以
下、埋込み領域という）からなり、駆動パルス線Ｄ１、
Ｄ２に接続されている。まず、時刻ｔ１で入力部１１の
駆動パルス線ＩＧをオンして入力部からファットゼロ電
荷がＣＣＤレジスタ３に注入されている（図２４）。
実施例を説明する。この実施例では、信号電荷をレジス
タ間転送する直前にレジスタ６中の電荷を完全に排出
し、さらに次の信号電荷を転送してくる前にレジスタ３
中の取り残し電荷を排出することに特徴がある。図２４
乃至図２９は、図３３に示され、半導体基板に形成され
たイメージセンサの数画素部分を示しその動作を説明す
る拡大平面図、図３０は、その動作のタイミング図であ
り、そして、図３１は、図２４のＡ−Ａ′線に沿う半導
体基板１００の断面図である。この実施例では、ＣＣＤ
レジスタ３、６の電荷を排出するための電荷排出部１
５、１６が設けられていることに特徴がある。電荷排出
部１５、１６は、半導体基板上に形成されたレジスタ電
極３、６の直下に埋め込まれたＮ型不純物拡散領域（以
下、埋込み領域という）からなり、駆動パルス線Ｄ１、
Ｄ２に接続されている。まず、時刻ｔ１で入力部１１の
駆動パルス線ＩＧをオンして入力部からファットゼロ電
荷がＣＣＤレジスタ３に注入されている（図２４）。
【００１９】次に、時刻ｔ２でトランスファゲート５の
駆動パルス線ＴＧをオンしてファットゼロ電荷がＣＣＤ
レジスタ３からＣＣＤレジスタ６へ転送される（図２
５）。このとき、図の中央のファットゼロ電荷は、取り
残し電荷をＣＣＤレジスタ３に残してＣＣＤレジスタ６
へ転送される。次に、時刻ｔ３でシフトレジスタ２の駆
動パルス線ＳＨ１により、各画素１の１つおきに信号電
荷をＣＣＤレジスタ３へ転送する（図２６）。次に、時
刻ｔ４で電荷排出部１６に接続された駆動パルス線Ｄ２
をオンしてＣＣＤレジスタ６のファットゼロ電荷を排出
する（図２６）。次に、時刻ｔ５で信号電荷をその取り
残し電荷が有る場合はこの取り残し電荷とともにＣＣＤ
レジスタ３からトランスファゲート５を介してＣＣＤレ
ジスタ６へ転送する（図２７）。ファットゼロ電荷の取
り残し電荷は、最初のＣＣＤレジスタ３に残っている。
駆動パルス線ＴＧをオンしてファットゼロ電荷がＣＣＤ
レジスタ３からＣＣＤレジスタ６へ転送される（図２
５）。このとき、図の中央のファットゼロ電荷は、取り
残し電荷をＣＣＤレジスタ３に残してＣＣＤレジスタ６
へ転送される。次に、時刻ｔ３でシフトレジスタ２の駆
動パルス線ＳＨ１により、各画素１の１つおきに信号電
荷をＣＣＤレジスタ３へ転送する（図２６）。次に、時
刻ｔ４で電荷排出部１６に接続された駆動パルス線Ｄ２
をオンしてＣＣＤレジスタ６のファットゼロ電荷を排出
する（図２６）。次に、時刻ｔ５で信号電荷をその取り
残し電荷が有る場合はこの取り残し電荷とともにＣＣＤ
レジスタ３からトランスファゲート５を介してＣＣＤレ
ジスタ６へ転送する（図２７）。ファットゼロ電荷の取
り残し電荷は、最初のＣＣＤレジスタ３に残っている。
【００２０】次に、時刻ｔ６で電荷排出部１５に接続さ
れた駆動パルス線Ｄ１をオンして、ＣＣＤレジスタ３の
取り残しファットゼロ電荷を排出する（図２８）。次
に、時刻ｔ７でシフトレジスタ２の駆動パルス線ＳＨ２
により残りの画素１から信号電荷をＣＣＤレジスタ３へ
転送する。次に、時刻ｔ８で２相パルスＰ１、Ｐ２によ
り信号電荷をＣＣＤレジスタ３内を転送させる（図２
９）。同じく、ＣＣＤレジスタ６内の信号電荷も２相パ
ルスの駆動により内部を転送する。この実施例では、信
号電荷をレジスタ間転送する直前にレジスタ６中の電荷
を完全に排出し、さらに、次ぎの信号電荷を転送してく
る前にレジスタ３中の取り残し電荷を排出している。こ
れにより、最終的に取り残しのない完全な信号電荷が残
る。
れた駆動パルス線Ｄ１をオンして、ＣＣＤレジスタ３の
取り残しファットゼロ電荷を排出する（図２８）。次
に、時刻ｔ７でシフトレジスタ２の駆動パルス線ＳＨ２
により残りの画素１から信号電荷をＣＣＤレジスタ３へ
転送する。次に、時刻ｔ８で２相パルスＰ１、Ｐ２によ
り信号電荷をＣＣＤレジスタ３内を転送させる（図２
９）。同じく、ＣＣＤレジスタ６内の信号電荷も２相パ
ルスの駆動により内部を転送する。この実施例では、信
号電荷をレジスタ間転送する直前にレジスタ６中の電荷
を完全に排出し、さらに、次ぎの信号電荷を転送してく
る前にレジスタ３中の取り残し電荷を排出している。こ
れにより、最終的に取り残しのない完全な信号電荷が残
る。
【００２１】
【発明の効果】以上、本発明においては、ファットゼロ
電荷を入れることにより、信号電荷のレジスタ間転送時
の取り残しが信号電荷量によらず常に一定となるので、
取り残しが発生しても信号の補正が容易である。また、
取り残し電荷を排出することにより信号電荷の取り残し
電荷をなくすことができる。
電荷を入れることにより、信号電荷のレジスタ間転送時
の取り残しが信号電荷量によらず常に一定となるので、
取り残しが発生しても信号の補正が容易である。また、
取り残し電荷を排出することにより信号電荷の取り残し
電荷をなくすことができる。
【図１】本発明の第１の実施例の固体撮像装置の部分平
面図。
面図。
【図２】第１の実施例の固体撮像装置の部分平面図。
【図３】第１の実施例の固体撮像装置の部分平面図。
【図４】第１の実施例の固体撮像装置の部分平面図。
【図５】第１の実施例の固体撮像装置の部分平面図。
【図６】第１の実施例の固体撮像装置の部分平面図。
【図７】図１のＣ−Ｃ′線に沿う断面図。
【図８】図１のＡ−Ａ′線に沿う断面図。
【図９】図１のＢ−Ｂ′線に沿う断面図。
【図１０】第１の実施例の固体撮像装置の電荷転送タイ
ミング図。
ミング図。
【図１１】本発明の信号電荷量とレジスタ間転送後の出
力の関係を示す特性図。
力の関係を示す特性図。
【図１２】第２の実施例の固体撮像装置の部分平面図。
【図１３】第２の実施例の固体撮像装置の部分平面図。
【図１４】第２の実施例の固体撮像装置の部分平面図。
【図１５】第２の実施例の固体撮像装置の部分平面図。
【図１６】第２の実施例の固体撮像装置の電荷転送タイ
ミング図。
ミング図。
【図１７】第３の実施例の固体撮像装置の部分平面図。
【図１８】第３の実施例の固体撮像装置の部分平面図。
【図１９】第３の実施例の固体撮像装置の部分平面図。
【図２０】第３の実施例の固体撮像装置の部分平面図。
【図２１】第３の実施例の固体撮像装置の部分平面図。
【図２２】第３の実施例の固体撮像装置の部分平面図。
【図２３】第３の実施例の固体撮像装置の電荷転送タイ
ミング図。
ミング図。
【図２４】第４の実施例の固体撮像装置の部分平面図。
【図２５】第４の実施例の固体撮像装置の部分平面図。
【図２６】第４の実施例の固体撮像装置の部分平面図。
【図２７】第４の実施例の固体撮像装置の部分平面図。
【図２８】第４の実施例の固体撮像装置の部分平面図。
【図２９】第４の実施例の固体撮像装置の部分平面図。
【図３０】第４の実施例の固体撮像装置の電荷転送タイ
ミング図。
ミング図。
【図３１】図２４のＡ−Ａ′線に沿う断面図。
【図３２】従来のイメージセンサの平面図。
【図３３】本発明及び従来の多線ＣＣＤ構造のリニアイ
メージセンサの平面図。
メージセンサの平面図。
【図３４】従来のイメージセンサの部分平面図。
【図３５】従来のイメージセンサの部分平面図。
【図３６】従来のイメージセンサの部分平面図。
【図３７】従来の信号電荷量とレジスタ間転送後の出力
の関係を示す特性図。
の関係を示す特性図。
【図３８】第１の実施例の固体撮像装置の電荷転送タイ
ミング図。
ミング図。
【図３９】図３３のイメージセンサの部分平面図。
１ 画素 ２ シフトゲート ３、６ 電荷転送部（ＣＣＤレジスタ） ４、７ 出力部 ５ トランスファゲート ８、２５ 正常電荷 ９ 取り残し欠損のある電荷 １０、２６ 取り残し電荷が加算された電荷 １１、１２ ファットゼロ電荷入力部 １３、１４、１５、１６ 電荷排出部 ２０ ファットゼロ電荷 ２１ 信号電荷 ２３ 正常なファットゼロ電荷が加算された電
荷 ２４ 取り残しのあるファットゼロ電荷が加算
された電荷 １００ 半導体基板
荷 ２４ 取り残しのあるファットゼロ電荷が加算
された電荷 １００ 半導体基板
フロントページの続き (56)参考文献 特開 昭53−53278（ＪＰ，Ａ) 特開 昭53−80977（ＪＰ，Ａ) 特開 昭54−87077（ＪＰ，Ａ) 特開 昭55−107266（ＪＰ，Ａ) 特開 昭57−78700（ＪＰ，Ａ) 特開 昭61−198677（ＪＰ，Ａ) 特開 平５−175248（ＪＰ，Ａ) 特開 平５−276448（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148 H01L 29/762 H01L 21/339 H04N 5/335
Claims (5)
- 【請求項１】 半導体基板と、 前記半導体基板に設けられた入射光を信号電荷に変換す
る複数の感光画素と、 前記半導体基板に形成され、前記感光画素に発生する信
号電荷を転送する複数の転送電極を有し、かつ、互いに
並列に配列された複数のＣＣＤレジスタと、 前記ＣＣＤレジスタ間に配置され、この複数のＣＣＤレ
ジスタの内の所定のＣＣＤレジスタ内の信号電荷を隣接
するＣＣＤレジスタへ転送するレジスタ間転送部と、 前記半導体基板に形成されたファットゼロ電荷供給手段
とを備え、 前記ファットゼロ電荷供給手段は所定の信号電荷をレジ
スタ間転送する際に、この信号電荷にファットゼロ電荷
を加えることを特徴とする固体撮像装置。 - 【請求項２】 前記ファットゼロ電荷供給手段は、前記
電荷転送部に接続する電荷入力電極と電荷入力ドレイン
領域からなることを特徴とする請求項１に記載の固体撮
像装置。 - 【請求項３】 前記半導体基板には、ファットゼロ電荷
供給手段から供給されたファットゼロ電荷を排出する手
段が形成されていることを特徴とする請求項１又は請求
項２に記載の固体撮像装置。 - 【請求項４】 ファットゼロ電荷を半導体基板に形成さ
れた第１のＣＣＤレジスタに供給する手段と、 前記ファットゼロ電荷を前記半導体基板に形成されたレ
ジスタ間転送部を介して第２のＣＣＤレジスタへ転送す
る手段と、 前記半導体基板に設けられた複数の感光画素から生成し
た信号電荷を第１のＣＣＤレジスタへ転送する手段と、 前記信号電荷を前記レジスタ間転送部を介して前記第２
のＣＣＤレジスタへ転送する手段と、 前記信号電荷を前記第２のＣＣＤレジスタ内を転送させ
て出力部から出力させる手段とを備え、 前記ファットゼロ電荷は、前記信号電荷とともに前記第
２のＣＣＤレジスタ内を転送させるか、前記信号電荷が
第２のＣＣＤレジスタ内を転送される前に前記第２のＣ
ＣＤレジスタ内を転送させるか、もしくは、前記信号電
荷が第２のＣＣＤレジスタ内を転送される前に前記半導
体基板から排出させる事を特徴とする固体撮像装置の電
荷転送方法。 - 【請求項５】 入射光を信号電荷に変換する一直線に配
列された複数の光電変換素子から構成された光電変換手
段と、 前記光電変換素子のラインと並行に配列された少なくと
も第１及び第２からなる電荷転送路と、 信号電荷を前記光電変換手段から前記第１の電荷転送路
へ第１のタイミングで転送し、前記第１の電荷転送路へ
転送された信号電荷を第２のタイミングで前記第２の電
荷転送路へ転送する電荷転送手段と、 シフトレジスタに接続されている駆動パルス線と、 前記第１の電荷転送路に電気的に接続されており、信号
電荷を前記第１の電荷転送路から前記第２の電荷転送路
に転送されるようにバイアス電荷を信号電荷に与えるフ
ァットゼロ電荷供給手段とを備え、 前記第１及び第２の電荷転送路は、複数のＣＣＤを有
し、且つ前記第１の電荷転送路は、信号電荷を転送する
光電変換素子と電気的に接続されており、前記電荷転送
手段は、前記シフトレジスタを有し、これを介して前記
第１の電荷転送路が前記光電変換素子に電気的に接続さ
れており、さらに、前記駆動パルス線を介して、駆動パ
ルスは、信号電荷を前記光電変換手段から前記第１の電
荷転送路に第１のタイミングで転送することを特徴とす
る固体撮像装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34221793A JP3155877B2 (ja) | 1993-12-15 | 1993-12-15 | 固体撮像装置及びその電荷転送方法 |
| KR1019940033430A KR100196817B1 (ko) | 1993-12-15 | 1994-12-09 | 고체촬상장치 및 그 전하전송방법 |
| CN94120782A CN1035705C (zh) | 1993-12-15 | 1994-12-14 | 固体摄像装置及其电荷传送方法 |
| US08/358,628 US5600159A (en) | 1993-12-15 | 1994-12-14 | Solid state image sensing device having facilitated output signal correction |
| EP94119832A EP0659014B1 (en) | 1993-12-15 | 1994-12-15 | Solid state image sensing device and charge transfer method thereof |
| DE69427272T DE69427272T2 (de) | 1993-12-15 | 1994-12-15 | Festkörperbildaufnahmeanordnung und Ladungsübertragungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34221793A JP3155877B2 (ja) | 1993-12-15 | 1993-12-15 | 固体撮像装置及びその電荷転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169935A JPH07169935A (ja) | 1995-07-04 |
| JP3155877B2 true JP3155877B2 (ja) | 2001-04-16 |
Family
ID=18352029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34221793A Expired - Fee Related JP3155877B2 (ja) | 1993-12-15 | 1993-12-15 | 固体撮像装置及びその電荷転送方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5600159A (ja) |
| EP (1) | EP0659014B1 (ja) |
| JP (1) | JP3155877B2 (ja) |
| KR (1) | KR100196817B1 (ja) |
| CN (1) | CN1035705C (ja) |
| DE (1) | DE69427272T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107655A (en) | 1997-08-15 | 2000-08-22 | Eastman Kodak Company | Active pixel image sensor with shared amplifier read-out |
| JP4862473B2 (ja) * | 2005-10-28 | 2012-01-25 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP5134427B2 (ja) * | 2008-04-30 | 2013-01-30 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5328224B2 (ja) * | 2008-05-01 | 2013-10-30 | キヤノン株式会社 | 固体撮像装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3164025D1 (en) * | 1980-01-25 | 1984-07-19 | Tokyo Shibaura Electric Co | Charge transfer apparatus |
| JPS5780763A (en) * | 1980-11-07 | 1982-05-20 | Sony Corp | Charge transfer device |
| JPS5870687A (ja) * | 1981-10-22 | 1983-04-27 | Matsushita Electric Ind Co Ltd | 固体撮像素子の駆動方法 |
| US4541068A (en) * | 1983-05-23 | 1985-09-10 | Rca Corporation | Reducing noise in introducing bias charge into charge transfer devices |
| US4912560A (en) * | 1988-01-29 | 1990-03-27 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
| JPH02301270A (ja) * | 1989-05-15 | 1990-12-13 | Sanyo Electric Co Ltd | 固体撮像素子のスミア除去回路 |
| US5216489A (en) * | 1990-03-02 | 1993-06-01 | Sony Corporation | Solid state image sensor |
| JP2983401B2 (ja) * | 1992-01-31 | 1999-11-29 | 株式会社東芝 | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 |
-
1993
- 1993-12-15 JP JP34221793A patent/JP3155877B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-09 KR KR1019940033430A patent/KR100196817B1/ko not_active IP Right Cessation
- 1994-12-14 US US08/358,628 patent/US5600159A/en not_active Expired - Lifetime
- 1994-12-14 CN CN94120782A patent/CN1035705C/zh not_active Expired - Fee Related
- 1994-12-15 EP EP94119832A patent/EP0659014B1/en not_active Expired - Lifetime
- 1994-12-15 DE DE69427272T patent/DE69427272T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0659014A1 (en) | 1995-06-21 |
| CN1118522A (zh) | 1996-03-13 |
| DE69427272T2 (de) | 2001-10-25 |
| DE69427272D1 (de) | 2001-06-28 |
| KR100196817B1 (ko) | 1999-06-15 |
| US5600159A (en) | 1997-02-04 |
| EP0659014B1 (en) | 2001-05-23 |
| CN1035705C (zh) | 1997-08-20 |
| JPH07169935A (ja) | 1995-07-04 |
| KR950021709A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493423A (en) | Resettable pixel amplifier for an image sensor array | |
| US7352399B2 (en) | Solid-state imaging device driving method | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| US4733302A (en) | Image sensor or an image sensing apparatus | |
| US7196303B2 (en) | CCD image sensor | |
| US5144444A (en) | Method and apparatus for improving the output response of an electronic imaging system | |
| US6473125B1 (en) | Solid-state imaging device with shutter operation in sync with signal charge reset and method of driving same | |
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| US5973736A (en) | Color linear sensor | |
| JP3208791B2 (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| JPH044682A (ja) | 光電変換装置 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| JP3039218B2 (ja) | 電荷結合素子 | |
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JPH09205520A (ja) | ３ラインリニアセンサ | |
| JP3481822B2 (ja) | 固体撮像装置およびカラーリニアイメージセンサ | |
| JP4127942B2 (ja) | 固体撮像装置 | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JPH08223486A (ja) | Ｃｃｄ固体撮像装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JP2770367B2 (ja) | 固体撮像素子の駆動方法 | |
| JP4295703B2 (ja) | 固体撮像装置の駆動方法及び固体撮像装置 | |
| JPH0897965A (ja) | 密着型イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |