JP4127064B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4127064B2 JP4127064B2 JP2003019286A JP2003019286A JP4127064B2 JP 4127064 B2 JP4127064 B2 JP 4127064B2 JP 2003019286 A JP2003019286 A JP 2003019286A JP 2003019286 A JP2003019286 A JP 2003019286A JP 4127064 B2 JP4127064 B2 JP 4127064B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- gate
- film
- trench
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体基板表面上に絶縁膜を介して堆積したポリシリコン膜を等方性ドライエッチングにより電極形状に加工する技術に関する。
【0002】
【従来の技術】
従来より、半導体基板上にポリシリコンよりなる電極を形成する際に、ケミカルドライエッチングと呼ばれる等方性ドライエッチングが公知である(特許文献1および特許文献2参照。)。図14は、従来のケミカルドライエッチングによるポリシリコン膜の加工工程を模式的に示す図である。
【0003】
図14に示すように、ケミカルドライエッチング工程では、半導体層1の表面上に絶縁膜8を介して堆積されたポリシリコン膜2の表面上に、選択的にレジストマスク3を形成する(図14(a))。そして、フッ素ガスと酸素ガスを用いて、エッチングをおこなう。その際、ポリシリコン膜2の露出面がエッチングされるとともに、レジストマスク3の終端の下に窪みができ、そこに反応生成物4が析出する(図14(b))。
【0004】
このように、窪みに反応生成物4を溜めながら、エッチングが進行する(図14(c))。そして、レジストマスク3で被覆されていない領域のポリシリコン膜が除去されて、半導体層1が露出した状態となり、エッチングが終了する(図14(d))。このとき、ポリシリコン膜2の終端部は、半導体層1の表面に対してほぼ垂直に切り立った形状のエッジ部5となる。
【0005】
上述したように、ケミカルドライエッチングでは、反応生成物を析出しながらエッチングがおこなわれるため、通常、窪みに析出した反応生成物が雰囲気中へ離脱しないように、低温でおこなわれる。たとえば、特許文献2では、半導体基板は25℃以下の温度に保持される。
【0006】
【特許文献1】
特許第2635607号公報
【特許文献2】
特許第2804037号公報
【0007】
図15および図16は、それぞれ、上述した従来のケミカルドライエッチングによりポリシリコン膜をエッチバックしてゲートポリシリコンを形成したトレンチMOSFETのゲート領域、および活性領域のトレンチ外側領域における断面構成を示す図である。ここで、トレンチMOSFETとは、半導体基板に形成されたトレンチ内に、ゲート絶縁膜を介してゲートポリシリコンが埋め込まれた構造を有する絶縁ゲート型電界効果トランジスタのことである。
【0008】
また、トレンチMOSFETのゲート領域とは、基板表面にゲートポリシリコンを引き出す領域のことであり、活性領域とは、MOSFETとして電流を駆動する領域のことである。なお、トレンチMOSFETの活性領域のトレンチを横切る箇所における断面構成については、図5に示す構成と同様である。
【0009】
図15に示すように、ゲートポリシリコン16は、ゲート領域のトレンチ11の終端部分で立ち上がり、基板表面に引き出される。ソース電極17は、ゲートポリシリコン16が立ち上がる箇所よりも活性領域側(図15において左側)に設けられており、層間絶縁膜18によりゲートポリシリコン16から絶縁されている。一方、活性領域のトレンチ外側領域では、図16に示すように、ソース電極17は、層間絶縁膜18を介してゲートポリシリコン16上に形成されている。
【0010】
ゲートポリシリコン16を、上述した従来のケミカルドライエッチングで形成すると、ゲートポリシリコン16の、基板表面に引き出される箇所にできる段差のエッジ部23は、ほぼ垂直に切り立った形状(θ≧おおよそ80°)となる。また、ゲートポリシリコン16の終端となるエッジ部24も、ほぼ垂直に切り立った形状(φ≧おおよそ80°)となる。
【0011】
図15および図16において、符号13はp型チャネル領域であり、符号14はn型ドリフト層14である。符号15はゲート絶縁膜であり、符号21はゲート電極である。符号22はフィールド酸化膜である。
【0012】
【発明が解決しようとする課題】
しかしながら、従来のケミカルドライエッチングでポリシリコン膜を加工すると、図15および図16に示すように、ゲートポリシリコン16の段差や終端となるエッジ部23,24がほぼ垂直に切り立った形状になるため、そのエッジ部23,24においてソース電極17との間の層間絶縁膜18が局所的に薄くなり、きれつが生じるなどして、デバイスの耐圧が低下するという問題点がある。
【0013】
本発明は、上記問題点に鑑みてなされたものであって、等方性ドライエッチングによりポリシリコン膜をエッチングしてできた半導体装置の耐圧が低下するのを防ぐことができる半導体装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体層の表面上に堆積したポリシリコン膜の上に選択的にマスクを形成し、等方性ドライエッチングにより、ポリシリコン膜の露出部分を除去するとともに、ポリシリコン膜の終端または段差となるエッジ部を、半導体層の表面に対して41°以上65°以下の角度で傾斜させることを特徴とする。
【0015】
また、本発明にかかる半導体装置の製造方法は、半導体層の表面上に堆積したポリシリコン膜の上に選択的にマスクを形成し、半導体層を50℃以上100℃以下の温度に保持しながら、等方性ドライエッチングにより、ポリシリコン膜の露出部分を除去することを特徴とする。
【0016】
また、本発明にかかる半導体装置の製造方法は、半導体層の表面上に堆積したポリシリコン膜の上に選択的にマスクを形成し、半導体層を50℃以上100℃以下の温度に保持しながら、等方性ドライエッチングにより、ポリシリコン膜の露出部分を除去するとともに、ポリシリコン膜の終端または段差となるエッジ部を、半導体層の表面に対して41°以上65°以下の角度で傾斜させることを特徴とする。
【0017】
これらの発明によれば、等方性ドライエッチングにより、ポリシリコン膜の終端または段差となるエッジ部が、半導体層の表面に対して41°以上65°以下の角度で傾斜するので、たとえばトレンチMOSFETのゲートポリシリコンを所望形状に形成する際に本発明を適用すれば、ゲートポリシリコンの終端または段差となるエッジ部が、半導体層の表面に対して41°以上65°以下の角度で傾斜する。
【0018】
これらの発明において、ポリシリコン膜を、ノンドープドポリシリコンとしてもよいし、イオン注入をおこなってドープドポリシリコンとしてもよい。また、等方性ドライエッチングをおこなう際には、CF4等の等方性エッチング用のガスと、O2等の保護膜形成用のガスを用いることができる。
【0019】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図1は、本発明方法を適用したポリシリコン膜の加工工程を模式的に示す図である。図1に示すように、半導体層1の表面上に絶縁膜8を介して堆積されたポリシリコン膜2の表面上に、選択的にレジストマスク3を形成し、これをケミカルドライエッチング等の等方性ドライエッチングをおこなうための図示しない装置のチャンバー内のステージ上に載置する(図1(a))。
【0020】
そして、ステージ温度を50℃以上100℃以下の所定の温度に保持するとともに、チャンバー内圧力をたとえば30Paとし、チャンバー内に、エッチングガスおよび保護膜形成用ガスとしてそれぞれCF4ガスおよびO2ガスを導入し、700Wのパワーでエッチングを開始する。たとえば、CF4ガスおよびO2ガスの流量は、ともに100sccmとする。
【0021】
なお、ステージ温度は、半導体層1の表面に対するポリシリコン膜2のエッジ部7の角度φに応じて、適宜選択される。このエッジ部7の角度φは、41〜65°の範囲内の角度である。また、ステージ温度以外の条件、すなわちチャンバー内圧力、CF4ガスやO2ガスの流量、およびパワー等も、適宜変化させることができるが、これらの条件の変化がポリシリコン膜2のエッジ部7の角度φの変化に及ぼす影響は、ステージ温度の変化による影響ほどではない。
【0022】
エッチングが開始されると、ポリシリコン膜2の露出面がエッチングされるとともに、レジストマスク3の終端の下に窪み6ができる(図1(b))。本実施の形態では、ステージ温度(50〜100℃)が高温であるため、窪み6に溜まるはずの反応生成物が雰囲気中へ離脱する。それによって、窪み6に反応生成物が析出せずに、ポリシリコン膜2の露出面と同様に、窪み6においてもエッチングが進む(図1(c))。
【0023】
そして、レジストマスク3で被覆されていない領域のポリシリコン膜2が除去されて、半導体層1が露出した状態となる。ポリシリコン膜2の終端部は、半導体層1の表面に対して41〜65°の角度で傾斜した形状のエッジ部7となり、エッチングが終了する(図1(d))。
【0024】
ここで、ステージ温度が上述した範囲である理由、およびポリシリコン膜2のエッジ部7の角度が上述した範囲である理由について説明する。図2は、本発明者らがおこなった実験結果を示す図表であり、ステージ温度およびエッジ部の角度と、破壊された素子の数との関係を示している。
【0025】
実験の内容はつぎのとおりである。25℃、40℃、50℃、70℃および100℃の各ステージ温度についてそれぞれ1000個のトレンチMOSFETを作製し、ゲート耐圧試験をおこなう。MOSFETの定格耐圧は80Vである。そして、60V以下で破壊した素子について、OBIC(Optical Beam Induced Current)法により、ゲートポリシリコンの段差または終端のエッジ部のうち、破壊したエッジ部の箇所数(個数)を調べる。
【0026】
実験の結果、図2から明らかなように、ステージ温度が40℃以下では、ゲートポリシリコンのエッジ部7の角度φが75°以上となり、エッジ部7で破壊されやすくなることがわかる。また、ゲートポリシリコンのエッジ部7の角度を41°よりも小さくするには、ステージ温度を100℃よりも高くする必要があるが、その場合には、ポリシリコンの表面ラフネスが大きくなってしまうという欠点がある。これらの事情により、ステージ温度は、50℃以上100℃以下であるのが適当であり、また、ポリシリコンのエッジ部7の角度φは、41°以上65°以下であるのが適当である。
【0027】
ところで、図2に示す結果は、等方性ドライエッチングにより加工されるポリシリコン膜2がノンドープドポリシリコンである場合のものである。ポリシリコン膜2がドープドポリシリコンである場合には、つぎのようになる。図3は、本発明者らが調べた結果を示す特性図であり、等方性ドライエッチングによる加工前のポリシリコン膜2のドーピング濃度に対するエッチングレートの関係を示している。図3より、ドーピング濃度が高いほどエッチングレートが大きいことがわかる。
【0028】
したがって、等方性ドライエッチングによりポリシリコン膜2を加工する前に、ポリシリコン膜2にリン(P)やヒ素(As)等をイオン注入しておくことにより、ポリシリコン膜2の膜厚方向に濃度勾配が生じ、この濃度勾配によるエッチングレート差が加算されることになる。ポリシリコン膜2の表面層は、膜下部層よりも高濃度にドープされるので、ポリシリコン膜2の表面層はより速くエッチングされ、膜下部層は遅くエッチングされる。それによって、ポリシリコン膜2の段差や終端のエッジ部7の角度は、ノンドープドポリシリコンの場合よりも、小さい角度になる。
【0029】
図4に、ノンドープドポリシリコンとドープドポリシリコンのそれぞれについて、ステージ温度に対するエッジ部の角度の関係を示す。図4から明らかなように、あらかじめポリシリコン膜2にイオン注入をおこなっておくことにより、たとえば100℃のステージ温度で、ポリシリコン膜2のエッジ部7の角度を30°まで小さくすることができる。ここで、イオン注入のドーズ量は、1×1015〜1×1020cm-2程度であるのが適当である。
【0030】
つぎに、本発明方法を実際のデバイスの作製に適用した例について説明する。図5は、本発明方法を適用して作製したトレンチMOSFETのユニットセルの活性領域における断面構成を示す図である。図6は、図5に示す構成のトレンチMOSFETのゲート領域における断面構成を示す図である。図7は、図5に示す構成のトレンチMOSFETの活性領域のトレンチ外側領域における断面構成を示す図である。
【0031】
図5〜図7に示すように、トレンチ11は、基板表面層に設けられたn型ソース領域12およびその下のp型チャネル領域13を貫通して、n型ドリフト層14に達する。ゲート絶縁膜15は、トレンチ11の側壁および底部に沿って形成されている。ゲートポリシリコン16は、ゲート絶縁膜15の内側を埋めている。ゲートポリシリコン16上には、BPSG等の層間絶縁膜18が積層されている。
【0032】
ソース電極17は、層間絶縁膜18上に形成されており、n型ソース領域12およびp型チャネル領域13に接触している。ソース電極17とゲートポリシリコン16とは、層間絶縁膜18により絶縁されている。基板裏面側には、ドレイン電極19が形成されており、ドレイン電極19とn型ドリフト層14との間はn+型ドレイン層20となっている。
【0033】
図6に示すゲート領域において、ゲートポリシリコン16は、トレンチ11の終端部分で立ち上がり、基板表面に引き出され、フィールド酸化膜22上においてゲート電極21に接続する。ゲートポリシリコン16が立ち上がる段差部分でのゲートポリシリコン16のエッジ部25は、ゲートポリシリコン16となるポリシリコン膜がノンドープドポリシリコンの場合には41〜65°、ポリシリコン膜がドープドポリシリコンの場合には下限が30°以上の角度で傾斜した形状となる。
【0034】
また、図7に示す活性領域のトレンチ外側領域においては、ゲートポリシリコン16は、p型チャネル領域13上で終端となる。このゲートポリシリコン16の終端となるエッジ部26も、41〜65°(ノンドープドポリシリコンの場合)または下限が30°以上(ドープドポリシリコンの場合)の角度で傾斜した形状となる。
【0035】
図5〜図7に示す構成のトレンチMOSFETを作製するにあたっては、異方性エッチングにより半導体基板にトレンチ11を形成した後、ゲート絶縁膜15を形成する。ついで、ポリシリコン膜を積層し、上述したエッチング条件で等方性ドライエッチングをおこなうことにより、ゲートポリシリコン16を形成する。そして、層間絶縁膜18を積層し、これにコンタクトホールを開口した後、層間絶縁膜18上にソース電極17を形成する。
【0036】
図8は、本発明方法を適用して作製したトレンチIGBTのユニットセルの活性領域における断面構成を示す図である。図9は、図8に示す構成のトレンチIGBTのゲート領域における断面構成を示す図である。図10は、図8に示す構成のトレンチIGBTの活性領域のトレンチ外側領域における断面構成を示す図である。
【0037】
ここで、トレンチIGBTとは、半導体基板に形成されたトレンチ内に、ゲート絶縁膜を介してゲートポリシリコンが埋め込まれた構造を有する絶縁ゲート型バイポーラトランジスタのことである。また、トレンチIGBTのゲート領域とは、基板表面にゲートポリシリコンを引き出す領域のことであり、活性領域とは、IGBTとして電流を駆動する領域のことである。
【0038】
図8〜図10に示すように、トレンチ11は、基板表面層に設けられたn型エミッタ領域32およびその下のp型ベース領域33を貫通して、n型ドリフト層14に達する。ゲート絶縁膜15、ゲートポリシリコン16および層間絶縁膜18については、図5〜図7に示すトレンチMOSFETと同様である。
【0039】
エミッタ電極37は、層間絶縁膜18上に形成されており、n型エミッタ領域32およびp型ベース領域33に接触している。エミッタ電極37とゲートポリシリコン16とは、層間絶縁膜18により絶縁されている。基板裏面側には、コレクタ電極39が形成されており、コレクタ電極39とn型ドリフト層14との間はp+型コレクタ層40となっている。
【0040】
図9に示すゲート領域において、ゲートポリシリコン16は、トレンチ11の終端部分で基板表面に引き出され、フィールド酸化膜22上においてゲート電極21に接続する。ゲートポリシリコン16の段差部分でのエッジ部25は、ゲートポリシリコン16がノンドープドポリシリコンの場合には41〜65°、ドープドポリシリコンの場合には下限が30°以上の角度で傾斜した形状となる。
【0041】
また、図10に示す活性領域のトレンチ外側領域においては、ゲートポリシリコン16は、p型ベース領域33上で終端となる。このゲートポリシリコン16の終端となるエッジ部26も、41〜65°(ノンドープドポリシリコンの場合)または下限が30°以上(ドープドポリシリコンの場合)の角度で傾斜した形状となる。
【0042】
図8〜図10に示す構成のトレンチIGBTを作製するにあたっては、異方性エッチングにより半導体基板にトレンチ11を形成した後、ゲート絶縁膜15を形成する。ついで、ポリシリコン膜を積層し、上述したエッチング条件で等方性ドライエッチングをおこなうことにより、ゲートポリシリコン16を形成する。そして、層間絶縁膜18を積層し、これにコンタクトホールを開口した後、層間絶縁膜18上にエミッタ電極37を形成する。
【0043】
つぎに、上述した構成のトレンチMOSFETまたはトレンチIGBTにおけるトレンチ11とゲートポリシリコン16のエッジ部25,26の先端27との平面的な位置関係を、図11または図12に示す。図11に示す例では、複数の同じ開口幅のトレンチ11が、ストライプ状に設けられている。図12に示す例では、トレンチ11の終端が隣のトレンチ11の終端につながっている。
【0044】
図13は、本発明方法を適用して作製した横型絶縁ゲート型サイリスタの断面構成を示す図である。図13に示すように、n-型ドリフト層44の表面層にp型ウエル領域43が選択的に形成されている。n+型エミッタ領域42は、p型ウエル領域43の表面層に選択的に形成されている。離間して設けられたn+型エミッタ領域42の間の基板表面上には、ゲート絶縁膜15を介してゲートポリシリコン16が形成されている。
【0045】
このゲートポリシリコン16は、ゲート絶縁膜15上に積層されたポリシリコン膜を、上述したエッチング条件で等方性ドライエッチングをおこなうことにより、形成される。したがって、ゲートポリシリコン16の両側のエッジ部56は、ゲートポリシリコン16がノンドープドポリシリコンの場合には41〜65°、ドープドポリシリコンの場合には下限が30°以上の角度で傾斜した形状となる。
【0046】
エミッタ電極37は、ゲートポリシリコン16上に形成された層間絶縁膜18上に形成されており、n+型エミッタ領域42およびp型ウエル領域43に接触している。エミッタ電極37とゲートポリシリコン16とは、層間絶縁膜18により絶縁されている。基板裏面側には、コレクタ電極39が形成されており、コレクタ電極39とn-型ドリフト層44との間は、n-型ドリフト層44側から順にn+型バッファー層51およびp+型コレクタ層40となっている。
【0047】
上述した実施の形態によれば、等方性ドライエッチングにより、ポリシリコン膜2の終端または段差となるエッジ部7の傾斜角を41°以上65°以下の角度とするので、トレンチMOSFETやトレンチIGBTや横型絶縁ゲート型サイリスタなどを製造すると、ゲートポリシリコン16の終端または段差となるエッジ部25,26,56が、41°以上65°以下の角度で傾斜した形状となる。したがって、これらのデバイスにおいて、ゲートポリシリコン16上に積層された層間絶縁膜18が、ゲートポリシリコン16のエッジ部25,26,56において局所的に薄くなるのを回避することができるので、デバイスの耐圧低下を防ぐことができる。
【0048】
また、実施の形態によれば、ゲートポリシリコン16のエッジ部25,26,56の角度θ,φを、等方性ドライエッチング時のステージ温度により制御することができる。したがって、制御性よくデバイスを製造することができる。
【0049】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、等方性ドライエッチングに使用するガスは、CF4およびO2に限らない。また、本発明は、トレンチMOSFETやトレンチIGBTや横型絶縁ゲート型サイリスタの製造以外にも、ポリシリコン膜を等方性ドライエッチングによりエッチバックする工程を有する半導体装置の製造方法に適用可能である。また、本発明は、トレンチが格子状や梯子状やメッシュ状などの場合や、開口幅の異なるトレンチが設けられている場合にも適用可能である。
【0050】
【発明の効果】
本発明によれば、等方性ドライエッチングにより、ポリシリコン膜の終端または段差となるエッジ部の傾斜角を41°以上65°以下とするので、トレンチMOSFETやトレンチIGBTなどのゲートポリシリコンの終端または段差となるエッジ部の傾斜角が41°以上65°以下の角度となる。したがって、ゲートポリシリコン上に積層される層間絶縁膜が、ゲートポリシリコンのエッジ部において局所的に薄くなるのを回避することができるので、デバイスの耐圧低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明方法におけるポリシリコン膜の加工工程を模式的に示す図である。
【図2】ポリシリコン膜を加工する際のステージ温度および加工後のエッジ部の角度と、破壊された素子の数との関係を示す図表である。
【図3】ポリシリコン膜を加工する前のポリシリコン膜のドーピング濃度に対するエッチングレートの関係を示す特性図である。
【図4】ステージ温度に対するエッジ部の角度の関係を示す特性図である。
【図5】本発明方法を適用して作製されたトレンチMOSFETの活性領域における断面構成を示す図である。
【図6】本発明方法を適用して作製されたトレンチMOSFETのゲート領域における断面構成を示す図である。
【図7】本発明方法を適用して作製されたトレンチMOSFETの活性領域のトレンチ外側領域における断面構成を示す図である。
【図8】本発明方法を適用して作製されたトレンチIGBTの活性領域における断面構成を示す図である。
【図9】本発明方法を適用して作製されたトレンチIGBTのゲート領域における断面構成を示す図である。
【図10】本発明方法を適用して作製されたトレンチIGBTの活性領域のトレンチ外側領域における断面構成を示す図である。
【図11】本発明方法を適用して作製されたトレンチ型デバイスの要部の平面レイアウトの一例を示す図である。
【図12】本発明方法を適用して作製されたトレンチ型デバイスの要部の平面レイアウトの他の例を示す図である。
【図13】本発明方法を適用して作製可能な絶縁ゲート型サイリスタの活性領域における断面構成を示す図である。
【図14】従来のケミカルドライエッチングによるポリシリコン膜の加工工程を模式的に示す図である。
【図15】従来のケミカルドライエッチングによりゲートポリシリコンを形成したトレンチMOSFETのゲート領域における断面構成を示す図である。
【図16】従来のケミカルドライエッチングによりゲートポリシリコンを形成したトレンチMOSFETの活性領域のトレンチ外側領域における断面構成を示す図である。
【符号の説明】
1 半導体層
2 ポリシリコン膜
3 レジストマスク
7,25,26,56 エッジ部
Claims (3)
- 半導体層の表面上に絶縁膜を介してポリシリコン膜を堆積する工程と、
前記ポリシリコン膜の表面上に選択的にマスクを形成する工程と、
前記半導体層を等方性ドライエッチング装置内のステージ上に設置する工程と、
前記ステージを50℃以上100℃以下の温度に保持しながら、等方性エッチング用のCF 4 ガス、および半導体層と反応して半導体層の露出面に保護膜を形成するO 2 ガスを用いた等方性ドライエッチングにより、前記ポリシリコン膜の露出部分を除去するとともに、前記ポリシリコン膜の終端または段差となるエッジ部の傾斜角を41°以上65°以下とさせる工程と、
エッチング終了後に前記マスクを除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ポリシリコン膜は、ノンドープドポリシリコンであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ポリシリコン膜は、ドープドポリシリコンであることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019286A JP4127064B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019286A JP4127064B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235247A JP2004235247A (ja) | 2004-08-19 |
JP4127064B2 true JP4127064B2 (ja) | 2008-07-30 |
Family
ID=32949195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003019286A Expired - Lifetime JP4127064B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127064B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781106B2 (ja) * | 2003-06-13 | 2011-09-28 | 住友精密工業株式会社 | シリコンエッチング方法及び装置並びにエッチングシリコン体 |
JP4561114B2 (ja) * | 2004-02-09 | 2010-10-13 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
JP2013168474A (ja) | 2012-02-15 | 2013-08-29 | Toshiba Corp | 多結晶シリコンのエッチング方法、半導体装置の製造方法およびプログラム |
JP5925704B2 (ja) * | 2013-01-17 | 2016-05-25 | 東京エレクトロン株式会社 | シリコン膜の形成方法およびその形成装置 |
WO2016092960A1 (ja) | 2014-12-08 | 2016-06-16 | 富士電機株式会社 | 炭化ケイ素半導体装置及びその製造方法 |
-
2003
- 2003-01-28 JP JP2003019286A patent/JP4127064B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004235247A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5732790B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
JP4860858B2 (ja) | 低いオン抵抗を有する高電圧パワーmosfet | |
US7494875B2 (en) | Gate etch process for a high-voltage FET | |
JP4852792B2 (ja) | 半導体装置の製造方法 | |
KR100850689B1 (ko) | 파워 mosfet 및 이러한 파워 mosfet을 제조하는 방법 | |
JP2018060924A (ja) | 半導体装置および半導体装置の製造方法 | |
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
JP2007526651A (ja) | 高耐圧用半導体素子及びその製造方法 | |
JP2003158178A (ja) | 半導体装置およびその製造方法 | |
JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6977413B2 (en) | Bar-type field effect transistor and method for the production thereof | |
JP2002016080A (ja) | トレンチゲート型mosfetの製造方法 | |
US7391077B2 (en) | Vertical type semiconductor device | |
JP2005536868A (ja) | 寄生抵抗が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法 | |
JP4127064B2 (ja) | 半導体装置の製造方法 | |
JPH10107267A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4839599B2 (ja) | 半導体装置及びその製造方法 | |
JP2000349289A (ja) | 半導体装置およびその製造方法 | |
JP2002299618A (ja) | 半導体装置とその製造方法 | |
JP4561114B2 (ja) | 半導体装置の製造方法 | |
JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
JP4728210B2 (ja) | 高耐圧縦型mosトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4127064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |