JP4126840B2 - バンプを有する電子部品及びその実装方法 - Google Patents
バンプを有する電子部品及びその実装方法 Download PDFInfo
- Publication number
- JP4126840B2 JP4126840B2 JP2000072495A JP2000072495A JP4126840B2 JP 4126840 B2 JP4126840 B2 JP 4126840B2 JP 2000072495 A JP2000072495 A JP 2000072495A JP 2000072495 A JP2000072495 A JP 2000072495A JP 4126840 B2 JP4126840 B2 JP 4126840B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- electronic component
- stage
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一面側に突出して形成されたバンプを有し該バンプを介して基板上に実装される電子部品、及び、その製造方法、並びに、該電子部品の基板上への実装方法に関する。
【０００２】
【従来の技術】
従来、この種の電子部品の実装に係るものとしては、例えば、スタッドバンプによるＩＣ実装がある。これは、半導体チップ（電子部品）のパッド上にワイヤボンディング手法を用いてバンプを複数個形成し、このバンプに導電性接着剤を転写した後、半導体チップを基板上に搭載し、基板上に形成された導体部（ランド）とバンプとを、導電性接着剤を介して電気的に接続するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、チップサイズの大型化、チップを搭載する基板の積層化等によって、基板の反りが最大４０μｍ程度発生する状況となっている。現状では、図６に示す様に、このような大きな反りＤが発生したとき、バンプＪ１の高さＨが低い（例えば約５０μｍ程度）ため、基板Ｊ２にチップＪ３を搭載しようとすると、基板Ｊ２上のランドＪ４及び導電性接着剤Ｊ５とバンプＪ１とが接触できない部分が発生する。
【０００４】
本発明は上記問題に鑑み、一面側に突出して形成されたバンプを有し該バンプを介して基板上に実装される電子部品において、基板の反りが発生しても、全てのバンプを基板の導体部に接触させることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は電子部品に係るものであり、一面側に突出して形成されたバンプ（１１）を有し、このバンプを介して基板（２０）上に実装される電子部品において、該バンプを、該一面側から突出方向に複数のバンプ部（１２、１３）を積み重ねてなるものとし、更に、隣接するバンプ部間のうち少なくとも１箇所をくびれた形状としたことを特徴としている。
【０００６】
基板に反りが発生した場合、上記図６に示したように、電子部品と基板との距離が広い部分と狭い部分とが存在する。ここで、本発明によれば、バンプを複数のバンプ部を積み重ねた構成とすることにより、バンプの高さを十分に稼げるから、上記距離が広い部分でもバンプと導体部との接触を確保できる。
【０００７】
また、実装時には、バンプは適切に変形して潰れなければならないが、本発明では、隣接するバンプ部間のうち少なくとも１箇所をくびれた形状としているため、このくびれ部がバンプのうち他の部位よりも変形しやすい変形部となり、バンプの適切な潰れを実現できる。従って、本発明の電子部品を用いれば、変形基板に大きな反りが発生しても、全てのバンプを基板の導体部に接触させることができる。
【０００８】
ここで、請求項１の発明のように、複数のバンプ部（１２、１３）のうち、一面に接続されるバンプ部（１２）即ち１段目のバンプ部を、他のバンプ部（１３）よりも柔らかい材質により構成することが好ましい。それにより、電子部品側である１段目のバンプが潰れやすくなるため、バンプが潰れる際の荷重により電子部品に与える損傷を、１段目のバンプの潰れが緩衝することによって極力低減することができる。
【０００９】
また、請求項２の発明は、請求項１に記載の電子部品の製造方法に係るものであり、複数のバンプ部（１２、１３）を、ボールボンディング法により、電子部品（１０）の一面側から、各々順次形成していくことを特徴としている。それにより、請求項１又は２の電子部品を適切に製造することができる。
【００１０】
また、請求項２の発明では、電子部品（１０）の一面上に積み重ねられる複数のバンプ部（１２、１３）のうち、２段目以降のバンプ部（１３）を形成するためのボールの径を、１段目のバンプ部（１２）を形成するためのボールの径よりも大きくしている。これは、電子部品とバンプ部との接合性と、バンプ部同士の接合性とを比べた場合、構成される材質等によって、通常、後者の方が接合性に優れることによる。
【００１１】
例えば、１段目バンプ部と２段目バンプ部との接合性は、１段目バンプ部と電子部品との接合性よりも優れる。そのため、ボールボンディング法におけるバンプ部形成時のボールの加圧力は、２段目バンプ部を１段目バンプ部上に形成するときの方が、１段目バンプ部を電子部品の一面上に形成するときよりも、弱いもので済む。
【００１２】
そのため、もし、１段目のボールを２段目以降よりも大きな外径とすると、１段目バンプ部の加圧力が大きいので、せっかく１段目のボール径を大きくしても、その潰れが大きく、１段目バンプ部の高さを稼ぐには不利である。その点、請求項２の発明によれば、２段目以降のボール径の方を大きくすることにより、バンプ全体の高さを、適切に稼ぐことができ、好ましい。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係るバンプ１１を有する電子部品１０を示す概略断面図、図２は、電子部品１０のバンプ１１の製造方法を示す工程図（概略断面図）、図３は、電子部品１０の基板２０への実装方法を示す工程図（概略断面図）である。限定されるものではないが、本例では、電子部品としてＩＣチップ１０を採用している。
【００１７】
図１に示す様に、シリコン（Ｓｉ）等の半導体よりなるＩＣチップ（半導体チップ）１０の一面（回路面）１０ａ上には、複数個のバンプ１１が突出して設けられている。このバンプ１１は例えばＡｕ等よりなり、ＩＣチップ１０の一面１０ａに設けられた図示しないアルミ等よりなるパッド上に、ボールボンディング法により、形成されている。
【００１８】
バンプ１１は、上記一面１０ａ側から突出方向（図１中の上方）に複数のバンプ部１２、１３を積み重ねて高さを稼ぐと共に、隣接するバンプ部間のうち少なくとも１箇所が、くびれた形状となって高さ方向に潰れやすくなっている。本例では、一面１０ａ側より、１段目バンプ部１２、２段目バンプ部１３と２個のバンプ部が積み重ねられており、これら両バンプ部１２、１３の間に、くびれ部１４が形成されている。
【００１９】
これら両バンプ部１２、１３は、後述するように、ボールボンディング法により、一面１０ａ側から各々順次形成していくものであり、例えば、ＩＣチップ１０の上記パッドとの接合性を確保するための１段目バンプ部１２の高さは、４０〜５０μｍ、バンプ１１全体の高さＨは、１００〜１５０μｍ（好ましくは１３０μｍ以上）とすることができる。
【００２０】
また、このバンプ１１は、後述するチップ１０の実装の際にＩＣチップ１０に与える損傷を極力低減し、ＩＣチップ１０との確実な接合を確保するために、１段目バンプ部（一面１０ａに接続されるバンプ部）１２を、２段目バンプ部１３よりも柔らかい材質により構成することが好ましい。例えば、１段目バンプ部１２は、純度９９．９９％のＡｕ、２段目バンプ部１３は、Ｃｕやベリリウム等の不純物の量を変えて１段目よりも硬くしたＡｕ、とすることができる。
【００２１】
かかるＩＣチップ１０におけるバンプ１１の製造方法について、図２を参照して説明する。まず、図２（ａ）に示す様に、第１のワイヤボンディング装置を用い、キャピラリ９０の貫通孔９１にＡｕワイヤ９２を挿通した状態で、トーチ電極９３からの放電によりキャピラリ９０から突出したＡｕワイヤ９２の先端にボール９４を形成する。次に、図２（ｂ）に示す様に、キャピラリ９０を、ＩＣチップ１０の一面１０ａの上記パッド上に位置させてボールボンディングを行うことによって、１段目バンプ部１２を形成する。
【００２２】
次に、図２（ｃ）に示す様に、第２のワイヤボンディング装置を用い、上記と同様、トーチ電極９３からの放電によりキャピラリ９０から突出したＡｕワイヤ９２の先端にボール９４を形成し、続いて、図２（ｄ）に示す様に、キャピラリ９０を、１段目バンプ部１２上に位置させてボールボンディングを行うことによって、２段目バンプ部１３を形成する。このように、複数（本例では２個）のバンプ部１２、１３を、複数のワイヤボンディング装置を用いて、ボールボンディング法により、ＩＣチップ１０の一面１０ａ側から、各々順次形成していくことで、バンプ１１が形成される。
【００２３】
ここで、上記バンプの製造方法において、２段目バンプ部１３を形成するためのボール９４（１段目ボール）の径を、１段目バンプ部１２を形成するためのボール９４（２段目ボール）の径よりも大きくすることが好ましい。このことは、第１、第２のワイヤボンディング装置として同じものを用いてはできないため、ワイヤボンディング装置において、トーチ電極９３から放電される電圧を可変とできるように制御プログラムに改良を加え、その放電エネルギーを、１段目ボール形成時よりも２段目ボール形成時で高くするようにした。
【００２４】
例えば、ボンディング条件は次のようにできる。ボールの径（イニシャルボール径）は、１段目が１００μｍ、２段目が１４０μｍ、ボンディング荷重は、１段目が４０ｇ、２段目が３０ｇ以下、パワーは、１段目を５０（設定値）とすると２段目が３０（設定値）、ボンディングのタイムは、１段目、２段目ともに２０ｍｓｅｃとした。この条件例では、出来上がった状態において、１段目バンプ部１２の高さが６０μｍ、２段目バンプ部１３の高さが８０μｍとなった。
【００２５】
１段目ボールの径を、２段目ボールの径よりも大きくすることは、次のような利点がある。共にＡｕよりなる１段目バンプ部１２と２段目バンプ部１３との接合性は、１段目バンプ部１２とシリコン等よりなるＩＣチップ１０との接合性よりも優れる。そのため、ボールボンディング法におけるバンプ部形成時のボールの加圧力（ボンディング荷重）は、２段目バンプ部１３を形成するときの方が、１段目バンプ部１２を形成するときよりも、弱いもので済む。
【００２６】
もし、１段目ボールを２段目ボールよりも大きな外径とすると、１段目バンプ部１２形成時の加圧力が大きいので、せっかく１段目ボールの径を大きくしても、その潰れが大きく、１段目バンプ部１２の高さを稼ぐには不利である。その点、２段目ボールの径の方を大きくすることにより、バンプ１１全体の高さを、適切に稼ぐことができ、好ましい。
【００２７】
また、ボンディング荷重が、２段目バンプ部１３形成時の方が弱くても済むということは、そもそも、２段目ボールの方が１段目ボールよりも潰し量が小さいということである。よって、上記のように、ボール径を２段目の方を大きくせずに、例えば１段目と２段目の両ボール径が同じ場合でも、２段目バンプ部１３の方が高く形成することができる。
【００２８】
また、２段目ボールの径の方を大きくし、１段目ボールの径を小さくできるため、ＩＣチップ１０の上記パッドと接続される１段目バンプ部１２のサイズを小さくできる。そのため、ＩＣチップ１０における上記パッドのピッチの狭化に対応するものとして、有利である。
【００２９】
次に、ＩＣチップ１０の基板２０への実装方法について、図３を参照して述べる。まず、図３（ａ）、（ｂ）に示す様に、ＩＣチップ１０となるウェハ（ＩＣチップとするために切断される前のウェハ）３０上に、上記図２に示したボールボンディング法により、順次、１段目バンプ部１２、２段目バンプ部１３を形成していく。しかる後、ダイシング等により、ウェハ３０をカットし、図１に示すＩＣチップ１０を作製する。なお、ウェハ状態でなく、チップに対して１段目及び２段目バンプ部１２、１３を形成するようにしても良い。
【００３０】
一方、図３（ｃ）に示す様に、一面側にバンプ１１に対応して形成されたランド（導体部）２１を有する基板２０を用意する。この基板２０は、例えば９６％アルミナよりなるセラミック基板上を用い、該基板上において、ＩＣチップ１０の上記パッドに相当する位置に、Ａｇ等の厚膜導体よりなる３００μｍ□のランド２１が形成されたものを用いることができる。
【００３１】
そして、基板２０のランド２１上に、スクリーン印刷手法を用いて、導電性接着剤４０を転写して配設する。例えば、スクリーンマスク５０は、厚さ７０μｍで２７５μｍの開口径を有するものを使用し、荷重：１Ｎ、印刷速度（スキージ５１の移動速度）：３０ｍｍ、オフセット：０ｍｍの印刷条件で行うことができる。また、導電性接着剤４０としては、ビスフェノール型封止樹脂を主剤成分とし、硬化剤成分をアミン−フェノール混合型とした材料を使用できる。
【００３２】
この基板への導電性接着剤印刷工程の後、作製されたＩＣチップ１０を、その一面（回路面）１０ａを下向きにして、バンプ１１を導電性接着剤４０を介してランド２１に接するように加圧しながら、基板２０の一面上に搭載する（図３（ｄ））。搭載条件は、ＩＣ搭載機（図示せず）を用いて、例えば、荷重：１Ｎ、搭載時間：１秒の条件にて行うことができる。また、この搭載工程では、コンデンサ６０等の他の部品も基板２０の一面上に搭載する。
【００３３】
しかる後、チップ１０等が搭載された基板２０を、硬化炉（図示せず、例えば、１５０℃、１０分ピークを有する連続型のもの）に入れ、導電性接着剤４０の硬化を行う。この硬化工程により、ＩＣチップ１０が基板２０に固定され、チップ１０及びバンプ１１とランド２１とが電気的に接続される。こうして、ＩＣチップ１０の実装が終了する。
【００３４】
なお、その後、図３（ｅ）に示す様に、ＩＣチップ１０と共に基板２０に実装された他の部品のうち、ワイヤボンディングする部品６１についてワイヤボンディングを行ったり、さらに、基板２０上の実装部品を保護するために、モールドする等により、パッケージ化を行っても良い。
【００３５】
ところで、本実施形態によれば、バンプ１１を有するＩＣチップ１０において、バンプ１１を、チップ１０の一面１０ａ側からに突出方向に複数のバンプ部１２、１３が積み重ねてなるものとし、更に、隣接するバンプ部１２、１３間のうち少なくとも１箇所にくびれ部１４を形成したことを特徴としている。それによれば、バンプ１１の高さが十分であるため、反りが発生した基板２０においてチップ−基板間距離が広い部分でも、バンプ１１とランド２１との接触を確保できる。
【００３６】
また、くびれ部１４がバンプ１１のうち他の部位よりも変形しやすい変形部となるため、実装時におけるバンプ１１が適切な潰れ、基板２０の反りによるやバンプ１１の高さばらつきを吸収できる。もし、くびれ部１４が無く、バンプ１１全体に応力が加わる場合には、最悪、ＩＣチップ１０とバンプ１１との接合が破壊される恐れがある。
【００３７】
図４は、本実施形態におけるバンプ１１の潰れの様子を示す概略断面図であるが、くびれ部１４においては、（ａ）→（ｂ）のように、２段目バンプ部１３が主として変形したり、（ａ）→（ｃ）のように、１段目バンプ部１２が主として変形する。従って、本実施形態のＩＣチップ１０を用いれば、基板２０に大きな反りが発生しても、全てのバンプ１１を基板２０のランド２１に接触させることができる。
【００３８】
ここで、本実施形態の好ましい形態として上述した様に、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成した場合、図４（ｂ）に示す様に、１段目バンプ部１２が潰れやすくなる。これにより、バンプ１１が潰れる際の荷重によってＩＣチップ１０に与える損傷が、ＩＣチップ１０側の１段目バンプ部１２が変形することで緩衝され、極力低減される。
【００３９】
また、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成した場合には、上記製造方法において、次のような利点もある。この利点について、図５に示す説明図を参照して述べる。図５に示す様に、２段目バンプ部１３を形成する際、図中の矢印Ｙ１に示す様に、超音波による振動が印加され、バンプ全体が左右に振られる。
【００４０】
ここで、１段目バンプ部１２を構成するワイヤ９２として硬いものを用いると、１段目バンプ部１２直下のチップ１０（Ｓｉ等）に応力が加わり、クラックＫ１が発生する可能性がある。そのため、１段目バンプ部１２の形成には、極力柔らかいワイヤを用い、２段目のワイヤボンディング時におけるチップ１０へのダメージを低減する必要がある。よって、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成することは、有利である。
【００４１】
また、上記実装方法によれば、基板２０のランド（導体部）２１上に導電性接着剤４０を配設した後、ＩＣチップ１０のバンプ１１を、導電性接着剤４０を介してランド２１に電気的に接続している。それにより、基板２０に搭載されるチップ１０が複数個ある場合であっても、導電性接着剤４０の配設が、スクリーン印刷を１回行うだけで済むという利点がある。もし、導電性接着剤４０の配設をＩＣチップ１０に転写するとした場合、複数のチップ１０毎に、転写を行わなければならないため、手間がかかる。
【００４２】
なお、ＩＣチップ１０の基板２０への搭載時において、バンプ１１を潰した際に、導電性接着剤４０の這い上がりによるショートを防止する必要がある。そのためには、導電性接着剤４０の厚み、導電性接着剤４０とバンプ１１との最低接触深さ、チップ１０と這い上がった導電性接着剤４０とのクリアランス等を考慮して、バンプ１１の高さを決定する必要がある。
【００４３】
ちなみに、上記実装方法によって出来上がった構造において、導電性接着剤４０とバンプ１１とは、全て確実に接触しており（３０μｍ以上）、且つ、ＩＣチップ１０への導電性接着剤４０の付着や、ランド２１間への導電性接着剤４０の付着等によるショート等の不具合は、確認されなかった。
【００４４】
（他の実施形態）
なお、バンプ１１の１段目バンプ部１２、２段目バンプ部１３の材質を変えない場合、１台のワイヤボンディング装置でも、１段目、２段目のボール径は上述のように変えることが可能である。ただし、この場合でも生産性向上のため、複数台のワイヤボンディング装置を用いることが好ましい。
【００４５】
また、バンプ１１の材質（ボールの材質）としては、Ａｕ以外にも、導電性接着剤４０との接続が可能である他の材質を用いても良い。この様な材質としては、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ及びこれらの合金等が挙げられる。また、基板側に導電性接着剤４０を配設する場合の上記効果は無いが、導電性接着剤の配設は、ＩＣチップ（電子部品）側に転写することで行っても良い。
【００４６】
また、バンプ１１は、３段以上であっても良いことは、上述の通りである。この場合、隣接する各バンプ部間のうち少なくとも１箇所をくびれた形状とすればよい。勿論、隣接する各バンプ部間の全てをくびれた形状としても良い。また、電子部品としては、フリップチップ等でも良い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電子部品を示す概略断面図である。
【図２】図１に示す電子部品のバンプの製造方法を示す工程図である。
【図３】図１に示す電子部品の基板への実装方法を示す工程図である。
【図４】上記実施形態におけるバンプの潰れの様子を示す概略断面図である。
【図５】バンプ形成時におけるＩＣチップへのクラック発生の様子を示す図である。
【図６】基板の反りによる問題を説明するための概略断面図である。
【符号の説明】
１０…ＩＣチップ、１１…バンプ、１２…１段目バンプ部、１３…２段目バンプ部、２０…基板、２１…ランド、４０…導電性接着剤。
【発明の属する技術分野】
本発明は、一面側に突出して形成されたバンプを有し該バンプを介して基板上に実装される電子部品、及び、その製造方法、並びに、該電子部品の基板上への実装方法に関する。
【０００２】
【従来の技術】
従来、この種の電子部品の実装に係るものとしては、例えば、スタッドバンプによるＩＣ実装がある。これは、半導体チップ（電子部品）のパッド上にワイヤボンディング手法を用いてバンプを複数個形成し、このバンプに導電性接着剤を転写した後、半導体チップを基板上に搭載し、基板上に形成された導体部（ランド）とバンプとを、導電性接着剤を介して電気的に接続するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、チップサイズの大型化、チップを搭載する基板の積層化等によって、基板の反りが最大４０μｍ程度発生する状況となっている。現状では、図６に示す様に、このような大きな反りＤが発生したとき、バンプＪ１の高さＨが低い（例えば約５０μｍ程度）ため、基板Ｊ２にチップＪ３を搭載しようとすると、基板Ｊ２上のランドＪ４及び導電性接着剤Ｊ５とバンプＪ１とが接触できない部分が発生する。
【０００４】
本発明は上記問題に鑑み、一面側に突出して形成されたバンプを有し該バンプを介して基板上に実装される電子部品において、基板の反りが発生しても、全てのバンプを基板の導体部に接触させることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は電子部品に係るものであり、一面側に突出して形成されたバンプ（１１）を有し、このバンプを介して基板（２０）上に実装される電子部品において、該バンプを、該一面側から突出方向に複数のバンプ部（１２、１３）を積み重ねてなるものとし、更に、隣接するバンプ部間のうち少なくとも１箇所をくびれた形状としたことを特徴としている。
【０００６】
基板に反りが発生した場合、上記図６に示したように、電子部品と基板との距離が広い部分と狭い部分とが存在する。ここで、本発明によれば、バンプを複数のバンプ部を積み重ねた構成とすることにより、バンプの高さを十分に稼げるから、上記距離が広い部分でもバンプと導体部との接触を確保できる。
【０００７】
また、実装時には、バンプは適切に変形して潰れなければならないが、本発明では、隣接するバンプ部間のうち少なくとも１箇所をくびれた形状としているため、このくびれ部がバンプのうち他の部位よりも変形しやすい変形部となり、バンプの適切な潰れを実現できる。従って、本発明の電子部品を用いれば、変形基板に大きな反りが発生しても、全てのバンプを基板の導体部に接触させることができる。
【０００８】
ここで、請求項１の発明のように、複数のバンプ部（１２、１３）のうち、一面に接続されるバンプ部（１２）即ち１段目のバンプ部を、他のバンプ部（１３）よりも柔らかい材質により構成することが好ましい。それにより、電子部品側である１段目のバンプが潰れやすくなるため、バンプが潰れる際の荷重により電子部品に与える損傷を、１段目のバンプの潰れが緩衝することによって極力低減することができる。
【０００９】
また、請求項２の発明は、請求項１に記載の電子部品の製造方法に係るものであり、複数のバンプ部（１２、１３）を、ボールボンディング法により、電子部品（１０）の一面側から、各々順次形成していくことを特徴としている。それにより、請求項１又は２の電子部品を適切に製造することができる。
【００１０】
また、請求項２の発明では、電子部品（１０）の一面上に積み重ねられる複数のバンプ部（１２、１３）のうち、２段目以降のバンプ部（１３）を形成するためのボールの径を、１段目のバンプ部（１２）を形成するためのボールの径よりも大きくしている。これは、電子部品とバンプ部との接合性と、バンプ部同士の接合性とを比べた場合、構成される材質等によって、通常、後者の方が接合性に優れることによる。
【００１１】
例えば、１段目バンプ部と２段目バンプ部との接合性は、１段目バンプ部と電子部品との接合性よりも優れる。そのため、ボールボンディング法におけるバンプ部形成時のボールの加圧力は、２段目バンプ部を１段目バンプ部上に形成するときの方が、１段目バンプ部を電子部品の一面上に形成するときよりも、弱いもので済む。
【００１２】
そのため、もし、１段目のボールを２段目以降よりも大きな外径とすると、１段目バンプ部の加圧力が大きいので、せっかく１段目のボール径を大きくしても、その潰れが大きく、１段目バンプ部の高さを稼ぐには不利である。その点、請求項２の発明によれば、２段目以降のボール径の方を大きくすることにより、バンプ全体の高さを、適切に稼ぐことができ、好ましい。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係るバンプ１１を有する電子部品１０を示す概略断面図、図２は、電子部品１０のバンプ１１の製造方法を示す工程図（概略断面図）、図３は、電子部品１０の基板２０への実装方法を示す工程図（概略断面図）である。限定されるものではないが、本例では、電子部品としてＩＣチップ１０を採用している。
【００１７】
図１に示す様に、シリコン（Ｓｉ）等の半導体よりなるＩＣチップ（半導体チップ）１０の一面（回路面）１０ａ上には、複数個のバンプ１１が突出して設けられている。このバンプ１１は例えばＡｕ等よりなり、ＩＣチップ１０の一面１０ａに設けられた図示しないアルミ等よりなるパッド上に、ボールボンディング法により、形成されている。
【００１８】
バンプ１１は、上記一面１０ａ側から突出方向（図１中の上方）に複数のバンプ部１２、１３を積み重ねて高さを稼ぐと共に、隣接するバンプ部間のうち少なくとも１箇所が、くびれた形状となって高さ方向に潰れやすくなっている。本例では、一面１０ａ側より、１段目バンプ部１２、２段目バンプ部１３と２個のバンプ部が積み重ねられており、これら両バンプ部１２、１３の間に、くびれ部１４が形成されている。
【００１９】
これら両バンプ部１２、１３は、後述するように、ボールボンディング法により、一面１０ａ側から各々順次形成していくものであり、例えば、ＩＣチップ１０の上記パッドとの接合性を確保するための１段目バンプ部１２の高さは、４０〜５０μｍ、バンプ１１全体の高さＨは、１００〜１５０μｍ（好ましくは１３０μｍ以上）とすることができる。
【００２０】
また、このバンプ１１は、後述するチップ１０の実装の際にＩＣチップ１０に与える損傷を極力低減し、ＩＣチップ１０との確実な接合を確保するために、１段目バンプ部（一面１０ａに接続されるバンプ部）１２を、２段目バンプ部１３よりも柔らかい材質により構成することが好ましい。例えば、１段目バンプ部１２は、純度９９．９９％のＡｕ、２段目バンプ部１３は、Ｃｕやベリリウム等の不純物の量を変えて１段目よりも硬くしたＡｕ、とすることができる。
【００２１】
かかるＩＣチップ１０におけるバンプ１１の製造方法について、図２を参照して説明する。まず、図２（ａ）に示す様に、第１のワイヤボンディング装置を用い、キャピラリ９０の貫通孔９１にＡｕワイヤ９２を挿通した状態で、トーチ電極９３からの放電によりキャピラリ９０から突出したＡｕワイヤ９２の先端にボール９４を形成する。次に、図２（ｂ）に示す様に、キャピラリ９０を、ＩＣチップ１０の一面１０ａの上記パッド上に位置させてボールボンディングを行うことによって、１段目バンプ部１２を形成する。
【００２２】
次に、図２（ｃ）に示す様に、第２のワイヤボンディング装置を用い、上記と同様、トーチ電極９３からの放電によりキャピラリ９０から突出したＡｕワイヤ９２の先端にボール９４を形成し、続いて、図２（ｄ）に示す様に、キャピラリ９０を、１段目バンプ部１２上に位置させてボールボンディングを行うことによって、２段目バンプ部１３を形成する。このように、複数（本例では２個）のバンプ部１２、１３を、複数のワイヤボンディング装置を用いて、ボールボンディング法により、ＩＣチップ１０の一面１０ａ側から、各々順次形成していくことで、バンプ１１が形成される。
【００２３】
ここで、上記バンプの製造方法において、２段目バンプ部１３を形成するためのボール９４（１段目ボール）の径を、１段目バンプ部１２を形成するためのボール９４（２段目ボール）の径よりも大きくすることが好ましい。このことは、第１、第２のワイヤボンディング装置として同じものを用いてはできないため、ワイヤボンディング装置において、トーチ電極９３から放電される電圧を可変とできるように制御プログラムに改良を加え、その放電エネルギーを、１段目ボール形成時よりも２段目ボール形成時で高くするようにした。
【００２４】
例えば、ボンディング条件は次のようにできる。ボールの径（イニシャルボール径）は、１段目が１００μｍ、２段目が１４０μｍ、ボンディング荷重は、１段目が４０ｇ、２段目が３０ｇ以下、パワーは、１段目を５０（設定値）とすると２段目が３０（設定値）、ボンディングのタイムは、１段目、２段目ともに２０ｍｓｅｃとした。この条件例では、出来上がった状態において、１段目バンプ部１２の高さが６０μｍ、２段目バンプ部１３の高さが８０μｍとなった。
【００２５】
１段目ボールの径を、２段目ボールの径よりも大きくすることは、次のような利点がある。共にＡｕよりなる１段目バンプ部１２と２段目バンプ部１３との接合性は、１段目バンプ部１２とシリコン等よりなるＩＣチップ１０との接合性よりも優れる。そのため、ボールボンディング法におけるバンプ部形成時のボールの加圧力（ボンディング荷重）は、２段目バンプ部１３を形成するときの方が、１段目バンプ部１２を形成するときよりも、弱いもので済む。
【００２６】
もし、１段目ボールを２段目ボールよりも大きな外径とすると、１段目バンプ部１２形成時の加圧力が大きいので、せっかく１段目ボールの径を大きくしても、その潰れが大きく、１段目バンプ部１２の高さを稼ぐには不利である。その点、２段目ボールの径の方を大きくすることにより、バンプ１１全体の高さを、適切に稼ぐことができ、好ましい。
【００２７】
また、ボンディング荷重が、２段目バンプ部１３形成時の方が弱くても済むということは、そもそも、２段目ボールの方が１段目ボールよりも潰し量が小さいということである。よって、上記のように、ボール径を２段目の方を大きくせずに、例えば１段目と２段目の両ボール径が同じ場合でも、２段目バンプ部１３の方が高く形成することができる。
【００２８】
また、２段目ボールの径の方を大きくし、１段目ボールの径を小さくできるため、ＩＣチップ１０の上記パッドと接続される１段目バンプ部１２のサイズを小さくできる。そのため、ＩＣチップ１０における上記パッドのピッチの狭化に対応するものとして、有利である。
【００２９】
次に、ＩＣチップ１０の基板２０への実装方法について、図３を参照して述べる。まず、図３（ａ）、（ｂ）に示す様に、ＩＣチップ１０となるウェハ（ＩＣチップとするために切断される前のウェハ）３０上に、上記図２に示したボールボンディング法により、順次、１段目バンプ部１２、２段目バンプ部１３を形成していく。しかる後、ダイシング等により、ウェハ３０をカットし、図１に示すＩＣチップ１０を作製する。なお、ウェハ状態でなく、チップに対して１段目及び２段目バンプ部１２、１３を形成するようにしても良い。
【００３０】
一方、図３（ｃ）に示す様に、一面側にバンプ１１に対応して形成されたランド（導体部）２１を有する基板２０を用意する。この基板２０は、例えば９６％アルミナよりなるセラミック基板上を用い、該基板上において、ＩＣチップ１０の上記パッドに相当する位置に、Ａｇ等の厚膜導体よりなる３００μｍ□のランド２１が形成されたものを用いることができる。
【００３１】
そして、基板２０のランド２１上に、スクリーン印刷手法を用いて、導電性接着剤４０を転写して配設する。例えば、スクリーンマスク５０は、厚さ７０μｍで２７５μｍの開口径を有するものを使用し、荷重：１Ｎ、印刷速度（スキージ５１の移動速度）：３０ｍｍ、オフセット：０ｍｍの印刷条件で行うことができる。また、導電性接着剤４０としては、ビスフェノール型封止樹脂を主剤成分とし、硬化剤成分をアミン−フェノール混合型とした材料を使用できる。
【００３２】
この基板への導電性接着剤印刷工程の後、作製されたＩＣチップ１０を、その一面（回路面）１０ａを下向きにして、バンプ１１を導電性接着剤４０を介してランド２１に接するように加圧しながら、基板２０の一面上に搭載する（図３（ｄ））。搭載条件は、ＩＣ搭載機（図示せず）を用いて、例えば、荷重：１Ｎ、搭載時間：１秒の条件にて行うことができる。また、この搭載工程では、コンデンサ６０等の他の部品も基板２０の一面上に搭載する。
【００３３】
しかる後、チップ１０等が搭載された基板２０を、硬化炉（図示せず、例えば、１５０℃、１０分ピークを有する連続型のもの）に入れ、導電性接着剤４０の硬化を行う。この硬化工程により、ＩＣチップ１０が基板２０に固定され、チップ１０及びバンプ１１とランド２１とが電気的に接続される。こうして、ＩＣチップ１０の実装が終了する。
【００３４】
なお、その後、図３（ｅ）に示す様に、ＩＣチップ１０と共に基板２０に実装された他の部品のうち、ワイヤボンディングする部品６１についてワイヤボンディングを行ったり、さらに、基板２０上の実装部品を保護するために、モールドする等により、パッケージ化を行っても良い。
【００３５】
ところで、本実施形態によれば、バンプ１１を有するＩＣチップ１０において、バンプ１１を、チップ１０の一面１０ａ側からに突出方向に複数のバンプ部１２、１３が積み重ねてなるものとし、更に、隣接するバンプ部１２、１３間のうち少なくとも１箇所にくびれ部１４を形成したことを特徴としている。それによれば、バンプ１１の高さが十分であるため、反りが発生した基板２０においてチップ−基板間距離が広い部分でも、バンプ１１とランド２１との接触を確保できる。
【００３６】
また、くびれ部１４がバンプ１１のうち他の部位よりも変形しやすい変形部となるため、実装時におけるバンプ１１が適切な潰れ、基板２０の反りによるやバンプ１１の高さばらつきを吸収できる。もし、くびれ部１４が無く、バンプ１１全体に応力が加わる場合には、最悪、ＩＣチップ１０とバンプ１１との接合が破壊される恐れがある。
【００３７】
図４は、本実施形態におけるバンプ１１の潰れの様子を示す概略断面図であるが、くびれ部１４においては、（ａ）→（ｂ）のように、２段目バンプ部１３が主として変形したり、（ａ）→（ｃ）のように、１段目バンプ部１２が主として変形する。従って、本実施形態のＩＣチップ１０を用いれば、基板２０に大きな反りが発生しても、全てのバンプ１１を基板２０のランド２１に接触させることができる。
【００３８】
ここで、本実施形態の好ましい形態として上述した様に、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成した場合、図４（ｂ）に示す様に、１段目バンプ部１２が潰れやすくなる。これにより、バンプ１１が潰れる際の荷重によってＩＣチップ１０に与える損傷が、ＩＣチップ１０側の１段目バンプ部１２が変形することで緩衝され、極力低減される。
【００３９】
また、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成した場合には、上記製造方法において、次のような利点もある。この利点について、図５に示す説明図を参照して述べる。図５に示す様に、２段目バンプ部１３を形成する際、図中の矢印Ｙ１に示す様に、超音波による振動が印加され、バンプ全体が左右に振られる。
【００４０】
ここで、１段目バンプ部１２を構成するワイヤ９２として硬いものを用いると、１段目バンプ部１２直下のチップ１０（Ｓｉ等）に応力が加わり、クラックＫ１が発生する可能性がある。そのため、１段目バンプ部１２の形成には、極力柔らかいワイヤを用い、２段目のワイヤボンディング時におけるチップ１０へのダメージを低減する必要がある。よって、１段目バンプ部１２を、２段目バンプ部１３よりも柔らかい材質により構成することは、有利である。
【００４１】
また、上記実装方法によれば、基板２０のランド（導体部）２１上に導電性接着剤４０を配設した後、ＩＣチップ１０のバンプ１１を、導電性接着剤４０を介してランド２１に電気的に接続している。それにより、基板２０に搭載されるチップ１０が複数個ある場合であっても、導電性接着剤４０の配設が、スクリーン印刷を１回行うだけで済むという利点がある。もし、導電性接着剤４０の配設をＩＣチップ１０に転写するとした場合、複数のチップ１０毎に、転写を行わなければならないため、手間がかかる。
【００４２】
なお、ＩＣチップ１０の基板２０への搭載時において、バンプ１１を潰した際に、導電性接着剤４０の這い上がりによるショートを防止する必要がある。そのためには、導電性接着剤４０の厚み、導電性接着剤４０とバンプ１１との最低接触深さ、チップ１０と這い上がった導電性接着剤４０とのクリアランス等を考慮して、バンプ１１の高さを決定する必要がある。
【００４３】
ちなみに、上記実装方法によって出来上がった構造において、導電性接着剤４０とバンプ１１とは、全て確実に接触しており（３０μｍ以上）、且つ、ＩＣチップ１０への導電性接着剤４０の付着や、ランド２１間への導電性接着剤４０の付着等によるショート等の不具合は、確認されなかった。
【００４４】
（他の実施形態）
なお、バンプ１１の１段目バンプ部１２、２段目バンプ部１３の材質を変えない場合、１台のワイヤボンディング装置でも、１段目、２段目のボール径は上述のように変えることが可能である。ただし、この場合でも生産性向上のため、複数台のワイヤボンディング装置を用いることが好ましい。
【００４５】
また、バンプ１１の材質（ボールの材質）としては、Ａｕ以外にも、導電性接着剤４０との接続が可能である他の材質を用いても良い。この様な材質としては、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ及びこれらの合金等が挙げられる。また、基板側に導電性接着剤４０を配設する場合の上記効果は無いが、導電性接着剤の配設は、ＩＣチップ（電子部品）側に転写することで行っても良い。
【００４６】
また、バンプ１１は、３段以上であっても良いことは、上述の通りである。この場合、隣接する各バンプ部間のうち少なくとも１箇所をくびれた形状とすればよい。勿論、隣接する各バンプ部間の全てをくびれた形状としても良い。また、電子部品としては、フリップチップ等でも良い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電子部品を示す概略断面図である。
【図２】図１に示す電子部品のバンプの製造方法を示す工程図である。
【図３】図１に示す電子部品の基板への実装方法を示す工程図である。
【図４】上記実施形態におけるバンプの潰れの様子を示す概略断面図である。
【図５】バンプ形成時におけるＩＣチップへのクラック発生の様子を示す図である。
【図６】基板の反りによる問題を説明するための概略断面図である。
【符号の説明】
１０…ＩＣチップ、１１…バンプ、１２…１段目バンプ部、１３…２段目バンプ部、２０…基板、２１…ランド、４０…導電性接着剤。
Claims (2)
- 一面側に突出して形成されたバンプ（１１）を有し、このバンプを介して基板（２０）上に実装される電子部品において、
前記バンプは、前記一面側から突出方向に複数のバンプ部（１２、１３）を積み重ねてなるものであり、
隣接する前記バンプ部間のうち少なくとも１箇所が、くびれた形状となっており、
前記複数のバンプ部のうち、前記一面に接続されるバンプ部（１２）は、他のバンプ部（１３）よりも柔らかい材質により構成されていることを特徴とするバンプを有する電子部品。 - 前記複数のバンプ部（１２、１３）を、ボールボンディング法により、前記一面側から、各々順次形成していくことにより請求項１に記載のバンプを有する電子部品を製造する方法であって、
前記一面上に積み重ねられる前記複数のバンプ部のうち、２段目以降のバンプ部（１３）を形成するためのボールの径を、１段目のバンプ部（１２）を形成するためのボールの径よりも大きくすることを特徴とするバンプを有する電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257229A JP2001257229A (ja) | 2001-09-21 |
| JP4126840B2 true JP4126840B2 (ja) | 2008-07-30 |
Family
ID=18590892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000072495A Expired - Fee Related JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4126840B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100791A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 多段バンプ形成方法 |
| JP4421813B2 (ja) * | 2002-07-12 | 2010-02-24 | パナソニック株式会社 | 電子部品の接合材料および電子部品実装方法 |
| JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ｉｃ媒体およびその製造方法 |
| JP5134899B2 (ja) * | 2007-09-26 | 2013-01-30 | 三洋電機株式会社 | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP5366674B2 (ja) | 2008-06-27 | 2013-12-11 | パナソニック株式会社 | 実装構造体および実装方法 |
| JP2018195673A (ja) | 2017-05-16 | 2018-12-06 | 富士通株式会社 | バンプ及びその形成方法、並びに基板 |
-
2000
- 2000-03-10 JP JP2000072495A patent/JP4126840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257229A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763985B2 (en) | Flip-chip type semiconductor device | |
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| JP3622435B2 (ja) | 半導体装置とその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000228420A (ja) | 半導体装置及びその製造方法 | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JPH07302858A (ja) | 半導体パッケージ | |
| JP2001244362A (ja) | 半導体装置 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| KR100617530B1 (ko) | 반도체 장치의 제조방법 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH1032307A (ja) | 半導体装置及びその製造方法 | |
| KR102549580B1 (ko) | 플립 칩 | |
| JP4126840B2 (ja) | バンプを有する電子部品及びその実装方法 | |
| US6492196B1 (en) | Packaging process for wafer level IC device | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2007266564A (ja) | フリップチップボンデッドパッケージ | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4360873B2 (ja) | ウエハレベルｃｓｐの製造方法 | |
| KR100350084B1 (ko) | 반도체 패키지의 와이어 본딩방법 | |
| KR20060072985A (ko) | 스택 패키지 및 그 제조방법 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP5375563B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2005101312A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |