JP2002009111A - 半導体フリップ・チップの実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 接着界面での応力低減と接続強度とを向上さ
せ、寸法精度、平坦度の不良の発生を防ぎ、信頼性試験
に対応することができる半導体フリップ・チップの実装
方法を提供する。 【解決手段】 有機系樹脂基板上に複数の接続端子１５
を備えた導体回路パターン１１が形成された導体回路基
板１２の表面に、熱硬化性樹脂バインダーを塗布してバ
インダー層１８を形成し、複数の電極バンプ２１を備え
る半導体フリップ・チップ２２をバインダー層１８上に
フェースダウン状態で搭載し、所定の加圧力で押圧して
バインダー層１８を押し広げ、接続端子１５に電極バン
プ２１を圧接接続させて電気的導通回路を形成した後、
半導体フリップ・チップ２２を加圧した状態でバインダ
ー層１８に所要回数の段階加熱硬化処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体フリップ・
チップと導体回路基板の電極間がダイレクト接続又は媒
体接続された半導体フリップ・チップの実装方法に関
し、特に、半導体フリップ・チップと導体回路基板との
間に介在する熱硬化性樹脂バインダーの加熱硬化作業手
順の改良に関する。

【０００２】

【従来の技術】近年、半導体装置の超小型化や高速化、
高周波化等に対応する目的で、半導体チップの電極パッ
ドに電極バンプが形成された半導体フリップ・チップを
フェースダウン状態で導体回路基板（インターポーザ）
上に直接実装する半導体フリップ・チップの実装方法が
実用化されている。例えば、特開平５−１７５２８０号
公報に開示されているように、導体回路基板の接続端子
と半導体フリップ・チップの電極パッドとの電気的接続
が、導体回路基板を覆っている粘着型熱硬化性薄膜部材
を貫通してなされると共に、粘着型熱硬化性薄膜部材を
加熱して、その硬化収縮力によって半導体フリップ・チ
ップの電極バンプが導体回路基板の接続端子に圧接接続
されて電気的導通回路を形成すると共に、圧接接続状態
を維持する封止を行う構成とされている。

【０００３】更に、最近では半導体フリップ・チップの
実装方法として、半導体フリップ・チップと導体回路基
板の間隙に液状の熱硬化性樹脂バインダーを充填し、こ
れを加熱硬化してバインダー層を形成し、封止するアン
ダフィリング方式が提案されている。このアンダフィリ
ング方式としては、バインダー層の粘度を下げてバイン
ダー層の流れ性をよくして充填効果を高めると共に、導
体回路基板に含まれるガスやバインダー層中に含まれる
ボイドを除去するために、６０〜８０℃に加熱されたス
テージ上に導体回路基板を固定して予備加熱を行い、 ａ）半導体フリップ・チップをフェースダウン状態で加
圧して実装を行った後に、ディスペンサーシリジンのニ
ードルの先端から６０〜８０℃に加熱された液状の熱硬
化性樹脂バインダーを、半導体フリップ・チップと導体
回路基板との間隙に供給し、所定の硬化温度で加熱硬化
させる方法、 ｂ）導体回路基板上の半導体フリップ・チップを搭載す
る中央部分に、予め６０〜８０℃に加熱された液状の熱
硬化性樹脂バインダーを適量載せてバインダー層を形成
しておき、半導体チップの電極パッドにＡｕボールボン
ディングバンプが形成された半導体フリップ・チップを
バインダー上にフェースダウン状態で上から押し付けて
バインダー層を押し広げて加熱硬化させる方法、のいず
れかにより、半導体フリップ・チップの電極バンプを導
体回路基板の接続端子に圧接接続すると共に、これらを
封止する半導体フリップ・チップの実装方法が実用化さ
れている。

【０００４】そして、半導体フリップ・チップの実装に
使用される熱硬化性樹脂バインダーは、例えば、主成分
がエポキシ樹脂で、２μｍ程度の粒子のフィラーを含
み、ガラス転移点温度Ｔｇが１５０〜１７０℃、熱膨張
係数がガラス転移点温度Ｔｇ以下で３３〜４５ｐｐｍ／
℃、ガラス転移点温度Ｔｇを超えると１１０〜１２０ｐ
ｐｍ／℃の硬化物特性を有し、液状の状態で粘度が９０
０〜１１００ｃｐｓ程度の特性を有する硬化温度が２６
０℃のエポキシ系熱硬化性樹脂バインダーが多く使用さ
れている。

【０００５】上記ｂ）の硬化方法を用いた半導体フリッ
プ・チップの実装方法の一例について説明する。例えば
図５（Ａ）に示すように、半導体装置３０を形成する場
合、樹脂基板からなる導体回路基板３１上に半導体フリ
ップ・チップ３２をフェースダウン状態で実装するが、
その工程は、 （１）半導体チップ３３の複数の電極パッド３４のそれ
ぞれに、例えばＡｕボールボンディングバンプからなる
電極バンプ３５が形成された半導体フリップ・チップ３
２を準備する（電極バンプ形成工程）。 （２）有機系銅張り樹脂基板の一例であるガラスＢＴレ
ジン基板（ビスマレイミドとトリアジンを主成分とする
樹脂基板で、ガラス転移点温度Ｔｇ＝１８０〜２３０
℃、熱膨張係数α＝１３〜１７ｐｐｍ／℃）の両面の銅
箔をエッチング加工して、導体リードや半導体搭載部を
有する所定の導体回路パターン３６が形成された、例え
ばガラスＢＴレジンベースの導体回路基板３１を準備す
る（導体回路基板形成工程）。 （３）その導体回路基板３１上の半導体フリップ・チッ
プ３２を搭載する中央部分に予めエポキシ系熱硬化性樹
脂バインダーを適量載せてバインダー層３７を形成する
（バインダー塗布工程）。 （４）バインダー層３７が形成された導体回路基板３１
を加熱ステージに固定して８０℃程度に昇温し、バイン
ダー層３７の粘度を下げ、バインダー層３７の流れ性を
よくして充填効果を高めると共に、導体回路基板３１に
含まれるガスやバインダー層３７中に含まれるボイドを
除去するための予熱を行う（予熱工程）。

【０００６】（５）予熱された導体回路基板３１のバイ
ンダー層３７に半導体フリップ・チップ３２を位置決め
載置して所定の加圧力で、これを押圧してバインダー層
３７を押し広げ、導体回路基板３１に設けた接続端子パ
ッド３８に電極バンプ３５を圧接接続させて電気的導通
回路を形成する（実装工程）。 （６）図６に示すように、半導体フリップ・チップ３２
を加圧した状態で加熱し、３秒間に２６０℃のエポキシ
系熱硬化性樹脂バインダーの硬化温度に上昇させる（加
熱工程）。 （７）エポキシ系熱硬化性樹脂バインダーの硬化温度
（２６０℃）で１１秒間保持して、バインダー層３７を
硬化率９５〜１００％に硬化させる（熱硬化工程）。 （８）その後、２０秒間に８０℃に冷却し、放置する
（冷却工程）。 このようにして、半導体フリップ・チップ３２の電極パ
ッド３４と導体回路基板３１の接続端子パッド３８との
間の電気的導通回路が形成されると共に、これらを保持
した状態で半導体フリップ・チップ３２が導体回路基板
３１に封止実装される。

【０００７】

【発明が解決しようとする課題】しかしながら、半導体
フリップ・チップ３２と導体回路基板３１との間隙に充
填された液状のバインダー層３７を上記従来の加熱硬化
条件で熱硬化させて半導体フリップ・チップ３２を実装
する場合、有機系樹脂基板の一例であるガラスＢＴレジ
ン基板からなる導体回路基板３１は、バインダー層３７
の硬化温度の２６０℃に上昇されるので、導体回路基板
３１のガラス転移点温度Ｔｇ（１８０〜２３０℃）より
温度が高くなる。そのため、導体回路基板３１は軟化
し、図５（Ａ）に矢印Ａで示すように、導体回路基板３
１に伸びが生じた状態でバインダー層３７は所定の硬化
率（９５〜９８％）に達し、バインダー層３７は硬化収
縮する。そして、冷却されて導体回路基板３１のガラス
転移点温度Ｔｇ（１８０〜２３０℃）より温度が下がる
と、導体回路基板３１も硬化収縮する。そして、導体回
路基板３１とバインダー層３７及び半導体フリップ・チ
ップ３２とバインダー層３７との接着界面に熱膨張係数
差に起因する応力が残留すると共に、図５（Ｂ）に矢印
Ｂで示す収縮力により反りが発生する。更に剛性が大で
フレキシビリティに欠ける接続端子パッド３８と電極バ
ンプ３５の圧接接合部にも応力が残留する。

【０００８】その結果として、ＰＣＴ（Ｐｒｅｓｓｕｒ
ｅ Ｃｒａｃｋｅｒ Ｔｅｓｔ：温度１１０℃、湿度８
５％、５００時間）、ＴＣＴ（Ｔｅｍｐｅｒａｔｕｒｅ
Ｃｙｃｌｅ Ｔｅｓｔ：１２５℃／−５５℃、１００
０Ｃｙｃｌｅ）の加熱により残留応力が解放されて、平
坦性（反り）、密着性、電気的接続性等の信頼性試験に
対応（合格）できないという問題があった。したがっ
て、信頼性試験に対応するためには、それぞれの接着界
面での応力低減と接続強度を向上させることが必要とさ
れていた。本発明はこのような事情に鑑みてなされたも
ので、接着界面での応力低減と接続強度とを向上させ、
寸法精度、平坦度（コブラナリティ）の不良の発生を防
ぎ、信頼性試験に対応することができる半導体フリップ
・チップの実装方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】前記目的に沿う本発明に
係る半導体フリップ・チップの実装方法は、有機系樹脂
基板上に複数の接続端子を備えた導体回路パターンが形
成された導体回路基板の表面に、熱硬化性樹脂バインダ
ーを塗布してバインダー層を形成し、導体回路基板の接
続端子に対応する複数の電極バンプを備える半導体フリ
ップ・チップをバインダー層上にフェースダウン状態で
位置決め搭載する仮接着を行って、半導体フリップ・チ
ップを所定の加圧力で押圧してバインダー層を押し広
げ、接続端子に電極バンプを圧接接続させて電気的導通
回路を形成した後、前記半導体フリップ・チップを加圧
した状態でバインダー層に所要回数の段階加熱硬化処理
を行い、半導体フリップ・チップを導体回路基板上に実
装する構成としている。

【００１０】上記のように、所定回数の段階加熱硬化処
理を行うことによって、所定の仮硬化温度で所定時間維
持して所要の硬化率に仮加熱硬化処理されたバインダー
層は、導体回路基板を補強するように機能するため、そ
の後、バインダー層を所定の本硬化温度で所定時間維持
して所要の硬化率に本加熱硬化処理しても、導体回路基
板の延びが減少し、半導体フリップ・チップと導体回路
基板の接続界面及び接続端子と電極バンプの圧接接合部
の残留応力が低減されて、実装後の半導体装置の反りや
変形を防止することができる。

【００１１】本発明に係る半導体フリップ・チップの実
装方法において、バインダー層の段階加熱硬化処理は、
バインダー層の硬化率が７０〜８０％になる仮硬化温度
に上昇させ、所定時間の間、仮硬化温度を維持してバイ
ンダー層を硬化させる第１の段階加熱硬化処理と、更に
バインダー層の硬化率が９０〜１００％になる本硬化温
度に上昇させ、所定時間の間、本硬化温度を維持してバ
インダー層を硬化させる第２の段階加熱硬化処理とから
なる構成としてもよい。

【００１２】この場合、第１の段階加熱硬化処理と第２
の段階加熱硬化処理とで段階加熱硬化処理を行って実装
する構成とし、例えば本硬化温度が２６０℃のバインダ
ー層を２秒間加熱して本硬化温度よりも低い２００〜２
４０℃（好ましくは２２０℃）の仮硬化温度に昇温し、
この状態を５秒間維持してバインダー層を硬化率７０〜
８０％に硬化する第１の段階加熱硬化処理を行い、導体
回路基板は７０〜８０％の硬化率のバインダー層によっ
て補強されて一体化されているので、その後、第２の段
階加熱硬化処理で本硬化温度の２６０℃に昇温して、バ
インダー層を所定の硬化率に硬化させても応力の残留を
低減させることが可能となる。なお、バインダー層の硬
化率が７０％未満の低い硬化率では、導体回路基板がバ
インダー層によって実質的に補強されないので、第２の
段階加熱硬化処理での導体回路基板の変形は小さくなら
ない。

【００１３】本発明に係る半導体フリップ・チップの実
装方法において、バインダー層の本硬化温度が導体回路
基板のガラス転移点温度よりも高く設定されてもよい。
上記のように、バインダー層の本硬化温度を高く設定す
ることにより、硬化反応が更に促進されるので、硬化時
間の短縮が可能となり、半導体フリップ・チップの実装
時間の短縮が可能となる。更に、硬化時間が短縮される
ので加熱温度による半導体フリップ・チップに与えるダ
メージを低減することができる。

【００１４】

【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の一実施の形
態に係る半導体フリップ・チップの実装方法を用いて製
造される半導体装置の側面図、図２（Ａ）、（Ｂ）はそ
れぞれ同半導体フリップ・チップの実装方法の途中の工
程で形成される半導体パッケージの側面図、導体回路基
板フレームの平面図、図３は同半導体フリップ・チップ
の実装方法に用いる熱硬化樹脂からなるバインダーの硬
化率を示す説明図、図４は同半導体フリップ・チップの
実装方法の硬化工程の時間と温度変化の関係を示す説明
図である。

【００１５】図１に示すように、本発明の一実施の形態
に係る半導体フリップ・チップの実装方法を用いて形成
される半導体装置１０は、有機系樹脂基板の一例であ
る、例えば０．１〜０．４ｍｍ程度で、その表面に銅箔
を有するガラスＢＴレジン銅張り基板の銅箔にエッチン
グ加工を施すことにより、所定の導体回路パターン１１
（図２（Ａ）、（Ｂ）参照）が形成されたガラスＢＴレ
ジン基板をベースとする導体回路基板１２を備えてい
る。そして、導体回路パターン１１は、中央部にダミー
パッド１３を有し、その周囲に複数の導体リード１４を
配列し、各導体リード１４の半導体搭載面（上面）側の
一端部の表面に金めっきが施された接続端子の一部であ
る内部接続端子パッド１５が形成されている。また、導
体回路基板１２の実装面（下面）側にはアレイ状に配置
された接続端子の一部である外部接続端子ランド１６が
形成され、外部接続端子ランド１６はスルーホール１７
を介して内部接続端子パッド１５と電気的に接続されて
いる。

【００１６】導体回路パターン１１上には、例えばエポ
キシ樹脂を主体とする熱硬化樹脂からなる熱硬化樹脂バ
インダー（以下、バインダーという）を塗布し、硬化さ
せた所要の硬化物特性を有するバインダー層１８が形成
されている。なお、エポキシ樹脂を主体とする熱硬化樹
脂は、例えば図３に示すように、２２０℃（仮硬化温
度）で５秒間加熱したときに硬化率が７０〜８０％（平
均７５％）となり、２６０℃（本硬化温度）で５秒間加
熱したときに、硬化率が９０〜１００％になるように構
成されている。また、バインダーは、例えばエポキシ樹
脂を主体とし、フィラー、硬化剤、反応性希釈剤を含む
構成の熱硬化性エポキシ樹脂バインダーとされており、
硬化温度が２６０℃で、しかもガラス転移点温度が１５
０℃〜１７０℃で、且つ熱膨張係数がガラス転移点温度
以下のとき３３〜４５ｐｐｍ／℃、ガラス転移点温度以
上のとき１１０〜１２０ｐｐｍ／℃の硬化物特性を有
し、更には、液状のときの粘度が９００〜１１００ｃｐ
ｓの特性を有している。

【００１７】更に、バインダー層１８の上には、半導体
チップ１９の複数の能動素子面に形成された複数の電極
パッド２０を下向きに、すなわち電極パッド２０に設け
た、一例としてＡｕボールボンディングバンプからなる
電極バンプ２１を設けた半導体フリップ・チップ２２を
フェースダウンの状態に実装している。そして、半導体
フリップ・チップ２２と導体回路基板１２とをバインダ
ー層１８によって接合し、樹脂封止した半導体装置１０
を構成している。このとき、電極バンプ２１はバインダ
ー層１８によって導体リード１４に設けた内部接続端子
パッド１５に機械的接触されて電気的導通回路を形成す
ると共に、バインダー層１８は硬化して電気的導通回路
を保持し、電気的接続とアンダーフィル機能を兼備して
いる。

【００１８】ここで、本発明の一実施の形態に係る半導
体フリップ・チップの実装方法を用いた半導体装置の製
造方法について、図４を参照しながら説明する。半導体
装置１０は、バンプ形成工程、導体回路基板形成工程
と、半導体フリップ・チップの実装方法を構成するバイ
ンダー層塗布工程、予熱工程、実装工程、第１の段階加
熱硬化処理工程、第２の段階加熱硬化処理工程、冷却工
程及び分割工程を経て製造される。すなわち、 （１）半導体チップ１９の複数の電極パッド２０のそれ
ぞれに、例えばＡｕボールボンディングバンプからなる
電極バンプ２１が形成された半導体フリップ・チップ２
２を準備する（バンプ形成工程）。 （２）有機系樹脂基板の一例である表裏面に銅箔を有す
るガラスＢＴレジン銅張り基板（ガラス転移点温度Ｔｇ
＝１８０〜２３０℃、熱膨張係数α＝１７ｐｐｍ／℃）
の銅箔にエッチング加工を施すことにより、所定の導体
回路パターン１１が短冊状（図２（Ａ）、（Ｂ）参照）
又はマトリックス状に複数個配置されたガラスＢＴレジ
ン基板をベースとする導体回路基板フレーム２３を準備
する（導体回路基板形成工程）。

【００１９】（３）導体回路基板フレーム２３の各ダミ
ーパッド１３上に予め液状の熱硬化性エポキシ樹脂から
なるバインダーを適量載せてバインダー層１８を形成す
る（バインダー層塗布工程）。 （４）バインダー層１８が形成された導体回路基板フレ
ーム２３を加熱ステージに固定して８０℃程度に昇温
し、バインダー層１８の粘度を下げ、バインダー層１８
の流れ性をよくして充填効果を高めると共に、導体回路
基板フレーム２３に含まれるガスやバインダー層１８中
に含まれるボイドを除去するための予熱を行う（予熱工
程）。 （５）予熱された導体回路基板フレーム２３のバインダ
ー層１８に半導体フリップ・チップ２２を位置決め載置
して仮接着を行った後、所定の加圧力でこれを押圧して
バインダー層１８を押し広げ、内部接続端子パッド１５
に電極バンプ２１を圧接接続させて電気的導通回路を形
成する（実装工程）。

【００２０】（６）次に、半導体フリップ・チップ２２
を加圧した状態で、２秒間に２２０℃のバインダー層１
８の仮硬化温度に上昇させる第１の加熱を行い、その仮
硬化温度で５秒間維持して硬化反応を進めて硬化率７５
％の第１の熱硬化を行う仮加熱硬化処理、すなわち第１
の段階加熱硬化処理を行う（第１の段階加熱硬化処理工
程）。 （７）第１の段階加熱硬化処理を行った後、１秒間に２
６０℃のバインダー層１８の本硬化温度に上昇させる第
２の加熱を行い、更に２６０℃の温度を５秒間維持して
硬化反応を進め、硬化率１００％の第２の熱硬化を行う
本加熱硬化処理、すなわち第２の段階加熱硬化処理を行
い、半導体フリップ・チップ２２を導体回路基板フレー
ム２３に封止した複数の半導体パッケージ２４を形成す
る（第２の段階加熱処理工程）。 （８）その後、半導体パッケージ２４を２０秒間に８０
℃に冷却し、放置する（冷却工程）。 （９）複数の半導体パッケージ２４が形成された導体回
路基板フレーム２３を各半導体フリップ・チップ２２毎
にダイシングカットして個々に分割された半導体装置１
０を形成する（分割工程）。

【００２１】上記工程を経て、導体回路基板フレーム２
３と半導体フリップ・チップ２２は半導体パッケージ２
４として、半導体フリップ・チップ２２と導体回路基板
１２の内部接続端子パッド１５との間の電気的導通回路
を保持された状態で一体的に封止され、更に各半導体フ
リップ・チップ２２毎に分割されて裏面側に外部接続端
子ランド１６が露出した半導体装置１０が形成される。
なお、本発明に係る半導体フリップ・チップの実装方法
を用いて形成された１０個の半導体装置について、信頼
性試験項目のＰＣＴ（Ｐｒｅｓｓｕｒｅ Ｃｒａｃｋｅ
ｒ Ｔｅｓｔ）を温度が１１０℃、湿度が８５％、気圧
が１．２ａｔｍ、５００時間の条件で行った結果では全
数（１０／１０）が合格となり、ＴＣＴ（Ｔｅｍｐｅｒ
ａｔｕｒｅ Ｃｙｃｌｅ Ｔｅｓｔ）を温度１２５℃／
−５５℃、１０００Ｃｙｃｌｅの条件で行った結果でも
全数（１０／１０）が合格となり、品質の高い半導体装
置が得られた。

【００２２】以上、本発明を一実施の形態に係る半導体
フリップ・チップの実装方法について説明してきたが、
本発明は、何ら前記の実施の形態に記載の構成に限定さ
れるものではなく、特許請求の範囲に記載されている事
項の範囲内で考えられるその他の実施の形態や変形例も
含むものである。例えば、導体回路基板上の半導体フリ
ップ・チップを搭載する中央部分に設けたダミーパッド
に予めバインダー層を適量載せておき、Ａｕボールボン
ディングバンプを有する半導体フリップ・チップを上か
ら押し付けて、バインダー層を押し広げて硬化する方法
の外に、半導体フリップ・チップを実装後に、ディスペ
ンサーシリジンのニードルの先端からバインダー層を導
体回路基板と半導体フリップ・チップとの間の間隙に供
給して、バインダー層を硬化させる方法であってもよ
い。

【００２３】更に、前記実施の形態ではガラスＢＴレジ
ンベースの導体回路基板を用いた構成としたが、導体回
路基板としてガラスクロスエポキシ導体回路基板（グレ
ード：ＦＲ−４、５）、ガラスクロスポリエステル回路
基板（グレード：ＦＲ−６）を用いた構成とすることも
できる。また、前記実施の形態では半導体フリップ・チ
ップを有機系樹脂基板上に搭載して半導体装置を形成す
るＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプについ
て説明したが、本発明に係る半導体フリップ・チップの
実装方法は、半導体チップの上に半導体フリップ・チッ
プを重ねるＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）、半導
体チップが配列されたウエハの上に半導体フリップ・チ
ップが配列されたウエハを重ねるＷＯＷ（Ｗａｆｅｒ
Ｏｎ Ｗａｆｅｒ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）タイプのＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）、リードフレーム等に半導体フリップ・
チップを搭載するＣＯＦ（ＣｈｉｐＯｎ Ｆｒａｍｅ）
にも適用できる。

【００２４】

【発明の効果】請求項１〜３記載の半導体フリップ・チ
ップの実装方法においては、導体回路パターンが形成さ
れた有機系樹脂基板からなる導体回路基板の表面に、熱
硬化性樹脂バインダーを塗布してバインダー層を形成
し、半導体フリップ・チップをバインダー層上にフェー
スダウン状態で位置決め搭載し、半導体フリップ・チッ
プを所定の加圧力で押圧してバインダー層を押し広げる
と共に電気的導通回路を形成した後、前記半導体フリッ
プ・チップを加圧した状態でバインダー層に所要回数の
段階加熱硬化処理を行う。したがって、バインダー層は
仮加熱硬化処理で所定の硬化率（例えば７０〜８０％）
に硬化されて導体回路基板を補強するように機能し、本
硬化工程で硬化されても、半導体フリップ・チップと導
体回路基板との接着界面及び半導体フリップ・チップの
電極バンプと導体回路基板の接続端子の圧接接合部の残
留応力が低減されると共に、接着強度を向上させ、半導
体装置の状態で反りや変形を防止できる。その結果、寸
法精度や平坦度の不良を防ぐ信頼性の高い半導体フリッ
プ・チップの実装方法を提供できる。

【００２５】特に、請求項２記載の半導体フリップ・チ
ップの実装方法においては、バインダー層の段階加熱硬
化処理は、バインダー層の硬化率が７０〜８０％になる
仮硬化温度を維持してバインダー層を硬化させる第１の
段階加熱硬化処理と、更にバインダー層の硬化率が９０
〜１００％になる本硬化温度を維持してバインダー層を
硬化させる第２の段階加熱硬化処理とからなる構成とし
ているので、第１の段階加熱硬化処理で導体回路基板と
バインダー層との一体化が進み、第２の段階加熱硬化処
理でバインダー層が本硬化しても、半導体装置の残留応
力が低減され、反りや変形を防止できる。

【００２６】請求項３記載の半導体フリップ・チップの
実装方法においては、バインダー層の本硬化温度が導体
回路基板のガラス転移点温度よりも高く設定されている
ので、バインダー層の硬化温度を高く設定することによ
り、硬化反応が更に促進され、硬化時間の短縮が可能と
なり、半導体フリップ・チップの実装時間の短縮が可能
となる。更に、硬化時間が短縮されるので加熱温度によ
る半導体フリップ・チップに与えるダメージを低減し、
半導体装置の信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体フリップ・
チップの実装方法を用いて製造される半導体装置の側面
図である。

【図２】（Ａ）、（Ｂ）はそれぞれ同半導体フリップ・
チップの実装方法の途中の工程で用いられる半導体パッ
ケージの側面図、導体回路基板フレームの平面図であ
る。

【図３】同半導体フリップ・チップの実装方法に用いる
バインダー層の硬化率を示す説明図である。

【図４】同半導体フリップ・チップの実装方法の硬化工
程の時間と温度変化の状態を示す説明図である。

【図５】（Ａ）、（Ｂ）はそれぞれ従来例に係る半導体
フリップ・チップの実装方法を用いて製造される半導体
装置の側面図、同半導体装置の変形状態を示す側面図で
ある。

【図６】従来例に係る半導体フリップ・チップの実装方
法の硬化工程の時間と温度変化の状態を示す説明図であ
る。

【符号の説明】

１０：半導体装置、１１：半導体回路パターン、１２：
導体回路基板、１３：ダミーパッド、１４：導体リー
ド、１５：内部接続端子パッド、１６：外部接続端子ラ
ンド、１７：スルーホール、１８バインダー層、１９：
半導体チップ、２０：電極パッド、２１：電極バンプ、
２２：半導体フリップ・チップ、２３：導体回路基板フ
レーム、２４：半導体パッケージ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩山 隆雄 福岡県北九州市八幡西区小嶺２丁目10−１ 株式会社三井ハイテック内 (72)発明者 野北 寛太 福岡県北九州市八幡西区小嶺２丁目10−１ 株式会社三井ハイテック内 Ｆターム(参考） 5F044 KK02 LL11 LL15 RR19 5F061 AA01 BA03 CA05 CB03 CB13

Claims (3)

【特許請求の範囲】
1. 【請求項１】 有機系樹脂基板上に複数の接続端子を備
   えた導体回路パターンが形成された導体回路基板の表面
   に、熱硬化性樹脂バインダーを塗布してバインダー層を
   形成し、前記導体回路基板の前記接続端子に対応する複
   数の電極バンプを備える半導体フリップ・チップを前記
   バインダー層上にフェースダウン状態で位置決め搭載す
   る仮接着を行って、前記半導体フリップ・チップを所定
   の加圧力で押圧して前記バインダー層を押し広げ、前記
   接続端子に前記電極バンプを圧接接続させて電気的導通
   回路を形成した後、前記半導体フリップ・チップを加圧
   した状態で前記バインダー層に所要回数の段階加熱硬化
   処理を行い、前記半導体フリップ・チップを前記導体回
   路基板上に実装する構成としたことを特徴とする半導体
   フリップ・チップの実装方法。
2. 【請求項２】 請求項１記載の半導体フリップ・チップ
   の実装方法において、前記バインダー層の前記段階加熱
   硬化処理は、前記バインダー層の硬化率が７０〜８０％
   になる仮硬化温度に上昇させ、所定時間の間、前記仮硬
   化温度を維持して前記バインダー層を硬化させる第１の
   段階加熱硬化処理と、更に前記バインダー層の硬化率が
   ９０〜１００％になる本硬化温度に上昇させ、所定時間
   の間、前記本硬化温度を維持して前記バインダー層を硬
   化させる第２の段階加熱硬化処理とからなる構成とした
   ことを特徴とする半導体フリップ・チップの実装方法。
3. 【請求項３】 請求項１又は２記載の半導体フリップ・
   チップの実装方法において、前記バインダー層の本硬化
   温度が前記導体回路基板のガラス転移点温度よりも高く
   設定されていることを特徴とする半導体フリップ・チッ
   プの実装方法。