JP4122439B2 - 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 - Google Patents
二重絶縁ゲート電界効果トランジスタを用いたcmos回路 Download PDFInfo
- Publication number
- JP4122439B2 JP4122439B2 JP2004069789A JP2004069789A JP4122439B2 JP 4122439 B2 JP4122439 B2 JP 4122439B2 JP 2004069789 A JP2004069789 A JP 2004069789A JP 2004069789 A JP2004069789 A JP 2004069789A JP 4122439 B2 JP4122439 B2 JP 4122439B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- field effect
- type
- terminal double
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 45
- 239000007772 electrode material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000006880 cross-coupling reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 5
- 101150086729 vtc4 gene Proteins 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 101100014584 Arabidopsis thaliana VTC5 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
一般に四端子二重絶縁ゲート電界効果トランジスタにおいては、それぞれのゲート電極の電位により、それぞれのチャネル表面を導通状態か非導通状態かを制御できる。従って、図1の回路において、VTCの電位をTN1のゲート電極GN2側のチャネル表面が常に非導通となるような値とすればTN1は、ゲート電極GN1側のチャネルのみが導通あるいは非導通となるようゲート電極GN1の電位で制御が可能である。一方TP1の様に両ゲート電極GP1およびGP2を電気的に接続して同電位を与える場合は両チャネルとも同時に導通か非導通になる動作となる。
Claims (8)
- ソース領域及びドレイン領域並びに該ソース領域及びドレイン領域の間にそれぞれに接して設けられたチャネル領域を含むシリコン層と、該シリコン層の二つの対向する面にそれぞれゲート絶縁膜を挟んで設けられた第一の絶縁ゲート電極及び第二の絶縁ゲート電極を有するN形及びP型の四端子二重絶縁ゲート電界効果トランジスタを用い、該P形の四端子二重絶縁ゲート電界効果トランジスタの二つのゲート電極を電気的に接続し、更に該N形の四端子二重ゲート絶縁ゲート電界効果トランジスタの一方のゲート電極に電気的に接続してCMOSインバータ回路の入力端子とし、該N形の四端子二重絶縁ゲート電界効果トランジスタの他方のゲート電極の電位を制御することにより該N形の四端子二重絶縁ゲート電界効果トランジスタのしきい値電圧を制御することを特徴としたインバータ作用を行うCMOS回路。
- ソース領域及びドレイン領域並びに該ソース領域及びドレイン領域の間にそれぞれに接して設けられたチャネル領域を含むシリコン層と、該シリコン層の二つの対向する面にそれぞれゲート絶縁膜を挟んで設けられた第一の絶縁ゲート電極及び第二の絶縁ゲート電極を有するP型の四端子二重絶縁ゲート電界効果トランジスタが複数個並列に接続され、該トランジスタと同じ構造のN型の四端子二重絶縁ゲート電界効果トランジスタが同数個直列に接続され、該複数個のP形の四端子二重絶縁ゲート電界効果トランジスタの各々二つのゲート電極は、それぞれ電気的に接続されると共に、更に該複数個のN形の四端子二重ゲート絶縁ゲート電界効果トランジスタの対応する各一個の一方のゲート電極に各々電気的に接続されて同数個の入力端子とし、該複数個のN形の四端子二重絶縁ゲート電界効果トランジスタの各々他方のゲート電極はそれぞれしきい値電圧制御用電源に接続されたことを特徴とする多入力NAND作用を行うCMOS回路。
- ソース領域及びドレイン領域並びに該ソース領域及びドレイン領域の間にそれぞれに接して設けられたチャネル領域を含むシリコン層と、該シリコン層の二つの対向する面にそれぞれゲート絶縁膜を挟んで設けられた第一の絶縁ゲート電極及び第二の絶縁ゲート電極を有するP型の四端子二重絶縁ゲート電界効果トランジスタが複数個直列に接続され、該トランジスタと同じ構造のN型の四端子二重絶縁ゲート電界効果トランジスタが同数個並列に接続され、該複数個のP形の四端子二重絶縁ゲート電界効果トランジスタの各々二つのゲート電極は、それぞれ電気的に接続されると共に、更に該複数個のN形の四端子二重ゲート絶縁ゲート電界効果トランジスタの対応する各一個の一方のゲート電極に各々電気的に接続されて同数個の入力端子とし、該複数個のN形の四端子二重絶縁ゲート電界効果トランジスタの各々他方のゲート電極はそれぞれのしきい値電圧制御用電源に接続されたことを特徴とする多入力NOR作用を行うCMOS回路。
- 請求項1に記載のCMOSインバータ回路2個をクロスカップルさせてフリップフロップ回路を構成し、各入力端子にN型の四端子二重絶縁ゲート電界効果トランジスタ2個をパストランジスタとしてそれぞれ接続し、各他端をデータ線に接続し、該パストランジスタの各一方及び各他方のゲート電極を行選択線に接続してなることを特徴とするSRAM作用を行うCMOS回路。
- 上記パストランジスタの各他方のゲート電極をそれぞれそのしきい値電圧制御用電源に接続することを特徴とする請求項4に記載のCMOS回路。
- 上記N形の四端子二重絶縁ゲート電界効果トランジスタの他方のゲート電極の電位をダイナミックに制御することを特徴とした請求項1乃至5に記載されたCMOS回路。
- P型の四端子二重絶縁ゲート電界効果トランジスタと同じゲート電極材料をN型の四端子二重絶縁ゲート電界効果トランジスタのゲート電極として用いることを特徴とした請求項1乃至6に記載されたCMOS回路。
- 請求項1乃至7に記載されたCMOS回路のうち少なくとも一つの回路を含むことを特徴とした集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004069789A JP4122439B2 (ja) | 2004-03-11 | 2004-03-11 | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 |
US11/072,401 US7282959B2 (en) | 2004-03-11 | 2005-03-07 | CMOS circuit including double-insulated-gate field-effect transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004069789A JP4122439B2 (ja) | 2004-03-11 | 2004-03-11 | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260607A JP2005260607A (ja) | 2005-09-22 |
JP4122439B2 true JP4122439B2 (ja) | 2008-07-23 |
Family
ID=34918505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004069789A Expired - Lifetime JP4122439B2 (ja) | 2004-03-11 | 2004-03-11 | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7282959B2 (ja) |
JP (1) | JP4122439B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4784818B2 (ja) * | 2005-10-14 | 2011-10-05 | 独立行政法人産業技術総合研究所 | 四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器 |
JP5054919B2 (ja) * | 2005-12-20 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2007179602A (ja) * | 2005-12-27 | 2007-07-12 | Hitachi Ltd | 半導体装置 |
JP4855786B2 (ja) * | 2006-01-25 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
FR2898432B1 (fr) * | 2006-03-10 | 2008-04-11 | Commissariat Energie Atomique | Cellules memoire en technologie cmos double-grille dotee de transistors a deux grilles independantes |
JP4625932B2 (ja) * | 2006-08-23 | 2011-02-02 | 独立行政法人産業技術総合研究所 | 四端子二重絶縁ゲート電界効果トランジスタを用いたcmos−nandゲート回路 |
JP5057739B2 (ja) * | 2006-10-03 | 2012-10-24 | 株式会社東芝 | 半導体記憶装置 |
JP2008130670A (ja) | 2006-11-17 | 2008-06-05 | Seiko Epson Corp | 半導体装置、論理回路および電子機器 |
WO2008069277A1 (ja) * | 2006-12-07 | 2008-06-12 | National Institute Of Advanced Industrial Science And Technology | Sram装置 |
FR2911004B1 (fr) * | 2006-12-28 | 2009-05-15 | Commissariat Energie Atomique | Procede de realisation de transistors a double-grille asymetriques permettant la realisation de transistors a double-grille asymetriques et symetriques sur un meme substrat |
WO2008081740A1 (ja) * | 2006-12-28 | 2008-07-10 | National Institute Of Advanced Industrial Science And Technology | Sramセル及びsram装置 |
WO2008114716A1 (ja) * | 2007-03-20 | 2008-09-25 | National Institute Of Advanced Industrial Science And Technology | Sram装置 |
JP4498398B2 (ja) | 2007-08-13 | 2010-07-07 | 株式会社東芝 | 比較器及びこれを用いたアナログ−デジタル変換器 |
JP2009188257A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 |
US7750682B2 (en) * | 2008-03-10 | 2010-07-06 | International Business Machines Corporation | CMOS back-gated keeper technique |
JP4997392B2 (ja) * | 2009-06-01 | 2012-08-08 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路 |
WO2011013298A1 (ja) * | 2009-07-29 | 2011-02-03 | 独立行政法人産業技術総合研究所 | Sramセル |
JP4997453B2 (ja) * | 2009-09-25 | 2012-08-08 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路 |
CN102074582B (zh) * | 2009-11-20 | 2013-06-12 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
JP4997417B2 (ja) * | 2009-12-04 | 2012-08-08 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63217718A (ja) | 1987-03-05 | 1988-09-09 | Nec Corp | 論理回路 |
US5466961A (en) * | 1991-04-23 | 1995-11-14 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP3085130B2 (ja) * | 1995-03-22 | 2000-09-04 | 日本電気株式会社 | ドライバ回路 |
JP2001186007A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 |
US6677803B1 (en) * | 2002-08-21 | 2004-01-13 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit device |
-
2004
- 2004-03-11 JP JP2004069789A patent/JP4122439B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-07 US US11/072,401 patent/US7282959B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7282959B2 (en) | 2007-10-16 |
US20050199964A1 (en) | 2005-09-15 |
JP2005260607A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4122439B2 (ja) | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 | |
US11356097B2 (en) | Semiconductor device and method of driving semiconductor device | |
US9336858B2 (en) | Semiconductor memory device and driving method thereof | |
JP5240596B2 (ja) | 半導体集積回路 | |
US7439566B2 (en) | Semiconductor memory device having metal-insulator transition film resistor | |
US8243501B2 (en) | SRAM device | |
US5959336A (en) | Decoder circuit with short channel depletion transistors | |
KR100712087B1 (ko) | 반도체메모리장치및그제조방법 | |
JP4171703B2 (ja) | 有機電界効果トランジスタを含む論理構成要素 | |
CA1208364A (en) | Static memory cell embodying dual-channel technology | |
JP5004251B2 (ja) | Sramセル及びsram装置 | |
JPH06104405A (ja) | スタティック型メモリ | |
CN111033721B (zh) | 半导体器件 | |
JP4452806B2 (ja) | 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路 | |
EP0022266B1 (en) | Semiconductor circuit device | |
WO2020158531A1 (ja) | 記憶装置およびプログラミング方法 | |
JP2005317921A (ja) | 不揮発性メモリ及びその操作方法 | |
TWI841332B (zh) | 半導體記憶裝置 | |
KR20230048951A (ko) | 전계 효과 트랜지스터, 이를 포함한 전자 장치 및 전계 효과 트랜지스터 제조 방법 | |
KR100266032B1 (ko) | 에스 램 회로 및 장치 | |
JP4997417B2 (ja) | 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路 | |
CN116230715A (zh) | 后端有源组件、半导体组件以及半导体芯片 | |
CN111899777A (zh) | 单闸极多次写入非挥发性内存及其操作方法 | |
JPS6221265A (ja) | 半導体集積回路装置 | |
JPH0555523A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4122439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |