JP4121271B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4121271B2 JP4121271B2 JP2001377445A JP2001377445A JP4121271B2 JP 4121271 B2 JP4121271 B2 JP 4121271B2 JP 2001377445 A JP2001377445 A JP 2001377445A JP 2001377445 A JP2001377445 A JP 2001377445A JP 4121271 B2 JP4121271 B2 JP 4121271B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- cladding
- cladding layer
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＤ−Ｒ／ＲＷドライブ、ＤＶＤ−ＲＡＭドライブ等の光ディスク機器などに用いる半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
光記録装置において、記録速度の向上が図られており、たとえば、ＣＤ−Ｒドライブは、いわゆる１６倍速の記録速度のものが実用化されるに至っている。このように記録速度の大きい光記録装置においては、高出力のレーザ光を瞬時に立ち上げる必要がある。このような要求特性を満たすレーザとして、化合物半導体を用いたリッジ型半導体レーザがある。
【０００３】
半導体レーザは、電子および正孔の再結合により発生した光を素子の両端面で内方に反射させ、これによりレーザ発振を生じさせるようにした発光装置である。半導体レーザ素子の両端面、すなわちレーザ出射側端面および反射側端面には、これらを保護するためアルミナなどからなる保護膜が形成されている。
【０００４】
【発明が解決しようとする課題】
ところが、半導体レーザ素子の製造工程において、保護膜形成前に素子の端面が酸化されることにより、レーザ出射側端面および反射側端面には、多数の非発光再結合中心が形成される。レーザ発光時には、レーザ出射側端面から反射側端面に渡る素子全長に電流が注入される。このとき、レーザ出射側端面および反射側端面において、非発光再結合が起こり発熱する。発熱によりバンドギャップが小さくなると、レーザ光の吸収が増え、さらに温度が高くなる。これの繰り返しにより、レーザ素子端面が溶融するいわゆるＣＯＤ（ＣａｔａｓｔｒｏｐｈｉｃＯｐｔｉｃａｌ Ｄａｍａｇｅ）が起こり、半導体レーザ素子は破壊に至る。
【０００５】
ＣＯＤは、半導体レーザの光出力を高くしていくと、あるレベル（破壊光出力）で起こる。したがって、半導体レーザ素子の使用時の光出力は、破壊光出力より低く設定しなければならない。
そこで、本発明の目的は、破壊光出力の向上を図ることにより、高出力化を可能にした半導体レーザ素子およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、化合物半導体基板上に順に積層された下部クラッド層、活性層および上部第１クラッド層と、前記上部第１クラッド層上に設けられたリッジ形状の上部第２クラッド層と、前記上部第２クラッド層の側方に設けられた電流ブロック層と、前記上部第２クラッド層上に設けられたコンタクト層と、前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の各近傍において、前記上部第２クラッド層と前記コンタクト層との間に設けられ、リッジ形状の前記上部第２クラッド層から幅方向に突出した絶縁体からなる電流遮断層とを含み、前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、前記反射側端面近傍の前記電流遮断層より前記レーザ出射側端面近傍の前記電流遮断層で長くされ、前記リッジ形状の上部第２クラッド層からの前記電流遮断層の幅方向への突出部の下方が、前記電流ブロック層で埋められていることを特徴とする半導体レーザ素子である。
【０００７】
この発明によれば、絶縁体である電流遮断層により、レーザ出射側端面近傍および（または）反射側端面近傍には、電流が流れない。したがって、非発光再結合は起こらず、端面の温度が上がることはない。これにより、半導体レーザ素子の破壊光出力を向上できるから、高出力の半導体レーザ素子を実現できる。
電流遮断層は、レーザ出射側端面近傍および反射側端面近傍の双方に設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層をレーザ出射側端面近傍および反射側端面近傍の双方に設けた場合、素子の長さ方向に沿う方向の各々の電流遮断層の長さは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面で顕著に起こるから、電流遮断層の長さは反射側端面のものに比してレーザ出射側端面のものを長くしてもよく、レーザ出射側端面側にのみ電流遮断層を設けてもよい。
【０００８】
半導体レーザ素子の各部は、請求項２に記載されている組成をとることができる。すなわち、前記化合物半導体基板はＧａＡｓ化合物半導体基板であってもよく、前記下部クラッド層はＡｌx1Ｇａ(1-x1)Ａｓ層であってもよい。
前記活性層はＡｌy1Ｇａ(1-y1)Ａｓの単層であってもよく、Ａｌy11Ｇａ(1-y11)ＡｓとＡｌy12Ｇａ(1-y12)Ａｓとの複合層、またはＡｌy1Ｇａ(1-y1)ＡｓとＧａＡｓとの複合層であってもよい。活性層がＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層である場合、活性層は上述のような複合組成となる。
【０００９】
前記上部第１クラッド層はＡｌx2Ｇａ(1-x2)Ａｓ層であってもよく、前記リッジ形状の上部第２クラッド層はＡｌx3Ｇａ(1-x3)Ａｓ層であってもよい。前記電流ブロック層はＡｌy2Ｇａ(1-y2)Ａｓ層からなる単層であってもよく、前記化合物半導体基板側に配されＡｌy3Ｇａ(1-y3)Ａｓからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であってもよい。前記コンタクト層はＧａＡｓ層であってもよい。
【００１０】
また、半導体レーザ素子の各部は、請求項３に記載されている組成をとることもできる。すなわち、前記化合物半導体基板はＧａＡｓ化合物半導体基板であってもよく、前記下部クラッド層はＩｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層であってもよい。
前記活性層はＩｎx2Ｇａ(1-x2)Ｐの単層であってもよく、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)Ｐとの複合層、またはＩｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐとの複合層であってもよい。活性層がＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層である場合、活性層は上述のような複合組成となる。
【００１１】
前記上部第１クラッド層はＩｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層であってもよく、前記リッジ形状の上部第２クラッド層がＩｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層であってもよい。
前記電流ブロック層は、ＧａＡｓ、Ｇａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる単層であってもよく、前記化合物半導体基板側に配されＧａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であってもよい。前記コンタクト層はＧａＡｓ層であってもよい。
【００１２】
請求項４記載の発明は、前記電流遮断層が酸化シリコン、窒化シリコン、または酸化ア
ルミニウムからなることを特徴とする請求項１ないし３のいずれかに記載の半導体レーザ素子である。酸化シリコン、窒化シリコン、または酸化アルミニウムからなる電流遮断層により、良好に電流を遮断できる。
請求項５記載の発明は、前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の近傍において、前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、４０μｍより小さいことを特徴とする請求項１ないし４のいずれかに記載の半導体レーザ素子である。
請求項６記載の発明は、化合物半導体基板上に下部クラッド層、活性層、上部第１クラッド層、および上部第２クラッド層を順に積層する工程と、前記上部第２クラッド層上に絶縁体からなる帯状のマスク層を形成する工程と、前記マスク層を用いて前記上部第２クラッド層をリッジ形状に整形する工程と、前記リッジ形状の上部第２クラッド層の側方に、電流ブロック層を選択成長させる工程と、前記マスク層の長手方向に関する両方の端部近傍を、反射側端面として機能する端面側を相対的に短く、レーザ射出側端面として機能する端面側を相対的に長く残して、前記マスク層を除去する工程と、前記上部第２クラッド層上に前記上部第２クラッド層とオーミック接触するコンタクト層を形成する工程とを含み、前記上部第２クラッド層をリッジ形状に整形する工程が、前記マスク層を前記リッジ形状の上部第２クラッド層の幅方向に突出させる工程を含み、前記電流ブロック層を選択成長させる工程が、前記上部第２クラッド層の幅方向に突出した前記マスク層の下方を当該電流ブロック層で埋める工程を含むことを特徴とする半導体レーザの製造方法である。
【００１３】
この製造方法により、請求項１記載の半導体レーザ素子を得ることができる。マスク層を、レーザ出射側端面および反射側端面のうちの少なくとも一方の近傍を残して除去した残部が電流遮断層となる。
上部第２クラッド層は、マスク層をマスクとしたエッチングによりリッジ形状に整形してもよい。その場合、上部第１クラッド層と上部第２クラッド層との間に、エッチング媒体に対する耐性を有したエッチングストップ層を設け、エッチングストップ層より下方の層をエッチングから保護するようにしてもよい。
【００１４】
マスク層を上述のように部分的に除去する工程は、マスク層の残存させる部分の上面にレジストを形成して、ウェットエッチングによりレジストが形成されていない部分を除去して実施することができる。
上部第２クラッド層は、エッチングによりリッジ形状に整形すると、マスク層の幅方向端部近傍の下方も除去される。すなわち、マスク層はリッジ形状の上部第２クラッド層の幅方向に突出した状態となる。続いて、上部第２クラッド層の両側に電流ブロック層を形成し、突出したマスク層の下方が電流ブロック層で埋められた状態にすることができる。この状態でマスク層のエッチングを行うと、マスク層は上面からのみエッチングされるので、上面にレジストが形成されていない部分のみを除去することができる。
【００１５】
従来のリッジ型半導体レーザの製造方法においては、マスク層は、上部第２クラッド層の側方に電流ブロック層が形成された後、すべて除去される。本発明の製造方法においては、上述のようにマスク層の一部は残されて電流遮断層となる。したがって、従来の製造方法から工程数を大きく増やすことなく、電流遮断層を含む高出力の半導体レーザ素子を得ることができる。
請求項７記載の発明は、前記マスク層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項６記載の半導体レーザ素子の製造方法である。
【００１６】
この発明により、請求項３記載の半導体レーザ素子を得ることができる。
ＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法で、ＡｌＧａＡｓ系の半導体レーザ素子を形成する場合、酸化シリコンからなるマスク層を用いることにより、電流ブロック層を上部第２クラッド層の両側に選択的に成長させることができる。すなわち、電流ブロック層を構成する材料は、マスク層の上には堆積しない。
【００１７】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。図２は、図１のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。図２（ａ）は図１のIIａ−IIａ線断面図であり、図２（ｂ）は図１のIIｂ−IIｂ線断面図である。図１は、図２（ａ）（ｂ）のI−I線断面図である。
【００１８】
このリッジ型半導体レーザ素子の長さ方向に関する一方の端面はレーザ出射側端面１５となっており、他方の端面は反射側端面１６となっている。
基板１の上には、下部クラッド層２、活性層３、上部第１クラッド層４およびエッチングストップ層５が順に積層されている。エッチングストップ層５の上には、リッジ形状の上部第２クラッド層７が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第２クラッド層７の両側には、電流ブロック層６が形成されている。電流ブロック層６は、上部第２クラッド層７の側面、およびエッチングストップ層５の上面に沿うように形成されている。上部第２クラッド層７および電流ブロック層６の上には、上部第２クラッド層７にオーミック接触するコンタクト層８が形成されている。
【００１９】
上部第２クラッド層７とコンタクト層８との間で、レーザ出射側端面１５の近傍および反射側端面１６の近傍には、電流遮断層１０ａ，１０ｂがそれぞれ形成されている。電流遮断層１０ａ，１０ｂは、レーザ出射側端面１５および反射側端面１６からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面１５および反射側端面１６から所定の距離以上内方の部分では、上部第２クラッド層７の上部にコンタクト層８が接している。
【００２０】
基板１は、たとえばｎ型ＧａＡｓ化合物半導体基板からなる。この場合に、下部クラッド層２は、ｎ型Ａｌx1Ｇａ(1-x1)Ａｓ層で構成することができる。活性層３は、導電型がｎ型、ｐ型、またはアンドープであり、Ａｌy1Ｇａ(1-y1)Ａｓ層からなっていてもよいし、組成の異なる２層からなっていてもよい。すなわち、Ａｌy11Ｇａ(1-y11)ＡｓとＡｌy12Ｇａ(1-y12)Ａｓ（ｙ１１≠ｙ１２）とからなるＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層であってもよいし、Ａｌy1Ｇａ(1-y1)ＡｓとＧａＡｓとからなるＭＱＷ活性層であってもよい。
【００２１】
上部第１クラッド層４は、ｐ型Ａｌx2Ｇａ(1-x2)Ａｓ層で構成することができる。エッチングストップ層５は、ｐ型Ｉｎ(1-Z)ＧａZＰ層で構成し、エッチング媒体に対する耐性を有するものとすることができる。さらに、電流ブロック層６は、ｎ型Ａｌy2Ｇａ(1-y2)Ａｓ層で構成することができ、リッジ形状の上部第２クラッド層７は、ｐ型Ａｌx3Ｇａ(1-x3)Ａｓ層で構成することができ、コンタクト層８は、ｐ型ＧａＡｓ層で構成することができる。電流遮断層１０ａ，１０ｂは、酸化シリコン（ＳｉＯ2）からなる。
【００２２】
基板１の下面およびコンタクト層８の上面には、それぞれｎ側電極１２およびｐ側電極１３が形成されている。ｎ側電極１２およびｐ側電極１３は、レーザ出射側端面１５から反射側端面１６に至る全長に渡って形成されている。
レーザ発光時、素子にはｎ側電極１２およびｐ側電極１３を介して電流が流される。このため、これらの電極部では、電流は素子の長さ方向の全域にわたって流れる。しかし、レーザ出射側端面１５の近傍および反射側端面１６の近傍では、電流遮断層１０ａ，１０ｂがそれぞれ存在するために、電流が流れない。したがって、レーザ出射側端面１５や反射側端面１６では、非発光再結合中心が存在していた場合でも、非発光再結合が起こらない。すなわち、このような構成のリッジ型半導体レーザによれば、半導体レーザ素子の発熱を抑制できるから、破壊光出力を著しく向上できる。これにより、半導体レーザ素子の高出力化を可能にできる。
【００２３】
素子の長さ方向に沿う方向の電流遮断層１０ａ，１０ｂの長さ（以下、それぞれ「レーザ出射側非注入幅」、「反射側非注入幅」という。）は、任意に設定可能である。素子の大きさに比してレーザ出射側非注入幅や反射側非注入幅を過度に大きくしても、非発光再結合を抑制する効果は向上しない。一方、レーザ出射側非注入幅や反射側非注入幅を大きくすると、実質的に電流が注入される領域の長さが狭められるため、駆動電流の増大を招く。レーザ出射側非注入幅や反射側非注入幅の大きさは、これらのことを考慮して最適な大きさに設定することが可能である。
【００２４】
レーザ出射側端面１５側の電流遮断層１０ａおよび反射側端面１６側の電流遮断層１０ｂは、双方ともに設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層１０ａ，１０ｂを双方とも設けた場合、レーザ出射側非注入幅と反射側非注入幅とは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面１５近傍で顕著に起こるから、反射側非注入幅に比してレーザ出射側非注入幅を長くしてもよく、レーザ出射側端面１５近傍にのみ電流遮断層１０ａを設けてもよい。
【００２５】
電流遮断層１０ａ，１０ｂは、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合でも、良好に電流を遮断でき、レーザ出射側端面１５の近傍および反射側端面１６の近傍での発熱を抑制することができる。
図３は、図１および図２のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
基板１上に、下部クラッド層２、活性層３、上部第１クラッド層４、エッチングストップ層５、および上部第２クラッド層７を順次形成する（図３（ａ））。これらの工程は、ＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により実施することができる。
【００２６】
この後、上部第２クラッド層７の表面に、ＳｉＯ2からなる帯状のマスク層１１を形成する。このようなマスク層１１は、スパッタリング法により、ＳｉＯ2膜を上部第２クラッド層上の全面に形成した後、フォトエッチング法により帯状に整形して得ることができる。
次に、マスク層１１をマスクとして、上部第２クラッド層７をリッジ形状にエッチングする。これにより、マスク層１１下方の上部第２クラッド層７も、一部除去される。すなわち、マスク層１１は、リッジ形状の上部第２クラッド層７から幅方向に突出した状態となる。エッチングストップ層５はエッチング媒体に対する耐性を有するので、エッチングストップ層５以下の層はエッチングされない。この状態が、図３（ｂ）に示されている。
【００２７】
続いて、上部第２クラッド層７の両側に、ＭＯＣＶＤ法により電流ブロック層６を形成する（図３（ｃ））。この際、電流ブロック層６は、リッジ形状の上部第２クラッド層７の側面およびエッチングストップ層５の上に選択的に成長する。すなわち、電流ブロック層６を構成する材料は、マスク層１１上には堆積しない。また、突出したマスク層１１の下方は、電流ブロック層６により埋められる。
【００２８】
その後、マスク層１１を、マスク層１１の長さ方向の両端部近傍を残して、エッチングにより除去する。マスク層１１の残部が電流遮断層１０ａ，１０ｂとなる。この状態が、図３（ｄ）に示されている。この工程は、フォトエッチング法を用いて行うことができる。すなわち、マスク層１１のうち、残存させようとする部分の上面にレジストを形成し、エッチングによりレジストが形成されていない部分を除去した後、レジストを除去して、電流遮断層１０ａ，１０ｂを得ることができる。
【００２９】
さらに、電流ブロック層６、上部第２クラッド層７および電流遮断層１０ａ，１０ｂの上に、ＭＯＣＶＤ法によりｐ型ＧａＡｓからなるコンタクト層８を形成する（図３（ｅ））。最後に、基板１の下面およびコンタクト層８の上面に、それぞれｎ側電極およびｐ側電極（図示しない）を形成して、リッジ型半導体レーザ素子が完成する。以上は、１つのリッジ型半導体レーザ素子（チップ）を単位として説明したが、１枚の大きな基板１上に複数のチップに相当する領域が密接して配された状態で成膜を行い、劈開により個々のチップの個片に切り出すことができる。
【００３０】
このような半導体レーザ素子の製造方法によれば、従来の半導体レーザの製造方法で用いられているマスク層１１を利用して、電流遮断層１０ａ，１０ｂを形成することができる。すなわち、従来の製造方法では、電流ブロック層６を形成した後、マスク層１１は完全に除去されるが、本発明に係る製造方法によればマスク層１１は、部分的に除去されて残部が電流遮断層１０ａ，１０ｂとされる。したがって、このような製造方法により、従来の製造方法から工程数を大きく増やすことなく、電流遮断層１０ａ，１０ｂを有した高出力の半導体レーザ素子を得ることができる。
【００３１】
上記の製造方法によれば、マスク層１１を部分的に除去する工程（図３（ｄ））は、突出したマスク層１１の下方を電流ブロック層６で埋めた後実施される。この状態でマスク層１１のエッチングを行うと、マスク層１１は上面からのみエッチングされるので、レジストが形成されていない部分のみを良好に除去することができる。
マスク層１１は、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合、窒化シリコンまたは酸化アルミニウムで構成された電流ブロック層１０ａ，１０ｂを有する半導体レーザ素子を得ることができる
以上の半導体レーザは、ＡｌＧａＡｓ系の例であるが、ＩｎＧａＡｌＰ系であってもよい。すなわち、基板１は、ＧａＡｓ化合物半導体基板で構成することができ、下部クラッド層２は、Ｉｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層で構成することができる。活性層３は、Ｉｎx2Ｇａ(1-x2)Ｐの単層、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)Ｐとの複合層、またはＩｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐとの複合層で構成することができる。
【００３２】
上部第１クラッド層４は、Ｉｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層で構成することができ、上部第２クラッド層７は、Ｉｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層で構成することができる。電流ブロック層６は、ＧａＡｓ、Ｇａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる層で構成することができる。コンタクト層８は、ＧａＡｓ層で構成することができる。
【００３３】
図４は、本発明の第２の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。図４（ａ）は、レーザ出射側端面１５近傍の断面を示しており、図４（ｂ）は、素子の長さ方向中央部近傍の断面を示している。図１、２に示す実施形態による半導体レーザ素子と同一構成である部分は同一符号を付して説明を省略する。
基板２１の上には、下部クラッド層２２、活性層２３、上部第１クラッド層２４、およびエッチングストップ層５が順に積層されている。上部第１クラッド層２４の上には、リッジ形状の上部第２クラッド層２７が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第２クラッド層２７の両側には、電流ブロック層２６が形成されている。電流ブロック層２６は、上部第２クラッド層２７の側面、およびエッチングストップ層５の上面に沿うように形成されており、基板２１側に配された下部層２６ａとその上（基板２１から遠い側）に配された上部層２６ｂとを含んでいる。上部第２クラッド層２７および電流ブロック層２６の上には、上部第２クラッド層２７にオーミック接触するコンタクト層２８が形成されている。
【００３４】
上部第２クラッド層２７とコンタクト層２８との間で、レーザ出射側端面１５の近傍（図４（ａ））には、電流遮断層１０ａ，１０ｂが形成されている。
電流遮断層１０ａ，１０ｂは、レーザ出射側端面１５および反射側端面１６からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面１５および反射側端面１６から所定の距離以上内方の部分では、上部第２クラッド層２７の上部にコンタクト層２８が接している。
【００３５】
基板２１は、たとえばｎ型ＧａＡｓ化合物半導体基板からなる。この場合に、下部クラッド層２２は、ｎ型Ｉｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層で構成することができる。活性層２３は、導電型がｎ型、ｐ型、またはアンドープであり、Ｉｎx2Ｇａ(1-x2)Ｐ層からなっていてもよいし、組成の異なる２層からなっていてもよい。すなわち、Ｉｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐ（ｙ５≠ｙ６）とからなるＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層であってもよいし、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)ＰとからなるＭＱＷ活性層であってもよい。
【００３６】
上部第１クラッド層２４は、ｐ型Ｉｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層で構成することができる。さらに、電流ブロック層２６の導電型は、ｎ型とすることができ、下部層２６ａは、Ｇａy9Ａｌ(1-y9)Ａｓ層であってもよいし、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ層であってもよいし、Ｉｎx11Ａｌ(1-x11)Ｐ層であってもよい。上部層２６ｂは、ＧａＡｓ層で構成することができる。リッジ形状の上部第２クラッド層２７は、ｐ型Ｉｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層で構成することができ、コンタクト層２８は、ｐ型ＧａＡｓ層で構成することができる。
【００３７】
電流遮断層１０ａ，１０ｂは、このようなＩｎＧａＡｓＰ系材料で構成された半導体レーザ素子においても、ＡｌＧａＡｓ系材料（第１の実施形態）で構成された半導体レーザ素子におけるものと同様の効果を奏することができる。
第２の実施形態の半導体レーザも第１の実施形態の半導体レーザと同様の製造方法により得ることができる。この場合、リッジ形状に整形された上部第２クラッド層２７の両側方に、ＭＯＣＶＤ法によりＡｌＧａＡｓ系などの３（４）元混晶からなる電流ブロック層２６を形成しようとすると、マスク層１１の上にも電流ブロック層２６を構成する材料が堆積する。そこで、下部層２６ａとして３元混晶材料からなる層を薄く成膜し、その後ＧａＡｓからなる上部層２６ｂを成膜することにより、このような事態を回避することができる。すなわち、このような構成により、電流ブロック層２６を上部第２クラッド層２７の両側方に良好に選択成長させることができ、かつ、必要な厚さの電流ブロック層２６を得ることができる。
【００３８】
本発明の第１の実施形態のように、主としてＡｌＧａＡｓ系材料からなる半導体レーザ素子においても、電流ブロック層６を、３元混晶からなる下部層と、ＧａＡｓからなる上部層とで構成することにより上述の効果を得ることができる。その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【００３９】
【実施例】
図５は、図１に示す構成の半導体レーザ素子において、レーザ出射側非注入幅および反射側非注入幅を変更した種々の試料を作成し、各々の試料について破壊光出力および駆動電流を測定した結果をまとめたものである。いずれの試料においても、レーザ出射側非注入幅と反射側非注入幅とは、同じ値とした。図５の横軸の非注入幅は、レーザ出射側非注入幅（反射側非注入幅）とした。駆動電流は、８５℃の温度下で、１００ｍＷのときの値である。
【００４０】
破壊光出力は、非注入幅が４０μｍ以下の範囲では、非注入幅の増大とともに高くなるが、非注入幅が４０μｍより大きくなるとほとんど変化せず、８０μｍを越えるとむしろ減少に転じる。一方、駆動電流は、非注入幅の増大とともにほぼ直線的に増大する。さらに詳しくは、非注入幅が４０μｍより大きい範囲に比して、非注入幅が４０μｍより小さい範囲の方が、駆動電流の増加率は小さい。以上のことから、たとえば、４００ｍW超の破壊光出力を目標とする場合、好ましい非注入幅は２０〜４０μｍ（たとえば、３０μｍ）である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。
【図２】図１のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。
【図３】図１および図２のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
【図４】本発明の第２の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。
【図５】非注入幅と破壊光出力および駆動電流との関係を示す特性図である。
【符号の説明】
１，２１ 基板
２，２２ 下部クラッド層
３，２３ 活性層
４，２４ 上部第１クラッド層
５ エッチングストップ層
６，２６ 電流ブロック層
２６ａ 下部層
２６ｂ 上部層
７，２７ 上部第２クラッド層
８，２８ コンタクト層
１０ａ，１０ｂ 電流遮断層
１５ レーザ出射側端面
１６ 反射側端面
【発明の属する技術分野】
この発明は、ＣＤ−Ｒ／ＲＷドライブ、ＤＶＤ−ＲＡＭドライブ等の光ディスク機器などに用いる半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
光記録装置において、記録速度の向上が図られており、たとえば、ＣＤ−Ｒドライブは、いわゆる１６倍速の記録速度のものが実用化されるに至っている。このように記録速度の大きい光記録装置においては、高出力のレーザ光を瞬時に立ち上げる必要がある。このような要求特性を満たすレーザとして、化合物半導体を用いたリッジ型半導体レーザがある。
【０００３】
半導体レーザは、電子および正孔の再結合により発生した光を素子の両端面で内方に反射させ、これによりレーザ発振を生じさせるようにした発光装置である。半導体レーザ素子の両端面、すなわちレーザ出射側端面および反射側端面には、これらを保護するためアルミナなどからなる保護膜が形成されている。
【０００４】
【発明が解決しようとする課題】
ところが、半導体レーザ素子の製造工程において、保護膜形成前に素子の端面が酸化されることにより、レーザ出射側端面および反射側端面には、多数の非発光再結合中心が形成される。レーザ発光時には、レーザ出射側端面から反射側端面に渡る素子全長に電流が注入される。このとき、レーザ出射側端面および反射側端面において、非発光再結合が起こり発熱する。発熱によりバンドギャップが小さくなると、レーザ光の吸収が増え、さらに温度が高くなる。これの繰り返しにより、レーザ素子端面が溶融するいわゆるＣＯＤ（ＣａｔａｓｔｒｏｐｈｉｃＯｐｔｉｃａｌ Ｄａｍａｇｅ）が起こり、半導体レーザ素子は破壊に至る。
【０００５】
ＣＯＤは、半導体レーザの光出力を高くしていくと、あるレベル（破壊光出力）で起こる。したがって、半導体レーザ素子の使用時の光出力は、破壊光出力より低く設定しなければならない。
そこで、本発明の目的は、破壊光出力の向上を図ることにより、高出力化を可能にした半導体レーザ素子およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、化合物半導体基板上に順に積層された下部クラッド層、活性層および上部第１クラッド層と、前記上部第１クラッド層上に設けられたリッジ形状の上部第２クラッド層と、前記上部第２クラッド層の側方に設けられた電流ブロック層と、前記上部第２クラッド層上に設けられたコンタクト層と、前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の各近傍において、前記上部第２クラッド層と前記コンタクト層との間に設けられ、リッジ形状の前記上部第２クラッド層から幅方向に突出した絶縁体からなる電流遮断層とを含み、前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、前記反射側端面近傍の前記電流遮断層より前記レーザ出射側端面近傍の前記電流遮断層で長くされ、前記リッジ形状の上部第２クラッド層からの前記電流遮断層の幅方向への突出部の下方が、前記電流ブロック層で埋められていることを特徴とする半導体レーザ素子である。
【０００７】
この発明によれば、絶縁体である電流遮断層により、レーザ出射側端面近傍および（または）反射側端面近傍には、電流が流れない。したがって、非発光再結合は起こらず、端面の温度が上がることはない。これにより、半導体レーザ素子の破壊光出力を向上できるから、高出力の半導体レーザ素子を実現できる。
電流遮断層は、レーザ出射側端面近傍および反射側端面近傍の双方に設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層をレーザ出射側端面近傍および反射側端面近傍の双方に設けた場合、素子の長さ方向に沿う方向の各々の電流遮断層の長さは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面で顕著に起こるから、電流遮断層の長さは反射側端面のものに比してレーザ出射側端面のものを長くしてもよく、レーザ出射側端面側にのみ電流遮断層を設けてもよい。
【０００８】
半導体レーザ素子の各部は、請求項２に記載されている組成をとることができる。すなわち、前記化合物半導体基板はＧａＡｓ化合物半導体基板であってもよく、前記下部クラッド層はＡｌx1Ｇａ(1-x1)Ａｓ層であってもよい。
前記活性層はＡｌy1Ｇａ(1-y1)Ａｓの単層であってもよく、Ａｌy11Ｇａ(1-y11)ＡｓとＡｌy12Ｇａ(1-y12)Ａｓとの複合層、またはＡｌy1Ｇａ(1-y1)ＡｓとＧａＡｓとの複合層であってもよい。活性層がＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層である場合、活性層は上述のような複合組成となる。
【０００９】
前記上部第１クラッド層はＡｌx2Ｇａ(1-x2)Ａｓ層であってもよく、前記リッジ形状の上部第２クラッド層はＡｌx3Ｇａ(1-x3)Ａｓ層であってもよい。前記電流ブロック層はＡｌy2Ｇａ(1-y2)Ａｓ層からなる単層であってもよく、前記化合物半導体基板側に配されＡｌy3Ｇａ(1-y3)Ａｓからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であってもよい。前記コンタクト層はＧａＡｓ層であってもよい。
【００１０】
また、半導体レーザ素子の各部は、請求項３に記載されている組成をとることもできる。すなわち、前記化合物半導体基板はＧａＡｓ化合物半導体基板であってもよく、前記下部クラッド層はＩｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層であってもよい。
前記活性層はＩｎx2Ｇａ(1-x2)Ｐの単層であってもよく、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)Ｐとの複合層、またはＩｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐとの複合層であってもよい。活性層がＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層である場合、活性層は上述のような複合組成となる。
【００１１】
前記上部第１クラッド層はＩｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層であってもよく、前記リッジ形状の上部第２クラッド層がＩｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層であってもよい。
前記電流ブロック層は、ＧａＡｓ、Ｇａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる単層であってもよく、前記化合物半導体基板側に配されＧａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であってもよい。前記コンタクト層はＧａＡｓ層であってもよい。
【００１２】
請求項４記載の発明は、前記電流遮断層が酸化シリコン、窒化シリコン、または酸化ア
ルミニウムからなることを特徴とする請求項１ないし３のいずれかに記載の半導体レーザ素子である。酸化シリコン、窒化シリコン、または酸化アルミニウムからなる電流遮断層により、良好に電流を遮断できる。
請求項５記載の発明は、前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の近傍において、前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、４０μｍより小さいことを特徴とする請求項１ないし４のいずれかに記載の半導体レーザ素子である。
請求項６記載の発明は、化合物半導体基板上に下部クラッド層、活性層、上部第１クラッド層、および上部第２クラッド層を順に積層する工程と、前記上部第２クラッド層上に絶縁体からなる帯状のマスク層を形成する工程と、前記マスク層を用いて前記上部第２クラッド層をリッジ形状に整形する工程と、前記リッジ形状の上部第２クラッド層の側方に、電流ブロック層を選択成長させる工程と、前記マスク層の長手方向に関する両方の端部近傍を、反射側端面として機能する端面側を相対的に短く、レーザ射出側端面として機能する端面側を相対的に長く残して、前記マスク層を除去する工程と、前記上部第２クラッド層上に前記上部第２クラッド層とオーミック接触するコンタクト層を形成する工程とを含み、前記上部第２クラッド層をリッジ形状に整形する工程が、前記マスク層を前記リッジ形状の上部第２クラッド層の幅方向に突出させる工程を含み、前記電流ブロック層を選択成長させる工程が、前記上部第２クラッド層の幅方向に突出した前記マスク層の下方を当該電流ブロック層で埋める工程を含むことを特徴とする半導体レーザの製造方法である。
【００１３】
この製造方法により、請求項１記載の半導体レーザ素子を得ることができる。マスク層を、レーザ出射側端面および反射側端面のうちの少なくとも一方の近傍を残して除去した残部が電流遮断層となる。
上部第２クラッド層は、マスク層をマスクとしたエッチングによりリッジ形状に整形してもよい。その場合、上部第１クラッド層と上部第２クラッド層との間に、エッチング媒体に対する耐性を有したエッチングストップ層を設け、エッチングストップ層より下方の層をエッチングから保護するようにしてもよい。
【００１４】
マスク層を上述のように部分的に除去する工程は、マスク層の残存させる部分の上面にレジストを形成して、ウェットエッチングによりレジストが形成されていない部分を除去して実施することができる。
上部第２クラッド層は、エッチングによりリッジ形状に整形すると、マスク層の幅方向端部近傍の下方も除去される。すなわち、マスク層はリッジ形状の上部第２クラッド層の幅方向に突出した状態となる。続いて、上部第２クラッド層の両側に電流ブロック層を形成し、突出したマスク層の下方が電流ブロック層で埋められた状態にすることができる。この状態でマスク層のエッチングを行うと、マスク層は上面からのみエッチングされるので、上面にレジストが形成されていない部分のみを除去することができる。
【００１５】
従来のリッジ型半導体レーザの製造方法においては、マスク層は、上部第２クラッド層の側方に電流ブロック層が形成された後、すべて除去される。本発明の製造方法においては、上述のようにマスク層の一部は残されて電流遮断層となる。したがって、従来の製造方法から工程数を大きく増やすことなく、電流遮断層を含む高出力の半導体レーザ素子を得ることができる。
請求項７記載の発明は、前記マスク層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項６記載の半導体レーザ素子の製造方法である。
【００１６】
この発明により、請求項３記載の半導体レーザ素子を得ることができる。
ＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法で、ＡｌＧａＡｓ系の半導体レーザ素子を形成する場合、酸化シリコンからなるマスク層を用いることにより、電流ブロック層を上部第２クラッド層の両側に選択的に成長させることができる。すなわち、電流ブロック層を構成する材料は、マスク層の上には堆積しない。
【００１７】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。図２は、図１のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。図２（ａ）は図１のIIａ−IIａ線断面図であり、図２（ｂ）は図１のIIｂ−IIｂ線断面図である。図１は、図２（ａ）（ｂ）のI−I線断面図である。
【００１８】
このリッジ型半導体レーザ素子の長さ方向に関する一方の端面はレーザ出射側端面１５となっており、他方の端面は反射側端面１６となっている。
基板１の上には、下部クラッド層２、活性層３、上部第１クラッド層４およびエッチングストップ層５が順に積層されている。エッチングストップ層５の上には、リッジ形状の上部第２クラッド層７が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第２クラッド層７の両側には、電流ブロック層６が形成されている。電流ブロック層６は、上部第２クラッド層７の側面、およびエッチングストップ層５の上面に沿うように形成されている。上部第２クラッド層７および電流ブロック層６の上には、上部第２クラッド層７にオーミック接触するコンタクト層８が形成されている。
【００１９】
上部第２クラッド層７とコンタクト層８との間で、レーザ出射側端面１５の近傍および反射側端面１６の近傍には、電流遮断層１０ａ，１０ｂがそれぞれ形成されている。電流遮断層１０ａ，１０ｂは、レーザ出射側端面１５および反射側端面１６からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面１５および反射側端面１６から所定の距離以上内方の部分では、上部第２クラッド層７の上部にコンタクト層８が接している。
【００２０】
基板１は、たとえばｎ型ＧａＡｓ化合物半導体基板からなる。この場合に、下部クラッド層２は、ｎ型Ａｌx1Ｇａ(1-x1)Ａｓ層で構成することができる。活性層３は、導電型がｎ型、ｐ型、またはアンドープであり、Ａｌy1Ｇａ(1-y1)Ａｓ層からなっていてもよいし、組成の異なる２層からなっていてもよい。すなわち、Ａｌy11Ｇａ(1-y11)ＡｓとＡｌy12Ｇａ(1-y12)Ａｓ（ｙ１１≠ｙ１２）とからなるＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層であってもよいし、Ａｌy1Ｇａ(1-y1)ＡｓとＧａＡｓとからなるＭＱＷ活性層であってもよい。
【００２１】
上部第１クラッド層４は、ｐ型Ａｌx2Ｇａ(1-x2)Ａｓ層で構成することができる。エッチングストップ層５は、ｐ型Ｉｎ(1-Z)ＧａZＰ層で構成し、エッチング媒体に対する耐性を有するものとすることができる。さらに、電流ブロック層６は、ｎ型Ａｌy2Ｇａ(1-y2)Ａｓ層で構成することができ、リッジ形状の上部第２クラッド層７は、ｐ型Ａｌx3Ｇａ(1-x3)Ａｓ層で構成することができ、コンタクト層８は、ｐ型ＧａＡｓ層で構成することができる。電流遮断層１０ａ，１０ｂは、酸化シリコン（ＳｉＯ2）からなる。
【００２２】
基板１の下面およびコンタクト層８の上面には、それぞれｎ側電極１２およびｐ側電極１３が形成されている。ｎ側電極１２およびｐ側電極１３は、レーザ出射側端面１５から反射側端面１６に至る全長に渡って形成されている。
レーザ発光時、素子にはｎ側電極１２およびｐ側電極１３を介して電流が流される。このため、これらの電極部では、電流は素子の長さ方向の全域にわたって流れる。しかし、レーザ出射側端面１５の近傍および反射側端面１６の近傍では、電流遮断層１０ａ，１０ｂがそれぞれ存在するために、電流が流れない。したがって、レーザ出射側端面１５や反射側端面１６では、非発光再結合中心が存在していた場合でも、非発光再結合が起こらない。すなわち、このような構成のリッジ型半導体レーザによれば、半導体レーザ素子の発熱を抑制できるから、破壊光出力を著しく向上できる。これにより、半導体レーザ素子の高出力化を可能にできる。
【００２３】
素子の長さ方向に沿う方向の電流遮断層１０ａ，１０ｂの長さ（以下、それぞれ「レーザ出射側非注入幅」、「反射側非注入幅」という。）は、任意に設定可能である。素子の大きさに比してレーザ出射側非注入幅や反射側非注入幅を過度に大きくしても、非発光再結合を抑制する効果は向上しない。一方、レーザ出射側非注入幅や反射側非注入幅を大きくすると、実質的に電流が注入される領域の長さが狭められるため、駆動電流の増大を招く。レーザ出射側非注入幅や反射側非注入幅の大きさは、これらのことを考慮して最適な大きさに設定することが可能である。
【００２４】
レーザ出射側端面１５側の電流遮断層１０ａおよび反射側端面１６側の電流遮断層１０ｂは、双方ともに設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層１０ａ，１０ｂを双方とも設けた場合、レーザ出射側非注入幅と反射側非注入幅とは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面１５近傍で顕著に起こるから、反射側非注入幅に比してレーザ出射側非注入幅を長くしてもよく、レーザ出射側端面１５近傍にのみ電流遮断層１０ａを設けてもよい。
【００２５】
電流遮断層１０ａ，１０ｂは、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合でも、良好に電流を遮断でき、レーザ出射側端面１５の近傍および反射側端面１６の近傍での発熱を抑制することができる。
図３は、図１および図２のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
基板１上に、下部クラッド層２、活性層３、上部第１クラッド層４、エッチングストップ層５、および上部第２クラッド層７を順次形成する（図３（ａ））。これらの工程は、ＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により実施することができる。
【００２６】
この後、上部第２クラッド層７の表面に、ＳｉＯ2からなる帯状のマスク層１１を形成する。このようなマスク層１１は、スパッタリング法により、ＳｉＯ2膜を上部第２クラッド層上の全面に形成した後、フォトエッチング法により帯状に整形して得ることができる。
次に、マスク層１１をマスクとして、上部第２クラッド層７をリッジ形状にエッチングする。これにより、マスク層１１下方の上部第２クラッド層７も、一部除去される。すなわち、マスク層１１は、リッジ形状の上部第２クラッド層７から幅方向に突出した状態となる。エッチングストップ層５はエッチング媒体に対する耐性を有するので、エッチングストップ層５以下の層はエッチングされない。この状態が、図３（ｂ）に示されている。
【００２７】
続いて、上部第２クラッド層７の両側に、ＭＯＣＶＤ法により電流ブロック層６を形成する（図３（ｃ））。この際、電流ブロック層６は、リッジ形状の上部第２クラッド層７の側面およびエッチングストップ層５の上に選択的に成長する。すなわち、電流ブロック層６を構成する材料は、マスク層１１上には堆積しない。また、突出したマスク層１１の下方は、電流ブロック層６により埋められる。
【００２８】
その後、マスク層１１を、マスク層１１の長さ方向の両端部近傍を残して、エッチングにより除去する。マスク層１１の残部が電流遮断層１０ａ，１０ｂとなる。この状態が、図３（ｄ）に示されている。この工程は、フォトエッチング法を用いて行うことができる。すなわち、マスク層１１のうち、残存させようとする部分の上面にレジストを形成し、エッチングによりレジストが形成されていない部分を除去した後、レジストを除去して、電流遮断層１０ａ，１０ｂを得ることができる。
【００２９】
さらに、電流ブロック層６、上部第２クラッド層７および電流遮断層１０ａ，１０ｂの上に、ＭＯＣＶＤ法によりｐ型ＧａＡｓからなるコンタクト層８を形成する（図３（ｅ））。最後に、基板１の下面およびコンタクト層８の上面に、それぞれｎ側電極およびｐ側電極（図示しない）を形成して、リッジ型半導体レーザ素子が完成する。以上は、１つのリッジ型半導体レーザ素子（チップ）を単位として説明したが、１枚の大きな基板１上に複数のチップに相当する領域が密接して配された状態で成膜を行い、劈開により個々のチップの個片に切り出すことができる。
【００３０】
このような半導体レーザ素子の製造方法によれば、従来の半導体レーザの製造方法で用いられているマスク層１１を利用して、電流遮断層１０ａ，１０ｂを形成することができる。すなわち、従来の製造方法では、電流ブロック層６を形成した後、マスク層１１は完全に除去されるが、本発明に係る製造方法によればマスク層１１は、部分的に除去されて残部が電流遮断層１０ａ，１０ｂとされる。したがって、このような製造方法により、従来の製造方法から工程数を大きく増やすことなく、電流遮断層１０ａ，１０ｂを有した高出力の半導体レーザ素子を得ることができる。
【００３１】
上記の製造方法によれば、マスク層１１を部分的に除去する工程（図３（ｄ））は、突出したマスク層１１の下方を電流ブロック層６で埋めた後実施される。この状態でマスク層１１のエッチングを行うと、マスク層１１は上面からのみエッチングされるので、レジストが形成されていない部分のみを良好に除去することができる。
マスク層１１は、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合、窒化シリコンまたは酸化アルミニウムで構成された電流ブロック層１０ａ，１０ｂを有する半導体レーザ素子を得ることができる
以上の半導体レーザは、ＡｌＧａＡｓ系の例であるが、ＩｎＧａＡｌＰ系であってもよい。すなわち、基板１は、ＧａＡｓ化合物半導体基板で構成することができ、下部クラッド層２は、Ｉｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層で構成することができる。活性層３は、Ｉｎx2Ｇａ(1-x2)Ｐの単層、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)Ｐとの複合層、またはＩｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐとの複合層で構成することができる。
【００３２】
上部第１クラッド層４は、Ｉｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層で構成することができ、上部第２クラッド層７は、Ｉｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層で構成することができる。電流ブロック層６は、ＧａＡｓ、Ｇａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる層で構成することができる。コンタクト層８は、ＧａＡｓ層で構成することができる。
【００３３】
図４は、本発明の第２の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。図４（ａ）は、レーザ出射側端面１５近傍の断面を示しており、図４（ｂ）は、素子の長さ方向中央部近傍の断面を示している。図１、２に示す実施形態による半導体レーザ素子と同一構成である部分は同一符号を付して説明を省略する。
基板２１の上には、下部クラッド層２２、活性層２３、上部第１クラッド層２４、およびエッチングストップ層５が順に積層されている。上部第１クラッド層２４の上には、リッジ形状の上部第２クラッド層２７が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第２クラッド層２７の両側には、電流ブロック層２６が形成されている。電流ブロック層２６は、上部第２クラッド層２７の側面、およびエッチングストップ層５の上面に沿うように形成されており、基板２１側に配された下部層２６ａとその上（基板２１から遠い側）に配された上部層２６ｂとを含んでいる。上部第２クラッド層２７および電流ブロック層２６の上には、上部第２クラッド層２７にオーミック接触するコンタクト層２８が形成されている。
【００３４】
上部第２クラッド層２７とコンタクト層２８との間で、レーザ出射側端面１５の近傍（図４（ａ））には、電流遮断層１０ａ，１０ｂが形成されている。
電流遮断層１０ａ，１０ｂは、レーザ出射側端面１５および反射側端面１６からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面１５および反射側端面１６から所定の距離以上内方の部分では、上部第２クラッド層２７の上部にコンタクト層２８が接している。
【００３５】
基板２１は、たとえばｎ型ＧａＡｓ化合物半導体基板からなる。この場合に、下部クラッド層２２は、ｎ型Ｉｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層で構成することができる。活性層２３は、導電型がｎ型、ｐ型、またはアンドープであり、Ｉｎx2Ｇａ(1-x2)Ｐ層からなっていてもよいし、組成の異なる２層からなっていてもよい。すなわち、Ｉｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐ（ｙ５≠ｙ６）とからなるＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層であってもよいし、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)ＰとからなるＭＱＷ活性層であってもよい。
【００３６】
上部第１クラッド層２４は、ｐ型Ｉｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層で構成することができる。さらに、電流ブロック層２６の導電型は、ｎ型とすることができ、下部層２６ａは、Ｇａy9Ａｌ(1-y9)Ａｓ層であってもよいし、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ層であってもよいし、Ｉｎx11Ａｌ(1-x11)Ｐ層であってもよい。上部層２６ｂは、ＧａＡｓ層で構成することができる。リッジ形状の上部第２クラッド層２７は、ｐ型Ｉｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層で構成することができ、コンタクト層２８は、ｐ型ＧａＡｓ層で構成することができる。
【００３７】
電流遮断層１０ａ，１０ｂは、このようなＩｎＧａＡｓＰ系材料で構成された半導体レーザ素子においても、ＡｌＧａＡｓ系材料（第１の実施形態）で構成された半導体レーザ素子におけるものと同様の効果を奏することができる。
第２の実施形態の半導体レーザも第１の実施形態の半導体レーザと同様の製造方法により得ることができる。この場合、リッジ形状に整形された上部第２クラッド層２７の両側方に、ＭＯＣＶＤ法によりＡｌＧａＡｓ系などの３（４）元混晶からなる電流ブロック層２６を形成しようとすると、マスク層１１の上にも電流ブロック層２６を構成する材料が堆積する。そこで、下部層２６ａとして３元混晶材料からなる層を薄く成膜し、その後ＧａＡｓからなる上部層２６ｂを成膜することにより、このような事態を回避することができる。すなわち、このような構成により、電流ブロック層２６を上部第２クラッド層２７の両側方に良好に選択成長させることができ、かつ、必要な厚さの電流ブロック層２６を得ることができる。
【００３８】
本発明の第１の実施形態のように、主としてＡｌＧａＡｓ系材料からなる半導体レーザ素子においても、電流ブロック層６を、３元混晶からなる下部層と、ＧａＡｓからなる上部層とで構成することにより上述の効果を得ることができる。その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【００３９】
【実施例】
図５は、図１に示す構成の半導体レーザ素子において、レーザ出射側非注入幅および反射側非注入幅を変更した種々の試料を作成し、各々の試料について破壊光出力および駆動電流を測定した結果をまとめたものである。いずれの試料においても、レーザ出射側非注入幅と反射側非注入幅とは、同じ値とした。図５の横軸の非注入幅は、レーザ出射側非注入幅（反射側非注入幅）とした。駆動電流は、８５℃の温度下で、１００ｍＷのときの値である。
【００４０】
破壊光出力は、非注入幅が４０μｍ以下の範囲では、非注入幅の増大とともに高くなるが、非注入幅が４０μｍより大きくなるとほとんど変化せず、８０μｍを越えるとむしろ減少に転じる。一方、駆動電流は、非注入幅の増大とともにほぼ直線的に増大する。さらに詳しくは、非注入幅が４０μｍより大きい範囲に比して、非注入幅が４０μｍより小さい範囲の方が、駆動電流の増加率は小さい。以上のことから、たとえば、４００ｍW超の破壊光出力を目標とする場合、好ましい非注入幅は２０〜４０μｍ（たとえば、３０μｍ）である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。
【図２】図１のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。
【図３】図１および図２のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
【図４】本発明の第２の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。
【図５】非注入幅と破壊光出力および駆動電流との関係を示す特性図である。
【符号の説明】
１，２１ 基板
２，２２ 下部クラッド層
３，２３ 活性層
４，２４ 上部第１クラッド層
５ エッチングストップ層
６，２６ 電流ブロック層
２６ａ 下部層
２６ｂ 上部層
７，２７ 上部第２クラッド層
８，２８ コンタクト層
１０ａ，１０ｂ 電流遮断層
１５ レーザ出射側端面
１６ 反射側端面
Claims (7)
- 化合物半導体基板上に順に積層された下部クラッド層、活性層および上部第１クラッド層と、
前記上部第１クラッド層上に設けられたリッジ形状の上部第２クラッド層と、
前記上部第２クラッド層の側方に設けられた電流ブロック層と、
前記上部第２クラッド層上に設けられたコンタクト層と、
前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の各近傍において、前記上部第２クラッド層と前記コンタクト層との間に設けられ、リッジ形状の前記上部第２クラッド層から幅方向に突出した絶縁体からなる電流遮断層とを含み、
前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、前記反射側端面近傍の前記電流遮断層より前記レーザ出射側端面近傍の前記電流遮断層で長くされ、
前記リッジ形状の上部第２クラッド層からの前記電流遮断層の幅方向への突出部の下方が、前記電流ブロック層で埋められていることを特徴とする半導体レーザ素子。 - 前記化合物半導体基板がＧａＡｓ化合物半導体基板であり、
前記下部クラッド層がＡｌx1Ｇａ(1-x1)Ａｓ層であり、
前記活性層がＡｌy1Ｇａ(1-y1)Ａｓの単層、Ａｌy11Ｇａ(1-y11)ＡｓとＡｌy12Ｇａ(1-y12)Ａｓとの複合層、またはＡｌy1Ｇａ(1-y1)ＡｓとＧａＡｓとの複合層であり、
前記上部第１クラッド層がＡｌx2Ｇａ(1-x2)Ａｓ層であり、
前記リッジ形状の上部第２クラッド層がＡｌx3Ｇａ(1-x3)Ａｓ層であり、
前記電流ブロック層がＡｌy2Ｇａ(1-y2)Ａｓからなる単層、または、前記化合物半導体基板側に配されＡｌy3Ｇａ(1-y3)Ａｓからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であり、
前記コンタクト層がＧａＡｓ層であることを特徴とする請求項１記載の半導体レーザ素子。 - 前記化合物半導体基板がＧａＡｓ化合物半導体基板であり、
前記下部クラッド層がＩｎx1（Ｇａy1Ａｌ(1-y1)）(1-x1)Ｐ層であり、
前記活性層がＩｎx2Ｇａ(1-x2)Ｐの単層、Ｉｎx3Ｇａ(1-x3)ＰとＩｎx4（Ｇａy4Ａｌ(1-y4)）(1-x4)Ｐとの複合層、またはＩｎx5（Ｇａy5Ａｌ(1-y5)）(1-x5)ＰとＩｎx6（Ｇａy6Ａｌ(1-y6)）(1-x6)Ｐとの複合層であり、
前記上部第１クラッド層がＩｎx7（Ｇａy7Ａｌ(1-y7)）(1-x7)Ｐ層であり、
前記リッジ形状の上部第２クラッド層がＩｎx8（Ｇａy8Ａｌ(1-y8)）(1-x8)Ｐ層であり、
前記電流ブロック層がＧａＡｓ、Ｇａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる単層、または前記化合物半導体基板側に配されＧａy9Ａｌ(1-y9)Ａｓ、Ｉｎx10（Ｇａy10Ａｌ(1-y10)）(1-x10)Ｐ、もしくはＩｎx11Ａｌ(1-x11)Ｐからなる下部層および前記コンタクト層側に配されＧａＡｓからなる上部層を含む複合層であり、
前記コンタクト層がＧａＡｓ層であることを特徴とする請求項１記載の半導体レーザ素子。 - 前記電流遮断層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項１ないし３のいずれかに記載の半導体レーザ素子。
- 前記上部第２クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の近傍において、前記上部第２クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、４０μｍより小さいことを特徴とする請求項１ないし４のいずれかに記載の半導体レーザ素子。
- 化合物半導体基板上に下部クラッド層、活性層、上部第１クラッド層、および上部第２クラッド層を順に積層する工程と、
前記上部第２クラッド層上に絶縁体からなる帯状のマスク層を形成する工程と、
前記マスク層を用いて前記上部第２クラッド層をリッジ形状に整形する工程と、
前記リッジ形状の上部第２クラッド層の側方に、電流ブロック層を選択成長させる工程と、
前記マスク層の長手方向に関する両方の端部近傍を、反射側端面として機能する端面側を相対的に短く、レーザ射出側端面として機能する端面側を相対的に長く残して、前記マスク層を除去する工程と、
前記上部第２クラッド層上に前記上部第２クラッド層とオーミック接触するコンタクト層を形成する工程とを含み、
前記上部第２クラッド層をリッジ形状に整形する工程が、前記マスク層を前記リッジ形状の上部第２クラッド層の幅方向に突出させる工程を含み、
前記電流ブロック層を選択成長させる工程が、前記上部第２クラッド層の幅方向に突出した前記マスク層の下方を当該電流ブロック層で埋める工程を含むことを特徴とする半導体レーザの製造方法。 - 前記マスク層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項６記載の半導体レーザ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377445A JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
| US10/315,191 US7116692B2 (en) | 2001-12-11 | 2002-12-10 | Semiconductor laser and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377445A JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179306A JP2003179306A (ja) | 2003-06-27 |
| JP4121271B2 true JP4121271B2 (ja) | 2008-07-23 |
Family
ID=19185403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001377445A Expired - Fee Related JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4121271B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100991302B1 (ko) | 2004-03-23 | 2010-11-01 | 엘지전자 주식회사 | 반도체 레이저 다이오드 및 그의 제조 방법 |
| JP5307300B2 (ja) * | 2011-06-14 | 2013-10-02 | 古河電気工業株式会社 | 光デバイス、光デバイスの製造方法、およびレーザモジュール |
| EP3258555B1 (en) * | 2015-02-12 | 2022-03-30 | Furukawa Electric Co. Ltd. | Semiconductor laser element and laser light irradiation device |
| JP2022080571A (ja) * | 2020-11-18 | 2022-05-30 | シャープ福山レーザー株式会社 | レーザ素子 |
-
2001
- 2001-12-11 JP JP2001377445A patent/JP4121271B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179306A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687290B2 (en) | Method for manufacturing semiconductor optical device | |
| JP2008091713A (ja) | 二波長半導体レーザ装置 | |
| JP4295776B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2004335530A (ja) | リッジ導波路型半導体レーザ | |
| KR100537475B1 (ko) | 반도체 레이저 및 그 제조방법 | |
| JP4121271B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3655066B2 (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
| US7116692B2 (en) | Semiconductor laser and method of producing the same | |
| JP2009302582A (ja) | 二波長半導体レーザ装置 | |
| JP2002033552A (ja) | 半導体レーザ素子、半導体エッチング液および半導体レーザ素子の製造方法 | |
| KR20060038057A (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
| JPH10335742A (ja) | 半導体レーザ装置 | |
| JP3740055B2 (ja) | 半導体レーザ素子 | |
| JP4249920B2 (ja) | 端面窓型半導体レーザ装置およびその製造方法 | |
| JP2006332600A (ja) | 窒化物系半導体レーザダイオード及びその製造方法 | |
| JP2002026448A (ja) | 半導体レーザ素子 | |
| JP2004158615A (ja) | 半導体レーザ装置 | |
| JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH10290052A (ja) | 半導体レーザ装置 | |
| JP2006203054A (ja) | 半導体レーザ素子の製造方法及びその半導体レーザ素子 | |
| JP2946781B2 (ja) | 半導体レーザ | |
| JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| EP1251609B1 (en) | High-power semiconductor window laser device | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP3601151B2 (ja) | 半導体レーザーおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4121271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |