JP4117854B2 - 導波路型光集積回路素子及びその製造方法 - Google Patents
導波路型光集積回路素子及びその製造方法 Download PDFInfo
- Publication number
- JP4117854B2 JP4117854B2 JP16482497A JP16482497A JP4117854B2 JP 4117854 B2 JP4117854 B2 JP 4117854B2 JP 16482497 A JP16482497 A JP 16482497A JP 16482497 A JP16482497 A JP 16482497A JP 4117854 B2 JP4117854 B2 JP 4117854B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- optical waveguide
- semiconductor laser
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12121—Laser
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光通信、光情報処理、光センサ等に利用できる光集積回路素子、特に発光デバイスである半導体レーザと半導体レーザからの出射光を導波させる光導波路を同一の半導体基板上に集積した導波路型光集積回路素子及びその製造方法に関する。
【０００２】
【従来の技術】
現在、急速な発展を遂げているマルチメディア社会は、近い招来、オフィスや各家庭においても１００Ｍｂｐｓ以上という高速、大容量の光通信を可能にすると考えられる。その中で、ワイヤレスの光伝送技術は通信配線を不要にでき、しかも携帯用のコンピュータで各ポイントに設けられたターミナルを通じて通信できるという大きなメリットを有する。
【０００３】
図６は、このようなワイヤレスの光通信システムで用いられる受信部、即ち導波路型光集積回路素子の一従来例を示す。
【０００４】
この光通信システムでは、周波数変調した信号光１２を受信部で局部発振光１１と合波し、その差周波の周波数を有するビート信号に変換するというヘテロダイン検波を採用している。これにより、通常の強度変調直接検波方式と比較して非常に信号対雑音特性の良好な通信を実現できるという長所を有する。
【０００５】
以下に、今少し具体的にこの導波路型光集積回路素子の構成を動作とともに説明する。本素子では、半導体レーザ１と２本の光導波路を同一基板上に集積化し、更に、２本の光導波路が交差する部分に光分岐素子２０を集積化している。
【０００６】
半導体レーザ１から出射された局部発振光１１は集積化された光導波路の入力側の光導波路３０に導入され、続いて、光分岐素子２０で２つに分岐され、光導波路３１、３３にそれぞれ導かれる。
【０００７】
一方、送信されて来た信号光１２は入力側の光導波路３２に導かれ、続いて、光分岐素子２０により２つに分岐され、光導波路３１、３３にそれぞれ導かれる。この結果、出力側の光導波路３１及び３３で信号光１２と局部発振光１１が合波され、ビート信号が得られる。
【０００８】
上記構成の導波路型光集積回路素子を作製するためには、半導体レーザと光導波路とを同一基板上に集積化する必要があるが、そのような集積化方法の一例として、図７（ａ）に示す突き合わせ接合が考えられる。この図は理想的な構造を図示したもので、半導体基板１００上に形成した屈折率結合型の分布帰還型半導体レーザ（ＤＦＢレーザ）２００の一部を垂直にエッチング除去し、その領域に光導波層３０１が２つの光閉じ込め層３０２、３０３で挟まれた光導波路構造３００が形成されている。半導体レーザ２００から出力された光は直接光導波路３００に結合され、光導波層３０１を導波する。
【０００９】
このような光集積回路素子は半導体レーザと光導波路を別々に作製して貼り合わせる場合と比較して、位置合わせが不要であり、機械的安定性が高いという特長を有する。なお、図中符号２０１は活性層を示している。
【００１０】
【発明が解決しようとする課題】
しかし、上記従来例は以下に示す課題を有しており、そのことに起因して後述の克服すべき問題点を有している。
【００１１】
（１）垂直にエッチングされた領域に光導波路構造を形成する際に、実際には図７（ａ）に示すような理想的な形状は実現されず、例えば図７（ｂ）に示すような形状になる。このとき、光導波層３０１は半導体レーザ２００と光導波路３００の結合場所の近傍で水平から傾斜して形成されている。この傾斜領域では光はこの構造の屈折率分布を反映し、光導波層３０１に結合されない光の割合が増加し、理想的な形状から予想される結合率より大きく低下する。
【００１２】
（２）半導体レーザ２００の垂直方向のビーム径と光導波路３００の垂直方向の固有モードのビーム径とが一致していない場合、その違いが大きいほど光が半導体レーザ２００から光導波路３００に結合される光の割合いは低下する。
【００１３】
以下に上記（１）、（２）で挙げた問題点を今少し具体的に説明する。
【００１４】
図７（ｂ）は、具体的には、ＧａＡｓ／ＡｌＧａＡｓ系ＤＦＢ半導体レーザを垂直にエッチングした後、有機金属熱分解法（ＭＯＣＶＤ法）によってＡｌＧａＡｓ系の材料を成長した場合の例を示している。
【００１５】
この成長工程においては、成長速度の面方位依存性が大きいため、成長速度の小さい面が露出するように成長が進行し、同図に示すような形状の成長となっている。この場合、水平から傾いた方向に層構造が出現するため、光の一部はその影響を受けて界面で反射され、或いは界面で屈折し、結果的に光導波層３０１に結合せずに導波路外へ放射される。即ち、放射損失を生じる。
【００１６】
本発明者等の実験結果によれば、約１ｄＢの光がこの影響で放射されることが確認された。上記とは異なる他の条件で成長した場合、形状はさまざまに変化したが、同図（ａ）に示したような理想的な形状を実現することは不可能であり、いずれの場合も０．５ｄＢから１ｄＢ程度の放射損失が確認された。
【００１７】
また、この例では、半導体レーザ２００の垂直方向のビーム径約１μｍに対し、光導波路３００の光導波層３０１の層厚は約２μｍで作製した。この違いによって、光が結合するときに大きなモード不整合が生じ、それに起因する放射損失１．７ｄＢが確認された。
【００１８】
このように、両者を合計すると約２．７ｄＢの損失が生じることになり、半導体レーザ２００には実際に必要とされる光以上に高い出力が要求されるため、半導体レーザ２００の消費電力が高くなる。加えて、その信頼性も低下するという大きな間題が発生する。
【００１９】
本発明は、このような現状に鑑みてなされたものであり、半導体レーザと光導波路の接続部における光損失を最小限に抑えることができ、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子及びその製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の導波路型光集積回路素子は、レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面から入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、前記半導体レーザと前記光導波路との接合領域に、屈折率が層厚方向に実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された単一の半導体層を埋め込んだ埋め込み領域が形成されていることを特徴としており、そのことにより上記目的が達成される。
【００２３】
好ましくは、前記埋め込み領域の前記半導体層の屈折率は、層厚方向の周辺部から前記最大の屈折率を有する部分に向けて高くなる２次関数状に変化する構成とする。
【００２４】
また、好ましくは、前記埋め込み領域の前記半導体層の屈折率の変化は該半導体層の組成を変化させることにより形成されている。
【００２５】
また、好ましくは、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波層の固有モードの中心に一致している。
【００２６】
また、好ましくは、前記埋め込み領域の前記半導体層と前記半導体レーザとの間又は前記埋め込み領域の前記半導体層と前記光導波路との間、或いは前記埋め込み領域の前記半導体層と前記半導体レーザとの間及び前記埋め込み領域の前記半導体層と前記光導波路との間に、単一の第２半導体層が、前記活性層又は前記光導波層、或いは前記活性層及び前記光導波層と接した状態で埋め込まれている。
【００２７】
また、本発明の導波路型光集積回路素子は、レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面に入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、前記半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜が設けられており、該誘電体膜に前記光導波路の前記複数の半導体層が接した状態で前記半導体基板上に該半導体基板と平行に積層されていることを特徴とし、そのことにより上記目的が達成される。
【００２８】
好ましくは、前記埋め込み領域の前記半導体層と前記半導体レーザの前記光出射端面との間及び前記埋め込み領域の前記半導体層と前記光導波路の前記光入射面との間に誘電体膜が介在されている。
【００２９】
また、好ましくは、前記半導体レーザが分布帰還型半導体レーザである。
【００３１】
また、本発明の導波路型光集積回路素子の製造方法は、半導体基板上に、レーザ光を出射する活性層含む半導体層を積層して半導体レーザ構造を形成する工程と、該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な断面が形成されるように前記半導体基板に達するまでエッチング除去する工程と、前記断面から前記エッチング除去した領域にかけて、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記半導体基板上に積層して光導波路構造を形成する工程と、前記半導体レーザと前記光導波路構造との境界を含む領域を、前記活性層および前記光導波層をそれぞれ含むとともに該活性層に対して略垂直な光出射端面および光入射面がそれぞれ形成されるようにエッチング除去して、前記活性層および前記光導波層がそれぞれ露出した半導体レーザおよび光導波路を形成する工程と、そのエッチング除去した領域に、層厚方向に屈折率が実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された半導体層が前記半導体レーザおよび前記光導波路の間に埋め込まれた埋め込み領域を形成する工程とを包含しており、そのことにより上記目的が達成される。
【００３２】
好ましくは、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している。
【００３３】
好ましくは、前記埋め込み領域の前記半導体層は、ＭＯＣＶＤ装置によって形成されており、該ＭＯＣＶＤ装置のマスフローコントローラの流量を制御することにより、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分が、前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している。
【００３４】
また、本発明の導波路型光集積回路素子の製造方法は、半導体基板上に、レーザ光を出射する活性層を含む半導体層を積層して半導体レーザ構造を形成する工程と、該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な光出射端面が形成されるように前記半導体基板に達するまでエッチング除去して、半導体レーザを形成する工程と、該半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜を形成する工程と、前記エッチング除去した領域に、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記誘電体膜に接した状態で前記半導体基板上に該半導体基板と平行に積層して光導波路構造を形成する工程と、を包含し、そのことにより上記目的が達成される。
好ましくは、前記誘電体膜を形成する工程は、前記半導体基板にバイアス電圧を印加しながらスパッタリングを行うバイアススパッタ法を用いて行う。
【００３５】
以下に本発明の作用について説明する。
【００３６】
半導体レーザと光導波路の接合領域に単一の半導体層を埋め込む構成によれば、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できる。
【００３７】
このため、半導体レーザ部と埋め込み領域との界面及び埋め込み領域と光導波路部との界面における透価屈折率の差を小さくでき、これらの界面で導波光はほとんど反射されず、また、屈折されないので、放射損失を低減できる。
【００３８】
加えて、上記構成によれば、半導体レーザからの出力光のビーム径を光導波路の固有モードのビーム径に容易に整合させることができるので、モード不整合による放射損失を抑えることができる。
【００３９】
この結果、上記構成によれば、結合損失を大幅に低減できるので、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子を実現できる。
【００４０】
また、半導体レーザと光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成によれば、この半導体層のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路の固有モードのビーム径に一致したととろで光導波路に結合されるので、モード不整合に起因する結合損失をより一層効果的に低減できる。
【００４１】
また、上記２つの構成を組み合わせる構成によれば、両者の効果を相乗的に発揮でき、結合損失を一層効率良く低減できる導波路型光集積回路素子を実現できる。
【００４２】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させる構成によっても、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できるので、上記同様に結合損失を低減できる。
【００４３】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させ、且つ半導体レーザと該光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成によれば、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できる導波路型光集積回路素子を実現できる。
【００４４】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき具体的に説明する。
【００４５】
（実施形態１）
図１は本発明導波路型光集積回路素子の実施形態１を示す。本実施形態１は一般的なダブルヘテロ（ＤＨ）構造の半導体レーザを備えた導波路型光集積回路素子に本発明を適用した例を示す。以下にその構造を製造プロセスとともに説明する。
【００４６】
まず、ＭＯＣＶＤ装置内にＧａＡｓ基板（ウエハー）１００を導入し、ＧａＡｓ基板１００上にＡｌＧａＡｓ系半導体レーザ２００を構成する半導体層をＭＯＣＶＤ法で成長した。ここで、半導体レーザ２００としては垂直方向のビーム径約１μｍの一般的なダブルヘテロ（ＤＨ）構造を用いた。活性層２０１のＡｌ混晶比は０．１４で、発振波長７８０ｎｍの設定で成長した。
【００４７】
次に、上記半導体層が形成されたウエハーをＭＯＣＶＤ装置から取り外し、塩素ガスを用いたリアクテイブ・イオン・ビーム・エッチング（ＲＩＢＥ）を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。
【００４８】
その後、再び、ウエハーをＭＯＣＶＤ装置内に導入し、ＭＯＣＶＤ法を用いて光導波路を構成する半導体層３００を成長した。この半導体層は、光導波層３０１が上下の光閉じ込め層３０３、３０２で挟まれた構造になっている。
【００４９】
ここで、光導波層のＡｌ混晶比は０．２、その層厚は２μｍである。また、上下の光閉じ込め層３０３、３０２のＡｌ混晶比及び層厚は同一の値であり、Ａｌ混晶比は０．２２、層厚は１μｍとした。
【００５０】
このときの断面形状は、図１に示すように、従来例と同様に水平方向から傾斜した構造になっている。但し、本実施形態１では、半導体レーザ２００と光導波路３００との接合部近傍から遠ざかるに連れてその傾斜の影響は小さくなり、接合部から３μｍ以上離れるとほぼ水平になっている。
【００５１】
ここで、光導波路部３００は半導体レーザ２００の出力光（７８０ｎｍ）に対して透明であり、低損失な導波路として機能する。また、エッチングの深さ制御性は２％程度が得られており、その後のＭＯＣＶＤ成長の成長層厚の制御性１％と合わせても、半導体レーザ２００の出力光分布の中心と、水平になった後の光導波路３００の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００５２】
次に、半導体レーザ２００と光導波路３００の接合領域を幅２μｍにわたって垂直にエッチングした。このときのエッチング深さは光導波路部３００を突き抜けていればよく、精密な制御は必要としない。ここでのエッチングも、先と同じＲＩＢＥを適用した。
【００５３】
続いて、エッチングした領域に、再びＭＯＣＶＤ法によってＡｌ混晶比０．２のＡｌＧａＡｓ層４００を埋め込み成長した。最後に、半導体レーザ２００部に成長した光導波路層を形成する半導体層及び埋め込み層を形成する半導体層を除去した後、リッジ形状に加工して、横方向の光閉じ込めを行い、レーザ２００部への電極付け及び劈開等のプロセスを施し、これにより本実施形態１の導波路型光集積回路素子を得た。
【００５４】
本実施形態１の導波路型光集積回路素子は水平方向から傾斜した層構造をほとんど持たず、従来例にみられた放射損失に起因する大きな結合損失は確認されなかった。本素子の場合、半導体レーザ２００部で発生した光は半導体レーザ２００部と埋め込み領域との界面及び埋め込み領域と光導波路３００部との界面でほとんど反射されない。このことは、これらの界面において等価屈折率の差が小さいことに起因している。従って、このレーザは半導体レーザ２００部と埋め込み領域及び光導波路３００部全体を共振器とした外部共振器モードで良好に動作した。
【００５５】
また、本実施形態１の導波路型光集積回路素子においては、最後に埋め込んだ領域は縦方向に光の閉じ込め構造を有しないが、その長さが２μｍ程度と短い場合は、放射される光の量は無視できる程度である。このため、本実施形態１の導波路型光集積回路素子について、実際に光学特性を評価したところ、結合損失はモード不整合に起因する１．７ｄＢのみであり、上記従来例に比べて結合損失を大幅に低減できることが確認された。
【００５６】
更に、埋め込み領域の長さを変化させて結合損失を調べてみたところ、１５μｍ程度までは顕著な結合損失は測定されず、それ以上で少しずつ結合損失が確認された。そして、埋め込み領域の長さを２０μｍとしたときには約１ｄＢの結合損失となった。要求される損失量によってこの長さの許容範囲は変わるが、２０μｍ以下に設定すると、１ｄＢ以下の結合損失に抑えられ、望ましい特性が得られることが確認できた。
【００５７】
（実施形態２）
図２（ａ）、（ｂ）は本発明導波路型光集積回路素子の実施形態２を示す。本実施形態２は吸収結合型回折格子を有する利得結合型半導体レーザを備えた導波路型光集積回路素子に本発明を適用した例を示す。以下にその構造を製造工程と共に説明する。
【００５８】
まず、ＧａＡｓ基板１００上にＡｌＧａＡｓ系ＤＦＢレーザ２００’を構成する半導体層を分子線エピタキシー（ＭＢＥ）法で成長した。この半導体レーザ２００’は、吸収結合型回折格子を有する利得結合型半導体レーザであり、この半導体レーザ２００’については、例えばＹ．Ｎａｋａｎｏ、他 Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，３２巻２号ｐ．８２５〜８２９（１９９３）に詳細に記述されており、ここでは具体的な説明は省略する。
【００５９】
この半導体レーザ２００’の垂直方向のビーム径も約１μｍであり、活性層２０１として３層の量子井戸構造を採用し、その発振波長は８３０ｎｍに設定した。
【００６０】
次に、塩素ガスをＧａＡｓ基板１００に直接照射するとともに、塩素イオン（若しくはアルゴンイオン）を同時照射するケミカリー・アシスティッド・イオン・ビーム・エッチング（ＣＡＩＢＥ）を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。
【００６１】
このエッチングに関しては、Ｈ．Ｋａｗａｎｉｓｈｉ、他 ＪａｐａｎｅｓｅＪｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，３５巻７Ｂ号ｐ．８８０〜８８２（１９９６）に詳細な記述があり、ここでは具体的な説明については省略する。
【００６２】
その後、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層に関しては、上記実施形態１と同様であるが、本実施形態２では酸化珪素膜をマスクとした選択成長を行うことにより、半導体レーザ２００部には成長が起らない条件で成長した。なお、図中の符号３０３、３０２は上記実施形態１同様に上下の光閉じ込め層を示している。
【００６３】
このとき、成長後の基板表面は平坦に埋め込まれていたが、断面形状の観察より、水平方向から傾いた層構造が従来例と同様に確認された。光導波層３０１の層厚は２μｍとした。本実施形態２においても、実施形態１同様に、半導体レーザ２００の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００６４】
次に、半導体レーザ２００’と光導波路３０１の接合領域を含む形で幅７．８μｍにわたって垂直にエッチングした。このエッチング深さは光導波路３０１部を突き抜け、７．０μｍに制御した。
【００６５】
続いて、エッチングされた領域に連続的に屈折率ｎが変化する構造を含む半導体層５００を成長した。図２（ｂ）は半導体層５００の層方向（層厚方向）における屈折率分布を示す。同図（ｂ）に示すように、屈折率の分布は層方向の周辺部から中心部に向かって屈折率が大きくなる２次関数的に変化しており、この屈折率分布はＡｌの混晶比の変化を用いて形成した。
【００６６】
ここで、半導体層５００（以後、Ｇｒａｄｅｄ ＩＮｄｅｘ（ＧＲＩＮ）領域と称する）の厚さは、片側（中心部から周辺部）２．８９４μｍ、中心部の屈折率３．５４５（屈折率の最大値）、周辺部の屈折率３．２（屈折率の最小値）、中心位置は半導体レーザ２００の出力光分布の中心及び光導波路３０１の固有モードの中心の高さに一致させた。この位置合わせ制御は、ＭＯＣＶＤ装置のマスフローコントローラの流量をコンピュータ制御することにより容易に実現できた。
【００６７】
その後、半導体レーザ２００、ＧＲＩＮ領域５００及び光導波路３００にわたり、幅２μｍの横幅で導波路領域を規定する溝をエッチングした。この溝は、全ての層を貫通するように深い溝とした。
【００６８】
最後に、エッチングした領域に半導体層（図示せず）を埋め込むことにより埋め込み導波路構造を形成し、横モード閉じ込め構造として、本実施形態２の導波路型光集積回路素子を得た。
【００６９】
本実施形態２の導波路型光集積回路素子は、半導体レーザ２００’部はＤＦＢレーザであり、半導体レーザ２００’とＧＲＩＮ領域５００の界面で反射がなくてもレーザ発振するため、半導体レーザ２００’部で独立して良好に発振した。光導波路３０１部に光分岐素子等の他のデバイスを集積する場合は、このように、半導体レーザ単体で動作するＤＦＢレーザを光源として用いることが望ましい。
【００７０】
本実施形態２の導波路型光集積回路素子について、半導体レーザ２００’から光導波路３０１への結合損失を評価したところ、約０．４ｄＢであった。このうち、ＧＲＩＮ領域５００成長時の水平からずれた成長に起因する結合損失が０．２ｄＢと見積もられ、モード不整合に起因する損失はＧＲＩＮ領域５００の採用により大幅に低減できたことが確認された。
【００７１】
その理由は、ＧＲＩＮ領域５００のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路３０１の固有モードのビーム径に一致したところで光導波路３０１に結合されているためである。実際、ＧＲＩＮ領域５００の長さを変化させて結合損失を測定してみたところ、周期的に変化することが確認されている。従って、ＧＲＩＮ領域５００の長さは、上記のとおり光導波路３０１の固有モードのビーム径に合わせて最適化することが望ましい。
【００７２】
なお、本実施形態２ではＧＲＩＮ領域５００の屈折率変化として２次関数を用いたが、実質的に同様のレンズ効果を有すればこれに限らず、他の屈折率分布を用いることも可能である。また、ここでは屈折率が２次関数状に連続して変化する構造としたが、これを線分で近似したりしても同様の特性が得られることは明らかである。
【００７３】
（実施形態３）
図３は本発明導波路型光集積回路素子の実施形態３を示す。本実施形態３の導波路型光集積回路素子は、実施形態２の手法と実施形態１の手法とを組み合わせて作製したものである。
【００７４】
即ち、ＧＲＩＮ層５００成長時の水平からずれた成長に起因する結合損失を低減させるために、半導体レーザ２００’とＧＲＩＮ領域５００の接合領域を含む領域、或いはＧＲＩＮ領域５００と光導波路層３００の接合領域を含む領域、若しくは、その両方の領域をエッチングし、層構造を有しない層を成長させることで、実施形態２の効果に実施形態１の効果を付加したものである。
【００７５】
ここで、上記の説明におけるエッチングとしては、ほぼ垂直にエッチングができさえすればよく、一般的なエッチング方法を用いることができる。例えば、リアクティブ・イオン・エッチング（ＲＩＥ）等を用いても良いし、ウェットエッチングを用いることも可能である。また、結晶成長についても上記に述べたＭＯＣＶＤ法、ＭＢＥ法に限らず、場合によっては液相成長、クロライドＶＰＥ等を用いることも可能である。
【００７６】
なお、実施形態１及び実施形態２と対応する部分には同一の符号を付してある。
【００７７】
（実施形態４）
図４（ａ）、（ｂ）は本発明導波路型光集積回路素子の実施形態４を示す。本実施形態４の導波路型光集積回路素子は、その製造プロセスに特徴を有するものである。以下にその構造を製造工程と共に説明する。
【００７８】
まず、ＧａＡｓ基板１００上にＡｌＧａＡｓ系ＤＦＢレーザ２００’を構成する半導体層をＭＢＥ法で成長した。本実施形態４の導波路型光集積回路素子は、半導体レーザとして吸収結合型回折格子を有する利得結合型半導体レーザを用いている。
【００７９】
この半導体レーザ２００’の垂直方向のビーム径は約１μｍであり、活性層２０１として３層の量子井戸構造を採用し、発振波長７８０ｎｍに設定した。
【００８０】
次に、ＲＩＢＥ法を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。ここで、エッチングマスクとしては酸化珪素膜を用いた。続いて、エッチングされた領域の側面に酸化珪素膜６００を形成した。
【００８１】
この形成は、ＧａＡｓ基板１００にバイアス電圧を引加しながらスパッタリングを行うバイアススパッタ法を用いて行った。そうしたところ、エッチング底面には酸化珪素の形成は見られず、エッチング側面のみに酸化珪素膜６００を形成することができた。ここで、酸化珪素膜６００の膜厚は２０ｎｍとした。このように膜厚を薄くすると、酸化珪素膜６００による反射は生じなかった。
【００８２】
この時点で、酸化珪素膜６００はエッチングされていない領域とエッチングされた領域の側面に形成され、エッチング底面には形成されていない。引き続き、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層３００に関しては、酸化珪素膜６００をマスクとした選択成長を行うことにより、半導体レーザ２００’部には成長が起らない条件で成長した。
【００８３】
本実施形態４の導波路型光集積回路素子では、エッチング側面に酸化珪素膜６００からなる誘電体層が形成されているので、エッチング側面に垂直な方向の成長も抑制され、それによって半導体層３００の成長時、水平から傾斜した成長は見られず、すべてＧａＡｓ基板１００に平行に成長は進行した。なお、光導波層３０１の層厚は２μｍとした。
【００８４】
本実施形態４の導波路型光集積回路素子においても、半導体レーザ２００’の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００８５】
本実施形態４の導波路型光集積回路素子について、半導体レーザ２００’から光導波路３０１への結合損失を評価したところ、約１．８ｄＢであり、モードの不整合に起因する損失のみであり、結合損失を低減できることが確認できた。
【００８６】
（実施形態５）
図５は本発明導波路型光集積回路素子の実施形態５を示す。本実施形態５の導波路型光集積回路素子は、実施形態２の手法と実施形態４の手法を組み合わせて作製したものである。以下にその構造を製造工程と共に説明する。
【００８７】
まず、ＩｎＰ基板１１０上にＩｎＧａＡｓＰ系ＤＦＢレーザ２１０を構成する半導体層をＭＢＥ法で成長した。本実施形態５の導波路型光集積回路素子は、半導体レーザ２１０として吸収結合型回折格子を有する利得結合型半導体レーザを用いている。
【００８８】
この半導体レーザ２１０の垂直方向のビーム径は約１μｍであり、活性層２１１には５層の量子井戸構造を採用し、発振波長１．５５μｍに設定した。
【００８９】
次に、ＲＩＢＥ法を用いてＩｎＰ基板１１０に到達する深さまで垂直にエッチングした。その後、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層３００に関しては酸化珪素膜をマスクとした選択成長を行うことにより、半導体レーザ２１０部には成長が起らない条件で成長した。
【００９０】
このとき、成長後の基板表面は平坦に埋め込まれていたが、断面形状の観察より、水平方向から傾いた層構造が従来例と同様に確認された。光導波層３０１の層厚は１．５μｍとした。本実施形態５の導波路型光集積回路素子も、半導体レーザ２１０の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００９１】
次に、酸化珪素マスクを用いて、半導体レーザ２１０と光導波路３０１の接合領域を含む形で幅４．１７μｍにわたって垂直にエッチングした。このエッチング深さは光導波路３０１部を突き抜け、６．０μｍに制御した。
【００９２】
続いて、エッチングされた領域の側面に酸化珪素膜６００を形成した。この形成は、実施形態４同様にバイアススパッタ法を用いて行った。そうしたところ、エッチング底面には酸化珪素の形成は見られず、エッチング側面のみに酸化珪素膜６００を形成することができた。酸化珪素膜６００の膜厚は２０ｎｍとした。
【００９３】
引き続き、エッチングされた領域に連続的に屈折率が変化する構造（ＧＲＩＮ領域）５００を含む半導体層を成長した。屈折率はＩｎ、Ａｓ組成の変化を用いて変化させた。ここで、ＧＲＩＮ領域５００の中心位置は半導体レーザ２１０の出力光分布の中心及び光導波路３０１の固有モードの中心の高さに一致させた。
【００９４】
この位置合わせ制御は、実施形態４同様にＭＯＣＶＤ装置のマスフローコントローラの流量をコンピュータ制御することにより容易に実現できた。
【００９５】
本実施形態５の導波路型光集積回路素子においても、エッチング側面に誘電体層が形成されているので、エッチング側面に垂直な方向の成長は抑制され、それによってＧＲＩＮ領域５００の成長時、水平から傾斜した成長は見られず、すべてＩｎＰ基板１１０に平行に成長は進行した。
【００９６】
本実施形態５の導波路型光集積回路素子について、半導体レーザ２１０から光導波路３０１への結合損失を評価したところ、約０．２ｄＢであり、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できることが確認された。
【００９７】
【発明の効果】
以上の本発明導波路型光集積回路素子によれば、半導体レーザと光導波路の接合領域に単一の半導体層を埋め込む構成をとるので、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できる。
【００９８】
このため、半導体レーザ部と埋め込み領域との界面及び埋め込み領域と光導波路部との界面における透価屈折率の差を小さくでき、これらの界面で導波光はほとんど反射されず、また、屈折されないので、放射損失を低減できる。
【００９９】
加えて、上記構成によれば、半導体レーザからの出力光のビーム径を光導波路の固有モードのビーム径に容易に整合させることができるので、モード不整合による放射損失を抑えることができる。
【０１００】
この結果、本発明成によれば、結合損失を大幅に低減できるので、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子を実現できる。
【０１０１】
また、半導体レーザと光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成の導波路型光集積回路素子によれば、この半導体層のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路の固有モードのビーム径に一致したととろで光導波路に結合されるので、モード不整合に起因する結合損失をより一層効果的に低減できる。
【０１０２】
また、上記２つの構成を組み合わせる構成によれば、両者の効果を相乗的に発揮でき、結合損失を一層効率良く低減できる導波路型光集積回路素子を実現できる。
【０１０３】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させる構成の導波路型光集積回路素子によれば、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できるので、上記同様に結合損失を低減できる。
【０１０４】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させ、且つ半導体レーザと該光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成の導波路型光集積回路素子によれば、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できる導波路型光集積回路素子を実現できる。
【０１０５】
また、本発明の導波路型光集積素子の製造方法によれば、上記した効果を発揮できる導波路型光集積素子を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す、導波路型光集積回路素子の断面図。
【図２】本発明の実施形態２を示す、（ａ）は導波路型光集積回路素子の断面図、（ｂ）はＧＲＩＮ領域の屈折率分布を示す概念図。
【図３】本発明の実施形態３を示す、導波路型光集積回路素子の断面図。
【図４】本発明の実施形態４を示す、導波路型光集積回路素子の製造工程図。
【図５】本発明の実施形態５を示す、導波路型光集積回路素子の製造工程図。
【図６】導波路型光集積回路素子の従来例を示す斜視図。
【図７】（ａ）は半導体レーザと光導波路とを同一基板上に集積化した場合の理想的な構造を示す断面図、（ｂ）は実際の構造を示す断面図。
【符号の説明】
１００ ＧａＡｓ基板
１１０ ＩｎＰ基板
２００ ＡｌＧａＡｓ系半導体レーザ
２００’ ＡｌＧａＡｓ系ＤＦＢレーザ
２１０ ＩｎＧａＡｓＰ系ＤＦＢレーザ
３００ 光導波路を構成する半導体層
３０１ 光導波層
３０２ 下側の光閉じ込め層
３０３ 上側の光閉じ込め層
４００ ＡｌＧａＡｓ埋め込み層
５００ ＧＲＩＮ領域
６００ 酸化珪素膜
【発明の属する技術分野】
本発明は光通信、光情報処理、光センサ等に利用できる光集積回路素子、特に発光デバイスである半導体レーザと半導体レーザからの出射光を導波させる光導波路を同一の半導体基板上に集積した導波路型光集積回路素子及びその製造方法に関する。
【０００２】
【従来の技術】
現在、急速な発展を遂げているマルチメディア社会は、近い招来、オフィスや各家庭においても１００Ｍｂｐｓ以上という高速、大容量の光通信を可能にすると考えられる。その中で、ワイヤレスの光伝送技術は通信配線を不要にでき、しかも携帯用のコンピュータで各ポイントに設けられたターミナルを通じて通信できるという大きなメリットを有する。
【０００３】
図６は、このようなワイヤレスの光通信システムで用いられる受信部、即ち導波路型光集積回路素子の一従来例を示す。
【０００４】
この光通信システムでは、周波数変調した信号光１２を受信部で局部発振光１１と合波し、その差周波の周波数を有するビート信号に変換するというヘテロダイン検波を採用している。これにより、通常の強度変調直接検波方式と比較して非常に信号対雑音特性の良好な通信を実現できるという長所を有する。
【０００５】
以下に、今少し具体的にこの導波路型光集積回路素子の構成を動作とともに説明する。本素子では、半導体レーザ１と２本の光導波路を同一基板上に集積化し、更に、２本の光導波路が交差する部分に光分岐素子２０を集積化している。
【０００６】
半導体レーザ１から出射された局部発振光１１は集積化された光導波路の入力側の光導波路３０に導入され、続いて、光分岐素子２０で２つに分岐され、光導波路３１、３３にそれぞれ導かれる。
【０００７】
一方、送信されて来た信号光１２は入力側の光導波路３２に導かれ、続いて、光分岐素子２０により２つに分岐され、光導波路３１、３３にそれぞれ導かれる。この結果、出力側の光導波路３１及び３３で信号光１２と局部発振光１１が合波され、ビート信号が得られる。
【０００８】
上記構成の導波路型光集積回路素子を作製するためには、半導体レーザと光導波路とを同一基板上に集積化する必要があるが、そのような集積化方法の一例として、図７（ａ）に示す突き合わせ接合が考えられる。この図は理想的な構造を図示したもので、半導体基板１００上に形成した屈折率結合型の分布帰還型半導体レーザ（ＤＦＢレーザ）２００の一部を垂直にエッチング除去し、その領域に光導波層３０１が２つの光閉じ込め層３０２、３０３で挟まれた光導波路構造３００が形成されている。半導体レーザ２００から出力された光は直接光導波路３００に結合され、光導波層３０１を導波する。
【０００９】
このような光集積回路素子は半導体レーザと光導波路を別々に作製して貼り合わせる場合と比較して、位置合わせが不要であり、機械的安定性が高いという特長を有する。なお、図中符号２０１は活性層を示している。
【００１０】
【発明が解決しようとする課題】
しかし、上記従来例は以下に示す課題を有しており、そのことに起因して後述の克服すべき問題点を有している。
【００１１】
（１）垂直にエッチングされた領域に光導波路構造を形成する際に、実際には図７（ａ）に示すような理想的な形状は実現されず、例えば図７（ｂ）に示すような形状になる。このとき、光導波層３０１は半導体レーザ２００と光導波路３００の結合場所の近傍で水平から傾斜して形成されている。この傾斜領域では光はこの構造の屈折率分布を反映し、光導波層３０１に結合されない光の割合が増加し、理想的な形状から予想される結合率より大きく低下する。
【００１２】
（２）半導体レーザ２００の垂直方向のビーム径と光導波路３００の垂直方向の固有モードのビーム径とが一致していない場合、その違いが大きいほど光が半導体レーザ２００から光導波路３００に結合される光の割合いは低下する。
【００１３】
以下に上記（１）、（２）で挙げた問題点を今少し具体的に説明する。
【００１４】
図７（ｂ）は、具体的には、ＧａＡｓ／ＡｌＧａＡｓ系ＤＦＢ半導体レーザを垂直にエッチングした後、有機金属熱分解法（ＭＯＣＶＤ法）によってＡｌＧａＡｓ系の材料を成長した場合の例を示している。
【００１５】
この成長工程においては、成長速度の面方位依存性が大きいため、成長速度の小さい面が露出するように成長が進行し、同図に示すような形状の成長となっている。この場合、水平から傾いた方向に層構造が出現するため、光の一部はその影響を受けて界面で反射され、或いは界面で屈折し、結果的に光導波層３０１に結合せずに導波路外へ放射される。即ち、放射損失を生じる。
【００１６】
本発明者等の実験結果によれば、約１ｄＢの光がこの影響で放射されることが確認された。上記とは異なる他の条件で成長した場合、形状はさまざまに変化したが、同図（ａ）に示したような理想的な形状を実現することは不可能であり、いずれの場合も０．５ｄＢから１ｄＢ程度の放射損失が確認された。
【００１７】
また、この例では、半導体レーザ２００の垂直方向のビーム径約１μｍに対し、光導波路３００の光導波層３０１の層厚は約２μｍで作製した。この違いによって、光が結合するときに大きなモード不整合が生じ、それに起因する放射損失１．７ｄＢが確認された。
【００１８】
このように、両者を合計すると約２．７ｄＢの損失が生じることになり、半導体レーザ２００には実際に必要とされる光以上に高い出力が要求されるため、半導体レーザ２００の消費電力が高くなる。加えて、その信頼性も低下するという大きな間題が発生する。
【００１９】
本発明は、このような現状に鑑みてなされたものであり、半導体レーザと光導波路の接続部における光損失を最小限に抑えることができ、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子及びその製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の導波路型光集積回路素子は、レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面から入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、前記半導体レーザと前記光導波路との接合領域に、屈折率が層厚方向に実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された単一の半導体層を埋め込んだ埋め込み領域が形成されていることを特徴としており、そのことにより上記目的が達成される。
【００２３】
好ましくは、前記埋め込み領域の前記半導体層の屈折率は、層厚方向の周辺部から前記最大の屈折率を有する部分に向けて高くなる２次関数状に変化する構成とする。
【００２４】
また、好ましくは、前記埋め込み領域の前記半導体層の屈折率の変化は該半導体層の組成を変化させることにより形成されている。
【００２５】
また、好ましくは、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波層の固有モードの中心に一致している。
【００２６】
また、好ましくは、前記埋め込み領域の前記半導体層と前記半導体レーザとの間又は前記埋め込み領域の前記半導体層と前記光導波路との間、或いは前記埋め込み領域の前記半導体層と前記半導体レーザとの間及び前記埋め込み領域の前記半導体層と前記光導波路との間に、単一の第２半導体層が、前記活性層又は前記光導波層、或いは前記活性層及び前記光導波層と接した状態で埋め込まれている。
【００２７】
また、本発明の導波路型光集積回路素子は、レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面に入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、前記半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜が設けられており、該誘電体膜に前記光導波路の前記複数の半導体層が接した状態で前記半導体基板上に該半導体基板と平行に積層されていることを特徴とし、そのことにより上記目的が達成される。
【００２８】
好ましくは、前記埋め込み領域の前記半導体層と前記半導体レーザの前記光出射端面との間及び前記埋め込み領域の前記半導体層と前記光導波路の前記光入射面との間に誘電体膜が介在されている。
【００２９】
また、好ましくは、前記半導体レーザが分布帰還型半導体レーザである。
【００３１】
また、本発明の導波路型光集積回路素子の製造方法は、半導体基板上に、レーザ光を出射する活性層含む半導体層を積層して半導体レーザ構造を形成する工程と、該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な断面が形成されるように前記半導体基板に達するまでエッチング除去する工程と、前記断面から前記エッチング除去した領域にかけて、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記半導体基板上に積層して光導波路構造を形成する工程と、前記半導体レーザと前記光導波路構造との境界を含む領域を、前記活性層および前記光導波層をそれぞれ含むとともに該活性層に対して略垂直な光出射端面および光入射面がそれぞれ形成されるようにエッチング除去して、前記活性層および前記光導波層がそれぞれ露出した半導体レーザおよび光導波路を形成する工程と、そのエッチング除去した領域に、層厚方向に屈折率が実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された半導体層が前記半導体レーザおよび前記光導波路の間に埋め込まれた埋め込み領域を形成する工程とを包含しており、そのことにより上記目的が達成される。
【００３２】
好ましくは、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している。
【００３３】
好ましくは、前記埋め込み領域の前記半導体層は、ＭＯＣＶＤ装置によって形成されており、該ＭＯＣＶＤ装置のマスフローコントローラの流量を制御することにより、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分が、前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している。
【００３４】
また、本発明の導波路型光集積回路素子の製造方法は、半導体基板上に、レーザ光を出射する活性層を含む半導体層を積層して半導体レーザ構造を形成する工程と、該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な光出射端面が形成されるように前記半導体基板に達するまでエッチング除去して、半導体レーザを形成する工程と、該半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜を形成する工程と、前記エッチング除去した領域に、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記誘電体膜に接した状態で前記半導体基板上に該半導体基板と平行に積層して光導波路構造を形成する工程と、を包含し、そのことにより上記目的が達成される。
好ましくは、前記誘電体膜を形成する工程は、前記半導体基板にバイアス電圧を印加しながらスパッタリングを行うバイアススパッタ法を用いて行う。
【００３５】
以下に本発明の作用について説明する。
【００３６】
半導体レーザと光導波路の接合領域に単一の半導体層を埋め込む構成によれば、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できる。
【００３７】
このため、半導体レーザ部と埋め込み領域との界面及び埋め込み領域と光導波路部との界面における透価屈折率の差を小さくでき、これらの界面で導波光はほとんど反射されず、また、屈折されないので、放射損失を低減できる。
【００３８】
加えて、上記構成によれば、半導体レーザからの出力光のビーム径を光導波路の固有モードのビーム径に容易に整合させることができるので、モード不整合による放射損失を抑えることができる。
【００３９】
この結果、上記構成によれば、結合損失を大幅に低減できるので、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子を実現できる。
【００４０】
また、半導体レーザと光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成によれば、この半導体層のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路の固有モードのビーム径に一致したととろで光導波路に結合されるので、モード不整合に起因する結合損失をより一層効果的に低減できる。
【００４１】
また、上記２つの構成を組み合わせる構成によれば、両者の効果を相乗的に発揮でき、結合損失を一層効率良く低減できる導波路型光集積回路素子を実現できる。
【００４２】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させる構成によっても、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できるので、上記同様に結合損失を低減できる。
【００４３】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させ、且つ半導体レーザと該光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成によれば、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できる導波路型光集積回路素子を実現できる。
【００４４】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき具体的に説明する。
【００４５】
（実施形態１）
図１は本発明導波路型光集積回路素子の実施形態１を示す。本実施形態１は一般的なダブルヘテロ（ＤＨ）構造の半導体レーザを備えた導波路型光集積回路素子に本発明を適用した例を示す。以下にその構造を製造プロセスとともに説明する。
【００４６】
まず、ＭＯＣＶＤ装置内にＧａＡｓ基板（ウエハー）１００を導入し、ＧａＡｓ基板１００上にＡｌＧａＡｓ系半導体レーザ２００を構成する半導体層をＭＯＣＶＤ法で成長した。ここで、半導体レーザ２００としては垂直方向のビーム径約１μｍの一般的なダブルヘテロ（ＤＨ）構造を用いた。活性層２０１のＡｌ混晶比は０．１４で、発振波長７８０ｎｍの設定で成長した。
【００４７】
次に、上記半導体層が形成されたウエハーをＭＯＣＶＤ装置から取り外し、塩素ガスを用いたリアクテイブ・イオン・ビーム・エッチング（ＲＩＢＥ）を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。
【００４８】
その後、再び、ウエハーをＭＯＣＶＤ装置内に導入し、ＭＯＣＶＤ法を用いて光導波路を構成する半導体層３００を成長した。この半導体層は、光導波層３０１が上下の光閉じ込め層３０３、３０２で挟まれた構造になっている。
【００４９】
ここで、光導波層のＡｌ混晶比は０．２、その層厚は２μｍである。また、上下の光閉じ込め層３０３、３０２のＡｌ混晶比及び層厚は同一の値であり、Ａｌ混晶比は０．２２、層厚は１μｍとした。
【００５０】
このときの断面形状は、図１に示すように、従来例と同様に水平方向から傾斜した構造になっている。但し、本実施形態１では、半導体レーザ２００と光導波路３００との接合部近傍から遠ざかるに連れてその傾斜の影響は小さくなり、接合部から３μｍ以上離れるとほぼ水平になっている。
【００５１】
ここで、光導波路部３００は半導体レーザ２００の出力光（７８０ｎｍ）に対して透明であり、低損失な導波路として機能する。また、エッチングの深さ制御性は２％程度が得られており、その後のＭＯＣＶＤ成長の成長層厚の制御性１％と合わせても、半導体レーザ２００の出力光分布の中心と、水平になった後の光導波路３００の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００５２】
次に、半導体レーザ２００と光導波路３００の接合領域を幅２μｍにわたって垂直にエッチングした。このときのエッチング深さは光導波路部３００を突き抜けていればよく、精密な制御は必要としない。ここでのエッチングも、先と同じＲＩＢＥを適用した。
【００５３】
続いて、エッチングした領域に、再びＭＯＣＶＤ法によってＡｌ混晶比０．２のＡｌＧａＡｓ層４００を埋め込み成長した。最後に、半導体レーザ２００部に成長した光導波路層を形成する半導体層及び埋め込み層を形成する半導体層を除去した後、リッジ形状に加工して、横方向の光閉じ込めを行い、レーザ２００部への電極付け及び劈開等のプロセスを施し、これにより本実施形態１の導波路型光集積回路素子を得た。
【００５４】
本実施形態１の導波路型光集積回路素子は水平方向から傾斜した層構造をほとんど持たず、従来例にみられた放射損失に起因する大きな結合損失は確認されなかった。本素子の場合、半導体レーザ２００部で発生した光は半導体レーザ２００部と埋め込み領域との界面及び埋め込み領域と光導波路３００部との界面でほとんど反射されない。このことは、これらの界面において等価屈折率の差が小さいことに起因している。従って、このレーザは半導体レーザ２００部と埋め込み領域及び光導波路３００部全体を共振器とした外部共振器モードで良好に動作した。
【００５５】
また、本実施形態１の導波路型光集積回路素子においては、最後に埋め込んだ領域は縦方向に光の閉じ込め構造を有しないが、その長さが２μｍ程度と短い場合は、放射される光の量は無視できる程度である。このため、本実施形態１の導波路型光集積回路素子について、実際に光学特性を評価したところ、結合損失はモード不整合に起因する１．７ｄＢのみであり、上記従来例に比べて結合損失を大幅に低減できることが確認された。
【００５６】
更に、埋め込み領域の長さを変化させて結合損失を調べてみたところ、１５μｍ程度までは顕著な結合損失は測定されず、それ以上で少しずつ結合損失が確認された。そして、埋め込み領域の長さを２０μｍとしたときには約１ｄＢの結合損失となった。要求される損失量によってこの長さの許容範囲は変わるが、２０μｍ以下に設定すると、１ｄＢ以下の結合損失に抑えられ、望ましい特性が得られることが確認できた。
【００５７】
（実施形態２）
図２（ａ）、（ｂ）は本発明導波路型光集積回路素子の実施形態２を示す。本実施形態２は吸収結合型回折格子を有する利得結合型半導体レーザを備えた導波路型光集積回路素子に本発明を適用した例を示す。以下にその構造を製造工程と共に説明する。
【００５８】
まず、ＧａＡｓ基板１００上にＡｌＧａＡｓ系ＤＦＢレーザ２００’を構成する半導体層を分子線エピタキシー（ＭＢＥ）法で成長した。この半導体レーザ２００’は、吸収結合型回折格子を有する利得結合型半導体レーザであり、この半導体レーザ２００’については、例えばＹ．Ｎａｋａｎｏ、他 Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，３２巻２号ｐ．８２５〜８２９（１９９３）に詳細に記述されており、ここでは具体的な説明は省略する。
【００５９】
この半導体レーザ２００’の垂直方向のビーム径も約１μｍであり、活性層２０１として３層の量子井戸構造を採用し、その発振波長は８３０ｎｍに設定した。
【００６０】
次に、塩素ガスをＧａＡｓ基板１００に直接照射するとともに、塩素イオン（若しくはアルゴンイオン）を同時照射するケミカリー・アシスティッド・イオン・ビーム・エッチング（ＣＡＩＢＥ）を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。
【００６１】
このエッチングに関しては、Ｈ．Ｋａｗａｎｉｓｈｉ、他 ＪａｐａｎｅｓｅＪｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，３５巻７Ｂ号ｐ．８８０〜８８２（１９９６）に詳細な記述があり、ここでは具体的な説明については省略する。
【００６２】
その後、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層に関しては、上記実施形態１と同様であるが、本実施形態２では酸化珪素膜をマスクとした選択成長を行うことにより、半導体レーザ２００部には成長が起らない条件で成長した。なお、図中の符号３０３、３０２は上記実施形態１同様に上下の光閉じ込め層を示している。
【００６３】
このとき、成長後の基板表面は平坦に埋め込まれていたが、断面形状の観察より、水平方向から傾いた層構造が従来例と同様に確認された。光導波層３０１の層厚は２μｍとした。本実施形態２においても、実施形態１同様に、半導体レーザ２００の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００６４】
次に、半導体レーザ２００’と光導波路３０１の接合領域を含む形で幅７．８μｍにわたって垂直にエッチングした。このエッチング深さは光導波路３０１部を突き抜け、７．０μｍに制御した。
【００６５】
続いて、エッチングされた領域に連続的に屈折率ｎが変化する構造を含む半導体層５００を成長した。図２（ｂ）は半導体層５００の層方向（層厚方向）における屈折率分布を示す。同図（ｂ）に示すように、屈折率の分布は層方向の周辺部から中心部に向かって屈折率が大きくなる２次関数的に変化しており、この屈折率分布はＡｌの混晶比の変化を用いて形成した。
【００６６】
ここで、半導体層５００（以後、Ｇｒａｄｅｄ ＩＮｄｅｘ（ＧＲＩＮ）領域と称する）の厚さは、片側（中心部から周辺部）２．８９４μｍ、中心部の屈折率３．５４５（屈折率の最大値）、周辺部の屈折率３．２（屈折率の最小値）、中心位置は半導体レーザ２００の出力光分布の中心及び光導波路３０１の固有モードの中心の高さに一致させた。この位置合わせ制御は、ＭＯＣＶＤ装置のマスフローコントローラの流量をコンピュータ制御することにより容易に実現できた。
【００６７】
その後、半導体レーザ２００、ＧＲＩＮ領域５００及び光導波路３００にわたり、幅２μｍの横幅で導波路領域を規定する溝をエッチングした。この溝は、全ての層を貫通するように深い溝とした。
【００６８】
最後に、エッチングした領域に半導体層（図示せず）を埋め込むことにより埋め込み導波路構造を形成し、横モード閉じ込め構造として、本実施形態２の導波路型光集積回路素子を得た。
【００６９】
本実施形態２の導波路型光集積回路素子は、半導体レーザ２００’部はＤＦＢレーザであり、半導体レーザ２００’とＧＲＩＮ領域５００の界面で反射がなくてもレーザ発振するため、半導体レーザ２００’部で独立して良好に発振した。光導波路３０１部に光分岐素子等の他のデバイスを集積する場合は、このように、半導体レーザ単体で動作するＤＦＢレーザを光源として用いることが望ましい。
【００７０】
本実施形態２の導波路型光集積回路素子について、半導体レーザ２００’から光導波路３０１への結合損失を評価したところ、約０．４ｄＢであった。このうち、ＧＲＩＮ領域５００成長時の水平からずれた成長に起因する結合損失が０．２ｄＢと見積もられ、モード不整合に起因する損失はＧＲＩＮ領域５００の採用により大幅に低減できたことが確認された。
【００７１】
その理由は、ＧＲＩＮ領域５００のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路３０１の固有モードのビーム径に一致したところで光導波路３０１に結合されているためである。実際、ＧＲＩＮ領域５００の長さを変化させて結合損失を測定してみたところ、周期的に変化することが確認されている。従って、ＧＲＩＮ領域５００の長さは、上記のとおり光導波路３０１の固有モードのビーム径に合わせて最適化することが望ましい。
【００７２】
なお、本実施形態２ではＧＲＩＮ領域５００の屈折率変化として２次関数を用いたが、実質的に同様のレンズ効果を有すればこれに限らず、他の屈折率分布を用いることも可能である。また、ここでは屈折率が２次関数状に連続して変化する構造としたが、これを線分で近似したりしても同様の特性が得られることは明らかである。
【００７３】
（実施形態３）
図３は本発明導波路型光集積回路素子の実施形態３を示す。本実施形態３の導波路型光集積回路素子は、実施形態２の手法と実施形態１の手法とを組み合わせて作製したものである。
【００７４】
即ち、ＧＲＩＮ層５００成長時の水平からずれた成長に起因する結合損失を低減させるために、半導体レーザ２００’とＧＲＩＮ領域５００の接合領域を含む領域、或いはＧＲＩＮ領域５００と光導波路層３００の接合領域を含む領域、若しくは、その両方の領域をエッチングし、層構造を有しない層を成長させることで、実施形態２の効果に実施形態１の効果を付加したものである。
【００７５】
ここで、上記の説明におけるエッチングとしては、ほぼ垂直にエッチングができさえすればよく、一般的なエッチング方法を用いることができる。例えば、リアクティブ・イオン・エッチング（ＲＩＥ）等を用いても良いし、ウェットエッチングを用いることも可能である。また、結晶成長についても上記に述べたＭＯＣＶＤ法、ＭＢＥ法に限らず、場合によっては液相成長、クロライドＶＰＥ等を用いることも可能である。
【００７６】
なお、実施形態１及び実施形態２と対応する部分には同一の符号を付してある。
【００７７】
（実施形態４）
図４（ａ）、（ｂ）は本発明導波路型光集積回路素子の実施形態４を示す。本実施形態４の導波路型光集積回路素子は、その製造プロセスに特徴を有するものである。以下にその構造を製造工程と共に説明する。
【００７８】
まず、ＧａＡｓ基板１００上にＡｌＧａＡｓ系ＤＦＢレーザ２００’を構成する半導体層をＭＢＥ法で成長した。本実施形態４の導波路型光集積回路素子は、半導体レーザとして吸収結合型回折格子を有する利得結合型半導体レーザを用いている。
【００７９】
この半導体レーザ２００’の垂直方向のビーム径は約１μｍであり、活性層２０１として３層の量子井戸構造を採用し、発振波長７８０ｎｍに設定した。
【００８０】
次に、ＲＩＢＥ法を用いてＧａＡｓ基板１００に到達する深さまで垂直にエッチングした。ここで、エッチングマスクとしては酸化珪素膜を用いた。続いて、エッチングされた領域の側面に酸化珪素膜６００を形成した。
【００８１】
この形成は、ＧａＡｓ基板１００にバイアス電圧を引加しながらスパッタリングを行うバイアススパッタ法を用いて行った。そうしたところ、エッチング底面には酸化珪素の形成は見られず、エッチング側面のみに酸化珪素膜６００を形成することができた。ここで、酸化珪素膜６００の膜厚は２０ｎｍとした。このように膜厚を薄くすると、酸化珪素膜６００による反射は生じなかった。
【００８２】
この時点で、酸化珪素膜６００はエッチングされていない領域とエッチングされた領域の側面に形成され、エッチング底面には形成されていない。引き続き、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層３００に関しては、酸化珪素膜６００をマスクとした選択成長を行うことにより、半導体レーザ２００’部には成長が起らない条件で成長した。
【００８３】
本実施形態４の導波路型光集積回路素子では、エッチング側面に酸化珪素膜６００からなる誘電体層が形成されているので、エッチング側面に垂直な方向の成長も抑制され、それによって半導体層３００の成長時、水平から傾斜した成長は見られず、すべてＧａＡｓ基板１００に平行に成長は進行した。なお、光導波層３０１の層厚は２μｍとした。
【００８４】
本実施形態４の導波路型光集積回路素子においても、半導体レーザ２００’の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００８５】
本実施形態４の導波路型光集積回路素子について、半導体レーザ２００’から光導波路３０１への結合損失を評価したところ、約１．８ｄＢであり、モードの不整合に起因する損失のみであり、結合損失を低減できることが確認できた。
【００８６】
（実施形態５）
図５は本発明導波路型光集積回路素子の実施形態５を示す。本実施形態５の導波路型光集積回路素子は、実施形態２の手法と実施形態４の手法を組み合わせて作製したものである。以下にその構造を製造工程と共に説明する。
【００８７】
まず、ＩｎＰ基板１１０上にＩｎＧａＡｓＰ系ＤＦＢレーザ２１０を構成する半導体層をＭＢＥ法で成長した。本実施形態５の導波路型光集積回路素子は、半導体レーザ２１０として吸収結合型回折格子を有する利得結合型半導体レーザを用いている。
【００８８】
この半導体レーザ２１０の垂直方向のビーム径は約１μｍであり、活性層２１１には５層の量子井戸構造を採用し、発振波長１．５５μｍに設定した。
【００８９】
次に、ＲＩＢＥ法を用いてＩｎＰ基板１１０に到達する深さまで垂直にエッチングした。その後、ＭＯＣＶＤ法を用いて光導波路３０１を構成する半導体層３００を成長した。この半導体層３００に関しては酸化珪素膜をマスクとした選択成長を行うことにより、半導体レーザ２１０部には成長が起らない条件で成長した。
【００９０】
このとき、成長後の基板表面は平坦に埋め込まれていたが、断面形状の観察より、水平方向から傾いた層構造が従来例と同様に確認された。光導波層３０１の層厚は１．５μｍとした。本実施形態５の導波路型光集積回路素子も、半導体レーザ２１０の出力光分布の中心と水平になったあとの光導波路３０１の固有モードの中心の高さは０．１μｍの精度で合わせることができた。
【００９１】
次に、酸化珪素マスクを用いて、半導体レーザ２１０と光導波路３０１の接合領域を含む形で幅４．１７μｍにわたって垂直にエッチングした。このエッチング深さは光導波路３０１部を突き抜け、６．０μｍに制御した。
【００９２】
続いて、エッチングされた領域の側面に酸化珪素膜６００を形成した。この形成は、実施形態４同様にバイアススパッタ法を用いて行った。そうしたところ、エッチング底面には酸化珪素の形成は見られず、エッチング側面のみに酸化珪素膜６００を形成することができた。酸化珪素膜６００の膜厚は２０ｎｍとした。
【００９３】
引き続き、エッチングされた領域に連続的に屈折率が変化する構造（ＧＲＩＮ領域）５００を含む半導体層を成長した。屈折率はＩｎ、Ａｓ組成の変化を用いて変化させた。ここで、ＧＲＩＮ領域５００の中心位置は半導体レーザ２１０の出力光分布の中心及び光導波路３０１の固有モードの中心の高さに一致させた。
【００９４】
この位置合わせ制御は、実施形態４同様にＭＯＣＶＤ装置のマスフローコントローラの流量をコンピュータ制御することにより容易に実現できた。
【００９５】
本実施形態５の導波路型光集積回路素子においても、エッチング側面に誘電体層が形成されているので、エッチング側面に垂直な方向の成長は抑制され、それによってＧＲＩＮ領域５００の成長時、水平から傾斜した成長は見られず、すべてＩｎＰ基板１１０に平行に成長は進行した。
【００９６】
本実施形態５の導波路型光集積回路素子について、半導体レーザ２１０から光導波路３０１への結合損失を評価したところ、約０．２ｄＢであり、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できることが確認された。
【００９７】
【発明の効果】
以上の本発明導波路型光集積回路素子によれば、半導体レーザと光導波路の接合領域に単一の半導体層を埋め込む構成をとるので、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できる。
【００９８】
このため、半導体レーザ部と埋め込み領域との界面及び埋め込み領域と光導波路部との界面における透価屈折率の差を小さくでき、これらの界面で導波光はほとんど反射されず、また、屈折されないので、放射損失を低減できる。
【００９９】
加えて、上記構成によれば、半導体レーザからの出力光のビーム径を光導波路の固有モードのビーム径に容易に整合させることができるので、モード不整合による放射損失を抑えることができる。
【０１００】
この結果、本発明成によれば、結合損失を大幅に低減できるので、結果的に消費電力を低減でき、信頼性を向上できる導波路型光集積回路素子を実現できる。
【０１０１】
また、半導体レーザと光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成の導波路型光集積回路素子によれば、この半導体層のレンズ効果によって導波中の光のモードプロファイルが伝搬中に連続的に変化し、光導波路の固有モードのビーム径に一致したととろで光導波路に結合されるので、モード不整合に起因する結合損失をより一層効果的に低減できる。
【０１０２】
また、上記２つの構成を組み合わせる構成によれば、両者の効果を相乗的に発揮でき、結合損失を一層効率良く低減できる導波路型光集積回路素子を実現できる。
【０１０３】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させる構成の導波路型光集積回路素子によれば、半導体レーザと光導波路の接合部に水平方向から傾いた層構造が存在しない導波路型光集積回路素子を実現できるので、上記同様に結合損失を低減できる。
【０１０４】
また、半導体レーザと光導波路の接合領域に誘電体層を介在させ、且つ半導体レーザと該光導波路の接合領域に、屈折率が層方向に実質的に連続して変化する半導体層を埋め込む構成の導波路型光集積回路素子によれば、水平から傾斜して成長する半導体層がないことと、モード不整合が無いことによる相乗効果により、結合損失を大幅に低減できる導波路型光集積回路素子を実現できる。
【０１０５】
また、本発明の導波路型光集積素子の製造方法によれば、上記した効果を発揮できる導波路型光集積素子を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す、導波路型光集積回路素子の断面図。
【図２】本発明の実施形態２を示す、（ａ）は導波路型光集積回路素子の断面図、（ｂ）はＧＲＩＮ領域の屈折率分布を示す概念図。
【図３】本発明の実施形態３を示す、導波路型光集積回路素子の断面図。
【図４】本発明の実施形態４を示す、導波路型光集積回路素子の製造工程図。
【図５】本発明の実施形態５を示す、導波路型光集積回路素子の製造工程図。
【図６】導波路型光集積回路素子の従来例を示す斜視図。
【図７】（ａ）は半導体レーザと光導波路とを同一基板上に集積化した場合の理想的な構造を示す断面図、（ｂ）は実際の構造を示す断面図。
【符号の説明】
１００ ＧａＡｓ基板
１１０ ＩｎＰ基板
２００ ＡｌＧａＡｓ系半導体レーザ
２００’ ＡｌＧａＡｓ系ＤＦＢレーザ
２１０ ＩｎＧａＡｓＰ系ＤＦＢレーザ
３００ 光導波路を構成する半導体層
３０１ 光導波層
３０２ 下側の光閉じ込め層
３０３ 上側の光閉じ込め層
４００ ＡｌＧａＡｓ埋め込み層
５００ ＧＲＩＮ領域
６００ 酸化珪素膜
Claims (13)
- レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面から入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、
前記半導体レーザと前記光導波路との接合領域に、屈折率が層厚方向に実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された単一の半導体層を埋め込んだ埋め込み領域が形成されていることを特徴とする導波路型光集積回路素子。 - 前記埋め込み領域の前記半導体層の屈折率は、層厚方向の周辺部から前記最大の屈折率を有する部分に向けて高くなる２次関数状に変化する請求項１記載の導波路型光集積回路素子。
- 前記埋め込み領域の前記半導体層の屈折率の変化は該半導体層の組成を変化させることにより形成されている請求項１又は請求項２記載の導波路型光集積回路素子。
- 前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波層の固有モードの中心に一致している請求項２記載の導波路型光集積回路素子。
- 前記埋め込み領域の前記半導体層と前記半導体レーザとの間又は前記埋め込み領域の前記半導体層と前記光導波路との間、或いは前記埋め込み領域の前記半導体層と前記半導体レーザとの間及び前記埋め込み領域の前記半導体層と前記光導波路との間に、単一の第２半導体層が、前記活性層又は前記光導波層、或いは前記活性層及び前記光導波層と接した状態で埋め込まれている請求項１〜請求項４のいずれかに記載の導波路型光集積回路素子。
- レーザ光を出射する活性層を含む半導体層が半導体基板上に積層されて形成されており、該活性層が含まれるとともに該活性層に対して略垂直な光出射端面を有する端面出射型の半導体レーザと、前記半導体レーザの前記活性層からの出射光が入射するとともに前記活性層に対して略垂直な光入射面を有し、該光入射面に入射した光が導波する光導波層を含む複数の半導体層が前記半導体基板上に積層されて形成された光導波路とが、該半導体基板上の横方向に集積して設けられた導波路型光集積回路素子において、
前記半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜が設けられており、該誘電体膜に前記光導波路の前記複数の半導体層が接した状態で前記半導体基板上に該半導体基板と平行に積層されていることを特徴とする導波路型光集積回路素子。 - 前記埋め込み領域の前記半導体層と前記半導体レーザの前記光出射端面との間及び前記埋め込み領域の前記半導体層と前記光導波路の前記光入射面との間に誘電体膜が介在されている、請求項１〜請求項４のいずれかに記載の導波路型光集積回路素子。
- 前記半導体レーザが分布帰還型半導体レーザである請求項１〜請求項７のいずれかに記載の導波路型光集積回路素子。
- 半導体基板上に、レーザ光を出射する活性層含む半導体層を積層して半導体レーザ構造を形成する工程と、
該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な断面が形成されるように前記半導体基板に達するまでエッチング除去する工程と、
前記断面から前記エッチング除去した領域にかけて、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記半導体基板上に積層して光導波路構造を形成する工程と、
前記半導体レーザと前記光導波路構造との境界を含む領域を、前記活性層および前記光導波層をそれぞれ含むとともに該活性層に対して略垂直な光出射端面および光入射面がそれぞれ形成されるようにエッチング除去して、前記活性層および前記光導波層がそれぞれ露出した半導体レーザおよび光導波路を形成する工程と、
そのエッチング除去した領域に、層厚方向に屈折率が実質的に連続して変化するとともに前記活性層および前記光導波層に一致する層厚方向部分に最大の屈折率が形成された半導体層が前記半導体レーザおよび前記光導波路の間に埋め込まれた埋め込み領域を形成する工程と
を包含する導波路型光集積回路素子の製造方法。 - 前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分は前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している請求項９記載の導波路型光集積回路素子の製造方法。
- 前記埋め込み領域の前記半導体層は、ＭＯＣＶＤ装置によって形成されており、該ＭＯＣＶＤ装置のマスフローコントローラの流量を制御することにより、前記埋め込み領域の前記半導体層の前記最大の屈折率を有する部分が、前記半導体レーザの前記活性層における出力光分布の中心に一致し、かつ前記光導波路層の固有モードの中心に一致している、請求項１０記載の導波路型光集積回路素子の製造方法。
- 半導体基板上に、レーザ光を出射する活性層を含む半導体層を積層して半導体レーザ構造を形成する工程と、
該半導体レーザ構造の一部を、前記活性層を含むとともに該活性層に対して略垂直な光出射端面が形成されるように前記半導体基板に達するまでエッチング除去して、半導体レーザを形成する工程と、
該半導体レーザの前記光出射端面に沿った状態で、かつ、該半導体レーザの積層された前記半導体層に接した状態で単一の誘電体膜を形成する工程と、
前記エッチング除去した領域に、前記活性層からの出射光が入射して導波する光導波層を含む複数の半導体層を前記誘電体膜に接した状態で前記半導体基板上に該半導体基板と平行に積層して光導波路構造を形成する工程と、
を包含する導波路型光集積回路素子の製造方法。 - 前記誘電体膜を形成する工程は、前記半導体基板にバイアス電圧を印加しながらスパッタリングを行うバイアススパッタ法を用いて行う請求項１２記載の導波路型光集積回路素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16482497A JP4117854B2 (ja) | 1997-06-20 | 1997-06-20 | 導波路型光集積回路素子及びその製造方法 |
| US09/098,611 US6163631A (en) | 1997-06-20 | 1998-06-17 | Waveguide type optical integrated circuit element and method for fabricating same |
| US09/645,102 US6340605B1 (en) | 1997-06-20 | 2000-08-23 | Waveguide type optical integrated circuit element and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16482497A JP4117854B2 (ja) | 1997-06-20 | 1997-06-20 | 導波路型光集積回路素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1114842A JPH1114842A (ja) | 1999-01-22 |
| JP4117854B2 true JP4117854B2 (ja) | 2008-07-16 |
Family
ID=15800622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16482497A Expired - Fee Related JP4117854B2 (ja) | 1997-06-20 | 1997-06-20 | 導波路型光集積回路素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6163631A (ja) |
| JP (1) | JP4117854B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724895B1 (en) | 1998-06-18 | 2004-04-20 | Supersensor (Proprietary) Limited | Electronic identification system and method with source authenticity verification |
| JP4100792B2 (ja) | 1998-12-18 | 2008-06-11 | シャープ株式会社 | スポットサイズ変換器付き半導体レーザ装置、及びその製造方法 |
| US6490379B2 (en) | 2001-05-07 | 2002-12-03 | Corning Incorporated | Electrical transmission frequency of SiOB |
| US7137000B2 (en) | 2001-08-24 | 2006-11-14 | Zih Corp. | Method and apparatus for article authentication |
| CN1685256B (zh) | 2001-10-30 | 2012-07-04 | Hoya美国公司 | 使用光学功率横向传送的光学接合设备和方法 |
| GB0201969D0 (en) * | 2002-01-29 | 2002-03-13 | Qinetiq Ltd | Integrated optics devices |
| US7382523B2 (en) * | 2002-02-21 | 2008-06-03 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Beam-guiding and/or frequency-converting optical system and method for producing the same |
| DE10253515B4 (de) * | 2002-02-21 | 2005-02-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Strahlführendes und/oder frequenzkonvertierendes optisches System sowie Verfahren zur Herstellung |
| US6888984B2 (en) | 2002-02-28 | 2005-05-03 | Sarnoff Corporation | Amorphous silicon alloy based integrated spot-size converter |
| US6985646B2 (en) | 2003-01-24 | 2006-01-10 | Xponent Photonics Inc | Etched-facet semiconductor optical component with integrated end-coupled waveguide and methods of fabrication and use thereof |
| KR100804371B1 (ko) * | 2003-03-31 | 2008-02-15 | 니폰덴신뎅와 가부시키가이샤 | 광반도체 소자 및 광반도체 집적회로 |
| JP2005286198A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
| US20080002749A1 (en) * | 2004-09-29 | 2008-01-03 | California Institute Of Technology | Material processing method for semiconductor lasers |
| US8457168B2 (en) | 2006-01-11 | 2013-06-04 | Nec Corporation | Semiconductor laser, module and optical transmitter |
| US9459177B1 (en) * | 2015-05-15 | 2016-10-04 | Alcatel Lucent | Wafer-level testing of optical circuit devices |
| US10359567B2 (en) * | 2015-09-21 | 2019-07-23 | Elenion Technologies, Llc | Test systems and methods for chips in wafer scale photonic systems |
| US20200033533A1 (en) * | 2018-07-24 | 2020-01-30 | Elenion Technologies, Llc | On-wafer testing of photonic chips |
| JPWO2020213066A1 (ja) * | 2019-04-16 | 2021-12-09 | 日本電信電話株式会社 | 可視光光源 |
| GB2619260A (en) * | 2022-03-31 | 2023-12-06 | Smart Photonics Holding B V | Semiconductor structure for inhibiting electrical cross-talk |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198791A (ja) * | 1984-03-23 | 1985-10-08 | Hitachi Ltd | 光結合方式 |
| US4956682A (en) * | 1987-04-28 | 1990-09-11 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic integrated circuit |
| GB2247346A (en) * | 1990-08-24 | 1992-02-26 | Gen Electric Co Plc | A method of forming a semiconductor device |
| JP3223930B2 (ja) * | 1992-11-24 | 2001-10-29 | 日本電信電話株式会社 | 光デバイス |
| US5386428A (en) * | 1993-11-02 | 1995-01-31 | Xerox Corporation | Stacked active region laser array for multicolor emissions |
| JPH08107253A (ja) * | 1994-08-12 | 1996-04-23 | Mitsubishi Electric Corp | 光導波路，半導体レーザ・導波路集積装置，半導体レーザ・導波路・フォトダイオード集積装置，半導体レーザ・導波路・モード整合集積装置，モード整合素子，及びその製造方法 |
| JPH08255891A (ja) * | 1995-03-17 | 1996-10-01 | Mitsubishi Electric Corp | 光集積回路装置及びその駆動方法 |
| FR2736473B1 (fr) * | 1995-07-06 | 1997-09-12 | Boumedienne Mersali | Dispositif laser a structure enterree pour circuit photonique integre et procede de fabrication |
| DE19534936C2 (de) * | 1995-09-20 | 1997-09-11 | Siemens Ag | Optoelektronische Sende-Empfangs-Vorrichtung |
| JP3401714B2 (ja) * | 1995-10-30 | 2003-04-28 | 富士通株式会社 | 光半導体装置 |
| JP2917913B2 (ja) * | 1996-06-10 | 1999-07-12 | 日本電気株式会社 | 半導体光素子の製造方法 |
| US5863809A (en) * | 1997-03-28 | 1999-01-26 | Lucent Technologies Inc. | Manufacture of planar photonic integrated circuits |
-
1997
- 1997-06-20 JP JP16482497A patent/JP4117854B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-17 US US09/098,611 patent/US6163631A/en not_active Expired - Fee Related
-
2000
- 2000-08-23 US US09/645,102 patent/US6340605B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1114842A (ja) | 1999-01-22 |
| US6163631A (en) | 2000-12-19 |
| US6340605B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117854B2 (ja) | 導波路型光集積回路素子及びその製造方法 | |
| US5457569A (en) | Semiconductor amplifier or laser having integrated lens | |
| US5805755A (en) | Self-aligned transition from ridge to buried heterostructure waveguide, especially for multi-wavelength laser array integration | |
| US5134671A (en) | Monolithic integrated optical amplifier and photodetector | |
| JP5133052B2 (ja) | 多段一体型の光デバイス | |
| US9780530B2 (en) | Semiconductor integrated optical device, manufacturing method thereof and optical module | |
| US20110150406A1 (en) | Reflective semiconductor optical amplifier (R-SOA) and superluminescent diode (SLD) | |
| US11050215B2 (en) | Variable wavelength laser device and variable wavelength laser device production method | |
| US11131806B2 (en) | System comprising an integrated waveguide-coupled optically active device and method of formation | |
| US11631967B2 (en) | System comprising an integrated waveguide-coupled optically active device and method of formation | |
| US9601903B2 (en) | Horizontal cavity surface emitting laser device | |
| JP2007158057A (ja) | 集積レーザ装置 | |
| JP4634010B2 (ja) | 半導体光素子 | |
| JP3284994B2 (ja) | 半導体光集積素子及びその製造方法 | |
| US5239600A (en) | Optical device with an optical coupler for effecting light branching/combining by splitting a wavefront of light | |
| JP3647656B2 (ja) | 光機能素子及び光通信装置 | |
| EP0197084B1 (en) | Low noise injection laser structure | |
| JP4100792B2 (ja) | スポットサイズ変換器付き半導体レーザ装置、及びその製造方法 | |
| JPH10275960A (ja) | 光半導体素子 | |
| JP3311238B2 (ja) | 光半導体装置、及びその製造方法 | |
| JP2019160842A (ja) | 半導体レーザ及び光通信装置 | |
| JPH07109922B2 (ja) | 分布反射型半導体レーザの製造方法 | |
| JPH07335978A (ja) | 半導体レーザ及びその製造方法 | |
| JPH07174927A (ja) | 光変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |