JP4113750B2 - Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム - Google Patents
Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム Download PDFInfo
- Publication number
- JP4113750B2 JP4113750B2 JP2002269935A JP2002269935A JP4113750B2 JP 4113750 B2 JP4113750 B2 JP 4113750B2 JP 2002269935 A JP2002269935 A JP 2002269935A JP 2002269935 A JP2002269935 A JP 2002269935A JP 4113750 B2 JP4113750 B2 JP 4113750B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- control device
- controller
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Credit Cards Or The Like (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は、PCMCIAに準拠するPCカードの識別装置及びPCカードの識別方法に関する。
【0002】
【従来の技術】
従来より、パーソナルコンピュータ、特にノート型のパーソナルコンピュータでは、PCMCIAに準拠したPCカードの識別装置(いわゆるPCカードスロット)を備えるものが知られている。
【0003】
【発明が解決しようとする課題】
PCMCIAに準拠するPCカードの短辺側の側部に備えるメス型のコネクタには、PCカード制御装置が備えるオス型コネクタの複数のピンの内、第1及び第2のカード検出信号(PCMCIAにおいてCD1#及びCD2#と定義されており、以下、単にCD1#及びCD2#という)が流れるピンに対応する第1及び第2接続穴、並びに、第1及び第2の電圧選択信号(PCMCIAにおいてVS1#及びVS2#と定義されており、以下、単にVS1#及びVS2#という)に対応する第3及び第4接続穴が用意されている。
【0004】
PCカードの内部において、上記第1及び第2接続穴に接続される配線は、接地されているか、または、上記第3及び第4接続穴の少なくとも一方に接続されている。また、PCカード制御装置において、上記CD1#及びCD2#は、共にHighレベルにプルアップされている。PCカード制御装置にPCカードが接続されると、上記CD1#及びCD2#の電位がLowレベルに低下する。PCカード制御装置は、この電位変化からPCカードの接続を検出する。
【0005】
PCカード制御装置は、PCカードが接続されたことを検知すると、第3接続穴に流れるVS1#の電位をHighレベルにした場合のCD2#,CD1#,VS2#及びVS1#の状態、並びに、第4接続穴に流れるVS2#の電位をHighレベルにした場合のCD2#,CD1#,VS2#及びVS1#の状態を検出し、これらの信号線の状態を識別情報としてPCカードの種類(使用する信号レベルやバスのビット幅)を特定する。
【0006】
例えば、新たなPCカードを認識するPCカード制御装置として、上述したように第3及び第4接続穴に流れるVS1#及びVS2#の電位を選択的にHighレベルにした時のCD2#,CD1#,VS2#及びVS1#の電位状態が、PCMCIAで定める予備のカードの電位状態と一致し、かつ、上記以外の特定の端子の信号状態が予め決めた条件を満足する場合に、予めバスのビット幅及び駆動電圧が特定された拡張カード(スマートカード)を認識するものが提案されている(特許文献1を参照)。
【0007】
【特許文献1】
特開2001−75746号公報
【0008】
しかし、上記特許文献1に開示されるPCカード制御装置は、通常の識別情報取得処理の他に、更に特定の端子の信号状態について調べるため、特別な拡張カード用の識別アルゴリズムを必要とし、設計工数の増加を招く。
【0009】
本発明は、より簡単に拡張カードを認識するPCカード制御装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明のPCカード制御装置は、PCカードを接続するコネクタに接続され、PCカードの種類を識別する信号を出力する端子と、上記コネクタの上記端子からの信号をもとに、上記コネクタに接続されているPCカードの種類を識別するカード識別部と、コンピュータシステムのバスと上記コネクタとの間に接続され、第1のカードのための信号を送受信する第1コントローラと、上記第1コントローラと上記コネクタとの間に接続され、第1のカードと種類が異なる第2のカードのための信号を入力してPCMCIAに準拠した信号に変換し、かつ、PCMCIAに準拠した信号を入力して第2のカードのための信号に変換する第2コントローラと、上記第1コントローラ及び第1コネクタと上記コネクタの間に位置されるセレクタであって、上記カード識別部により第1のカードが識別されていると判断されると、上記コネクタと上記第1コントローラとの間の信号の送受信を可能とし、上記カード識別部により第2のカードが識別されていると判断されると、上記コネクタと上記第2コントローラとの間の信号の送受信を可能とするセレクタとからなる。
【0011】
上記PCカード制御装置において、上記第1カードは、たとえば、PCMCIAカードである。
【0012】
上記PCカード制御装置において、上記第2カードは、たとえば、スマートメディアカード、SDカードまたはメモリスティックである。
【0013】
上記PCカード制御装置は、たとえば、複数の第2コントローラを備える。
【0014】
上記PCカード制御装置において、上記第2のカードは、たとえば、アダプタを介して上記コネクタに接続可能である。
【0015】
上記PCカード制御装置では、たとえば、上記第1コントローラは、上記カード識別部により識別されたPCカードの種類の信号を受け取ると、上記セレクタに、その信号を選択信号として出力する。
【0016】
上記PCカード制御装置において、たとえば、上記カード識別部は、上記第2カードの識別情報を記録するレジスタを備える。好ましくは、上記レジスタは、外部から入力される識別情報を基に上記第2カードの識別情報を書き込める。
【0017】
本発明に係るコンピュータシステムは、上述のPCカード制御装置を備える。
【0019】
【発明の実施の形態】
(1)実施の形態1
実施の形態1に係るPCカード制御装置100は、PCMCIAに準拠するPCカードと同じ識別方法(他に特別な処理を必要とせずにという意味である。)により拡張カードを識別するが、拡張カードの識別情報に、上記PCMCIAに準拠するPCカードに使用していない識別情報を拡張カード用の識別情報として使用する。これにより、特別な拡張カード用の識別アルゴリズムを追加することなく、拡張カードの識別を行う。
【0020】
また、PCカード制御装置100では、例えば、拡張カードの使用する信号レベルが5Vから3.3Vになり、バスのビット幅が16ビットから32ビットに変わった場合に、当該変更後の拡張カードを正しく認識できるようにすることを目的として、拡張カードを識別するための識別情報、及び、駆動電圧やバスのビット幅といった当該拡張カードの種類を特定するカード情報を外部から更新可能な構成を採用する。これにより簡単かつ柔軟に様々な種類の拡張カードの識別を行う。
【0021】
図1は、実施の形態1に係るPCカード制御装置100を備えるコンピュータシステム1の構成を示す図である。コンピュータシステム1は、CPU10、OSのプログラムが格納されているROM11、RAM12、キーボードやマウスで成る操作部13、ディスプレイ14、PCMCIAに準拠したPCカード用のPCカード制御装置100、及び、上記PCカード制御装置100用の第1制御プログラム(図10を参照)及び第2制御プログラム(図12を参照)の他、様々なアプリケーションプログラムやデータが格納されているハードディスク(図中、HDと表す)15がPCIバス50を介して接続されて成る。
【0022】
PCカード制御装置100には、上記PCカード制御装置100の制御プログラムの実行により登録された拡張カードの識別情報及びカード情報を記憶しているフラッシュROM200が接続されている。図1では、フラッシュROM200は、外付けになっているが、PCカード制御装置100に内蔵しても良い。
【0023】
CPU10は、コンピュータシステム1の立ち上げ時に、ROM11内に記憶しているOSのプログラムをRAM12に読み出して実行すると共に、PCカード制御装置100を含む各部の初期化を行う。
【0024】
また、フラッシュROM・I/F150は、コンピュータシステム1の電源の投入に伴い、フラッシュROM200に格納してある拡張カードを識別するための識別情報、及び、駆動電圧やバスのビット幅といった当該拡張カードの種類を特定するカード情報を拡張カードレジスタ182に書き込む。
【0025】
PCカード制御装置100は、PCMCIAに準拠したPCカード250だけでなく、アダプタ300を介してコネクタ190に接続されるスマートカード310を認識する(図2の(a)及び(b)を参照)ことができる。
【0026】
PCカード制御装置100は、大きく分けて、コネクタ190に接続されたカードの種類を識別するPCカード識別部160と、当該PCカード識別部160における識別結果に基づいて、コネクタ190に接続されたカードとPCMCIAに準拠した形式で信号のやり取りを行うように回線を確立する信号変換部105とで構成される。
【0027】
信号変換部105を構成する各部の働きは以下の通りである。PCIインターフェース110は、PCIバス50とPCカード制御装置100の内部バス(詳細は図示せず)とを接続する。PCMCIAコントローラ120は、セレクタ140を介して、図2の(a)に示すようにコネクタ190に接続されたPCカード250とのデータのやり取りを行う。スマートカードコントローラ130は、拡張カードとして、図2の(b)に示すようにアダプタ300を介してスマートカード310が接続された場合にPCMCIAコントローラ120とスマートカード310との間でデータのやり取りを行う。セレクタ140は、PCMCIAコントローラ120が出力する1ビットのセレクト信号SELの値に基づいてPCMCIAコントローラ120とコネクタ190を接続し、又は、PCMCIAコントローラ120をスマートカードコントローラ130を介してコネクタ190に接続する。
【0028】
フラッシュROM・I/F150は、上述したように、PCカード制御装置100を含むコンピュータシステム1の起動時に、フラッシュROM200から拡張カードであるスマートカード310の識別情報(第1レジスタ(4ビットデータ)及び第2レジスタ(4ビットデータ))、及び、カードの種類(6ビットデータ)についての情報を読み出し、PCカード識別部160内の拡張カードレジスタ182に書き込む。
【0029】
PCカード識別部160は、コネクタ190に差し込まれたカードがPCMCIAにおいて規定される12種類のPCカード、及び、新規に登録された拡張カードの内、何れのカードであるのかを識別し、識別結果をPCMCIAコントローラ120に出力すると共に、当該結果に基づいて特定されるカードの種類(駆動電圧及びバスのビット幅等)を特定する6ビットのカード情報をPCMCIAコントローラ120に出力する。なお、PCカード識別部160の構成及び動作については後に詳しく説明する。
【0030】
図3の(a)は、PCMCIAに準拠するPCカード250をコネクタ190に差し込んだ状態を示す図であり、図4の(a)は、拡張カードとしてスマートカード310をアダプタ300を介してコネクタ190に差し込んだ状態を示す図である。PCカード250及びアダプタ300が短辺側の側面に備えるメス型のコネクタには、PCカード制御装置100のオス型のコネクタ190が備える第1及び第2のカード検出信号(PCMCIAにおいてCD1#及びCD2#と定義されており、以下、単にCD1#及びCD2#という)の流れるピンを受け入れる第1接続穴251及び第2接続穴252、並びに、第1及び第2の電圧選択信号(PCMCIAにおいてVS1#及びVS2#と定義されており、以下、単にVS1#及びVS2#という)の流れるピンを受け入れる第3接続穴253及び第4接続穴254が用意されている。
【0031】
なお、PCカード250及びアダプタ300には、実際には、図2の(a)及び(b)に示すように、コネクタ190が備える多くのピンを受け入れる接続穴が設けられているが、図3の(a)及び図4の(a)では、PCカード制御装置100、PCカード250及びアダプタ300の内部の配線を解りやすく示すため、上記第1接続穴251〜第4接続穴254とこれらに接続される配線のみを示す。
【0032】
PCカード250及びアダプタ300の内部において、上記第1接続穴251及び第2接続穴252に接続される配線は、接地されているか、または、上記第3接続穴253及び第4接続穴254の少なくとも一方に接続されている。また、PCカード制御装置100が備えるオス型コネクタ190のピンの内、上記第1接続穴251及び第2接続穴252に挿入するピンの電位は、共にPCカード制御装置100側に備えるプルアップ回路C1及びC2によりHighレベルにプルアップされている。PCカード制御装置100にPCカード250又はアダプタ300が接続されると、CD1#及びCD2#の電位がLowレベルに低下する。PCカード識別部160は、このCD1#及びCD2#の電位変化からPCカード250又はアダプタ300の接続を検知してカードの識別処理を行うと共に、カードが接続されたことを表すカード検出信号をPCMCIAコントローラ120、PCIインターフェース110及びPCIバス50を介してCPU10に出力する。
【0033】
PCカード識別部160は、CD1#及びCD2#のLowレベルへの切り換りによりコネクタ190へのPCカード250又はアダプタ300の接続の検知に応じて、VS1#の電位をHighレベルにした時のCD2#,CD1#,VS2#及びVS1#の状態、並びに、VS2#の電位をHighレベルにした時のCD2#,CD1#,VS2#及びVS1#の状態を検出し、これらの信号の状態を表す4ビット+4ビットの合計8ビットデータ(識別情報)と、図5に示すPCMCIAに準拠したカードテーブル183に定義されているNo.1〜No.12までの12枚種類のPCカードについての8ビットデータ(識別情報)及び拡張カードレジスタ182に格納されている8ビットデータ(識別情報)とを比較して該当するカードの種類を特定する。
【0034】
図3の(b)は、PCカード制御装置100にPCカード250を接続した場合のCD2#,CD1#,VS2#及びCS1#の状態を示すタイムチャートであり、図4の(b)は、PCカード制御装置100にアダプタ300を介してスマートカード310を接続した場合のCD2#,CD1#,VS2#及びVS1#の状態を示すタイムチャートである。
【0035】
図示するように、PCカード制御装置100にPCカード250又はアダプタ300を接続すると、CD1#及びCD2#のレベルがLowレベルに切り換る。PCカード制御装置100のPCカード識別部160は、このCD1#及びCD2#のレベルの変化からPCカード250又はアダプタ300の装着を検知してVS1#の電位を約1msの期間、Highレベルにする。PCカード識別部160が備える第1レジスタ180(図1を参照)は、VS1#の電位をHighレベルにしてから約0.8ms後のタイミングでCD2#,CD1#,VS2#及びVS1#の状態をラッチする。
【0036】
次に、PCカード識別部160は、VS2#の電位を約1msの期間、Highレベルにする。PCカード識別部160が備える第2レジスタ181(図1を参照)は、VS2#の電位をHighレベルにしてから約0.8ms後のタイミングでCD2#,CD1#,VS2#及びVS1#の状態をラッチする。
【0037】
図3の(a)に示すPCカード250の場合、第1レジスタ180には、“0000”がラッチされ、第2レジスタ181には、“1010”がラッチされる。以下に説明するように、PCカード識別部160は、図5に示すカードテーブル183(図1にも図示してある)を参照して、当該PCカード250がカードバスであって、3.3V又はX.XVで駆動されるNo.7のカードに該当することを認識する。なお、上記カードバスであって、3.3V又はX.XVで駆動されるといったカードの種類についての情報は、カードテーブルに予め用意されている6ビットのデータで定義される。この6ビットデータは、上位ビットから順に、16ビットカードであるのか否か、32ビットカードであるのか否か、駆動電圧が5Vであるか否か、駆動電圧が3.3Vであるか否か、駆動電圧がX.XVであるか否か、駆動電圧がY.YVであるか否かをそれぞれ表す。PCカード識別部160は、当該No.7のカードの種類を表す6ビットのデータをカード情報として、PCIバス50を介してCPU10に出力する。
【0038】
一方、図4の(a)に示すスマートカードアダプタ300の場合、第1レジスタ180には、“0001”がラッチされ、第2レジスタ181には、“1110”がラッチされる。当該アダプタ300は、図5に示すカードテーブル183には定義されていない。以下に説明するように、PCカード識別部160では、拡張カードレジスタ182に“0001”と“1110”を1つにまとめた8ビットデータ“0011110”を識別情報として用意すると共に、スマートカード310の種類を表す6ビットデータ(カード情報)を用意しておくことで、上記アダプタ300を認識すると共に、カードの種類を特定する6ビットデータを、カード情報としてPCIバス50を介してCPU10に出力する。
【0039】
図6は、図5に示したカードテーブル183に示されている第1接続穴251〜第4接続穴254の接続パターン以外に考え得る接続パターン及び当該接続パターン時にVS1#及びVS2#を個々にHighレベルに切り換えた時に第1レジスタ180及び第2レジスタ181にラッチされる各4ビット、合計8ビットのデータを示す図表である。PCカード識別部160の拡張カードレジスタ182には、第1レジスタ180及び第2レジスタ181に得られる各4ビットのデータとして、図6に示す6つのパターンの内の何れか1つのデータが格納される。拡張カードレジスタ182には、更に、当該拡張カードの種類(バスのビット幅や駆動電圧)を特定する6ビットのデータが格納される。
【0040】
図7は、PCカード識別部160の構成を示す図である。PCカード識別部160は、大きく分けると、コネクタ190に接続されたカードの識別情報(8ビットデータ)を第1及び第2レジスタ180,181に取得する識別情報取得部Dと、当該識別情報取得部Dにおいて取得された識別情報と、第1記録部であるカードテーブル183及び第2記録部である拡張カードレジスタ182に記録されている識別情報と比較し、比較結果を出力する比較器185と、上記比較結果に基づいてカードの種類を特定するカード情報(6ビットデータ)を検出してCPU10に出力するカード情報検出部184とで構成される。
【0041】
識別情報取得部D内において、CD2#の入力される端子161の電位は、電源Vcc及び抵抗162で成るプルアップ回路C2によりHighレベルにプルアップされており、CD1#の入力される端子164の電位は、電源Vcc及び抵抗165で成るプルアップ回路C1によりHighレベルにプルアップされている。端子161及び端子164に入力されるCD2#及びCD1#は、それぞれバッファ回路163及び166を介して2入力ORゲート167に入力される。
【0042】
ORゲート167の出力は、D−F/F(ディレイ型フリップフロップ)168に入力されている。D−F/F168の出力は、次段のD−F/F169に入力されている。当該D−F/F169の反転出力端子、D−F/F168の出力、及び、以下に説明するタイマー171の始動と共にHighレベルに切り換るTIM信号線が、3入力のORゲート170の各信号入力端子に接続されている。ORゲート170の出力端子は、タイマー171のスタート信号ST#の入力端子に接続されている。後に説明するようにコネクタ190にPCカード250又はスマートカード310を装着したアダプタ300が挿入されてCD1#及びCD2#の電位がHighレベルからLowレベルに切り換ると、ORゲート170は、一時的にLowレベルの信号をスタート信号ST#として出力する。なお、当該スタート信号は、カード検出信号としてCPU10にも出力される。
【0043】
タイマー171は、上記Lowレベルのスタート信号ST#を受けることで始動し、後に説明するタイミングで所定のレベルの信号T1,T2,L1#,L2#を出力する。
【0044】
VS2#の入力される端子172は、抵抗173を介して電源Vccに接続されると共に、半導体スイッチであるPチャンネル型のMOSFET175、及びバッファ回路174に接続される。MOSFET175のゲートには、タイマー171の出力するT2信号が入力されている。
【0045】
同様に、VS1#の入力される端子176は、抵抗177を介して電源Vccに接続されると共に、半導体スイッチであるPチャンネル型のMOSFET179、及び、バッファ回路178に接続されている。MOSFET179のゲートには、タイマー171の出力する信号T1が入力されている。
【0046】
バッファ回路163,166,174及び178から出力される4つの信号CD2#,CD1#,VS2#及びVS1#は、第1レジスタ180及び第2レジスタ181にそれぞれ入力される。第1レジスタ180のラッチ端子180aには、タイマー171の出力する信号L1#が入力される。第1レジスタ180では、Lowレベルの信号L1#の入力に応じてCD2#,CD1#,VS2#及びVS1#の状態を記録する。第2レジスタ181のラッチ端子181aには、タイマー171の出力する信号L2#が入力される。第2レジスタ181では、Lowレベルの信号L2#の入力に応じてCD2#,CD1#,VS2#及びVS1#の状態を記録する。
【0047】
図8は、CD1#,CD2#,タイマー171に入力される信号ST#、及び、タイマー171が出力する信号T1,T2,L1#,L2#を示すタイムチャートである。タイマー171は、CD1#及びCD2#の電位がHighレベルからLowレベルに下がり、ORゲート170からLowレベルのスタート信号ST#が入力された時に始動する。
【0048】
タイマー171の始動に伴い信号TIMがHighレベルに切り換る。これによりORゲート170の出力する信号ST#がHighレベルに切り換る。タイマー171は、まず、信号T1をHighレベルに切り換える。これにより半導体スイッチ179がオフに切り換り、VS1#にHighレベルの信号が出力される。約0.8ms後、タイマー171は、Lowパルスの信号L1#を出力し、バッファ回路163,166,174,178の出力する信号の状態を第1レジスタ180に記憶させる。この後、タイマー171は、信号T1の代わりにT2をHighレベルに切り換える。これにより、半導体スイッチ175がオフに切り換り、VS2#にHighレベルの信号が出力される。約0.8ms後、タイマー171は、Lowパルスの信号L2#を出力し、バッファ回路163,166,173,178の出力する信号の状態を第2レジスタ181に記憶させる。
【0049】
なお、VS1#及びVS2#にHighレベルの信号を出力しても、コネクタ190に挿入されたPCカード250又はスマートカード310を装着したアダプタ300内でVS1#及びVS2#が接地されている場合には、VS1#及びVS2#の見かけ上の電位状態はLowになる。
【0050】
以上に説明するタイミングでタイマー171が所定レベルの信号を出力することでレジスタ180及び181にそれぞれCD2#,CD1#,VS2#及びVS1#の電位状態が格納される。
【0051】
ここで、再び図7を参照する。拡張カードレジスタ182には、拡張カードとしてスマートカード310を装着したアダプタ300の接続時に特定される第1レジスタ180及び第2レジスタ181の値を示す8ビットデータ(識別情報)と、当該カードの種類(バスのビット幅や駆動電圧)を特定する6ビットのデータ(カード情報)が格納されている。拡張カードレジスタ182は、上記8ビットのデータ(識別情報)を比較器185に出力すると共に、上記種類を特定する6ビットのデータ(カード情報)をカード情報検出部184に出力する。
【0052】
また、カードテーブル183には、図5に示したカードテーブル183に定義されている合計12種類のカードについての第1レジスタ180及び第2レジスタ181の値を示す8ビットデータ(識別情報)、並びに、カードの種類を特定する6ビットデータ(カード情報)が格納されている。カードテーブル183は、上記12枚分のPCカードの8ビットデータを比較器185にパラレル出力すると共に、上記12枚分のPCカードの6ビットデータをカード情報検出部184に出力する。
【0053】
比較器185は、第1レジスタ180及び第2レジスタ181に格納された4ビット+4ビットの合計8ビットデータと、拡張カードレジスタ182及びカードテーブル183からパラレルに出力される合計13枚分のカードの8ビットデータとの比較を行い、各カード毎に一致の場合がHighレベルで不一致の場合がLowレベルの1ビットの合計13ビット分の比較結果信号を出力する。当該比較結果信号は、PCMCIAコントローラ120(図1を参照)に出力されると共に、カード情報検出部184に出力される。
【0054】
カード情報検出部184は、セレクタ184a及び6ビット分のレジスタ184bで構成されている。セレクタ184aには、拡張カードレジスタ182に1枚分、及び、カードテーブル183に12枚分が格納されている合計13枚分のカードの種類(バスのビット幅や対応する駆動電圧)を表す6ビットデータがパラレルに入力される。そして、比較器185から出力される比較結果信号がHighレベルのカードについて、当該カードの種類を表す6ビットデータをレジスタ184bに出力する。レジスタ184bのラッチ端子には、タイマー171から信号TIMを反転した信号が入力されている。レジスタ184bは、タイマー171がパルス状の信号L2#を出力し、第2レジスタ181にCD2#,CD1#,VS2#及びVS1#が格納された後、信号TIMがLowレベルに切り換ると同時にセレクタ184aから出力される6ビットのデータをラッチする。
【0055】
なお、レジスタ184bにラッチされた6ビットデータは、上位ビットから順に、16ビットカードであるのか否か、32ビットカードであるのか否か、駆動電圧が5Vであるか否か、駆動電圧が3.3Vであるか否か、駆動電圧がX.XVであるか否か、駆動電圧がY.YVであるか否かをそれぞれ表す。該当する場合には”1”、該当しない場合には”0”に設定される。
【0056】
レジスタ184bは、ラッチした6ビットデータを3ステートバッファ191に出力する。3ステートバッファ191は、CPU10からのLowレベルのカード情報要求信号に応じて、上記6ビットデータをコネクタ190に接続されたカードの種類を表すデータとして、PCMCIAコントローラ120、PCIインターフェース110、及び、PCIバス50を介してCPU10に出力する。CPU10は、受け取ったカードの種類についての情報に基づいて、コネクタ190に接続されたカードとのデータのやり取りを行う。
【0057】
図9は、PCMCIAコントローラ120の一部の構成を示す図である。図示するように、PCカード識別部160から入力される比較結果の内、レジスタ180,181に格納された各4ビット合計8ビットのデータと拡張カードレジスタ182に格納されている8ビットデータとの比較結果を2個のCMOSインバータを直列に接続して成るバッファ回路121を介して出力する。即ち、第1レジスタ180及び第2レジスタ181に格納された8ビットデータと拡張カードレジスタ182に格納されている8ビットデータとが一致した場合には、Highレベルの信号がセレクト信号SELとして出力される。他方、不一致の場合には、Lowレベルの信号がセレクト信号SELとして出力される。
【0058】
ここで、再び図1を参照する。PCMCIAコントローラ120からHighレベルのセレクト信号SELを受けたセレクタ140は、接続されたカードがスマートカードであると判断してスマートカードコントローラ130とコネクタ190とを接続する。PCMCIAコントローラ120は、上記スマートカードコントローラ130を介することで、スマートカード310を認識することができる。
【0059】
また、セレクタ140は、PCMCIAコントローラ120からLowレベルのセレクト信号SELを受けた場合、接続されたカードがPCカードであると判断し、PCMCIAコントローラ120とコネクタ190を直接接続する。
【0060】
図10は、CPU10の実行するPCカード制御装置100の第1制御プログラムのフローチャートである。まず、所定の操作部13の操作によりディスプレイ14に図11の(a)に示すPCカードの制御画面400を表示する(ステップS1)。制御画面に表示される新規カード設定ボタン401が、テンキー及びマウスで成る操作部13の操作によってユーザにより選択された場合(ステップS2でYES)、ディスプレイ14に図11の(b)に示す入力画面410を表示する(ステップS3)。
【0061】
ここで、ユーザは、図6に示した表の中から、未使用の第1レジスタ及び第2レジスタのデータの組合せを選択し、選択したデータを第1レジスタの4ビットデータの入力ボックス411、及び、第2レジスタの4ビットデータのボックス412に入力し、更に、カードの種類を特定する6ビットのデータ(カード情報)の入力ボックス413にそれぞれ必要なデータを入力した後に、完了ボタン414を選択する。なお、上記カードの種類を特定する6ビットのデータは、上位ビットから順に、当該拡張カードが16ビットカードであるのか否か、32ビットカードであるのか否か、駆動電圧が5Vであるか否か、駆動電圧が3.3Vであるか否か、駆動電圧がX.XVであるか否か、駆動電圧がY.YVであるか否かを表し、それぞれ該当する場合に“1”に設定される。
【0062】
CPU10は、ユーザによる操作部13の操作により完了ボタン414が選択されると(ステップS4でYES)、PCIバス50、PCカード制御装置100内のPCIインターフェース110、フラッシュROM・I/F150を介してフラッシュROM200内に上記3つの入力ボックス411、412、413に入力された4ビット+4ビット+6ビットの合計14ビットのデータを書き込む(ステップS5)。なお、既に14ビットのデータが書き込まれている場合には、今回入力された14ビットのデータに更新する。また、新規カード設定ボタン401の選択が検出されなかった場合には(ステップS2でNO)、上記ステップS3〜S5の処理はスキップする。その他の処理を実行した後に(ステップS6)、ステップS1に戻る。
【0063】
図12は、CPUが電源投入御から常時実行する第2制御プログラムのフローチャートである。PCカード制御装置100のカード識別部160からカード検知信号が送られきた場合(ステップS7でYES)、上記カード識別部のカード情報検出部184にカード情報要求信号を出力する(ステップS8)。上記カード情報要求信号に応じてカード情報検出部184から出力されるカード情報からカードの種類を認識し(ステップS9)、必要なその他の処理を行う(ステップS10)。カード検出信号が送られてきていない場合には(ステップS7でNO)カード検出信号が送られてくるまでステップS7で待機する。
【0064】
上記構成のPCカード制御装置100をPCIバス50に接続して用意すると共に、上記PCカードの制御プログラムを実行することで、図5に示したカードテーブル183に定義される12枚のPCカード以外の新たな種類の拡張カードをCPU10に認識させることができる。
【0065】
(2)変形例
以下、実施の形態1に係るPCカード制御装置100が備えるPCカード識別部160の変形例であるPCカード識別部160aについて説明する。
図13は、PCカード識別部160aの構成を示す図である。図中、PCカード識別部160と同じ構成物には同じ参照番号を付して表し、ここでの重複した説明は省く。PCカード識別部160が全てハードウェア回路で実現されるのに対し、PCカード識別部160aは、ソフトウェア処理によりPCカード及び拡張カードの検出を行うことを特徴とする。より具体的には、PCカード識別部160aでは、PCカード識別部160においてCD1#及びCD2#の電位の低下に基づくコネクタ190へのカードの接続の検知、カード検出信号のCPU10への出力、タイマー171、比較器185、及び、カード情報検出部184の実行する処理を制御部186が演算処理により行うことを特徴とする。この結果、PCカード識別部160aは、カード情報検出部184及び比較器185を備えず、代わりに、カード情報メモリ189を備える。
【0066】
図14は、制御部186が実行する演算処理のフローチャートである。バッファ163及び166から出力されるCD2#及びCD1#がLowレベルに成るのを待機し(ステップS20でNO)、Lowレベルに成った時(ステップS201でYES)、コネクタ190にカードが接続されたと判断し、カード検出信号をCPU10に送信した後(ステップS21)、以下の処理を実行する。即ち、Highレベルの信号T1をPチャンネル型MOSFET179に出力してVS1#に1msの間Highレベルの信号を出力する。当該Highレベルの信号の出力開始より約0.8ms後に第1レジスタ180のラッチ端子180aにラッチ信号L1#を出力し、この時にバッファ163,166,174,178から出力されるCD2#,CD1#,VS2#,VS1#のデータを保持させる(ステップS22)。
【0067】
次に、Highレベルの信号T2をPチャンネル型MOSFET175に出力してVS2#に1msの間Highレベルの信号を出力する。当該Highレベルの信号の出力を開始してから、約0.8ms後に第2レジスタ181のラッチ端子181aにラッチ信号L2#を出力し、この時のバッファ163,166,174,178から出力されるCD2#,CD1#,VS2#,VS1#のデータを保持させる(ステップS23)。
【0068】
第1レジスタ180及び第2レジスタ181に保持された合計8ビットのデータと、拡張カードレジスタ182に記憶されている1枚分の8ビットデータとカードテーブル183に記憶されている12枚分の8ビットデータとを比較する(ステップS24)。合計で13枚分のデータとの比較結果をPCMCIAコントローラ120に出力する(ステップS25)。更に、一致したカードについての情報(6ビットデータ)をカード情報メモリ189から読み出して特定し(ステップS26)、CPU10からカード情報要求信号を待機する(ステップS27でNO)。カード情報要求信号を受けた場合(ステップS27でYES)、上記ステップS26において特定したカード情報をCPU10に出力し(ステップS28)、処理を終了する。
【0069】
上記構成のPCカード識別部160aを用意することで、回路構成を簡単にすることができ、装置の小型化を図ることができる。
【0070】
(3)実施の形態2
以下、実施の形態2に係るPCカード制御装置500について説明する。実施の形態1に係るPCカード制御装置100が拡張カードを1枚しか追加できなかったのに対して、PCカード制御装置500は、拡張カードを3枚まで追加できることを特徴とする。図15は、PCカード制御装置500の構成を示す図である。図中、実施の形態1に係るPCカード制御装置100と同じ構成物には同じ参照番号を付して、重複した説明は省く。
【0071】
より具体的には、図1に示すPCカード制御装置100と比較すれば明らかなように、信号変換部105に対応する信号変換部505において、PCMCIAコントローラ510とセレクタ550の間に第1カードコントローラ520、第2カードコントローラ530、第3カードコントローラ540を備える。ここで、第1カード〜第3カードとは、例えば、スマートメディア(株式会社東芝の登録商標)、SDカード、メモリースティック(株式会社ソニーの登録商標)のことをいう。後に説明するように、PICMCIAコントローラ510は、PCカード識別部560の比較結果に基づいて2ビットのセレクト信号SELを生成する。セレクタ550は、上記2ビットのセレクト信号に基づいてPCMCIAコントローラ510とコネクタ190を直接接続する場合、第1カードコントローラ520を介して接続する場合、第2カードコントローラを介して接続する場合、第3カードコントローラを介して接続する場合の4つの場合から1つを選択する。
【0072】
PCカード識別部560は、コネクタ190に接続されたカードから上記実施の形態1のPCカード制御装置100と同様にして得られる第1及び第2レジスタの合計8ビットのデータ(識別情報)と、拡張カードレジスタ570に記憶されている3枚分のカードの8ビットデータ(識別情報)及びカードメモリ183に記憶されている12枚分のカードの8ビットデータ(識別情報)とを比較し、比較結果をPCMCIAコントローラ510に出力すると共に、該当するカードの種類を表す6ビットデータ(カード情報)を特定し、当該6ビットデータ(カード情報)をPCMCIAコントローラ510、PCIインターフェース110及びPCIバス50を介してCPU10に出力する。
【0073】
なお、CPU10は、上述した実施の形態1の欄で説明したPCカード制御装置100の第1及び第2制御プログラム(図10及び図12を参照)と同じ内容の処理を実行する。図10に示した第1制御プログラムにおいて、本実施形態2に対応して変更する箇所は、新規の第1、第2レジスタ、カード情報レジスタの入力受付処理(ステップS3)において3枚分の拡張カードのデータを受付ける点だけである。一方、図12に示した第2制御プログラムについては、変更点はない。即ち、PCカード識別部560からカード検出信号を受け取った場合には(ステップS7でYES)、ステップS8及びS9の処理を実行し、コネクタ190に接続されたカードの種類を認識する。
【0074】
図16は、PCカード識別部560の構成を示す図である。実施の形態1のPCカード制御装置100が備えていたPCカード識別部160と同じ構成物には同じ参照番号を付して表し、重複した説明は省く。比較器590は、第1レジスタ180及び第2レジスタ181に記憶された合計8ビットのデータ(識別情報)と、拡張カードレジスタ570に記憶されている3枚分のカードの8ビットデータ(識別情報)及びカードテーブル183に記憶されている12枚分のカードの8ビットデータ(識別情報)を並列に同時に比較し、比較結果をPCMCIAコントローラ510に出力すると共に、カード情報検出部580に出力する。
【0075】
カード情報検出部580は、セレクタ580a及び6ビット分のレジスタ580bで構成されている。セレクタ580aには、拡張カードレジスタ570に3枚分、及び、カードテーブル183に12枚分が格納されている合計15枚分のカードの種類(バスのビット幅や対応する駆動電圧)を特定する6ビットデータ(カード情報)がパラレルに入力される。そして、比較器590から出力される比較結果信号がHighレベルのカードについて上記カードの種類を表す6ビットデータをレジスタ580bに出力する。レジスタ580bのイネーブル端子には、タイマー171から信号TIMを反転した信号が入力されている。レジスタ580bは、タイマー171がパルス状の信号L2#を出力し、第2レジスタ181にCD2#,CD1#,VS1#及びVS2#が格納された後、信号TIMがLowレベルに切り換ると同時に、セレクタ580aから出力される6ビットデータをコネクタ190に接続されたカードのカード情報として保存する。
【0076】
なお、レジスタ580bにラッチされた6ビットのデータは、上位ビットから順に、16ビットカードであるのか否か、32ビットカードであるのか否か、駆動電圧が5Vであるか否か、駆動電圧が3.3Vであるか否か、駆動電圧がX.XVであるか否か、駆動電圧がY.YVであるか否かをそれぞれ該当する場合に“1”で表す。
【0077】
レジスタ580bは、ラッチした6ビットデータを3ステートバッファ191に出力する。3ステートバッファ191は、CPU10からLowレベルのカード情報要求信号に応じて、上記6ビットデータをコネクタ190に接続されたカードの種類を表すデータ(カード情報)として、PCMCIAコントローラ510、PCIインターフェース110、及び、PCIバス50を介してCPU10に出力する。CPU10は、受け取った6ビットデータ(カード情報)の内容に基づいて、コネクタ190に接続されたカードとのデータのやり取りを行う。
【0078】
図17は、PCMCIAコントローラ510の一部の構成を示す図である。図示するように、PCカード識別部560から入力される比較結果の内、レジスタ180,181に格納された各4ビット合計8ビットのデータ(識別情報)と拡張カードレジスタ570に格納されている3枚分の8ビットデータ(識別情報)との比較結果を2つのORゲート511,512を用いて2ビットのセレクト信号SELとして出力する。具体的には、1枚目の比較結果の1ビットデータと3枚目の比較結果の1ビットデータとの論理和をORゲート512で求め、当該ORゲート512の出力を2ビットのセレクト信号の下位ビットのデータとして出力する。2枚目の比較結果の1ビットデータと3枚目の比較結果の1ビットデータの論理和をORゲート511で求め、当該ORゲート511の出力を2ビットのセレクト信号SELの上位ビットのデータとして出力する。即ち、第1レジスタ180及び第2レジスタ181に格納された8ビットデータと拡張カードレジスタ182に格納されている8ビットデータとが一致した場合には、Highレベルの信号がセレクト信号SELとして出力される。他方、不一致の場合には、Lowレベルの信号がセレクト信号SELとして出力される。
【0079】
ここで、再び図15を参照する。PCMCIAコントローラ510から“00”のセレクト信号SELを受けたセレクタ550は、接続されたカードがPCMCIAに準拠したPCカードであると判断してPCMCIAコントローラ510とコネクタ190を直接接続する。また、“01”のセレクト信号SELを受けた場合、第1カードであると判断して、第1カードコントローラ520とコネクタ190とを接続する。PCMCIAコントローラ510は、上記第1カードコントローラ520を介することで、第1カードを認識することができる。同様に、“10”、“11”のセレクト信号SELを受けた場合、第2、第3カードであると判断して、第2カードコントローラ520、第3カードコントローラ530とコネクタ190とを接続する。PCMCIAコントローラ510は、上記第2カードコントローラ530又は第3カードコントローラ540を介することで、第2カード又は第3カードを認識することができる。
【0080】
以上に説明したように、PCカード制御装置100及び500によれば、特別なカードの識別アルゴリズムを用意せず、従来より知られているPCMCIAに準拠するカード識別手法を用いつつも、新しい種類の拡張カードの認識をおこなうことができる。更には、既に認識していた拡張カードの種類が変更又は修正された場合(例えば、駆動電圧が5Vから3.3Vに改良された場合)に、フラッシュROM200の内容を書き換えるだけで柔軟に対応することができる。
【0081】
なお、上記実施の形態1のPCカード制御装置100及び実施の形態2のPCカード制御装置500では、拡張カードレジスタに設定する第1レジスタ及び第2レジスタの合計8ビットのデータの値を、図6に示すようなPCMCIAにおいて未定義の組合せのものを用いることとしたが、例えば、図5に示すカードテーブルにおけるNo.5及びNo.9のようにカードの種類が未定義となっている予備の組合せについては、これを利用することとしてもよい。更には、上記以外の既に定義されている組合せについても改めて定義することができるようにすることも考えられる。これらの場合、カードテーブル及び拡張カードレジスタの両方に該当するカードが検出されることになるが、例えば、実施の形態1のPCカード制御装置100の備えるPCMCIAコントローラ120が実行するように、拡張カードレジスタについての比較結果だけに基づいて、セレクト信号SELを生成するようにすれば良い。
【0082】
【発明の効果】
本発明のPCカード制御装置は、第1カードと第2カードを認識することができる。
【0083】
本発明のPCカード制御装置は、第2カードを認識し、当該認識に従い必要な回線を確立することができる。
【0084】
本発明のPCカード制御装置は、PCMCIAに準拠していないスマートカード等の拡張カードを認識することができる。
【図面の簡単な説明】
【図1】 実施の形態1に係るPCカード制御装置を備えるコンピュータシステムの構成を示す図である。
【図2】 (a)は、PCMCIAに準拠したコネクタにPCカードを接続した状態を示し(b)は、アダプタを介してスマートカードを接続した状態を示す図である。
【図3】 (a)は、PCカードのカード識別用の配線例を示し、(b)は、カード検出時の各部の信号の状態を示す図である。
【図4】 (a)は、拡張カードのカード識別用の配線例を示し、(b)は、カード検出時の各部の信号の状態を示す図である。
【図5】 PCMCIAに準拠したカードテーブルを示す図である。
【図6】 PCMCIAで未使用の組合せのカードテーブルを示す図である。
【図7】 PCカード識別部の構成を示す図である。
【図8】 CD1#、CD2#、VS1#、VS2#及びタイマーから出力される各信号を示すタイムチャートである。
【図9】 PCMCIAコントローラの一部の構成を示す図である。
【図10】 CPUの実行する第1制御プログラムの処理内容を示すフローチャートである。
【図11】 (a)及び(b)は、PCカード制御プログラム実行時にディスプレイに表示される画面を示す図である。
【図12】 CPUの実行する第2制御プログラムの処理内容を示すフローチャートである。
【図13】 PCカード識別部の変形例の構成を示す図である。
【図14】 上記PCカード識別部の変形例を構成する制御部の実行する処理内容を示すフローチャートである。
【図15】 実施の形態2にかかるPCカード制御装置を備えるコンピュータシステムの構成を示す図である。
【図16】 PCカード識別部の構成を示す図である。
【図17】 PCMCIAコントローラの一部の構成を示す図である。
【符号の説明】
1 コンピュータシステム、10 CPU、11 ROM、12 RAM、13 操作部、14 ディスプレイ、15 HD、100,500 PCカード制御装置、130 スマートカードコントローラ、150 フラッシュROM・I/F、160,160a,560 PCカード識別部、180 第1レジスタ、181 第2レジスタ、182,570 拡張カードレジスタ、183 カードテーブル、184,580 カード情報検出部、190 PCカード用コネクタ、200 フラッシュROM、250 PCカード、300スマートカード用アダプタ、310 スマートカード、520 第1カードコントローラ、530 第2カードコントローラ、540 第3カードコントローラ。
Claims (9)
- PCカードを接続するコネクタに接続され、PCカードの種類を識別する信号を出力する端子と、
上記コネクタの上記端子からの信号をもとに、上記コネクタに接続されているPCカードの種類を識別するカード識別部と、
コンピュータシステムのバスと上記コネクタとの間に接続され、第1のカードのための信号の送受信を行う第1コントローラと、
上記第1コントローラと上記コネクタとの間に接続され、第1のカードと種類が異なる第2のカードのための信号を入力してPCMCIAに準拠した信号に変換し、かつ、PCMCIAに準拠した信号を入力して第2のカードのための信号に変換する第2コントローラと、
上記第1コントローラ及び第2コントローラと上記コネクタの間に位置されるセレクタであって、上記カード識別部により第1のカードが識別されると、上記コネクタと上記第1コントローラとの間の信号の送受信を可能とし、上記カード識別部により第2のカードが識別されていると判断されると、上記コネクタと上記第2コントローラとの間の信号の送受信を可能とするセレクタとからなる
PCカード制御装置。 - 請求項1に記載のPCカード制御装置において、上記第1カードがPCMCIAカードであることを特徴とするPCカード制御装置。
- 請求項1または2に記載のPCカード制御装置において、上記第2カードがスマートメディアカード、SDカードまたはメモリスティックであることを特徴とするPCカード制御装置。
- 請求項1または2に記載のPCカード制御装置において、複数の前記第2コントローラを備えることを特徴とするPCカード制御装置。
- 請求項1から4のいずれかに記載のPCカード制御装置において、上記第2のカードはアダプタを介して上記コネクタに接続可能であることを特徴とするPCカード制御装置。
- 請求項1から5のいずれかに記載のPCカード制御装置において、上記第1コントローラは、上記カード識別部により識別されたPCカードの種類の信号を受け取ると、上記セレクタに、その信号を選択信号として出力することを特徴とするPCカード制御装置。
- 請求項1から6のいずれかに記載のPCカード制御装置において、上記カード識別部は、上記第2カードの識別情報を記録するレジスタを備えることを特徴とするPCカード制御装置。
- 請求項7に記載のPCカード制御装置において、上記レジスタは、外部から入力される識別情報を基に上記第2カードの識別情報を書き込めることを特徴とするPCカード制御装置。
- 請求項1から8のいずれかに記載されたPCカード制御装置を備えるコンピュータシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269935A JP4113750B2 (ja) | 2002-09-17 | 2002-09-17 | Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム |
TW092125512A TWI242151B (en) | 2002-09-17 | 2003-09-16 | PC card control device, computer system using the PC card control device, and PC card identifying method |
CNB031589588A CN1316336C (zh) | 2002-09-17 | 2003-09-17 | Pc卡控制装置、使用其的计算机***及pc卡识别方法 |
US10/664,386 US7457942B2 (en) | 2002-09-17 | 2003-09-18 | PC card control device, computer system using the PC card control device, and PC card identifying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269935A JP4113750B2 (ja) | 2002-09-17 | 2002-09-17 | Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007113190A Division JP2007293857A (ja) | 2007-04-23 | 2007-04-23 | Pcカード制御装置 |
JP2007293331A Division JP2008084340A (ja) | 2007-11-12 | 2007-11-12 | Pcカード制御装置、当該pcカード制御装置を備えるコンピュータシステム及びpcカード識別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004110255A JP2004110255A (ja) | 2004-04-08 |
JP4113750B2 true JP4113750B2 (ja) | 2008-07-09 |
Family
ID=32267718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002269935A Expired - Fee Related JP4113750B2 (ja) | 2002-09-17 | 2002-09-17 | Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7457942B2 (ja) |
JP (1) | JP4113750B2 (ja) |
CN (1) | CN1316336C (ja) |
TW (1) | TWI242151B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7511850B2 (en) * | 2003-02-26 | 2009-03-31 | Canon Kabuhsiki Kaisha | Storage media control circuit and apparatus including same |
CN100409209C (zh) * | 2003-03-31 | 2008-08-06 | 株式会社理光 | 控制个人计算机卡连接的方法和装置及其被动卡适配卡 |
US7383982B2 (en) * | 2003-08-27 | 2008-06-10 | Ricoh Company, Ltd. | Card recognition system for recognizing standard card and non-standard card |
JP4185895B2 (ja) * | 2004-07-28 | 2008-11-26 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、および画像処理装置の制御プログラム |
JP4713122B2 (ja) * | 2004-10-08 | 2011-06-29 | 株式会社リコー | カードコントローラ |
JP2006190132A (ja) * | 2005-01-07 | 2006-07-20 | Ricoh Co Ltd | 制御プログラムダウンロード装置 |
JP2006268459A (ja) | 2005-03-24 | 2006-10-05 | Ricoh Co Ltd | 不揮発性メモリーカード及び形状変換アダプタ |
US7624211B2 (en) * | 2007-06-27 | 2009-11-24 | Micron Technology, Inc. | Method for bus width negotiation of data storage devices |
JP5218968B2 (ja) * | 2008-06-26 | 2013-06-26 | Necインフロンティア株式会社 | カード型情報機器、機器接合補助システム、およびカード型情報機器の制御方法 |
JP5035229B2 (ja) * | 2008-12-19 | 2012-09-26 | 日本電気株式会社 | コンピュータ起動システム、コンピュータ起動方法、コンピュータ起動プログラム |
CN101820696B (zh) * | 2009-02-26 | 2013-08-07 | 中兴通讯股份有限公司 | 支持增强型近场通信的终端及其处理方法 |
US8819218B2 (en) * | 2009-09-24 | 2014-08-26 | International Business Machines Corporation | Apparatus, system, and method for device level enablement of a communications protocol |
TWI567562B (zh) * | 2015-12-10 | 2017-01-21 | 新代科技股份有限公司 | 具有可擴充功能之驅動器 |
CN111428526B (zh) * | 2018-12-24 | 2022-05-31 | 华为技术有限公司 | 一种功能卡的识别方法以及移动设备 |
CN116819272A (zh) * | 2022-03-21 | 2023-09-29 | 深圳富联富桂精密工业有限公司 | 板卡检测控制电路、方法、服务器*** |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3068842B2 (ja) * | 1990-08-27 | 2000-07-24 | 任天堂株式会社 | 画像処理装置におけるダイレクトメモリアクセス装置およびそれに用いる外部記憶装置 |
JPH04335422A (ja) * | 1991-05-10 | 1992-11-24 | Ricoh Co Ltd | ソーティング装置 |
US5771046A (en) * | 1994-06-20 | 1998-06-23 | Ricoh Company, Ltd. | Image processing system and method including perspective transformation of three-dimensional objects utilizing clipping plane positions |
JPH09282136A (ja) * | 1996-02-13 | 1997-10-31 | Ricoh Co Ltd | データの書込読出方法 |
JPH10177647A (ja) * | 1996-12-18 | 1998-06-30 | Ricoh Co Ltd | 画像処理装置 |
KR100213102B1 (ko) * | 1997-04-11 | 1999-08-02 | 윤종용 | 피씨카드를 이용한 휴대용 정보단말의 프로그램을 갱신하는 방법 및 그에 따른 장치 |
US6232986B1 (en) * | 1997-08-12 | 2001-05-15 | Ricoh Company, Ltd. | Three-dimensional graphics processing apparatus |
US6470284B1 (en) * | 1999-08-05 | 2002-10-22 | 02 Micro International Limited | Integrated PC card host controller for the detection and operation of a plurality of expansion cards |
JP2002251367A (ja) * | 2002-01-07 | 2002-09-06 | Toshiba Corp | カードデバイス |
-
2002
- 2002-09-17 JP JP2002269935A patent/JP4113750B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-16 TW TW092125512A patent/TWI242151B/zh not_active IP Right Cessation
- 2003-09-17 CN CNB031589588A patent/CN1316336C/zh not_active Expired - Fee Related
- 2003-09-18 US US10/664,386 patent/US7457942B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1316336C (zh) | 2007-05-16 |
CN1490702A (zh) | 2004-04-21 |
US20040133712A1 (en) | 2004-07-08 |
JP2004110255A (ja) | 2004-04-08 |
US7457942B2 (en) | 2008-11-25 |
TW200416585A (en) | 2004-09-01 |
TWI242151B (en) | 2005-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113750B2 (ja) | Pcカード制御装置及びこのpcカード制御装置を備えるコンピュータシステム | |
US7519756B2 (en) | Method and apparatus for controlling connections of PC cards and a passive-card-adapting card used for connecting one of the PC cards to the apparatus | |
US7831794B2 (en) | Memory card and host device thereof | |
KR100281525B1 (ko) | 자동감지기능을 갖는 컴퓨터시스템 | |
US8055824B2 (en) | Interface unit for interfacing host unit and peripheral unit | |
US20040049617A1 (en) | Method of firmware update by USB interface | |
US7930532B2 (en) | Systems and methods for basic input output system (BIOS) management | |
KR20080080799A (ko) | 메모리의 직렬 인터페이스 방법 및 장치 | |
KR100239716B1 (ko) | 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치 | |
US20020026542A1 (en) | Interface control method and apparatus | |
JP2008084340A (ja) | Pcカード制御装置、当該pcカード制御装置を備えるコンピュータシステム及びpcカード識別方法 | |
EP1517217B1 (en) | Interface circuit and a clock output method therefor | |
JP2007293857A (ja) | Pcカード制御装置 | |
US7009380B2 (en) | Interface device for product testing | |
KR100922812B1 (ko) | 주변장치 제어 방법 및 그 시스템 | |
JP3220026B2 (ja) | マスタスレーブ自動設定システム | |
CN116028414B (zh) | 功耗控制电路和控制装置 | |
JP4578855B2 (ja) | ディスクドライブの状態認識方法及びシステム | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP4526836B2 (ja) | カード認識システムと新カード認識方法 | |
JP2008204104A (ja) | メモリカード制御装置及び電子機器 | |
JP4526837B2 (ja) | カード認識システム | |
JP4502613B2 (ja) | 非準拠カード認識システムと非準拠カード認識方法 | |
JP4411104B2 (ja) | パッシブカードアダプタ | |
JP3714604B2 (ja) | コンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |