CN116028414B - 功耗控制电路和控制装置 - Google Patents

Abstract

本发明实施例提供了一种功耗控制电路和控制装置。所述功耗控制电路配置在控制装置中，功耗控制电路包括：第一检测模块，接收所述控制装置的I2C总线的数据沿信号和时钟沿信号，在所述数据沿信号和所述时钟沿信号满足所述I2C总线的读写结束条件时，输出第一检测信号；控制模块，接收所述控制装置的工作状态信号和所述第一检测信号，在所述工作状态信号指示所述控制装置处于上电复位状态时，所述控制模块输出所述第一检测信号对应的第一使能信号，所述第一使能信号使所述控制装置进入低功耗模式。本发明实施例的方案提高了功耗控制的可靠性。

Description

功耗控制电路和控制装置

技术领域

本发明实施例涉及电子电路技术领域，尤其涉及一种功耗控制电路和控制装置。

背景技术

I2C总线是一种高效地执行集成电路内部或集成电路之间的读写操作的集成电路总线，常用于诸如微处理器的控制装置中。在控制装置不需要I2C读写操作时，控制装置的功耗较高。

现有技术中存在一种功耗控制方案，其利用I2C总线的时钟沿信号和数据沿信号来驱动I2C地址匹配模块，在地址匹配时，触发I2C低功耗芯片从低功耗模式退出至正常工作模式，并且，在没有事务需要处理时，使I2C低功耗芯片处于低功耗模式，关闭低功耗芯片中的部分电源和时钟，然而，时钟沿信号和数据沿信号的边沿变动较复杂，会出现误匹配的情况，从而功耗控制的可靠性较差。

发明内容

有鉴于此，本发明实施例提供一种功耗控制电路和控制装置，以解决上述问题。

根据本发明实施例的第一方面，提供了一种功耗控制电路。所述功耗控制电路配置在控制装置中，包括：第一检测模块，接收所述控制装置的I2C总线的数据沿信号和时钟沿信号，在所述数据沿信号和所述时钟沿信号满足所述I2C总线的读写结束条件时，输出第一检测信号；控制模块，接收所述控制装置的工作状态信号和所述第一检测信号，在所述工作状态信号指示所述控制装置处于上电复位状态时，所述控制模块输出所述第一检测信号对应的第一使能信号，所述第一使能信号使所述控制装置进入低功耗模式。

在本发明的另一实现方式中，所述功耗控制电路还包括：第二检测模块，接收所述数据沿信号和时钟沿信号，在所述数据沿信号和所述时钟沿信号满足所述I2C总线的读写起始条件时，输出第二检测信号；在所述工作状态信号指示所述控制装置处于上电复位状态时，所述控制模块输出所述第二检测信号对应的第二使能信号，所述第二使能信号使所述控制装置进入正常工作模式。

在本发明的另一实现方式中，所述第二检测模块连接到所述第一检测模块，所述第二检测模块响应所述第一检测信号，禁止输出所述第二检测信号。

在本发明的另一实现方式中，在所述时钟沿信号满足所述读写起始条件时，所述第一检测模块响应所述数据沿信号禁止输出所述第一检测信号。

在本发明的另一实现方式中，在所述控制装置进入上电复位状态之前，所述控制模块输出所述第二使能信号。

在本发明的另一实现方式中，在所述控制装置进入上电复位状态之前，所述第一检测模块禁止输出所述第一检测信号，并且所述第二检测模块禁止输出所述第二检测信号。

在本发明的另一实现方式中，所述第一检测模块包括第一边沿触发器，在所述第一边沿触发器中，输入端接收所述功耗控制电路的偏置电压，时钟端接收所述时钟沿信号，置位端响应所述时钟沿信号的电平状态使所述第一边沿触发器处于触发状态，输出端输出所述偏置电压对应的触发信号，作为所述第一检测信号。

在本发明的另一实现方式中，所述第二检测模块包括第二边沿触发器和第一非门，在所述第二边沿触发器中，输入端接收所述时钟沿信号，输出端输出所述第二检测信号，时钟端连接到所述非门的输出端，所述非门的输入端接收所述数据沿信号。

在本发明的另一实现方式中，所述第二边沿触发器的置位端响应所述第一检测信号，使所述第二边沿触发器处于截止状态。

在本发明的另一实现方式中，所述第二检测模块还包括第一或非门，所述第一或非门的第一输入端连接到所述第一边沿触发器的输出端，所述第一或非门的输出端连接到所述第二边沿触发器的置位端。

在本发明的另一实现方式中，所述第一或非门的第二输入端接收所述控制装置的工作状态信号。

在本发明的另一实现方式中，所述第一检测模块还包括第二非门和第二或非门，所述第二非门的输入端接收所述时钟沿信号，所述第二非门的输出端连接到所述第二或非门的第一输入端，所述第二或非门的第二输入端接收所述控制装置的工作状态信号。

在本发明的另一实现方式中，所述控制模块包括第三或非门，所述第三或非门的第一输入端连接到所述第二边沿触发器的输出端，在所述工作状态信号指示所述控制装置进入上电复位状态之前，所述第三或非门的输出端输出所述第一使能信号。

在本发明的另一实现方式中，所述控制模块还包括第四或非门，所述第四或非门的第二输入端接收所述控制装置的工作状态信号，在所述工作状态信号指示所述控制装置处于上电复位状态时，所述第四或非门的输出端输出所述第二使能信号。

在本发明的另一实现方式中，所述第三或非门的输出端连接到所述第四或非门的第一输入端，所述第四或非门的输出端连接到所述第三或非门的第二输入端。

在本发明的另一实现方式中，所述第四或非门的第三输入端连接到所述第一边沿触发器的输出端。

根据本发明实施例的第二方面，提供了一种控制装置，包括：根据第一方面所述的功耗控制电路。

在本发明实施例的方案中，在控制装置的工作状态信号指示控制装置处于上电复位状态时，判断I2C总线的读写结束条件是否满足，也就是说，读写结束条件是否满足的判断过程中包括了控制装置的工作状态信号这个判断条件，输出使控制装置进入低功耗模式的第一使能信号的时机是在满足控制装置处于上电复位状态和读写结束条件两者的情况下，提高了功耗控制的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为根据本发明的一个实施例的控制装置的示意性结构图。

图2为图1的实施例的复位电路的示意性电路图。

图3为根据本发明的另一实施例的功耗控制电路的示意性结构图。

图4为图3的实施例的一个示例的沿信号时序图。

图5为图3的实施例的功耗控制电路的示意性电路图。

具体实施方式

为了使本领域的人员更好地理解本发明实施例中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。

下面结合本发明实施例附图进一步说明本发明实施例具体实现。

图1为根据本发明的一个实施例的控制装置的示意性结构图。图1的控制装置100可以适用于任何需要采用I2C总线执行数据读写的电子设备。例如，控制装置可以实现为控制器或控制设备，控制器可以是电子设备的主控芯片，例如，微处理器（Micro ControllerUnit，MCU）。

如图1所示，控制装置100包括复位电路110、I2C总线控制电路120、供电电路130、功耗控制电路140、以及读写关联电路150。其中，复位电路110可以生成指示上电复位状态的工作状态信息，使控制装置100进入上电复位状态，具体地，如图2所示，通过非门（反相器）检测供电电压（即，偏置电压VDD），在低电平复位的情况下，当供电电压达到非门21阈值时，非门输出为低电平，但由于电阻R23和电容C24组成的RC延时电路，非门N25的输出为高电平，经过RC延时电路的延时之后，非门25的输出RESET变为低电平逻辑0，控制装置100完成上电复位。

进一步地，总线控制电路120用于控制I2C总线的读操作和/或写操作，总线控制电路120基于I2C总线的总线协议进行配置，通过收发诸如时钟沿信号或数据沿信号的数字信号执行读写控制过程。

进一步地，读写关联电路150与I2C总线的读写操作相关联，可以实现为电子设备的各个功能模块，换句话说，电子设备的各个功能模块能够执行基于I2C总线的数据读写操作。

进一步地，功耗控制电路140执行控制装置100的功耗控制，例如，在总线控制电路120未执行读写操作时，控制至少部分读写关联电路150关闭，从而使控制装置进入低功耗模式。

进一步地，供电电路130可以对上述各个电路执行供电或偏置电压的提供。

综上，总线控制电路120基于I2C总线的总线协议进行配置，在时钟沿信号和数据沿信号的边沿变动较复杂的情况下，总线控制电路120仍然会出现误匹配的可能性，使得功耗控制的可靠性较差。

为此，本发明实施例所提供了一系列方案能够提高了低功耗控制的可靠性。

图3为根据本发明的另一实施例的功耗控制电路的示意性结构图。本实施例的功耗控制电路140功耗控制电路配置在控制装置中，包括第一检测模块310、控制模块320。

第一检测模块310接收控制装置的I2C总线的数据沿信号和时钟沿信号，在数据沿信号和时钟沿信号满足I2C总线的读写结束条件时，输出第一检测信号。

控制模块320接收控制装置的工作状态信号和第一检测信号，在工作状态信号指示控制装置处于上电复位状态时，控制模块320输出第一检测信号对应的第一使能信号，第一使能信号使控制装置进入低功耗模式。

在本发明实施例的方案中，在控制装置的工作状态信号指示控制装置处于上电复位状态时，判断I2C总线的读写结束条件是否满足，也就是说，读写结束条件是否满足的判断过程中包括了控制装置的工作状态信号这个判断条件，输出使控制装置进入低功耗模式的第一使能信号的时机是在满足控制装置处于上电复位状态和读写结束条件两者的情况下，提高了功耗控制的可靠性。

下面将结合图4和图5详细描述功耗控制电路的详细操作和处理流程。

如图4所示，I2C总线的读写结束条件可以条件A或条件B。在条件A中，时钟沿信号SCL处于上升沿，且数据沿信号SDA处于低电平。在条件B中，时钟沿信号SCL处于高电平，且数据沿信号SDA处于上升沿（对应于图5的实施例）。

类似地，I2C总线的读写起始条件可以条件C或条件D。在条件C中，时钟沿信号SCL处于下降沿，且数据沿信号SDA处于低电平。在条件D中，时钟沿信号SCL处于高电平，且数据沿信号SDA处于下降沿（对应于图5的实施例）。

具体地，参考图5，第一边沿触发器可以实现为D触发器，本示例中将其标记为触发器D1，第一边沿触发器也可以实现为D触发器，本示例中将其标记为触发器D2。还应理解，在本示例中，以高电平为1且以低电平为0进行描述和说明。

例如，在图5的示例中，以条件B作为读写结束条件并且以条件D作为读写起始条件进行详细描述，但是应理解，本发明实施例的方案的读写起始条件和读写结束条件不限于此。

关于本发明实施例的控制模块的描述

控制模块至少用于判断是否响应第一检测信号输出第一使能信号，例如，控制模块包括第三或非门E3，第三或非门E3的第一输入端连接到第二边沿触发器D2的输出端，在工作状态信号指示控制装置进入上电复位状态之前，第三或非门E3的输出端输出第一使能信号，从而采用第三或非门的简单配置实现了第一使能信号的输出控制。

此外，控制模块还可以判断是否响应第二检测信号输出第二使能信号，例如，控制模块还包括第四或非门E4，第四或非门E4的第二输入端接收控制装置的工作状态信号，在工作状态信号指示控制装置处于上电复位状态RESET时，第四或非门E4的输出端输出第二使能信号，从而采用第四或非门的简单配置实现了第二使能信号的输出控制。

更进一步地，控制模块320可以实现为由第三或非门E3和第四或非门D4构成的锁存器，其中，第三或非门E3的输出端连接到第四或非门E4的第一输入端。第三或非门E3的第二输入端连接到第四或非门E4的输出端。第三或非门E3的第一输入端连接到触发器D2的输出端Q。

对于上述锁存器的各个状态，在第三或非门E3的第一输入端为高电平时，第三或非门E3的输出端为低电平（对应于读写起始条件）。在第三或非门E3的第一输入端为低电平且第四或非门E4的第二输入端为高电平（也就是说，第四或非门E4的输出端为低电平）时，第三或非门E3的输出端为高电平（对应于读写结束条件）。

不失一般性地，第三或非门的输出端连接到第四或非门的第一输入端，第四或非门的输出端连接到第三或非门的第二输入端。

关于本发明实施例的第一检测模块的描述

作为一个示例，第一检测模块可以包括触发器D1，触发器D1的时钟端CLK接收数据沿信号SDA，输入端D接收偏置电压信号VDD，在本示例中，偏置电压信号VDD为高电平。触发器D1被配置成时钟端CLK为上升沿时触发，输出端Q输出与输入端D相同的信号。在触发器D1设置有置位端SET的情况下，在置位端SET接收高电平时，输出端Q输出与输入端D对应的信号（即，不改变电平状态）；相应地，在置位端SET接收低电平时，触发器D1截止，输出端Q输出低电平。

不失一般性地，第一检测模块包括第一边沿触发器，在第一边沿触发器中，输入端接收功耗控制电路的偏置电压，时钟端接收时钟沿信号，置位端响应时钟沿信号的电平状态使第一边沿触发器处于触发状态，输出端输出偏置电压对应的触发信号，作为第一检测信号。

进一步地，时钟沿信号SCL输入到第二非门N2的输出与控制装置的复位信号RESET执行或非运算（即，输入到第二或非门E2），将或非运算的输出结果输入到触发器D1的置位端SET，也就是说，如果时钟沿信号SCL为低电平，则其输入到第二非门N2的输出为高电平，进而或非运算的输出为低电平，从而触发器D1截止。另外，针对上述第二或非门的或非运算，如果复位信号RESET为高电平，则或非运算的输出同样为低电平，从而触发器D1截止。

不失一般性地，第一检测模块包括第二非门和第二或非门，第二非门的输入端接收时钟沿信号，第二非门的输出端连接到第二或非门的第一输入端，第二或非门的第二输入端接收控制装置的工作状态信号。

综上，第一检测模块310接收控制装置的I2C总线的数据沿信号和时钟沿信号，在数据沿信号和时钟沿信号满足I2C总线的读写结束条件时，输出第一检测信号。

关于本发明实施例的第二检测模块的描述

作为一个示例，第二检测模块可以包括触发器D2和非门N1，数据沿信号SDA输入到非门N1之后输出，触发器D2被配置成时钟端CLK为上升沿时触发，时钟端CLK接收数据沿信号SDA经过非门N1的输出，输入端D接收时钟沿信号SCL，输出端Q输出与输入端D对应的信号（即，不改变电平状态）。在触发器D2设置有置位端SET的情况下，在置位端SET接收高电平时，输出端Q输出与输入端D相同的信号；相应地，在置位端SET接收低电平时，触发器D2截止，输出端Q输出低电平，即，触发器D2的置位端SET的控制原理与触发器D1的置位端SET的控制原理相同。

进一步地，时钟沿信号SCL输入到第二非门的输出与控制装置的复位信号RESET执行或非运算（即，输入到第二或非门E2），将或非运算的输出结果输入到触发器D1的置位端SET，也就是说，如果时钟沿信号SCL为低电平，则其输入到第二非门的输出为高电平，进而或非运算的输出为低电平，从而触发器D1截止。另外，针对上述第二或非门的或非运算，如果复位信号RESET为高电平，则或非运算的输出同样为低电平，从而触发器D1截止。

不失一般性地，第二检测模块包括第二边沿触发器和第一非门，在第二边沿触发器中，输入端接收时钟沿信号，输出端输出第二检测信号，时钟端连接到第一非门的输出端，第一非门的输入端接收数据沿信号。

综上，功耗控制电路140还可以包括第二检测模块330。第二检测模块330接收数据沿信号和时钟沿信号，在数据沿信号和时钟沿信号满足I2C总线的读写起始条件时，输出第二检测信号。

下面再次结合控制模块的数字电路配置来说明其控制逻辑

在本示例中，高电平指示上电复位状态之前，低电平指示上电复位状态。低电平指示上电复位状态之前且高电平指示上电复位状态的数字控制原理与此类似，此处不做赘述。

在诸如主控芯片的控制装置的工作状态信号为高电平时，表明控制装置处于上电复位状态之前，此时适于执行低功耗控制。一方面，通过第二或非门E2将低电平输入到触发器D1的置位端，使触发器D1截止。另一方面，高电平的工作状态信号还输入到第一或非门E1的一输出端，进而将低电平输入到触发器D2的置位端，使触发器D2截止。不失一般性地，第二检测模块还包括第一或非门，第一或非门的第一输入端连接到第一边沿触发器的输出端，第一或非门的输出端连接到第二边沿触发器的置位端。

又一方面，上述的高电平的工作状态信号还输入到第四或非门E4的一输出端，在上述锁存器的情况下，第三或非门E3的输出端输出高电平，其对应于控制模块输出的第一使能信号。不失一般性地，在控制装置进入上电复位状态之前，第一检测模块禁止输出第一检测信号，并且第二检测模块禁止输出第二检测信号。

在诸如主控芯片的控制装置的工作状态信号为低电平时，表明控制装置处于上电复位状态，此时，如果满足读写起始条件，则执行基于第二使能信号的控制，使控制装置进入正常工作模式，即，第一或非门的第二输入端接收控制装置的工作状态信号。进一步地，在控制装置进入上电复位状态之前，控制模块输出第二使能信号，从而进一步提高了低功耗管理的效率。

具体地，工作状态信号为低电平，第二或非门E2的输出取决于另一输出，此时，如果满足读写起始条件，时钟沿信号SCL为高电平，第二或非门E2的另一输出为低电平，因此，第二或非门E2的输出为高电平，其输出到触发器D1的置位端SET，但是由于数据沿信号SDA为下降沿信号，触发器D1的输出端Q不能输出与输入端D的偏置电压VDD对应的电平，而是输出低电平，该低电平进一步与工作状态信号的低电平输入到第一或非门E1，输出高电平到触发器D2的置位端SET，也就是说，在满足读写起始条件的情况下，触发器D1未处于触发状态，触发器D2处于触发状态。不失一般性地，在时钟沿信号满足读写起始条件时，第一检测模块响应数据沿信号禁止输出第一检测信号，从而避免了第一检测模块对第二检测模块的影响。

进一步地，触发器D2的输入端D接收高电平的时钟沿信号SCL，同时，数据沿信号SDA作为下降沿信号经过非门N1处理，输出上升沿信号到触发器D2的时钟端CLK，输出与输入端D对应的高电平到或非门E3的第一输入端，相应地，控制模块输出与第二使能信号。

另外，如果满足读写结束条件，则执行基于第一使能信号的控制，使控制装置进入低功耗模式。

在满足读写结束条件时，时钟沿信号SCL为高电平，第二或非门E2的另一输出为低电平，该低电平与工作状态信号的低电平输入到第一或非门E1，以输出低电平到触发器D1的置位端SET，同时，数据沿信号SDA为上升降沿信号，使触发器D1进入触发状态，触发器D1的输出端Q输出与偏置电压VDD对应的高电平。通过一支路，该高电平输入到或非门E1，以输出低电平到触发器D2的置位端SET，使触发器D2截止。也就是说，在满足读写结束条件的情况下，触发器D1处于触发状态，触发器D2未处于触发状态。不失一般性地，第二检测模块连接到第一检测模块，第二检测模块响应第一检测信号，禁止输出第二检测信号，即，第二边沿触发器的置位端响应第一检测信号，使第二边沿触发器处于截止状态，从而通过简单的数字电路配置避免了第二检测模块对第一检测模块的影响。

进一步地，触发器D1的输出端Q输出的高电平通过另一支路，该高电平输入到或非门E4，以输出低电平到或非门E3的第二输入端，同时，由于或非门E2与触发器D1的输出端Q连接的第一输入端为低电平，使或非门E3输出高电平，相应地，控制模块输出第一使能信号。

应理解，第一使能信号的电平状态与第二使能信号的电平状态相反。在一个示例中，或非门E3的输出端可以直接输出高电平作为第一使能信号，或者输出低电平作为第二使能信号。可替代地，如图5所示，或非门E3的输出端可以连接到非门N3的输入端，在这种情况下，第一使能信号为低电平，第二使能信号为高电平。

另外，可替代地，数据沿信号SDA还可以经过第四非门（未示出），然后，将输出的信号分别进一步输入到触发器D1的时钟端CLK以及非门N1的输入端，即，第四非门的输入端接收数据沿信号SDA，输出端连接到触发器D1的时钟端CLK和非门N1的输入端。在这种情况下，第一边沿触发器和第二边沿触发器D2被配置成下降沿触发的D触发器。

另外，在图4和图5的示例中，上电复位状态为下降沿复位。可替代地，上电复位状态也可以为上升沿复位，在这种情况下，在功耗控制电路中可以配置第五非门（未示出），第五非门的输入端接收工作状态信号，输出端连接到或非门E2的第二输入端、或非门E1的第二输出端、以及或非门E4的第二输出端。由此，功耗控制电路的其他配置可以与上述实施例相同。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。

以上实施方式仅用于说明本发明实施例，而并非对本发明实施例的限制，有关技术领域的普通技术人员，在不脱离本发明实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明实施例的范畴，本发明实施例的专利保护范围应由权利要求限定。

Claims (14)

1.一种功耗控制电路，其特征在于，所述功耗控制电路配置在控制装置中，包括：

第一检测模块，接收所述控制装置的I2C总线的数据沿信号和时钟沿信号，在所述数据沿信号和所述时钟沿信号满足所述I2C总线的读写结束条件时，输出第一检测信号；

控制模块，接收所述控制装置的工作状态信号和所述第一检测信号，在所述工作状态信号指示所述控制装置处于上电复位状态时，所述控制模块输出所述第一检测信号对应的第一使能信号，所述第一使能信号使所述控制装置进入低功耗模式；

第二检测模块，接收所述数据沿信号和时钟沿信号，在所述数据沿信号和所述时钟沿信号满足所述I2C总线的读写起始条件时，输出第二检测信号；

在所述工作状态信号指示所述控制装置处于上电复位状态时，所述控制模块输出所述第二检测信号对应的第二使能信号，所述第二使能信号使所述控制装置进入正常工作模式；

其中，所述第一检测模块包括第一边沿触发器，在所述第一边沿触发器中，输入端接收所述功耗控制电路的偏置电压，时钟端接收所述时钟沿信号，置位端响应所述时钟沿信号的电平状态使所述第一边沿触发器处于触发状态，输出端输出所述偏置电压对应的触发信号，作为所述第一检测信号；

其中，所述第二检测模块包括第二边沿触发器和第一非门，在所述第二边沿触发器中，输入端接收所述时钟沿信号，输出端输出所述第二检测信号，时钟端连接到所述非门的输出端，所述非门的输入端接收所述数据沿信号。

2.根据权利要求1所述的功耗控制电路，其特征在于，所述第二检测模块连接到所述第一检测模块，所述第二检测模块响应所述第一检测信号，禁止输出所述第二检测信号。

3.根据权利要求1所述的功耗控制电路，其特征在于，在所述时钟沿信号满足所述读写起始条件时，所述第一检测模块响应所述数据沿信号禁止输出所述第一检测信号。

4.根据权利要求1所述的功耗控制电路，其特征在于，在所述控制装置进入上电复位状态之前，所述控制模块输出所述第二使能信号。

5.根据权利要求4所述的功耗控制电路，其特征在于，在所述控制装置进入上电复位状态之前，所述第一检测模块禁止输出所述第一检测信号，并且所述第二检测模块禁止输出所述第二检测信号。

6.根据权利要求1所述的功耗控制电路，其特征在于，所述第二边沿触发器的置位端响应所述第一检测信号，使所述第二边沿触发器处于截止状态。

7.根据权利要求6所述的功耗控制电路，其特征在于，所述第二检测模块还包括第一或非门，所述第一或非门的第一输入端连接到所述第一边沿触发器的输出端，所述第一或非门的输出端连接到所述第二边沿触发器的置位端。

8.根据权利要求7所述的功耗控制电路，其特征在于，所述第一或非门的第二输入端接收所述控制装置的工作状态信号。

9.根据权利要求6所述的功耗控制电路，其特征在于，所述第一检测模块还包括第二非门和第二或非门，所述第二非门的输入端接收所述时钟沿信号，所述第二非门的输出端连接到所述第二或非门的第一输入端，所述第二或非门的第二输入端接收所述控制装置的工作状态信号。

10.根据权利要求6所述的功耗控制电路，其特征在于，所述控制模块包括第三或非门，所述第三或非门的第一输入端连接到所述第二边沿触发器的输出端，在所述工作状态信号指示所述控制装置进入上电复位状态之前，所述第三或非门的输出端输出所述第一使能信号。

11.根据权利要求10所述的功耗控制电路，其特征在于，所述控制模块还包括第四或非门，所述第四或非门的第二输入端接收所述控制装置的工作状态信号，在所述工作状态信号指示所述控制装置处于上电复位状态时，所述第四或非门的输出端输出所述第二使能信号。

12.根据权利要求11所述的功耗控制电路，其特征在于，所述第三或非门的输出端连接到所述第四或非门的第一输入端，所述第四或非门的输出端连接到所述第三或非门的第二输入端。

13.根据权利要求11所述的功耗控制电路，其特征在于，所述第四或非门的第三输入端连接到所述第一边沿触发器的输出端。

14.一种控制装置，其特征在于，包括：

根据权利要求1-13中任一项所述的功耗控制电路。

Images