JP4113692B2

JP4113692B2 - 半導体装置

Info

Publication number: JP4113692B2
Application number: JP2001237994A
Authority: JP
Inventors: 英幸白井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2008-07-09
Anticipated expiration: 2021-08-06
Also published as: JP2003051537A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には、配線構造の機密の解読に対抗し得る耐タンパ機能を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は、一般に、基板上に多数の半導体素子が配置され、それぞれの半導体素子の電極間に配線が施された回路構成を有している。
このような半導体装置では、α線、湿気、応力などの外部雰囲気の影響を回避するために、回路構成部が酸化シリコン、窒化シリコン等の絶縁性保護膜で覆われている。また、回路構成部は、回路の大規模化やチップ面積の縮小化に伴い、層間絶縁膜による多層配線化が進んでいる。
半導体装置における回路構成部は、開発に長時間を要し、独創性に富んでいるものもあるため、他人により模倣、複製されないように加工されたものが存在する。
しかし、上述した保護膜及び層間絶縁膜は、回路構成部を外部雰囲気から保護し、金属配線間を電気的に絶縁する目的で配設されているものであるため、溶液（例えば、フッ酸などの酸性溶液）により剥離することによって、回路構成部の金属配線の構造を容易に解析することができる。
このような解析を防止するため、以下のような半導体装置が提案されている（特開平１−１６５１２９号公報）。
【０００３】
この半導体装置は、図５に示すように、半導体基板に配設された多数の半導体素子が相互に配線されている回路構成部２０とこれらを覆う絶縁性保護膜２２（例えば、窒化シリコン膜）とを有する。回路構成部２０の表面は、機密保護が必要でない領域では保護膜２２のみによって覆われており、機密保護が必要な主要部領域では下層保護膜２２ａ、金属膜２３及び上層保護膜２２ｂにより順次覆われている。
これにより、保護膜２２をエッチングしても、機密保持が必要な領域上では金属膜２３が除去されないために、その下の回路構成部２０における配線パターン２１は露出せず、視認できない。また、この状態で金属膜２３をエッチング除去しても、金属膜２３と同材料、例えばアルミニウムからなる配線パターン２１までも除去され、回路構成部２０は解析できない。
【０００４】
【発明が解決しようとする課題】
しかし、金属膜２３下に下層保護膜２２ａが存在しているので、金属膜２３が露出するまで上層保護膜２２ｂをエッチングした後、保護膜２２及び下層保護膜２２ａをエッチングストッパとして利用して、金属膜２３をエッチングすることにより、金属膜２３のみを除去することができ、その下に配置する配線パターン２１の認識が可能となり、回路の解析が可能となるという問題がある。
本発明は上記課題に鑑みなされたものであり、溶液にてパッケージ、保護膜及び金属配線間の絶縁膜等をエッチングすることによる配線構造の解析を、簡便に防止することができる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によれば、最表面が保護膜で被覆され、層間絶縁膜を備えた多層配線構造の半導体装置であって、前記保護膜及び／又は層間絶縁膜が、配線層の上方において、部分的にエッチングレートが大きい材料で形成されてなる半導体装置半導体装置が提供される。
【０００６】
【発明の実施の形態】
本発明の半導体装置は、多層配線構造の半導体装置からなる。ここで、多層配線構造の半導体装置とは、通常、半導体基板に、トランジスタ、キャパシタ、抵抗等の素子が形成され、その上に１層目層間絶縁膜、１層目配線、２層目層間絶縁膜…、ｎ層目配線（ｎは２以上の整数）がこの順に積層されて構成される半導体装置を意味する。また、この半導体装置の最表面は保護膜で被覆されている。
【０００７】
この半導体装置においては、配線層の上方において、保護膜及び／又層間絶縁膜が、部分的にエッチングレートが大きい材料で形成されている。ここでの配線層とは、１層目…、ｎ層目のいずれの配線層でもよいが、少なくとも、配線構造の解析を防止したい配線層の上方の一部又は全部を意味する。また、保護膜と層間絶縁膜とは、半導体装置における配線層等を保護し得るとともに、配線層の絶縁性を確保し得るものであれば、材料や機能において特に区別されるものではない。さらに、部分的にエッチングレートが大きい材料とは、一定の条件下で保護膜又は層間絶縁膜のエッチングを行った場合に、保護膜又は層間絶縁膜に対するエッチングレートの大きい材料のエッチング比が２以上、４以上、５以上、１０以上、２０以上、好ましくは３０以上、より好ましくは４０以上となるような材料を意味する。例えば、保護膜又は層間絶縁膜のエッチングレートが１〜２００ｎｍ／分程度、エッチングレートが大きい材料のエッチングレートが１００〜６００ｎｍ／分程度の膜が挙げられる。この場合の材料は、絶縁膜であれば特に限定されるものではなく、保護膜又は層間絶縁膜と同一の材料で異なる膜質のものであってもよいし、異なる材料のものであってもよい。具体的には、保護膜又は層間絶縁膜が熱ＣＶＤ酸化膜、プラズマＣＶＤ酸化膜、プラズマＣＶＤ酸窒化膜又はブラズマＣＶＤ窒化膜等で形成されており、その膜においてエッチングレートが大きい材料、例えば、ＳＯＧ膜等が配置している膜が挙げられる。ただし、エッチングレートが異なれば、これらの材料の膜からどのような組み合わせで用いてもよい。なお、エッチングレートが大きい材料膜が形成されてなる保護膜及び／又は層間絶縁膜は、多層配線構造の半導体装置において、層ごとに異なる材料を組み合わせてもよいが、複数層にわたってすべて同じ組み合わせであることが好ましい。エッチングは、酸又はアルカリ溶液を使用したウェットエッチング、ＲＩＥ法等のドライエッチング等のどのようなエッチング方法、エッチング条件を選択してもよい。
【０００８】
エッチングレートが大きい材料で形成する膜は、多層配線構造における配線層の積層数、秘密を保持したい配線構造を有する配線層の位置等によって、保護膜又は層間絶縁膜内における位置、形状、膜厚等を適宜調整することができる。なお、この材料で形成する膜は、保護膜にのみ配置してもよいし、少なくとも１層の層間絶縁膜にのみ配置してもよいし、保護膜と少なくとも１層の層間絶縁膜との双方に配置してもよいし、保護膜とすべての層間絶縁膜とに配置してもよい。好ましくは、秘密を保持したい配線構造を有する配線層より上方の層間絶縁膜と保護膜とに配置されていることである。例えば、半導体装置が２層配線構造を有しており、１層目配線の構造を機密保持したい場合には、保護膜と２層目層間絶縁膜とにエッチングレートが大きい材料を配置することが好ましい。３層配線構造を有しており、１層目配線の構造を機密保持したい場合には、保護膜と３層目及び２層目層間絶縁膜とにエッチングレートの大きい材料を配置することが好ましい。３層配線構造を有しており、２層目配線の構造を機密保持したい場合には、保護膜と３層目層間絶縁膜とにエッチングレートが大きい材料を配置することが好ましい。なお、ｎ層目の配線、つまり最上層の配線の構造を秘密保持したい場合でない場合には、保護膜にはエッチングレートが大きい材料を必ずしも配置しなくてもよい。
【０００９】
エッチングレートが大きい材料で形成する膜は、層間絶縁膜及び／又は保護膜において、どのような領域に形成されていてもよい。少なくとも、機密を保持したい配線層の直上の保護膜又は層間絶縁膜の一部又は全領域上に、エッチングレートが大きい材料が配置していることが好ましい。さらに、機密を保持したい配線層より上層のすべての保護膜及び／又は層間絶縁膜の一部又は全領域上に、エッチングレートが大きい材料が配置していることが好ましい。この場合、つまり複数の層間絶縁膜等にエッチングレートが大きい材料が配置される場合には、エッチングレートが大きい材料で形成された領域の少なくとも一部が、半導体装置の上面から見て、複数の層間絶縁膜のすべてにおいてオーバーラップすることが好ましい。
【００１０】
保護膜及び層間絶縁膜は、通常、半導体装置において各機能を確保し得るのであれば、どのような膜厚で形成されていてもよい。また、エッチングレートが大きい材料で形成する膜の膜厚は、保護膜又は層間絶縁膜の膜厚よりも薄くても、同等でもよい。これらの膜の膜厚は、材料及び膜質、得ようとする半導体装置の性能等に応じて適宜調整することが好ましく、例えば、保護膜及び／又は層間絶縁膜をエッチング除去する際に、その保護膜及び／又は層間絶縁膜におけるエッチングレートの大きい材料と、配線構造を機密保持したい配線層の一部又は全部を腐食し得るように、保護膜及び／又は層間絶縁膜、エッチングレートの大きい材料膜の膜厚を設定することが好ましい。また、保護膜及び／又は層間絶縁膜をエッチング除去する際に、その保護膜及び／又は層間絶縁膜におけるエッチングレートの大きい材料と、その下層の層間絶縁膜（１層でも、２層以上でもよい）のエッチングレートの大きい材料とがエッチング除去されるように、さらには、配線構造を機密保持したい配線層の一部又は全部を腐食し得るように、各膜の膜厚が設定されていることが好ましい。つまり、保護膜及び／又は層間絶縁膜をエッチング除去した場合に、機密保持したい配線層の配線構造が視認できないように、この配線層の上方に存在するエッチングレートの大きな材料からなる膜がほぼ全部エッチング除去され、さらに機密保持したい配線層の一部又は全部が腐食されるような膜厚に、各膜の膜厚が設定されていることが好ましい。
【００１１】
本発明の半導体装置においては、多層配線構造を構成する配線層は、通常の導電性材料を用いて形成するものであれば、どのような形状、膜厚で形成されていてもよい。例えば、アルミニウム、銅、白金、金、ニッケル、チタン、タンタル、タングステン、コバルト等の金属又は合金、抵抗率を小さくした半導体薄膜又は合金等の単層膜、積層膜で形成することができる。
なお、上記のようなエッチングレートが大きい材料で形成された層間絶縁膜及び／又は保護膜は、同一種類の動作を行うデバイスにおいて使用する場合には、エッチングレートの大きい材料を、デバイスごとに種々の異なるパターンで配置することが好ましい。
【００１２】
以下に、本発明の半導体装置の実施の形態を図面に基づいて説明する。
図１は、耐タンパ性の層間絶縁膜を備えた多層配線構造の半導体装置である。この半導体装置は、トランジスタ等の素子が形成されたシリコン基板１上に、第１層間絶縁膜２、１層目配線３、第２層間絶縁膜４、２層目配線６、第３層間絶縁膜７、３層目配線９、第４絶縁膜１０、下及び上層保護膜１２及び１３が、この順に形成されている。第２層間絶縁膜４内であって、１層目配線３の構造の秘密を保持したい領域の直上には、エッチングレートが大きい材料からなる第２膜５が配置しており、第３層間絶縁膜７内の一部の領域に、第２膜５にオーバーラップするように、エッチングレートが大きい材料からなる第３膜８が配置しており、第４絶縁膜１０内であって、第２膜５にオーバーラップする領域と、３層目配線９の一部の領域の直上とに、第４膜１１が配置している。
【００１３】
このような半導体装置は、以下の方法によって製造することができる。
まず、図２（ａ）に示すように、シリコン基板１上に、通常の手順に従ってＭＯＳトランジスタ等の半導体素子を形成し、得られたシリコン基板１上全面にＣＶＤ（Chemical Vapor Deposition）法により第１層間絶縁膜２を所定の厚さ堆積させ、所定の位置にコンタクトホールを開口し、このコンタクトホールを含む第１層間絶縁膜２上に第１導電膜を形成し、所望の形状にパターニングして１層目配線３を形成する。コンタクトホールの形成は、半導体集積回路の製造工程で通常用いられている方法及び条件で行うことができる。また、１層目配線３は、膜厚３１０ｎｍ程度のＴｉＷ膜と、６００ｎｍ程度のＡｌＳｉ膜との積層膜で形成する。これにより、各素子間の配線が行われる。
【００１４】
次いで、図２（ｂ）に示すように、１層目配線３を含むシリコン基板１上全面に、プラズマＣＶＤ法により２０００ｎｍ程度のシリコン酸化膜を堆積させ、１層目配線３による凸凹を平坦化するためにＣＭＰ法（Chemical Mechanical Polishing）によってシリコン酸化膜を８００ｎｍ程度研磨し、膜厚１２００ｎｍ程度の第２層間絶縁膜４を形成する。そして、フォトリソグラフィ及びエッチング工程により、機密保護が必要な領域における第２層間絶縁膜４にホールを形成する。この際のホールは、第２層間絶縁膜４の全膜厚と同程度の深さで形成してもよいし、１層目配線３の上面に至る程度の深さで形成してもよい。
【００１５】
続いて、図３（ｃ）に示すように、ＳＯＧ（Spin on Glass）法によって第２膜５を積層し、その表面を平坦化して、第２層間絶縁膜４のホールに第２膜５を埋め込む。ＳＯＧ法は、流動性の絶縁膜を、スピンコートにより簡便に形成することができ、凸部よりも凹部に厚膜で形成することができるため、平坦化にとっては有利な方法である。第２層間絶縁膜４及び第２膜５は、いずれもＳｉＯ₂を主成分とした絶縁膜であるが、絶縁膜中に含まれる水分や膜の緻密さにより、酸性薬液（例えば、ＨＦ等）によるエッチングレートが異なる。つまり、第２層間絶縁膜４では、１０：１のバッファードフッ酸溶液（水：ＢＨＦ＝１０：１）で１００〜２００ｎｍ／分程度のエッチングレートであり、第２膜５では、１０：１のＢＨＦで４００〜５００ｎｍ／分程度のエッチングレートである。
【００１６】
次に、図３（ｄ）に示すように、第２層間絶縁膜４の所定の位置に、１層目配線３で形成した配線同士の接続等のために、ビアホールを形成する。ビアホールは、コンタクトホールと同様の方法で形成することができる。ビアホールを含む第２層間絶縁膜４及び第２膜５上に、第２導電膜を形成し、所望の形状にパターニングして、２層目配線６を形成する。２層目配線６は、１層目配線３と同様の積層膜で形成する。
【００１７】
続いて、図３（ｅ）に示すように、２層目配線６を含むシリコン基板１上全面に、プラズマＣＶＤ法により２０００ｎｍ程度のシリコン酸化膜を堆積させ、その表面をＣＭＰ法によって研磨することによって膜厚１２００ｎｍ程度の第３層間絶縁膜７を形成する。そして、フォトリソグラフ及びエッチング工程により、下層の機密保持が必要な領域の一部に接するように、第３層間絶縁膜７にホールを形成する。ホールを含む第３層間絶縁膜７上に、ＳＯＧ法によって第３膜８を積層し、その表面を平坦化して、第３層間絶縁膜７のホールに第３膜８を埋め込む。
その後、図４（ｆ）に示すように、第３層間絶縁膜７における所定の位置にビアホールを形成し、ビアホールを含む第３膜８上に、第３導電膜を形成し、所望の形状にパターニングして、３層目配線９を形成する。３層目配線９は、１層目配線３と同様の積層膜で形成する。
【００１８】
続いて、図４（ｇ）に示すように、３層目配線９を含むシリコン基板１上全面に、プラズマＣＶＤ法により１０００ｎｍ程度のシリコン窒化膜からなる第４絶縁膜１０を形成し、機密保護が必要な領域（３層目配線９の領域）上の一部及び下層の機密保持が必要な領域に接するように、第４絶縁膜１０にホールを形成する。ホールを含む第４絶縁膜１０上に、ＳＯＧ法によって第４膜１１を積層し、その表面を平坦化して、第４絶縁膜１０のホールに第４膜１１を埋め込む。第４絶縁膜１０及び第４膜１１は、絶縁膜中に含まれる水分や膜の緻密さにより、酸性薬液（例えば、ＨＦ等）によるエッチングレートが異なる。つまり、第４絶縁膜１０では、１０：１のＢＨＦで１０ｎｍ／分程度のエッチングレートであり、第４膜１１では、１０：１のＢＨＦで４００ｎｍ／分程度のエッチングレートである。
【００１９】
その後、下層保護膜１２を、プラズマＣＶＤ法による膜厚２００ｎｍ程度のシリコン窒化膜により形成し、その上に、上層保護膜１３として熱ＣＶＤ法による膜厚２００００ｎｍ程度のＰＳＧ膜を形成し、図１に示す半導体装置を作製する。これらの下及び上層保護膜１２、１３は、外部からの不純物の混入防止や耐腐食性向上のために採用する。
このように、エッチングレートの異なる絶縁膜を組み合わせて形成したデバイスを１０：１のＢＨＦ薬液で処理する場合、３層目配線９は耐酸性がなく、容易に腐食されるが、上層保護膜１３、下層保護膜１２を除去することにより、視認が可能である。
【００２０】
２層目配線６及び１層目配線３を視認する場合、さらに第４膜１１、第４絶縁膜１０及び３層目配線９を剥離することが必要である。
したがって、まず、第４膜１１と第４絶縁膜１０との表面が露出する状態まで水平方向に均等にエッチングする。
次に、第４膜１１と第４絶縁膜１０とを１０：１のＢＨＦによってエッチングする。この際のエッチング時間は、エッチングレートの小さい第４絶縁膜１０が完全に除去されるように設定することを要し、そのエッチング時間は、１０００ｎｍ／（１０ｎｍ／分）＝１００分となる。
【００２１】
しかし、第４絶縁膜１０を１００分間エッチングしている間、エッチングレートが４００ｎｍ／分程度である絶縁膜、第４膜１１、第３膜８及び第２膜５はすべて除去されるとともに、さらに、１層目配線３も腐食される。そのため、２層目配線６及び１層目配線３のパターン解析はできなくなる。
つまり、同一層において、層間絶縁膜をエッチングレートの異なる複数の材料で形成することにより、絶縁膜の材料ごとのエッチングレートの差を利用して、各層における層間絶縁膜の材料ごとのパターン形状と、機密保持が必要な金属配線パターンまでの絶縁膜の膜厚とを自由に設定することができ、これによって、最上層からの段階的な層間絶縁膜等の剥離による不正な金属配線パターンの解析を防止することができる。
また、上記で説明したパターニングは、回路ロジックとは無関係であるため、同一種類の動作をする集積回路であっても、自由なパターニングが可能であり、不正な解析をより複雑に防止することが可能となる。
【００２２】
【発明の効果】
本発明によれば、多層配線構造を有する半導体装置において、配線構造の解析を防止したい配線層の上方に存在する保護膜及び層間絶縁膜を他の部分のよりエッチングレートが大きい材料で形成することにより、つまり、エッチングレートの異なる材料を所望のパターンで、保護膜及び／又は層間絶縁膜内に配置するという簡便な方法により、ウェットエッチングを利用したパッケージ、保護膜、層間絶縁膜等の剥離による配線構造の解析を有効に防止し、半導体装置の配線構造の機密保持を確保することができる耐タンパ性の半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施の形態を示す要部の概略断面図である。
【図２】図１の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図３】図１の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図４】図１の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図５】従来の半導体装置を示す要部の概略断面工程図である。
【符号の説明】
１シリコン基板
２第１層間絶縁膜
３１層目配線
４第２層間絶縁膜
５第２膜
６２層目配線
７第３層間絶縁膜
８第３膜
９３層目配線
１０第４絶縁膜
１１第４膜
１２下層保護膜
１３上層保護膜

Claims

最表面が保護膜で被覆され、層間絶縁膜を備え、少なくとも上層配線層と下層配線層とを含む多層配線構造の半導体装置であって、下層配線層上の少なくとも一部の領域の層間絶縁膜が、上層配線層の存在する領域と存在しない領域とを備え、存在しない領域の層間絶縁膜が、存在する領域の層間絶縁膜に対してエッチングレートが大きい材料からなる箇所を、少なくとも機密保持したい下層配線層表面上に備える半導体装置。
前記半導体装置が、機密保持したい配線層の少なくとも一部の領域における前記配線層表面上の前記保護膜及び前記層間絶縁膜のいずれもが、他の領域の前記保護膜および前記層間絶縁膜に対してエッチングレートが大きい同一材料で形成されている請求項１に記載の半導体装置。
前記保護膜及び／又は前記層間絶縁膜が、熱ＣＶＤ酸化膜、プラズマＣＶＤ酸化膜、プラズマＣＶＤ酸窒化膜又はブラズマＣＶＤ窒化膜で形成され、前記エッチングレートの大きい材料が、ＳＯＧ膜である請求項１または２に記載の半導体装置。