JP4113692B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4113692B2 JP4113692B2 JP2001237994A JP2001237994A JP4113692B2 JP 4113692 B2 JP4113692 B2 JP 4113692B2 JP 2001237994 A JP2001237994 A JP 2001237994A JP 2001237994 A JP2001237994 A JP 2001237994A JP 4113692 B2 JP4113692 B2 JP 4113692B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には、配線構造の機密の解読に対抗し得る耐タンパ機能を有する半導体装置に関する。
【0002】
【従来の技術】
半導体装置は、一般に、基板上に多数の半導体素子が配置され、それぞれの半導体素子の電極間に配線が施された回路構成を有している。
このような半導体装置では、α線、湿気、応力などの外部雰囲気の影響を回避するために、回路構成部が酸化シリコン、窒化シリコン等の絶縁性保護膜で覆われている。また、回路構成部は、回路の大規模化やチップ面積の縮小化に伴い、層間絶縁膜による多層配線化が進んでいる。
半導体装置における回路構成部は、開発に長時間を要し、独創性に富んでいるものもあるため、他人により模倣、複製されないように加工されたものが存在する。
しかし、上述した保護膜及び層間絶縁膜は、回路構成部を外部雰囲気から保護し、金属配線間を電気的に絶縁する目的で配設されているものであるため、溶液(例えば、フッ酸などの酸性溶液)により剥離することによって、回路構成部の金属配線の構造を容易に解析することができる。
このような解析を防止するため、以下のような半導体装置が提案されている(特開平1−165129号公報)。
【0003】
この半導体装置は、図5に示すように、半導体基板に配設された多数の半導体素子が相互に配線されている回路構成部20とこれらを覆う絶縁性保護膜22(例えば、窒化シリコン膜)とを有する。回路構成部20の表面は、機密保護が必要でない領域では保護膜22のみによって覆われており、機密保護が必要な主要部領域では下層保護膜22a、金属膜23及び上層保護膜22bにより順次覆われている。
これにより、保護膜22をエッチングしても、機密保持が必要な領域上では金属膜23が除去されないために、その下の回路構成部20における配線パターン21は露出せず、視認できない。また、この状態で金属膜23をエッチング除去しても、金属膜23と同材料、例えばアルミニウムからなる配線パターン21までも除去され、回路構成部20は解析できない。
【0004】
【発明が解決しようとする課題】
しかし、金属膜23下に下層保護膜22aが存在しているので、金属膜23が露出するまで上層保護膜22bをエッチングした後、保護膜22及び下層保護膜22aをエッチングストッパとして利用して、金属膜23をエッチングすることにより、金属膜23のみを除去することができ、その下に配置する配線パターン21の認識が可能となり、回路の解析が可能となるという問題がある。
本発明は上記課題に鑑みなされたものであり、溶液にてパッケージ、保護膜及び金属配線間の絶縁膜等をエッチングすることによる配線構造の解析を、簡便に防止することができる半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明によれば、最表面が保護膜で被覆され、層間絶縁膜を備えた多層配線構造の半導体装置であって、前記保護膜及び/又は層間絶縁膜が、配線層の上方において、部分的にエッチングレートが大きい材料で形成されてなる半導体装置半導体装置が提供される。
【0006】
【発明の実施の形態】
本発明の半導体装置は、多層配線構造の半導体装置からなる。ここで、多層配線構造の半導体装置とは、通常、半導体基板に、トランジスタ、キャパシタ、抵抗等の素子が形成され、その上に1層目層間絶縁膜、1層目配線、2層目層間絶縁膜…、n層目配線(nは2以上の整数)がこの順に積層されて構成される半導体装置を意味する。また、この半導体装置の最表面は保護膜で被覆されている。
【0007】
この半導体装置においては、配線層の上方において、保護膜及び/又層間絶縁膜が、部分的にエッチングレートが大きい材料で形成されている。ここでの配線層とは、1層目…、n層目のいずれの配線層でもよいが、少なくとも、配線構造の解析を防止したい配線層の上方の一部又は全部を意味する。また、保護膜と層間絶縁膜とは、半導体装置における配線層等を保護し得るとともに、配線層の絶縁性を確保し得るものであれば、材料や機能において特に区別されるものではない。さらに、部分的にエッチングレートが大きい材料とは、一定の条件下で保護膜又は層間絶縁膜のエッチングを行った場合に、保護膜又は層間絶縁膜に対するエッチングレートの大きい材料のエッチング比が2以上、4以上、5以上、10以上、20以上、好ましくは30以上、より好ましくは40以上となるような材料を意味する。例えば、保護膜又は層間絶縁膜のエッチングレートが1〜200nm/分程度、エッチングレートが大きい材料のエッチングレートが100〜600nm/分程度の膜が挙げられる。この場合の材料は、絶縁膜であれば特に限定されるものではなく、保護膜又は層間絶縁膜と同一の材料で異なる膜質のものであってもよいし、異なる材料のものであってもよい。具体的には、保護膜又は層間絶縁膜が熱CVD酸化膜、プラズマCVD酸化膜、プラズマCVD酸窒化膜又はブラズマCVD窒化膜等で形成されており、その膜においてエッチングレートが大きい材料、例えば、SOG膜等が配置している膜が挙げられる。ただし、エッチングレートが異なれば、これらの材料の膜からどのような組み合わせで用いてもよい。なお、エッチングレートが大きい材料膜が形成されてなる保護膜及び/又は層間絶縁膜は、多層配線構造の半導体装置において、層ごとに異なる材料を組み合わせてもよいが、複数層にわたってすべて同じ組み合わせであることが好ましい。エッチングは、酸又はアルカリ溶液を使用したウェットエッチング、RIE法等のドライエッチング等のどのようなエッチング方法、エッチング条件を選択してもよい。
【0008】
エッチングレートが大きい材料で形成する膜は、多層配線構造における配線層の積層数、秘密を保持したい配線構造を有する配線層の位置等によって、保護膜又は層間絶縁膜内における位置、形状、膜厚等を適宜調整することができる。なお、この材料で形成する膜は、保護膜にのみ配置してもよいし、少なくとも1層の層間絶縁膜にのみ配置してもよいし、保護膜と少なくとも1層の層間絶縁膜との双方に配置してもよいし、保護膜とすべての層間絶縁膜とに配置してもよい。好ましくは、秘密を保持したい配線構造を有する配線層より上方の層間絶縁膜と保護膜とに配置されていることである。例えば、半導体装置が2層配線構造を有しており、1層目配線の構造を機密保持したい場合には、保護膜と2層目層間絶縁膜とにエッチングレートが大きい材料を配置することが好ましい。3層配線構造を有しており、1層目配線の構造を機密保持したい場合には、保護膜と3層目及び2層目層間絶縁膜とにエッチングレートの大きい材料を配置することが好ましい。3層配線構造を有しており、2層目配線の構造を機密保持したい場合には、保護膜と3層目層間絶縁膜とにエッチングレートが大きい材料を配置することが好ましい。なお、n層目の配線、つまり最上層の配線の構造を秘密保持したい場合でない場合には、保護膜にはエッチングレートが大きい材料を必ずしも配置しなくてもよい。
【0009】
エッチングレートが大きい材料で形成する膜は、層間絶縁膜及び/又は保護膜において、どのような領域に形成されていてもよい。少なくとも、機密を保持したい配線層の直上の保護膜又は層間絶縁膜の一部又は全領域上に、エッチングレートが大きい材料が配置していることが好ましい。さらに、機密を保持したい配線層より上層のすべての保護膜及び/又は層間絶縁膜の一部又は全領域上に、エッチングレートが大きい材料が配置していることが好ましい。この場合、つまり複数の層間絶縁膜等にエッチングレートが大きい材料が配置される場合には、エッチングレートが大きい材料で形成された領域の少なくとも一部が、半導体装置の上面から見て、複数の層間絶縁膜のすべてにおいてオーバーラップすることが好ましい。
【0010】
保護膜及び層間絶縁膜は、通常、半導体装置において各機能を確保し得るのであれば、どのような膜厚で形成されていてもよい。また、エッチングレートが大きい材料で形成する膜の膜厚は、保護膜又は層間絶縁膜の膜厚よりも薄くても、同等でもよい。これらの膜の膜厚は、材料及び膜質、得ようとする半導体装置の性能等に応じて適宜調整することが好ましく、例えば、保護膜及び/又は層間絶縁膜をエッチング除去する際に、その保護膜及び/又は層間絶縁膜におけるエッチングレートの大きい材料と、配線構造を機密保持したい配線層の一部又は全部を腐食し得るように、保護膜及び/又は層間絶縁膜、エッチングレートの大きい材料膜の膜厚を設定することが好ましい。また、保護膜及び/又は層間絶縁膜をエッチング除去する際に、その保護膜及び/又は層間絶縁膜におけるエッチングレートの大きい材料と、その下層の層間絶縁膜(1層でも、2層以上でもよい)のエッチングレートの大きい材料とがエッチング除去されるように、さらには、配線構造を機密保持したい配線層の一部又は全部を腐食し得るように、各膜の膜厚が設定されていることが好ましい。つまり、保護膜及び/又は層間絶縁膜をエッチング除去した場合に、機密保持したい配線層の配線構造が視認できないように、この配線層の上方に存在するエッチングレートの大きな材料からなる膜がほぼ全部エッチング除去され、さらに機密保持したい配線層の一部又は全部が腐食されるような膜厚に、各膜の膜厚が設定されていることが好ましい。
【0011】
本発明の半導体装置においては、多層配線構造を構成する配線層は、通常の導電性材料を用いて形成するものであれば、どのような形状、膜厚で形成されていてもよい。例えば、アルミニウム、銅、白金、金、ニッケル、チタン、タンタル、タングステン、コバルト等の金属又は合金、抵抗率を小さくした半導体薄膜又は合金等の単層膜、積層膜で形成することができる。
なお、上記のようなエッチングレートが大きい材料で形成された層間絶縁膜及び/又は保護膜は、同一種類の動作を行うデバイスにおいて使用する場合には、エッチングレートの大きい材料を、デバイスごとに種々の異なるパターンで配置することが好ましい。
【0012】
以下に、本発明の半導体装置の実施の形態を図面に基づいて説明する。
図1は、耐タンパ性の層間絶縁膜を備えた多層配線構造の半導体装置である。この半導体装置は、トランジスタ等の素子が形成されたシリコン基板1上に、第1層間絶縁膜2、1層目配線3、第2層間絶縁膜4、2層目配線6、第3層間絶縁膜7、3層目配線9、第4絶縁膜10、下及び上層保護膜12及び13が、この順に形成されている。第2層間絶縁膜4内であって、1層目配線3の構造の秘密を保持したい領域の直上には、エッチングレートが大きい材料からなる第2膜5が配置しており、第3層間絶縁膜7内の一部の領域に、第2膜5にオーバーラップするように、エッチングレートが大きい材料からなる第3膜8が配置しており、第4絶縁膜10内であって、第2膜5にオーバーラップする領域と、3層目配線9の一部の領域の直上とに、第4膜11が配置している。
【0013】
このような半導体装置は、以下の方法によって製造することができる。
まず、図2(a)に示すように、シリコン基板1上に、通常の手順に従ってMOSトランジスタ等の半導体素子を形成し、得られたシリコン基板1上全面にCVD(Chemical Vapor Deposition)法により第1層間絶縁膜2を所定の厚さ堆積させ、所定の位置にコンタクトホールを開口し、このコンタクトホールを含む第1層間絶縁膜2上に第1導電膜を形成し、所望の形状にパターニングして1層目配線3を形成する。コンタクトホールの形成は、半導体集積回路の製造工程で通常用いられている方法及び条件で行うことができる。また、1層目配線3は、膜厚310nm程度のTiW膜と、600nm程度のAlSi膜との積層膜で形成する。これにより、各素子間の配線が行われる。
【0014】
次いで、図2(b)に示すように、1層目配線3を含むシリコン基板1上全面に、プラズマCVD法により2000nm程度のシリコン酸化膜を堆積させ、1層目配線3による凸凹を平坦化するためにCMP法(Chemical Mechanical Polishing)によってシリコン酸化膜を800nm程度研磨し、膜厚1200nm程度の第2層間絶縁膜4を形成する。そして、フォトリソグラフィ及びエッチング工程により、機密保護が必要な領域における第2層間絶縁膜4にホールを形成する。この際のホールは、第2層間絶縁膜4の全膜厚と同程度の深さで形成してもよいし、1層目配線3の上面に至る程度の深さで形成してもよい。
【0015】
続いて、図3(c)に示すように、SOG(Spin on Glass)法によって第2膜5を積層し、その表面を平坦化して、第2層間絶縁膜4のホールに第2膜5を埋め込む。SOG法は、流動性の絶縁膜を、スピンコートにより簡便に形成することができ、凸部よりも凹部に厚膜で形成することができるため、平坦化にとっては有利な方法である。第2層間絶縁膜4及び第2膜5は、いずれもSiO2を主成分とした絶縁膜であるが、絶縁膜中に含まれる水分や膜の緻密さにより、酸性薬液(例えば、HF等)によるエッチングレートが異なる。つまり、第2層間絶縁膜4では、10:1のバッファードフッ酸溶液(水:BHF=10:1)で100〜200nm/分程度のエッチングレートであり、第2膜5では、10:1のBHFで400〜500nm/分程度のエッチングレートである。
【0016】
次に、図3(d)に示すように、第2層間絶縁膜4の所定の位置に、1層目配線3で形成した配線同士の接続等のために、ビアホールを形成する。ビアホールは、コンタクトホールと同様の方法で形成することができる。ビアホールを含む第2層間絶縁膜4及び第2膜5上に、第2導電膜を形成し、所望の形状にパターニングして、2層目配線6を形成する。2層目配線6は、1層目配線3と同様の積層膜で形成する。
【0017】
続いて、図3(e)に示すように、2層目配線6を含むシリコン基板1上全面に、プラズマCVD法により2000nm程度のシリコン酸化膜を堆積させ、その表面をCMP法によって研磨することによって膜厚1200nm程度の第3層間絶縁膜7を形成する。そして、フォトリソグラフ及びエッチング工程により、下層の機密保持が必要な領域の一部に接するように、第3層間絶縁膜7にホールを形成する。ホールを含む第3層間絶縁膜7上に、SOG法によって第3膜8を積層し、その表面を平坦化して、第3層間絶縁膜7のホールに第3膜8を埋め込む。
その後、図4(f)に示すように、第3層間絶縁膜7における所定の位置にビアホールを形成し、ビアホールを含む第3膜8上に、第3導電膜を形成し、所望の形状にパターニングして、3層目配線9を形成する。3層目配線9は、1層目配線3と同様の積層膜で形成する。
【0018】
続いて、図4(g)に示すように、3層目配線9を含むシリコン基板1上全面に、プラズマCVD法により1000nm程度のシリコン窒化膜からなる第4絶縁膜10を形成し、機密保護が必要な領域(3層目配線9の領域)上の一部及び下層の機密保持が必要な領域に接するように、第4絶縁膜10にホールを形成する。ホールを含む第4絶縁膜10上に、SOG法によって第4膜11を積層し、その表面を平坦化して、第4絶縁膜10のホールに第4膜11を埋め込む。第4絶縁膜10及び第4膜11は、絶縁膜中に含まれる水分や膜の緻密さにより、酸性薬液(例えば、HF等)によるエッチングレートが異なる。つまり、第4絶縁膜10では、10:1のBHFで10nm/分程度のエッチングレートであり、第4膜11では、10:1のBHFで400nm/分程度のエッチングレートである。
【0019】
その後、下層保護膜12を、プラズマCVD法による膜厚200nm程度のシリコン窒化膜により形成し、その上に、上層保護膜13として熱CVD法による膜厚20000nm程度のPSG膜を形成し、図1に示す半導体装置を作製する。これらの下及び上層保護膜12、13は、外部からの不純物の混入防止や耐腐食性向上のために採用する。
このように、エッチングレートの異なる絶縁膜を組み合わせて形成したデバイスを10:1のBHF薬液で処理する場合、3層目配線9は耐酸性がなく、容易に腐食されるが、上層保護膜13、下層保護膜12を除去することにより、視認が可能である。
【0020】
2層目配線6及び1層目配線3を視認する場合、さらに第4膜11、第4絶縁膜10及び3層目配線9を剥離することが必要である。
したがって、まず、第4膜11と第4絶縁膜10との表面が露出する状態まで水平方向に均等にエッチングする。
次に、第4膜11と第4絶縁膜10とを10:1のBHFによってエッチングする。この際のエッチング時間は、エッチングレートの小さい第4絶縁膜10が完全に除去されるように設定することを要し、そのエッチング時間は、1000nm/(10nm/分)=100分となる。
【0021】
しかし、第4絶縁膜10を100分間エッチングしている間、エッチングレートが400nm/分程度である絶縁膜、第4膜11、第3膜8及び第2膜5はすべて除去されるとともに、さらに、1層目配線3も腐食される。そのため、2層目配線6及び1層目配線3のパターン解析はできなくなる。
つまり、同一層において、層間絶縁膜をエッチングレートの異なる複数の材料で形成することにより、絶縁膜の材料ごとのエッチングレートの差を利用して、各層における層間絶縁膜の材料ごとのパターン形状と、機密保持が必要な金属配線パターンまでの絶縁膜の膜厚とを自由に設定することができ、これによって、最上層からの段階的な層間絶縁膜等の剥離による不正な金属配線パターンの解析を防止することができる。
また、上記で説明したパターニングは、回路ロジックとは無関係であるため、同一種類の動作をする集積回路であっても、自由なパターニングが可能であり、不正な解析をより複雑に防止することが可能となる。
【0022】
【発明の効果】
本発明によれば、多層配線構造を有する半導体装置において、配線構造の解析を防止したい配線層の上方に存在する保護膜及び層間絶縁膜を他の部分のよりエッチングレートが大きい材料で形成することにより、つまり、エッチングレートの異なる材料を所望のパターンで、保護膜及び/又は層間絶縁膜内に配置するという簡便な方法により、ウェットエッチングを利用したパッケージ、保護膜、層間絶縁膜等の剥離による配線構造の解析を有効に防止し、半導体装置の配線構造の機密保持を確保することができる耐タンパ性の半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施の形態を示す要部の概略断面図である。
【図2】図1の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図3】図1の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図4】図1の半導体装置の製造工程を説明するための要部の概略断面工程図である。
【図5】従来の半導体装置を示す要部の概略断面工程図である。
【符号の説明】
1 シリコン基板
2 第1層間絶縁膜
3 1層目配線
4 第2層間絶縁膜
5 第2膜
6 2層目配線
7 第3層間絶縁膜
8 第3膜
9 3層目配線
10 第4絶縁膜
11 第4膜
12 下層保護膜
13 上層保護膜
Claims (3)
- 最表面が保護膜で被覆され、層間絶縁膜を備え、少なくとも上層配線層と下層配線層とを含む多層配線構造の半導体装置であって、下層配線層上の少なくとも一部の領域の層間絶縁膜が、上層配線層の存在する領域と存在しない領域とを備え、存在しない領域の層間絶縁膜が、存在する領域の層間絶縁膜に対してエッチングレートが大きい材料からなる箇所を、少なくとも機密保持したい下層配線層表面上に備える半導体装置。
- 前記半導体装置が、機密保持したい配線層の少なくとも一部の領域における前記配線層表面上の前記保護膜及び前記層間絶縁膜のいずれもが、他の領域の前記保護膜および前記層間絶縁膜に対してエッチングレートが大きい同一材料で形成されている請求項1に記載の半導体装置。
- 前記保護膜及び/又は前記層間絶縁膜が、熱CVD酸化膜、プラズマCVD酸化膜、プラズマCVD酸窒化膜又はブラズマCVD窒化膜で形成され、前記エッチングレートの大きい材料が、SOG膜である請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237994A JP4113692B2 (ja) | 2001-08-06 | 2001-08-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237994A JP4113692B2 (ja) | 2001-08-06 | 2001-08-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051537A JP2003051537A (ja) | 2003-02-21 |
JP4113692B2 true JP4113692B2 (ja) | 2008-07-09 |
Family
ID=19068987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001237994A Expired - Fee Related JP4113692B2 (ja) | 2001-08-06 | 2001-08-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113692B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3057392A1 (fr) * | 2016-10-11 | 2018-04-13 | Stmicroelectronics (Crolles 2) Sas | Puce de circuit integre renforcee contre des attaques face avant |
-
2001
- 2001-08-06 JP JP2001237994A patent/JP4113692B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003051537A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
JPS5982746A (ja) | 半導体装置の電極配線方法 | |
US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
JP2003060036A (ja) | 半導体装置およびその製造方法 | |
JPH0897283A (ja) | 半導体装置の製造方法 | |
JP3468188B2 (ja) | 半導体装置とその製法 | |
US20070082475A1 (en) | Method for forming bonding pad and semiconductor device having the bonding pad formed thereby | |
JP2616227B2 (ja) | 半導体装置 | |
US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
US7199042B2 (en) | Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device | |
JP4113692B2 (ja) | 半導体装置 | |
JP2004247522A (ja) | 半導体装置及びその製造方法 | |
US20070057376A1 (en) | Semiconductor device and method for fabricating the same | |
JPH04355951A (ja) | 半導体装置及びその製造方法 | |
JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
US11901318B2 (en) | Integrated circuit structure and fabrication method thereof | |
JP2006216728A (ja) | 半導体装置およびその製造方法 | |
JPH0697299A (ja) | 半導体装置 | |
KR100929424B1 (ko) | 반도체 소자의 패드 형성방법 | |
KR0167291B1 (ko) | 반도체소자의 전극배선 | |
KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
JPH05175196A (ja) | 半導体装置の配線構造 | |
JP3988690B2 (ja) | 半導体装置とその製法 | |
JPS60187039A (ja) | 多層配線部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |