JP4107932B2 - 電子部品実装装置の製造方法 - Google Patents

電子部品実装装置の製造方法 Download PDF

Info

Publication number
JP4107932B2
JP4107932B2 JP2002290544A JP2002290544A JP4107932B2 JP 4107932 B2 JP4107932 B2 JP 4107932B2 JP 2002290544 A JP2002290544 A JP 2002290544A JP 2002290544 A JP2002290544 A JP 2002290544A JP 4107932 B2 JP4107932 B2 JP 4107932B2
Authority
JP
Japan
Prior art keywords
electronic component
resin layer
insulating resin
wiring
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002290544A
Other languages
English (en)
Other versions
JP2004128230A (ja
Inventor
唯知 須賀
洋 大平
健治 大澤
朝雄 飯島
Original Assignee
唯知 須賀
テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 唯知 須賀, テセラ・インターコネクト・マテリアルズ,インコーポレイテッド filed Critical 唯知 須賀
Priority to JP2002290544A priority Critical patent/JP4107932B2/ja
Publication of JP2004128230A publication Critical patent/JP2004128230A/ja
Application granted granted Critical
Publication of JP4107932B2 publication Critical patent/JP4107932B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品実装装置の製造方法に関する。
【0002】
【従来の技術】
各種電子部品、例えば抵抗素子、誘導素子或いは容量素子、整流素子(ダイオード)等の受動素子、或いは増幅素子(トランジスタ等)、半導体集積回路素子(IC)は、従来、プリント配線基板の一方又は両方の主面の配線膜に電極を半田付け等でボンディングするというような方法により搭載され、そのプリント配線基板が各種電子機器その他の機器類等に取り付けられるのが普通であった。
【0003】
しかし、各種電子機器その他の機器類は小型化、多機能化の要求が強くなる一方であり、そのような要求に応えるには、電子部品の搭載密度を高める必要があるが、単にプリント配線基板の一方又は両方の主面の配線膜に電子部品の電極を半田付け等ボンディングするというような電子部品の搭載方法では、電子部品の搭載密度を高めることには大きな制約があり、電子部品の搭載密度を高める要求に充分に応えることが難しいのが実情である。
【0004】
そして、電子部品の搭載密度を高めるという要求に応えることができないことは、単に、それを用いる電子機器等の機器類の小型化、高機能化に寄与できないと言う問題をもたらすのみならず、電子部品及びプリント配線基板の配線からなる電子回路の電気的特性、例えば高周波特性、高速性の向上という要求にも応えることが難しいという問題ももたらす。
【0005】
即ち、電子部品、特にICは種々の技術開発により極めて高周波数特性、高速性の向上が進んでいるが、それをプリント配線基板に高密度の搭載できないが故に、配線長が長くなり、寄生抵抗、寄生容量、寄生誘導が大きくなり、折角のICの優れた電気的特性がプリント配線基板への搭載によって大きく損なわれてしまうという問題があったのである。
【0006】
そのため、電子部品の高密度搭載のための各種試みが行われた。図14はそのような試みの一例を工程順に示す断面図である。
(A)図14(A)に示すように、ICサポート板aを用意し、その上に所定の位置関係で複数の電子部品、例えばICb、b、・・・を配置する。
【0007】
(B)次に、図14(B)に示すように、絶縁性樹脂cを、上記ICサポート板a上に上記ICb、b、・・・を覆うように圧着する。これにより、ICb、b、・・・を絶縁性樹脂cで封止した状態にする。
(C)次に、図14(C)に示すように、上記ICサポート板aを取り外す。
【0008】
(D)次に、図14(D)に示すように、上記絶縁性樹脂c及びICb、b、・・・のICサポート板aを取り外すことにより露出した表面に銅箔dをスパッタリング或いはメッキ等により形成する。
(E)次に、上記銅箔dをパターニング(選択的エッチング)することにより、図14(E)に示すように、配線膜e、e、・・・を形成する。
【0009】
このような技術によれば、プリント配線基板の本体を成す絶縁層に相当する絶縁樹脂層c内にICb、b、・・・を埋め込むことができ、その分、小型化、高集積化を図ることができる。また、高密度実装ができるが故に、ICb、b、・・・相互間、或いは外部と各ICb、b・・・間を結ぶ配線の長さを比較的短くできるので、実装した状態におけるICb、b、・・・及び配線からなる回路の各種電気的特性、例えば高周波特性、高速性を改善することができるという利点があった。
【0010】
【発明が解決しようとする課題】
しかしながら、図14に示す従来技術には下記の問題があった。
第1の問題は、配線膜e、e、・・・が、ICbと絶縁樹脂層cとの境界の近傍にあたる部分[図14(E)のf参照]にて断線が生じ易いという問題である。これは、ICbと絶縁樹脂層cとの熱膨張係数が異なることから製造過程における、或いは使用時における温度変化により熱応力が配線膜e、e、・・・の上記fの部分に生じることに起因すると考えられる。
【0011】
第2の問題は、ICサポート板a上に置いたICb、b、・・・が位置ずれし易く、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しく、不良品が生じ易いという問題である。
即ち、ICサポート板a上に各ICb、b、・・・を所定の位置関係に精確に置くことは現在の技術では可能ではあるが、しかし、その位置決めされたICb、b、・・・を絶縁樹脂層cで樹脂封止するまで各ICb、b、・・・の位置をICサポート板a上にて動かないように保つ有効な手段がなく、また、絶縁樹脂層cで樹脂封止する過程でもICb、b、・・・の位置がずれる可能性がある。従って、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しいという問題が生じるのである。
【0012】
第3の問題は、配線膜e、e、・・・を形成すべく、銅箔dを選択的にエッチングするときに、エッチング液がICbと絶縁樹脂層cとの境界に染み込み易く、染みこんだ場合、封止効果が低下し信頼性が低くなるおそれがあるという問題である。
これは、電子部品実装装置としての信頼性を低くする大きな要因となるので、看過できない問題である。
【0013】
第4の問題は、より一層の多層配線化が難しいという問題である。電子部品実装装置にはより一層の高集積化、高密度化が要求され、それに応えるには電子部品実装装置の多層配線化が有効と思われるが、上記従来技術によれば、多層配線化が難しく、より一層の高集積化、高密度化の要求に応える可能性が低いのである。
【0014】
本発明はこのような問題点を解決すべく為されたものであり、電子部品の実装密度を高くし、配線長を短くして高周波特性、高速性等の特性を高くし、且つ信頼度を高くし、更に、ベアのICの損傷を伴うことなくICの実装ができる電子部品実装装置の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
請求項1の電子部品実装装置の製造方法は、金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材へ取り付け、上記金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、上記層間絶縁樹脂層の上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成する電子部品実装装置の製造方法であって、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、更に、フィルム状の樹脂からなる該層間絶縁樹脂層の前記電子部品と対応する部分を切り欠いておき、これを、前記金属部材のバンプ形成面に、その切り欠いた部分が上記電子部品に整合するように位置合わせして重ねた状態で加熱処理することにより、前記金属部材の上記金属箔を露出させつつ上記電子部品をその配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層の形成を行うことを特徴とする。
【0016】
請求項2の電子部品実装装置の製造方法は、請求項1の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくことを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明を図示実施の形態例に従って詳細に説明する。
【0018】
(第1の実施の形態例)
図1(A)〜(G)は本発明に係る電子部品実装装置の第1の実施の形態例の製造方法を工程順に示す断面図である。以下にこの製造方法について説明する。
(A)図1(A)に示すように、配線膜となる銅箔2の一方の主面に略コニーデ状の層間接続用のバンプ4、4、・・・を形成した金属部材5を用意する。
【0019】
該部材5は例えば配線膜となる薄い銅層と、エッチングバリアとなる更に薄い例えばニッケル層と、バンプとなる比較的厚い銅層を積層した三層構造の金属板を用意し、そのバンプとなる比較的厚い銅層を選択的にエッチングすることによりバンプを形成し、その後、該バンプをマスクとしてニッケル膜をエッチングすることにより形成することができる。尚、このニッケル膜はバンプを形成するエッチングの際にエッチングバリアとして配線膜となる銅膜のエッチングを阻んだものであるが、もうその役割を終え、しかも今はバンプ間を相互にショートする存在なのでここで除去するのである。
また、該部材5は、層構造の銅板を一方の主面側から選択的にハーフエッチング(銅板の板厚より適宜薄い深さのエッチング)をすること等によっても形成することができ、その形成方法には種々のものが考えられ得る。
【0020】
(B)次に、図1(B)に示すように、ベアのIC(半導体集積回路素子)6を、その各電極8、8、・・・がそれに対応するバンプ4、4、・・・の頂部上に位置するように位置決めし、その各電極8、8、・・・とバンプ4、4、・・・とを接合する。そのベアのIC6の金属部材5への位置決めは例えばチップマウンタにより極めて精確に行うことができる。
(C)次に、図1(C)に示すように、上記金属部材5のバンプ4、4、・・・側の面に層間絶縁樹脂層10を上記ベアIC6を完全に封止するように圧着形成する。
【0021】
(D)次に、図1(D)に示すように、上記層間絶縁樹脂層10の主面上に配線膜となる銅箔12を接着する。
(E)次に、図1(E)に示すように、上記銅箔2、12を含め上記層間絶縁樹脂層10を貫通する貫通孔14を形成する。該貫通孔14は層間接続用のスルーホールとなるものである。
(F)次に、図1(F)に示すように、上記貫通孔14内面に金属からなる層間接続用導電層16を形成する。この形成は、例えば無電解メッキ処理と電解メッキ処理を施すことにより容易に為すことができる。
【0022】
(G)次に、銅箔2、12に対する選択的エッチング処理を同時又は所定の順序で施すことにより配線膜2a、2a、・・・、12a、12a、・・・を形成し、その後、配線膜2a、2a、・・・、12a、12a、・・・に電子部品18、18、・・・の電極を接続することにより電子部品18、18、・・・を搭載する。図1(G)は電子部品の搭載後の状態を示す。この図1(G)における、20が本発明に係る電子部品実装装置の第1の実施の形態例を示す。尚、本実施の形態例では、両面に電子部品18が搭載されていたが、片面のみに電子部品18を搭載するようにしても良い。
【0023】
このような電子部品実装装置20は、基板本体を構成する層間絶縁樹脂層10内にIC6を封止することができるので、回路の集積密度を顕著に高めることができる。従って、従来のプリント配線基板の一方乃至双方の両主面に部材を取り付けるタイプのものに比較して顕著に回路の集積密度を高めることができる。
そして、集積密度を高めることができることから、電子部品間の間隔をより短くすることが可能となり、延いては、電子部品間を互いに接続する配線膜の長さ(配線長)を短くすることが可能となり、延いては、高周波数特性、高速性を高め、性能の向上を図ることができる。
【0024】
そして、ベアのIC6を例えばベアマウンタ等により精確に位置決めしたら直ぐにその電極8と金属部材5のバンプ4、4、・・・とを接続して位置関係を強固に固定し、その後、その位置関係を強固に固定した状態で層間絶縁樹脂層10を形成してそのIC6を封止するので、図14に示す従来例におけるような、ICb、b、・・・が、サポート板a上に位置決めされた後、樹脂cが形成されそれにより封止されるまでの間に位置ずれを生じるというおそれは、ない。
【0025】
また、図14に示す従来例によれば、樹脂cとICbとの熱膨張係数の違いにより、配線膜e、e、・・・の樹脂cとICbとの境界部分f、f、・・・に熱応力による断線等が生じ易いという問題があるが、本実施の形態例20によれば、IC6が樹脂10中に深く埋もれており、配線膜12a、12a、・・・に樹脂10とIC6との熱膨張係数の違いによる熱応力が加わるおそれがなく、そのような問題は生じ得ない。
また、図14に示す従来例によれば、銅箔dを選択的にエッチングすることにより配線膜e、e、・・・を形成する際に、樹脂cとICbとの境界に沿ってエッチング液が浸透してしまい、封止効果が低減するおそれがあるが、本実施の形態例20によれば、樹脂10とIC6との境界が樹脂10外部に露出していないので、銅箔2、12を選択的にエッチングするときにエッチング液が樹脂10とIC6との境界に沿って樹脂10内に深く浸透するおそれもない。
【0026】
(第1の変形例)
図2(A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。
(A)銅箔2の一方の主面にバンプ4、4、・・・を形成した金属部材5のバンプ形成側の面に、図2(A)に示すように、バンプ4の高さよりも薄いバンプ保護絶縁樹脂層10aを形成する。
(B)その後、図2(B)に示すように、各バンプ4、4、・・・の露出した頂部にベアのIC6の各電極8、8、・・・を接続する。
【0027】
その後は、図1に示した製造方法と同じ工程を行う。
この第1の変形例によれば、微細なるが故に折れたり曲がったりし易いバンプ4、4、・・・がIC6搭載前に或いは搭載の際に折れたり、曲がったりすることを層間絶縁樹脂層10aにより防止することができ、延いては、不良率の低減、信頼性の向上を図ることができる。
【0028】
(第2の変形例)
図3(A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。
(A)金属部材5にIC6を搭載した後、図3(A)に示すように、層間絶縁樹脂層として、IC6を逃げる逃げ孔10hを有するフィルム状の樹脂10を用意し、その逃げ孔10hがIC6と位置整合するようにその樹脂10を金属部材5上に臨ませる。尚、金属部材5はバンプ4の高さより薄いバンプ保護絶縁樹脂層10aが形成されていてもいなくても良い。
【0029】
(B)次に、図3(B)に示すように、層間絶縁樹脂層10を金属部材5のバンプ形成面上に位置させる。
(C)その後、圧着処理すると、圧着処理により生じた層間絶縁樹脂層10の流動性により、図3(C)に示すように、IC6を覆った状態になり、硬化すると封止した状態になる。
【0030】
その後は、図1に示した製造方法と同じ工程を経て電子部品実装装置20を得る。
このような変形例によれば、層間絶縁樹脂層10を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのIC6が損傷を受けるおそれをなくすことができる。
【0031】
(第2の実施の形態例)
図4は本発明に係る電子部品実装装置の第2の実施の形態例20aを示す断面図である。本実施の形態例20aは、同じ領域内に2個のベアIC6、6が背中合わせの向きで上下に離間して重なるように層間絶縁樹脂層10内に封止されるように集積度を高めた点で図1(G)に示す電子部品実装装置20と異なっている。これにより電子部品実装装置の単位専有面積当たりの回路の集積度を略倍増することができる。
【0032】
図5(A)〜(C)は図4に示した電子部品実装装置20aの製造方法の要部を工程順に示す断面図である。
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。図5(A)はその状態を示す。
【0033】
(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。図5(B)はその封止された状態を示す。
【0034】
(C)次に、図5(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。その後は、例えば図1に示す製造方法と同じ工程を行う。すると、図4に示す電子部品実装装置20aが出来上がる。
【0035】
(第1の変形例)
図6は図4に示した電子部品実装装置の第1の変形例20bを示す断面図である。本変形例20aは、図4に示した電子部品実装装置20bとは、一つの領域内に存するIC6は一個であり、上面(反電極側の面)が上向きに搭載されたIC6aと下面(電極側の面)が上向きに搭載されたIC6bを有するように層間絶縁樹脂層10に封止してなる点で異なる。このようにすれば、電子部品実装装置の単位専有面積当たりの回路の集積度を高めることは必ずしもできないが、IC6aの電極が下側の配線膜と多く接続され、IC6bの電極が上側の配線膜と多く接続される場合には比較的配線長を短くしつつ多くのIC6を搭載することができ、配線長が全体的に長くならないようにすることが容易に為し得る。
【0036】
図7(A)〜(C)は図6に示した電子部品実装装置20bの製造方法の要部を工程順に示す断面図である。
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。図7(A)はその状態を示す。
【0037】
(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。図7(B)はその封止された状態を示す。
【0038】
(C)次に、図7(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。その後は、例えば図1に示す製造方法と同じ工程を行う。すると、図6に示す電子部品実装装置20bが出来上がる。
【0039】
(第3の実施の形態例)
図8は本発明に係る電子部品実装装置の第3の実施の形態例を示す断面図である。本実施の形態例20cは層間絶縁樹脂層10の両面の配線膜間をスルーホールによってではなく、バンプ24、24・・・によって電気的に接続するようにしたものであり、貫通孔を形成し、無電解メッキ、電解メッキを形成するという面倒な工程を経ることなく層間接続するようにすることができるという利点を有する。18は一方の主面に搭載された電子部品である。本実施の形態例20cにおいては一方の主面のみに形成されているが、双方の主面に搭載するようにしても良いことは言うまでもない。
【0040】
図9(A)、(B)は図8に示す電子部品実装装置20cの製造方法の要部を工程順に示す断面図である。
(A)図9(A)に示すように、バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5aと、層間絶縁樹脂層10の厚さと同じ高さの層間接続用バンプ24、24、・・・を銅箔2の一方の主面に形成し、そのバンプ24形成面に層間絶縁樹脂層10を形成した金属部材5cを用意し、該金属部材5cを、そのバンプ24形成面が金属部材5aのバンプ4形成面に所定の位置関係になるように位置決めして臨ませる。図9(A)はその位置決めして臨ませた状態を示す。
【0041】
(B)次に、図9(B)に示すように、層間絶縁樹脂層10に対する加熱処理を施して軟化させながら金属部材5aを金属部材5cに近接させ、バンプ24、24、・・・が金属部材5a銅箔2に接続され、その層間絶縁樹脂層10によってベアのIC6、6、・・が封止され、金属部材5a及び5cの銅箔2・2間が絶縁された状態にする。
その後は、上下両面の銅箔2、2をパターニングして配線膜を形成し、更に、必要な電子部品18の搭載を行う。すると、図8に示す電子部品実装装置20cが出来上がる。
【0042】
(他の各種変形例)
尚、上記本発明に係る電子部品実装装置の第1乃至第3各実施の形態例20、20a〜20cにおいて、バンプ4、4、・・・とベアのIC6、6、・・・の電極8、8、・・・との接続が不可欠であるが、その接続において、そのバンプ4、4、・・・と電極8、8、・・・との間にACF等の異方性導電膜を介在させるようにしても良い。
また、バンプ4、4、・・・と電極8、8、・・・との接続は、ベアのIC6をチップマウンタにより位置決めし、その状態で適宜加圧することにより行うことができるが、その際に、超音波振動を加えるようにすると、接続性をより良好にすることができる。
【0043】
更に、接続工程の直前に例えばチャンバー内にてバンプ4、4、・・・及び電極8、8、・・・の表面をクリーンにする処理をし、その後、上記接続をするようにすると、低い加圧力で良好な接続ができる。
更にまた、上記各種実施の形態例において、層間絶縁樹脂層10の一方の主面或いは双方の主面上に、厚膜或いは薄膜による抵抗素子、容量素子或いは誘導素子を形成するようにしても良いことは言うまでもない。抵抗素子は、例えば銅箔として若干比抵抗の大きなものを用い、パターニングにより細くて長い(例えばジグザグ状にパターニングすることにより配線膜を長くする。)配線膜部分を形成することにより得ることができる。
【0044】
また、容量素子は、薄膜或いは厚膜により例えば銅箔による下側電極を形成し、その下側電極を比較的誘電率の高い絶縁層により覆い、該絶縁層上に該下側電極とと対向する上側電極を形成することにより得ることができる。また、誘導素子は、厚膜又は薄膜により例えば渦巻き状のパターンを形成し、更に、絶縁膜として例えばセラミック粒子を含有した比較的透磁率の高い膜をその渦巻き状の膜間に介在するように形成することによっても得ることができる。
【0045】
(第4の実施の形態例)
図10(A)〜(D)は本発明に係る第4の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。本実施の形態例は、後述する第5、第6の実施の形態例と同様に、半導体ウェハの状態で配線部分等との組付けをめるという点で、上述した第1乃至第3の実施の形態例とは異なり、製造効率を高めることができるという利点を有し、また、第1乃至第3の実施の形態例が図14に示した従来例と比較して優れた各利点も有する。
【0046】
(A)図10(A)に示すように、銅箔52の一方の主表面に銅からなるバンプ54を形成した配線部分56の該バンプ54側の面に層間絶縁樹脂層58を該バンプ54、54、・・・に貫通されるようにして形成したものと、半導体ウェハ60を用意する。配線部分56は、複数の電子部品実装装置分の配線部分を一体に形成したものであり、また、半導体ウェハ60も複数の電子部品実装装置分のICを一体に形成したものである。
【0047】
(B)次に、図10(B)に示すように、上記配線部分56の各バンプ54、54、・・・を、上記半導体ウェハ60の各電極に接続する。
(C)次に、図10(C)に示すように、上記銅箔52を選択的にエッチングすることにより配線膜52a、52、・・・を形成する。
【0048】
(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58及び配線部分56をカットすることにより、個々の電子部品実装装置62、62、・・・に分離する。
この電子部品実装装置62が本発明電子部品実装装置の実施の形態例の一つである。
このような実施の形態例によれば、電子部品であるIC60の電極と配線を直接接続するのではなく、バンプ58を介して接続するので、層間絶縁樹脂層58とIC60との熱膨張係数に違いがあってもその違いによる熱応力が配線に生じるおそれがなく、延いては配線の断線のおそれをなくすことができる。
【0049】
更には、IC60の電極と配線を直接接続する構造ではなく、バンプ58を介して接続するので、配線形成の際に、IC60と層間絶縁樹脂層58との境界が外部に露出していない。従って、配線形成の際にIC60と層間絶縁樹脂層58との境界を通じてエッチング液が該樹脂層58内部に侵入して封止効果が低下するおそれがなく、信頼度、耐久性が損なわれるおそれがない。
また、半導体ウェハ60単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができる。
【0050】
図11(A)〜(D)は本発明に係る第5の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
(A)図10(A)、(B)に示したと同様の工程で、銅箔52のバンプ54、54、・・・を半導体ウェハ60の各電極に接続した状態を形成する。図11(A)はその状態を示す。
【0051】
(B)次に、上記銅箔52を選択的にエッチングすることにより、図11(B)に示すように、配線膜52a、52a、・・・を形成し、それに、図10(A)に示す配線部分と同様の構造の別の部材である配線部分56を用意し、図11(B)に示すように、その各バンプ54、54、・・・が対応する上記配線膜52a、52a、・・・と対向するように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56を、これのバンプ54、54、・・・に貫通された状態の層間絶縁樹脂層58を介して臨ませる。
【0052】
(C)次に、図11(C)に示すように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56のバンプ54、54、・・・を接続し、その後、その配線部分56の銅箔52を選択的にエッチングすることにより配線膜52aを形成する。
(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58、58及び配線部分56、56をカットすることにより、個々の電子部品実装装置62a、62a、・・・に分離する。
この分離された各電子部品実装装置62aも本発明に係る電子部品実装装置の実施の別の形態例である。
【0053】
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、配線部分56の銅箔52から形成された配線膜52aを複数層に形成することができ、例えば、第2層目の配線膜52a、52a、・・・によって一つのIC60aの電極相互の電気的接続を成すことが可能であり、IC60a内の一部の配線を配線部分56の配線膜52aに委ねることができ、IC60aの、或いは電子部品実装装置62aの設計の自由度を高めることができる。
【0054】
図12(A)〜(E)及び図13(F)、(G)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)を順に示す断面図である。
(A)銅箔52の一方の主面にバンプ(第1のバンプ)54、54、・・・を形成した配線部分(第1の配線部分)56を用意し、そのバンプ54形成面に、層間絶縁樹脂層58を各バンプ54、54、・・・に貫通された状態で形成する。図12(A)はその層間絶縁樹脂層54形成後の状態を示す
【0055】
(B)次に、上記バンプ(第1のバンプ)54、54、・・・に電子部品64、64、・・・の電極を接続することにより、図12(B)に示すように、配線部分(第1の配線部分)56に電子部品実装装置複数個分の電子部品64、64、・・・を搭載する。
(C)次に、図12(C)に示すように、上記電子部品64、64、・・・を搭載した配線部分56の電子部品64搭載側に、層間絶縁樹脂層72を介して、別の配線部分(第2の配線部分)66を臨ませる。
【0055】
該配線部分66は銅箔68の一方の主面にバンプ(第2のバンプ)70、70、・・・を形成したもので、該バンプ70、70、・・・は上記第1の配線部分56のバンプ(第1のバンプ)54よりも長さ(高さ)が電子部品64の厚さ以上長い(高い)。バンプ70、70、・・・は、配線部分56のバンプ54、54、・・・及びそれに電極が接続されて搭載された上記電子部品64と位置が逸れるように位置設定されている。そして、各バンプ70、70、・・・が配線部分56の電子部品64搭載側の面を向き、配線部分56・66間に層間絶縁樹脂層72が介在し、該配線部分56・66を位置合わせした状態で、配線部分56に配線部分66を臨ませるのである。
【0056】
(D)次に、図12(D)に示すように、層間絶縁樹脂層72を上記各第2のバンプ70、70、・・・で貫通しつつ、該バンプ70、70、・・・の先端が配線部分56の銅箔52のバンプ(第1のバンプ)形成面に接続させることにより、二つの配線部分56・66を一体化する。72はその二つの配線部分56・66の銅箔52・68間の層間絶縁樹脂層72・58が互いに溶融してできた層間絶縁樹脂層で、銅箔52・68間において、バンプ70・54及び電子部品64相互間を絶縁分離し、更には、銅箔52・68を層間絶縁する。
【0057】
(E)次に、第2の配線部分66の銅箔68を選択的にエッチングすることにより配線膜68a、68a、・・・を形成すると共に、該各配線膜68a、68a、・・・形成側の面に、半導体ウェハ60を、自身の電極と各配線膜68a、68a、・・・が対応するように臨ませる。図11(E)はその半導体ウェハ60を第1、第2の配線部分56・66を一体化したものに臨ませた状態を示す。
(F)次に、銅箔52を選択的にエッチングすることにより配線膜52a、52a、・・・を形成し、その後、図13(G)に示すように、半導体ウェハ60及び第1、第2の配線部分56・66を一体化したものをカッティングすることにより個々の電子部品実装装置62b、62b、・・・に分離する。
【0058】
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、層間絶縁樹脂層72内に電子部品64を封止して内蔵することができ、IC60aとは別個に電子部品64を設けることができる。
このように、本発明は種々の形態で実施することができ、種々の変形例があり得る。
【0059】
【発明の効果】
請求項1の電子部品実装装置の製造方法によれば、バンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材への取り付けを行い、該金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、その上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成し、そして、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、その前記電子部品と対応する部分を切り欠いておくので、層間絶縁樹脂層を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのICが損傷を受けるおそれを伴うことなく、電子部品実装装置を得ることができる
【0060】
請求項の電子部品実装装置の製造方法によれば、請求項の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくので、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができるので、請求項1の電子部品実装装置の製造方法による効果を奏するのみならず、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができる。
【図面の簡単な説明】
【図1】(A)〜(G)は本発明に係る電子部品実装装置の第1の実施の形態例の製造方法を工程順に示す断面図であり、(G)がその第1の実施の形態例を示している。
【図2】(A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。
【図3】(A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。
【図4】 本発明に係る電子部品実装装置の第2の実施の形態例を示す断面図である。
【図5】(A)〜(C)は図4に示した第2の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図6】 本発明に係る電子部品実装装置の第3の実施の形態例を示す断面図である。
【図7】(A)〜(C)は図6に示した第3の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図8】 本発明に係る電子部品実装装置の第4の実施の形態例を示す断面図である。
【図9】(A)、(B)は図8に示した第3の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図10】(A)〜(D)は本発明に係る第4の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
【図11】(A)〜(D)は本発明に係る第5の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
【図12】(A)〜(E)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(A)〜(E)を順に示す断面図である。
【図13】(F)、(G)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(F)、(G)を順に示す断面図である。
【図14】(A)〜(E)は電子部品実装装置の従来例の一つの製造方法を工程順に示す断面図である。
【符号の説明】
2・・・金属箔(銅箔)、2a・・・配線膜、
4・・・バンプ(電子部品の電極と接続されるバンプ)、2a・・・配線部分、
5・・・金属部材、6・・・電子部品(層間絶縁樹脂層中に封止される電子部品)、
8・・・電極、10・・・層間絶縁樹脂層、10a・・・バンプ保護絶縁樹脂層、
10h・・・逃げ孔、12・・・金属箔(銅箔)、12a・・・配線膜、
12a・・・配線部分、14・・・貫通孔、16・・・導電膜。

Claims (2)

  1. 金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材へ取り付け、
    上記金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、
    上記層間絶縁樹脂層の上記金属部材と反対側の主面に金属箔を形成し、
    その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成する
    電子部品実装装置の製造方法であって、
    前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、
    更に、フィルム状の樹脂からなる該層間絶縁樹脂層の前記電子部品と対応する部分を切り欠いておき、これを、前記金属部材のバンプ形成面に、その切り欠いた部分が上記電子部品に整合するように位置合わせして重ねた状態で加熱処理することにより、前記金属部材の上記金属箔を露出させつつ上記電子部品をその配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層の形成を行う
    ことを特徴とする電子部品実装装置の製造方法。
  2. 前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておく
    ことを特徴とする請求項1記載の電子部品実装装置の製造方法。
JP2002290544A 2002-10-03 2002-10-03 電子部品実装装置の製造方法 Expired - Fee Related JP4107932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002290544A JP4107932B2 (ja) 2002-10-03 2002-10-03 電子部品実装装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002290544A JP4107932B2 (ja) 2002-10-03 2002-10-03 電子部品実装装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008014206A Division JP2008153682A (ja) 2008-01-24 2008-01-24 電子部品実装装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2004128230A JP2004128230A (ja) 2004-04-22
JP4107932B2 true JP4107932B2 (ja) 2008-06-25

Family

ID=32282359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002290544A Expired - Fee Related JP4107932B2 (ja) 2002-10-03 2002-10-03 電子部品実装装置の製造方法

Country Status (1)

Country Link
JP (1) JP4107932B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP5130661B2 (ja) * 2006-06-07 2013-01-30 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法。
JP5130666B2 (ja) * 2006-06-29 2013-01-30 大日本印刷株式会社 部品内蔵配線板
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Also Published As

Publication number Publication date
JP2004128230A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
KR100819278B1 (ko) 인쇄회로 기판 및 그 제조 방법
EP1372193B1 (en) Method of manufacturing a semiconductor device having a stacked configuration
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4107932B2 (ja) 電子部品実装装置の製造方法
JPWO2010007715A1 (ja) 部品内蔵モジュールの製造方法
JP4398683B2 (ja) 多層配線基板の製造方法
JP2000151112A (ja) 配線基板及びその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4638657B2 (ja) 電子部品内蔵型多層基板
TWI292948B (ja)
JP2008153682A (ja) 電子部品実装装置とその製造方法
JP5836751B2 (ja) 薄膜配線基板
JP4598573B2 (ja) 受動部品内蔵モジュールの製造方法
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2006339293A (ja) 回路モジュール
JP2001119148A (ja) Icチップ内蔵多層基板及びその製造方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees