JP4598573B2 - 受動部品内蔵モジュールの製造方法 - Google Patents
受動部品内蔵モジュールの製造方法 Download PDFInfo
- Publication number
- JP4598573B2 JP4598573B2 JP2005076505A JP2005076505A JP4598573B2 JP 4598573 B2 JP4598573 B2 JP 4598573B2 JP 2005076505 A JP2005076505 A JP 2005076505A JP 2005076505 A JP2005076505 A JP 2005076505A JP 4598573 B2 JP4598573 B2 JP 4598573B2
- Authority
- JP
- Japan
- Prior art keywords
- passive component
- layer
- prepreg
- insulating layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
また、半導体チップ等では、IC、LSI等の集積回路素子の高密度化が進むとともに、動作速度が年々上昇し、半導体チップ内部で発生するスイッチングノイズが集積回路素子を誤動作させる要因になるという問題があった。スイッチングノイズを低減させるためには、電源バスラインと接地バスラインとの間にキャパシタを配置することが有効である。
これらの問題に対応するために、半導体チップを配線基板に実装する場合に用いられる中間基板(インターポーザ、あるいは半導体チップキャリア)に、キャパシタを内蔵させることが提案されている(特許文献1、2)。
本発明は、上記のような実情に鑑みてなされたものであり、単体での使用、あるいは複数積み重ねての使用が可能な小型で信頼性が高い受動部品内蔵モジュールと、このような受動部品内蔵モジュールを簡便に製造するための製造方法を提供することを目的とする。
また、本発明の受動部品内蔵モジュールの製造方法は、受動部品上に多層配線を形成する煩雑な工程が不要であるため、製造歩留まりが向上し、信頼性の高い受動部品内蔵モジュールを製造することができる。
[受動部品内蔵モジュール]
図1は、本発明の受動部品内蔵モジュールの一実施形態を示す断面図である。図1において、本発明の受動部品内蔵モジュール1は、絶縁層2内に受動部品チップ21を内蔵している。絶縁層2は絶縁層3,4,5の積層であり、各絶縁層3,4,5には、それぞれ上下導通ビア11,12,13が配設されており、これらの上下導通ビア11,12,13によって絶縁層2は表裏導通がとられている。
シリコン基板22は、貫通孔を有し、この貫通孔の壁面を含む表面に絶縁薄膜22′を備えている。このシリコン基板22には貫通ビア30が配設されている。
シリコン基板22の他方の面には、貫通ビア30と接続された配線26′が形成され、この配線26′はビア29cによって上記の裏面端子26と接続されている。
尚、薄膜受動部品形成層が備える受動部品としては、キャパシタ、抵抗、インダクタ、トランス、LCR回路等、または、PNジャンクションを用いたダイオード素子やオペアンプ素子等であり、上述の薄膜受動部品形成層23は例示であって、これに限定されるものではない。
尚、上述の実施形態では、受動部品内蔵モジュールは2個の受動部品チップを内蔵するものであるが、本発明の受動部品内蔵モジュールでは、内蔵する受動部品チップの個数に限定はなく、また、配設位置、配設間隔等も任意に設定することができる。
図3および図4は、本発明の受動部品内蔵モジュールの製造方法の一実施形態を説明するための工程図である。
本発明の受動部品内蔵モジュールの製造方法では、まず、電気絶縁層樹脂と強化用繊維からなるプリプレグ3′の所望の部位に導電部材を挿入させ、この状態でプリプレグ3′を加熱して、上下導通ビア11を備えた絶縁層3を形成する(図3(A))。その後、絶縁層3の両面に、上下導通ビア11と接続する配線層15,16を形成して、載置用部材31を作製する(図3(B))。
受動部品チップ21を構成する薄膜受動部品形成層23は、キャパシタ、抵抗、インダクタ、トランス、LCR回路等の所望の薄膜受動部品が形成されたものである。
また、プリプレグ5′の開口部6は、上記の受動部品チップ21を内蔵するためのものである。この開口部6の大きさは、後述する加熱圧着工程でのプリプレグ5′の流動、熱収縮を考慮して、受動部品チップ21よりもやや大きいものであってよい。このプリプレグ5′も、上述のプリプレグ3′と同じものを使用することができ、プリプレグ5′の厚みは、使用する受動部品チップ21の厚みを考慮して適宜設定することができる。
上述の受動部品内蔵モジュールの製造方法は例示であり、本発明は、これに限定されるものではない。
(載置用部材の作製)
ガラス繊維にエポキシ樹脂を含浸させた厚み約0.6mm、400mm×500mmのプリプレグ(松下電工(株)製 R1661)を準備した。次に、銀ペーストで形成した截頭錐体(上部径0.15mm、下部径0.2mm、高さ0.15mm)形状の導電部材を、小径側から上記のプリプレグに挿入した。この導電部材は、隣接する導電部材のピッチを1mmとして、20mm×20mmの大きさの格子形状となるように総数400個挿入した。その後、180℃、60分間の加熱処理を施してプリプレグを硬化させ、上下導通ビアを備えた絶縁層(厚み0.07mm)を形成した。
貫通ビア(直径30μm)を備えた厚み50μmのシリコン基板の一方の面に、薄膜受動部品としてキャパシタを具備する受動部品形成層(厚み10μm)を設けた。また、上記のシリコン基板の他方の面に絶縁層を設け、ビアを介して上記の貫通ビアに接続するように端子を形成した。その後、ダイシングして、7mm×7mmの大きさの受動部品チップを作製した。
次に、受動部品チップの受動部品形成層側と反対側の端子を配線層と接続するようにして、エポキシ樹脂を用いて載置用部材上に受動部品チップを載置固定した。このように載置された各受動部品チップの間隔は2mmであった。
載置用部材に使用したのと同じプリプレグを準備し、このプリプレグに、銀ペーストで形成した截頭錐体(上部径0.15mm、下部径0.2mm、高さ0.15mm)形状の導電部材を、小径側から挿入した。この導電部材は、隣接する導電部材のピッチを1mmとして、20mm×20mmの大きさの格子形状となるように総数400個挿入した。その後、180℃、60分間の加熱処理を施してプリプレグを硬化させ、上下導通ビアを備えた絶縁層(厚み0.07mm)を形成した。
載置用部材に載置された受動部品チップが開口部に入り込むように、封止用部材を載置用部材に重ね合わせた。この段階で、受動部品チップの受動部品形成層の端子は、封止用部材に配設された配線層と接続され、3層の上下導通ビアは相互に接続されて表裏導通をとるものとなった。この状態で、その後、180℃、60分間の加熱処理を施してプリプレグを硬化した。次いで、ダイシングして、受動部品チップ4個を内蔵した本発明の受動部品内蔵モジュール(20mm×30mm、厚み0.25mm)を得た。
2(3,4,5)…絶縁層
3′,5′…プリプレグ
6…開口部
11,12,13…上下導通ビア
15,16,17,18…配線層
21…受動部品チップ
22…シリコン基板
23…薄膜受動部品形成層
24…表面端子
26…裏面端子
31…載置用部材
32…封止用部材
Claims (1)
- 電気絶縁性樹脂と強化用繊維からなるプリプレグの所望の部位に導電部材を挿入させ、前記プリプレグを加熱することにより上下導通ビアを有する絶縁層とし、その後、前記絶縁層の両面に前記上下導通ビアと接続する配線層を形成して載置用部材を作製する工程と、
表面に複数の表面端子を有する薄膜受動部品形成層をシリコン基板の一方の面に備え、該シリコン基板の他方の面には複数の裏面端子を備え、前記シリコン基板を貫通して前記薄膜受動部品形成層と前記裏面端子とを接続する複数の貫通ビアを備えた受動部品チップを、前記表面端子と裏面端子のいずれか一方が前記配線層に接続するように、前記載置用部材上に複数載置する工程と、
電気絶縁性樹脂と強化用繊維からなるプリプレグの所望の部位に導電部材を挿入させ、前記プリプレグを加熱することにより上下導通ビアを有する絶縁層とし、その後、前記絶縁層の少なくとも一方の面に前記上下導通ビアと接続する配線層を形成し、次いで、前記受動部品チップに対応した複数の開口部を有する別のプリプレグに、前記上下導通ビアと接続するように導電部材を挿入し、その後、前記開口部に前記配線層の所望部位が露出するとともに、隣り合う前記開口部に同じ配線層が露出するように、前記プリプレグを前記絶縁層に重ねて封止用部材を作製する工程と、
前記封止用部材を、前記開口部に前記受動部品チップが入り込み、かつ、受動部品チップの端子が前記封止用部材の前記開口部に露出している前記配線層に接続するように前記載置用部材に重ね合せ、加熱圧着する工程と、を有することを特徴とする受動部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005076505A JP4598573B2 (ja) | 2005-03-17 | 2005-03-17 | 受動部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005076505A JP4598573B2 (ja) | 2005-03-17 | 2005-03-17 | 受動部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261373A JP2006261373A (ja) | 2006-09-28 |
JP4598573B2 true JP4598573B2 (ja) | 2010-12-15 |
Family
ID=37100279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005076505A Expired - Fee Related JP4598573B2 (ja) | 2005-03-17 | 2005-03-17 | 受動部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4598573B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5266009B2 (ja) * | 2008-10-14 | 2013-08-21 | 株式会社フジクラ | 部品内蔵形回路配線基板 |
US8395054B2 (en) * | 2009-03-12 | 2013-03-12 | Ibiden Co., Ltd. | Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223837A (ja) * | 1999-02-01 | 2000-08-11 | Kyocera Corp | 電気素子搭載配線基板およびその製造方法 |
JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
JP2001339164A (ja) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | コンデンサ素子内蔵配線基板 |
JP2002124771A (ja) * | 2000-10-13 | 2002-04-26 | Kyocera Corp | 多層配線基板およびこれを用いた電子部品モジュール |
JP2003060115A (ja) * | 2001-08-20 | 2003-02-28 | Fujitsu Ltd | キャパシタ内蔵回路基板及びその製造方法 |
JP2003198139A (ja) * | 2001-12-25 | 2003-07-11 | Kyocera Corp | コンデンサ素子内蔵多層配線基板 |
JP2004056145A (ja) * | 2002-07-19 | 2004-02-19 | Internatl Business Mach Corp <Ibm> | シリコン・ウェハ上に作製されセラミック基板に接合されたインターポーザ・コンデンサ |
JP2004343021A (ja) * | 2003-03-17 | 2004-12-02 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールの製造方法及び製造装置 |
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
-
2005
- 2005-03-17 JP JP2005076505A patent/JP4598573B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223837A (ja) * | 1999-02-01 | 2000-08-11 | Kyocera Corp | 電気素子搭載配線基板およびその製造方法 |
JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
JP2001339164A (ja) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | コンデンサ素子内蔵配線基板 |
JP2002124771A (ja) * | 2000-10-13 | 2002-04-26 | Kyocera Corp | 多層配線基板およびこれを用いた電子部品モジュール |
JP2003060115A (ja) * | 2001-08-20 | 2003-02-28 | Fujitsu Ltd | キャパシタ内蔵回路基板及びその製造方法 |
JP2003198139A (ja) * | 2001-12-25 | 2003-07-11 | Kyocera Corp | コンデンサ素子内蔵多層配線基板 |
JP2004056145A (ja) * | 2002-07-19 | 2004-02-19 | Internatl Business Mach Corp <Ibm> | シリコン・ウェハ上に作製されセラミック基板に接合されたインターポーザ・コンデンサ |
JP2004343021A (ja) * | 2003-03-17 | 2004-12-02 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールの製造方法及び製造装置 |
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006261373A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP5639368B2 (ja) | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP5089880B2 (ja) | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 | |
US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
US7889509B2 (en) | Ceramic capacitor | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
JP5160052B2 (ja) | 配線基板、キャパシタ | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
TWI469699B (zh) | 用於嵌入式晶粒封裝的高精密度自我對準晶粒 | |
JP2007524254A (ja) | 埋め込まれた信号線を電気デバイスに接続するための相互接続構造体および方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
JP4598573B2 (ja) | 受動部品内蔵モジュールの製造方法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
JP2008182163A (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
JP2006339293A (ja) | 回路モジュール | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
JP4907274B2 (ja) | 配線基板、キャパシタ | |
JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP4655917B2 (ja) | 半導体パッケージ用多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |