JP4103786B2 - 音響信号コンプレッサ - Google Patents

音響信号コンプレッサ Download PDF

Info

Publication number
JP4103786B2
JP4103786B2 JP2003394484A JP2003394484A JP4103786B2 JP 4103786 B2 JP4103786 B2 JP 4103786B2 JP 2003394484 A JP2003394484 A JP 2003394484A JP 2003394484 A JP2003394484 A JP 2003394484A JP 4103786 B2 JP4103786 B2 JP 4103786B2
Authority
JP
Japan
Prior art keywords
signal
level
compressor
input
sampling frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003394484A
Other languages
English (en)
Other versions
JP2005159667A (ja
Inventor
千史 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2003394484A priority Critical patent/JP4103786B2/ja
Publication of JP2005159667A publication Critical patent/JP2005159667A/ja
Application granted granted Critical
Publication of JP4103786B2 publication Critical patent/JP4103786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

この発明は、音声信号や楽音信号等の音響信号のダイナミックレンジを変更する音響信号コンプレッサに関し、特に、フィードバック制御式の音響信号コンプレッサに関する。
従来から、音響信号のダイナミックレンジを変更するコンプレッサは広く用いられていたが、このようなコンプレッサは、近年まではアナログ信号処理を利用した装置として構成されていた。そして、アナログコンプレッサにおいては、ゲイン調整後の出力信号に基づいて可変ゲイン回路におけるゲイン制御電圧を制御するフィードバック制御式の構成が広く用いられていた。
ここで、このようなアナログコンプレッサの構成例について説明する。図5はその構成例を示すブロック回路図である。なお、この図において、メータや操作子等に関する回路の図示は省略している。
この図に示すように、従来のアナログコンプレッサは、入力端子110,入力抵抗111,入力トランス112,可変ゲイン回路113,プリアンプ114,出力抵抗115,メインアンプ116,出力トランス117,エンベロープフォロワ(EF)抵抗118,EFアンプ119,出力端子120,エンベロープフォロワ(EF)130を備えている。
そして、入力端子110から入力した音声信号や楽音信号等の音響信号を、操作子による設定に従って入力抵抗111でその入力レベルを調整し、さらに入力トランス112で内部回路に適した電圧に変換する。
この信号に対して、可変抵抗として機能するFET(Field Effect Transistor)によって構成する可変ゲイン回路113でゲイン調整を施し、プリアンプ114及びメインアンプ116で信号を増幅し、その間の出力抵抗115で操作子による設定に従って出力レベルを調整し、出力トランス117で再度電圧を変換して出力端子120から出力する。
またこのとき、可変ゲイン回路113でのゲインを、信号(電圧)レベルの高い部分では小さく、低い部分では大きくすることにより、音響信号のダイナミックレンジを小さくしてレベルを平均化するようにしている。これがコンプレッサの主要な機能である。
ここで、可変ゲイン回路113でのゲイン調整は、EF130から出力されるゲイン制御電圧によって行うが、この出力はプリアンプ114からの出力に基づいて定められ、いわゆるフィードバック制御を行う構成となっている。プリアンプ114の出力は、EF抵抗118において所定の変換比率RATIOに従ってレベル調整される。そして、EFアンプ119で位相を反転した逆相の信号が生成され、位相を反転しない正相の信号と共にEF130に入力される。
EF130は図6に示す構成であり、正相と逆相の信号を入力し、変換比率RATIOに基づいて定められる閾値電圧THを越えるレベルの信号を検出し、そのレベルに応じたゲイン制御電圧を出力する。
具体的には、EF130は、入力ダイオード131,132、抵抗133,135、コンデンサ134及び閾値電圧源136を有する。また、出力はハイインピーダンスとする。この回路において、正相と逆相の2つの入力及び各入力ダイオード131,132が絶対値回路を構成するが、コンデンサ134の充電電荷による端子間電圧をVcとすると、絶対値がVc+THを越えなければ入力ダイオード131,132は導通しない。
そして、入力電圧の絶対値がVc+THを越えると入力ダイオード131又は132を通して電流が流れ、コンデンサを充電する。また、EF130の出力電圧すなわちゲイン制御電圧はVc+THであり、電圧の絶対値が大きい信号が入力されると、コンデンサ134が充電されるにつれて増加する。この時の時定数は抵抗133の抵抗値Raに応じて変化するため、抵抗値RaによってEF130のアタック時間を定めることができる。
一方、入力電圧の絶対値がVc+TH以下の場合には、入力ダイオード131,132は導通せず、コンデンサ134が抵抗135を通して放電し、その端子間電圧Vcは徐々に低下し、それに応じてEF130の出力信号レベルも低下する。この時の時定数は抵抗135の抵抗値Rrに応じて変化するため、抵抗値RrによってEF130のリリース時間を定めることができる。
そして、可変ゲイン回路113においては、このようにして生成されたゲイン制御電圧(Vc+TH)が大きい場合にはゲインを小さくし、ゲイン制御電圧が小さい場合にはゲインを大きくするようにしている。従って、可変ゲイン回路113からEF130までの回路で一種の負帰還回路を構成していることになる。
以上が従来のアナログコンプレッサの構成例である。
このようなアナログコンプレッサは、もちろん上述の他にも種々の回路によって構成することができ、回路の設計に応じた特有の処理特性を有するものである。
一方で、近年においては、デジタル技術の発達に伴い、デジタル信号処理を行う音響機器が多数登場したことから、音響信号コンプレッサについてもデジタル信号処理を利用した装置が開発され、広く用いられるようになっている。このような音響信号コンプレッサとしては、例えば特許文献1に記載の音響信号コンプレッサ装置が挙げられる。
このようなデジタルコンプレッサにおいては、特許文献1に記載のように入力信号のレベルを検出してそのレベルに応じたレベル調整を行うフィードフォワード型や、いわゆる先読み制御を行うルックアヘッド型のコンプレッサが主流である。そして、アナログでは広く用いられていたフィードバック型は、デジタルではほとんど用いられていない。
特開平3−218109号公報
ところで、アナログコンプレッサは、上述のように特有の処理特性を有するものであるため、装置によっては、出力される音響信号を再生した場合に独特な味わいのある音を得ることができる。このため、特定のアナログコンプレッサには依然として多くのファンがおり、その処理特性をデジタル装置で再現することが求められている。
しかしながら、上述のように、デジタルコンプレッサで主流の制御方式はフィードバック型ではないため、そのままではフィードバック型の制御を行うアナログコンプレッサの処理特性を再現することは困難であるという問題があった。
また、デジタル処理の場合には時間や電圧等のパラメータが離散的にならざるを得ないため、十分な精度が得られない場合がある。特に、入力信号レベルの低い部分では、わずかな信号レベルの変化に応じて大きくゲインを変化させる必要があり、制御信号が高周波成分を持つことになるので、この影響が大きい。
フィードフォロー制御やルックアヘッド制御を行う場合には、制御値の発散や振動が起こりにくいため、この点はあまり問題にならなかったのであるが、フィードバック制御の場合には少しの誤差でもパラメータの発散や振動につながることがあり、一般的なデジタル音響信号のサンプリング周波数では十分な精度が得られるとは言い難かった。従って、デジタルコンプレッサの場合には、フィードバック型の制御を採用したとしても高品質な出力を得ることが難しいという問題もあった。
この発明は、このような問題を解決し、音響信号コンプレッサにおいて、デジタル信号処理を利用してフィードバック制御を行う場合でも処理負担をさほど大きくすることなく高品質な出力を得られるようにすることを目的とする。
上記の目的を達成するため、この発明は、フィードバック制御式の音響信号コンプレッサにおいて、第1のサンプリング周波数の入力信号をオーバーサンプリングして第2のサンプリング周波数の入力信号を生成するオーバーサンプリング手段と、上記オーバーサンプリング手段が生成した第2のサンプリング周波数の入力信号に対して、第2のサンプリング周波数のレベル制御信号に従ってレベル調整を行い、その調整後の信号を基にその第2のサンプリング周波数のレベル制御信号を生成するフィードバック制御手段と、上記フィードバック制御手段が生成した第2のサンプリング周波数のレベル制御信号をダウンサンプリングして第1のサンプリング周波数のレベル制御信号を生成するダウンサンプリング手段と、上記第1のサンプリング周波数の入力信号を上記ダウンサンプリング手段が生成した第1のサンプリング周波数のレベル制御信号に従ってレベル調整して出力するレベル調整手段とを設けたものである。
このようなフィードバック制御式の音響信号コンプレッサにおいて、上記フィードバック制御手段を、上記レベル調整後の入力信号のレベル包絡信号を求め、そのレベル包絡信号に対応した上記第2のサンプリング周波数のレベル制御信号を生成する手段とするとよい。
以上のようなこの発明の音響信号コンプレッサによれば、デジタル信号処理を利用してフィードバック制御を行う場合でも、全体としてあまりコストを増加させることがなくパラメータの発散や振動を防止し、高品質な出力を得ることができる。
以下、この発明の好ましい実施の形態を図面を参照して説明する。
この発明の音響信号コンプレッサの実施形態であるデジタルコンプレッサについて説明する。図1はそのデジタルコンプレッサの構成を示すブロック図である。なお、この図において、メータや操作子等に関する回路の図示は省略している。
このデジタルコンプレッサは、フィードバック制御式のコンプレッサであり、図1に示すように、乗算器11,14,19,入力フィルタ12,オーバーサンプリングフィルタ13,プリアンプフィルタ15,ディレイ16,ゲイン制御部17,データラッチ18,出力フィルタ20,エンベロープフォロワ(EF)30を備えている。そして、これらの構成は、ハードウェアによって実現しても、CPU,ROM,RAM等からなる所要のコンピュータに必要なプログラムを実行させて演算処理を行わせることによりソフトウェアによって実現してもよい。
上記の構成を有するこのデジタルコンプレッサは、所定のサンプリング周波数φの音響信号の入力を受け付け、乗算器11において、図示しない操作子の設定に従って定められる入力レベル設定値INPUTを乗算して入力レベルの調整を行う。そして、入力フィルタ12においてフィルタ処理を行い、入力信号の周波数特性を調整する。このフィルタ処理のパラメータも、ユーザが操作子により設定することができる。
そして、フィルタ処理後の入力信号は、オーバーサンプリングフィルタ13及び乗算器19に入力される。
このうちオーバーサンプリングフィルタ13は、信号のサンプリング周波数φを増加(サンプリング周期が短縮)させ、φとするオーバーサンプリングを行う機能を有する。
このオーバーサンプリングは、例えば図3に示すような処理である。すなわち、例えば(a)に示すように、サンプリング周期を短縮した分、実際にはデータが存在しないサンプリング点のデータを、前のデータと同一のデータを複製して作成し、その後ローパスフィルタによって高周波成分を除去し、段差をなだらかにする処理が考えられる。あるいは、(b)に示すように、実際にはデータが存在しないサンプリング点のデータを、「0」を挿入して作成するようにしてもよい。ここで、サンプリング周波数の増分が2倍でなく、4倍等でもよいことはもちろんである。また、整数倍でなくてもよい。
そして、このようなオーバーサンプリングを行った後の信号が乗算器14に入力される。
乗算器14は、入力信号に、サンプリング周波数がφの第1のレベル制御信号であるゲイン制御信号VGHを乗算してレベルを調整する。ここで、VGHそのものでなく、VGHの関数等を乗算するようにしてもよい。可変ゲイン回路113でのゲイン(乗算値)を、信号レベルの高い部分では小さく、低い部分では大きくすることにより、音響信号のダイナミックレンジを小さくしてレベルを平均化することは、アナログコンプレッサの場合と同様である。
ところで、乗算器14で使用するゲイン制御信号VGHは、乗算器14自身の出力に基づいて生成され、ここではいわゆるフィードバック制御を行うようになっている。すなわち、乗算器14はその出力を、プリアンプフィルタ15に入力する。そしてここでフィルタ処理を行ったあと、信号をEF30に入力し、ここで信号のレベルを示すレベルエンベロープ信号(レベル包絡信号)に変換する。そして、ディレイ16にてそのレベルエンベロープ信号を遅延し、ゲイン制御部17がその遅延されたレベルエンベロープ信号の信号値に対応したゲイン制御信号を生成する。
ここで、ゲイン制御信号の生成は、レベルエンベロープ信号とゲイン制御信号との関係を記載したテーブルを参照したり、レベルエンベロープ信号に基づいて数学的関数演算又は論理演算等を行うことにより生成できる。また、ディレイ16は、主にディレイフリーループを避けるために設けるものであるので、プリアンプフィルタ15、EF30、あるいはゲイン制御部17が実質的にディレイを含むように構成されている場合には、特に設ける必要はない。ただし、応答性の調整のために、系が安定である範囲内でディレイを挿入することもあり得る。
プリアンプフィルタ15についても、EF30に十分な振幅の信号が入力するようにレベル等を調整するために設けているが、必須のものではない。
また、EF30は、アナログコンプレッサにおける図6に示したEF130の回路をモデリングしたものである。しかし、可能な限り精密に近似しようとすると全体にディレイフリーループを含む構成となり、回路での演算は不可能になってしまう。そこで、EF30の回路には、これに等価変換を施した図2に示すモデルを採用している。すなわち、絶対値回路31,加算器32,33,34,38,整流回路35,乗算器36,37,40,遅延回路39を有するモデルである。
このモデルにおいては、まず絶対値回路31で入力データの絶対値を取り、図6に示した入力ダイオード131,132において正相と逆相の入力のうち正の電圧を有するもののみを通過させることをモデリングしている。
また、加算器32において、変換比率RATIOに基づいて定められる閾値電圧THを絶対値回路31の出力から減算し、さらに加算器33でコンデンサ134に充電された電圧Vc(1サンプル前の計算値から1サンプル期間の放電分を差し引いた値)を減算し、整流回路35において正の値の部分のみを通すが、このことにより、図6において入力信号の絶対値がVc+THを越えた場合のみ入力ダイオード131,132が導通することをモデリングしている。加算器34については、コンデンサ134における電圧増加量が充電電流を減らすように働くことを示す負帰還を構成するためのものである。
従って、整流回路35の出力が、コンデンサ134の充電に用いられる電圧を示すことになる。そして、乗算器36において、ダイオードの抵抗値Rdと抵抗133の抵抗値Raの合計の逆数であるアドミタンス1/(Rd+Ra)をこれに乗じることにより、抵抗133を流れる電流値を求めている。そして、乗算器37でこの値にコンデンサ134での積分定数(dt/C)/(1+r)を乗じることにより、コンデンサ134における1サンプリング周期分の充電による電圧増加量を求めることができる。ここで、dtは1サンプリング周期の時間、Cはコンデンサ134の静電容量であり、r=dt/(C・Rr)である。
一方、遅延回路39では電圧Vcの計算値を1サンプル分遅延させる。そして、乗算器40でこの値に1/(1+r)を乗じることにより、1サンプル前のVcの計算値から1サンプル期間の放電分を差し引いた値を求めることができる。そして加算器38でこれを乗算器37の出力に加算することにより、計算中のサンプリング期間においてコンデンサ134に蓄積されている電荷による端子電圧Vcを求めることができる。
この値がEF30の出力となるが、図6に示したEF130の場合と合わせるのであれば、VcにTHを加算して出力としてもよい。
なお、このモデルにおいて、加算器34から乗算器37までの部分はディレイフリーループを構成する。また、ダイオードの抵抗値Rdは入力電圧によって異なる変数である。従って、この部分の演算は、サンプリング周期毎のデジタル演算として行うことができない。しかし、予め条件を与え、二分法を用いた数値演算を行うことにより、入力電圧と放電後のVcとの差(加算器33の出力)であるVtの各値に対して、この値とコンデンサ134の電圧増加量の比である電圧変換比を求めてテーブルを作成することができる。
このようなテーブルを予め作成しておき、Vtに、そのVtと対応する電圧変換比の値を乗じることにより、コンデンサ134の電圧増加量を求めることができる。なお、ここでVtを直接電圧増加量に変換するテーブルを作成しないのは、Vtの精度を計算結果に保存するためである。
従って、図2に示したモデルにおいて、加算器34から乗算器37までの部分を上記のテーブルを用いた処理に置き換えれば、残りの部分はデジタル回路による演算で実現することができる。
以上のようなオーバーサンプリングフィルタ13,乗算器14,プリアンプフィルタ15,EF30,ディレイ16,ゲイン制御部17の各回路を設けることにより、オーバーサンプリングした入力信号に対してレベル制御信号VGHに従ってレベル調整を行い、その調整後の信号を基にレベル制御信号VGHを生成するフィードバック制御を行うことができる。そして、これらの各回路がフィードバック制御手段として機能する。
一方、ゲイン制御部17が生成したゲイン制御信号VGHは、データラッチ18に入力し、データラッチ18にてダウンサンプリングして、サンプリング周波数がこのデジタルコンプレッサへの入力信号と同じφの第2のゲイン制御信号VG1に変換する。
このダウンサンプリングは、例えば図4に示すような処理であり、サンプリング周期を伸長する分、存在しなくなるサンプリング点のデータを間引き、サンプリング周期を伸長する処理が考えられる。なお、ダウンサンプリングを行うための回路は、データラッチには限られない。また、サンプリング周波数の減少分が1/2倍でなく、また整数分の1でなくてもよいことは、オーバーサンプリングの場合と同様である。
そして、入力フィルタ12から乗算器19に入力する入力信号は、乗算器19において第2のゲイン制御信号VG1に従ってレベル調整を行い、出力フィルタ20にて各種イコライザ、フィルタ、出力ボリウム等に相当する処理を行って音の特性を整えた上で出力する。
このデジタルコンプレッサは、以上のような構成により、入力する音響信号のレベルを平均化する。この際、フィードバック制御に使用するゲイン制御信号VG1を生成するための帰還系の回路を、入力信号をオーバーサンプリングすることにより、入力信号よりも高いサンプリング周波数を用いて動作させるようにしているため、広帯域化を図り、フィードバックゲインを大きく取っても安定に動作させることができる。従って、高い精度を持ったゲイン制御信号を生成することができ、高圧縮、低スレッショルド動作においても安定で応答性のよいコンプレッサを実現することができる。また、パラメータの発散や振動を防止し、高品質な出力を得ることができる。
また、ゲイン制御部17において生成した第1のゲイン制御信号VGHは、もとの音響信号のサンプリング周波数にダウンサンプリングして制御に使用し、ゲイン制御信号VGHの生成に係る部分以外は入力する音響信号のサンプリング周波数で処理することから、高速演算の必要な回路はごく一部であり、全体としてあまりコストを増加させることがない。
また、アナログコンプレッサと同じフィードバック制御の高品質なコンプレッサをデジタルで実現できるため、入力フィルタ12、プリアンプフィルタ15や出力フィルタ20の特性を、図5に示した入力トランス112、プリアンプ114や出力トランス117の特性を測定してこれと合わせたり、メインアンプ116の特性を再現するためのフィルタを挿入したりすることにより、アナログコンプレッサの処理特性を高精度に再現したデジタルコンプレッサを作成することも可能となる。
なお、ここで挙げた構成は一例に過ぎず、再現対象のアナログコンプレッサにおける回路構成等に応じて、それをモデリングしたデジタルコンプレッサの回路構成や演算方式を変更してもよいことはもちろんである。また、この発明の音響信号コンプレッサは、アナログコンプレッサの特性を再現したデジタルコンプレッサに限られるものでもなく、独自の処理特性を有する音響信号コンプレッサでもよいことも、もちろんである。
以上の説明から明らかなように、この発明の音響信号コンプレッサによれば、デジタル信号処理を利用してフィードバック制御を行う場合でも、全体としてあまりコストを増加させることがなく高品質な出力を得ることができる。従って、フィードバック制御式のアナログ音響信号コンプレッサの特性を高精度に再現したデジタルコンプレッサを提供することができる。
この発明の音響信号コンプレッサの実施形態であるデジタルコンプレッサの構成を示すブロック図である。 図1に示したEFにおける演算のモデルを示す図である。 オーバーサンプリングについて説明するための図である。 ダウンサンプリングについて説明するための図である。 従来のアナログコンプレッサの構成例を示すブロック回路図である。 図5に示したEFの構成を示す図である。
符号の説明
11,14,19,36,37,40…乗算器、12…入力フィルタ、13…オーバーサンプリングフィルタ、15…プリアンプフィルタ、16…ディレイ、17…ゲイン制御部、18…データラッチ、20…出力フィルタ、30,130…EF、31…絶対値回路、32,33,34,38…加算器、35…整流回路、39…遅延回路、110…入力端子、111…入力抵抗、112…入力トランス、113…可変ゲイン回路、114…プリアンプ、115…出力抵抗、116…メインアンプ、117…出力トランス、118…EF抵抗、119…EFアンプ、120…出力端子、131,132…入力ダイオード、133,135…抵抗、134…コンデンサ、136…閾値電圧源

Claims (2)

  1. 第1のサンプリング周波数の入力信号をオーバーサンプリングして第2のサンプリング周波数の入力信号を生成するオーバーサンプリング手段と、
    前記オーバーサンプリング手段が生成した第2のサンプリング周波数の入力信号に対して、第2のサンプリング周波数のレベル制御信号に従ってレベル調整を行い、その調整後の信号を基にその第2のサンプリング周波数のレベル制御信号を生成するフィードバック制御手段と、
    前記フィードバック制御手段が生成した第2のサンプリング周波数のレベル制御信号をダウンサンプリングして第1のサンプリング周波数のレベル制御信号を生成するダウンサンプリング手段と、
    前記第1のサンプリング周波数の入力信号を前記ダウンサンプリング手段が生成した第1のサンプリング周波数のレベル制御信号に従ってレベル調整して出力するレベル調整手段とを設けたことを特徴とするフィードバック制御式の音響信号コンプレッサ。
  2. 請求項1に記載のフィードバック制御式の音響信号コンプレッサであって、
    前記フィードバック制御手段が、前記レベル調整後の入力信号のレベル包絡信号を求め、そのレベル包絡信号に対応した前記第2のサンプリング周波数のレベル制御信号を生成する手段であることを特徴とするフィードバック制御式の音響信号コンプレッサ。
JP2003394484A 2003-11-25 2003-11-25 音響信号コンプレッサ Expired - Fee Related JP4103786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394484A JP4103786B2 (ja) 2003-11-25 2003-11-25 音響信号コンプレッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394484A JP4103786B2 (ja) 2003-11-25 2003-11-25 音響信号コンプレッサ

Publications (2)

Publication Number Publication Date
JP2005159667A JP2005159667A (ja) 2005-06-16
JP4103786B2 true JP4103786B2 (ja) 2008-06-18

Family

ID=34720535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394484A Expired - Fee Related JP4103786B2 (ja) 2003-11-25 2003-11-25 音響信号コンプレッサ

Country Status (1)

Country Link
JP (1) JP4103786B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007089029A (ja) * 2005-09-26 2007-04-05 Nippon Hoso Kyokai <Nhk> 音響信号圧縮装置および音響信号圧縮プログラム
WO2019016905A1 (ja) * 2017-07-19 2019-01-24 株式会社ソシオネクスト 音響処理装置及び音響出力装置
CN113782043B (zh) * 2021-09-06 2024-06-14 北京捷通华声科技股份有限公司 语音采集方法、装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
JP2005159667A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
CN101459411B (zh) D类放大器
EP1971184A2 (en) Bass enhancing method, signal processing device, and audio reproducing system
CN1981445A (zh) 总和-增量调制器
WO2021253181A1 (en) Control circuit with overcurrent prediction to drive capacitive load
JP5068373B2 (ja) 信号処理回路
KR100497702B1 (ko) 디지털데이터변환장치
JP3227743B2 (ja) 倍音付与回路
JP4103786B2 (ja) 音響信号コンプレッサ
US9634683B1 (en) Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
JPH07162312A (ja) ノイズシェイパ
US6907129B2 (en) System and method for digital volume control
JP2006173819A (ja) スイッチングアンプ
JP3909529B2 (ja) ディジタルフィルタ
JP4901416B2 (ja) デジタルフィルタ装置
CN112584274B (zh) 等化处理的调整***及其调整方法
JP3259586B2 (ja) 音量制御装置およびその方法
JP3654118B2 (ja) 多段デジタルフィルタ
JP2002299975A (ja) デジタルagc装置
JPH06164277A (ja) 信号処理装置
JP3743003B2 (ja) デジタルフィルタ
JP3004389B2 (ja) デジタルコンプレッサ−
JP3579640B2 (ja) 音響特性制御装置
JP3092360B2 (ja) ノイズシェーピング回路
CN113965851A (zh) 扬声器振模位移控制电路和控制方法、电子设备
JP3687096B2 (ja) 音響信号コンプレッサ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees