JP4097694B2 - 受動素子を有する薄膜構造体を具える電子部品 - Google Patents
受動素子を有する薄膜構造体を具える電子部品 Download PDFInfo
- Publication number
- JP4097694B2 JP4097694B2 JP52611996A JP52611996A JP4097694B2 JP 4097694 B2 JP4097694 B2 JP 4097694B2 JP 52611996 A JP52611996 A JP 52611996A JP 52611996 A JP52611996 A JP 52611996A JP 4097694 B2 JP4097694 B2 JP 4097694B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- electrode
- capacitor
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Description
この電子部品の製造においては、集積回路のような半導体装置の製造に用いられるプロセスが使用される。受動素子は数μmの寸法で基板に形成することができる。基板としてシリコンウェアを用いる場合、電子部品として受動素子に加えてバイポーラトランジスタやMOSトランジスタのような能動素子も形成することができる。RC回路網及びLC回路網は、能動素子との組み合せにかかわらず、集積回路の周囲に設けられる周囲部材に含まれる。
プロシーディングス 1994 IEEE MCMコンファレンス、MCMC−94の第64〜67頁に記載されている文献“ア シリコン−オン−シリコン マルチティップ モジュール テクノロジー ウィズ インテグレーテッド バイポーラ コンポーネント イン ザ サブストレート”R.Day等著には、冒頭部で述べた型式の電子部品において、抵抗が形成されている抵抗材料層にキャパシタの下側電極が形成されているもので記載されている。用いられている抵抗材料は、タンタリウムシリサイドである。抵抗体及び下側電極は絶縁性の窒化シリコン層でおおわれ、この窒化シリコン層は同時にキャパシタの誘電体を構成している。キャパシタの上側電極はアルミニウムの電極層に形成されている。このアルミニウムの電極層に導体トラックが形成され、この導体トラックは抵抗体及びキャパシタの下側電極に接続されている。
既知の部品である抵抗体及びキャパシタを有する薄膜構造体は比較的容易に製造することができる。このためには、限定された数の処理工程及び3個のフォトレジストマスクが必要である。1個のマスクは下側電極及び抵抗体を抵抗材料層に形成するためのものであり、1個のマスクは絶縁性の窒化シリコン層にコンタクト窓を設けるためのものであり、また別のマスクはアルミニウム電極層に上側電極を形成するためのものである。
一方、この既知の部品の欠点は、下側電極が抵抗材料で製造されていることである。この結果、キャパシタは比較的大きな直列抵抗を有してしまう。さらに、下側電極は導体トラックとキャパシタの側方において接触している。これにより、直列抵抗がさらに増大してしまう。
本発明の目的は、冒頭部で述べた型式の抵抗体及びキャパシタを有する薄膜構造体を具える電子部品であって、比較的簡単に製造できキャパシタが比較的小さい直列抵抗を有する電子部品を提供することにある。
本発明によれば、この目的を達成するため、表面に薄膜構造体が形成されている基板を有し、この薄膜構造体が受動素子と、抵抗層に形成した抵抗体と、キャパシタとを有し、このキャパシタが、前記表面に設けた電極層に形成した下側電極、下側電極上に形成した絶縁材料層により構成される誘電体、及び誘電体上に形成した電極層に設けた上側電極を有する電子部品において、前記キャパシタの一方の電極は二重層として構成した電極層に形成され、この二重層の第1の部分層が前記抵抗体が形成されている抵抗材料層により構成され、第2の部分層を構成する導電材料層がその上に形成されていることを特徴とする。
本発明の電子部品のキャパシタも直列抵抗を有している。電極が二重層に形成されるので、直列抵抗は抵抗材料の部分層に存在する直列抵抗と導電性材料の部分層に存在する直列抵抗とに副分割されることができる。前者の直列抵抗は比較的大きく、後者の直列抵抗は比較的小さい。これら2個の直列抵抗は並列であるので、全直列抵抗は相当小さくなる。
本発明による電子部品は簡単な方法で製造することができる。二重層が形成された後、電極及び抵抗体は第1のフォトレジストマスクを用いて両方の部分層に形成され、その後第1の部分層を第2のフォトレジストマスクを用いて抵抗体から除去する。誘電体層にコンタクト窓を形成するために1個のフォトレジストマスクが必要であり、別の電極層に導体トラックを形成するための1個のフォトレジストが必要である。全体として4個のフォトレジストマスクが必要である。
キャパシタの一方の電極は二重層に構成した電極層に形成し、キャパシタの他方の電極は導電性材料の単一の層として構成した電極層に形成する。良好な導電性の導体トラックを本発明による素子として両方の電極層に形成する。従って、上記4個のフォトレジストマスクを用いて、キャパシタ及び抵抗体を有する薄膜構造体に加えて2個のワイヤリング層を形成することができる。
既知の部品において、良好な導電性の導体トラックは導電性電極層にだけ形成することができる。従って、第2のワイヤリング層を形成する場合、抵抗体及びキャパシタを具える薄膜構造体の上部に別の絶縁層及びアルミニウム導体の別のパターンを形成する。この特別な導体パターンを形成するため、余分な処理工程及び2個以上の特別なフォトレジストマスクが必要になる。一方の特別なフォトレジストマスクは絶縁層にコンタクト窓を形成するためのものであり、他方のフォトレジストマスクはアルミニウム層に導体トラックを形成するためのものである。
二重層として構成した電極層は単一の導電性材料層として構成した電極層の上側又は下側のいずれかに形成することができる。好ましくは、導電性材料の単一層として形成した電極層は基板表面上に形成し、二重層として構成した電極層はキャパシタ誘電体を構成する絶縁材料層上に形成する。二重層から導電層を局部的に除去することにより形成された抵抗体は、薄膜構造体の表面に露出する。従って、抵抗体は簡単な方法で整形することができ、その抵抗値は抵抗材料を局部的に除去することにより簡単に変えることができる。
キャパシタンスの容量値も容易に変更することができる。この理由は、上側電極が薄膜構造体の表面に露出するからである。本発明による電子部品の特有の実施例においては、二重層として構成した電極層にコイルが形成され、一方のコイル端部が前記表面に設けた電極層に形成した導体トラックに接続したことを特徴とする。このコイルの自己インダクタンス値は同様な方法で容易に変えることができる。この理由は、コイルが薄膜構造体の表面に露出しているからである。
好ましくは、トリミング面は抵抗体の区域の抵抗層に形成し、このトリミング面を削ることにより抵抗値が変えられる。また、トリミング面をキャパシタ及びコイルの区域の二重層に形成し、このトリミング面を削ることにより容量値及び自己インダクタンス値が変えられる。これらのトリミング面は、抵抗値、容量値及び自己インダクタンス値が、予め定めた既知の値になるように形成することができる。
さらに、好ましくは、キャパシタ及びコイルのためのトリミング面が形成されている区域の抵抗材料層から導電性材料層を除去する。この場合、同一材料のトリミング面を削り、上述した全ての受動素子について整形調整を行なう。
図面を参照して本発明を詳細に説明する。
図1〜5は本発明による電子部品の製造工程を線図的断面図として示す。
図6〜10は本発明による電子部品の好適実施例の製造工程を線図的断面図として示す。
図11は本発明による電子部品の別の好適実施例を線図的断面図として示す。
図1〜5は電子部品の製造工程を線図的断面図として示し、図5に示すように、基板1は、本例の場合シリコン酸化層3が形成されているシリコンウエファ2を用いる。基板の表面4に受動素子5を有する薄膜構造体を形成する。この薄膜構造体5は抵抗材料層7に形成した抵抗体6と、表面4に設けた電極層10に形成した下側電極9、下側電極9上に設けた絶縁材料層12に形成した誘電体11及び誘電体上に設けた電極層14に形成した上側電極13を有するキャパシタ8とを具える。薄膜構造体5は絶縁層12上に設けた電極層14に形成した巻回部16を有するコイル15をも具える。コイル15の端部18は表面4上に存在する電極層10に形成した導体トラック17により抵抗体6に接続する。
本発明においては、キャパシタ8の一方の電極、本例では下側電極9を電極層10に形成し、この電極層10は二重層とし、抵抗体6が形成されている抵抗材料層7が第1の部分層19を構成しその上に形成されている導電材料層20が他方の第2の部分層21を構成する。
キャパシタ8は直列抵抗を有する。電極9が二重層10に形成されているので、この直列抵抗は抵抗材料の部分層19に存在する直列抵抗と導電材料の部分層21に存在する直列抵抗とに副分割することができる。前者の直列抵抗は比較的大きく、後者の抵抗は比較的小さい。これらの直列抵抗は並列接続されているので、全直列抵抗は比較的小さくなる。
図5に示す電子部品は簡単な方法で製造することができる。初めに、通常のスパッタリング処理により基板1の表面4上に抵抗材料層7及び導電材料層20を堆積し、基板1はスパッタリング装置から取り外さない。本例の抵抗材料層7は、本例の場合約10オームのスクウェア抵抗を有する厚さ100nmのTiW層とする。導電材料層20は、本例の場合0.1オーム以下のスクウェア抵抗を有する厚さ500nmのアルミニウム層とする。
二重層19,21を形成した後、電極9、抵抗体6及び導体トラック17を通常の方法で第1のフォトレジストマスク22を用いて2個の部分層19,21に形成する。次に、第1の部分層21を第2のフォトレジストマスク23により抵抗体6から除去する。
次に、絶縁材料層12を堆積する。本例では、この層は、通常のPECVD(プラスマ エンハンスド 化学気相堆積)処理により堆積した約100nmの厚さの窒化シリコン層とする。フッ素を含む通常のエッチングプラズマにより第3のフォトレジストマスク24を用いてコンタクト窓25を絶縁材料層に形成する。
コンタクト窓25を形成した後、電極層14を絶縁材料層12上に堆積する。本例では、約500nmの厚さのアルミニウム層を通常のスパッタリング堆積プロセスにより堆積する。この層にキャパシタ8の上側電極及びコイル15の巻回部16を第4のフォトレジストマスク26を用いて形成する。
キャパシタ8の一方の電極、すなわち下側電極9を二重層として構成した電極層10に形成し、他方の電極13は単一の導電層として構成した電極層14に形成する。良好な導電性の導体トラック17及び27,28は本発明の素子の2個の電極層10及び14にそれぞれ形成する。導体トラック16はコイル15の端部18を抵抗体6に接続し、導体トラック27及び28はキャパシタ8及びコイル15を例えば図示しない別の能動素子にそれぞれ接続する。従って、上述した4個のフォトレジストマスクを用いて、キャパシタ8及び抵抗体6を有する薄膜構造体5と共に2本のワイヤリング層17及び27,28が形成される。
図5に示す電子部品において、二重層19,21として構成した電極層10は他方の電極層13の下側に形成する。図10は電子部品の好適実施例を示す。この電子部品は基板31を具え、本例では同様にシリコン酸化層33が形成されてているシリコンウエファ32とする。基板の表面34には受動素子35を有する薄膜構造体を形成する。この薄膜構造体35は、抵抗材料層37に形成した抵抗体36と、表面34に設けた電極層40に形成した下側電極39、下側電極39上に設けた絶縁材料層42に形成した誘電体41及び誘電体41上に設けた電極層44に形成した上側電極43を有するキャパシタ38とを具える。薄膜構造体5は絶縁層42上に設けた電極層44に形成した巻回部46を有するコイル45も有する。コイル45の端部48は、表面34上に存在する電極層40に形成した導体トラック47により別の受動素子(図示せず)に接続する。
本例において、電極層44は二重層49,51として構成する。二重層49,51はキャパシタ38の誘電体41を構成する絶縁材料層42上に形成する。導電性材料の単一の層として形成した電極層40は基板30の表面34上に形成する。
本例において、上側電極43を電極層44に形成し、この電極層44は二重層とし、抵抗体36が形成されている抵抗材料層37が第1の部分層49を構成しその上に形成されている導電材料層40が第2の部分層51を構成する。
図10に示す電子部品も容易に製造することができる。初めに、導電性材料層40、本例の場合厚さが約500nmのコバルトシリサイド層を通常のスパッタリンクプロセスにより基板31の表面34上に堆積する。
層40を形成した後、電極層39及び導体トラック47を第1のフォトレジストマスク52を用いて通常の方法で層40に形成する。
次に、絶縁材料層42を形成する。本例では、この層は、LPCD(減圧化学気相堆積)プロセスにより堆積した厚さ約100nmの窒化シリコン層とする。より厚い窒化シリコン層は、第1の実施例に基づいて説明したPECVDではなくLPCVDにより得ることができる。一方、LPCVDプロセスはより高い処理温度を必要とし、堆積される層の下側にこのような高温に耐えることができる導電性材料層を形成する必要がある。タングステンやモリブデンのような反射性材料も好適であるが、コバルトシリコンサイドはこの目的に十分満足し得る。
第2のフォトレジストマスクを用いて絶縁材料層42にコンタクト窓を形成し、その後二重層49,51を堆積する。抵抗材料層47及び導電性材料層55を通常のスパッタリングプロセスにより基板31をスパッタリング装置から取り外すことなく堆積する。本例の抵抗材料層37はスクウェア抵抗が約10オームの厚さが約100nmのTiW層とする。本例の導電性材料層55は約500nmの厚さのアルミニウム層とする。
二重層49,51を形成した後、キャパシタ38の上側電極43及びコイル45の巻回部46を第3のフォトレジストマスクを用いて通常の方法でエッチング形成する。最後に、第4のフォトレジストマスク57を用いて抵抗体36から部分層51を除去する。
本例では、4個のフォトレジストマスクを用いてキャパシタ38及び抵抗36を有する薄膜構造体35だけでなく2個のワイヤリング層も形成される。
図10に示す実施例において、単一の導電層として構成した電極層40は基板31の表面34上に形成され、二重層として構成した電極層49,51はキャパシタ38の誘電体41を構成する絶縁材料層42上に形成する。二重層49,51から導電層55を局部的に除去することにより二重層49,51に形成した抵抗体36は薄膜構造体35の表面に露出する。よって、この抵抗体36は容易に成形することができ、抵抗体36の値は、例えばレーザビームの加熱により層37から抵抗材料を局部的に除去することにより容易に変更することができる。
キャパシタ38の容量値も容易に変更できる。この理由は、上側電極43が薄膜構造体の表面に露出しているからである。コイル45の自己インダクタンス値も同様な方法で容易に変更できる。この理由は、巻回部が薄膜構造体の表面に露出しているからである。
好適には、図11に示すように、抵抗体36の区域の抵抗層37にトリミング面58を形成し、これによりトリミング面58を削ることにより抵抗体36の値を増加し又は減少することができ。また、キャパシタ38の区域の二重層にトリミング面59及び60を形成し、これによりトリミング面59及び60を削ることにより容量値又は自己インダクタンス値を増加又は減少することができる。これらトリミング面58、59及び60は、抵抗値、容量値又は自己インダクタンス値が既知の予め定めた値になるように形成することができる。例えばトリミング面58は、抵抗材料層に形成され抵抗体36の一部を構成するループ(図示せず)がトリミング面58により短絡されるように抵抗体36の区域に形成することができる。トリミング面58が削られると、上記ループが抵抗体36に付加され、抵抗体の抵抗値がより大きくなる。例えば、キャパシタ38の区域において、トリミング面59は上側電極43の一部を構成する。トリミング面59が削られると、キャパシタ38の容量値はより大きくなる。コイル45の区域のトリミング面60は、コイル巻回部トリミング面60により短絡されるように形成することができる。トリミング面60が削られると、コイル45の自己インダクタンスはより大きくなる。
導電性材料層55はキャパシタ38及びコイル45の成形層59及び60の区域の抵抗材料層37から除去した。上述した全ての受動素子について成形する場合、レーザビーム照射により同一材料本例ではTiWのトリミング面を削る必要がある。
上述した実施例は一例であり、本発明の範囲において種々の変形が可能であること明らかである。上述した実施例では基板をシリコン酸化層が形成されたシリコンウエファとしたが、例えばガラス又は酸化アルミニウムのような別の絶縁材料を用いることができる。基板としてシリコンウエファを用いる場合、電子部品は受動素子に加えてトランジスタやダイオードのような能動素子を含むことができる。この場合、基板に集積回路を形成することができる。このような回路は、通常のフリップ チィップ技術により受動素子を含む薄膜構造体の上部に形成することができる。
Claims (7)
- 表面に薄膜構造体が形成されている基板を有する電子部品であって、前記薄膜構造体が受動素子及びキャパシタを有し、前記キャパシタが、電極層に形成された下側電極、前記下側電極上に設けた絶縁材料層によって形成される誘電体、及び前記誘電体上に設けられ、かつ二重層として構成された電極層に形成された上側電極を有し、前記二重層の第1部分層は抵抗材料層によって形成され、前記抵抗材料層上に前記二重層の第2部分層をなす導電材料層が設けられ、前記誘電体上の前記抵抗材料層に抵抗体が形成された電子部品において、
前記キャパシタの前記下側電極は前記基板の表面上に設けられ、前記二重層の前記第1部分層の前記キャパシタの領域にトリミング面が形成され、前記トリミング面を削ることにより前記キャパシタの容量値を変化させることができることを特徴とする電子部品。 - 請求項1に記載の電子部品において、前記キャパシタの前記下側電極が導電材料の単一の層として構成した電極層に形成されることを特徴とする電子部品。
- 請求項2に記載の電子部品において、前記キャパシタの電極が形成されている電極層に導体トラックも形成され、このトラックが前記電子部品内の受動素子を相互接続することを特徴とする電子部品。
- 請求項1から3までのいずれか1項に記載の電子部品において、前記抵抗材料層の前記抵抗体の領域にトリミング面を形成し、前記トリミング面を削ることにより前記抵抗体の抵抗値が変化することを特徴とする電子部品。
- 請求項3、または請求項3に従属する請求項4に記載の電子部品において、二重層として構成された前記電極層にコイルも形成され、前記コイルの一方の端部が、前記基板の表面上に設けた前記電極層に形成された前記導体トラックに接続されていることを特徴とする電子部品。
- 請求項5に記載の電子部品において、前記二重層の前記コイルが形成されている領域にトリミング面が形成され、このトリミング面を削ることにより前記コイルの自己インダクタンスが変化することを特徴とする電子部品。
- 請求項5または6に記載の電子部品において、前記キャパシタ用のトリミング面及び前記コイル用のトリミング面の領域にある前記抵抗材料層から前記導電材料層を除去したことを特徴とする電子部品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95200477 | 1995-02-27 | ||
NL95200477.8 | 1995-02-27 | ||
PCT/IB1996/000116 WO1996027210A2 (en) | 1995-02-27 | 1996-02-15 | Electronic component comprising a thin-film structure with passive elements |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09512669A JPH09512669A (ja) | 1997-12-16 |
JP4097694B2 true JP4097694B2 (ja) | 2008-06-11 |
Family
ID=8220049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52611996A Expired - Fee Related JP4097694B2 (ja) | 1995-02-27 | 1996-02-15 | 受動素子を有する薄膜構造体を具える電子部品 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5731747A (ja) |
EP (1) | EP0757846B1 (ja) |
JP (1) | JP4097694B2 (ja) |
KR (1) | KR100395182B1 (ja) |
CN (1) | CN1084050C (ja) |
DE (1) | DE69616687T2 (ja) |
TW (1) | TW367621B (ja) |
WO (1) | WO1996027210A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9706154D0 (en) * | 1997-03-25 | 1997-05-14 | Philips Electronics Nv | Circuit simulator |
US6285542B1 (en) * | 1999-04-16 | 2001-09-04 | Avx Corporation | Ultra-small resistor-capacitor thin film network for inverted mounting to a surface |
WO2001061847A1 (en) * | 2000-02-15 | 2001-08-23 | Koninklijke Philips Electronics N.V. | Electronic device |
DE10035584A1 (de) * | 2000-07-21 | 2002-01-31 | Philips Corp Intellectual Pty | Mobilfunkgerät |
DE10039710B4 (de) * | 2000-08-14 | 2017-06-22 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat |
US7535079B2 (en) * | 2005-06-09 | 2009-05-19 | Freescale Semiconductor, Inc. | Semiconductor device comprising passive components |
US6919244B1 (en) | 2004-03-10 | 2005-07-19 | Motorola, Inc. | Method of making a semiconductor device, and semiconductor device made thereby |
US7430128B2 (en) * | 2004-10-18 | 2008-09-30 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof |
US7436678B2 (en) * | 2004-10-18 | 2008-10-14 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof |
US7382627B2 (en) | 2004-10-18 | 2008-06-03 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof |
US20060286696A1 (en) * | 2005-06-21 | 2006-12-21 | Peiffer Joel S | Passive electrical article |
KR101593631B1 (ko) * | 2014-01-24 | 2016-02-12 | 광운대학교 산학협력단 | 발광 소자 패키지 및 그 제조 방법 |
DE102016122923A1 (de) * | 2016-11-28 | 2018-05-30 | Karl-Alfred Schwarz | Modul zur passiven Flächenüberwachung |
WO2022231831A1 (en) * | 2021-04-27 | 2022-11-03 | KYOCERA AVX Components Corporation | Transmission line capacitor and circuit board including the same embedded within |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3569872A (en) * | 1968-11-27 | 1971-03-09 | Vitramon Inc | Electronic component |
US3868587A (en) * | 1971-10-19 | 1975-02-25 | Amos Nathan | Constant phase distributed impedance |
US4342143A (en) * | 1974-02-04 | 1982-08-03 | Jennings Thomas A | Method of making multiple electrical components in integrated microminiature form |
US4410867A (en) * | 1978-12-28 | 1983-10-18 | Western Electric Company, Inc. | Alpha tantalum thin film circuit device |
DE2903025C2 (de) * | 1979-01-26 | 1983-05-05 | Siemens AG, 1000 Berlin und 8000 München | RC-Netzwerk |
US4410847A (en) * | 1982-09-20 | 1983-10-18 | Brunswick Corporation | Voltage regulator |
GB2136235B (en) * | 1983-02-22 | 1986-07-09 | Philips Electronic Associated | Rc active filter device |
JPS609220U (ja) * | 1983-06-28 | 1985-01-22 | 株式会社村田製作所 | Lc複合部品 |
JPH0583017A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | マイクロ波集積回路装置 |
-
1995
- 1995-05-03 TW TW084104429A patent/TW367621B/zh not_active IP Right Cessation
-
1996
- 1996-02-15 EP EP96901462A patent/EP0757846B1/en not_active Expired - Lifetime
- 1996-02-15 KR KR1019960706122A patent/KR100395182B1/ko not_active IP Right Cessation
- 1996-02-15 JP JP52611996A patent/JP4097694B2/ja not_active Expired - Fee Related
- 1996-02-15 CN CN96190301A patent/CN1084050C/zh not_active Expired - Fee Related
- 1996-02-15 WO PCT/IB1996/000116 patent/WO1996027210A2/en active IP Right Grant
- 1996-02-15 DE DE69616687T patent/DE69616687T2/de not_active Expired - Lifetime
- 1996-02-23 US US08/606,324 patent/US5731747A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100395182B1 (ko) | 2003-12-18 |
US5731747A (en) | 1998-03-24 |
DE69616687T2 (de) | 2002-08-01 |
WO1996027210A2 (en) | 1996-09-06 |
TW367621B (en) | 1999-08-21 |
CN1084050C (zh) | 2002-05-01 |
DE69616687D1 (de) | 2001-12-13 |
EP0757846B1 (en) | 2001-11-07 |
KR970703047A (ko) | 1997-06-10 |
WO1996027210A3 (en) | 1996-10-31 |
EP0757846A1 (en) | 1997-02-12 |
JPH09512669A (ja) | 1997-12-16 |
CN1149930A (zh) | 1997-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4097694B2 (ja) | 受動素子を有する薄膜構造体を具える電子部品 | |
US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
US5693556A (en) | Method of making an antifuse metal post structure | |
US5918135A (en) | Methods for forming integrated circuit capacitors including dual electrode depositions | |
JP2001230379A (ja) | キャパシタ構造体とその製造方法 | |
JP2003519434A (ja) | 半導体構成素子を製造するための方法 | |
TW200423380A (en) | Semiconductor device and method for fabricating the same | |
JPH11330231A (ja) | 金属被覆構造 | |
JP3701877B2 (ja) | キャパシタを有する集積回路 | |
JPH0434966A (ja) | 半導体装置の製造方法 | |
US20030060009A1 (en) | Integrated capacitor and fuse | |
CA2252875C (en) | Semiconductor device and fabrication method thereof | |
US5913126A (en) | Methods of forming capacitors including expanded contact holes | |
KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
JP2001320026A (ja) | 半導体装置およびその製造方法 | |
JPH03244126A (ja) | 半導体装置の製造方法 | |
JP2799028B2 (ja) | キャパシタ―を備えた半導体装置 | |
JPH0992786A (ja) | Mimキャパシタ並びに同キャパシタおよび配線の形成方法 | |
JP3623377B2 (ja) | 半導体装置の製造方法 | |
JPH0595082A (ja) | 半導体装置 | |
JP3037019B2 (ja) | 半導体装置の製造方法 | |
JP2830636B2 (ja) | 半導体装置の製造方法 | |
JP2000252427A (ja) | 半導体装置の製造方法 | |
JPH07221271A (ja) | 半導体集積回路用受動素子及びその製造方法 | |
JP2000216244A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |