JPH0583017A - マイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置Info
- Publication number
- JPH0583017A JPH0583017A JP3274677A JP27467791A JPH0583017A JP H0583017 A JPH0583017 A JP H0583017A JP 3274677 A JP3274677 A JP 3274677A JP 27467791 A JP27467791 A JP 27467791A JP H0583017 A JPH0583017 A JP H0583017A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- capacitor
- integrated circuit
- substrate
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/003—One-port networks comprising only passive electrical elements as network components comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Microwave Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 共振回路部の共振周波数frのバラツキを抑
制して効率等の装置特性の劣化を抑制するとともに、装
置自体の小型化と低コスト化を図る。 【構成】 インダクタ3を形成した時のパターン寸法精
度が±数μmとなる表面粗さが小さい基板2上にインダ
クタ3とキャパシタ4とを形成してLC共振回路部を構
成し、このLC共振回路部をアルミナ等の高周波信号伝
送用基板1上にFET7等の他の回路要素とともに実装
し、分布定数線路6と接続する。
制して効率等の装置特性の劣化を抑制するとともに、装
置自体の小型化と低コスト化を図る。 【構成】 インダクタ3を形成した時のパターン寸法精
度が±数μmとなる表面粗さが小さい基板2上にインダ
クタ3とキャパシタ4とを形成してLC共振回路部を構
成し、このLC共振回路部をアルミナ等の高周波信号伝
送用基板1上にFET7等の他の回路要素とともに実装
し、分布定数線路6と接続する。
Description
【0001】
【産業上の利用分野】この発明はマイクロ波集積回路装
置に関し、特に、インダクタとキャパシタとからなるL
C共振回路を備えたマイクロ波集積回路装置に関するも
のである。
置に関し、特に、インダクタとキャパシタとからなるL
C共振回路を備えたマイクロ波集積回路装置に関するも
のである。
【0002】
【従来の技術】図12は、従来の500MHz〜数GH
zのマイクロ波で動作するハイブリッド型マイクロ波集
積回路装置の上面図であり、図において、1は高周波帯
の信号を伝送することができるアルミナ誘電体基板であ
り、該基板1上にはインダクタ3,基板上の配線6aと
基板の裏面の図示しない接地電極とによってマイクロス
トリップ線路を形成した分布定数線路6が形成され、更
に、該分布定数線路6上にはチップコンデンサ8,該チ
ップコンデンサ8と該分布定数線路6とを接続する25
μmφ程度の金等からなるワイヤ5が設けられ、更に、
GaAsやSi等の半導体基板上に形成されたFET7
と分布定数線路6とがワイヤ5によって接続されてい
る。尚、上記FET7の領域7aはドレインとゲートと
ソースを交互に複数形成した領域、7bは各ドレインに
接続しする配線、7cは各ゲートに接続する配線であ
る。
zのマイクロ波で動作するハイブリッド型マイクロ波集
積回路装置の上面図であり、図において、1は高周波帯
の信号を伝送することができるアルミナ誘電体基板であ
り、該基板1上にはインダクタ3,基板上の配線6aと
基板の裏面の図示しない接地電極とによってマイクロス
トリップ線路を形成した分布定数線路6が形成され、更
に、該分布定数線路6上にはチップコンデンサ8,該チ
ップコンデンサ8と該分布定数線路6とを接続する25
μmφ程度の金等からなるワイヤ5が設けられ、更に、
GaAsやSi等の半導体基板上に形成されたFET7
と分布定数線路6とがワイヤ5によって接続されてい
る。尚、上記FET7の領域7aはドレインとゲートと
ソースを交互に複数形成した領域、7bは各ドレインに
接続しする配線、7cは各ゲートに接続する配線であ
る。
【0003】図13は、図12の集積回路装置の等価回
路を示す図であり、図12と同一符号は同一または相当
する部分を示し、4はキャパシタで、図12のチップコ
ンデンサ8の容量に相当する。
路を示す図であり、図12と同一符号は同一または相当
する部分を示し、4はキャパシタで、図12のチップコ
ンデンサ8の容量に相当する。
【0004】次に、動作について説明する。FET7で
増幅した信号は配線7bから分布定数線路6を介して、
チップコンデンサ8とインダクタ3によって構成された
LC共振回路に達する。そして、この集積回路装置で
は、動作周波数fに対して、LC共振回路が2倍波2f
にて共振するように設計されており、即ち、インダクタ
3のインダクタンスをL、キャパシタ4のキャパシタン
スをCとした時、
増幅した信号は配線7bから分布定数線路6を介して、
チップコンデンサ8とインダクタ3によって構成された
LC共振回路に達する。そして、この集積回路装置で
は、動作周波数fに対して、LC共振回路が2倍波2f
にて共振するように設計されており、即ち、インダクタ
3のインダクタンスをL、キャパシタ4のキャパシタン
スをCとした時、
【0005】
【数1】
【0006】となるようにLCの値を定めている。これ
は2倍波2fを上記チップコンデンサ8(キャパシタ
4)とインダクタ3によって構成されたLC共振回路部
で全反射して、FET7側へ信号を戻すことにより、集
積回路装置の高効率化を図るためであり、F級動作の内
の2倍波成分の処理を行ったものである。
は2倍波2fを上記チップコンデンサ8(キャパシタ
4)とインダクタ3によって構成されたLC共振回路部
で全反射して、FET7側へ信号を戻すことにより、集
積回路装置の高効率化を図るためであり、F級動作の内
の2倍波成分の処理を行ったものである。
【0007】
【発明が解決しようとする課題】ところで、上記の従来
のLC共振回路を有するハイブリッドマイクロ波集積回
路装置では、チップコンデンサ8(キャパシタ4)の容
量の精度は±10%であり、また基板1上に形成された
インダクタ3の寸法精度は、アルミナ等の表面の粗い基
板上に形成した場合±25μm〜±50μm程度の精度
しか得られないため、チップコンデンサ8とインダクタ
3とによって構成されるLC共振回路の共振周波数fr
は±5〜±10%程度ばらつき、この共振周波数frの
ずれによって効率で数%,出力電力で数dBmもの特性
劣化を生じてしまう。そこで、インダクタ3の線路幅を
太くし、インダクタ3の寸法精度を高めて共振周波数f
rのバラツキを抑制することが考えられるが、この場
合、インダクタ3の寸法が大きくなるため、装置が大型
化し、コストが高くなり、小型で安価な装置を得ること
かできないという問題点があった。
のLC共振回路を有するハイブリッドマイクロ波集積回
路装置では、チップコンデンサ8(キャパシタ4)の容
量の精度は±10%であり、また基板1上に形成された
インダクタ3の寸法精度は、アルミナ等の表面の粗い基
板上に形成した場合±25μm〜±50μm程度の精度
しか得られないため、チップコンデンサ8とインダクタ
3とによって構成されるLC共振回路の共振周波数fr
は±5〜±10%程度ばらつき、この共振周波数frの
ずれによって効率で数%,出力電力で数dBmもの特性
劣化を生じてしまう。そこで、インダクタ3の線路幅を
太くし、インダクタ3の寸法精度を高めて共振周波数f
rのバラツキを抑制することが考えられるが、この場
合、インダクタ3の寸法が大きくなるため、装置が大型
化し、コストが高くなり、小型で安価な装置を得ること
かできないという問題点があった。
【0008】特に、上記図12に示した集積回路装置は
2倍波成分のみを処理するためにLC共振回路を1つ備
えたものであるが、一層の高効率化を図るために、アル
ミナ誘電体基板1上に動作周波数fの整数倍の周波数を
共振周波数frとするLC共振回路を各整数倍毎に形成
して高効率化を図ろうとすると、誘電体基板1上に複数
のインダクタ3,キャパシタ4を形成することから、誘
電体基板1上を占めるインダクタ3の割合が一層大きく
なって装置が大型化し、更に、各共振回路における共振
周波数frのバラツキが重なることから、効率及び出力
電力等の特性劣化が一層大きくなり、効率を十分に高め
ることができないという問題点があった。
2倍波成分のみを処理するためにLC共振回路を1つ備
えたものであるが、一層の高効率化を図るために、アル
ミナ誘電体基板1上に動作周波数fの整数倍の周波数を
共振周波数frとするLC共振回路を各整数倍毎に形成
して高効率化を図ろうとすると、誘電体基板1上に複数
のインダクタ3,キャパシタ4を形成することから、誘
電体基板1上を占めるインダクタ3の割合が一層大きく
なって装置が大型化し、更に、各共振回路における共振
周波数frのバラツキが重なることから、効率及び出力
電力等の特性劣化が一層大きくなり、効率を十分に高め
ることができないという問題点があった。
【0009】尚、特開平3−21101号公報では第1
の半導体基板上に比誘電率の大きい第2の半導体基板を
設けこの上にコプレーナラインを形成し、マイクロ波回
路長を短くして装置の小型化を図ることが提案され、特
開昭63−111659号公報に記載されたSi基板上
に形成したICチップ上に高周波動作用のGaAsチッ
プを接着して低価格化を図ることが提案されているが、
集積回路装置の効率や出力電力等の装置特性の劣化を防
止できるものではなく、上記課題を解決できるものでは
ない。
の半導体基板上に比誘電率の大きい第2の半導体基板を
設けこの上にコプレーナラインを形成し、マイクロ波回
路長を短くして装置の小型化を図ることが提案され、特
開昭63−111659号公報に記載されたSi基板上
に形成したICチップ上に高周波動作用のGaAsチッ
プを接着して低価格化を図ることが提案されているが、
集積回路装置の効率や出力電力等の装置特性の劣化を防
止できるものではなく、上記課題を解決できるものでは
ない。
【0010】一方、上記のようなインダクタとキャパシ
タとを備えた半導体集積回路装置を小型化する提案が従
来より多く提案されている。例えば、特開昭63−48
855号公報では、MIM構造(Metal−Insu
later−Metal構造)のキャパシタの上層導体
とインダクタとを兼用することが提案されている。しか
しながら、この提案されたMIM構造のキャパシタは、
上層導体とインダクタとを兼用してLC共振回路を形成
しているため、インダクタとキャパシタとの間に相互カ
ップリングが起こって不要な寄生容量が生じ、この不要
な寄生容量は上記図12に示す500MHz〜数GHz
のマイクロ波を扱うマイクロ波集積回路装置においては
装置特性を劣化させる原因となってしまう。また、特開
昭63−140560号公報では、基板上に形成された
スパイラルストリップラインインダクタと、該スパイラ
ルストリップラインインダクタ上に形成した誘電体絶縁
層と、この誘電体絶縁層上に形成されて接地用パッドに
接続する最上部金属層とからバイアス給電回路を形成す
ることが提案されている。しかしながら、このバイアス
給電回路ではインダクタと基板とによって形成された凹
凸面上にMIMキャパシタが形成されるため、MIM容
量の耐圧性が乏しく、特性劣化を生じやすいという問題
点があった。
タとを備えた半導体集積回路装置を小型化する提案が従
来より多く提案されている。例えば、特開昭63−48
855号公報では、MIM構造(Metal−Insu
later−Metal構造)のキャパシタの上層導体
とインダクタとを兼用することが提案されている。しか
しながら、この提案されたMIM構造のキャパシタは、
上層導体とインダクタとを兼用してLC共振回路を形成
しているため、インダクタとキャパシタとの間に相互カ
ップリングが起こって不要な寄生容量が生じ、この不要
な寄生容量は上記図12に示す500MHz〜数GHz
のマイクロ波を扱うマイクロ波集積回路装置においては
装置特性を劣化させる原因となってしまう。また、特開
昭63−140560号公報では、基板上に形成された
スパイラルストリップラインインダクタと、該スパイラ
ルストリップラインインダクタ上に形成した誘電体絶縁
層と、この誘電体絶縁層上に形成されて接地用パッドに
接続する最上部金属層とからバイアス給電回路を形成す
ることが提案されている。しかしながら、このバイアス
給電回路ではインダクタと基板とによって形成された凹
凸面上にMIMキャパシタが形成されるため、MIM容
量の耐圧性が乏しく、特性劣化を生じやすいという問題
点があった。
【0011】また、基板上にキャパシタ、特に、MIM
構造のキャパシタを形成したマイクロ波集積回路装置に
おいて、キャパシタを基板上に形成した後にキャパシタ
の容量値を最適値に調整できるようにした半導体集積回
路装置が従来より提案されており、例えば、特開昭61
−259560号公報では、上記キャパシタの上部金属
を複数個に分割し、該分割された上部金属の各々を引き
出し電極を介してキャパシタ領域外に導出して1つにま
とめ、この引き出し電極を切断してキャパシタの容量値
を調整できるようにした半導体集積回路装置が提案さ
れ、また、特開平1−308060号公報では、MIM
構造のキャパシタの上地金属膜を分割し、それぞれ独立
した金属膜を金線等で接続してキャパシタ容量を可変で
きる半導体装置が提案され、また、特開平2−1192
60号公報では、製造段階の最終段階において切断可能
な接地導体回路を、上層金属と下層金属とにそれぞれ設
けた平行平板型のMIM構造のキャパシタが提案されて
いる。しかしながら、上記図13に示すインダクタとキ
ャパシタとによるLC共振回路を有するマイクロ波集積
回路装置では、キャパシタの容量値を調整しただけで
は、LC共振回路における共振周波数frを所望の周波
数に合わせ込むことが困難で、高精度に共振周波数fr
を調整することがてきないという問題点があった。
構造のキャパシタを形成したマイクロ波集積回路装置に
おいて、キャパシタを基板上に形成した後にキャパシタ
の容量値を最適値に調整できるようにした半導体集積回
路装置が従来より提案されており、例えば、特開昭61
−259560号公報では、上記キャパシタの上部金属
を複数個に分割し、該分割された上部金属の各々を引き
出し電極を介してキャパシタ領域外に導出して1つにま
とめ、この引き出し電極を切断してキャパシタの容量値
を調整できるようにした半導体集積回路装置が提案さ
れ、また、特開平1−308060号公報では、MIM
構造のキャパシタの上地金属膜を分割し、それぞれ独立
した金属膜を金線等で接続してキャパシタ容量を可変で
きる半導体装置が提案され、また、特開平2−1192
60号公報では、製造段階の最終段階において切断可能
な接地導体回路を、上層金属と下層金属とにそれぞれ設
けた平行平板型のMIM構造のキャパシタが提案されて
いる。しかしながら、上記図13に示すインダクタとキ
ャパシタとによるLC共振回路を有するマイクロ波集積
回路装置では、キャパシタの容量値を調整しただけで
は、LC共振回路における共振周波数frを所望の周波
数に合わせ込むことが困難で、高精度に共振周波数fr
を調整することがてきないという問題点があった。
【0012】この発明は、上記のような問題点を解決す
るためになされたもので、共振周波数frのばらつきが
低減し、効率,出力電圧等の装置特性の劣化が抑えら
れ、且つ、小型化と低コスト化が図られたハイブリッド
マイクロ波集積回路装置を得ることを目的とする。
るためになされたもので、共振周波数frのばらつきが
低減し、効率,出力電圧等の装置特性の劣化が抑えら
れ、且つ、小型化と低コスト化が図られたハイブリッド
マイクロ波集積回路装置を得ることを目的とする。
【0013】更に、この発明の他の目的は、小型化と低
コスト化がなされ、且つ、F級動作に近い動作を高精度
に実現することができるハイブリッドマイクロ波集積回
路装置を得ることを目的とする。
コスト化がなされ、且つ、F級動作に近い動作を高精度
に実現することができるハイブリッドマイクロ波集積回
路装置を得ることを目的とする。
【0014】更に、この発明の他の目的は、不要な寄生
容量が生じないMIMキャパシタとインダクタからなる
LC共振回路を有し、装置特性の劣化の程度が小さく、
小型化が図られたマイクロ波集積回路装置を得ることを
目的とする。
容量が生じないMIMキャパシタとインダクタからなる
LC共振回路を有し、装置特性の劣化の程度が小さく、
小型化が図られたマイクロ波集積回路装置を得ることを
目的とする。
【0015】更に、この発明の他の目的は、基板上にイ
ンダクタとキャパシタとを形成した後に、このインダク
タとキャパシタとからなるLC共振回路の共振周波数f
rを高精度に調整することができる半導体集積回路装置
を得ることを目的とする。
ンダクタとキャパシタとを形成した後に、このインダク
タとキャパシタとからなるLC共振回路の共振周波数f
rを高精度に調整することができる半導体集積回路装置
を得ることを目的とする。
【0016】
【課題を解決するための手段】この発明にかかるハイブ
リッド型マイクロ波集積回路装置は、インダクタを形成
した時のパターン寸法精度が±数μmとなるような表面
粗さの小さい基板上にインダクタとキャパシタとを形成
してLC共振回路を構成し、このLC共振回路が形成さ
れた基板を高周波帯信号伝送用基板上または基板内に実
装したものである。
リッド型マイクロ波集積回路装置は、インダクタを形成
した時のパターン寸法精度が±数μmとなるような表面
粗さの小さい基板上にインダクタとキャパシタとを形成
してLC共振回路を構成し、このLC共振回路が形成さ
れた基板を高周波帯信号伝送用基板上または基板内に実
装したものである。
【0017】更に、この発明にかかるハイブリッド型マ
イクロ波集積回路装置は、インダクタを形成した時のパ
ターン寸法精度が±数μmとなるような表面粗さの小さ
い基板上にインダクタとキャパシタとを形成して共振周
波数が動作周波数の整数倍となるLC共振回路を各整数
倍毎に構成し、この各共振周波数毎に形成されたLC共
振回路を有する複数の基板を上記高周波帯信号伝送用基
板上または基板内に実装したものである。
イクロ波集積回路装置は、インダクタを形成した時のパ
ターン寸法精度が±数μmとなるような表面粗さの小さ
い基板上にインダクタとキャパシタとを形成して共振周
波数が動作周波数の整数倍となるLC共振回路を各整数
倍毎に構成し、この各共振周波数毎に形成されたLC共
振回路を有する複数の基板を上記高周波帯信号伝送用基
板上または基板内に実装したものである。
【0018】更に、この発明にかかるマイクロ波半導体
集積回路装置は、キャパシタ上にインダクタを形成して
なるLC共振回路を備えたものである。更に、この発明
にかかるマイクロ波半導体集積回路装置は、上記キャパ
シタとインダクタとからなるLC共振回路を、複数に分
割されたインダクタとキャパシタとを接続して構成した
ものである。更に、この発明にかかるマイクロ波半導体
集積回路装置は、LC共振回路の電極の近傍に高周波的
に接地した電極を設けたものである。
集積回路装置は、キャパシタ上にインダクタを形成して
なるLC共振回路を備えたものである。更に、この発明
にかかるマイクロ波半導体集積回路装置は、上記キャパ
シタとインダクタとからなるLC共振回路を、複数に分
割されたインダクタとキャパシタとを接続して構成した
ものである。更に、この発明にかかるマイクロ波半導体
集積回路装置は、LC共振回路の電極の近傍に高周波的
に接地した電極を設けたものである。
【0019】
【作用】この発明のハイブリッドマイクロ波集積回路装
置においては、インダクタを形成した時のパターン寸法
精度が±数μmとなるような表面粗さの小さい基板上に
インダクタとキャパシタを形成してLC共振回路を構成
し、このLC共振回路を高周波帯信号伝送用基板上また
は基板内に設けているので、共振回路の共振周波数fr
のバラツキが小さく、しかも共振回路部が小型化するた
め、効率や出力電力等の特性劣化が小さく、装置自体も
小型で安価なものになる。
置においては、インダクタを形成した時のパターン寸法
精度が±数μmとなるような表面粗さの小さい基板上に
インダクタとキャパシタを形成してLC共振回路を構成
し、このLC共振回路を高周波帯信号伝送用基板上また
は基板内に設けているので、共振回路の共振周波数fr
のバラツキが小さく、しかも共振回路部が小型化するた
め、効率や出力電力等の特性劣化が小さく、装置自体も
小型で安価なものになる。
【0020】またこの発明のハイブリッドマイクロ波集
積回路装置においては、インダクタを形成した時のパタ
ーン寸法精度が±数μmとなるような表面粗さの小さい
基板上に共振周波数が動作周波数の整数倍となるよう各
整数倍毎にインダクタとキャパシタを形成してLC共振
回路を構成し、この複数のLC共振回路を高周波帯信号
伝送用基板上または基板内に設けているので、各共振回
路の共振周波数frのバラツキが小さく、高周波成分を
所望の位相毎に高精度に反射することができ、F級動作
に近い高効率動作を行うことができる。
積回路装置においては、インダクタを形成した時のパタ
ーン寸法精度が±数μmとなるような表面粗さの小さい
基板上に共振周波数が動作周波数の整数倍となるよう各
整数倍毎にインダクタとキャパシタを形成してLC共振
回路を構成し、この複数のLC共振回路を高周波帯信号
伝送用基板上または基板内に設けているので、各共振回
路の共振周波数frのバラツキが小さく、高周波成分を
所望の位相毎に高精度に反射することができ、F級動作
に近い高効率動作を行うことができる。
【0021】また、この発明のマイクロ波集積回路装置
においては、MIMキャパシタの上層導体上にインダク
タを形成してLC共振回路を構成しているため、キャパ
シタとインダクタとの間に相互カップリングによる不要
な寄生容量を生ずることがなく、基板上でのLC共振回
路の専有面積を小さくすることができる。
においては、MIMキャパシタの上層導体上にインダク
タを形成してLC共振回路を構成しているため、キャパ
シタとインダクタとの間に相互カップリングによる不要
な寄生容量を生ずることがなく、基板上でのLC共振回
路の専有面積を小さくすることができる。
【0022】また、この発明のマイクロ波集積回路装置
においては、複数に分割されたインダクタと、複数に分
割されたキャパシタとからLC共振回路を構成している
ので、これら複数に分割されたインダクタとキャパシタ
における接続部を切断することによりLC共振回路の共
振周波数frを高精度に調整することができる。
においては、複数に分割されたインダクタと、複数に分
割されたキャパシタとからLC共振回路を構成している
ので、これら複数に分割されたインダクタとキャパシタ
における接続部を切断することによりLC共振回路の共
振周波数frを高精度に調整することができる。
【0023】また、この発明のマイクロ波集積回路装置
においては、インダクタとキャパシタとを直列または並
列に接続してなるLC共振回路の信号電極の近傍に高周
波的に接地した電極が設けられているため、信号電極と
この接地した電極とを接触することができ、マイクロ波
帯プローブ針によって共振回路の共振周波数を測定する
ことができる。
においては、インダクタとキャパシタとを直列または並
列に接続してなるLC共振回路の信号電極の近傍に高周
波的に接地した電極が設けられているため、信号電極と
この接地した電極とを接触することができ、マイクロ波
帯プローブ針によって共振回路の共振周波数を測定する
ことができる。
【0024】
【実施例】以下、この発明の一実施例を図について説明
する。図1は、この発明の一実施例による500MHz
〜数GHzのマイクロ波で動作するハイブリッドマイク
ロ波集積回路装置を示す上面図であり、図において、図
5と同一符号は同一または相当する部分を示し、2はサ
ファイヤ,GaAs,Si等からなり、インダクタを形
成した時のパターン寸法精度が±数μmの範囲となる第
2の基板であり、該第2の基板2上にはAu,WSi,
Al等の導電性物質からなるインダクタ3とキャパシタ
4が形成され、インダクタ3と第1の基板であるアルミ
ナ誘電体基板1上の分布定数線路とがワイヤ5によって
電気的に結線されている。ここで、キャパシタ4はMI
M構造(Metal−Insulater−Metal
構造)のキャパシタであり、インダクタ3とキャパシタ
4とで構成されるLC共振回路は、前述した(数1)で
示す式に基づいて動作周波数fに対する2倍波2fで共
振するようにインダクタ3とキャパシタ4のそれぞれの
寸法,厚さ等が調整されて形成されている。そして、図
2は図1に示す集積回路装置の等価回路を示しており、
本実施例の集積回路装置はインダクタ3とキャパシタ4
とが並列接続されている。
する。図1は、この発明の一実施例による500MHz
〜数GHzのマイクロ波で動作するハイブリッドマイク
ロ波集積回路装置を示す上面図であり、図において、図
5と同一符号は同一または相当する部分を示し、2はサ
ファイヤ,GaAs,Si等からなり、インダクタを形
成した時のパターン寸法精度が±数μmの範囲となる第
2の基板であり、該第2の基板2上にはAu,WSi,
Al等の導電性物質からなるインダクタ3とキャパシタ
4が形成され、インダクタ3と第1の基板であるアルミ
ナ誘電体基板1上の分布定数線路とがワイヤ5によって
電気的に結線されている。ここで、キャパシタ4はMI
M構造(Metal−Insulater−Metal
構造)のキャパシタであり、インダクタ3とキャパシタ
4とで構成されるLC共振回路は、前述した(数1)で
示す式に基づいて動作周波数fに対する2倍波2fで共
振するようにインダクタ3とキャパシタ4のそれぞれの
寸法,厚さ等が調整されて形成されている。そして、図
2は図1に示す集積回路装置の等価回路を示しており、
本実施例の集積回路装置はインダクタ3とキャパシタ4
とが並列接続されている。
【0025】上記ハイブリッドマイクロ波集積回路装置
は以下の工程にて組み立てられる。先ず、サファイヤ,
GaAs,Si等からなる第2の基板2上にインダクタ
3とMIM構造からなるキャパシタ4を形成した後、第
1の基板であるアルミナ誘電体基板1上に上記インダク
タ3とMIM構造からなるキャパシタ4とを形成した第
2の基板2をダイボンドし、ワイヤ5によって分布定数
線路6とインダクタ3とを接続することにより集積回路
装置は組立られる。ここで、キャパシタ4は一般的なモ
ノリシックマイクロ波集積回路の製造プロセスを用いて
上層と下層との電極間膜厚を薄く形成したもので、従来
のチップコンデンサの容量に比べて、より容量を高精度
に調整できるため、LC共振回路の共振周波数frのバ
ラツキが一層小さくなる。尚、第2の基板がインダクタ
3を形成した時のパターン寸法精度が±数μmの範囲よ
り大きくなる基板の場合、得られる共振回路の共振周波
数がバラツキ、効率及び出力電力の向上を期待できなく
なる。
は以下の工程にて組み立てられる。先ず、サファイヤ,
GaAs,Si等からなる第2の基板2上にインダクタ
3とMIM構造からなるキャパシタ4を形成した後、第
1の基板であるアルミナ誘電体基板1上に上記インダク
タ3とMIM構造からなるキャパシタ4とを形成した第
2の基板2をダイボンドし、ワイヤ5によって分布定数
線路6とインダクタ3とを接続することにより集積回路
装置は組立られる。ここで、キャパシタ4は一般的なモ
ノリシックマイクロ波集積回路の製造プロセスを用いて
上層と下層との電極間膜厚を薄く形成したもので、従来
のチップコンデンサの容量に比べて、より容量を高精度
に調整できるため、LC共振回路の共振周波数frのバ
ラツキが一層小さくなる。尚、第2の基板がインダクタ
3を形成した時のパターン寸法精度が±数μmの範囲よ
り大きくなる基板の場合、得られる共振回路の共振周波
数がバラツキ、効率及び出力電力の向上を期待できなく
なる。
【0026】このような本実施例の集積回路装置では、
インダクタ3を形成した時のパターン寸法精度が±数μ
mとなる第2の基板2上にインダクタ3とMIM構造の
キャパシタ4とからなるLC共振回路を形成しているた
め、インダクタ3とMIM構造のキャパシタ4が高い寸
法精度で基板上に形成することができ、インダクタ3と
キャパシタ4からなるLC共振回路の共振周波数は従来
に比べてバラツキが少なくなるとともに、LC共振回路
の基板上を占める面積も大幅に小さくなり、その結果、
効率,出力電力等の装置特性の劣化が小さく、装置自体
も小型化になる。
インダクタ3を形成した時のパターン寸法精度が±数μ
mとなる第2の基板2上にインダクタ3とMIM構造の
キャパシタ4とからなるLC共振回路を形成しているた
め、インダクタ3とMIM構造のキャパシタ4が高い寸
法精度で基板上に形成することができ、インダクタ3と
キャパシタ4からなるLC共振回路の共振周波数は従来
に比べてバラツキが少なくなるとともに、LC共振回路
の基板上を占める面積も大幅に小さくなり、その結果、
効率,出力電力等の装置特性の劣化が小さく、装置自体
も小型化になる。
【0027】図3は、本発明の第2の実施例によるハイ
ブリッドマイクロ波集積回路装置の上面を示す図であ
り、図において、図1と同一符号は同一または相当する
部分を示し、3cはインダクタ3とキャパシタ4とを接
続するエアーブリッジである。また、図4はこの集積回
路装置の等価回路を示している。
ブリッドマイクロ波集積回路装置の上面を示す図であ
り、図において、図1と同一符号は同一または相当する
部分を示し、3cはインダクタ3とキャパシタ4とを接
続するエアーブリッジである。また、図4はこの集積回
路装置の等価回路を示している。
【0028】このような本実施例の集積回路装置では、
インダクタ3を形成した時のパターン寸法精度が±数μ
mの範囲となる第2の基板2上にキャパタシタ4とイン
ダクタ3とがエアーブリッジ3aにて直列に接続して構
成されたLC共振回路を備えており、上記実施例と同様
の効果を得ることかできる。
インダクタ3を形成した時のパターン寸法精度が±数μ
mの範囲となる第2の基板2上にキャパタシタ4とイン
ダクタ3とがエアーブリッジ3aにて直列に接続して構
成されたLC共振回路を備えており、上記実施例と同様
の効果を得ることかできる。
【0029】図5は本発明の第3の実施例によるハイブ
リッドマイクロ波集積回路装置の上面を示す図であり、
図において、図1と同一符号は同一または相当する部分
を示し、2a,2bはそれぞれ動作周波数fの整数倍の
共振周波数frとなるようにインダクタ3とキャパシタ
4とによってLC共振回路が形成された第2の基板であ
り、これら第2の基板2a,2bは分布定数線路6にワ
イヤ5を介して接続されている。ここで、第1の基板1
の動作周波数fに対して第2の基板2a上のLC共振回
路の共振周波数frは2fを示し、第2の基板2b上の
LC共振回路の共振周波数frは3fを示すように設計
されており、これは、一般に高出力増幅器の効率を改善
するためには、動作周波数fに対して、その高調波2
f,3f…の出力側整合を最適化すればよいことが知ら
れており(千葉,他「GaAsFETを用いた増幅器の
高効率化」信学技報MW82−30,pp21〜26,
1982)、2倍波2fを第2の基板2aで全反射し、
3倍波3fを第3の基板2bで全反射し、各々の反射波
の位相を分布定数線路6により最適化したものである。
また、図13は図12の回路の等価回路図であり、3a
は第2の基板2a上のインダクタ、4aは第2の基板2
a上のキャパシタ、3bは第2の基板2b上のインダク
タ、4bは第2の基板2b上のキャパシタを示してい
る。
リッドマイクロ波集積回路装置の上面を示す図であり、
図において、図1と同一符号は同一または相当する部分
を示し、2a,2bはそれぞれ動作周波数fの整数倍の
共振周波数frとなるようにインダクタ3とキャパシタ
4とによってLC共振回路が形成された第2の基板であ
り、これら第2の基板2a,2bは分布定数線路6にワ
イヤ5を介して接続されている。ここで、第1の基板1
の動作周波数fに対して第2の基板2a上のLC共振回
路の共振周波数frは2fを示し、第2の基板2b上の
LC共振回路の共振周波数frは3fを示すように設計
されており、これは、一般に高出力増幅器の効率を改善
するためには、動作周波数fに対して、その高調波2
f,3f…の出力側整合を最適化すればよいことが知ら
れており(千葉,他「GaAsFETを用いた増幅器の
高効率化」信学技報MW82−30,pp21〜26,
1982)、2倍波2fを第2の基板2aで全反射し、
3倍波3fを第3の基板2bで全反射し、各々の反射波
の位相を分布定数線路6により最適化したものである。
また、図13は図12の回路の等価回路図であり、3a
は第2の基板2a上のインダクタ、4aは第2の基板2
a上のキャパシタ、3bは第2の基板2b上のインダク
タ、4bは第2の基板2b上のキャパシタを示してい
る。
【0030】このような本実施例の集積回路装置では、
インダクタ3aを形成した時のパターン寸法精度が±数
μmの範囲となる第2の基板2a上にインダクタ3aと
キャパシタ4aとからなり共振周波数frが2fとなる
LC共振回路を設け、更に、インダクタ3bを形成した
時のパターン寸法精度が±数μmの範囲となる第2の基
板2b上にインダクタ3aとキャパシタ4aとからなり
共振周波数frが3fとなるLC共振回路を設け、これ
らLC共振回路を備えた第2の基板2a、2bを動作周
波数がfのアルミナ誘電体基板1上に形成しているた
め、各共振回路の共振周波数frのバラツキが小さく、
高周波成分を所望の位相毎に高精度に反射することがで
きるため、集積回路装置の効率を高精度にF級動作に近
づけることができ、集積回路装置全体の特性を改善する
ことができる。
インダクタ3aを形成した時のパターン寸法精度が±数
μmの範囲となる第2の基板2a上にインダクタ3aと
キャパシタ4aとからなり共振周波数frが2fとなる
LC共振回路を設け、更に、インダクタ3bを形成した
時のパターン寸法精度が±数μmの範囲となる第2の基
板2b上にインダクタ3aとキャパシタ4aとからなり
共振周波数frが3fとなるLC共振回路を設け、これ
らLC共振回路を備えた第2の基板2a、2bを動作周
波数がfのアルミナ誘電体基板1上に形成しているた
め、各共振回路の共振周波数frのバラツキが小さく、
高周波成分を所望の位相毎に高精度に反射することがで
きるため、集積回路装置の効率を高精度にF級動作に近
づけることができ、集積回路装置全体の特性を改善する
ことができる。
【0031】図7は、この発明の第4の実施例によるハ
イブリッドマイクロ波集積回路装置のLC共振回路部を
示す図であり、図7(a) はその上面図であり、図7(b)
は図7(a) のVII −VII 線における断面図である。図に
おいて、図1と同一符号は同一または相当する部分を示
し、9aは信号電極、9bは接地用電極、10はバイア
ホール、11は導体膜、20は裏面設置電極、30は導
体膜であり、導体膜30上に設けられた上記電極9bは
裏面設置電極20とバイアホール10によって接続され
高周波的に接地されている。
イブリッドマイクロ波集積回路装置のLC共振回路部を
示す図であり、図7(a) はその上面図であり、図7(b)
は図7(a) のVII −VII 線における断面図である。図に
おいて、図1と同一符号は同一または相当する部分を示
し、9aは信号電極、9bは接地用電極、10はバイア
ホール、11は導体膜、20は裏面設置電極、30は導
体膜であり、導体膜30上に設けられた上記電極9bは
裏面設置電極20とバイアホール10によって接続され
高周波的に接地されている。
【0032】このような本実施例の集積回路装置では、
電極9bが裏面設置電極20とバイアホール10によっ
て接続されて高周波的に接地され、この電極部分がコプ
レーナ線路となっているため、コプレーナ線路型のマイ
クロ波帯用プローブ針によって接地電極9bと信号電極
9aとを基板2の上面にて接触させて、LC共振回路の
共振周波数frを直接測定することができるため、LC
共振回路の共振周波数frを測定して選別し、最適な共
振周波数frを有するLC共振回路を基板上に実装する
ことができ、その結果、より高精度に装置を高効率化す
ることができる。
電極9bが裏面設置電極20とバイアホール10によっ
て接続されて高周波的に接地され、この電極部分がコプ
レーナ線路となっているため、コプレーナ線路型のマイ
クロ波帯用プローブ針によって接地電極9bと信号電極
9aとを基板2の上面にて接触させて、LC共振回路の
共振周波数frを直接測定することができるため、LC
共振回路の共振周波数frを測定して選別し、最適な共
振周波数frを有するLC共振回路を基板上に実装する
ことができ、その結果、より高精度に装置を高効率化す
ることができる。
【0033】図8は、この発明の第5の実施例によるマ
イクロ波集積回路装置のLC共振回路部の上面を示す図
であり、図において、図1と同一符号は同一または相当
する部分を示し、11はFIBやレーザなどにより切断
可能な配線であり、キャパシタ4とインダクタ3とは双
方とも複数に分断されてこの配線11によって接続され
た構成になっている。そして、このLC共振回路部は上
記第1〜第3の実施例と同様にアルミナ等の誘電体基板
上に実装され、分布定数線路とインダクタとをワイヤ等
によって接続して集積回路装置に組み込まれる。尚、図
9は上記回路の等価回路図である。
イクロ波集積回路装置のLC共振回路部の上面を示す図
であり、図において、図1と同一符号は同一または相当
する部分を示し、11はFIBやレーザなどにより切断
可能な配線であり、キャパシタ4とインダクタ3とは双
方とも複数に分断されてこの配線11によって接続され
た構成になっている。そして、このLC共振回路部は上
記第1〜第3の実施例と同様にアルミナ等の誘電体基板
上に実装され、分布定数線路とインダクタとをワイヤ等
によって接続して集積回路装置に組み込まれる。尚、図
9は上記回路の等価回路図である。
【0034】このような本実施例の集積回路装置では、
LC共振回路が複数に分断されたインダクタを切断可能
な配線11にて結線されたインダクタ3と複数に分断さ
れたキャパシタを切断可能な配線11にて結線されたキ
ャパシタ4とから構成されているため、配線11を切断
してインダクタとキャパシタの値をそれぞれ調整し、共
振回路の共振周波数frを所望の共振周波数に調整でき
るため、より高精度に装置を高効率化することができ
る。
LC共振回路が複数に分断されたインダクタを切断可能
な配線11にて結線されたインダクタ3と複数に分断さ
れたキャパシタを切断可能な配線11にて結線されたキ
ャパシタ4とから構成されているため、配線11を切断
してインダクタとキャパシタの値をそれぞれ調整し、共
振回路の共振周波数frを所望の共振周波数に調整でき
るため、より高精度に装置を高効率化することができ
る。
【0035】図10は、この発明の第6の実施例による
ハイブリッドマイクロ波集積回路装置のLC共振回路部
を示す上面図、図11は図10中のX−X線における断
面図であり、図において、図1と同一符号は同一または
相当する部分を示しており、12は第2の基板の下層を
構成する裏面導体層、13は第2の基板の上層を構成す
るサファイヤ,Si,GaAs等からなる誘電体層、1
4は第1層導体膜、15は第1層絶縁体膜、16は第2
層導体膜、17は第3層導体膜、18は第2層絶縁体膜
である。ここで、上記導体膜14,16,17の材料と
してはAu,WSi,Al等の導電性物質が用いられ、
上記絶縁体膜15,18の材料としてはSiO2 ,Si
ON等の絶縁性物質が用いられる。
ハイブリッドマイクロ波集積回路装置のLC共振回路部
を示す上面図、図11は図10中のX−X線における断
面図であり、図において、図1と同一符号は同一または
相当する部分を示しており、12は第2の基板の下層を
構成する裏面導体層、13は第2の基板の上層を構成す
るサファイヤ,Si,GaAs等からなる誘電体層、1
4は第1層導体膜、15は第1層絶縁体膜、16は第2
層導体膜、17は第3層導体膜、18は第2層絶縁体膜
である。ここで、上記導体膜14,16,17の材料と
してはAu,WSi,Al等の導電性物質が用いられ、
上記絶縁体膜15,18の材料としてはSiO2 ,Si
ON等の絶縁性物質が用いられる。
【0036】上記構造からなるLC共振回路は、基板2
を構成する誘電体層13の上に第1層導体膜14,第1
層絶縁体膜15,第2層導体膜16を順次形成して、M
IM構造のキャパシタを形成し、次いで、この第2層導
体膜16上に第2層絶縁体膜18を形成し、更に、第2
層絶縁膜18を介してメアンダライン型のインダクタ3
を第3層導体膜17により形成し、この第3層導体膜1
7の端部を第1層導体膜14と結線して得ることができ
る。そして、このLC共振回路は上記第1〜第3の実施
例と同様にFETを備え、分布定数線路の形成されたア
ルミナ等の誘電体基板上に組み込まれ、分布定数線路と
インダクタとをワイヤ等で接続して集積回路装置が構成
される。
を構成する誘電体層13の上に第1層導体膜14,第1
層絶縁体膜15,第2層導体膜16を順次形成して、M
IM構造のキャパシタを形成し、次いで、この第2層導
体膜16上に第2層絶縁体膜18を形成し、更に、第2
層絶縁膜18を介してメアンダライン型のインダクタ3
を第3層導体膜17により形成し、この第3層導体膜1
7の端部を第1層導体膜14と結線して得ることができ
る。そして、このLC共振回路は上記第1〜第3の実施
例と同様にFETを備え、分布定数線路の形成されたア
ルミナ等の誘電体基板上に組み込まれ、分布定数線路と
インダクタとをワイヤ等で接続して集積回路装置が構成
される。
【0037】このような本実施例の集積回路装置では、
サファイヤ,Si,GaAs等からなる第2の基板上に
MIM構造(第1層導体膜14,第1層絶縁体膜15,
第2層導体膜16)のキャパシタを形成し、このMIM
構造のキャパシタの上層導体膜16上にメアンダライン
型のインダクタ3を形成してLC共振回路を構成してい
るので、従来のMIM構造のキャパシタの上層導体とイ
ンダクタとを兼ねたものや、インダクタ上にMIM構造
のキャパシタを形成したものに比べて、インダクタ3と
キャパシタ4との間に不要な寄生容量を生ずることがな
くなり、LC共振回路の共振周波数のバラツキが小さく
なって、集積回路装置における効率や出力電力等の特性
劣化が小さくなるとともに、キャパシタ上にインダクタ
を形成しているため、第2の基板2の面積が小さくな
り、集積回路装置を小型化することができる。
サファイヤ,Si,GaAs等からなる第2の基板上に
MIM構造(第1層導体膜14,第1層絶縁体膜15,
第2層導体膜16)のキャパシタを形成し、このMIM
構造のキャパシタの上層導体膜16上にメアンダライン
型のインダクタ3を形成してLC共振回路を構成してい
るので、従来のMIM構造のキャパシタの上層導体とイ
ンダクタとを兼ねたものや、インダクタ上にMIM構造
のキャパシタを形成したものに比べて、インダクタ3と
キャパシタ4との間に不要な寄生容量を生ずることがな
くなり、LC共振回路の共振周波数のバラツキが小さく
なって、集積回路装置における効率や出力電力等の特性
劣化が小さくなるとともに、キャパシタ上にインダクタ
を形成しているため、第2の基板2の面積が小さくな
り、集積回路装置を小型化することができる。
【0038】尚、上記第5,6の実施例によるLC共振
回路は実施例中のインダクタを形成した時のパターン寸
法精度が±数μmの範囲となる第2の基板2上に形成す
る場合に限らず、LC共振回路を備えた集積回路装置に
対して適用するこができる。また、上記第3の実施例で
はLC共振回路を2個(共振周波数がそれぞれ2f,3
fの共振回路)形成したが、共振周波数frが動作周波
数fの4倍、5倍…となるLC共振回路を更に設けても
よく、この場合、一層F級動作に近づき一層の高効率化
を期待することができる。
回路は実施例中のインダクタを形成した時のパターン寸
法精度が±数μmの範囲となる第2の基板2上に形成す
る場合に限らず、LC共振回路を備えた集積回路装置に
対して適用するこができる。また、上記第3の実施例で
はLC共振回路を2個(共振周波数がそれぞれ2f,3
fの共振回路)形成したが、共振周波数frが動作周波
数fの4倍、5倍…となるLC共振回路を更に設けても
よく、この場合、一層F級動作に近づき一層の高効率化
を期待することができる。
【0039】また、上記何れの実施例においても第1の
基板上にLC共振回路を有する第2の基板を実装した
が、第1の基板の内部に埋め込むように形成しても上記
実施例と同様の効果を得ることができる。
基板上にLC共振回路を有する第2の基板を実装した
が、第1の基板の内部に埋め込むように形成しても上記
実施例と同様の効果を得ることができる。
【0040】
【発明の効果】以上のように、この発明によれば、イン
ダクタを形成した時のパターン寸法精度が±数μmとな
る表面粗さの小さい基板上に上記インダクタとキャパシ
タとからなるLC共振回路を形成し、このLC共振回路
を有する基板を高長波帯信号伝送用基板上または基板内
に実装したので、共振回路部の共振周波数frを高精度
化すると共に共振回路部を小型化でき、装置特性の劣化
が少なく、小型化、低コスト化がなされたハイブリッド
マイクロ波集積回路装置を得ることができる効果があ
る。
ダクタを形成した時のパターン寸法精度が±数μmとな
る表面粗さの小さい基板上に上記インダクタとキャパシ
タとからなるLC共振回路を形成し、このLC共振回路
を有する基板を高長波帯信号伝送用基板上または基板内
に実装したので、共振回路部の共振周波数frを高精度
化すると共に共振回路部を小型化でき、装置特性の劣化
が少なく、小型化、低コスト化がなされたハイブリッド
マイクロ波集積回路装置を得ることができる効果があ
る。
【0041】また、この発明によれば、インダクタを形
成した時のパターン寸法制度が±数μmになる表面粗さ
の小さい基板上に共振周波数が動作周波数の整数倍とな
るようインダクタとキャパシタとを形成してなるLC共
振回路を各整数倍毎に複数形成し、各共振回路を備えた
複数の基板を高周波帯信号伝送用基板上または基板内に
実装したので、各共振回路の共振周波数frのバラツキ
が小さく、高周波成分を所望の位相毎に高精度に反射で
き、F級動作に近い高効率動作を高精度に実現すること
ができ、しかも、装置特性の劣化が少なく、小型化・低
コスト化がなされたハイブリッドマイクロ波集積回路装
置を得ることができる効果がある。
成した時のパターン寸法制度が±数μmになる表面粗さ
の小さい基板上に共振周波数が動作周波数の整数倍とな
るようインダクタとキャパシタとを形成してなるLC共
振回路を各整数倍毎に複数形成し、各共振回路を備えた
複数の基板を高周波帯信号伝送用基板上または基板内に
実装したので、各共振回路の共振周波数frのバラツキ
が小さく、高周波成分を所望の位相毎に高精度に反射で
き、F級動作に近い高効率動作を高精度に実現すること
ができ、しかも、装置特性の劣化が少なく、小型化・低
コスト化がなされたハイブリッドマイクロ波集積回路装
置を得ることができる効果がある。
【0042】また、この発明によれば、絶縁体膜をはさ
む上層,下層の各導体膜にて構成されるMIMキャパシ
タの上層の導体膜上にインダクタを形成してLC共振回
路を構成したので、キャパシタとインダクタ間での不要
な寄生容量を生ずることなくLC共振回路の基板上での
専有面積を小さくすることができ、装置特性の劣化が低
減し、小型化された高効率のマイクロ波集積回路装置を
得ることができる効果ある。
む上層,下層の各導体膜にて構成されるMIMキャパシ
タの上層の導体膜上にインダクタを形成してLC共振回
路を構成したので、キャパシタとインダクタ間での不要
な寄生容量を生ずることなくLC共振回路の基板上での
専有面積を小さくすることができ、装置特性の劣化が低
減し、小型化された高効率のマイクロ波集積回路装置を
得ることができる効果ある。
【0043】また、この発明によれば、複数に分割され
たインダクタを結線してなるインダクタと複数に分割さ
れたキャパシタを結線してなるキャパシタとからLC共
振回路を構成したので、LC共振回路を基板上に形成し
た後に結線部を切断することでLC共振回路の共振周波
数を微調整することができ、装置の効率化がより高精度
に行われた高効率のマイクロ波集積回路装置を得ること
ができる。
たインダクタを結線してなるインダクタと複数に分割さ
れたキャパシタを結線してなるキャパシタとからLC共
振回路を構成したので、LC共振回路を基板上に形成し
た後に結線部を切断することでLC共振回路の共振周波
数を微調整することができ、装置の効率化がより高精度
に行われた高効率のマイクロ波集積回路装置を得ること
ができる。
【0044】また、この発明によれば、LC共振回路の
電極の近傍に高周波的に接地された電極を設けたので、
LC共振回路を基板上に実装する際、共振回路の共振周
波数を測定することができ、LC共振回路の共振周波数
frを選別して、最適な共振周波数frを有するLC共
振回路を基板上に実装することができるため、より高精
度に高効率化のなされたマイクロ波集積回路装置を得る
ことができる効果がある。
電極の近傍に高周波的に接地された電極を設けたので、
LC共振回路を基板上に実装する際、共振回路の共振周
波数を測定することができ、LC共振回路の共振周波数
frを選別して、最適な共振周波数frを有するLC共
振回路を基板上に実装することができるため、より高精
度に高効率化のなされたマイクロ波集積回路装置を得る
ことができる効果がある。
【図1】本発明の一実施例によるハイブリッドマイクロ
波集積回路装置の上面を示す図。
波集積回路装置の上面を示す図。
【図2】図1の集積回路装置の等価回路を示す図。
【図3】本発明の第2の実施例によるハイブリッドマイ
クロ波集積回路装置の上面を示す図。
クロ波集積回路装置の上面を示す図。
【図4】図3の集積回路装置の等価回路を示す図。
【図5】本発明の第3の実施例によるハイブリッドマイ
クロ波集積回路装置の上面を示す図。
クロ波集積回路装置の上面を示す図。
【図6】図5の集積回路装置の等価回路を示す図。
【図7】本発明の第4の実施例によるハイブリッドマイ
クロ波集積回路装置のLC共振回路部を示す図であり、
図7(a) はその上面図、図7(b) はその平面図。
クロ波集積回路装置のLC共振回路部を示す図であり、
図7(a) はその上面図、図7(b) はその平面図。
【図8】本発明の第5の実施例によるハイブリッドマイ
クロ波集積回路装置のLC共振回路部の上面を示す図。
クロ波集積回路装置のLC共振回路部の上面を示す図。
【図9】図8のLC共振回路部の等価回路を示す図。
【図10】本発明の第6の実施例によるハイブリッドマ
イクロ波集積回路装置のLC共振回路部を示す上面図。
イクロ波集積回路装置のLC共振回路部を示す上面図。
【図11】図10のLC共振回路部のX−X線における
断面図。
断面図。
【図12】従来のハイブリッドマイクロ波集積回路装置
の上面を示す図。
の上面を示す図。
【図13】図13の集積回路装置の等価回路図。
【符号の説明】 1 第1の基板 2,2a、2b 第2の基板 3,3a,3b インダクタ 3c エアーブリッジ 4,4a、4b キャパシタ 5 ワイヤ 6 分布定数線路 7 FET 7a ドレイン,ソース,ゲートが交互に形成された領
域 7b ドレインに接続された配線 7c ゲートに接続された配線 8 チップコンデンサ 9 電極 10 バイアホール 11 切断可能な配線 12 裏面導体層 13 誘電体層 14 第1導体膜 15 第1層絶縁体膜 16 第2層導体膜 17 第3層導体膜 18 第2層絶縁膜 20 裏面接地電極 30 導体膜
域 7b ドレインに接続された配線 7c ゲートに接続された配線 8 チップコンデンサ 9 電極 10 バイアホール 11 切断可能な配線 12 裏面導体層 13 誘電体層 14 第1導体膜 15 第1層絶縁体膜 16 第2層導体膜 17 第3層導体膜 18 第2層絶縁膜 20 裏面接地電極 30 導体膜
Claims (5)
- 【請求項1】 FETと、インダクタとキャパシタとか
らなるLC共振回路とを備えたハイブリッド型マイクロ
波集積回路装置において、 インダクタを形成した時のパターン寸法精度が±数μm
となる表面粗さの小さい基板上に上記インダクタとキャ
パシタとからなるLC共振回路を形成し、このLC共振
回路が形成された基板を高周波帯信号伝送用基板上また
は基板内に実装したことを特徴とするハイブリッド型マ
イクロ波集積回路装置。 - 【請求項2】 FETと、インダクタとキャパシタとか
らなるLC共振回路とを備えたハイブリッド型マイクロ
波集積回路装置において、 インダクタを形成した時のパターン寸法精度が±数μm
になる表面粗さの小さい基板上に共振周波数が動作周波
数の整数倍となるようインダクタとキャパシタとを形成
してなるLC共振回路を各整数倍毎に複数形成し、 これら動作周波数の整数倍毎の共振周波数を有するLC
共振回路を備えた各基板を高周波帯信号伝送用基板上ま
たは基板内に実装したことを特徴とするハイブリッド型
マイクロ波集積回路装置。 - 【請求項3】 FETと、インダクタと絶縁体膜をはさ
む上層,下層の各導体膜にて構成されたMIMキャパシ
タとを直列または並列に接続してなるLC共振回路とを
備えたマイクロ波集積回路装置において、 上記インダクタを上記MIMキャパシタの上層の導体膜
上に形成したことを特徴とするマイクロ波集積回路装
置。 - 【請求項4】 FETと、インダクタとキャパシタとを
並列または直列に接続してなるLC共振回路とを備えた
マイクロ波集積回路装置において、 上記インダクタが並列に結線された複数のインダクタに
より構成され、上記キャパシタが並列に結線された複数
のキャパシタより構成され、該結線部が外部より切断可
能な配線により形成されていることを特徴とするマイク
ロ波集積回路装置。 - 【請求項5】 FETと、インダクタとキャパシタとを
並列または直列に接続してなるLC共振回路とを備えた
マイクロ波集積回路装置において、 上記LC共振回路の電極の近傍に、高周波的に接地され
た電極が設けられていることを特徴とするマイクロ波集
積回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3274677A JPH0583017A (ja) | 1991-09-24 | 1991-09-24 | マイクロ波集積回路装置 |
US07/905,428 US5233310A (en) | 1991-09-24 | 1992-06-29 | Microwave integrated circuit |
GB9213863A GB2260223B (en) | 1991-09-24 | 1992-06-30 | Microwave integrated circuit |
FR929211321A FR2681729B1 (fr) | 1991-09-24 | 1992-09-23 | Circuit integre micro-onde hybride. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3274677A JPH0583017A (ja) | 1991-09-24 | 1991-09-24 | マイクロ波集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0583017A true JPH0583017A (ja) | 1993-04-02 |
Family
ID=17545030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3274677A Pending JPH0583017A (ja) | 1991-09-24 | 1991-09-24 | マイクロ波集積回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5233310A (ja) |
JP (1) | JPH0583017A (ja) |
FR (1) | FR2681729B1 (ja) |
GB (1) | GB2260223B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252713A (ja) * | 1999-03-02 | 2000-09-14 | Idotai Tsushin Sentan Gijutsu Kenkyusho:Kk | 複数の共振器を備えた装置および共振器の共振周波数調整方法 |
WO2012160810A1 (ja) * | 2011-05-25 | 2012-11-29 | 三菱電機株式会社 | 高効率能動回路 |
JP2015220542A (ja) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 増幅器 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
JPH0888523A (ja) * | 1994-09-16 | 1996-04-02 | Hitachi Ltd | 分布定数線路型電力増幅器 |
US6159753A (en) * | 1996-12-20 | 2000-12-12 | Intel Corporation | Method and apparatus for editing an integrated circuit |
US5545916A (en) * | 1994-12-06 | 1996-08-13 | At&T Corp. | High Q integrated inductor |
US5635892A (en) * | 1994-12-06 | 1997-06-03 | Lucent Technologies Inc. | High Q integrated inductor |
US5559360A (en) * | 1994-12-19 | 1996-09-24 | Lucent Technologies Inc. | Inductor for high frequency circuits |
TW367621B (en) * | 1995-02-27 | 1999-08-21 | Nxp Bv | Electronic component comprising a thin-film structure with passive elements |
US5608353A (en) * | 1995-03-29 | 1997-03-04 | Rf Micro Devices, Inc. | HBT power amplifier |
US6211754B1 (en) | 1997-06-04 | 2001-04-03 | Sanyo Electric Co., Ltd, | Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor |
US5904486A (en) * | 1997-09-30 | 1999-05-18 | Intel Corporation | Method for performing a circuit edit through the back side of an integrated circuit die |
EP0930653B1 (en) * | 1998-01-13 | 2008-06-11 | Lucent Technologies Inc. | High frequency semiconductor device |
JPH11295383A (ja) | 1998-04-15 | 1999-10-29 | Mitsubishi Electric Corp | マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 |
US6297700B1 (en) * | 2000-02-18 | 2001-10-02 | Ultrarf, Inc. | RF power transistor having cascaded cells with phase matching between cells |
US7248035B2 (en) * | 2002-12-12 | 2007-07-24 | Analog Devices, Inc. | Automatic test equipment pin channel with T-coil compensation |
US6784747B1 (en) | 2003-03-20 | 2004-08-31 | Analog Devices, Inc. | Amplifier circuit |
US6816015B2 (en) * | 2003-03-27 | 2004-11-09 | Analog Devices, Inc. | Amplifier circuit having a plurality of first and second base resistors |
KR100644046B1 (ko) * | 2004-12-29 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 제조방법 |
DE102005019838A1 (de) * | 2005-04-28 | 2006-11-02 | Rohde & Schwarz Gmbh & Co. Kg | Koppelkondensator-Anordnung |
JP2013098339A (ja) * | 2011-10-31 | 2013-05-20 | Sumitomo Electric Device Innovations Inc | 高周波回路装置 |
US20170133996A1 (en) * | 2015-11-10 | 2017-05-11 | Qualcomm Incorporated | Metal-insulator-metal (mim) array for integrated radio frequency (rf) filter |
WO2019172332A1 (en) * | 2018-03-07 | 2019-09-12 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
US10855244B2 (en) * | 2018-10-19 | 2020-12-01 | Cree, Inc. | Transistor level input and output harmonic terminations |
US10566938B1 (en) * | 2018-12-11 | 2020-02-18 | Nxp Usa, Inc. | System and method for providing isolation of bias signal from RF signal in integrated circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5156956A (en) * | 1974-11-14 | 1976-05-19 | Oki Electric Ind Co Ltd | Heimenkoiruno seizoho |
JPS56164877A (en) * | 1980-05-23 | 1981-12-18 | Fujitsu Ltd | Manufacture of head for thermal printer |
JPS58145114A (ja) * | 1982-01-25 | 1983-08-29 | ティーディーケイ株式会社 | Lc複合部品 |
JPS62104067A (ja) * | 1985-10-30 | 1987-05-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH0227746A (ja) * | 1988-07-15 | 1990-01-30 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1261918B (de) * | 1966-12-02 | 1968-02-29 | Telefunken Patent | Verstaerker fuer hochfrequente elektrische Schwingungen mit Leitungskreisen in Streifenleitungstechnik |
US3500428A (en) * | 1967-08-30 | 1970-03-10 | Gen Electric | Microwave hybrid microelectronic circuit module |
FR2075838A1 (ja) * | 1969-12-16 | 1971-10-15 | Thomson Csf | |
CA1028436A (en) * | 1973-07-20 | 1978-03-21 | Larry A. Olson | Method of tuning a frequency resonant microelectronic circuit |
US4042952A (en) * | 1976-06-09 | 1977-08-16 | Motorola, Inc. | R. F. power transistor device with controlled common lead inductance |
JPS55102292A (en) * | 1979-01-29 | 1980-08-05 | Nippon Electric Co | High frequency high output transistor amplifier |
FR2507017A1 (fr) * | 1981-05-27 | 1982-12-03 | Radiotechnique Compelec | Microassemblage utilisable en hyperfrequences |
GB2104327B (en) * | 1981-08-08 | 1984-12-19 | Marconi Co Ltd | Pulse circuits |
NL8202470A (nl) * | 1982-06-18 | 1984-01-16 | Philips Nv | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
IT1153145B (it) * | 1982-07-30 | 1987-01-14 | Cise Spa | Procedimento per la fabbricazione in forma ibrida di circuiti integrati a microonde aventi le stesse prestazioni e dimensioni di quelli realizzati in forma monolitica |
EP0117434A1 (en) * | 1983-01-28 | 1984-09-05 | Microwave Semiconductor Corp. | Hybrid microwave subsystem |
JPS61259560A (ja) * | 1985-05-14 | 1986-11-17 | Nec Corp | 半導体集積回路 |
US4683443A (en) * | 1986-01-27 | 1987-07-28 | The United States Of America As Represented By The Secretary Of The Air Force | Monolithic low noise amplifier with limiting |
JPS6348855A (ja) * | 1986-08-19 | 1988-03-01 | Mitsubishi Electric Corp | モノリシツク化マイクロ波集積回路 |
JPS63111659A (ja) * | 1986-10-29 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS63140560A (ja) * | 1986-12-02 | 1988-06-13 | Mitsubishi Electric Corp | 半導体モノリシツクバイアス給電回路 |
JPH01308060A (ja) * | 1988-06-06 | 1989-12-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH02119260A (ja) * | 1988-10-28 | 1990-05-07 | Mitsubishi Electric Corp | 集積回路用平行平板mimキャパシタ |
JPH0321101A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体集積回路 |
-
1991
- 1991-09-24 JP JP3274677A patent/JPH0583017A/ja active Pending
-
1992
- 1992-06-29 US US07/905,428 patent/US5233310A/en not_active Expired - Fee Related
- 1992-06-30 GB GB9213863A patent/GB2260223B/en not_active Expired - Fee Related
- 1992-09-23 FR FR929211321A patent/FR2681729B1/fr not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5156956A (en) * | 1974-11-14 | 1976-05-19 | Oki Electric Ind Co Ltd | Heimenkoiruno seizoho |
JPS56164877A (en) * | 1980-05-23 | 1981-12-18 | Fujitsu Ltd | Manufacture of head for thermal printer |
JPS58145114A (ja) * | 1982-01-25 | 1983-08-29 | ティーディーケイ株式会社 | Lc複合部品 |
JPS62104067A (ja) * | 1985-10-30 | 1987-05-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH0227746A (ja) * | 1988-07-15 | 1990-01-30 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252713A (ja) * | 1999-03-02 | 2000-09-14 | Idotai Tsushin Sentan Gijutsu Kenkyusho:Kk | 複数の共振器を備えた装置および共振器の共振周波数調整方法 |
WO2012160810A1 (ja) * | 2011-05-25 | 2012-11-29 | 三菱電機株式会社 | 高効率能動回路 |
JP5543024B2 (ja) * | 2011-05-25 | 2014-07-09 | 三菱電機株式会社 | 高効率能動回路 |
JP2015220542A (ja) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US5233310A (en) | 1993-08-03 |
GB2260223B (en) | 1995-05-24 |
GB9213863D0 (en) | 1992-08-12 |
FR2681729A1 (fr) | 1993-03-26 |
FR2681729B1 (fr) | 1994-06-17 |
GB2260223A (en) | 1993-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0583017A (ja) | マイクロ波集積回路装置 | |
JP4421301B2 (ja) | 電力増幅器デバイス | |
US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
US20080074204A1 (en) | High-Frequency Oscillator Circuit and Transmitter-Receiver | |
EP0742639B1 (en) | Microwave oscillator, an antenna therefor and methods of manufacture | |
EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
EP1248297A2 (en) | Inductance element and semiconductor device | |
JPH05251582A (ja) | 広帯域マイクロ波集積回路の実装用装置 | |
JPH08330517A (ja) | 集積回路装置および共振回路 | |
US5969405A (en) | Integrated circuit structure having an active microwave component and at least one passive component | |
JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
US4647867A (en) | High-frequency, high-gain, push-pull amplifier circuit | |
JPH05267940A (ja) | マイクロ波帯ダウンコンバータ及び集積回路の実装構造 | |
JP3517130B2 (ja) | 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックic | |
US6642617B2 (en) | Semiconductor device | |
JPH05335487A (ja) | 伝送回路素子 | |
JP3455413B2 (ja) | 半導体装置 | |
JP3573935B2 (ja) | マイクロ波回路 | |
US6437420B1 (en) | Semiconductor elements for semiconductor device | |
JPH066151A (ja) | 高周波半導体装置 | |
JPS6364081B2 (ja) | ||
JP2001345606A (ja) | Mmic増幅器 | |
JP3462752B2 (ja) | 共振回路 | |
JPH04261206A (ja) | 増幅器 | |
CN114902398A (zh) | 高频半导体装置 |