JP4097363B2 - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP4097363B2 JP4097363B2 JP19416799A JP19416799A JP4097363B2 JP 4097363 B2 JP4097363 B2 JP 4097363B2 JP 19416799 A JP19416799 A JP 19416799A JP 19416799 A JP19416799 A JP 19416799A JP 4097363 B2 JP4097363 B2 JP 4097363B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- chip
- metal plate
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図９（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図９（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長に短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図９（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、
上側にＩＣチップを載置するための金属板と、
前記金属板の上側に配設された複数層の樹脂絶縁層及び配線層から成るビルドアップ層と、
前記金属板の表面の凹部内に設けられた誘電体層からなる電源用のコンデンサと、を備えることを技術的特徴とする。
【０００６】
請求項２のパッケージ基板は、請求項１において、前記誘電体及び電極層の設けられていない金属板の凹部底部よりも高い周縁上面に、樹脂絶縁層に設けられたバイアホールが接続され当該金属板への導通が取られていることを技術的特徴とする。
請求項３のパッケージ基板は、請求項１又は２において、前記誘電体層の開口に設けられたＡ g ペースト又はＣｕペーストを焼成して成る電極端子により前記金属板への導通が取られていることを技術的特徴とする。
【０００７】
請求項４のパッケージ基板は、請求項１又は２において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを技術的特徴とする。
【０００８】
請求項１では、ＩＣチップを取り付ける金属板側にコンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。更に、熱伝導性、耐熱性の高い金属板側をＩＣチップに取り付けるため、ＩＣチップを効率的に冷却できると共に、高熱時の信頼性を高めることが可能となる。また、ＩＣチップの真下に金属板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【０００９】
請求項１では、ＩＣチップを取り付ける金属板側に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１０】
請求項４では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図５、図６を参照して説明する。図５は、パッケージ基板１０の断面を示し、図６は、図５に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００１２】
図５に示すようにパッケージ基板１０は、金属基板１２と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００１３】
図６に示すように該バイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６Ａ、及び、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６Ｂが形成されている。ここで、パッケージ基板１０は、ドータボード８０のキャビティ８０ＡにＩＣチップ７０を収容するよう取り付けられている。
【００１４】
該金属基板１２の上面には誘電体層１４が配設され、該誘電体層１４の上面には導電体層１６が配設されている。即ち、金属基板１２の上面に誘電体層１４及び導電体層１６を配設することで電源用コンデンサが形成されている。
【００１５】
図６中に示すドータボード８０の信号用のパッド８２Ｓは、導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。更に図示しないが、パッド８２Ｓは、バイアホール２４６−導体回路１４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００１６】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６Ｂ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して電源用コンデンサの電極を構成する金属基板１２へ接続されている。他方の電源用のパッド８２Ｐ２は、バンプ６６Ｂ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。
【００１７】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６Ａ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して、金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６Ａ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して、上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下の金属基板１２を介してＩＣチップ側へ供給される。
【００１８】
本実施形態のパッケージ基板１０では、ＩＣチップ７０の直下に金属基板１２からなる電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００１９】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は、１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。
【００２０】
更に、金属基板１２表面のコンデンサの上に樹脂絶縁層４０、１４０、２４０を設け誘電体層１４を信号線が通過しないため、本実施形態のパッケージ基板では、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００２１】
また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００２２】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００２３】
ひき続き、図５を参照して上述したパッケージ基板の製造方法について、図１〜図４を参照して説明する。
厚さ２００〜１０００μｍの銅、アルミニウム等からなり凹部１２Ａの形成された金属基板１２を出発材料とする（図１に示す工程（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２の凹部１２Ａに貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（工程（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（工程（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００２４】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る電源用コンデンサを形成する（図２に示す工程（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。この際、コンデンサの容量は、金属基板の上の誘電体層（電極）１６の面積、及び、誘電体層１４の厚みで調整する。
【００２５】
引き続き、導電体層１６及び樹脂基板２０の上に、絶縁樹脂４０αを塗布する（工程（Ｅ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００２６】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、電極端子１７、導電体層１６へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｆ））。その後、デスミヤ処理を施す。
【００２７】
樹脂基板２０の下面にマスク４５を貼り付けた後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（図３に示す工程（Ｇ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００２８】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（工程（Ｈ））。そして、金属基板１２を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｉ））。
【００２９】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図４に示す工程（Ｊ））。
【００３０】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００３１】
上述した工程（Ｅ）〜（Ｊ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（工程（Ｋ））。
【００３２】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を20μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（工程（Ｌ））。
【００３３】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６２に充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６Ａ、６６Ｂを形成する（図５参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００３４】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図６を参照して説明する。完成したパッケージ基板１０の半田バンプ６６ＡにＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６Ｂにドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００３５】
引き続き、本発明の第１実施形態の第１改変例に係るパッケージ基板について、図７を参照して説明する。第１改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この第１改変例のパッケージ基板では、導電性ピン１６６が配設され、該導電性ピン１６６を介してドータボードとの接続を取るように形成されている。
【００３６】
次に、本発明の第１実施形態の第２改変例に係るパッケージ基板について、図８を参照して説明する。図６に示す実施形態では、凹部の形成された金属板を用いた。これに対して、第２改変例では、図８に示すように平坦な金属基板を出発材料として、パッケージ基板を構成してある。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図６】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態の第１改変例に係るパッケージ基板の断面図である。
【図８】第１実施形態の第２改変例に係るパッケージ基板の断面図である。
【図９】図９（Ａ）及び図９（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属板
１４ 誘電体層
１６ 導電体層
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６６ 半田バンプ
７０ ＩＣチップ
７２ パッド
８０ ドータボード
８２ パッド
１４０ 層間樹脂絶縁層
１４６ バイアホール
１４８ 導体回路
１６６ 導電性ピン
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図９（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図９（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長に短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図９（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、
上側にＩＣチップを載置するための金属板と、
前記金属板の上側に配設された複数層の樹脂絶縁層及び配線層から成るビルドアップ層と、
前記金属板の表面の凹部内に設けられた誘電体層からなる電源用のコンデンサと、を備えることを技術的特徴とする。
【０００６】
請求項２のパッケージ基板は、請求項１において、前記誘電体及び電極層の設けられていない金属板の凹部底部よりも高い周縁上面に、樹脂絶縁層に設けられたバイアホールが接続され当該金属板への導通が取られていることを技術的特徴とする。
請求項３のパッケージ基板は、請求項１又は２において、前記誘電体層の開口に設けられたＡ g ペースト又はＣｕペーストを焼成して成る電極端子により前記金属板への導通が取られていることを技術的特徴とする。
【０００７】
請求項４のパッケージ基板は、請求項１又は２において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを技術的特徴とする。
【０００８】
請求項１では、ＩＣチップを取り付ける金属板側にコンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。更に、熱伝導性、耐熱性の高い金属板側をＩＣチップに取り付けるため、ＩＣチップを効率的に冷却できると共に、高熱時の信頼性を高めることが可能となる。また、ＩＣチップの真下に金属板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【０００９】
請求項１では、ＩＣチップを取り付ける金属板側に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１０】
請求項４では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図５、図６を参照して説明する。図５は、パッケージ基板１０の断面を示し、図６は、図５に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００１２】
図５に示すようにパッケージ基板１０は、金属基板１２と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００１３】
図６に示すように該バイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６Ａ、及び、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６Ｂが形成されている。ここで、パッケージ基板１０は、ドータボード８０のキャビティ８０ＡにＩＣチップ７０を収容するよう取り付けられている。
【００１４】
該金属基板１２の上面には誘電体層１４が配設され、該誘電体層１４の上面には導電体層１６が配設されている。即ち、金属基板１２の上面に誘電体層１４及び導電体層１６を配設することで電源用コンデンサが形成されている。
【００１５】
図６中に示すドータボード８０の信号用のパッド８２Ｓは、導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。更に図示しないが、パッド８２Ｓは、バイアホール２４６−導体回路１４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００１６】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６Ｂ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して電源用コンデンサの電極を構成する金属基板１２へ接続されている。他方の電源用のパッド８２Ｐ２は、バンプ６６Ｂ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。
【００１７】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６Ａ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して、金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６Ａ−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して、上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下の金属基板１２を介してＩＣチップ側へ供給される。
【００１８】
本実施形態のパッケージ基板１０では、ＩＣチップ７０の直下に金属基板１２からなる電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００１９】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は、１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。
【００２０】
更に、金属基板１２表面のコンデンサの上に樹脂絶縁層４０、１４０、２４０を設け誘電体層１４を信号線が通過しないため、本実施形態のパッケージ基板では、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００２１】
また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００２２】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００２３】
ひき続き、図５を参照して上述したパッケージ基板の製造方法について、図１〜図４を参照して説明する。
厚さ２００〜１０００μｍの銅、アルミニウム等からなり凹部１２Ａの形成された金属基板１２を出発材料とする（図１に示す工程（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２の凹部１２Ａに貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（工程（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（工程（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００２４】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る電源用コンデンサを形成する（図２に示す工程（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。この際、コンデンサの容量は、金属基板の上の誘電体層（電極）１６の面積、及び、誘電体層１４の厚みで調整する。
【００２５】
引き続き、導電体層１６及び樹脂基板２０の上に、絶縁樹脂４０αを塗布する（工程（Ｅ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００２６】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、電極端子１７、導電体層１６へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｆ））。その後、デスミヤ処理を施す。
【００２７】
樹脂基板２０の下面にマスク４５を貼り付けた後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（図３に示す工程（Ｇ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００２８】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（工程（Ｈ））。そして、金属基板１２を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｉ））。
【００２９】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図４に示す工程（Ｊ））。
【００３０】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００３１】
上述した工程（Ｅ）〜（Ｊ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（工程（Ｋ））。
【００３２】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を20μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（工程（Ｌ））。
【００３３】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６２に充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６Ａ、６６Ｂを形成する（図５参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００３４】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図６を参照して説明する。完成したパッケージ基板１０の半田バンプ６６ＡにＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６Ｂにドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００３５】
引き続き、本発明の第１実施形態の第１改変例に係るパッケージ基板について、図７を参照して説明する。第１改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この第１改変例のパッケージ基板では、導電性ピン１６６が配設され、該導電性ピン１６６を介してドータボードとの接続を取るように形成されている。
【００３６】
次に、本発明の第１実施形態の第２改変例に係るパッケージ基板について、図８を参照して説明する。図６に示す実施形態では、凹部の形成された金属板を用いた。これに対して、第２改変例では、図８に示すように平坦な金属基板を出発材料として、パッケージ基板を構成してある。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図６】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態の第１改変例に係るパッケージ基板の断面図である。
【図８】第１実施形態の第２改変例に係るパッケージ基板の断面図である。
【図９】図９（Ａ）及び図９（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属板
１４ 誘電体層
１６ 導電体層
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６６ 半田バンプ
７０ ＩＣチップ
７２ パッド
８０ ドータボード
８２ パッド
１４０ 層間樹脂絶縁層
１４６ バイアホール
１４８ 導体回路
１６６ 導電性ピン
Claims (4)
- 上側にＩＣチップを載置するための金属板と、
前記金属板の上側に配設された複数層の樹脂絶縁層及び配線層から成るビルドアップ層と、
前記金属板の表面の凹部内に設けられた誘電体層からなる電源用のコンデンサと、を備えることを特徴とするパッケージ基板。 - 前記誘電体及び電極層の設けられていない金属板の凹部底部よりも高い周縁上面に、樹脂絶縁層に設けられたバイアホールが接続され当該金属板への導通が取られていることを特徴とする請求項１のパッケージ基板。
- 前記誘電体層の開口に設けられたＡ g ペースト又はＣｕペーストを焼成して成る電極端子により前記金属板への導通が取られていることを特徴とする請求項１又は請求項２のパッケージ基板。
- 前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを特徴とする請求項１又は２のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416799A JP4097363B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416799A JP4097363B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024091A JP2001024091A (ja) | 2001-01-26 |
| JP4097363B2 true JP4097363B2 (ja) | 2008-06-11 |
Family
ID=16320053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19416799A Expired - Lifetime JP4097363B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097363B2 (ja) |
-
1999
- 1999-07-08 JP JP19416799A patent/JP4097363B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024091A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192581B1 (en) | Method of making printed circuit board | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| WO2006070807A1 (ja) | 配線基板及び配線基板の製造方法 | |
| WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2000323613A (ja) | 半導体装置用多層基板及びその製造方法 | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| JP5355380B2 (ja) | 多層配線基板 | |
| JP2007201254A (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| JPWO2004086493A1 (ja) | 電子部品搭載基板の製造方法 | |
| JP2001217550A (ja) | 多層回路基板および半導体装置 | |
| WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
| US8546922B2 (en) | Wiring board | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP4376891B2 (ja) | 半導体モジュール | |
| US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
| JP4043146B2 (ja) | パッケージ基板 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP4097363B2 (ja) | パッケージ基板 | |
| JP2012074487A (ja) | 半導体パッケージの製造方法 | |
| JP4090151B2 (ja) | パッケージ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4097363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |