JP4097341B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4097341B2 JP4097341B2 JP00006499A JP6499A JP4097341B2 JP 4097341 B2 JP4097341 B2 JP 4097341B2 JP 00006499 A JP00006499 A JP 00006499A JP 6499 A JP6499 A JP 6499A JP 4097341 B2 JP4097341 B2 JP 4097341B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- switching
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上に利用分野】
本発明は，スイッチング電源装置に関する。特に本発明は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路を備え，該スイッチ回路により形成されたパルス状の出力を直流に変換して出力するとともに，この直流出力を制御回路によって監視し，該直流出力が一定となるようにスイッチング動作を制御するスイッチング電源装置に関する。より詳細に述べると，本発明は，制御回路としてディジタル回路を用いるスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源装置では，制御回路はアナログ回路によって構成されるのが普通である。この場合，出力電圧または出力電流を表す信号は，アナログ信号の形態であり，このアナログ信号がアナログ量として処理され，その処理結果に基づいて，スイッチング動作を制御するのに必要な制御信号が得られる。
一般に，スイッチング電源装置においては，制御の最適化のために，入力電圧や負荷電流の変動に応じて，電力変換回路の動作モードを変える場合がある。このような場合には，それぞれの動作モードに応じた複数の制御アルゴリズムをあらかじめ用意しておき，それらを適宜切り換えて使用することにより最適制御を行う必要がある。しかし，従来のアナログ制御回路を用いたスイッチング電源装置においては，制御回路における信号処理は，すべてハードウェアとしての回路構成により行われるため，電力変換回路の動作モードの変化に対応して制御アルゴリズムを切り換えて最適制御を実現するには，各制御アルゴリズムに対応した制御回路すなわちハードウェアをあらかじめ用意し，動作モードに応じてそれらを切り換えて使用するようにしなければならない。これは，ハードウェアとしての制御回路を複数種類用意しなければならないことを意味する。従って，この構成は，回路構成が著しく複雑になり，現実的とはいえない。
【０００３】
スイッチング電源装置において，制御回路をディジタル回路で構成すると，アナログ回路で構成した場合と比べて出力信号を検出してから制御信号を出力するまでの信号処理時間が長くなる傾向にある。このことは，負荷電流や入力電圧が急変した時や異常状態が発生した時の追随性が，アナログ回路で構成した場合よりも悪くなる傾向にあることを意味している。
特開昭62-225163 号公報には，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術が開示されている。この公開特許公報に開示されたスイッチング電源装置は，入力電力をスイッチングするチョッパ回路と負荷変動を検知する検知回路とを備え，該チョッパ回路の制御のためにディジタル・コントローラが設けられる。このディジタル・コントローラは，検出回路により検出された信号に基づいて所定のデューティ比の制御パルスを生成し，この制御信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
【０００４】
この公開特許公報は，この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置の負荷変動に対応して，適切なスイッチング制御ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は，スイッチ回路の制御のために，あらかじめ負荷に応じて設定されるべき制御量が記憶されている記憶回路を備えており、該記憶回路から負荷に応じた制御量を読み出して所定のデューティ比の制御パルスを生成するものである。この場合，記憶回路にはスイッチング電源装置の動作範囲内すべての制御データを記憶させておく必要がある。
また、特開平2-74152 号公報も，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術を開示する。この公開特許公報に開示されたスイッチング電源装置は、入力電力をスイッチングするスイッチ回路と，該スイッチ回路の出力を平滑化して出力する平滑化回路とを備え，該スイッチ回路の制御のためにディジタルコントローラが設けられている。このディジタルコントローラは，スイッチング電源装置の出力電圧値に基づいて所定のデューティ比の制御パルス信号を生成し，この制御パルス信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
【０００５】
この公開特許公報は、この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置への入力を供給する電源の出力に変動があったときに生じるスイッチング電源装置への入力電圧の変化に対応して，適切なスイッチング動作ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は、スイッチ回路の制御のために複数の演算式を準備しておき，スイッチング電源への入力電圧の検出値に応じて該複数の演算式の中から所望のものを選択して使用するものである。この場合，入力電圧は，入力電圧検出手段により検出される。
【０００６】
【発明が解決しようとする課題】
本発明の課題は，負荷電流や入力電圧が急変した場合や異常状態が発生した場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することである。
本発明のもう一つの課題は，記憶しているべき指令値情報を装置の動作中に記憶・修正可能なスイッチング電源装置を提供することである。
【０００７】
【問題点を解決するための手段】
上述した課題解決のため，本発明に係るスイッチング電源は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と，該スイッチング出力を直流に変換して出力する出力回路と，ディジタル制御部とを含む。このディジタル制御部は，出力回路から出力される電圧及び電流の少なくとも一方のアナログ信号が入力され該アナログ信号をディジタル信号に変換し，得られた出力電圧ディジタル信号または出力電流ディジタル信号或いはその両方に基づいて，スイッチ回路のスイッチング周波数，オン時間またはオフ時間の少なくとも一つを定める指令値を演算し，この指令値に基づいてパルスを生成し，このパルスをスイッチ回路に供給してそのスイッチ動作を制御する。
【０００８】
特に、本発明のスイッチング電源装置は，あらかじめ出力電圧ディジタル信号及び出力電流ディジタル信号の少なくとも一つに対応する指令値補償情報が記憶手段に記憶されており，該出力電圧ディジタル信号又は出力電流ディジタル信号が急変したときに、指令値補償情報と、出力電圧ディジタル信号及び出力電流ディジタル信号のうちの急変している方の信号とに基づいて，スイッチ回路に与えられる指令値を演算するようになったことを特徴とする。
本発明の一態様においては，出力電圧アナログ信号及び／または出力電流アナログ信号は，スイッチ回路のスイッチング周期に同期して，スイッチング周期の同位相において取り込まれ，このアナログ信号に基づいて出力電圧ディジタル信号及び／または出力電流ディジタル信号が得られる。出力電流アナログ信号は，出力回路のどの部分を流れる電流でも良い。例えば，出力回路に出力を整流し平滑化するための平滑化回路が設けられ，この回路にインダクタが備えられる場合には，該インダクタを流れるインダクタ電流を検出し，出力電流アナログ信号を得ることができる。
【０００９】
指令値演算の周期はスイッチング周期の整数倍とし，アナログ信号の取込みは指令値演算の周期ごとに少なくとも１回ずつ行われる。スイッチング電源装置においては，出力回路で平滑化された出力もスイッチ回路のスイッチング周期に対応してある程度の周期的変動を伴っているが，スイッチング周期の同位相において取り込んだアナログ信号に基づいてディジタル信号を生成し，指令値の演算に使用することにより，この周期的変動の影響を抑制することができる。従って，本発明のこの態様においては，データの平均化のようなデータ前処理を省略することができる。
指令値演算において，記憶手段に記憶されている情報を利用する本発明の一態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶されている情報とを照合することで得られる。このようにして得られた情報を利用することにより，制御アルゴリズムに基づく複雑な指令値演算を必要とすることなく，容易に指令値を求めることができるので，信号処理（演算）時間の短縮が可能となる。更に，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していくか，または記憶していた情報を修正することも可能である。記憶しているべき情報を適宜記憶・修正可能にすることにより，事前に制御アルゴリズム（演算結果）に対する補正を必要に応じて行えるため，最適な制御を容易に実現することができる。
【００１０】
【発明の実施の形態】
図１は本発明に係るスイッチング電源装置の一実施例の電気回路図を示す。本発明のこの実施例によるスイッチング電源装置は，該装置に入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路40と，スイッチングされたパルス状波形の出力を直流に変換して出力する出力回路50と，ディジタル制御部70とを含む。
この実施例において，スイッチング電源装置は，交流電力を入力する入力端子IN1, IN2を有しており，該入力端子IN1, IN2に供給された交流電力は，入力フィルタ10を通して，整流平滑化回路20に印加される。整流平滑化回路20は全波整流ダイオード21と平滑コンデンサ22とを含んでいる。整流平滑化回路20の出力はスイッチ回路40に供給される。
【００１１】
スイッチ回路40は，整流平滑化回路20から供給される電力をオン・オフ制御するように働く。 スイッチ回路40は，電界効果トランジスタ(FET）で構成されたスイッチング素子42と，そのオン・オフ出力を出力回路50に結合する主トランス41を備える。スイッチング素子42のドレインは主トランス41の一次側コイル411 の一方の端子に直列に接続されている。主トランス41の一次側コイル411 の他方は，整流平滑化回路20に接続されている。
出力回路50は，整流平滑化回路であり，スイッチ回路40から供給されたスイッチング出力を直流に変換して出力する。直流出力Voは出力端子OUT1, OUT2から負荷Z に供給される。出力回路50の電源供給ラインには，出力電流Ｉを検出する出力電流検出回路60が結合されている。出力回路50は，安定化出力を得るため，チョークインプット方式平滑化回路で構成される。図示された平滑化回路は，ダイオード51, 52と，インダクタ53と，コンデンサ54とを含んでいる。一方のダイオード51は，アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続されている。他方のダイオード52は，主トランス41の２次側コイル412 に並列で，カソードがダイオード51のカソードに接続されている。インダクタ53は，ダイオード51とダイオード52の接続点に接続されている。コンデンサ54は，インダクタ53の出力端に接続されている。
【００１２】
出力回路50からの出力は電圧アナログ信号AS1 として取り出され，出力電流検出回路60からの出力は電流アナログ信号AS2 として取り出され，これらのアナログ信号はディジタル制御部70に供給される。そして，このディジタル制御部70からの制御出力がスイッチ回路40を構成するスイッチング素子42に供給される。スイッチング素子42は，オン時間とオフ時間の和として定義できるスイッチング周期における該オン時間とオフ時間の比，すなわちデューティ比を定めるように作動する。
ディジタル制御部70は，出力回路50から出力される電圧アナログ信号AS1 と出力電流検出回路60から出力される電流アナログ信号AS2 を入力として受け，これらアナログ信号AS1, AS2をディジタル信号にそれぞれ変換する。ディジタル制御部70は，得られた出力電圧ディジタル信号及び出力電流ディジタル信号とに基づいて，スイッチ回路40のオン時間及びオフ時間を定める指令値演算する。スイッチ回路40のオン時間及びオフ時間を定める代わりに，あるいはそれに加えて，スイッチング周期を定めるようにしても良い。指令値演算のサイクル時間（以下，「制御周期」と呼ぶこともある）はスイッチング周期の整数倍とし，複数回のスイッチング周期ごとに一回の指令値演算が行われる場合もある。
【００１３】
指令値演算において，記憶手段に記憶されている情報を利用する場合には，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶手段に記憶されている情報とを照合することで得られる。更に，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に適宜記憶していくか，または記憶していた情報を修正していくことも可能である。
次に，ディジタル制御部70は，演算により得られた指令値に基づいてパルスを生成し，このパルスをスイッチ回路40に供給してそのスイッチ動作を制御する。これにより，出力端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力電流Ｉが制御される。
上述したように，本発明によるスイッチング電源装置は，ディジタル制御部70を有するディジタル制御方式を採用するので，動作モードごとの制御アルゴリズムを，ソフトウェアで容易に切り換えて実行することが可能になる。また，制御アルゴリズムの数の増加にはソフトウェアによって対応できるので，回路が複雑化することはない。更に，必要な制御アルゴリズムはソフトウェアによって実行することができるので，ディジタル制御部70のハードウェアを標準化することができる。
【００１４】
図２は，本発明に係るスイッチング電源装置の更に具体的な電気回路図を示すものである。図２において，図１と同一の構成部分は，同一の参照符号を付し，説明は省略する。この実施例において，整流平滑化回路20には起動回路30が接続されている。起動回路30は，交流電源投入後の立ち上げ時に，ディジタル制御部70を動作させる電力を発生させる。起動回路30の出力側には，駆動回路90が接続されている。
主トランス41には，補助電源回路80が接続されている。この補助電源回路80はディジタル制御部70の電源を構成するものであって，主トランス41に設けられた補助巻線81に，整流平滑化回路を含む回路82が接続されている。補助電源回路80は，ディジタル制御部70に供給される電源電圧を生成し，この電源電圧はディジタル制御部70に備えられた電源端子T5、T6に供給される。
【００１５】
出力電流検出回路60は，インダクタ電流ＩＬを検出する電流センサ61と電流値を電圧値に変換する抵抗62とを備える。電流センサ61はインダクタ53と直列となるように接続される場合もある。本実施例においては，出力回路50がチョークインプット方式整流平滑化回路となっているので，出力電流検出回路60は出力回路50に含まれるインダクタ53のインダクタ電流を電圧値として検出することになる。以下，出力電流検出回路60をインダクタ電流検出回路60と称することとする。次に，ディジタル制御部70は，AD変換部72，ディジタル信号処理部71及びパルス生成部73を備える。ディジタル制御部70は，主要素として,DSPと称されているディジタル・シグナル・プロセッサを含む。 DSPとしては,AD 変換部72をその構成に含むものもある。ディジタル制御部70として,DSPを用いる場合，パルス生成部73はDSP の内部要素として備えても良いし，その一部または全部を外部要素としてDSP に外付けしても良い。
【００１６】
AD変換部72は，出力電圧アナログ信号AS1 及びインダクタ電流アナログ信号AS2 を，ディジタル信号DS1, DS2にそれぞれ変換する。 AD 変換部72は,AD 変換部721 及びAD変換部722 を含むこともできる。ここで,AD 変換部721 には端子T1を通して出力電圧アナログ信号AS1 が供給され,AD 変換部722 には端子T2を通してインダクタ電流アナログ信号AS2 が供給される。
ディジタル制御部70のディジタル信号処理部71は，プログラム・メモリ７１３と，データ・メモリ 714，715, 716と，主演算部（以下CPU と称する）711 とを備える。データ・メモリ714, 715は,AD 変換部72から供給される各ディジタル信号DS1, DS2のデータを一時格納する。 AD 変換部72からのディジタル信号の供給は，各スイッチング周期ごとに行っても良いが，指令値演算のサイクル時間，すなわち制御周期ごとに行っても良い。いずれにしても，スイッチング周期または制御周期に同期して，同位相におけるデータを供給することが好ましい。同位相のデータに基づいて指令値の演算を行うことにより，データの平均化のようなデータ前処理を省略することができる。 CPU711 は，バス712 を経由して，データ・メモリ714, 715からデータを取り込み，その四則演算・ 論理演算など必要な演算を行う。
【００１７】
パルス生成部73は，カウンタ731, 732, 733 と，ラッチ回路734 と，出力回路735 とを備える。カウンタ731 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオフ・タイミングを定める。カウンタ732 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオン・タイミングを定める。カウンタ733 は，指令値演算のサイクル時間，すなわち制御周期を定める。
ラッチ回路734 は，カウンタ732 で設定されたオン・タイミングでセット（論理値１）され，カウンタ731 のオフ・タイミングにおいてリセット（論理値０）される。この動作により，ラッチ回路734 からは主スイッチ42を駆動するパルスが出力される。
【００１８】
駆動回路90は，駆動信号をスイッチ回路40に伝送するパルストランス91と抵抗92を備える。ディジタル制御部70からの駆動信号は抵抗92を通して主スイッチ42に伝送される。
次に，図示された実施例の回路の動作について説明する。
出力回路50の出力電圧Voのアナログ信号AS1 は，ディジタル制御部70に取り込まれ,AD 変換部721 によってディジタル信号DS1 に変換される。この変換されたディジタル信号DS1 はデータ・メモリ714 に一時的に記憶される。インダクタ電流検出回路60によって得られたインダクタ電流ＩＬのアナログ信号AS2 は，ディジタル制御部70に取り込まれ,AD 変換部722 によってディジタル信号DS2 に変換される。インダクタ電流ディジタル信号DS2 は，データ・メモリ715 に一時的に記憶される。
【００１９】
CPU711は，制御プログラムに基づいて，データ・メモリ714, 715の内容を読み取る。そして，読み取られたデータを用いて，スイッチ回路40に含まれる主スイッチ42のオン時間及びオフ時間を定める指令値を計算する。 CPU711 によって計算された指令値は，パルス生成部73に取り込まれる。
時刻t1においてパルス生成部73のカウンタ732 がオーバフローまたはアンダフローすると，それに対応した信号がラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値1 にセットされる。
次に,CPU711 によって指令されたオン時間を経過すると，カウンタ731 がオバーフローまたはアンダフローし，主スイッチ42のオフ・タイミングを設定する。カウンタ731 のリップルキャリー信号またはボロー信号は，ラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値０にリセットされる。これにより，ラッチ回路734 からは主スイッチ42を駆動するオン時間のパルスが出力される。
【００２０】
指令値演算の制御周期は，カウンタ733 によって設定される。制御周期は，スイッチング周期の整数倍ｍとする。こうすることにより，データ・メモリ714, 715には，制御周期ごとに，検出した各検出信号値が蓄積される。 CPU711 は，データ・メモリ714, 715からデータを読み取り，制御アルゴリズム，例えば，定電圧動作時の制御アルゴリズムなどにより，主スイッチ42のオン時間を計算する。そして，制御周期ごとに更新された指令値をパルス生成部73に供給する。
出力回路735 は，ラッチ回路734 から供給されるパルスをパルストランス91を介して，主スイッチ42のゲートに供給する。これにより，出力回路50の出力電圧Vo及びインダクタ電流ＩＬが,CPU711 の制御アルゴリズムに基づいた値に制御される。
【００２１】
本発明の図示実施例に係るスイッチング電源装置においては，入力電圧，インダクタ電流ILの変化に追随して出力電圧を一定に維持するように制御アルゴリズムを変更する。すなわち、カウンタ733 がオーバーフローまたはアンダーフローされるごとに、各検出ディジタル・データを図３に示すようにCPU 711 に取り込み、各検出ディジタル・データまたは１制御周期まえの各検出ディジタル・データをもとに装置の動作状態を判定し、動作状態に応じて適宜に指令値演算プログラムを選択する。
一例として，図３のフローチャートを参照し，出力電圧Voを定電圧制御するための制御アルゴリズムについて説明する。この場合は，指令値演算手段として，インダクタ電流が負荷に応じて変化することに着目して，インダクタ電流連続時の演算プログラム，インダクタ電流不連続時の演算プログラム，過負荷時の演算プログラム及び負荷急変時の演算プログラムを，あらかじめCPU711のプログラム・メモリ713 に格納しておく。そして，カウンタ733 がオーバーフローまたはアンダーフローする毎に，各検出ディジタル・データをCPU711に取り込み，CPU711は読み取られたデータに基づき，装置の動作状態を判定する。すなわち，インダクタ電流ILが不連続であるかどうかは，例えば，インダクタ電流の連続・不連続の臨界電流値isをプログラムメモリ713 に記憶しておき，この記憶されている臨界電流値isと読み取られたデータとを比較することにより判断できる。また、過負荷であるかどうかは，例えば，最大電流値Ｉmax をプログラムメモリ713 に記憶しておき、この記憶されている最大電流値Ｉmax と読み取られたデータとを比較することにより判断できる。
【００２２】
さらに，負荷が急変しているかどうかは，例えば，許容出力電圧変動値ΔV0T1) をプログラムメモリ713 に記憶しておき，読み取られたデータと１制御周期前のデータとの差分と，記憶されている許容出力電圧変動値ΔV0(LT1) とを比することにより判断できる。そして，その判定に基づいて，それぞれの動作状態に応じた演算プログラムを選択し，指令値を計算する。
インダクタ電流が連続であると判断されたときは、インダクタ電流連続時の制御アルゴリズム，例えば，制御周期ごとの出力電圧平均値V0及びインダクタ電平均値ILを算出し、算出された出力電圧平均値V0及びインダクタ電流平均値IL用いて，回路状態を記述する状態平均化手段，すなわち，図６の式(a) から式(e) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
【００２３】
インダクタ電流が不連続であると判断されたときは、インダクタ電流不連続時の制御アルゴリズム，例えば，読み取られた出力電圧値V0と，あらかじめ記憶段に記憶されているインダクタ電流値ILに対応する制御量ΔV(iT) とに基づく手段，すなわち，図６に示す式(f) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
過負荷状態であると判断されたときは、過負荷時の制御アルゴリズム、例えば、読み取られた出力電圧値Ｖｏ、インダクタ電流ＩＬ及び最大電流値Ｉmax とに基づく手段、すなわち図６に示す式(a) から式(e) と式(g) にしたがって、主スイッチ４２のオン時間Ｔon(n) を計算する。
負荷が急変中であると判断されたときは、図４に示す急変時の制御アルゴリズムにしたがって，主スイッチング素子42のオン時間を計算する。すなわち，読み取られた(n-1) 番目の制御周期における出力電圧値Vo(n-1) と(n) 番目の制御周期における出力電圧値Vo(n) との差分ΔVo＝Vo(n) −Vo(n-1) を基に，図５に示す関係にある差分量ΔVoに対応する補正量ΔTon を記憶手段716 に記憶されているデータ・テーブルから求める。このようにして求められた補正量ΔTon を用いて主スイッチング素子42のオン時間Ton(n)を，次式(h)
Ton(n)＝Ton(n-1)＋ΔTon ・・・・(h)
に基づいて計算する。この式において，Ton(n-1)は，(n-1) 番目の制御周期におけるオン時間を表す。
【００２４】
図５に示す出力電圧値Voの差分量と主スイッチング素子42のオン時間の補正量ΔTon の関係は，図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)のように表すことができる。
この実施例においては，式 (i-1),(i-2),(i-3),(i-4),(i-5)から得られる補正量ΔTon を記憶手段であるデータメモリ716 にデータ・テーブルとして記憶させておく。
また，入力電圧が急変すると，それに応じて出力電圧及び出力電流も急変するが，この場合も，上述した負荷の急変に対応する制御アルゴリズムを使用することにより，対処できる。
この実施例では，常時出力電圧及び出力電流を監視しているので，出力端に異常状態が発生しても，上述した負荷急変の場合の制御アルゴリズムを使用することにより，適切な対応をすることができる。例えば，出力電圧Voが異常に上昇した場合には，出力電圧の差分値ΔVoが正の値となり，主スイッチング素子42のオン時間が短くなるように制御される。
【００２５】
このような制御により，負荷電流や入力電圧が急変した場合における制御のための演算を簡素化できるので，演算時間が短縮できる。その結果、追随性が改善され，出力安定度の高い電源装置が得られる。
本発明においては，例えば，スイッチング電源装置が起動し，CPU 711 内部のレジスタやパルス生成部73などの初期設定を行うときに，これと平行して，図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)による演算を行い，補正量ΔＴonを得て，これを記憶手段であるデータメモリ716 にデータテーブルとして記憶させることも可能である。これにより，例えば，応答特性を変更するために，上述の図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)における定数α，βなどを変更する場合においても，補正量ΔＴonのデータテーブルのすべてのデータを書き換えるのではなく，これらの式の変更部のみを修正することにより所望のデータテーブルが得られるので，制御プログラムを標準化することができる。
【００２６】
さらに，本発明においては，例えば，動作中に定数α，βのみを変更した前述の式(i-2) を再度計算することなどにより，必要に応じて記憶手段であるデータメモリ716 に記憶しているデータを修正することもできる。これにより，動作中においても電源装置の応答特性を自由に変更することが可能になる。
【００２７】
【発明の効果】
以上のように本発明によれば，次のような効果を得ることができる。
(a) 負荷電流や入力電圧が急変した場合や異常状態が発生した場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することができる。
(b) 記憶しているべき指令値情報を装置の起動時及び／または動作中に記憶・ 修正可能なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施例を示すブロック図である。
【図２】 本発明によるスイッチング電源装置実施例の詳細な構成を示すブロック図である。
【図３】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図４】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図５】 本発明によるスイッチング電源装置の制御手順における負荷急変時の制御量を示す図表である。
【図６】 本発明のよるスイッチング電源装置の制御の説明のための数式を示すチャートである。
【符号の説明】
20 １次側の整流平滑回路
40 スイッチ回路
41 主トランス
42 主スイッチ
50 出力回路
60 出力電流検出回路（インダクタ電流検出回路)
70 ディジタル制御部
71 ディジタル信号処理部
72 AD変換部
73 パルス生成部
90 駆動回路
【産業上に利用分野】
本発明は，スイッチング電源装置に関する。特に本発明は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路を備え，該スイッチ回路により形成されたパルス状の出力を直流に変換して出力するとともに，この直流出力を制御回路によって監視し，該直流出力が一定となるようにスイッチング動作を制御するスイッチング電源装置に関する。より詳細に述べると，本発明は，制御回路としてディジタル回路を用いるスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源装置では，制御回路はアナログ回路によって構成されるのが普通である。この場合，出力電圧または出力電流を表す信号は，アナログ信号の形態であり，このアナログ信号がアナログ量として処理され，その処理結果に基づいて，スイッチング動作を制御するのに必要な制御信号が得られる。
一般に，スイッチング電源装置においては，制御の最適化のために，入力電圧や負荷電流の変動に応じて，電力変換回路の動作モードを変える場合がある。このような場合には，それぞれの動作モードに応じた複数の制御アルゴリズムをあらかじめ用意しておき，それらを適宜切り換えて使用することにより最適制御を行う必要がある。しかし，従来のアナログ制御回路を用いたスイッチング電源装置においては，制御回路における信号処理は，すべてハードウェアとしての回路構成により行われるため，電力変換回路の動作モードの変化に対応して制御アルゴリズムを切り換えて最適制御を実現するには，各制御アルゴリズムに対応した制御回路すなわちハードウェアをあらかじめ用意し，動作モードに応じてそれらを切り換えて使用するようにしなければならない。これは，ハードウェアとしての制御回路を複数種類用意しなければならないことを意味する。従って，この構成は，回路構成が著しく複雑になり，現実的とはいえない。
【０００３】
スイッチング電源装置において，制御回路をディジタル回路で構成すると，アナログ回路で構成した場合と比べて出力信号を検出してから制御信号を出力するまでの信号処理時間が長くなる傾向にある。このことは，負荷電流や入力電圧が急変した時や異常状態が発生した時の追随性が，アナログ回路で構成した場合よりも悪くなる傾向にあることを意味している。
特開昭62-225163 号公報には，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術が開示されている。この公開特許公報に開示されたスイッチング電源装置は，入力電力をスイッチングするチョッパ回路と負荷変動を検知する検知回路とを備え，該チョッパ回路の制御のためにディジタル・コントローラが設けられる。このディジタル・コントローラは，検出回路により検出された信号に基づいて所定のデューティ比の制御パルスを生成し，この制御信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
【０００４】
この公開特許公報は，この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置の負荷変動に対応して，適切なスイッチング制御ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は，スイッチ回路の制御のために，あらかじめ負荷に応じて設定されるべき制御量が記憶されている記憶回路を備えており、該記憶回路から負荷に応じた制御量を読み出して所定のデューティ比の制御パルスを生成するものである。この場合，記憶回路にはスイッチング電源装置の動作範囲内すべての制御データを記憶させておく必要がある。
また、特開平2-74152 号公報も，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術を開示する。この公開特許公報に開示されたスイッチング電源装置は、入力電力をスイッチングするスイッチ回路と，該スイッチ回路の出力を平滑化して出力する平滑化回路とを備え，該スイッチ回路の制御のためにディジタルコントローラが設けられている。このディジタルコントローラは，スイッチング電源装置の出力電圧値に基づいて所定のデューティ比の制御パルス信号を生成し，この制御パルス信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
【０００５】
この公開特許公報は、この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置への入力を供給する電源の出力に変動があったときに生じるスイッチング電源装置への入力電圧の変化に対応して，適切なスイッチング動作ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は、スイッチ回路の制御のために複数の演算式を準備しておき，スイッチング電源への入力電圧の検出値に応じて該複数の演算式の中から所望のものを選択して使用するものである。この場合，入力電圧は，入力電圧検出手段により検出される。
【０００６】
【発明が解決しようとする課題】
本発明の課題は，負荷電流や入力電圧が急変した場合や異常状態が発生した場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することである。
本発明のもう一つの課題は，記憶しているべき指令値情報を装置の動作中に記憶・修正可能なスイッチング電源装置を提供することである。
【０００７】
【問題点を解決するための手段】
上述した課題解決のため，本発明に係るスイッチング電源は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と，該スイッチング出力を直流に変換して出力する出力回路と，ディジタル制御部とを含む。このディジタル制御部は，出力回路から出力される電圧及び電流の少なくとも一方のアナログ信号が入力され該アナログ信号をディジタル信号に変換し，得られた出力電圧ディジタル信号または出力電流ディジタル信号或いはその両方に基づいて，スイッチ回路のスイッチング周波数，オン時間またはオフ時間の少なくとも一つを定める指令値を演算し，この指令値に基づいてパルスを生成し，このパルスをスイッチ回路に供給してそのスイッチ動作を制御する。
【０００８】
特に、本発明のスイッチング電源装置は，あらかじめ出力電圧ディジタル信号及び出力電流ディジタル信号の少なくとも一つに対応する指令値補償情報が記憶手段に記憶されており，該出力電圧ディジタル信号又は出力電流ディジタル信号が急変したときに、指令値補償情報と、出力電圧ディジタル信号及び出力電流ディジタル信号のうちの急変している方の信号とに基づいて，スイッチ回路に与えられる指令値を演算するようになったことを特徴とする。
本発明の一態様においては，出力電圧アナログ信号及び／または出力電流アナログ信号は，スイッチ回路のスイッチング周期に同期して，スイッチング周期の同位相において取り込まれ，このアナログ信号に基づいて出力電圧ディジタル信号及び／または出力電流ディジタル信号が得られる。出力電流アナログ信号は，出力回路のどの部分を流れる電流でも良い。例えば，出力回路に出力を整流し平滑化するための平滑化回路が設けられ，この回路にインダクタが備えられる場合には，該インダクタを流れるインダクタ電流を検出し，出力電流アナログ信号を得ることができる。
【０００９】
指令値演算の周期はスイッチング周期の整数倍とし，アナログ信号の取込みは指令値演算の周期ごとに少なくとも１回ずつ行われる。スイッチング電源装置においては，出力回路で平滑化された出力もスイッチ回路のスイッチング周期に対応してある程度の周期的変動を伴っているが，スイッチング周期の同位相において取り込んだアナログ信号に基づいてディジタル信号を生成し，指令値の演算に使用することにより，この周期的変動の影響を抑制することができる。従って，本発明のこの態様においては，データの平均化のようなデータ前処理を省略することができる。
指令値演算において，記憶手段に記憶されている情報を利用する本発明の一態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶されている情報とを照合することで得られる。このようにして得られた情報を利用することにより，制御アルゴリズムに基づく複雑な指令値演算を必要とすることなく，容易に指令値を求めることができるので，信号処理（演算）時間の短縮が可能となる。更に，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していくか，または記憶していた情報を修正することも可能である。記憶しているべき情報を適宜記憶・修正可能にすることにより，事前に制御アルゴリズム（演算結果）に対する補正を必要に応じて行えるため，最適な制御を容易に実現することができる。
【００１０】
【発明の実施の形態】
図１は本発明に係るスイッチング電源装置の一実施例の電気回路図を示す。本発明のこの実施例によるスイッチング電源装置は，該装置に入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路40と，スイッチングされたパルス状波形の出力を直流に変換して出力する出力回路50と，ディジタル制御部70とを含む。
この実施例において，スイッチング電源装置は，交流電力を入力する入力端子IN1, IN2を有しており，該入力端子IN1, IN2に供給された交流電力は，入力フィルタ10を通して，整流平滑化回路20に印加される。整流平滑化回路20は全波整流ダイオード21と平滑コンデンサ22とを含んでいる。整流平滑化回路20の出力はスイッチ回路40に供給される。
【００１１】
スイッチ回路40は，整流平滑化回路20から供給される電力をオン・オフ制御するように働く。 スイッチ回路40は，電界効果トランジスタ(FET）で構成されたスイッチング素子42と，そのオン・オフ出力を出力回路50に結合する主トランス41を備える。スイッチング素子42のドレインは主トランス41の一次側コイル411 の一方の端子に直列に接続されている。主トランス41の一次側コイル411 の他方は，整流平滑化回路20に接続されている。
出力回路50は，整流平滑化回路であり，スイッチ回路40から供給されたスイッチング出力を直流に変換して出力する。直流出力Voは出力端子OUT1, OUT2から負荷Z に供給される。出力回路50の電源供給ラインには，出力電流Ｉを検出する出力電流検出回路60が結合されている。出力回路50は，安定化出力を得るため，チョークインプット方式平滑化回路で構成される。図示された平滑化回路は，ダイオード51, 52と，インダクタ53と，コンデンサ54とを含んでいる。一方のダイオード51は，アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続されている。他方のダイオード52は，主トランス41の２次側コイル412 に並列で，カソードがダイオード51のカソードに接続されている。インダクタ53は，ダイオード51とダイオード52の接続点に接続されている。コンデンサ54は，インダクタ53の出力端に接続されている。
【００１２】
出力回路50からの出力は電圧アナログ信号AS1 として取り出され，出力電流検出回路60からの出力は電流アナログ信号AS2 として取り出され，これらのアナログ信号はディジタル制御部70に供給される。そして，このディジタル制御部70からの制御出力がスイッチ回路40を構成するスイッチング素子42に供給される。スイッチング素子42は，オン時間とオフ時間の和として定義できるスイッチング周期における該オン時間とオフ時間の比，すなわちデューティ比を定めるように作動する。
ディジタル制御部70は，出力回路50から出力される電圧アナログ信号AS1 と出力電流検出回路60から出力される電流アナログ信号AS2 を入力として受け，これらアナログ信号AS1, AS2をディジタル信号にそれぞれ変換する。ディジタル制御部70は，得られた出力電圧ディジタル信号及び出力電流ディジタル信号とに基づいて，スイッチ回路40のオン時間及びオフ時間を定める指令値演算する。スイッチ回路40のオン時間及びオフ時間を定める代わりに，あるいはそれに加えて，スイッチング周期を定めるようにしても良い。指令値演算のサイクル時間（以下，「制御周期」と呼ぶこともある）はスイッチング周期の整数倍とし，複数回のスイッチング周期ごとに一回の指令値演算が行われる場合もある。
【００１３】
指令値演算において，記憶手段に記憶されている情報を利用する場合には，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶手段に記憶されている情報とを照合することで得られる。更に，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に適宜記憶していくか，または記憶していた情報を修正していくことも可能である。
次に，ディジタル制御部70は，演算により得られた指令値に基づいてパルスを生成し，このパルスをスイッチ回路40に供給してそのスイッチ動作を制御する。これにより，出力端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力電流Ｉが制御される。
上述したように，本発明によるスイッチング電源装置は，ディジタル制御部70を有するディジタル制御方式を採用するので，動作モードごとの制御アルゴリズムを，ソフトウェアで容易に切り換えて実行することが可能になる。また，制御アルゴリズムの数の増加にはソフトウェアによって対応できるので，回路が複雑化することはない。更に，必要な制御アルゴリズムはソフトウェアによって実行することができるので，ディジタル制御部70のハードウェアを標準化することができる。
【００１４】
図２は，本発明に係るスイッチング電源装置の更に具体的な電気回路図を示すものである。図２において，図１と同一の構成部分は，同一の参照符号を付し，説明は省略する。この実施例において，整流平滑化回路20には起動回路30が接続されている。起動回路30は，交流電源投入後の立ち上げ時に，ディジタル制御部70を動作させる電力を発生させる。起動回路30の出力側には，駆動回路90が接続されている。
主トランス41には，補助電源回路80が接続されている。この補助電源回路80はディジタル制御部70の電源を構成するものであって，主トランス41に設けられた補助巻線81に，整流平滑化回路を含む回路82が接続されている。補助電源回路80は，ディジタル制御部70に供給される電源電圧を生成し，この電源電圧はディジタル制御部70に備えられた電源端子T5、T6に供給される。
【００１５】
出力電流検出回路60は，インダクタ電流ＩＬを検出する電流センサ61と電流値を電圧値に変換する抵抗62とを備える。電流センサ61はインダクタ53と直列となるように接続される場合もある。本実施例においては，出力回路50がチョークインプット方式整流平滑化回路となっているので，出力電流検出回路60は出力回路50に含まれるインダクタ53のインダクタ電流を電圧値として検出することになる。以下，出力電流検出回路60をインダクタ電流検出回路60と称することとする。次に，ディジタル制御部70は，AD変換部72，ディジタル信号処理部71及びパルス生成部73を備える。ディジタル制御部70は，主要素として,DSPと称されているディジタル・シグナル・プロセッサを含む。 DSPとしては,AD 変換部72をその構成に含むものもある。ディジタル制御部70として,DSPを用いる場合，パルス生成部73はDSP の内部要素として備えても良いし，その一部または全部を外部要素としてDSP に外付けしても良い。
【００１６】
AD変換部72は，出力電圧アナログ信号AS1 及びインダクタ電流アナログ信号AS2 を，ディジタル信号DS1, DS2にそれぞれ変換する。 AD 変換部72は,AD 変換部721 及びAD変換部722 を含むこともできる。ここで,AD 変換部721 には端子T1を通して出力電圧アナログ信号AS1 が供給され,AD 変換部722 には端子T2を通してインダクタ電流アナログ信号AS2 が供給される。
ディジタル制御部70のディジタル信号処理部71は，プログラム・メモリ７１３と，データ・メモリ 714，715, 716と，主演算部（以下CPU と称する）711 とを備える。データ・メモリ714, 715は,AD 変換部72から供給される各ディジタル信号DS1, DS2のデータを一時格納する。 AD 変換部72からのディジタル信号の供給は，各スイッチング周期ごとに行っても良いが，指令値演算のサイクル時間，すなわち制御周期ごとに行っても良い。いずれにしても，スイッチング周期または制御周期に同期して，同位相におけるデータを供給することが好ましい。同位相のデータに基づいて指令値の演算を行うことにより，データの平均化のようなデータ前処理を省略することができる。 CPU711 は，バス712 を経由して，データ・メモリ714, 715からデータを取り込み，その四則演算・ 論理演算など必要な演算を行う。
【００１７】
パルス生成部73は，カウンタ731, 732, 733 と，ラッチ回路734 と，出力回路735 とを備える。カウンタ731 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオフ・タイミングを定める。カウンタ732 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオン・タイミングを定める。カウンタ733 は，指令値演算のサイクル時間，すなわち制御周期を定める。
ラッチ回路734 は，カウンタ732 で設定されたオン・タイミングでセット（論理値１）され，カウンタ731 のオフ・タイミングにおいてリセット（論理値０）される。この動作により，ラッチ回路734 からは主スイッチ42を駆動するパルスが出力される。
【００１８】
駆動回路90は，駆動信号をスイッチ回路40に伝送するパルストランス91と抵抗92を備える。ディジタル制御部70からの駆動信号は抵抗92を通して主スイッチ42に伝送される。
次に，図示された実施例の回路の動作について説明する。
出力回路50の出力電圧Voのアナログ信号AS1 は，ディジタル制御部70に取り込まれ,AD 変換部721 によってディジタル信号DS1 に変換される。この変換されたディジタル信号DS1 はデータ・メモリ714 に一時的に記憶される。インダクタ電流検出回路60によって得られたインダクタ電流ＩＬのアナログ信号AS2 は，ディジタル制御部70に取り込まれ,AD 変換部722 によってディジタル信号DS2 に変換される。インダクタ電流ディジタル信号DS2 は，データ・メモリ715 に一時的に記憶される。
【００１９】
CPU711は，制御プログラムに基づいて，データ・メモリ714, 715の内容を読み取る。そして，読み取られたデータを用いて，スイッチ回路40に含まれる主スイッチ42のオン時間及びオフ時間を定める指令値を計算する。 CPU711 によって計算された指令値は，パルス生成部73に取り込まれる。
時刻t1においてパルス生成部73のカウンタ732 がオーバフローまたはアンダフローすると，それに対応した信号がラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値1 にセットされる。
次に,CPU711 によって指令されたオン時間を経過すると，カウンタ731 がオバーフローまたはアンダフローし，主スイッチ42のオフ・タイミングを設定する。カウンタ731 のリップルキャリー信号またはボロー信号は，ラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値０にリセットされる。これにより，ラッチ回路734 からは主スイッチ42を駆動するオン時間のパルスが出力される。
【００２０】
指令値演算の制御周期は，カウンタ733 によって設定される。制御周期は，スイッチング周期の整数倍ｍとする。こうすることにより，データ・メモリ714, 715には，制御周期ごとに，検出した各検出信号値が蓄積される。 CPU711 は，データ・メモリ714, 715からデータを読み取り，制御アルゴリズム，例えば，定電圧動作時の制御アルゴリズムなどにより，主スイッチ42のオン時間を計算する。そして，制御周期ごとに更新された指令値をパルス生成部73に供給する。
出力回路735 は，ラッチ回路734 から供給されるパルスをパルストランス91を介して，主スイッチ42のゲートに供給する。これにより，出力回路50の出力電圧Vo及びインダクタ電流ＩＬが,CPU711 の制御アルゴリズムに基づいた値に制御される。
【００２１】
本発明の図示実施例に係るスイッチング電源装置においては，入力電圧，インダクタ電流ILの変化に追随して出力電圧を一定に維持するように制御アルゴリズムを変更する。すなわち、カウンタ733 がオーバーフローまたはアンダーフローされるごとに、各検出ディジタル・データを図３に示すようにCPU 711 に取り込み、各検出ディジタル・データまたは１制御周期まえの各検出ディジタル・データをもとに装置の動作状態を判定し、動作状態に応じて適宜に指令値演算プログラムを選択する。
一例として，図３のフローチャートを参照し，出力電圧Voを定電圧制御するための制御アルゴリズムについて説明する。この場合は，指令値演算手段として，インダクタ電流が負荷に応じて変化することに着目して，インダクタ電流連続時の演算プログラム，インダクタ電流不連続時の演算プログラム，過負荷時の演算プログラム及び負荷急変時の演算プログラムを，あらかじめCPU711のプログラム・メモリ713 に格納しておく。そして，カウンタ733 がオーバーフローまたはアンダーフローする毎に，各検出ディジタル・データをCPU711に取り込み，CPU711は読み取られたデータに基づき，装置の動作状態を判定する。すなわち，インダクタ電流ILが不連続であるかどうかは，例えば，インダクタ電流の連続・不連続の臨界電流値isをプログラムメモリ713 に記憶しておき，この記憶されている臨界電流値isと読み取られたデータとを比較することにより判断できる。また、過負荷であるかどうかは，例えば，最大電流値Ｉmax をプログラムメモリ713 に記憶しておき、この記憶されている最大電流値Ｉmax と読み取られたデータとを比較することにより判断できる。
【００２２】
さらに，負荷が急変しているかどうかは，例えば，許容出力電圧変動値ΔV0T1) をプログラムメモリ713 に記憶しておき，読み取られたデータと１制御周期前のデータとの差分と，記憶されている許容出力電圧変動値ΔV0(LT1) とを比することにより判断できる。そして，その判定に基づいて，それぞれの動作状態に応じた演算プログラムを選択し，指令値を計算する。
インダクタ電流が連続であると判断されたときは、インダクタ電流連続時の制御アルゴリズム，例えば，制御周期ごとの出力電圧平均値V0及びインダクタ電平均値ILを算出し、算出された出力電圧平均値V0及びインダクタ電流平均値IL用いて，回路状態を記述する状態平均化手段，すなわち，図６の式(a) から式(e) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
【００２３】
インダクタ電流が不連続であると判断されたときは、インダクタ電流不連続時の制御アルゴリズム，例えば，読み取られた出力電圧値V0と，あらかじめ記憶段に記憶されているインダクタ電流値ILに対応する制御量ΔV(iT) とに基づく手段，すなわち，図６に示す式(f) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
過負荷状態であると判断されたときは、過負荷時の制御アルゴリズム、例えば、読み取られた出力電圧値Ｖｏ、インダクタ電流ＩＬ及び最大電流値Ｉmax とに基づく手段、すなわち図６に示す式(a) から式(e) と式(g) にしたがって、主スイッチ４２のオン時間Ｔon(n) を計算する。
負荷が急変中であると判断されたときは、図４に示す急変時の制御アルゴリズムにしたがって，主スイッチング素子42のオン時間を計算する。すなわち，読み取られた(n-1) 番目の制御周期における出力電圧値Vo(n-1) と(n) 番目の制御周期における出力電圧値Vo(n) との差分ΔVo＝Vo(n) −Vo(n-1) を基に，図５に示す関係にある差分量ΔVoに対応する補正量ΔTon を記憶手段716 に記憶されているデータ・テーブルから求める。このようにして求められた補正量ΔTon を用いて主スイッチング素子42のオン時間Ton(n)を，次式(h)
Ton(n)＝Ton(n-1)＋ΔTon ・・・・(h)
に基づいて計算する。この式において，Ton(n-1)は，(n-1) 番目の制御周期におけるオン時間を表す。
【００２４】
図５に示す出力電圧値Voの差分量と主スイッチング素子42のオン時間の補正量ΔTon の関係は，図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)のように表すことができる。
この実施例においては，式 (i-1),(i-2),(i-3),(i-4),(i-5)から得られる補正量ΔTon を記憶手段であるデータメモリ716 にデータ・テーブルとして記憶させておく。
また，入力電圧が急変すると，それに応じて出力電圧及び出力電流も急変するが，この場合も，上述した負荷の急変に対応する制御アルゴリズムを使用することにより，対処できる。
この実施例では，常時出力電圧及び出力電流を監視しているので，出力端に異常状態が発生しても，上述した負荷急変の場合の制御アルゴリズムを使用することにより，適切な対応をすることができる。例えば，出力電圧Voが異常に上昇した場合には，出力電圧の差分値ΔVoが正の値となり，主スイッチング素子42のオン時間が短くなるように制御される。
【００２５】
このような制御により，負荷電流や入力電圧が急変した場合における制御のための演算を簡素化できるので，演算時間が短縮できる。その結果、追随性が改善され，出力安定度の高い電源装置が得られる。
本発明においては，例えば，スイッチング電源装置が起動し，CPU 711 内部のレジスタやパルス生成部73などの初期設定を行うときに，これと平行して，図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)による演算を行い，補正量ΔＴonを得て，これを記憶手段であるデータメモリ716 にデータテーブルとして記憶させることも可能である。これにより，例えば，応答特性を変更するために，上述の図６の式 (i-1),(i-2),(i-3),(i-4),(i-5)における定数α，βなどを変更する場合においても，補正量ΔＴonのデータテーブルのすべてのデータを書き換えるのではなく，これらの式の変更部のみを修正することにより所望のデータテーブルが得られるので，制御プログラムを標準化することができる。
【００２６】
さらに，本発明においては，例えば，動作中に定数α，βのみを変更した前述の式(i-2) を再度計算することなどにより，必要に応じて記憶手段であるデータメモリ716 に記憶しているデータを修正することもできる。これにより，動作中においても電源装置の応答特性を自由に変更することが可能になる。
【００２７】
【発明の効果】
以上のように本発明によれば，次のような効果を得ることができる。
(a) 負荷電流や入力電圧が急変した場合や異常状態が発生した場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することができる。
(b) 記憶しているべき指令値情報を装置の起動時及び／または動作中に記憶・ 修正可能なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施例を示すブロック図である。
【図２】 本発明によるスイッチング電源装置実施例の詳細な構成を示すブロック図である。
【図３】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図４】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図５】 本発明によるスイッチング電源装置の制御手順における負荷急変時の制御量を示す図表である。
【図６】 本発明のよるスイッチング電源装置の制御の説明のための数式を示すチャートである。
【符号の説明】
20 １次側の整流平滑回路
40 スイッチ回路
41 主トランス
42 主スイッチ
50 出力回路
60 出力電流検出回路（インダクタ電流検出回路)
70 ディジタル制御部
71 ディジタル信号処理部
72 AD変換部
73 パルス生成部
90 駆動回路
Claims (1)
- 入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と，
前記スイッチング出力を直流に変換して出力する出力回路と，
前記出力回路の出力に応じて前記スイッチ回路のスイッチング動作を制御するディジタル制御部と，
を備え，
前記ディジタル制御部は，
前記出力回路から出力される電圧の出力電圧アナログ信号及び前記出力回路から出力される電流の出力電流アナログ信号を受けて前記出力電圧アナログ信号及び前記出力電流アナログ信号を，それぞれ出力電圧ディジタル信号及び出力電流ディジタル信号に変換し，
前記出力電圧ディジタル信号及び前記出力電流ディジタル信号の少なくとも一つに基づいて，前記スイッチ回路のスイッチング周期と，オン時間及びオフ時間の少なくとも一つを定める指令値を演算し，
前記指令値に基づいて制御パルスを生成し，前記制御パルスを前記スイッチ回路に供給してそのスイッチ動作を制御するようになった，
スイッチング電源装置であって，
あらかじめ前記出力電圧ディジタル信号及び前記出力電流ディジタル信号の少なくとも一つに対応する指令値補償情報が記憶手段に記憶されており，前記出力電圧ディジタル信号又は前記出力電流ディジタル信号が急変したときに、前記指令値補償情報と、前記出力電圧ディジタル信号及び前記出力電流ディジタル信号のうちの急変している方の信号とに基づいて，前記スイッチ回路に与えられる前記指令値を演算するようになり，
電源装置の動作中に記憶手段に記憶されている前記指令値補償情報を適宜修正することができるようになった，
ことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00006499A JP4097341B2 (ja) | 1998-01-19 | 1999-01-04 | スイッチング電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-7218 | 1998-01-19 | ||
| JP721898 | 1998-01-19 | ||
| JP00006499A JP4097341B2 (ja) | 1998-01-19 | 1999-01-04 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275858A JPH11275858A (ja) | 1999-10-08 |
| JP4097341B2 true JP4097341B2 (ja) | 2008-06-11 |
Family
ID=26332974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00006499A Expired - Fee Related JP4097341B2 (ja) | 1998-01-19 | 1999-01-04 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097341B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565451B2 (ja) * | 2006-01-27 | 2010-10-20 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
| JP2008035691A (ja) * | 2006-06-29 | 2008-02-14 | Fujitsu Ten Ltd | ハーフブリッジ型のスイッチングレギュレータ、及び、電子機器 |
| JP4966252B2 (ja) * | 2008-05-22 | 2012-07-04 | コーセル株式会社 | スイッチング電源装置 |
| JP4901939B2 (ja) * | 2009-10-26 | 2012-03-21 | コーセル株式会社 | スイッチング電源装置 |
| JP6682987B2 (ja) * | 2016-04-25 | 2020-04-15 | 株式会社ノーリツ | 熱源機 |
-
1999
- 1999-01-04 JP JP00006499A patent/JP4097341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11275858A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115266A (en) | Switching power source with a digital control circuit to maintain a constant DC output signal | |
| EP3282571A1 (en) | Power converter with extended hold-up time | |
| JP6336784B2 (ja) | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 | |
| US10284070B2 (en) | Voltage conversion device and voltage conversion method | |
| US6977830B2 (en) | Power supply apparatus | |
| US20190280595A1 (en) | Vehicle-mounted dc-dc converter | |
| JP2004528000A (ja) | 電力供給システム | |
| EP1469582B1 (en) | Booster circuit and method for controlling the same | |
| JP4097341B2 (ja) | スイッチング電源装置 | |
| JP4098868B2 (ja) | スイッチング電源装置 | |
| JP4234808B2 (ja) | スイッチング電源装置 | |
| JP2011160565A (ja) | スイッチング電源装置 | |
| JP2018137841A (ja) | 力率改善回路及び充電装置 | |
| JP2000014144A (ja) | スイッチング電源装置 | |
| JP6716994B2 (ja) | 電源回路 | |
| JP2002262565A (ja) | スイッチング電源装置 | |
| JP2004120844A (ja) | 昇圧コンバータ制御装置 | |
| JP5642625B2 (ja) | スイッチング電源装置 | |
| JP5939848B2 (ja) | 電源装置 | |
| JPH0923641A (ja) | スイッチング電源の駆動方式 | |
| JP7424840B2 (ja) | 電圧検出装置、及び電源装置 | |
| JP2000023457A (ja) | スイッチング電源装置 | |
| JP7133501B2 (ja) | 電力変換装置 | |
| JP2003259640A (ja) | スイッチング電源装置 | |
| JP7272253B2 (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |