JP2003259640A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003259640A JP2003259640A JP2002053400A JP2002053400A JP2003259640A JP 2003259640 A JP2003259640 A JP 2003259640A JP 2002053400 A JP2002053400 A JP 2002053400A JP 2002053400 A JP2002053400 A JP 2002053400A JP 2003259640 A JP2003259640 A JP 2003259640A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- switching
- power supply
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 動作状態が変化した場合であっても、出力電
圧Voを高精度に安定させることが可能なスイッチング
電源装置を提供する。 【解決手段】 入力された電力をスイッチングして断続
するパルス状の波形のスイッチング出力を形成するスイ
ッチ回路40と、スイッチング出力を直流に変換して出
力する出力回路50と、スイッチ回路40のスイッチン
グ動作を制御するデジタル制御部70とを備えるスイッ
チング電源装置であって、デジタル制御部70は、出力
回路50の出力電圧Vo及びインダクタ電流ILに基づ
いてスイッチ回路40のスイッチング動作を制御する指
令値(ton(n))を演算により生成するとともに、
出力回路50の出力電圧Vo及びインダクタ電流ILに
基づいて演算における制御ゲインKVP、KVI、K
SIを変更する。これにより、出力電圧Voを高精度に
安定させることができる。
圧Voを高精度に安定させることが可能なスイッチング
電源装置を提供する。 【解決手段】 入力された電力をスイッチングして断続
するパルス状の波形のスイッチング出力を形成するスイ
ッチ回路40と、スイッチング出力を直流に変換して出
力する出力回路50と、スイッチ回路40のスイッチン
グ動作を制御するデジタル制御部70とを備えるスイッ
チング電源装置であって、デジタル制御部70は、出力
回路50の出力電圧Vo及びインダクタ電流ILに基づ
いてスイッチ回路40のスイッチング動作を制御する指
令値(ton(n))を演算により生成するとともに、
出力回路50の出力電圧Vo及びインダクタ電流ILに
基づいて演算における制御ゲインKVP、KVI、K
SIを変更する。これにより、出力電圧Voを高精度に
安定させることができる。
Description
【0001】
【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特に、デジタル制御によるスイッチング電
源装置に関する。
装置に関し、特に、デジタル制御によるスイッチング電
源装置に関する。
【0002】
【従来の技術】従来のスイッチング電源装置では、制御
回路はアナログ回路によって構成されるのが普通であ
る。この場合、出力電圧または出力電流を表す信号は、
アナログ信号の形態であり、このアナログ信号がアナロ
グ量として処理され、その処理結果に基づいて、スイッ
チング動作を制御するのに必要な制御信号が得られる。
回路はアナログ回路によって構成されるのが普通であ
る。この場合、出力電圧または出力電流を表す信号は、
アナログ信号の形態であり、このアナログ信号がアナロ
グ量として処理され、その処理結果に基づいて、スイッ
チング動作を制御するのに必要な制御信号が得られる。
【0003】一般に、スイッチング電源装置において
は、制御の最適化のために、入力電圧や負荷電流の変動
に応じて、電力変換回路の動作モードを変える場合があ
る。しかし、従来のアナログ制御回路を用いたスイッチ
ング電源装置においては、制御回路における信号処理が
すべてハードウェア回路により行われるため、電力変換
回路の動作モードの変化に対応して制御アルゴリズムを
切り換えて最適制御を実現するには、各制御アルゴリズ
ムに対応した制御回路すなわちハードウェアをあらかじ
め用意し、動作モードに応じてそれらを切り換えて使用
するようにしなければならない。これは、ハードウェア
としての制御回路を複数種類用意しなければならないこ
とを意味する。従って、この構成は、回路構成が著しく
複雑になり、現実的とはいえない。
は、制御の最適化のために、入力電圧や負荷電流の変動
に応じて、電力変換回路の動作モードを変える場合があ
る。しかし、従来のアナログ制御回路を用いたスイッチ
ング電源装置においては、制御回路における信号処理が
すべてハードウェア回路により行われるため、電力変換
回路の動作モードの変化に対応して制御アルゴリズムを
切り換えて最適制御を実現するには、各制御アルゴリズ
ムに対応した制御回路すなわちハードウェアをあらかじ
め用意し、動作モードに応じてそれらを切り換えて使用
するようにしなければならない。これは、ハードウェア
としての制御回路を複数種類用意しなければならないこ
とを意味する。従って、この構成は、回路構成が著しく
複雑になり、現実的とはいえない。
【0004】一方、近年、スイッチング電源装置の制御
回路として、デジタル回路が用いられることがある(特
開昭62−225163号公報、特開平2−74152
号公報、特開平11−275858号公報参照)。
回路として、デジタル回路が用いられることがある(特
開昭62−225163号公報、特開平2−74152
号公報、特開平11−275858号公報参照)。
【0005】
【発明が解決しようとする課題】しかしながら、制御回
路をデジタル回路によって構成した場合であっても、イ
ンダクタ電流連続状態、インダクタ電流不連続状態、過
負荷状態等、スイッチング電源装置の動作状態が刻々と
変化する場合には、出力電圧Voを高精度に安定させる
ことは困難である。このため、簡単な方法で出力電圧V
oを高精度に安定させることが可能なスイッチング電源
装置が望まれている。
路をデジタル回路によって構成した場合であっても、イ
ンダクタ電流連続状態、インダクタ電流不連続状態、過
負荷状態等、スイッチング電源装置の動作状態が刻々と
変化する場合には、出力電圧Voを高精度に安定させる
ことは困難である。このため、簡単な方法で出力電圧V
oを高精度に安定させることが可能なスイッチング電源
装置が望まれている。
【0006】したがって、本発明の目的は、動作状態が
変化した場合であっても、出力電圧Voを高精度に安定
させることが可能なスイッチング電源装置を提供するこ
とである。
変化した場合であっても、出力電圧Voを高精度に安定
させることが可能なスイッチング電源装置を提供するこ
とである。
【0007】
【課題を解決するための手段】本発明のかかる目的は、
入力された電力をスイッチングして断続するパルス状の
波形のスイッチング出力を形成するスイッチ回路と、前
記スイッチング出力を直流に変換して出力する出力回路
と、前記スイッチ回路のスイッチング動作を制御するデ
ジタル制御部とを備えるスイッチング電源装置であっ
て、前記デジタル制御部は、少なくとも前記出力回路の
出力に基づいて前記スイッチ回路のスイッチング動作を
制御する指令値を演算により生成するとともに、少なく
とも前記出力回路の出力に基づいて前記演算における制
御ゲインを変更することを特徴とするスイッチング電源
装置によって達成される。
入力された電力をスイッチングして断続するパルス状の
波形のスイッチング出力を形成するスイッチ回路と、前
記スイッチング出力を直流に変換して出力する出力回路
と、前記スイッチ回路のスイッチング動作を制御するデ
ジタル制御部とを備えるスイッチング電源装置であっ
て、前記デジタル制御部は、少なくとも前記出力回路の
出力に基づいて前記スイッチ回路のスイッチング動作を
制御する指令値を演算により生成するとともに、少なく
とも前記出力回路の出力に基づいて前記演算における制
御ゲインを変更することを特徴とするスイッチング電源
装置によって達成される。
【0008】本発明の好ましい実施態様においては、前
記デジタル制御部は、前記制御ゲインを決定するための
データ・テーブルを有しており、少なくとも前記出力回
路の出力に基づき前記データ・テーブルを参照すること
によって前記制御ゲインを決定する。
記デジタル制御部は、前記制御ゲインを決定するための
データ・テーブルを有しており、少なくとも前記出力回
路の出力に基づき前記データ・テーブルを参照すること
によって前記制御ゲインを決定する。
【0009】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて前記制御ゲインを変更する。
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて前記制御ゲインを変更する。
【0010】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧の変化
及び出力電流の変化に基づいて前記制御ゲインを変更す
る。
は、前記デジタル制御部は、少なくとも出力電圧の変化
及び出力電流の変化に基づいて前記制御ゲインを変更す
る。
【0011】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて、前記指令値を演算するためのア
ルゴリズムを切り替える。
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて、前記指令値を演算するためのア
ルゴリズムを切り替える。
【0012】本発明にかかるスイッチング電源装置よれ
ば、動作状態に応じて制御ゲインを最適化することがで
きることから、出力電圧を高精度に安定させることが可
能となる。
ば、動作状態に応じて制御ゲインを最適化することがで
きることから、出力電圧を高精度に安定させることが可
能となる。
【0013】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【0014】図1は、本発明の好ましい実施態様にかか
るスイッチング電源装置の回路図である。
るスイッチング電源装置の回路図である。
【0015】図1に示すように、本実施態様にかかるス
イッチング電源装置は、入力端子IN1、IN2間に供
給される交流電力を変換し、出力端子OUT1、OUT
2間に接続される直流負荷Zに直流電力を供給する装置
であり、入力端子IN1及びIN2に供給された交流電
力に含まれるノイズを除去する入力フィルタ10と、入
力フィルタ10の出力を整流・平滑する整流平滑化回路
20と、整流平滑化回路20の出力をスイッチングする
ことにより、断続するパルス状波形を有するスイッチン
グ出力を生成するスイッチ回路40と、スイッチ回路4
0の出力を直流に変換して出力端子OUT1、OUT2
に出力する出力回路50と、スイッチ回路40の動作を
制御するデジタル制御部70と、インダクタ電流ILを
検出するインダクタ電流検出回路60と、デジタル制御
部70に動作電力を供給する補助電源回路80と、デジ
タル制御部70の出力に基づいてスイッチ回路40を駆
動する駆動回路90とを備えている。
イッチング電源装置は、入力端子IN1、IN2間に供
給される交流電力を変換し、出力端子OUT1、OUT
2間に接続される直流負荷Zに直流電力を供給する装置
であり、入力端子IN1及びIN2に供給された交流電
力に含まれるノイズを除去する入力フィルタ10と、入
力フィルタ10の出力を整流・平滑する整流平滑化回路
20と、整流平滑化回路20の出力をスイッチングする
ことにより、断続するパルス状波形を有するスイッチン
グ出力を生成するスイッチ回路40と、スイッチ回路4
0の出力を直流に変換して出力端子OUT1、OUT2
に出力する出力回路50と、スイッチ回路40の動作を
制御するデジタル制御部70と、インダクタ電流ILを
検出するインダクタ電流検出回路60と、デジタル制御
部70に動作電力を供給する補助電源回路80と、デジ
タル制御部70の出力に基づいてスイッチ回路40を駆
動する駆動回路90とを備えている。
【0016】整流平滑化回路20は、全波整流ダイオー
ド21と平滑コンデンサ22とを含んでおり、整流平滑
化回路20の出力は、上述のとおりスイッチ回路40に
供給される。
ド21と平滑コンデンサ22とを含んでおり、整流平滑
化回路20の出力は、上述のとおりスイッチ回路40に
供給される。
【0017】スイッチ回路40は、電界効果トランジス
タ(FET)からなるスイッチング素子42と、そのス
イッチング出力を出力回路50に結合する主トランス4
1とを備え、整流平滑化回路20より供給される電力を
オン・オフ制御するように働く。スイッチング素子42
のドレインは主トランス41の一次側コイル411の一
方の端子に直列に接続されている。また、主トランス4
1の一次側コイル411の他方の端子は、整流平滑化回
路20に接続されている。
タ(FET)からなるスイッチング素子42と、そのス
イッチング出力を出力回路50に結合する主トランス4
1とを備え、整流平滑化回路20より供給される電力を
オン・オフ制御するように働く。スイッチング素子42
のドレインは主トランス41の一次側コイル411の一
方の端子に直列に接続されている。また、主トランス4
1の一次側コイル411の他方の端子は、整流平滑化回
路20に接続されている。
【0018】出力回路50は、スイッチ回路40より供
給されるスイッチング出力を直流に変換して直流である
出力電圧Voを生成する回路であり、ダイオード51、
52と、インダクタ53と、コンデンサ54とを含んで
いる。ダイオード51は、アノードが主トランス41の
2次側コイル412の一方の端子に接続されており、ダ
イオード52は、アノードが主トランス41の2次側コ
イル412の他方の端子に接続され、カソードがダイオ
ード51のカソードに接続されている。インダクタ53
は、ダイオード51とダイオード52の共通カソード接
続点に接続されている。コンデンサ54は、出力端子O
UT1、OUT2間に接続されている。
給されるスイッチング出力を直流に変換して直流である
出力電圧Voを生成する回路であり、ダイオード51、
52と、インダクタ53と、コンデンサ54とを含んで
いる。ダイオード51は、アノードが主トランス41の
2次側コイル412の一方の端子に接続されており、ダ
イオード52は、アノードが主トランス41の2次側コ
イル412の他方の端子に接続され、カソードがダイオ
ード51のカソードに接続されている。インダクタ53
は、ダイオード51とダイオード52の共通カソード接
続点に接続されている。コンデンサ54は、出力端子O
UT1、OUT2間に接続されている。
【0019】インダクタ電流検出回路60は、インダク
タ電流(出力電流)ILを検出する電流センサ61と電
流値を電圧値に変換する抵抗62とを備える。電流セン
サ61はインダクタ53と直列に接続しても構わない。
インダクタ電流検出回路60により検出されたインダク
タ電流ILの量は、電流アナログ信号AS2として取り
出される。一方、出力回路50の出力電圧Voは、電圧
アナログ信号AS1として取り出され、これらアナログ
信号AS1、AS2はデジタル制御部70に供給され
る。
タ電流(出力電流)ILを検出する電流センサ61と電
流値を電圧値に変換する抵抗62とを備える。電流セン
サ61はインダクタ53と直列に接続しても構わない。
インダクタ電流検出回路60により検出されたインダク
タ電流ILの量は、電流アナログ信号AS2として取り
出される。一方、出力回路50の出力電圧Voは、電圧
アナログ信号AS1として取り出され、これらアナログ
信号AS1、AS2はデジタル制御部70に供給され
る。
【0020】デジタル制御部70は、AD変換部72、
デジタル信号処理部71及びパルス生成部73を備え
る。デジタル制御部70としては、その一部及び全部を
DSPと称されているデジタル・シグナル・プロセッサ
によって構成することが可能である。デジタル制御部7
0の全部をDSPによって構成した場合、デジタル制御
部70をワンチップ化することができる。また、デジタ
ル制御部70のうちデジタル信号処理部71のみをDS
Pによって構成する場合、AD変換部72及びパルス生
成部73をDSPに外付けすればよい。
デジタル信号処理部71及びパルス生成部73を備え
る。デジタル制御部70としては、その一部及び全部を
DSPと称されているデジタル・シグナル・プロセッサ
によって構成することが可能である。デジタル制御部7
0の全部をDSPによって構成した場合、デジタル制御
部70をワンチップ化することができる。また、デジタ
ル制御部70のうちデジタル信号処理部71のみをDS
Pによって構成する場合、AD変換部72及びパルス生
成部73をDSPに外付けすればよい。
【0021】AD変換部72は、AD変換器721及び
AD変換器722を備えており、これらは、それぞれ入
力端子T1を介して供給される電圧アナログ信号AS1
及び入力端子T2を介して供給される電流アナログ信号
AS2をそれぞれ電圧デジタル信号DS1及び電流デジ
タル信号DS2に変換する。
AD変換器722を備えており、これらは、それぞれ入
力端子T1を介して供給される電圧アナログ信号AS1
及び入力端子T2を介して供給される電流アナログ信号
AS2をそれぞれ電圧デジタル信号DS1及び電流デジ
タル信号DS2に変換する。
【0022】デジタル信号処理部71は、プログラム・
メモリ713と、データ・メモリ714、715、71
6と、主演算部(以下CPUと称する)711とを備
え、これらはバス712を介して相互に接続されてい
る。データ・メモリ714、715は、それぞれAD変
換器721、722より供給される電圧デジタル信号D
S1及び電流デジタル信号DS2を一時的に格納するた
めに用いられる。データ・メモリ714への電圧デジタ
ル信号DS1の格納及びデータ・メモリ714への電流
デジタル信号DS2の格納は、スイッチング周期ごとに
行うのが好ましいが、AD変換器721、722や、C
PU711の処理能力の制約から、スイッチング周期の
整数倍の周期である「制御周期」ごとに行うことにな
る。その際、スイッチング周期に同期して、スイッチン
グ周期の同位相でデータを格納すれば、データの平均化
のようなデータ前処理を省略することができる。CPU
711は、バス712を経由して、データ・メモリ71
4、715からデータを取り込み、その四則演算・論理
演算など必要な演算を行う。CPU711による演算に
必要な制御プログラムは、プログラム・メモリ713に
格納されている。データ・メモリ716に格納されてい
るデータの内容については後述する。
メモリ713と、データ・メモリ714、715、71
6と、主演算部(以下CPUと称する)711とを備
え、これらはバス712を介して相互に接続されてい
る。データ・メモリ714、715は、それぞれAD変
換器721、722より供給される電圧デジタル信号D
S1及び電流デジタル信号DS2を一時的に格納するた
めに用いられる。データ・メモリ714への電圧デジタ
ル信号DS1の格納及びデータ・メモリ714への電流
デジタル信号DS2の格納は、スイッチング周期ごとに
行うのが好ましいが、AD変換器721、722や、C
PU711の処理能力の制約から、スイッチング周期の
整数倍の周期である「制御周期」ごとに行うことにな
る。その際、スイッチング周期に同期して、スイッチン
グ周期の同位相でデータを格納すれば、データの平均化
のようなデータ前処理を省略することができる。CPU
711は、バス712を経由して、データ・メモリ71
4、715からデータを取り込み、その四則演算・論理
演算など必要な演算を行う。CPU711による演算に
必要な制御プログラムは、プログラム・メモリ713に
格納されている。データ・メモリ716に格納されてい
るデータの内容については後述する。
【0023】パルス生成部73は、カウンタ731、7
32、733と、ラッチ回路734と、出力回路735
とを備える。カウンタ731、732、733はいずれ
もバス712に接続されている。カウンタ731は、デ
ジタル信号処理部71から与えられる指令値に基づい
て、主スイッチ42のオフ・タイミングを定めるために
用いられる。カウンタ732は、デジタル信号処理部7
1から与えられる指令値に基づいて、主スイッチ42の
オン・タイミングを定めるために用いられる。カウンタ
733は、指令値演算のサイクル時間、すなわち制御周
期を定めるために用いられる。ラッチ回路734は、い
わゆるR/Sフリップフロップであり、カウンタ732
で設定されたオン・タイミングでセット(論理値1)さ
れ、カウンタ731のオフ・タイミングにおいてリセッ
ト(論理値0)される。この動作により、ラッチ回路7
34からは主スイッチ42を駆動するパルスが出力され
る。かかるパルスは出力回路735に供給され、これを
受ける出力回路735は、出力端子T3、T4に駆動信
号を供給する。
32、733と、ラッチ回路734と、出力回路735
とを備える。カウンタ731、732、733はいずれ
もバス712に接続されている。カウンタ731は、デ
ジタル信号処理部71から与えられる指令値に基づい
て、主スイッチ42のオフ・タイミングを定めるために
用いられる。カウンタ732は、デジタル信号処理部7
1から与えられる指令値に基づいて、主スイッチ42の
オン・タイミングを定めるために用いられる。カウンタ
733は、指令値演算のサイクル時間、すなわち制御周
期を定めるために用いられる。ラッチ回路734は、い
わゆるR/Sフリップフロップであり、カウンタ732
で設定されたオン・タイミングでセット(論理値1)さ
れ、カウンタ731のオフ・タイミングにおいてリセッ
ト(論理値0)される。この動作により、ラッチ回路7
34からは主スイッチ42を駆動するパルスが出力され
る。かかるパルスは出力回路735に供給され、これを
受ける出力回路735は、出力端子T3、T4に駆動信
号を供給する。
【0024】補助電源回路80は、平滑コンデンサ22
の電圧を受けてデジタル制御部70に供給される電源電
圧を生成し、この電源電圧をデジタル制御部70に備え
られた電源端子T5、T6に供給する。
の電圧を受けてデジタル制御部70に供給される電源電
圧を生成し、この電源電圧をデジタル制御部70に備え
られた電源端子T5、T6に供給する。
【0025】駆動回路90は、デジタル制御部70の出
力端子T3、T4より供給される駆動信号をスイッチ回
路40に伝送するパルストランス91と抵抗92を備え
る。デジタル制御部70からの駆動信号は、パルストラ
ンス91及び抵抗92を通して主スイッチ42に伝送さ
れる。これにより、主スイッチ42は、出力端子T3、
T4より供給される駆動信号に連動してオン/オフする
ことになる。
力端子T3、T4より供給される駆動信号をスイッチ回
路40に伝送するパルストランス91と抵抗92を備え
る。デジタル制御部70からの駆動信号は、パルストラ
ンス91及び抵抗92を通して主スイッチ42に伝送さ
れる。これにより、主スイッチ42は、出力端子T3、
T4より供給される駆動信号に連動してオン/オフする
ことになる。
【0026】次に、図1に示すスイッチング電源装置の
動作について説明する。
動作について説明する。
【0027】まず、上述のとおり、出力回路50の出力
電圧Voを示す電圧アナログ信号AS1は、デジタル制
御部70に取り込まれ、AD変換部721によって電圧
デジタル信号DS1に変換される。かかる電圧デジタル
信号DS1は、データ・メモリ714に一時的に記憶さ
れる。一方、インダクタ電流検出回路60によって得ら
れた電流アナログ信号AS2は、デジタル制御部70に
取り込まれ、AD変換部722によって電流デジタル信
号DS2に変換される。かかる電流デジタル信号DS2
は、データ・メモリ715に一時的に記憶される。
電圧Voを示す電圧アナログ信号AS1は、デジタル制
御部70に取り込まれ、AD変換部721によって電圧
デジタル信号DS1に変換される。かかる電圧デジタル
信号DS1は、データ・メモリ714に一時的に記憶さ
れる。一方、インダクタ電流検出回路60によって得ら
れた電流アナログ信号AS2は、デジタル制御部70に
取り込まれ、AD変換部722によって電流デジタル信
号DS2に変換される。かかる電流デジタル信号DS2
は、データ・メモリ715に一時的に記憶される。
【0028】次に、CPU711は、プログラム・メモ
リ713に格納されている制御プログラムに基づいて、
データ・メモリ714、715の内容を読み取る。そし
て、、プログラム・メモリ713に格納されている制御
プログラムに基づき、読み取られたデータ(電圧デジタ
ル信号DS1、電流デジタル信号DS2)を用いて、ス
イッチ回路40に含まれる主スイッチ42のオン時間及
びオフ時間を定める指令値(ton(n))を計算す
る。CPU711によって計算された指令値(t
on(n))は、パルス生成部73内に取り込まれる。
ある時刻(時刻t1)においてパルス生成部73のカウ
ンタ732がオーバフローまたはアンダフローすると、
それに対応した信号(セット信号)がラッチ回路734
に供給される。ラッチ回路734は、この信号によって
出力が論理値1にセットされる。次に、CPU711に
よって指令されたオン時間が経過すると、カウンタ73
1がオバーフローまたはアンダフローし、それに対応し
た信号(リセット信号)がラッチ回路734に供給され
る。ラッチ回路734は、この信号によって出力が論理
値0にリセットされる。ラッチ回路734がセットされ
ている期間(出力の論理値が1である期間)は、主スイ
ッチ42をオン状態とすべき期間であり、ラッチ回路7
34がリセットされている期間(出力の論理値が0であ
る期間)は、主スイッチ42をオフ状態とすべき期間で
ある。すなわち、ラッチ回路734からは主スイッチ4
2のオン時間を規定するパルスが出力される。
リ713に格納されている制御プログラムに基づいて、
データ・メモリ714、715の内容を読み取る。そし
て、、プログラム・メモリ713に格納されている制御
プログラムに基づき、読み取られたデータ(電圧デジタ
ル信号DS1、電流デジタル信号DS2)を用いて、ス
イッチ回路40に含まれる主スイッチ42のオン時間及
びオフ時間を定める指令値(ton(n))を計算す
る。CPU711によって計算された指令値(t
on(n))は、パルス生成部73内に取り込まれる。
ある時刻(時刻t1)においてパルス生成部73のカウ
ンタ732がオーバフローまたはアンダフローすると、
それに対応した信号(セット信号)がラッチ回路734
に供給される。ラッチ回路734は、この信号によって
出力が論理値1にセットされる。次に、CPU711に
よって指令されたオン時間が経過すると、カウンタ73
1がオバーフローまたはアンダフローし、それに対応し
た信号(リセット信号)がラッチ回路734に供給され
る。ラッチ回路734は、この信号によって出力が論理
値0にリセットされる。ラッチ回路734がセットされ
ている期間(出力の論理値が1である期間)は、主スイ
ッチ42をオン状態とすべき期間であり、ラッチ回路7
34がリセットされている期間(出力の論理値が0であ
る期間)は、主スイッチ42をオフ状態とすべき期間で
ある。すなわち、ラッチ回路734からは主スイッチ4
2のオン時間を規定するパルスが出力される。
【0029】出力回路735は、ラッチ回路734から
供給されるパルスをパルストランス91を介して、主ス
イッチ42のゲートに供給する。これにより、出力回路
50の出力電圧Vo及びインダクタ電流ILが、CPU
711の制御アルゴリズムに基づいた値に制御される。
供給されるパルスをパルストランス91を介して、主ス
イッチ42のゲートに供給する。これにより、出力回路
50の出力電圧Vo及びインダクタ電流ILが、CPU
711の制御アルゴリズムに基づいた値に制御される。
【0030】指令値演算の制御周期は、カウンタ733
によって設定される。制御周期は、上述のとおり、スイ
ッチング周期と同一にするのが好ましいが、スイッチン
グ周期の整数倍(m倍)としても構わない。これによ
り、データ・メモリ714、715にそれぞれ格納され
る電圧デジタル信号DS1、電流デジタル信号DS2の
内容は、制御周期ごとに更新され、制御周期ごとに更新
された指令値(ton(n))がパルス生成部73に供
給される。
によって設定される。制御周期は、上述のとおり、スイ
ッチング周期と同一にするのが好ましいが、スイッチン
グ周期の整数倍(m倍)としても構わない。これによ
り、データ・メモリ714、715にそれぞれ格納され
る電圧デジタル信号DS1、電流デジタル信号DS2の
内容は、制御周期ごとに更新され、制御周期ごとに更新
された指令値(ton(n))がパルス生成部73に供
給される。
【0031】指令値(ton(n))は、下記式(1)
〜式(7)により求められる。すなわち、式(1)〜式
(7)をコード化した制御プログラムがプログラム・メ
モリ713に格納されており、CPU711はこれに基
づいて、制御周期ごとに指令値(ton(n))を算出
する。
〜式(7)により求められる。すなわち、式(1)〜式
(7)をコード化した制御プログラムがプログラム・メ
モリ713に格納されており、CPU711はこれに基
づいて、制御周期ごとに指令値(ton(n))を算出
する。
【0032】
【数1】
式(1)〜式(7)において、KVP、KVI、KSI
は制御ゲインであり、voutは出力電圧(Vo)であ
り、VREFは基準電圧であり、iLはインダクタ電流
(IL)であり、Tswはスイッチング周期であり、T
cは制御周期であり、Lはインダクタ53のインダクタ
ンスである。
は制御ゲインであり、voutは出力電圧(Vo)であ
り、VREFは基準電圧であり、iLはインダクタ電流
(IL)であり、Tswはスイッチング周期であり、T
cは制御周期であり、Lはインダクタ53のインダクタ
ンスである。
【0033】本実施態様においては、出力電圧Vo(電
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づき、上記
制御ゲインKVP、KVI、KSIが最適化される。制
御ゲインKVP、KVI、K SIは、下記式(8)〜式
(11)により求められる。すなわち、式(8)〜式
(11)をコード化した制御プログラムがプログラム・
メモリ713に格納されており、CPU711はこれに
基づいて、制御周期ごとに制御ゲインKVP、K VI、
KSIを算出する。
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づき、上記
制御ゲインKVP、KVI、KSIが最適化される。制
御ゲインKVP、KVI、K SIは、下記式(8)〜式
(11)により求められる。すなわち、式(8)〜式
(11)をコード化した制御プログラムがプログラム・
メモリ713に格納されており、CPU711はこれに
基づいて、制御周期ごとに制御ゲインKVP、K VI、
KSIを算出する。
【0034】
【数2】
式(8)〜式(11)において、fnは出力回路50の
固有周波数であり、f INは入力端子IN1、IN2間
に供給される交流電力の周波数であり、Cはコンデンサ
54の容量であり、rはコンデンサ54の等価直列抵抗
である。また、A1は減衰係数であり、A2はTc/T
swによって表される定数である。したがって、指令値
(ton(n))を得るために必要な検出値はvout
及びiLのみであり、これらvout及びiLと各種定
数(VREF、Tsw、Tc、L、fn、fIN、C、
r、A1)を用いることにより、指令値(t
on(n))を算出することが可能となる。
固有周波数であり、f INは入力端子IN1、IN2間
に供給される交流電力の周波数であり、Cはコンデンサ
54の容量であり、rはコンデンサ54の等価直列抵抗
である。また、A1は減衰係数であり、A2はTc/T
swによって表される定数である。したがって、指令値
(ton(n))を得るために必要な検出値はvout
及びiLのみであり、これらvout及びiLと各種定
数(VREF、Tsw、Tc、L、fn、fIN、C、
r、A1)を用いることにより、指令値(t
on(n))を算出することが可能となる。
【0035】制御ゲインKVP、KVI、KSIと出力
電圧Vo等との関係は、図2(a)〜(c)及び図3
(a)及び(b)のように表すことができる。
電圧Vo等との関係は、図2(a)〜(c)及び図3
(a)及び(b)のように表すことができる。
【0036】図2(a)〜(c)及び図3(a)及び
(b)から明らかなとおり、本実施態様においては、出
力電圧Voが大きくなると制御ゲインを低下させ、イン
ダクタ電流ILが大きくなると制御ゲインを上昇させて
いることが分かる。これにより、インダクタ電流ILが
連続状態である場合、インダクタ電流ILが不連続状態
である場合、過負荷状態である場合及び出力電圧Voが
急変した場合のいずれの場合においても、指令値(t
on(n))として適切な値を得ることができるので、
出力電圧Voを高精度に安定させることが可能となる。
(b)から明らかなとおり、本実施態様においては、出
力電圧Voが大きくなると制御ゲインを低下させ、イン
ダクタ電流ILが大きくなると制御ゲインを上昇させて
いることが分かる。これにより、インダクタ電流ILが
連続状態である場合、インダクタ電流ILが不連続状態
である場合、過負荷状態である場合及び出力電圧Voが
急変した場合のいずれの場合においても、指令値(t
on(n))として適切な値を得ることができるので、
出力電圧Voを高精度に安定させることが可能となる。
【0037】尚、上述のように、プログラム・メモリ7
13に格納されている制御プログラムに基づき、式
(8)〜式(11)の演算を行うことによって制御ゲイ
ンKVP、KVI、KSIを算出するのではなく、デー
タ・メモリ716に予めデータ・テーブルを格納してお
き、これを参照することによって制御ゲインKVP、K
V I、KSIを求めても構わない。この場合、出力電圧
Vo、インダクタ電流IL及び入力電圧推定値VINに
関し、それぞれVo(min)〜Vo(max)、IL
(min)〜IL(max)及びVIN(min)〜V
IN(max)の範囲について、対応する制御ゲインK
VP、KVI、KSIの値が用意されたデータ・テーブ
ルを用いればよい。かかる方法によれば、CPU711
の処理負担が低減されることから、より高速に指令値
(ton(n))を算出することが可能となり、応答性
が高められる。
13に格納されている制御プログラムに基づき、式
(8)〜式(11)の演算を行うことによって制御ゲイ
ンKVP、KVI、KSIを算出するのではなく、デー
タ・メモリ716に予めデータ・テーブルを格納してお
き、これを参照することによって制御ゲインKVP、K
V I、KSIを求めても構わない。この場合、出力電圧
Vo、インダクタ電流IL及び入力電圧推定値VINに
関し、それぞれVo(min)〜Vo(max)、IL
(min)〜IL(max)及びVIN(min)〜V
IN(max)の範囲について、対応する制御ゲインK
VP、KVI、KSIの値が用意されたデータ・テーブ
ルを用いればよい。かかる方法によれば、CPU711
の処理負担が低減されることから、より高速に指令値
(ton(n))を算出することが可能となり、応答性
が高められる。
【0038】さらに、上述のように、出力電圧Vo(電
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づいて制御
ゲインKVP、KVI、KSIを算出するのではなく、
これらの変化量に基づいて制御ゲインKVP、KVI、
KSIを算出することも可能である。この場合、制御ゲ
インKVP、KVI、KSIは、下記式(12)〜式
(16)により求められる。この場合も、式(12)〜
式(16)をコード化した制御プログラムをプログラム
・メモリ713に格納しておけばよい。
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づいて制御
ゲインKVP、KVI、KSIを算出するのではなく、
これらの変化量に基づいて制御ゲインKVP、KVI、
KSIを算出することも可能である。この場合、制御ゲ
インKVP、KVI、KSIは、下記式(12)〜式
(16)により求められる。この場合も、式(12)〜
式(16)をコード化した制御プログラムをプログラム
・メモリ713に格納しておけばよい。
【0039】
【数3】
式(12)〜式(16)において、α、β、γ、K
VP0、KSI0、ipv1及びapvv1は定数であ
る。したがって、制御ゲインKVP、KVI、KS Iと
出力電圧Vo等の変化量との関係は、図4(a)〜
(c)のように表すことができる。この場合も、出力電
圧Vo、インダクタ電流IL及び入力電圧推定値VIN
の変化量を示すパラメータipv及びapvvについ
て、対応する制御ゲインKVP、KVI、KSIの値が
用意されたデータ・テーブルをデータ・メモリ716に
格納しておけば、CPU711の処理負担が低減される
ので、応答性を高めることが可能となる。
VP0、KSI0、ipv1及びapvv1は定数であ
る。したがって、制御ゲインKVP、KVI、KS Iと
出力電圧Vo等の変化量との関係は、図4(a)〜
(c)のように表すことができる。この場合も、出力電
圧Vo、インダクタ電流IL及び入力電圧推定値VIN
の変化量を示すパラメータipv及びapvvについ
て、対応する制御ゲインKVP、KVI、KSIの値が
用意されたデータ・テーブルをデータ・メモリ716に
格納しておけば、CPU711の処理負担が低減される
ので、応答性を高めることが可能となる。
【0040】次に、本発明の好ましい他の実施態様につ
いて説明する。
いて説明する。
【0041】本実施態様にかかるスイッチング電源装置
においては、上記実施態様のように、出力電圧Vo(電
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づいて制御
ゲインKVP、KVI、KS Iを最適化するのみなら
ず、出力電圧Vo(電圧デジタル信号DS1)、インダ
クタ電流IL(電流デジタル信号DS2)及び入力電圧
推定値に基づいて、出力電圧値Voが一定に維持される
ように、複数用意された制御プログラムが切り替えて使
用される。
においては、上記実施態様のように、出力電圧Vo(電
圧デジタル信号DS1)、インダクタ電流IL(電流デ
ジタル信号DS2)及び入力電圧推定値に基づいて制御
ゲインKVP、KVI、KS Iを最適化するのみなら
ず、出力電圧Vo(電圧デジタル信号DS1)、インダ
クタ電流IL(電流デジタル信号DS2)及び入力電圧
推定値に基づいて、出力電圧値Voが一定に維持される
ように、複数用意された制御プログラムが切り替えて使
用される。
【0042】用意される複数の制御プログラムとして
は、インダクタ電流連続時の演算プログラム、インダク
タ電流不連続時の演算プログラム、過負荷時の演算プロ
グラム及び出力電圧急変時の演算プログラムを用意して
おくことが好ましい。これは、インダクタ電流ILが負
荷に応じて変化することに着目したものである。これら
プログラムはいずれもプログラム・メモリ713に格納
される。
は、インダクタ電流連続時の演算プログラム、インダク
タ電流不連続時の演算プログラム、過負荷時の演算プロ
グラム及び出力電圧急変時の演算プログラムを用意して
おくことが好ましい。これは、インダクタ電流ILが負
荷に応じて変化することに着目したものである。これら
プログラムはいずれもプログラム・メモリ713に格納
される。
【0043】そして、カウンタ733がオーバフローま
たはアンダフローするごとに、データ・メモリ714、
715に格納されているデータ(電圧デジタル信号DS
1、電流デジタル信号DS2)を、CPU711に取込
み、CPU711は読み取られたデータに基づき、装置
の動作状態を判定する。すなわち、インダクタ電流IL
が不連続であるかどうかは、例えば、インダクタ電流の
連続・不連続の臨界電流値isをプログラム・メモリ7
13に記憶しておき、この記憶されている臨界電流値i
sと読み取られたデータとを比較することにより判断で
きる。また、過負荷であるかどうかは、例えば、最大電
流値Imaxをプログラム・メモリ713に記憶してお
き、この記憶されている最大電流値Imaxと読み取ら
れたデータとを比較することにより判断できる。さら
に、出力電圧が急変しているかどうかは、例えば、出力
電圧変動限界値△Voをプログラム・メモリ713に記
憶しておき、読み取られたデータと1制御周期前のデー
タとの差分と、記憶されている出力電圧変動限界値△V
oとを比較することにより判断できる。
たはアンダフローするごとに、データ・メモリ714、
715に格納されているデータ(電圧デジタル信号DS
1、電流デジタル信号DS2)を、CPU711に取込
み、CPU711は読み取られたデータに基づき、装置
の動作状態を判定する。すなわち、インダクタ電流IL
が不連続であるかどうかは、例えば、インダクタ電流の
連続・不連続の臨界電流値isをプログラム・メモリ7
13に記憶しておき、この記憶されている臨界電流値i
sと読み取られたデータとを比較することにより判断で
きる。また、過負荷であるかどうかは、例えば、最大電
流値Imaxをプログラム・メモリ713に記憶してお
き、この記憶されている最大電流値Imaxと読み取ら
れたデータとを比較することにより判断できる。さら
に、出力電圧が急変しているかどうかは、例えば、出力
電圧変動限界値△Voをプログラム・メモリ713に記
憶しておき、読み取られたデータと1制御周期前のデー
タとの差分と、記憶されている出力電圧変動限界値△V
oとを比較することにより判断できる。
【0044】そして、その判断に基づいて、それぞれの
動作状態に応じた演算プログラムを選択し、指令値(t
on(n))を計算する。
動作状態に応じた演算プログラムを選択し、指令値(t
on(n))を計算する。
【0045】まず、インダクタ電流が連続であると判断
された時は、インダクタ電流連続時の制御アルゴリズム
が用いられ、上述した式(1)〜式(7)にしたがって
スイッチング素子42のオン時間TON(n)が計算さ
れる。
された時は、インダクタ電流連続時の制御アルゴリズム
が用いられ、上述した式(1)〜式(7)にしたがって
スイッチング素子42のオン時間TON(n)が計算さ
れる。
【0046】また、インダクタ電流が不連続であると判
断された時は、インダクタ電流不連続時の制御アルゴリ
ズムが用いられ、上述した式(1)〜式(4)及び式
(7)と、下記式(17)及び(18)にしたがってス
イッチング素子42のオン時間TON(n)が計算され
る。
断された時は、インダクタ電流不連続時の制御アルゴリ
ズムが用いられ、上述した式(1)〜式(4)及び式
(7)と、下記式(17)及び(18)にしたがってス
イッチング素子42のオン時間TON(n)が計算され
る。
【0047】
【数4】
式(17)において、△V(iT)とは、軽負荷時の補
正量である。
正量である。
【0048】さらに、過負荷状態であると判断された時
は、過負荷時の制御アルゴリズムが用いられ、上述した
式(1)〜式(7)と下記式(19)にしたがってスイ
ッチング素子42のオン時間TON(n)が計算され
る。
は、過負荷時の制御アルゴリズムが用いられ、上述した
式(1)〜式(7)と下記式(19)にしたがってスイ
ッチング素子42のオン時間TON(n)が計算され
る。
【0049】
【数5】
そして、出力電圧が急変中であると判断された時は、急
変時の制御アルゴリズムが用いられ、(n−1)番目の
制御周期における出力電圧データVo(n−1)と
(n)番目の制御周期における出力電圧データVo
(n)との差分△Vo(n)=Vo(n)−Vo(n−
1)と、これに対応する制御ゲインKVP、KV Iとの
関係を示すデータ・テーブルを参照することにより、ス
イッチング素子42のオン時間TON(n)が計算され
る。
変時の制御アルゴリズムが用いられ、(n−1)番目の
制御周期における出力電圧データVo(n−1)と
(n)番目の制御周期における出力電圧データVo
(n)との差分△Vo(n)=Vo(n)−Vo(n−
1)と、これに対応する制御ゲインKVP、KV Iとの
関係を示すデータ・テーブルを参照することにより、ス
イッチング素子42のオン時間TON(n)が計算され
る。
【0050】出力電圧データの差分量△Vo(n)に対
応する制御ゲインKVP、KVIは、例えば、出荷検査
時に出力電圧急変試験を行い、出力電圧データの差分値
△Vo(n)が最小になる値を測定してこれをデータ・
メモリ716に記憶させておけばよい。
応する制御ゲインKVP、KVIは、例えば、出荷検査
時に出力電圧急変試験を行い、出力電圧データの差分値
△Vo(n)が最小になる値を測定してこれをデータ・
メモリ716に記憶させておけばよい。
【0051】また、入力電圧が急変すると、それに応じ
て出力電圧Vo及びインダクタ電流ILも変化する。こ
の場合も常時出力電圧Vo及びインダクタ電流ILを監
視しているので、上述した出力電圧Voの急変に対応す
る制御アルゴリズムを使用することにより対応できる。
て出力電圧Vo及びインダクタ電流ILも変化する。こ
の場合も常時出力電圧Vo及びインダクタ電流ILを監
視しているので、上述した出力電圧Voの急変に対応す
る制御アルゴリズムを使用することにより対応できる。
【0052】このように、本実施態様にかかるスイッチ
ング電源装置においては、制御ゲインKVP、KVI、
KSIが最適化されるのみならず、動作状態に応じて複
数用意された制御プログラムが切り替えて使用されるこ
とから、出力電圧Voをより高精度に安定させることが
可能となる。
ング電源装置においては、制御ゲインKVP、KVI、
KSIが最適化されるのみならず、動作状態に応じて複
数用意された制御プログラムが切り替えて使用されるこ
とから、出力電圧Voをより高精度に安定させることが
可能となる。
【0053】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【0054】例えば、上記実施態様において示したスイ
ッチング電源装置の回路図は、本発明の適用が可能なス
イッチング電源装置の一例を示したものであり、これと
は異なる回路構成を有するスイッチング電源装置に本発
明を適用することも可能である。
ッチング電源装置の回路図は、本発明の適用が可能なス
イッチング電源装置の一例を示したものであり、これと
は異なる回路構成を有するスイッチング電源装置に本発
明を適用することも可能である。
【0055】また、本発明において、手段とは、必ずし
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。
【0056】
【発明の効果】以上説明したように、本発明によるスイ
ッチング電源装置は、動作状態に応じて制御ゲインが最
適化されることから、出力電圧Voを高精度に安定させ
ることが可能となる。
ッチング電源装置は、動作状態に応じて制御ゲインが最
適化されることから、出力電圧Voを高精度に安定させ
ることが可能となる。
【図1】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の回路図である。
グ電源装置の回路図である。
【図2】(a)は制御ゲインKVPと出力電圧Voとの
関係を示すグラフであり、(b)は制御ゲインKVPと
インダクタ電流ILとの関係を示すグラフであり、
(c)は制御ゲインKVPと制御ゲインKVIとの関係
を示すグラフである。
関係を示すグラフであり、(b)は制御ゲインKVPと
インダクタ電流ILとの関係を示すグラフであり、
(c)は制御ゲインKVPと制御ゲインKVIとの関係
を示すグラフである。
【図3】(a)は制御ゲインKSIと出力電圧Voとの
関係を示すグラフであり、(b)は制御ゲインKSIと
入力電流推定値VINとの関係を示すグラフである。
関係を示すグラフであり、(b)は制御ゲインKSIと
入力電流推定値VINとの関係を示すグラフである。
【図4】(a)は制御ゲインKVPとパラメータipv
との関係を示すグラフであり、(b)は制御ゲインK
VIとパラメータipvとの関係を示すグラフであり、
(c)は制御ゲインKSIとパラメータapvvとの関
係を示すグラフである。
との関係を示すグラフであり、(b)は制御ゲインK
VIとパラメータipvとの関係を示すグラフであり、
(c)は制御ゲインKSIとパラメータapvvとの関
係を示すグラフである。
10 入力フィルタ
20 整流平滑化回路
21 全波整流ダイオード
22 平滑コンデンサ
40 スイッチ回路
41 主トランス
42 スイッチング素子
50 出力回路
51、52 ダイオード
53 インダクタ
54 コンデンサ
60 インダクタ電流検出回路
61 電流センサ
62 抵抗
70 デジタル制御部
71 デジタル信号処理部
72 AD変換部
73 パルス生成部
80 補助電源回路
90 駆動回路
91 パルストランス
92 抵抗
411 一次側コイル
412 二次側コイル
711 主演算部
712 バス
713 プログラム・メモリ
714、715、716 データ・メモリ
721、722 AD変換器
731、732、733 カウンタ
734 ラッチ回路
735 出力回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 今井 考一
東京都中央区日本橋一丁目13番1号 ティ
ーディーケイ株式会社内
Fターム(参考) 5H730 AA04 AS01 BB23 CC01 DD04
EE02 EE08 EE59 FD01 FD38
FF06 FF07 FF09 FG02 FG11
FG21 FG25 FG26 FV09
Claims (5)
- 【請求項1】 入力された電力をスイッチングすること
によりパルス状のスイッチング出力を生成するスイッチ
回路と、前記スイッチング出力を直流に変換して出力す
る出力回路と、前記スイッチ回路のスイッチング動作を
制御するデジタル制御部とを備えるスイッチング電源装
置であって、前記デジタル制御部は、少なくとも前記出
力回路の出力に基づいて前記スイッチ回路のスイッチン
グ動作を決める指令値を演算により生成するとともに、
少なくとも前記出力回路の出力に基づいて前記演算にお
ける制御ゲインを変更することを特徴とするスイッチン
グ電源装置。 - 【請求項2】 前記デジタル制御部は、前記制御ゲイン
を決定するためのデータ・テーブルを有しており、少な
くとも前記出力回路の出力に基づき前記データ・テーブ
ルを参照することによって前記制御ゲインを決定するこ
とを特徴とする請求項1に記載のスイッチング電源装
置。 - 【請求項3】 前記デジタル制御部は、少なくとも出力
電圧値及び出力電流値に基づいて前記制御ゲインを変更
することを特徴とする請求項1または2に記載のスイッ
チング電源装置。 - 【請求項4】 前記デジタル制御部は、少なくとも出力
電圧の変化及び出力電流の変化に基づいて前記制御ゲイ
ンを変更することを特徴とする請求項1または2に記載
のスイッチング電源装置。 - 【請求項5】 前記デジタル制御部は、少なくとも出力
電圧値及び出力電流値に基づいて、前記指令値を演算す
るためのアルゴリズムを切り替えることを特徴とする請
求項1乃至4のいずれか1項に記載のスイッチング電源
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002053400A JP2003259640A (ja) | 2002-02-28 | 2002-02-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002053400A JP2003259640A (ja) | 2002-02-28 | 2002-02-28 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003259640A true JP2003259640A (ja) | 2003-09-12 |
Family
ID=28664839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002053400A Pending JP2003259640A (ja) | 2002-02-28 | 2002-02-28 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003259640A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336745A (ja) * | 2006-06-16 | 2007-12-27 | Toyota Industries Corp | 昇圧チョッパ回路 |
WO2009011374A1 (ja) * | 2007-07-18 | 2009-01-22 | Murata Manufacturing Co., Ltd. | 絶縁型dc-dcコンバータ |
JP5152185B2 (ja) * | 2007-06-29 | 2013-02-27 | 株式会社村田製作所 | スイッチング電源装置 |
CN111201701A (zh) * | 2017-10-17 | 2020-05-26 | 日立汽车***株式会社 | 控制装置 |
-
2002
- 2002-02-28 JP JP2002053400A patent/JP2003259640A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336745A (ja) * | 2006-06-16 | 2007-12-27 | Toyota Industries Corp | 昇圧チョッパ回路 |
JP5152185B2 (ja) * | 2007-06-29 | 2013-02-27 | 株式会社村田製作所 | スイッチング電源装置 |
WO2009011374A1 (ja) * | 2007-07-18 | 2009-01-22 | Murata Manufacturing Co., Ltd. | 絶縁型dc-dcコンバータ |
US7821797B2 (en) | 2007-07-18 | 2010-10-26 | Murata Manufacturing Co., Ltd. | Isolated DC-DC converter |
JP4947147B2 (ja) * | 2007-07-18 | 2012-06-06 | 株式会社村田製作所 | 絶縁型dc−dcコンバータ |
CN101743684B (zh) * | 2007-07-18 | 2012-12-12 | 株式会社村田制作所 | 绝缘型dc-dc变换器 |
CN111201701A (zh) * | 2017-10-17 | 2020-05-26 | 日立汽车***株式会社 | 控制装置 |
CN111201701B (zh) * | 2017-10-17 | 2023-11-10 | 日立安斯泰莫株式会社 | 控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6115266A (en) | Switching power source with a digital control circuit to maintain a constant DC output signal | |
US8593122B2 (en) | Control method for high efficiency buck-boost power converter | |
KR100913571B1 (ko) | 스위칭 레귤레이터, 스위칭 레귤레이터의 제어 회로, 및스위칭 레귤레이터의 제어 동작 방법 | |
US8085022B2 (en) | Switching regulator and control circuit thereof, and method for determining on-time in switching regulator | |
JP5786368B2 (ja) | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 | |
TWI559660B (zh) | 具有過電流保護功能的多相開關轉換器及其控制方法 | |
JP5507980B2 (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
JP5038841B2 (ja) | スイッチング電源装置 | |
US20100241879A1 (en) | Processor and switching power supply apparatus | |
TWI462450B (zh) | 功率轉換器之控制電路以及離線功率轉換器之控制電路 | |
KR101114032B1 (ko) | 전력변환회로의 제어장치 | |
JP2003259640A (ja) | スイッチング電源装置 | |
JP4234808B2 (ja) | スイッチング電源装置 | |
JP4098868B2 (ja) | スイッチング電源装置 | |
JP2012029415A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
CN112152448A (zh) | 将输入直流电压变换为输出直流电压的开关调节电路 | |
JP6716994B2 (ja) | 電源回路 | |
JP2005184964A (ja) | 電源装置及びその制御方法 | |
JP4097341B2 (ja) | スイッチング電源装置 | |
JP2002262565A (ja) | スイッチング電源装置 | |
JP5386750B2 (ja) | 電力変換回路制御装置 | |
JP2000014144A (ja) | スイッチング電源装置 | |
CN104038043A (zh) | Pfc转换器的电源管理ic、控制方法、检测器及方法 | |
JP2003061347A (ja) | スイッチング電源装置 | |
JP2004248396A (ja) | Dc/dcコンバータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041217 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080123 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A02 | Decision of refusal |
Effective date: 20080715 Free format text: JAPANESE INTERMEDIATE CODE: A02 |