JP4087533B2 - ノイズ放射低減構造 - Google Patents
ノイズ放射低減構造 Download PDFInfo
- Publication number
- JP4087533B2 JP4087533B2 JP17375199A JP17375199A JP4087533B2 JP 4087533 B2 JP4087533 B2 JP 4087533B2 JP 17375199 A JP17375199 A JP 17375199A JP 17375199 A JP17375199 A JP 17375199A JP 4087533 B2 JP4087533 B2 JP 4087533B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- shaped conductor
- substrate
- package
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の属する技術分野】
この発明は、地絡した導体によりICを覆って、電子機器のICを波源とするノイズ放射を低減する部品に関するものである。
【0002】
【従来の技術】
近年の電子機器の高速化に伴い、そのクロック信号の高調波ノイズの波長は短くなり、小型の部品からの放射も無視できなくなりつつある。特にIC及びその周辺機器のインピーダンスが不連続となる部分が高調波ノイズの放射に大きな影響を与えるようになってきている。
【0003】
また、高密度実装化及び筐体の小型化に伴い、片面実装の場合の部分面とその近傍の他のモジュール等との結合部分においてノイズ放射より受ける悪影響が増大している。
【0004】
図11は一般的に知られるICの実装状態を示す平面図、図12は同斜視図である。IC1は基板2上に複数のピンがリード線に接続されるように取り付けられる。
ICに対する完全なシールド法としては、図13、図14に示した導体で密封する方法等が知られている。これはIC1を箱状の導体部品3でパッケージングすると共に、その導体部品3がグランドとなるようグランド面4上に設けるようにしたものである。
【0005】
IC単体からのノイズ放射の低減技術としては、特開平6−120072号公報や特開平9−260052号公報等に開示されているように、パッケージ内やベアチップへのフィルタ組み込みによる技術や、特開平9−130082号公報に開示されているように、パッケージ法に関するものが知られている。
【0006】
【発明が解決しようとする課題】
しかしながら、図13、図14に示されるような技術では、広いグランド面若しくはグランドと等電位なパッドが必要となるため、高密度実装ができなくなる。また、ICが密封されているため、熱による障害等に対する検討が必要となる。更にICが密閉されるため、外観上、ハンダ不良等の不具合が確認できない。従ってまた、これらの理由により、フロー、リフローへの対応が困難となり、更に部品の熱容量が大きくなって、取付け,取り外しが困難になるという問題点がある。
【0007】
また、上記公報において知られる技術においては、いずれも、IC自体の構成を変更するものであるため、これらICの価格を安く抑えることができない。また、導電塗料の塗布なども製造上別工程を要する上、更に効果も十分でない場合が多い。特に、高い周波数においては、小型のICでも十分強い放射源とし作用するため簡易且つ確実にノイズ放射を低減させることができる対策が望まれる。一方、IC自体を低消費電力化し、相対的に放射を減らすようにした技術も知られるが、この場合は逆に電磁波妨害に対する耐性の低下を招き、結果としてシステムの動作を十分に維持できないという事態も生じ得る。
【0008】
そこで、この発明の目的は、簡易且つ安価にIC単体からのノイズの放射を低減することができるノイズ放射低減用部品を提供することにある。
【0009】
【課題を解決するための手段】
上述した課題を解決するため、この発明は、基板に実装されたICからのノイズ放射を低減するために地絡した導体によりIC上を覆うようにしたノイズ放射低減構造であって、帯状導体を十字状にした導体または菱形状の導体により前記ICパッケージの上面中央に前記帯状導体を十字状にした導体または前記菱形状の導体の中央が設けられるように前記ICパッケージ上面を覆い、前記帯状導体を十字状にした導体の各端部または前記菱形状の導体の各角部または前記菱形状の導体の角部から延設された帯状導体の各端部が前記ICパッケージの各辺の中央側面を沿うように且つ前記ICパッケージの各ピンに触れることなく基板方向に折り曲げられ、前記各端部または前記各角部が前記基板のグランド面に接続するように構成されたものである。
【0010】
この発明の実施の形態1においては、長方形状のICパッケージ11を二つの帯状導体部品(3A又は3B)で、高調波ノイズとなる磁界のループに沿って十字状に覆うようにして、各導体部品の端部を基板2のグランド面に接続するようにしている。
また、実施の形態2においては、菱形状の導体部品(3C又は3D)によりパッケージ11の上面を覆うと共に菱形状の各角部付近を基板2に形成されたグランド面に接続するようにしている。
【0011】
【発明の実施の形態】
以下、この発明の実施の形態について図面を用いて説明する。
実施の形態1.
図1は実施の形態1を示す平面図、図2は同斜視図、図3はICのノイズ放射源の説明図である。
これらの図において、1はIC、2は基板、3A(3a,3b)は一定幅を有する帯状の導体部品、4は基板2のグランド面(若しくはグランドと等電位のパターン)である。また、5は電源ピン、6はグランドピン、7は入力ピン、8は出力ピンを示している。
【0012】
図3に示す説明図において、一般的にICは出力ピン8から入力ピン7に至る信号ループ9と、グランドピン6から電源ピン5に至る電源ループ10とを有し、これら二つのループが高調波ノイズ放射等の主な原因となる。
【0013】
図1、図2に示す実施の形態1は、これら二つのループに対してそれぞれ略平行に、二つの導体部品3a,3bを配置すると共に、それらの基板2との接続部にグランド面4を形成するようにしたものである。これら導体部品3a,3bの幅Wは約1mmである。このような構成によれば、磁界を各導体部品3a,3bにより二分化でき、結果としてICからの高調波ノイズの放射を低減できる。
この場合、二つの導体部品3a,3bはその交差部分で導通していることが望ましいが、導通していなくてもノイズ低減効果に大きな影響を与えるものではない。
【0014】
図4はノイズの低減効果としての評価結果を示す図である。
この評価結果は、20ピンSOP(Small Outline Package)のバッファに40MHzのクロック信号を加えたときの高調波ノイズの放射について評価したものであり、導体部品3a,3bの幅は1mmとされている。この場合5dB強の高調波ノイズ放射の低減効果が広帯域において得られていることが分かる。
【0015】
なお、予め基板2の部品面にグランド面4を設けておけば、他の表面実装部品と同時に基板2に実装することが可能であるし、ICからの放熱等に関しても、特に密閉を必要としないので問題を生じない。
【0016】
実施の形態1の変形例として、帯状の導体部品の幅を5mmとした場合を図5、図6に示す。図5は平面図、図6は同斜視図である。
ここで、導体部品3B(3a,3b)の幅が広ければ広いほど、ノイズ放射の低減効果は大きく、例えば幅が5mmとなると20dB強の高調波ノイズ放射の低減効果が広帯域において得られる。この場合、グランド面若しくはグランドと等電位のランドを導体部品の帯状の幅の大きさに対応して大きくする必要がある。
【0017】
なお、導体部品3A,3Bは導体であれば、その材質、形態には特に限定されない。例えば、金属線、金属泊、金属板、金網、金属メッキを施したプラスチック等、導通が確保できれば任意のものが選択可能である。この場合、金属板を用いるようにすれば、単純な機構部品としてマウンタでの実装や、リフローにおけるハンダ付けなどの対応が可能となる。
【0018】
実施の形態2.
図7は実施の形態2を示す平面図、図8は同斜視図である。
実施の形態3は平面視長方形状のICパッケージ11の中央に、その4辺のほぼ中央を結んで形成される菱形状の導体部品3Cを設けるようにしたものである。
導体部品3Cの各角部からは帯状の導体板3c,3d,3e,3fが延設されてその端部が基板2のグランド面4に接続されている。
【0019】
実施の形態2におけるノイズ放射の低減効果は実施の形態1より大きな効果が得られている。
【0020】
図9、図10は実施の形態2の変形例を示す図であり、この場合は、上述の帯状の導体板3c,3d,3e,3fを設けず、菱形状の導体部品3Dの4つの角部付近3g,3h,3i,3jを基板2のグランド面4に接続させている。この場合、角部付近3g,3h,3i,3jはICパッケージ11の側面に沿うように、且つ、各ピンに触れることなく基板方向2に折り曲げられて、それらの端部が基板2のグランド面4に接続されている。
【0021】
実施の形態2においては、導体板、導体泊等を用いて構成でき、また導体泊としては、両面導通タイプの銅テープ等を用いるようにすれば、単純な貼り付け作業で、実施可能となる。
【0022】
以上にこの発明の複数の実施の形態を示したが、これらは、ICの数量、必要なノイズの低減量、強度等の種々の条件に合わせて、最も安価に実現できるものを選択し得、結果としてICを含むシステムの原価を低減することができる。
【0023】
【発明の効果】
以上の説明より明らかなように、この発明によれば、基板に実装されたICからのノイズ放射を低減するために地絡した導体によりIC上を覆うようにしたので、簡易且つ安価にICからのノイズ放射を低減することができるという効果を奏する。
【図面の簡単な説明】
【図1】実施の形態1を示す平面図である。
【図2】実施の形態1を示す斜視図である。
【図3】ICからのノイズ放射を説明する図である。
【図4】実施の形態1の評価結果を示す図である。
【図5】実施の形態1の変形例を示す平面図である。
【図6】実施の形態1の変形例を示す斜視図である。
【図7】実施の形態2を示す平面図である。
【図8】実施の形態2を示す斜視図である。
【図9】実施の形態2の変形例を示す平面図である。
【図10】実施の形態2の変形例を示す斜視図である。
【図11】一般的に知られるICの実装状態を示す平面図である。
【図12】図11の斜視図である。
【図13】従来のICに対する完全なシールド法を示す平面図である。
【図14】図13の斜視図である。
【符号の説明】
1 IC
2 基板
3A,3B,3C,3D 導体部品
4 グランド面
Claims (1)
- 基板に実装されたICからのノイズ放射を低減するために地絡した導体によりIC上を覆うノイズ放射低減構造であって、帯状導体を十字状にした導体または菱形状の導体により前記ICパッケージの上面中央に前記帯状導体を十字状にした導体または前記菱形状の導体の中央が設けられるように前記ICパッケージ上面を覆い、前記帯状導体を十字状にした導体の各端部または前記菱形状の導体の各角部または前記菱形状の導体の角部から延設された帯状導体の各端部が前記ICパッケージの各辺の中央側面を沿うように且つ前記ICパッケージの各ピンに触れることなく基板方向に折り曲げられ、前記各端部または前記各角部が前記基板のグランド面に接続するように構成されたノイズ放射低減構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17375199A JP4087533B2 (ja) | 1999-06-21 | 1999-06-21 | ノイズ放射低減構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17375199A JP4087533B2 (ja) | 1999-06-21 | 1999-06-21 | ノイズ放射低減構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007233A JP2001007233A (ja) | 2001-01-12 |
JP4087533B2 true JP4087533B2 (ja) | 2008-05-21 |
Family
ID=15966467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17375199A Expired - Fee Related JP4087533B2 (ja) | 1999-06-21 | 1999-06-21 | ノイズ放射低減構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4087533B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3497114B2 (ja) * | 2000-04-24 | 2004-02-16 | 北川工業株式会社 | 電子部品の被覆構造及び電子部品の被覆方法 |
US20100327452A1 (en) * | 2008-03-05 | 2010-12-30 | Hirotsugu Kobayashi | Mounting structure and method of manufacturing the same |
JP6724546B2 (ja) * | 2016-05-24 | 2020-07-15 | Tdk株式会社 | 電子部品パッケージ |
JP7239870B2 (ja) * | 2018-11-22 | 2023-03-15 | トヨタ自動車株式会社 | 電磁波遮蔽装置 |
-
1999
- 1999-06-21 JP JP17375199A patent/JP4087533B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001007233A (ja) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1323435C (zh) | 模块部件 | |
US7928538B2 (en) | Package-level electromagnetic interference shielding | |
US5424492A (en) | Optimal PCB routing methodology for high I/O density interconnect devices | |
JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
JPH08125379A (ja) | シールド装置 | |
JP4087533B2 (ja) | ノイズ放射低減構造 | |
JP4454388B2 (ja) | 半導体モジュール | |
US4947235A (en) | Integrated circuit shield | |
JPH066101A (ja) | 通過帯域ろ波器取付基板 | |
MY128653A (en) | Electronic component of a high frequency current suppression type and bonding wire for the same | |
JP2001024375A (ja) | シールド構造 | |
JPH0864983A (ja) | シールドケース | |
JPS63107195A (ja) | 電子装置 | |
CN111653552B (zh) | 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构 | |
JP2661570B2 (ja) | 高周波装置 | |
US20240096772A1 (en) | Terminal structure and electronic component | |
CN210579461U (zh) | 一种电路板及电子设备 | |
JP2004023074A (ja) | 回路基板装置及びその製造方法 | |
CN112740845B (zh) | 模块 | |
JP3533602B2 (ja) | 高周波用ノイズフィルタ | |
JP2788899B2 (ja) | 表面実装用集積回路 | |
JPH02288083A (ja) | Icソケット | |
KR0125416Y1 (ko) | 3단자형 emi 방지필터 | |
JPH03224286A (ja) | 導電層を利用したフレキシブル配線基板 | |
JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |