JP2007049493A - 受光アンプ回路およびそれを用いた光ピックアップ装置 - Google Patents
受光アンプ回路およびそれを用いた光ピックアップ装置 Download PDFInfo
- Publication number
- JP2007049493A JP2007049493A JP2005232496A JP2005232496A JP2007049493A JP 2007049493 A JP2007049493 A JP 2007049493A JP 2005232496 A JP2005232496 A JP 2005232496A JP 2005232496 A JP2005232496 A JP 2005232496A JP 2007049493 A JP2007049493 A JP 2007049493A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- light receiving
- amplifiers
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Head (AREA)
- Amplifiers (AREA)
Abstract
【課題】光ディスク再生・記録のために用いられる光ピックアップ装置に搭載される受光アンプ素子ICに内蔵される受光アンプ回路に関し、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現する。
【解決手段】 受光アンプ回路1は、受光素子PDA〜PDDおよびIVアンプIVA〜IVDを備えている。IVアンプIVA〜IVDは演算増幅器AmpA〜AmpDを備えており、その正入力端子は、IVアンプIVA〜IVDに共通の入力抵抗Rsを介して基準電圧Vsの供給箇所に接続されている。
【選択図】 図1
【解決手段】 受光アンプ回路1は、受光素子PDA〜PDDおよびIVアンプIVA〜IVDを備えている。IVアンプIVA〜IVDは演算増幅器AmpA〜AmpDを備えており、その正入力端子は、IVアンプIVA〜IVDに共通の入力抵抗Rsを介して基準電圧Vsの供給箇所に接続されている。
【選択図】 図1
Description
本発明は、光ディスク再生/記録のために用いられる光ピックアップ装置に搭載される受光アンプ素子IC(OPIC)に内蔵される受光アンプ回路に関し、特に光ディスクから反射した信号光を受光する受光アンプ素子の受光アンプ回路に関するものである。
図9に、光ピックアップ装置に用いられる受光アンプ素子ICにおける受光アンプ回路の第1の従来例を示す。図9において、受光アンプ回路は、田の字型に配置されたフォトダイオードからなる受光素子PDA〜PDDと、IVアンプIVA〜IVDとを備えている。IVアンプIVA〜IVDは受光素子PDA〜PDDの出力電流を増幅する電流−電圧変換アンプである。IVアンプIVAは受光素子PDAの出力に、IVアンプIVBは受光素子PDBの出力に、IVアンプIVCは受光素子PDCの出力に、IVアンプIVDは受光素子PDDの出力にそれぞれ個別に接続されている。
各IVアンプの構成をIVアンプIVAを例に取って説明する。IVアンプIVAは、演算増幅器AmpAと、演算増幅器AmpAの負入力端子−出力端子間に接続された電流−電圧変換用の帰還抵抗RfAと、演算増幅器AmpAの正入力端子−基準電圧VS端子間に接続されたオフセット補正用の入力抵抗RsAとを備えている。受光素子PDAの出力は演算増幅器AmpAの負入力端子に接続されている。以下、IVアンプIVB〜IVDも、上記IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとした同じもので構成されている。
図10に、IVアンプの具体的な回路例をIVアンプIVAを例に取って示す。他のIVアンプIVB〜IVDも同じ構成である。演算増幅器AmpAは、トランジスタQ1A・Q2Aからなる差動入力対と、トランジスタQ3A・Q4Aからなるカレントミラー回路と、電流源IeeAと、トランジスタQ5Aおよび電流源IoAからなる出力回路とを備えている。
トランジスタQ1AとトランジスタQ2AとはNPN型で、互いのエミッタが接続されている。トランジスタQ1Aのベースは演算増幅器AmpAの正入力端子であり、トランジスタQ2Aのベースは演算増幅器AmpAの負入力端子である。トランジスタQ3AはPNP型であってトランジスタQ1Aの能動負荷であり、トランジスタQ4AはPNP型であってトランジスタQ2Aの能動負荷である。トランジスタQ3のコレクタはトランジスタQ1Aのコレクタに接続されており、トランジスタQ4AのコレクタはトランジスタQ2Aのコレクタに接続されている。トランジスタQ3AのベースとトランジスタQ4Aのベースとは互いに接続されており、上記ベースはトランジスタQ3Aのコレクタに接続されている。トランジスタQ3A・Q4Aのエミッタは電源(交流的接地点)に接続されている。
電流源IeeAは、トランジスタQ1AとトランジスタQ2Aとのエミッタ接続点とGND(交流的接地点)との間に接続されている。
トランジスタQ5AはNPN型であってそのベースはトランジスタQ2Aのコレクタに接続されており、コレクタは電源(交流的接地点)に接続されている。また、トランジスタQ5Aのエミッタは演算増幅器AmpAの出力端子となっており、出力電圧VAを出力する。電流源IoAは上記出力端子とGND(交流的接地点)との間に接続されている。
また、演算増幅器AmpAのトランジスタQ2Aのベース(負入力端子)−GND間に受光素子PDAが逆バイアス接続され、トランジスタQ2Aのベース(負入力端子)−出力端子間には帰還抵抗RfAが接続され、トランジスタQ1Aのベース(正入力端子)−基準電圧VS端子間には入力抵抗RsAが接続されている。
この構成において、受光素子PDAに流れる電流をIPDA、入力抵抗RsAに流れる電流(トランジスタQ1Aのベース電流)をIb1A、帰還抵抗RfAに流れる電流をIb2A、トランジスタQ1Aのベース・エミッタ間電圧をVbe1A、トランジスタQ2Aのベース・エミッタ間電圧をVbe2Aとすると、無光時出力電圧(オフセット電圧)Vod12Aは、トランジスタQ3A・Q4Aのベース電流を無視すれば、以下となる。
Vod12A=VA−VS|IPDA=0
=−(RsA×Ib1A)−Vbe1A+Vbe2A+(RfA×Ib2A) (式1)
一般的に、上述したように、IVアンプIVA〜IVDは全く同一の構成をとるので、他のIVアンプIVB〜IVDにおいて、IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとすれば、IVアンプIVB〜IVDのオフセット電圧はそれぞれ、
Vod12B=−(RsB×Ib1B)−Vbe1B+Vbe2B+(RfB×Ib2B) (式2)
Vod12C=−(RsC×Ib1C)−Vbe1C+Vbe2C+(RfC×Ib2C) (式3)
Vod12D=−(RsD×Ib1D)−Vbe1D+Vbe2D+(RfD×Ib2D) (式4)
となり、理想的には
RsA=RsB=RsC=RsD (式5)
Ib1A=Ib1B=Ib1C=Ib1D (式6)
Vbe1A=Vbe1B=Vbe1C=Vbe1D (式7)
RfA=RfB=RfC=RfD (式8)
Ib2A=Ib2B=Ib2C=Ib2D (式9)
Vbe2A=Vbe2B=Vbe2C=Vbe2D (式10)
となって、
Vod12A=Vod12B=Vod12C=Vod12D (式11)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として(式11)が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式5〜式10は成立せず、各アンプのオフセット電圧は同一値とはならない。
=−(RsA×Ib1A)−Vbe1A+Vbe2A+(RfA×Ib2A) (式1)
一般的に、上述したように、IVアンプIVA〜IVDは全く同一の構成をとるので、他のIVアンプIVB〜IVDにおいて、IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとすれば、IVアンプIVB〜IVDのオフセット電圧はそれぞれ、
Vod12B=−(RsB×Ib1B)−Vbe1B+Vbe2B+(RfB×Ib2B) (式2)
Vod12C=−(RsC×Ib1C)−Vbe1C+Vbe2C+(RfC×Ib2C) (式3)
Vod12D=−(RsD×Ib1D)−Vbe1D+Vbe2D+(RfD×Ib2D) (式4)
となり、理想的には
RsA=RsB=RsC=RsD (式5)
Ib1A=Ib1B=Ib1C=Ib1D (式6)
Vbe1A=Vbe1B=Vbe1C=Vbe1D (式7)
RfA=RfB=RfC=RfD (式8)
Ib2A=Ib2B=Ib2C=Ib2D (式9)
Vbe2A=Vbe2B=Vbe2C=Vbe2D (式10)
となって、
Vod12A=Vod12B=Vod12C=Vod12D (式11)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として(式11)が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式5〜式10は成立せず、各アンプのオフセット電圧は同一値とはならない。
次に、図11に、受光アンプ回路の第2の従来例を示す。図11において、受光アンプ回路は、田の字型に配置された受光素子PDA〜PDDと、IVアンプIVA〜IVDとを備えている。IVアンプIVAは受光素子PDAに、IVアンプIVBは受光素子PDBに、IVアンプIVCは受光素子PDCに、IVアンプIVDは受光素子PDDにそれぞれ個別に接続されている。
各IVアンプの構成をIVアンプIVAを例に取って説明する。IVアンプIVAは、光電流増幅用アンプAmp1Aと、光電流増幅用アンプAmp1Aと同一構成をとる基準電圧生成アンプDamp1Aと、光電流増幅用アンプAmp1Aと基準電圧生成アンプDAmp1Aとの差分を増幅して出力する差動増幅器Amp2Aとで構成される。以下、IVアンプIVB〜IVDも、上記IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとした同じもので構成されている。
図13に、光電流増幅用アンプおよび基準電圧生成アンプの具体的な構成を、IVアンプIVAの光電流増幅用アンプAmp1Aを例に取って説明する。他のIVアンプIVB〜IVDも同じ構成であり、IVアンプIVAにおける各構成要素の符号末尾に付されたAをB〜Dとした構成要素を有する。
光電流増幅用アンプAmp1Aは、トランジスタQ11Aおよび電流源IcAからなるエミッタ接地回路CegAと、トランジスタQ12Aおよび電流源IeAからなる出力回路と、帰還抵抗Rf1Aとを備えている。トランジスタQ11AはNPN型であり、ベースは光電流増幅用アンプAmp1Aの入力端子InAとなっており、エミッタはGND(交流的接地点)に接続されている。電流源IcAはトランジスタQ11Aのコレクタと電源(交流的接地点)との間に接続されている。トランジスタQ12AはNPN型であり、ベースはトランジスタQ11Aのコレクタに接続されており、コレクタ(交流的接地点)は電源に接続されている。トランジスタQ12Aのエミッタは、光電流増幅用アンプAmp1Aの出力端子OutAとなっている。電流源IeAは出力端子OutAとGND(交流的接地点)との間に接続されている。帰還抵抗Rf1Aは入力端子InA−出力端子OutA間に接続されている。
光電流増幅用アンプAmp1Aは、入力された電流を増幅して対応する電圧を出力するアンプであり、帰還抵抗Rf1Aを備えることによって出力から入力への負帰還を行っている。また、基準電圧生成アンプDAmp1Aは、上記光電流増幅用アンプAmp1Aにおける入力が、出力からの負帰還のみとなる構成である。
上記構成において、トランジスタQ11Aのベース・エミッタ間電圧をVbe11A、トランジスタQ11Aのベース電流をIb11A、出力端子OutAの電圧をOutAとすると、光電流増幅用アンプAmp1Aの無光時出力電圧Vod15Aは以下となる。
Vod15A=OutA|IPDA=0
=Vbe11A+(Ib11A×Rf1A) (式12)
同様に、基準電圧生成アンプDAmp1Aの無光時出力電圧V0d15DAは、図13における各構成要素の符号末尾をDAとして、以下のようになる。
=Vbe11A+(Ib11A×Rf1A) (式12)
同様に、基準電圧生成アンプDAmp1Aの無光時出力電圧V0d15DAは、図13における各構成要素の符号末尾をDAとして、以下のようになる。
Vod15DA=Vbe11DA+(Ib11DA×Rf1DA) (式13)
次に、図11において、差動増幅器Amp2Aは、演算増幅器SAmp2Aと、帰還抵抗Rf21A、入力抵抗(第1の入力抵抗)Rs21A、入力抵抗(第2の入力抵抗)Rf22A、および、入力抵抗(第3の入力抵抗)Rs22Aを備えている。帰還抵抗Rf21Aは演算増幅器SAmp2Aの負入力端子−出力端子間に接続されている。入力抵抗Rs21Aは、演算増幅器SAmp2Aの正入力端子と光電流増幅用アンプAmp1Aの出力端子との間に接続されている。入力抵抗Rs22Aは、演算増幅器SAmp2Aの負入力端子と基準電圧生成アンプDAmp1Aの出力端子との間に接続されている。抵抗Rf22Aは、演算増幅器SAmp2Aの正入力端子と基準電圧VS端子(所定電圧の供給箇所)との間に接続されている。この基準電圧VS端子は差動増幅器Amp2A〜Amp2Dの全てに共通となっている。
次に、図11において、差動増幅器Amp2Aは、演算増幅器SAmp2Aと、帰還抵抗Rf21A、入力抵抗(第1の入力抵抗)Rs21A、入力抵抗(第2の入力抵抗)Rf22A、および、入力抵抗(第3の入力抵抗)Rs22Aを備えている。帰還抵抗Rf21Aは演算増幅器SAmp2Aの負入力端子−出力端子間に接続されている。入力抵抗Rs21Aは、演算増幅器SAmp2Aの正入力端子と光電流増幅用アンプAmp1Aの出力端子との間に接続されている。入力抵抗Rs22Aは、演算増幅器SAmp2Aの負入力端子と基準電圧生成アンプDAmp1Aの出力端子との間に接続されている。抵抗Rf22Aは、演算増幅器SAmp2Aの正入力端子と基準電圧VS端子(所定電圧の供給箇所)との間に接続されている。この基準電圧VS端子は差動増幅器Amp2A〜Amp2Dの全てに共通となっている。
図14に、差動増幅器Amp2Aのより具体的な構成を示す。
差動増幅器Amp2Aは、図10のIVアンプIVAにおいて、受光素子PDAを除去し、入力抵抗RsAを入力抵抗Rf22Aに置き換え、帰還抵抗RfAを帰還抵抗Rf21Aに置き換え、トランジスタQ1Aのベースを入力抵抗Rs21Aを介して光電流増幅用アンプAmp1Aの出力端子OutAに接続し(この接続点での電圧をIN1Aとする)、トランジスタQ2Aのベースを入力抵抗Rs22Aを介して基準電圧生成アンプDAmp1Aの出力端子OutDAに接続し(この接続点での電圧をIN2Aとする)たものである。
上記の構成において、差動増幅器Amp2Aの無光時出力電圧Vd16Aは次で示される。
Vd16A=VA|IPDA=0
=(((Vs−IN1A)×(Rs21A/(Rf22A+Rs21A))+IN1A
−Vbe1A+Vbe2A−IN2A)×((Rf21A+Rs22A)/Rs22A)+IN2A
図11より、
Vod15A=IN1A,Vod15DA=IN2A
であるから、オフセット電圧Vod16は
Vod16A=Vd16A−Vs
=(((Vs−Vod15A)×(Rs21A/(Rf22A+Rs21A))+Vod15A−Vbe1A+Vbe2A
−Vod15DA)×((Rf21A+Rs22A)/Rs22A)+Vod15DA−Vs (式14)
通常、
Vod15A=Vod15DA,Rf22A=Rf21A,Rs22A=Rs21A,Vbe1A=Vbe2A
となり、
Vod16A=(((Vs−Vod15A)×(Rs21A/(Rf21A+Rs21A))+Vod15A−Vbe1A+Vbe1A
−Vod15A)×((Rf21A+Rs21A)/Rs21A)+Vod15A−Vs
=(((Vs−Vod15A)×(Rs21A/(Rf21A+Rs21A)))
×((Rf21A+Rs21A)/Rs21A)+Vod15A−Vs
=0 (式15)
となり、オフセット電圧はゼロとなる。但し、実際の集積回路においては、素子間のばらつきにより、
Vod15A=Vod15DA,Rf22A=Rf21A,Rs22A=Rs21A,Vbe1A=Vbe2A
は成立せず、オフセット電圧はゼロとならず、式14となる。一般的にIVアンプIVA〜IVDは全く同一構成をとり、各々のオフセット電圧はそれぞれ、
Vod16B=(((Vs−Vod15B)×(Rs21B/(Rf22B+Rs21B))+Vod15B−Vbe1B+Vbe2B
−Vod15DB)×((Rf21B+Rs22B)/Rs22B)+Vod15DB−Vs (式16)
Vod16C=(((Vs−Vod15C)×(Rs21C/(Rf22C+Rs21C))+Vod15C−Vbe1C+Vbe2C
−Vod15DC)×((Rf21C+Rs22C)/Rs22C)+Vod15DC−Vs (式17)
Vod16D=(((Vs−Vod15D)×(Rs21D/(Rf22D+Rs21D))+Vod15D−Vbe1D+Vbe2D
−Vod15DD)×((Rf21D+Rs22D)/Rs22D)+Vod15DD−Vs (式18)
となり、IVアンプIVA〜IVDが同一回路であるから
Vod15A=Vod15B=Vod15C=Vod15D (式19)
Vod15DA=Vod15DB=Vod15DC=Vod15DD (式20)
Rs21A=Rs21B=Rs21C=Rs21D (式21)
Rf21A=Rf21B=Rf21C=Rf21D (式22)
Rs22A=Rs22B=Rs22C=Rs22D (式23)
Rf22A=Rf22B=Rf22C=Rf22D (式24)
Vbe1A=Vbe1B=Vbe1C=Vbe1D (式25)
Vbe2A=Vbe2B=Vbe2C=Vbe2D (式26)
となって
Vod16A=Vod16B=Vod16C=Vod16D (式27)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として式27が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式19〜25は成立せず、各アンプのオフセット電圧は同一値とはならない。
=(((Vs−IN1A)×(Rs21A/(Rf22A+Rs21A))+IN1A
−Vbe1A+Vbe2A−IN2A)×((Rf21A+Rs22A)/Rs22A)+IN2A
図11より、
Vod15A=IN1A,Vod15DA=IN2A
であるから、オフセット電圧Vod16は
Vod16A=Vd16A−Vs
=(((Vs−Vod15A)×(Rs21A/(Rf22A+Rs21A))+Vod15A−Vbe1A+Vbe2A
−Vod15DA)×((Rf21A+Rs22A)/Rs22A)+Vod15DA−Vs (式14)
通常、
Vod15A=Vod15DA,Rf22A=Rf21A,Rs22A=Rs21A,Vbe1A=Vbe2A
となり、
Vod16A=(((Vs−Vod15A)×(Rs21A/(Rf21A+Rs21A))+Vod15A−Vbe1A+Vbe1A
−Vod15A)×((Rf21A+Rs21A)/Rs21A)+Vod15A−Vs
=(((Vs−Vod15A)×(Rs21A/(Rf21A+Rs21A)))
×((Rf21A+Rs21A)/Rs21A)+Vod15A−Vs
=0 (式15)
となり、オフセット電圧はゼロとなる。但し、実際の集積回路においては、素子間のばらつきにより、
Vod15A=Vod15DA,Rf22A=Rf21A,Rs22A=Rs21A,Vbe1A=Vbe2A
は成立せず、オフセット電圧はゼロとならず、式14となる。一般的にIVアンプIVA〜IVDは全く同一構成をとり、各々のオフセット電圧はそれぞれ、
Vod16B=(((Vs−Vod15B)×(Rs21B/(Rf22B+Rs21B))+Vod15B−Vbe1B+Vbe2B
−Vod15DB)×((Rf21B+Rs22B)/Rs22B)+Vod15DB−Vs (式16)
Vod16C=(((Vs−Vod15C)×(Rs21C/(Rf22C+Rs21C))+Vod15C−Vbe1C+Vbe2C
−Vod15DC)×((Rf21C+Rs22C)/Rs22C)+Vod15DC−Vs (式17)
Vod16D=(((Vs−Vod15D)×(Rs21D/(Rf22D+Rs21D))+Vod15D−Vbe1D+Vbe2D
−Vod15DD)×((Rf21D+Rs22D)/Rs22D)+Vod15DD−Vs (式18)
となり、IVアンプIVA〜IVDが同一回路であるから
Vod15A=Vod15B=Vod15C=Vod15D (式19)
Vod15DA=Vod15DB=Vod15DC=Vod15DD (式20)
Rs21A=Rs21B=Rs21C=Rs21D (式21)
Rf21A=Rf21B=Rf21C=Rf21D (式22)
Rs22A=Rs22B=Rs22C=Rs22D (式23)
Rf22A=Rf22B=Rf22C=Rf22D (式24)
Vbe1A=Vbe1B=Vbe1C=Vbe1D (式25)
Vbe2A=Vbe2B=Vbe2C=Vbe2D (式26)
となって
Vod16A=Vod16B=Vod16C=Vod16D (式27)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として式27が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式19〜25は成立せず、各アンプのオフセット電圧は同一値とはならない。
次に、図12に、受光アンプ回路の第3の従来例を示す。
この受光アンプ回路は、図11の受光アンプ回路のIVアンプIVAにおいて、光電流増幅用アンプAmp1Aの出力端子OutAが入力抵抗Rs22Aを介して演算増幅器SAmp2Aの負入力端子に接続され、基準電圧生成アンプDAmp1Aの出力端子OutDAが入力抵抗Rs21Aを介して演算増幅器SAmp2Aの正入力端子に接続されるようにし、他のIVアンプIVB〜IVDにおいても同様に変更したものである。光電流増幅用アンプAmp1A〜Amp1D、基準電圧生成アンプDAmp1A〜DAmp1D、および、差動増幅器Amp2A〜Amp2Dの具体的回路については、図11の受光アンプ回路と同様に、図13および図14で示される。光電流増幅用アンプAmp1Aおよび基準電圧生成アンプDAmp1Aの無光時出力電圧はそれぞれ式12、式13で示され、差動増幅器Amp2Aの無光時出力電圧は、
Vod16A=Vd16A−Vs
=(((Vs−Vod15DA)×(Rs21A/(Rf22A+Rs21A))+Vod15DA−Vbe1A+Vbe2A
−Vod15A)×((Rf21A+Rs22A)/Rs22A)+Vod15A−Vs (式28)
同様に、
Vod16B=Vd16B−Vs
=(((Vs−Vod15DB)×(Rs21B/(Rf22B+Rs21B))+Vod15DB−Vbe1B+Vbe2B
−Vod15B)×((Rf21B+Rs22B)/Rs22B)+Vod15B−Vs (式29)
Vod16C=Vd16C−Vs
=(((Vs−Vod15DC)×(Rs21C/(Rf22C+Rs21C))+Vod15DC−Vbe1C+Vbe2C
−Vod15C)×((Rf21C+Rs22C)/Rs22C)+Vod15C−Vs (式30)
Vod16D=Vd16D−Vs
=(((Vs−Vod15DD)×(Rs21D/(Rf22D+Rs21D))+Vod15DD−Vbe1D+Vbe2D
−Vod15D)×((Rf21D+Rs22D)/Rs22D)+Vod15D−Vs (式31)
図11と同様に式19〜式25が成立すれば、
Vod16A=Vod16B=Vod16C=Vod16D (式32)
となり、全てのアンプのオフセット電圧は同一値となる。(同一回路であるので、当然の結果として式32が成立する。)但し、実際の集積回路においては、素子間のばらつきにより、式19〜式25は成立せず、各アンプのオフセット電圧は同一値とはならない。
特開2000−353925号公報(2000(平成12)年12月19日公開)
特開2001−308651号公報(2001(平成13)年11月2日公開)
Vod16A=Vd16A−Vs
=(((Vs−Vod15DA)×(Rs21A/(Rf22A+Rs21A))+Vod15DA−Vbe1A+Vbe2A
−Vod15A)×((Rf21A+Rs22A)/Rs22A)+Vod15A−Vs (式28)
同様に、
Vod16B=Vd16B−Vs
=(((Vs−Vod15DB)×(Rs21B/(Rf22B+Rs21B))+Vod15DB−Vbe1B+Vbe2B
−Vod15B)×((Rf21B+Rs22B)/Rs22B)+Vod15B−Vs (式29)
Vod16C=Vd16C−Vs
=(((Vs−Vod15DC)×(Rs21C/(Rf22C+Rs21C))+Vod15DC−Vbe1C+Vbe2C
−Vod15C)×((Rf21C+Rs22C)/Rs22C)+Vod15C−Vs (式30)
Vod16D=Vd16D−Vs
=(((Vs−Vod15DD)×(Rs21D/(Rf22D+Rs21D))+Vod15DD−Vbe1D+Vbe2D
−Vod15D)×((Rf21D+Rs22D)/Rs22D)+Vod15D−Vs (式31)
図11と同様に式19〜式25が成立すれば、
Vod16A=Vod16B=Vod16C=Vod16D (式32)
となり、全てのアンプのオフセット電圧は同一値となる。(同一回路であるので、当然の結果として式32が成立する。)但し、実際の集積回路においては、素子間のばらつきにより、式19〜式25は成立せず、各アンプのオフセット電圧は同一値とはならない。
次に、図15(a)・(b)・(c)に受光素子PDA〜PDDへの入力光形状を示す。光ピックアップ装置では、光ディスクの盤面にレーザ光を収束させるために、非点収差法という方法が一般的に用いられる。非点収差法においては、光ディスク盤面上にレーザ光が収束されている場合は図15(a)のように、4分割PD(フォトダイオード)の中心に円状に光が入射する。光ディスク盤面上にレーザ光が収束されていない場合は図15(b)・(c)のように4分割PDの中心に、だ円状に光が入射する。この時、例えば図9および図10において
VA=Vod12A+ΔVA (式28)
VB=Vod12B+ΔVB (式29)
VC=Vod12C+ΔVC (式30)
VD=Vod12D+ΔVD (式31)
(但し、ΔVA〜ΔVDは受光素子PDA〜PDDへの入力光に応じた出力電圧増加分)となるが、図15(a)においては、受光素子PDA〜PDDに均等に入力光が入射し、
ΔVA=ΔVB=ΔVC=ΔVD (式32)
となる事から、
(VA−VB)+(VC−VD)=(Vod12A−Vod12B)+(Vod12C−Vod12D) (式33)
となり、式5〜式10および式11が成立すれば、式33はゼロとなる。図15(b)・(c)においては、受光素子PDA〜PDDに均等に入力光が入射しておらず、
ΔVA=ΔVC (式34)
ΔVB=ΔVD (式35)
のみが成立し、
(VA−VB)+(VC−VD)=(2×(ΔVA−ΔVB))
+(Vod12A−Vod12B)+(Vod12C−Vod12D) (式36)
となり、式5〜式10が成立しても、式36はゼロとはならない。このように、非点収差法では理想的式5〜式10が成立する場合には式32が成立し、(VA−VB)+(VC−VD)がゼロになるように光ディスクへの集光を調節する。但し、実際の集積回路においては、素子間のばらつきにより、式5〜式10は成立せず、各アンプのオフセット電圧は同一値とはならないため、光ディスクへの集光がなされても、(VA−VB)+(VC−VD)はゼロにならない。すなわち、素子間のばらつきによる各アンプ間のオフセット電圧のばらつきが、光ディスクへの集光の品位を低下させ、ひいては、光ディスクの再生/記録の品位を低下させる。よって、アンプ間のオフセット電圧差を小さくすることで、光ディスクへの集光の品位を上昇させ、ひいては、光ディスクの再生/記録の信頼性を高めることができる。
VA=Vod12A+ΔVA (式28)
VB=Vod12B+ΔVB (式29)
VC=Vod12C+ΔVC (式30)
VD=Vod12D+ΔVD (式31)
(但し、ΔVA〜ΔVDは受光素子PDA〜PDDへの入力光に応じた出力電圧増加分)となるが、図15(a)においては、受光素子PDA〜PDDに均等に入力光が入射し、
ΔVA=ΔVB=ΔVC=ΔVD (式32)
となる事から、
(VA−VB)+(VC−VD)=(Vod12A−Vod12B)+(Vod12C−Vod12D) (式33)
となり、式5〜式10および式11が成立すれば、式33はゼロとなる。図15(b)・(c)においては、受光素子PDA〜PDDに均等に入力光が入射しておらず、
ΔVA=ΔVC (式34)
ΔVB=ΔVD (式35)
のみが成立し、
(VA−VB)+(VC−VD)=(2×(ΔVA−ΔVB))
+(Vod12A−Vod12B)+(Vod12C−Vod12D) (式36)
となり、式5〜式10が成立しても、式36はゼロとはならない。このように、非点収差法では理想的式5〜式10が成立する場合には式32が成立し、(VA−VB)+(VC−VD)がゼロになるように光ディスクへの集光を調節する。但し、実際の集積回路においては、素子間のばらつきにより、式5〜式10は成立せず、各アンプのオフセット電圧は同一値とはならないため、光ディスクへの集光がなされても、(VA−VB)+(VC−VD)はゼロにならない。すなわち、素子間のばらつきによる各アンプ間のオフセット電圧のばらつきが、光ディスクへの集光の品位を低下させ、ひいては、光ディスクの再生/記録の品位を低下させる。よって、アンプ間のオフセット電圧差を小さくすることで、光ディスクへの集光の品位を上昇させ、ひいては、光ディスクの再生/記録の信頼性を高めることができる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路およびそれを用いた光ピックアップ装置を実現することにある。
本発明の受光アンプ回路は、上記課題を解決するために、複数の受光素子と、各上記受光素子に個別に接続された、上記受光素子の出力電流を増幅する、互いに同一の構成である電流−電圧変換アンプとを備える受光アンプ回路において、上記電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される、基準電圧共有化が行われていることを特徴としている。
上記の発明によれば、電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがなく、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができる。
以上により、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、複数の上記演算増幅器の正入力端子が、上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴としている。
上記の発明によれば、複数の演算増幅器の正入力端子を、基準電圧の同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、複数の上記演算増幅器の正入力端子が、共通の入力抵抗を介して上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴としている。
上記の発明によれば、複数の演算増幅器の正入力端子を、共通の入力抵抗を介して基準電圧の同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記入力抵抗は、複数の上記電流−電圧変換アンプが備える上記帰還抵抗の並列接続値と同一値であることを特徴としている。
上記の発明によれば、無光時の、入力抵抗での電圧降下と、帰還抵抗での電圧降下とが等しくなるので、オフセット電圧差を低減することができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴としている。
上記の発明によれば、演算増幅器の正側トランジスタが、複数の上記演算増幅器の間で共有されているので、電流−電圧変換アンプのオフセット電圧差低減に寄与するという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記入力抵抗と上記帰還抵抗とが全て同一の抵抗値を有していることを特徴としている。
上記の発明によれば、入力抵抗と帰還抵抗とが全て同一の抵抗値を有しているので、オフセット電圧差低減に寄与するという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴としている。
上記の発明によれば、入力抵抗で生じる熱雑音もしくは基準電圧から混入するノイズを低減することができるという効果を奏する。また、正側トランジスタは全ての演算増幅器に共有されているので、容量は1個ですみ、チップサイズの低減に寄与するという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、上記受光素子の上記出力電流を増幅して電圧を出力する増幅回路であって出力の負帰還を行っている第1のアンプと、上記第1のアンプと同一構成であって入力が出力の負帰還のみであるダミーアンプと、上記第1のアンプの出力電圧と上記ダミーアンプの出力電圧との差分を増幅した電圧を出力する第2のアンプとを備えており、上記ダミーアンプを複数の上記電流−電圧変換アンプに共通として上記ダミーアンプの出力電圧を上記基準電圧とすることにより、上記基準電圧共有化が行われていることを特徴としている。
上記の発明によれば、ダミーアンプを複数の電流−電圧変換アンプに共通としてダミーアンプの出力電圧を基準電圧とすることにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記第2のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記第1のアンプの出力との間に接続された第1の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第2の入力抵抗と、上記演算増幅器の負入力端子と上記ダミーアンプの出力との間に接続された第3の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴としている。
上記の発明によれば、演算増幅器と第1〜第4の入力抵抗とを用いて差動増幅器を構成することにより、第2のアンプを構成することができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記第2のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記ダミーアンプの出力との間に接続された第1の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第2の入力抵抗と、上記演算増幅器の負入力端子と上記第1のアンプの出力との間に接続された第3の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴としている。
上記の発明によれば、演算増幅器と第1〜第4の入力抵抗とを用いて差動増幅器を構成することにより、第2のアンプを構成することができるという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴としている。
上記の発明によれば、演算増幅器の正側トランジスタが、複数の上記演算増幅器の間で共有されているので、電流−電圧変換アンプのオフセット電圧差低減に寄与するという効果を奏する。
本発明の受光アンプ回路は、上記課題を解決するために、上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴としている。
上記の発明によれば、入力抵抗で生じる熱雑音もしくは基準電圧から混入するノイズを低減することができるという効果を奏する。また、正側トランジスタは全ての演算増幅器に共有されているので、容量は1個ですみ、チップサイズの低減に寄与するという効果を奏する。
本発明の光ピックアップ装置は、上記課題を解決するために、上記受光アンプ回路が、光学系の所定位置において照射される光ビームの光量を複数の上記受光素子で検出する受光アンプ素子に用いられていることを特徴としている。
上記の発明によれば、受光アンプ回路においてオフセット電圧差が低減されるので、正確な光検出により正確な駆動が行われる光ピックアップ装置を実現することができるという効果を奏する。
本発明の光ピックアップ装置は、上記課題を解決するために、全ての上記電流−電圧変換アンプの出力電圧が等しくなるように、複数の上記受光素子に照射される上記光ビームの状態が調整されることを特徴としている。
上記の発明によれば、光ピックアップ装置における光ビームの状態を適切に調整することができるという効果を奏する。
本発明の受光アンプ回路は、以上のように、基準電圧共有化が行われているので、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができるという効果を奏する。
受光アンプ回路の実施の形態を述べる前に、まず本実施形態の受光アンプ回路が内蔵される受光アンプ素子を備えた光ピックアップ装置について説明する。
図8は、光ディスク102の記録再生光学系に用いられる光ピックアップ装置101の構成を示す図である。光ピックアップ装置101は、レーザダイオード103、コリメータレンズ104・106、ビームスプリッタ105、対物レンズ107、スポットレンズ108、および、受光アンプ素子109・110・111を備えている。受光アンプ素子110と111とは、いずれか一方のみが備えられている場合もある。受光アンプ素子109・110・111はICで構成されている。
ここで、記録再生用光源としての発光素子であるレーザダイオード103より出射されたレーザ光は、コリメータレンズ104において平行光とされ、ビームスプリッタ105において光路が90°曲げられた後、コリメータレンズ106および対物レンズ107を介して、光ディスク102に照射される。そして、光ディスク102からの反射光は、上記対物レンズ107およびコリメータレンズ106からビームスプリッタ105を通過し、スポットレンズ108で集光されて、受光アンプ素子109に入射される。受光アンプ素子109は、入射した光信号から、情報信号を再生するとともに、トラッキングやフォーカシングサーボ用の信号を作成し、図示しない信号処理回路や制御回路などへ出力する。記録時には、レーザダイオード103からの出射光が、書き込むべきデータに対応して変調される。レーザダイオード103は、例えばCD用が波長780nm、DVD用が波長650nm、青色波長のものが405nmである。
受光アンプ素子110はレーザダイオード103の近傍の位置に設けられ、受光アンプ素子111はビームスプリッタ105を介してレーザダイオード103と反対側の位置に設けられる。この受光アンプ素子110・111によって、レーザダイオード103からの出射光の一部がモニタされ、該光受光アンプ素子110・111の出力をレーザダイオード103にフィードバックすることによって、レーザ光強度が最適な強度に調整される。
次に、上記受光アンプ素子109に内蔵される、本発明の受光アンプ回路の各実施の形態について説明する。
〔実施の形態1〕
本発明の受光アンプ回路の一実施形態について図1ないし図3に基づいて説明すると以下の通りである。
本発明の受光アンプ回路の一実施形態について図1ないし図3に基づいて説明すると以下の通りである。
図1に、本実施の形態に係る受光アンプ回路1の構成を示す。
受光アンプ回路1は、田の字型に配置されたフォトダイオードからなる受光素子PDA〜PDDと、IVアンプIVA〜IVDとを備えている。IVアンプIVA〜IVDは受光素子PDA〜PDDの光電流を増幅する電流−電圧変換アンプである。IVアンプIVAは受光素子PDAの出力に、IVアンプIVBは受光素子PDBの出力に、IVアンプIVCは受光素子PDCの出力に、IVアンプIVDは受光素子PDDの出力にそれぞれ個別に接続されている。
各IVアンプの構成をIVアンプIVAを例に取って説明する。IVアンプIVAは、演算増幅器AmpAと、演算増幅器AmpAの負入力端子−出力端子間に接続された電流−電圧変換用の帰還抵抗RfAとを備えている。受光素子PDAの出力は演算増幅器AmpAの負入力端子に接続されている。以下、IVアンプIVB〜IVDも、上記IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとした同じもので構成されている。
演算増幅器AmpA〜AmpDの各正入力端子と、基準電圧VS端子(基準電圧の供給箇所)との間に、演算増幅器AmpA〜AmpDに共通の、オフセット補正用の入力抵抗Rsが接続されている。
図2に、IVアンプの具体的な回路例をIVアンプIVAを例に取って示す。他のIVアンプIVB〜IVDも同じ構成である。演算増幅器AmpAは、トランジスタQ1A・Q2Aからなる差動入力対と、トランジスタQ3A・Q4Aからなるカレントミラー回路と、電流源IeeAと、トランジスタQ5Aおよび電流源IoAからなる出力回路とを備えている。
トランジスタQ1AとトランジスタQ2AとはNPN型で、互いのエミッタが接続されている。トランジスタQ1Aのベースは演算増幅器AmpAの正入力端子であり、トランジスタQ2Aのベースは演算増幅器AmpAの負入力端子である。トランジスタQ3AはPNP型であってトランジスタQ1Aの能動負荷であり、トランジスタQ4AはPNP型であってトランジスタQ2Aの能動負荷である。トランジスタQ3のコレクタはトランジスタQ1Aのコレクタに接続されており、トランジスタQ4AのコレクタはトランジスタQ2Aのコレクタに接続されている。トランジスタQ3AのベースとトランジスタQ4Aのベースとは互いに接続されており、上記ベースはトランジスタQ3Aのコレクタに接続されている。トランジスタQ3A・Q4Aのエミッタは電源(交流的接地点)に接続されている。
電流源IeeAは、トランジスタQ1AとトランジスタQ2Aとのエミッタ接続点とGND(交流的接地点)との間に接続されている。
トランジスタQ5AはNPN型であってそのベースはトランジスタQ2Aのコレクタに接続されており、コレクタは電源(交流的接地点)に接続されている。また、トランジスタQ5Aのエミッタは演算増幅器AmpAの出力端子となっており、出力電圧VAを出力する。電流源IoAは上記出力端子とGND(交流的接地点)との間に接続されている。
また、演算増幅器AmpAのトランジスタQ2Aのベース(負入力端子)−GND間に受光素子PDAが逆バイアス接続され、トランジスタQ2Aのベース(負入力端子)−出力端子間には帰還抵抗RfAが接続され、トランジスタQ1Aのベース(正入力端子)−基準電圧VS端子間には全ての演算増幅器AmpA〜AmpDに共通の入力抵抗Rsが接続されている。従って、演算増幅器AmpA〜AmpDの各正入力端子は互いに接続されている。
IVアンプIVB〜IVDは、IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとした同じ構成である。
上記構成のIVアンプIVAにおいて、無光時出力電圧は、式1と同様に、
Vod22A=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1A+Vbe2A+(RfA×Ib2A) (式37)
となる。一般的に、上述したように、IVアンプIVA〜IVDは全く同一構成をとり、各々のオフセット電圧はそれぞれ順に、
Vod22B=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1B+Vbe2B+(RfB×Ib2B) (式38)
Vod22C=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1C+Vbe2C+(RfC×Ib2C) (式39)
Vod22D=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1D+Vbe2D+(RfD×Ib2D) (式40)
となる。
Vod22A=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1A+Vbe2A+(RfA×Ib2A) (式37)
となる。一般的に、上述したように、IVアンプIVA〜IVDは全く同一構成をとり、各々のオフセット電圧はそれぞれ順に、
Vod22B=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1B+Vbe2B+(RfB×Ib2B) (式38)
Vod22C=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1C+Vbe2C+(RfC×Ib2C) (式39)
Vod22D=−(Rs×(Ib1A+Ib1B+Ib1C+Ib1D))−Vbe1D+Vbe2D+(RfD×Ib2D) (式40)
となる。
よって、IVアンプIVA〜IVDにおいて、
Rs×(Ib1A+Ib1B+Ib1C+Ib1D)
は同一となり、式1〜式4と比して、式7〜式10のみが成立すれば各アンプ間のオフセット電圧差はゼロとなる。即ち従来例(図9および図10)における入力抵抗RsA〜RsD、電流Ib1A〜Ib1Dのばらつきによるオフセット電圧差は生じず、オフセット電圧差低減に寄与する。ここで、上記効果は入力抵抗Rsの値に依存しない。即ち、Rs=0(演算増幅器AmpA〜AmpDの正入力端子を全て基準電圧VS端子に共通接続する)でもよいし、Rsがゼロ以外の値でもよいが、Rsを全てのIVアンプの帰還抵抗Rfの並列接続値と同一とする、即ち、図1においては、
Rs=RfA//RfB//RfC//RfD (式41)
とすれば、式37〜式40において、素子ばらつきを無視すれば
Rs×(Ib1A+Ib1B+Ib1C+Ib1D)
=RfA×Ib2A=RfB×Ib2B=RfC×Ib2C=RfD×Ib2D (式42)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。
Rs×(Ib1A+Ib1B+Ib1C+Ib1D)
は同一となり、式1〜式4と比して、式7〜式10のみが成立すれば各アンプ間のオフセット電圧差はゼロとなる。即ち従来例(図9および図10)における入力抵抗RsA〜RsD、電流Ib1A〜Ib1Dのばらつきによるオフセット電圧差は生じず、オフセット電圧差低減に寄与する。ここで、上記効果は入力抵抗Rsの値に依存しない。即ち、Rs=0(演算増幅器AmpA〜AmpDの正入力端子を全て基準電圧VS端子に共通接続する)でもよいし、Rsがゼロ以外の値でもよいが、Rsを全てのIVアンプの帰還抵抗Rfの並列接続値と同一とする、即ち、図1においては、
Rs=RfA//RfB//RfC//RfD (式41)
とすれば、式37〜式40において、素子ばらつきを無視すれば
Rs×(Ib1A+Ib1B+Ib1C+Ib1D)
=RfA×Ib2A=RfB×Ib2B=RfC×Ib2C=RfD×Ib2D (式42)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。
次に、図3に、本実施の形態の受光アンプ回路の変形例の構成を示す。
図3の受光アンプ回路2は、図2の演算増幅器AmpA〜AmpDの、正入力端子となるベースを有するトランジスタQ1A〜Q1Dを、演算増幅器AmpA〜AmpDに共通のトランジスタ(差動対の正側トランジスタ)Q1としたものである。これに伴い、トランジスタ(差動対の負側トランジスタ)Q2A〜Q2Dのエミッタと、トランジスタQ1のエミッタとが共通接続されている。また、図2の電流源IeeA〜IeeDは共通の電流源Ieeに置き換えられている。さらに、トランジスタQ1の能動負荷をトランジスタQ3とし、このトランジスタQ3と、トランジスタQ4A・Q4B・Q4C・Q4Dとの間でカレントミラー回路が構成されるようにしている。カレントミラー回路の電流折り返しの倍率は通常1である。
共通の入力抵抗RsはトランジスタQ1のベースと基準電圧VS端子との間に接続されている。また、トランジスタQ1のベースとGNDとの間に容量C1が接続されている。
上記の構成において、IVアンプIVAの無光時出力電圧Vod23Aは、
Vod23A=−(Rs×Ib1)−Vbe1+Vbe2A+(RfA×Ib2A) (式43)
同様にIVアンプIVB〜IVDの無光時出力電圧は順に、
Vod23B=−(Rs×Ib1)−Vbe1+Vbe2B+(RfB×Ib2B) (式44)
Vod23C=−(Rs×Ib1)−Vbe1+Vbe2C+(RfC×Ib2C) (式45)
Vod23D=−(Rs×Ib1)−Vbe1+Vbe2D+(RfD×Ib2D) (式46)
となり、
−(Rs×Ib1)−Vbe1
は全てのIVアンプIVA〜IVDに共通となる。即ち、式5〜式10のうち、式5〜式7が成立し、アンプ間のオフセット電圧差低減に寄与する。上記効果はRsの値に依存せず、Rs=0であってもよいし、任意の値でもよい。但し、Rsと全ての帰還抵抗RfA〜RfDとを同一の抵抗値にする、即ち、
Rs=RfA=RfB=RfC=RfD
とすれば、素子ばらつきを無視すれば
Rs×Ib1=RfA×Ib2A=RfB×Ib2B=RfC×Ib2C=RfD×Ib2D (式47)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。
Vod23A=−(Rs×Ib1)−Vbe1+Vbe2A+(RfA×Ib2A) (式43)
同様にIVアンプIVB〜IVDの無光時出力電圧は順に、
Vod23B=−(Rs×Ib1)−Vbe1+Vbe2B+(RfB×Ib2B) (式44)
Vod23C=−(Rs×Ib1)−Vbe1+Vbe2C+(RfC×Ib2C) (式45)
Vod23D=−(Rs×Ib1)−Vbe1+Vbe2D+(RfD×Ib2D) (式46)
となり、
−(Rs×Ib1)−Vbe1
は全てのIVアンプIVA〜IVDに共通となる。即ち、式5〜式10のうち、式5〜式7が成立し、アンプ間のオフセット電圧差低減に寄与する。上記効果はRsの値に依存せず、Rs=0であってもよいし、任意の値でもよい。但し、Rsと全ての帰還抵抗RfA〜RfDとを同一の抵抗値にする、即ち、
Rs=RfA=RfB=RfC=RfD
とすれば、素子ばらつきを無視すれば
Rs×Ib1=RfA×Ib2A=RfB×Ib2B=RfC×Ib2C=RfD×Ib2D (式47)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。
なお、上記構成においては、トランジスタQ5A〜Q5Dの電流増幅率は十分大きく、受光素子PDA〜PDDの電流によるトランジスタQ2A〜Q2Dの電流変化は無視できるとしている。
また、受光素子PDA、帰還抵抗RfA、トランジスタQ2Aを例にとると、
無光時のVA出力電圧=Ib2A×RfA
受光時のVA出力電圧=(Ib2A+I(PDA))×RfA
但し、トランジスタQ2Aの接続点を基準とする。
無光時のVA出力電圧=Ib2A×RfA
受光時のVA出力電圧=(Ib2A+I(PDA))×RfA
但し、トランジスタQ2Aの接続点を基準とする。
書き方を変えて、基準電圧VSを基準にとれば、
無光時のVA出力電圧=VS
受光時のVA出力電圧=VS+(I(PDA)×RfA)
(但し、オフセット電圧は無視)
となる。
無光時のVA出力電圧=VS
受光時のVA出力電圧=VS+(I(PDA)×RfA)
(但し、オフセット電圧は無視)
となる。
また、図3のようにトランジスタQ1のベース−GND間に容量C1を接続する事で、入力抵抗Rsで生じる熱雑音もしくは基準電圧VSから混入するノイズを低減することができる。従来の図10において同様の効果を得ようとすれば、トランジスタQ1A〜Q1Dそれぞれのベース端子に容量C1と同一容量値の容量を接続する必要があり、チップサイズが増大する。よって図3の構成はそれだけチップサイズの低減に寄与する。
以上のように、本実施の形態によれば、IVアンプIVA〜IVDの無光時出力電圧を決定する基準電圧VSが複数のIVアンプIVA〜IVDに向けて共通に供給される基準電圧共有化を行うので、基準電圧VSを供給する経路での素子のばらつきがなく、IVアンプIVA〜IVD間のオフセット電圧差を小さくすることができる。なお、本実施の形態では全てのIVアンプIVA〜IVDに対して基準電圧共有化を行ったが、これに限らず、IVアンプIVA〜IVDのうちの任意の複数に対して基準電圧共有化を行っても、共有化した部分については同様の効果が得られる。
以上により、IVアンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができる。
また、図1の受光アンプ回路1では、複数の演算増幅器AmpA〜AmpDの正入力端子を、共通の入力抵抗Rsを介して基準電圧VSの同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧VSを供給する経路での素子のばらつきがない。従って、IVアンプ間のオフセット電圧差を小さくすることができる。
また、図1の受光アンプ回路1において、複数の演算増幅器AmpA〜AmpDの正入力端子を、基準電圧VSの同じ供給箇所に接続することにより基準電圧共有化を行っても、基準電圧VSを供給する経路での素子のばらつきがない。従って、IVアンプ間のオフセット電圧差を小さくすることができる。このとき、入力抵抗Rs=0であるので、式5のRsA=RsB=RsC=RsDが自動的に成立する。従って、式1〜式4中の、RsA〜RsDを含む項によるオフセット電圧差が消滅し、オフセット電圧のばらつきが改善される。
また、式41のようにすることにより、無光時の、入力抵抗Rsでの電圧降下と、帰還抵抗RfA〜RfDでの電圧降下とが等しくなるので、オフセット電圧差を低減することができる。
また、図3の受光アンプ回路2によれば、演算増幅器AmpA〜AmpDの正側トランジスタが、複数の演算増幅器AmpA〜AmpDの間で共有されているので、IVアンプIVA〜IVDのオフセット電圧差低減に寄与する。
また、受光アンプ回路2において、入力抵抗RsAと帰還抵抗RfA〜RfDとが全て同一の抵抗値を有するようにすれば、オフセット電圧差低減に寄与する。
また、受光アンプ回路2において、トランジスタQ1のベースとGNDとの間に容量C1が接続されていることにより、入力抵抗Rsで生じる熱雑音もしくは基準電圧VSから混入するノイズを低減することができる。また、トランジスタQ1は複数の演算増幅器AmpA〜AmpDに共有されているので、容量C1は1個ですみ、チップサイズの低減に寄与する。
〔実施の形態2〕
本発明の受光アンプ回路の他の実施形態について図4ないし図8を用いて説明すれば以下のとおりである。
本発明の受光アンプ回路の他の実施形態について図4ないし図8を用いて説明すれば以下のとおりである。
図4に、本実施の形態に係る受光アンプ回路3の構成を示す。
受光アンプ回路3は、田の字型に配置された受光素子PDA〜PDDと、IVアンプIVA〜IVDとを備えている。IVアンプIVA〜IVDは受光素子PDA〜PDDの光電流を増幅する電流−電圧変換アンプである。IVアンプIVAは受光素子PDAの出力に、IVアンプIVBは受光素子PDBの出力に、IVアンプIVCは受光素子PDCの出力に、IVアンプIVDは受光素子PDDの出力にそれぞれ個別に接続されている。
各IVアンプの構成をIVアンプIVAを例に取って説明する。IVアンプIVAは、光電流増幅用アンプ(第1のアンプ)Amp1Aと、光電流増幅用アンプAmp1Aと同一構成をとる基準電圧生成アンプ(ダミーアンプ)Damp1と、光電流増幅用アンプAmp1Aと基準電圧生成アンプDAmp1との差分を増幅して出力する差動増幅器(第2のアンプ)Amp2Aとを備えている。基準電圧生成アンプDAmp1の出力電圧は基準電圧として用いられる。差動増幅器Amp2Aは演算増幅器SAmp2Aを用いた回路であり、詳細部分は省略して図示してある。以下、IVアンプIVB〜IVDも、上記IVアンプIVAの各構成要素の符号末尾に付されたAをB〜Dとした同じもので構成されている。また、基準電圧生成アンプDAmp1は、同じものがIVアンプIVA〜IVD間で共有されている。なお、光電流増幅用アンプAmp1A〜Amp1Dおよび基準電圧生成アンプDamp1の構成は例えば図13と同じものを使用することができる。
次に、図5に、図4の差動増幅器Amp2A〜Amp2Dの構成を具体化した受光アンプ回路4の構成を示す。これらの差動増幅器Amp2A〜Amp2Dは、図11の差動増幅器Amp2A〜Amp2Dと同じ構成である。また、光電流増幅用アンプAmp1A〜Amp1Dの出力は、対応する差動増幅器Amp2A〜Amp2Dの正入力端子側に入力され、基準電圧生成アンプDamp1の出力は、差動増幅器Amp2A〜Amp2Dの負入力端子側に入力される。これにより、図11における式19が成立し、オフセット電圧差の低減に寄与する。また、基準電圧生成アンプDAmp1をIVアンプIVA〜IVD間で共有したことにより、アンプ数削減によるチップ面積低減にも効果がある。
次に、図6に、図4の差動増幅器Amp2A〜Amp2Dの構成を具体化した別の受光アンプ回路5の構成を示す。これらの差動増幅器Amp2A〜Amp2Dは、図12の差動増幅器Amp2A〜Amp2Dと同じ構成である。また、光電流増幅用アンプAmp1A〜Amp1Dの出力は、対応する差動増幅器Amp2A〜Amp2Dの負入力端子側に入力され、基準電圧生成アンプDamp1の出力は、差動増幅器Amp2A〜Amp2Dの正入力端子側に入力される。これにより、図12における式19が成立し、オフセット電圧差の低減に寄与する。また、基準電圧生成アンプDAmp1をIVアンプIVA〜IVD間で共有したことにより、アンプ数削減によるチップ面積低減にも効果がある。
なお、図4〜図6において、光電流増幅用アンプAmp1A〜Amp1Dおよび基準電圧生成アンプDamp1の回路形式については特に問わない。差動増幅器Amp2A〜Amp2Dについては図14の回路が通常用いられる。
次に、図7に、本実施の形態の受光アンプ回路の変形例の構成を示す。
図7の受光アンプ回路6は、図6の受光アンプ回路5において以下の変更を行ったものである。すなわち、図14の演算増幅器Amp2A〜Amp2Dの、正入力端子となるベースを有するトランジスタQ1A〜Q1Dを、演算増幅器Amp2A〜Amp2Dに共通のトランジスタ(差動対の正側トランジスタ)Q1としたものである。これに伴い、トランジスタ(差動対の負側トランジスタ)Q2A〜Q2Dのエミッタと、トランジスタQ1のエミッタとが共通接続されている。また、図14の電流源IeeA〜IeeDは共通の電流源Ieeに置き換えられている。さらに、トランジスタQ1の能動負荷をトランジスタQ3とし、このトランジスタQ3と、トランジスタQ4A・Q4B・Q4C・Q4Dとの間でカレントミラー回路が構成されるようにしている。カレントミラー回路の電流折り返しの倍率は通常1である。
また、図14の電圧IN1Aの入力は、IVアンプIVA〜IVDに共通とされ、これに基準電圧生成アンプDamp1の出力が接続されており、図14の入力抵抗Rs21Aは入力抵抗Rs21に置き換えられている。また、図14の電圧IN2A〜IN2Dには、順に、光電流増幅用アンプAmp1A〜Amp1Dの出力が接続されている。
上記のように、受光アンプ回路6では、図6の受光アンプ回路5と比して、入力抵抗Rf22A〜Rf22D、入力抵抗Rs21A〜Rs21Dがそれぞれ入力抵抗Rf22、入力抵抗Rs21で共通化され、かつ、演算増幅器Amp2A〜Amp2Dの正入力端子となるベースを有するトランジスタをもトランジスタQ1で共通化している。このため、受光アンプ回路6では式19に加え、式22、式24、および式25が成立し、オフセット電圧差の向上に寄与する。かつ、上記素子の共通化によるチップ面積の低減にも寄与する。
なお、上記構成においては、トランジスタQ5A〜Q5Dの電流増幅率は十分大きく、受光素子PDA〜PDDの電流によるトランジスタQ2A〜Q2Dの電流変化は無視できるとしている。
また、トランジスタQ1のベース−GND(交流的接地点)間に容量C1を接続する事で、入力抵抗Rf22で生じる熱雑音もしくはVSから混入するノイズを低減することができる。図26の受光アンプ回路6において同様の効果を得ようとすれば、演算増幅器Amp2A〜Amp2Dの正入力端子それぞれに容量C1と同一容量値の容量を接続する必要があり、チップサイズが増大する。よって図7の受光アンプ回路6はそれだけチップサイズの低減に寄与する。
以上のように、本実施の形態によれば、IVアンプIVA〜IVDの無光時出力電圧を決定する基準電圧が複数のIVアンプIVA〜IVDに向けて共通に供給される基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがなく、IVアンプIVA〜IVD間のオフセット電圧差を小さくすることができる。なお、本実施の形態では全てのIVアンプIVA〜IVDに対して基準電圧共有化を行ったが、これに限らず、IVアンプIVA〜IVDのうちの任意の複数に対して基準電圧共有化を行っても、共有化した部分については同様の効果が得られる。
以上により、IVアンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができる。
また、本実施の形態によれば、基準電圧生成アンプDAmp1を複数のIVアンプIVA〜IVDに共通として基準電圧生成アンプDAmp1の出力電圧を基準電圧とすることにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、IVアンプIVA〜IVD間のオフセット電圧差を小さくすることができる。
また、図7の受光アンプ回路6によれば、演算増幅器AmpA〜AmpDの正側トランジスタが、複数の演算増幅器AmpA〜AmpDの間で共有されているので、IVアンプIVA〜IVDのオフセット電圧差低減に寄与する。
また、受光アンプ回路6において、トランジスタQ1のベースとGNDとの間に容量C1が接続されていることにより、入力抵抗Rf22・Rs21で生じる熱雑音もしくは基準電圧VSや基準電圧生成アンプDAmp1から混入するノイズを低減することができる。また、トランジスタQ1は複数の演算増幅器AmpA〜AmpDに共有されているので、容量C1は1個ですみ、チップサイズの低減に寄与する。
以上、受光アンプ回路の各実施の形態について述べた。
これらの受光アンプ回路を図8の光ピックアップ装置101に用い、光学系の所定位置において照射される光ビームの光量を受光素子PDA〜PDDで検出する受光アンプ素子109・110・111に用いることができる。特に、分割PDを構成する複数の受光素子に同時に光ビームが照射される受光アンプ素子109に用いれば、受光アンプ回路においてIVアンプ間のオフセット電圧差が低減されるので、これにより、正確な光検出により正確な駆動が行われる光ピックアップ装置を実現することができる。
また、受光アンプ素子109に上記受光アンプ回路を用い、図15の説明に従って、全てのIVアンプIVA〜IVDの出力電圧が等しくなるように、受光素子PDA〜PDDに照射される光ビームの状態を調整するようにすれば、光ピックアップ装置101における光ビームの状態を適切に調整することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、特に光ディスクから反射した信号光を受光する受光素子に用いると好適である。
1〜6 受光アンプ回路
IVA〜IVD IVアンプ(電流−電圧変換アンプ)
VS 基準電圧
PDA〜PDD 受光素子
Amp1A〜Amp1D 光電流増幅アンプ(第1のアンプ)
DAmp1 基準電圧生成アンプ(ダミーアンプ)
Amp2A〜Amp2D 差動増幅器(第2のアンプ)
Rs 入力抵抗
RfA〜RfD 帰還抵抗
Rs21A〜Rs21D 入力抵抗(第1の入力抵抗)
Rf22A〜Rf22D 入力抵抗(第2の入力抵抗)
Rs22A〜Rs22D 入力抵抗(第3の入力抵抗)
Rf21A〜Rf21D 帰還抵抗
IVA〜IVD IVアンプ(電流−電圧変換アンプ)
VS 基準電圧
PDA〜PDD 受光素子
Amp1A〜Amp1D 光電流増幅アンプ(第1のアンプ)
DAmp1 基準電圧生成アンプ(ダミーアンプ)
Amp2A〜Amp2D 差動増幅器(第2のアンプ)
Rs 入力抵抗
RfA〜RfD 帰還抵抗
Rs21A〜Rs21D 入力抵抗(第1の入力抵抗)
Rf22A〜Rf22D 入力抵抗(第2の入力抵抗)
Rs22A〜Rs22D 入力抵抗(第3の入力抵抗)
Rf21A〜Rf21D 帰還抵抗
Claims (14)
- 複数の受光素子と、
各上記受光素子に個別に接続された、上記受光素子の出力電流を増幅する、互いに同一の構成である電流−電圧変換アンプとを備える受光アンプ回路において、
上記電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される、基準電圧共有化が行われていることを特徴とする受光アンプ回路。 - 上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、
上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、
複数の上記演算増幅器の正入力端子が、上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴とする請求項1に記載の受光アンプ回路。 - 上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、
上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、
複数の上記演算増幅器の正入力端子が、共通の入力抵抗を介して上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴とする請求項1に記載の受光アンプ回路。 - 上記入力抵抗は、複数の上記電流−電圧変換アンプが備える上記帰還抵抗の並列接続値と同一値であることを特徴とする請求項2または3に記載の受光アンプ回路。
- 上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、
上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、
上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、
上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴とする請求項3に記載の受光アンプ回路。 - 上記入力抵抗と上記帰還抵抗とが全て同一の抵抗値を有していることを特徴とする請求項5に記載の受光アンプ回路。
- 上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴とする請求項5または6に記載の受光アンプ回路。
- 上記電流−電圧変換アンプは、上記受光素子の上記出力電流を増幅して電圧を出力する増幅回路であって出力の負帰還を行っている第1のアンプと、上記第1のアンプと同一構成であって入力が出力の負帰還のみであるダミーアンプと、上記第1のアンプの出力電圧と上記ダミーアンプの出力電圧との差分を増幅した電圧を出力する第2のアンプとを備えており、
上記ダミーアンプを複数の上記電流−電圧変換アンプに共通として上記ダミーアンプの出力電圧を上記基準電圧とすることにより、上記基準電圧共有化が行われていることを特徴とする請求項1に記載の受光アンプ回路。 - 上記第2のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記第1のアンプの出力との間に接続された第1の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第2の入力抵抗と、上記演算増幅器の負入力端子と上記ダミーアンプの出力との間に接続された第3の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴とする請求項8に記載有の受光アンプ回路。
- 上記第2のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記ダミーアンプの出力との間に接続された第1の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第2の入力抵抗と、上記演算増幅器の負入力端子と上記第1のアンプの出力との間に接続された第3の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴とする請求項8に記載有の受光アンプ回路。
- 上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、
上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、
上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、
上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴とする請求項10に記載の受光アンプ回路。 - 上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴とする請求項10に記載の受光アンプ回路。
- 請求項1ないし12のいずれか1つに記載の受光アンプ回路が、光学系の所定位置において照射される光ビームの光量を複数の上記受光素子で検出する受光アンプ素子に用いられていることを特徴とする光ピックアップ装置。
- 全ての上記電流−電圧変換アンプの出力電圧が等しくなるように、複数の上記受光素子に照射される上記光ビームの状態が調整されることを特徴とする請求項13に記載の光ピックアップ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232496A JP2007049493A (ja) | 2005-08-10 | 2005-08-10 | 受光アンプ回路およびそれを用いた光ピックアップ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232496A JP2007049493A (ja) | 2005-08-10 | 2005-08-10 | 受光アンプ回路およびそれを用いた光ピックアップ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049493A true JP2007049493A (ja) | 2007-02-22 |
Family
ID=37851954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005232496A Pending JP2007049493A (ja) | 2005-08-10 | 2005-08-10 | 受光アンプ回路およびそれを用いた光ピックアップ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007049493A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252330A (ja) * | 2008-04-10 | 2009-10-29 | Hitachi Ltd | 光信号検出回路及びそれを用いた情報再生装置 |
DE102019114537A1 (de) * | 2019-05-29 | 2020-12-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches sensorbauelement zur lichtmessung mit eingebauter redundanz |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027356A (ja) * | 1996-05-10 | 1998-01-27 | Mitsubishi Electric Corp | 光ピックアップ用信号処理装置及び光ピックアップ用半導体装置 |
JPH11306578A (ja) * | 1998-04-23 | 1999-11-05 | Mitsumi Electric Co Ltd | 光学ヘッドの出力制御回路 |
JP2000068947A (ja) * | 1998-08-26 | 2000-03-03 | Sanyo Electric Co Ltd | 受光用半導体集積回路 |
JP2000353925A (ja) * | 1999-06-14 | 2000-12-19 | Sharp Corp | 電流電圧変換装置及びこの装置を有する受光増幅装置 |
JP2001202646A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 光検出器切り替え回路 |
JP2001308651A (ja) * | 2000-04-20 | 2001-11-02 | Hitachi Ltd | 高周波低雑音アンプ |
JP2002050066A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | 光ピックアップ回路及び光ピックアップ方法 |
JP2005026420A (ja) * | 2003-07-01 | 2005-01-27 | Mitsumi Electric Co Ltd | フォトダイオード回路 |
JP2006345459A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 増幅回路 |
-
2005
- 2005-08-10 JP JP2005232496A patent/JP2007049493A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027356A (ja) * | 1996-05-10 | 1998-01-27 | Mitsubishi Electric Corp | 光ピックアップ用信号処理装置及び光ピックアップ用半導体装置 |
JPH11306578A (ja) * | 1998-04-23 | 1999-11-05 | Mitsumi Electric Co Ltd | 光学ヘッドの出力制御回路 |
JP2000068947A (ja) * | 1998-08-26 | 2000-03-03 | Sanyo Electric Co Ltd | 受光用半導体集積回路 |
JP2000353925A (ja) * | 1999-06-14 | 2000-12-19 | Sharp Corp | 電流電圧変換装置及びこの装置を有する受光増幅装置 |
JP2001202646A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 光検出器切り替え回路 |
JP2001308651A (ja) * | 2000-04-20 | 2001-11-02 | Hitachi Ltd | 高周波低雑音アンプ |
JP2002050066A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | 光ピックアップ回路及び光ピックアップ方法 |
JP2005026420A (ja) * | 2003-07-01 | 2005-01-27 | Mitsumi Electric Co Ltd | フォトダイオード回路 |
JP2006345459A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 増幅回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252330A (ja) * | 2008-04-10 | 2009-10-29 | Hitachi Ltd | 光信号検出回路及びそれを用いた情報再生装置 |
DE102019114537A1 (de) * | 2019-05-29 | 2020-12-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches sensorbauelement zur lichtmessung mit eingebauter redundanz |
DE102019114537A8 (de) * | 2019-05-29 | 2021-03-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches sensorbauelement zur lichtmessung mit eingebauter redundanz |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868702B2 (en) | Photoreceiver/amplifier circuit, optical pickup device, and optical disk device | |
US7470885B2 (en) | Photodetector-amplifier circuit and optical pickup device | |
JP4397841B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
US7002881B2 (en) | Light receiving amplification element | |
US7514665B2 (en) | Differential amplifier circuit with rectifier for optical pick-up device | |
US7427738B2 (en) | Light-receiving amplifier and optical pickup device | |
JP2001202646A (ja) | 光検出器切り替え回路 | |
JP4475540B2 (ja) | 光半導体装置、及び光ピックアップ装置 | |
JP2007049493A (ja) | 受光アンプ回路およびそれを用いた光ピックアップ装置 | |
JP2774189B2 (ja) | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 | |
US20100283474A1 (en) | Test circuit and optical pickup device | |
KR101233797B1 (ko) | 신호 구동장치 및 이것을 이용한 광픽업장치 | |
JP3585772B2 (ja) | 電流電圧変換装置及びこの装置を有する受光増幅装置 | |
JP2637618B2 (ja) | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 | |
JP2006054607A (ja) | 電流電圧変換回路および光検出回路 | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
JP3582932B2 (ja) | 光ディスクピックアップ用集積回路 | |
JP2010263566A (ja) | テスト回路および光ディスク装置 | |
JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
JP4923953B2 (ja) | 信号処理回路及び光ディスク装置 | |
JP2008020245A (ja) | 受光増幅回路のテスト回路、及びこれを用いた光ピックアップ装置 | |
KR20050028673A (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
KR20040095177A (ko) | 신호차 작성 장치 및 이를 이용한 광디스크 장치 | |
JP2006345459A (ja) | 増幅回路 | |
JPH02289929A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |