JP4075257B2 - 誘導性負荷駆動装置 - Google Patents
誘導性負荷駆動装置 Download PDFInfo
- Publication number
- JP4075257B2 JP4075257B2 JP34486599A JP34486599A JP4075257B2 JP 4075257 B2 JP4075257 B2 JP 4075257B2 JP 34486599 A JP34486599 A JP 34486599A JP 34486599 A JP34486599 A JP 34486599A JP 4075257 B2 JP4075257 B2 JP 4075257B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- voltage
- duty ratio
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、誘導性負荷に流れる電流をフィードバック制御する誘導性負荷駆動装置に関する。
【0002】
【従来の技術】
従来より、リニアソレノイド等の誘導性負荷の駆動装置として、誘導性負荷に実際に流れる電流を、誘導性負荷の通電経路に設けた電流検出抵抗を用いて電圧値として検出し、その検出電圧が、マイクロコンピュータから出力された制御信号(デューティ比が制御された信号)を電圧に変換する電圧変換回路からの出力(指令電圧)と同じになるように、誘導性負荷への通電電流をフィードバック制御するものが知られている。
【0003】
そして、この種の誘導性負荷駆動装置は、例えば、図4に示すように構成され、次のように動作する。
図4に示す誘導性負荷駆動装置は、一端が、図示しないバッテリの正極側からバッテリ電圧+Bが供給される電源ラインに接続され、他端が、電流検出用抵抗RO及び通電制御用スイッチング素子であるNPNトランジスタT3を介して、バッテリの負極側と同電位のグランドラインGNDに接続された、車両制御用のリニアソレノイドLOを通電制御するものである。
【0004】
そして、この駆動装置では、電流検出抵抗ROの両端電圧を、オペアンプOP1と抵抗RN1,RN2,RP1,RP2とからなる差動増幅回路にて増幅し、更に、オペアンプOP2と抵抗RN3,RN4とからなる非反転増幅回路にて増幅することにより、リニアソレノイドLOに流れた電流(ソレノイド電流)Iを、検出電圧VOに変換する。
【0005】
また、駆動装置には、リニアソレノイドLOに流すべき目標電流に応じてデューティ比を制御した制御信号(この例では、制御信号は、Low レベルでONとなるように設定される)を発生するマイクロコンピュータ(以下単にCPUという)12が設けられている。そして、このCPU12からは、リニアソレノイドLOの駆動周波数(例えば500Hz)に対応した一定周期(例えば2msec.)で、制御信号が出力され、これがPNPトランジスタT1のベースに入力される。
【0006】
PNPトランジスタT1のエミッタは、図示しない定電圧回路から電源供給を受ける+5Vの電源ラインに接続され、コレクタは、抵抗R1及びR2を介してグランドGNDに接地されている。このため、PNPトランジスタT1は、CPU12から出力される制御信号がLow レベルであるときにON状態となり、CPU12から出力される制御信号のデューティ比に応じて、抵抗R1及びR2への通電・非通電を切り換える。
【0007】
また、抵抗R1及びR2の接続点は、一対の入力端子間にコンデンサC1が接続されたコンパレータCMP1の反転入力端子(−)に、抵抗R3を介して接続され、しかも、コンパレータCMP1の非反転入力端子(+)には、上述した非反転増幅回路を構成するオペアンプOP2の出力が接続されている。このため、PNPトランジスタT1のON時に抵抗R1,R2に印加された電源電圧(約5V)は、抵抗R1,R2にて分圧され、その分圧電圧は、抵抗R3及びコンデンサC1により、検出電圧VOを基準として積分される。但し、抵抗R3の抵抗値は、抵抗R1,R2に比べて充分大きい値(R1,R2<<R3)に設定されている。
【0008】
従って、コンパレータCMP1の反転入力端子(−)には、制御信号のデューティ比(換言すれば目標電流)に対応した電圧(指令電圧)が印加されることになり、コンパレータCMP1の出力は、この指令電圧が検出電圧VO以下であればHighレベル、指令電圧が検出電圧VOよりも大きいときにLow レベルとなる。
【0009】
尚、図4に示す誘導性負荷駆動装置では、PNPトランジスタT1、抵抗R1,R2,R3、及びコンデンサC1が、マイクロコンピュータから出力された制御信号を指令電圧に変換する電圧変換回路として機能する。
次に、コンパレータCMP1の出力は、抵抗R4及びR5を介して、+5Vの電源ラインに接続されており、これら各抵抗R4,R5の接続点には、PNPトランジスタT2のベースが接続されている。また、PNPトランジスタT2のエミッタは、+5Vの電源ラインに直接接続され、コレクタは、抵抗R6及びR7を介して、グランドラインGNDに接地されている。そして、この抵抗R6,R7の接続点には、リニアソレノイドLOへの通電経路上に設けられたNPNトランジスタT3のベースが接続されている。尚、NPNトランジスタT3は、コレクタが電流検出抵抗ROを介してリニアソレノイドLOの一端に接続され、エミッタがグランドラインGNDに接地されている。
【0010】
従って、コンパレータCMP1の出力がLow レベルであれば、PNPトランジスタT2及びNPNトランジスタT3がON状態となって、図示しないバッテリからリニアソレノイドLOへの通電経路が形成され、逆に、コンパレータCMP1の出力がHighレベルであれば、PNPトランジスタT2及びNPNトランジスタT3がOFF状態となって、リニアソレノイドLOへの通電経路が遮断されることになる。
【0011】
尚、NPNトランジスタT3のコレクタと、バッテリからの電源ラインとの間には、NPNトランジスタT3のコレクタ側をアノードとして、ダイオードD1が設けられているが、このダイオードD1は、NPNトランジスタT3がターンOFFした際に、ソレノイド電流Iをバッテリの正極側に帰還させるためのものである。
【0012】
上記のように構成された従来の誘導性負荷駆動装置においては、上述した各種回路素子の特性にばらつきがなく、設計時と同じ特性で動作させることができれば、ソレノイド電流Iを、CPU12から出力される制御信号のデューティ比に対応した目標電流に正確に制御することができる。しかし、実際には、回路素子にはばらつきがあることから、回路素子のばらつきに起因したソレノイド電流Iの制御誤差が生じる。
【0013】
このため、従来では、こうした回路素子のばらつきによる制御誤差を低減するために、図4に示すように、CPU12からの制御信号に応じてON・OFFされるPNPトランジスタT1からの出力電圧を分圧する分圧用抵抗R2を可変抵抗とし、その抵抗値を調整することにより、ソレノイド電流Iの制御誤差を低減するとか、或いは、図4に点線で示すように、CPU12がデータを読み出し可能な不揮発性の記憶媒体であるEEPROM14を設け、このEEPROM14内に、回路特性に応じて制御信号のデューティ比を補正するための補正データを格納しておき、CPU12が目標電流から制御信号のデューティ比を設定する際には、この補正データを用いることで、ソレノイド電流Iの制御誤差を低減する、といったことが考えられている。
【0014】
そこで次に、こうした従来の制御誤差低減方法について説明する。
まず、抵抗R2の抵抗値を調整することにより制御誤差を低減する場合(以下、R2可変調整という)は、CPU12から出力される制御信号のデューティ比を一定(例えば、制御信号のデューティ範囲が30%〜70%であるとき中央の50%とする)として、リニアソレノイドLOを実際に通電制御し、そのとき制御されたソレノイド電流Iが、デューティ比50%に対応した目標電流よりも大きいときに、抵抗R2の抵抗値を下げる、といった手順で、抵抗R2の抵抗値を調整する。
【0015】
そして、このように、ソレノイド電流Iが目標電流よりも大きいときに、抵抗R2の抵抗値を下げれば、図5に示すように、抵抗R1,R2による分割電圧が下がり、コンデンサC1の充電到達電位も下がり、NPNトランジスタT3のONデューティも小さくなって、ソレノイド電流Iを目標電流に近づけることができる。
【0016】
つまり、このR2可変調整では、図6(a)に示すように、CPU12が制御信号のデューティ比DUTYを設定するのに用いるソレノイド電流I−デューティ比DUTY特性(以下、単に電流−DUTY特性という)を、図に実線で示す設計時の電流−DUTY特性に固定しておき、抵抗R2の抵抗値を調整することにより、図に点線で示す実際の電流−DUTY特性を、設計時の特性に近づけるのである。
【0017】
但し、このR2可変調整では、制御信号のデューティ比DUTYを一点(例えば、50%)に固定して、抵抗R2の抵抗値を調整するため、実際の制御の際には、図6(b)に点線で示すように、制御信号のデューティ比DUTYが調整時と同じ(50%)であれば、ソレノイド電流Iの制御誤差を充分小さくすることができるが、制御信号のデューティ比DUTYが調整点(50%)からずれるに従い制御誤差が大きくなるという問題がある。
【0018】
一方、EEPROM14等の記憶媒体を用いてソレノイド電流Iの制御誤差を低減する方法(以下、EEPROM調整という)では、例えば、設計時の制御信号のデューティ範囲が30%〜70%であるとすれば、CPU12から、その中央の2点である40%と60%のデューティ比で制御信号を出力させ、これら各制御信号でリニアソレノイドLOを実際に通電制御して、そのときのソレノイド電流Iを夫々測定する。そして、この測定結果から、図6(c)に実線で示すように当該駆動装置における実際の電流−DUTY特性を表す計算式(I=a×DUTY+b)を導出し、その特性パラメータであるゲインa及びオフセット値bを、補正データとして、EEPROM14等の記憶媒体に格納する。
【0019】
そして、リニアソレノイドLOを実際に通電制御する際には、CPU12において、EEPROM14等の記憶媒体から補正データ(ゲインa及びオフセット値b)を読み出し、この補正データ(ゲインa及びオフセット値b)と目標電流とに基づき、ソレノイド電流Iを目標電流に制御するための制御信号のデューティ比を、所定の計算式(例えば、デューティ比=(目標電流−b)/a)を用いて設定し、この設定したデューティ比の制御信号を出力する。
【0020】
つまり、このEEPROM調整では、図6(a)に示すように、CPU12が制御信号のデューティ比DUTYを設定するのに用いる電流−DUTY特性を、EEPROM14等の記憶媒体に格納された補正データを用いて、図に実線で示す設計時の電流−DUTY特性から、駆動装置の特性に対応した図に点線で示す電流−DUTY特性に変化させるのである。
【0021】
そして、このEEPROM調整では、CPU12から、デューティ比が異なる2種類の制御信号を出力したときに、リニアソレノイドLOに実際に流れたソレノイド電流Iを測定し、その2点の測定結果に従い補正データを設定していることから、図6(c)に点線で示すように、ソレノイド電流Iの制御誤差を、R2可変調整の場合に比べてより低減することができる。
【0022】
従って、図4に示した従来の駆動装置において、ソレノイド電流Iの制御誤差を低減するには、上述のEEPROM調整を利用することが望ましく、このEEPROM調整により、負荷電流を高精度に制御できることが判る。
【0023】
【発明が解決しようとする課題】
しかしながら、上記従来の駆動装置において、上記R2可変及びEEPROM調整により、ソレノイド電流Iの制御誤差を低減するようにした場合、図7(a)に示すように、リニアソレノイドLOの駆動に用いられる電源電圧(バッテリ電圧)+Bが、補正データ(ゲインa及びオフセット値b)を設定した際のバッテリ電圧+B(例えば14V)と同じであれば、ソレノイド電流Iの制御誤差(詳しくは、図に実線で示す目標電流と図に点線で示す実電流との偏差)を充分小さくすることができるが、バッテリ電圧+Bが、補正データ設定時に用いた電圧値(例えば14V)からずれるに従い、制御誤差が大きくなることがあった。
【0024】
そして、この原因は、主に、オペアンプOP1からなる差動増幅回路とオペアンプOP2からなる非反転増幅回路とにより構成される電流検出回路の回路素子のばらつきによるものであり、より詳しくは、オペアンプOP1からなる差動増幅回路に、ゲインに加えてオフセット項が存在し、このオフセット項が、電源電圧(バッテリ電圧+B)に依存するためであることが判った。
【0025】
尚、こうした問題は、補正データ(ゲインa及びオフセット値b)を、電源電圧(バッテリ電圧+B)を変えて設定し、EEPROM14等の記憶媒体には、各電源電圧毎に、設定した補正データ(ゲインa及びオフセット値b)を格納するようにしてもよいが、このように電源電圧毎に補正データを設定するには、製造時に工数がかかり、製造時の調整作業が繁雑になって、装置のコストアップにもつながるという問題がある。
【0026】
本発明は、こうした問題に鑑みなされたものであり、EEPROM等の記憶媒体に記憶された補正データを用いて制御信号のデューティ比を補正し、その補正後の制御信号を用いて誘導性負荷に流れる負荷電流をフィードバック制御する誘導性負荷駆動装置において、電源電圧の変動に伴い生じる負荷電流の制御誤差を、調整工数を増加させることなく、簡単な操作で低減できるようにすることを目的とする。
【0027】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項1記載の誘導性負荷駆動装置においては、図4に示した従来の駆動装置と同様、マイクロコンピュータから、誘導性負荷に流す目標電流に応じてデューティ比が制御された制御信号が出力され、電圧変換回路が、この制御信号を、目標電流に対応した指令電圧に変換する。そして、この指令電圧は、制御回路(図4に示した駆動装置ではコンパレータCMP1)に入力され、制御回路が、この指令電圧と電流検出回路から出力される負荷電流の検出電圧とを大小比較し、その比較結果に従い誘導性負荷への通電・非通電を切り換えることにより、負荷電流を目標電流に制御する。
【0028】
また、電圧変換回路,制御回路,電流検出回路を構成する回路素子には特性のばらつきがあり、この特性ばらつきにより、負荷電流を目標電流に制御できないことがあることから、本発明の誘導性負荷駆動装置には、こうした各回路の特性誤差に起因した負荷電流の制御誤差を補正するためのデータとして、制御信号のデューティ比と負荷電流との関係を表すゲイン及びオフセット値が予め格納された補正データ記憶媒体(図4に示した駆動装置ではEEPROM14)が設けられており、マイクロコンピュータが制御信号のデューティ比を設定する際には、誘導性負荷に流すべき目標電流と、補正データ記憶媒体に格納された補正データ(ゲイン及びオフセット値)とを用いるようにされている。
【0029】
また更に、負荷電流の制御誤差は、回路特性のばらつきだけでなく、電源電圧の変動によっても生じることがあるため、本発明の誘導性負荷駆動装置には、更に、誘導性負荷への通電経路に電源供給を行う直流電源の電源電圧を検出してマイクロコンピュータに入力する電源電圧検出回路が設けられ、マイクロコンピュータ側では、補正データ記憶媒体に格納されたオフセット値に予め設定された係数を乗じることにより補正係数を求め、この補正係数と電源電圧検出回路にて検出された電源電圧の補正データ設定時からのずれ(電圧差)とに基づき目標電流又はデューティ比の補正量を求め、その補正量を用いて目標電流又はデューティ比を補正する。
【0030】
つまり、既述したように、電源電圧の変動によって生じる負荷電流の制御誤差は、主として、電流検出回路を構成する検出電圧増幅用回路に電源電圧に依存するオフセット項が存在することに起因するものである。そして、補正データ記憶媒体に格納される補正データであるゲイン及びオフセット値の殆どが、電流検出回路を構成する検出電圧増幅用回路のゲインとオフセット値に依存することが判った。以下、この点について、図4に示した従来の誘導性負荷駆動装置を用いて説明する。
【0031】
即ち、図4に示した従来の誘導性負荷駆動装置においては、オペアンプOP1からなる差動増幅回路とオペアンプOP2からなる非反転増幅回路とにより、電流検出回路の検出電圧増幅用回路が構成されているが、この電流検出回路から出力される検出電圧VOは、NPNトランジスタT3のコレクタ電圧をVCとすると、各オペアンプOP1,OP2に接続された抵抗RN1〜RN4,RP1,RP2及び電流検出抵抗ROの抵抗値と、負荷電流(ソレノイド電流)Iとを用いて、次式のように記述することができる。
【0032】
【数1】
【0033】
そして、上記計算式[数1]において、差動増幅回路を構成する抵抗RN1,RN2,RP1,RP2の比である回路定数αは、理想的には「1」となるように設定されるが、実際には、上記各抵抗RN1,RN2,RP1,RP2には特性ばらつきがあることから、回路定数αは「1」からずれてしまう。そして、このように回路定数αが理想値「1」からずれると、負荷電流に対する検出電圧VOが設計値とは異なる値になり、負荷電流の制御誤差が生じる。
【0034】
また、この負荷電流の制御誤差は、補正データ記憶媒体に格納した補正データを用いて制御信号のデューティ比を設定することにより低減できるが、上記のように電源電圧が補正データ設定時の電源電圧からずれると、上記計算式[数1]においてNPNトランジスタT3のコレクタ電圧VCを含む項(オフセット項)が、補正データ設定時の値からずれてしまうので、電源電圧の変動に伴う制御誤差は、補正データ記憶媒体に格納された補正データだけでは低減することができなくなる。尚、これは、NPNトランジスタT3のOFF時に、コレクタ電圧VCが電源電圧に応じて変化するためである。
【0035】
従って、電源電圧の変動に伴う負荷電流の制御誤差を低減するには、電源電圧の変動を考慮して、補正データを各電源電圧毎に設定しておき、マイクロコンピュータ側で制御信号のデューティ比を設定する際には、そのときの電源電圧に対応した補正データを用いるようにするとよいが、このように、補正データを電源電圧毎に複数設定するには、補正データを設定する調整作業が煩雑になってしまう。
【0036】
これに対して、本発明者が、上記計算式[数1]と補正データ記憶媒体に格納される補正データ(ゲイン及びオフセット値)とを比較検討したところ、補正データのゲイン及びオフセット値の殆どが、夫々、上記計算式[数1]において差動増幅回路の増幅特性を表す{}内の負荷電流Iを含む項(ゲイン項)と、コレクタ電圧VCを含むオフセット項とに依存し、電源電圧の変動に伴う負荷電流の制御誤差は、補正データのオフセット値に略比例することが判った。
【0037】
つまり、補正データ記憶媒体に記憶されるオフセット値は、上記計算式[数1]における回路定数αが理想値「1」からどれだけ離れているかを表す値となっており、図7(b)に示すように、オフセット値から、電源電圧の補正データ設定時からの偏差(電源電圧差)に対する負荷電流の変化幅(電流変化幅)を求めることができるようになるのである。
【0038】
そこで、本発明では、マイクロコンピュータが制御信号のデューティ比を設定する際に、設定後のデューティ比、若しくは、デューティ比の設定に用いる目標電流を、補正データに含まれるオフセット値を用いて、電圧補正するようにしているのである。
【0039】
よって、本発明(請求項1)の誘導性負荷駆動装置によれば、回路特性のばらつきや電源電圧変動の影響を受けることなく、負荷電流を目標電流に高精度に制御することができる。また、本発明によれば、電源電圧の変動による負荷電流の制御誤差を低減するために、補正データ記憶媒体に複数の電源電圧に対応する補正データを格納する必要はなく、補正データ記憶媒体には、特定の電源電圧に対応した一種類の補正データ(ゲイン及びオフセット値)を格納しておけばよいので、制御誤差を低減するための調整作業を簡単に行うことができ、この調整作業によって装置のコストアップを招くこともない。
【0040】
ところで、上記のように、マイクロコンピュータにおいて、補正データ記憶媒体に格納されたオフセット値を用いて、目標電流又はデューティ比を電圧補正するためには、補正データの設定時に誘導性負荷への通電に用いる電源電圧を、予め設定された電源電圧に設定し、マイクロコンピュータ側では、その電圧値を用いて補正量を求めるようにする必要がある。
【0041】
しかし、補正データの設定時に、電源電圧を一定電圧にするには、バッテリ等の汎用の直流電源を使用することができず、電源電圧を一定に制御する定電圧回路を用いなければならず、補正データ設定時の調整作業が煩雑になる。
そこで、電圧補正の基準となる補正データ設定時の電源電圧については、請求項2に記載のように、補正データ(ゲイン及びオフセット値)と一緒に、補正データ記憶媒体に格納しておき、マイクロコンピュータ側で、目標電流又はデューティ比の電圧補正を行う際には、補正データ記憶媒体から基準となる電源電圧を読み出し、その読み出した電源電圧と電源電圧検出回路から入力された電源電圧との差に、オフセット値から求めた補正係数を乗じることにより、目標電流又はデューティ比の補正量を求めるようにするとよい。
【0042】
つまり、このようにすれば、補正データ設定時の電源電圧が変動しても、その変動した実際の電源電圧を基準として、目標電流又はデューティ比の補正量を求めることができるので、負荷電流の制御精度をより向上することができる。
一方、電源電圧の変動に起因した負荷電流の制御誤差は、上記計算式[数1]で表される電流検出回路のオフセット項が無視できない値になることによって発生するのであるが、上記計算式[数1]のオフセット項において、NPNトランジスタT3のコレクタ電圧VCが電源電圧によって変化するのは、NPNトランジスタT3がOFF状態になっているときであり、NPNトランジスタT3がON状態であれば、コレクタ電圧VCは略グランド電位で安定する。
【0043】
従って、電源電圧の変動に起因した負荷電流の制御誤差は、制御信号のデューティ比が小さく、通電制御用スイッチング素子であるNPNトランジスタT3のOFF時間が長い程、大きくなることが判る。
そこで、マイクロコンピュータにおいて、補正データ記憶媒体に格納されたオフセット値を用いて、目標電流又はデューティ比を電圧補正する際には、請求項3に記載のように、オフセット値から補正係数を求める際にオフセット値に乗じる係数を、目標電流又はデューティ比に応じて、目標電流又はデューティ比が小さい程大きくなるように補正することが好ましい。
【0044】
つまり、このようにすれば、制御信号のデューティ比が小さく、負荷電流の制御誤差が大きくなる制御条件下では、オフセット値に乗じる係数に大きな値が設定されて、目標電流又はデューティ比に対する電圧補正量が大きくなり、逆に、制御信号のデューティ比が大きく、負荷電流の制御誤差が小さくなる制御条件下では、オフセット値に乗じる係数に小さな値が設定されて、目標電流又はデューティ比に対する電圧補正量が小さくなる。
【0045】
よって、請求項3に記載の誘導性負荷駆動装置によれば、電源電圧の変動に起因した負荷電流の制御誤差を、より最適に低減することができ、負荷電流の制御精度を向上することが可能となる。
【0046】
【発明の実施の形態】
以下に本発明の一実施形態について説明する。
図1は、本発明が適用された実施例の誘導性負荷駆動装置全体の構成を表す概略構成図である。
【0047】
本実施例の誘導性負荷駆動装置は、図4に示した従来の駆動装置と同様、車両制御用のリニアソレノイドLOを通電制御するものであり、基本構成は、図4に示したものと同じである。
即ち、本実施例の誘導性負荷駆動装置は、
(1) リニアソレノイドLOに流すべき目標電流に対応するデューティ比の制御信号を発生するマイクロコンピュータ(CPU)2。
【0048】
(2) CPU2からの制御信号を指令電圧に変換する電圧変換回路として機能する、PNPトランジスタT1、抵抗R1〜R3、及びコンデンサC1。
(3) リニアソレノイドLOに流れる実電流を検出する電流検出回路として機能する、検出用抵抗RO、オペアンプOP1,抵抗RN1,RN2,RP1,RP2からなる差動増幅回路、及び、オペアンプOP2,抵抗RN3,RN4からなる非反転増幅回路。
【0049】
(4) 目標電流を表す指令電圧と実際のソレノイド電流Iを表す検出電圧とを大小比較し、その比較結果に応じてリニアソレノイドLOを通電制御する制御回路として機能する、コンパレータCMP1、PNPトランジスタT2、NPNトランジスタT3、及びこれら各トランジスタバイアス用の抵抗R4〜R7。
【0050】
(5) NPNトランジスタT3がターンOFFした際に、ソレノイド電流Iをバッテリの正極側に帰還させる電流帰還用のダイオードD1。
等を備える。尚、上記各回路は、図4に示した従来装置と同様に構成され、同様に動作するので、詳しい説明は省略する。
【0051】
また本実施例の誘導性負荷駆動装置には、
(6) 上記各回路の特性のばらつきによって生じるソレノイド電流Iの制御誤差を補正するために、前述した「EEPROM調整」に従って予め設定された補正データ(ゲインa及びオフセット値b)が格納された、補正データ記憶媒体としてのEEPROM4。
【0052】
(7) リニアソレノイドLOへの通電に用いられるバッテリ電圧+Bを、抵抗R8及びR9にて分圧し、更に、その分圧した電圧値をA/D変換器(ADC)6にてデジタルデータに変換して、CPU2に入力する電源電圧検出回路。
が設けられている。
【0053】
そして、本実施例の誘導性負荷駆動装置においては、CPU2が制御信号を出力する際に、図2に示す制御信号出力処理を実行することにより、上記各回路を構成する回路素子のばらつき及び電源電圧の変動に伴い生じるソレノイド電流Iの制御誤差を低減するようにされている。
【0054】
即ち、図2に示すように、CPU2は、目標電流に対応したデューティ比の制御信号を出力するに当たって、まず、S110(Sはステップを表す)にて、EEPROM4から、補正データとしてのゲインa及びオフセット値bを読み込み、続くS120にて、この読み込んだゲインa及びオフセット値bと、リニアソレノイドLOに流すべき目標電流Ioとを用いて、予め設定された演算式「DUTY=(Io−b)/a」に従い、制御信号のデューティ比DUTYを演算する。
【0055】
また続くS130では、EEPROM4から読み込んだオフセット値bに予め設定された係数K1を乗じることにより、デューティ比に対する電圧補正係数Kdを算出する。
そして、S140にて、A/D変換器6からバッテリ電圧+BのA/D変換値VADを読み込み、この値VADと、S130で求めた電圧補正係数Kdと、補正データ設定時のバッテリ電圧+Bを表す基準電圧Voとを用いて、バッテリ電圧+Bの基準電圧Voからの変化量(Vo−VAD)に対するデューティ比DUTYの補正量△D(但し、△D=Kd×(Vo−VAD))を算出する。
【0056】
そしてこのように、デューティ比の補正量△Dが算出されると、S150に移行して、S120で求めた制御信号のデューティ比DUTYを、この補正量△Dにて補正し(DUTY←DUTY+△D)、S160にて、その補正後のデューティ比に従い制御信号を出力する。
【0057】
このように、本実施例の誘導性負荷駆動装置においては、従来技術の項にて詳細に説明した「EEPROM調整」方法に従って、EEPROM4に格納された補正データ(ゲインa及びオフセット値b)と目標電流Ioとに基づき制御信号のデューティ比DUTYを設定するだけではなく、EEPROM4に格納されたオフセット値bと、予め設定された係数K1と、バッテリ電圧+Bの補正データ設定時(基準電圧Vo)からのずれとに基づき、バッテリ電圧+Bの基準電圧Voからの変化量に対応したデューティ比DUTYの補正量△Dを求め、この補正量△Dにて、制御信号のデューティ比DUTYを補正するようにされている。
【0058】
よって、本実施例の誘導性負荷駆動装置によれば、駆動装置を構成する回路素子の特性のばらつきに伴うソレノイド電流Iの制御誤差を低減できるだけでなく、バッテリ電圧+Bの変動に伴うソレノイド電流Iの制御誤差をも低減することができるようになり、ソレノイド電流Iを目標電流に高精度に制御することが可能となる。
【0059】
また、本実施例では、バッテリ電圧+Bの変動に伴うソレノイド電流Iの制御誤差を低減するために、補正データ記憶媒体としてのEEPROM4に、複数の電源電圧に対応する補正データ(ゲインa及びオフセット値b)を格納するのではなく、EEPROM4に格納されたオフセット値bを用いて、電圧変動に対するデューティ比DUTYの補正係数Kdを設定し、この補正係数Kdとバッテリ電圧+Bの基準電圧Voからの変化量とから、デューティ比DUTYの補正量△Dを求めるようにしているので、制御誤差を低減するための調整作業を簡単に行うことができ、この調整作業によって装置のコストアップを招くことはない。
【0060】
尚、オフセット値bを用いて、電圧変動に伴う制御誤差を吸収するためのデューティ比DUTYの補正量△Dを求めることができる理由は、「課題を解決するための手段」の項にて詳細に説明しているので、ここでは説明を省略する。
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
【0061】
例えば、上記実施例では、バッテリ電圧+Bの変動に伴うソレノイド電流Iの制御誤差を補正するために、EEPROM4に格納されたオフセット値bを用いて、制御信号のデューティ比DUTYに対する補正量△Dを求め、この補正量△Dにて、制御信号のデューティ比DUTYを補正するものとして説明したが、例えば、図3に示すように、EEPROM4に格納されたオフセット値bに係数K2を乗じることにより、目標電流Ioに対する補正係数Kiを求め(S220)、この補正係数Kiとバッテリ電圧+Bの基準電圧Voからのずれ(Vo−VAD)とから、目標電流Ioの補正量△Iを求め(S230)、この電流補正量△Iにて目標電流Ioを補正 (S240)した後、その補正後の目標電流Ioと、EEPROM4に格納された補正データ(ゲインa及びオフセット値b)とを用いて、制御信号のデューティ比DUTYを演算する(S250)ようにしてもよい。尚、図3において、S210は、図2に示したS110と同様、EEPROM4から補正データを読み出す処理を表し、S260は、図2に示したS160と同様、設定されたデューティ比DUTYに従い制御信号を出力する処理を表す。
【0062】
また上記実施例では、S120にて、制御信号のデューティ比DUTYを演算するに当たって、補正データとしてのゲインa及びオフセット値bと目標電流Ioとをパラメータとする演算式「DUTY=(Io−b)/a」を用いるものとして説明したが、例えば、「1/a」をゲインα、「b/a」をオフセット値βとする補正データを、EEPROM4に記憶しておくようにしてもよい。そして、このようにすれば、S120では、演算式「DUTY=Io×α−β」を用いて、乗算と減算の処理だけでデューティ比DUTYを求めることができ、CPU2では割算処理を行う必要がないので、CPU2での処理負荷を低減できる。
【0063】
尚、このようにした場合、補正係数Kd(若しくはKi)を求めるのに使用されるオフセット値βは「b/a」となるが、このオフセット値βは、電流−DUTY特性を表す計算式におけるオフセット値bに比例するので、このオフセット値βを用いて、補正係数Kd(若しくはKi)を求めるようにしても、上記実施例と同様に、バッテリ電圧+Bの変動に伴い生じるソレノイド電流Iの制御誤差を低減することができる。
【0064】
また、次に、上記実施例では、図4に示した従来装置と同様、電流検出回路の一つとして、差動増幅回路(オペアンプOP1)からの出力を更に増幅する非反転増幅回路(オペアンプOP2)を設けるようにしているが、このオペアンプOP2からなる非反転増幅回路は、前段の差動増幅回路を構成するオペアンプOP1の動作入力電圧規格から、差動増幅回路のゲインを余り大きくできないことにより設けたものであり、差動増幅回路だけで所望レベルの検出電圧VOが得られるのであれば、特に設ける必要はない。
【0065】
また、更に、上記実施例では、補正データ設定時のバッテリ電圧+Bについては、基準電圧Voとして、予めCPU2内に格納されているものとして説明したが、EEPROM4内に、補正データ(ゲインa及びオフセット値b)と共に、補正データ設定時のバッテリ電圧+Bを格納しておき、CPU2側で、S110又はS210の処理実行時に、EEPROM4から補正データ(ゲインa及びオフセット値b)と一緒に、補正データ設定時のバッテリ電圧+Bを読み込み、これを基準電圧Voとして、制御信号のデューティ比又は目標電流を補正するようにしてもよい。そして、このようにすれば、補正データ設定時のバッテリ電圧+Bが設計時の値からずれていたとしても、バッテリ電圧+Bの補正データ設定時からの変化量を正確に求めることができ、バッテリ電圧+Bの変動に伴い生じるソレノイド電流Iの制御誤差を、より良好に低減することが可能となる。
【0066】
また、既述したように、バッテリ電圧+Bの変動に起因した負荷電流の制御誤差は、通電制御用スイッチング素子であるNPNトランジスタT3のOFF時間が長くなるほど、大きくなるので、前述のS130又はS220にて、EEPROM4に格納されたオフセット値bから補正係数Kd又はKiを求める際に使用する係数K1又はK2を、補正前のデューティ比DUTY若しくは目標電流Ioに応じて、これら各値が小さいほど大きくなるように設定するようにしてもよい。
【図面の簡単な説明】
【図1】 実施例の誘導性負荷駆動装置全体の構成を表す構成図である。
【図2】 マイクロコンピュータ(CPU)にて実行される制御信号出力処理を表すフローチャートである。
【図3】 図2の制御信号出力処理に対する変形例を表すフローチャートである。
【図4】 従来の誘導性負荷駆動装置の構成を表す構成図である。
【図5】 従来装置において抵抗R2の抵抗値を調整することによって生じる各部の信号波形の変化を説明するタイムチャートである。
【図6】 従来の制御誤差低減方法である「R2可変調整」及び「EEPROM調整」を説明する説明図である。
【図7】 電源電圧の変動に伴い生じる制御誤差及びその制御誤差とオフセット値との関係を表す説明図である。
【符号の説明】
2…CPU(マイクロコンピュータ)、4…EEPROM(補正データ記憶媒体)、6…A/D変換器、CMP1…コンパレータ、OP1…オペアンプ(差動増幅回路)、OP2…オペアンプ(非反転増幅回路)、T1,T2…PNPトランジスタ、T3…NPNトランジスタ、LO…リニアソレノイド(誘導性負荷)。
Claims (3)
- 誘導性負荷に流す目標電流に対応したデューティ比の制御信号を発生するマイクロコンピュータと、
該マイクロコンピュータからの制御信号を、前記目標電流に対応した指令電圧に変換する電圧変換回路と、
前記誘導性負荷に流れる実電流を検出し、該実電流に対応した検出電圧を発生する電流検出回路と、
前記電圧変換回路からの指令電圧と前記電流検出回路からの検出電圧とを大小比較し、該比較結果に従い前記誘導性負荷への通電・非通電を切り換えることにより、前記誘導性負荷に流れる負荷電流を前記目標電流に制御する制御回路と、前記各回路の特性誤差に起因した前記負荷電流の制御誤差を補正する補正データとして、前記制御信号のデューティ比と前記負荷電流との関係を表すゲイン及びオフセット値が予め格納された補正データ記憶媒体と、
を備え、前記マイクロコンピュータが、前記目標電流と前記補正データとに基づき前記制御信号のデューティ比を設定するように構成された誘導性負荷駆動装置において、
更に、前記誘導性負荷への通電経路に電源供給を行う直流電源の電源電圧を検出して前記マイクロコンピュータに入力する電源電圧検出回路を設け、
前記マイクロコンピュータでは、
前記電源電圧検出回路にて検出された電源電圧の前記補正データ設定時からのずれに起因した前記負荷電流の制御誤差を補正するために、
前記補正データ記憶媒体に格納されたオフセット値に予め設定された係数を乗じることにより補正係数を求め、該補正係数と前記電源電圧のずれに基づき前記目標電流又は前記デューティ比の補正量を求め、該補正量に基づき前記目標電流又は前記デューティ比を補正することを特徴とする誘導性負荷駆動装置。 - 前記補正データ記憶媒体には、前記補正データとして、前記ゲイン及びオフセット値に加えて、該ゲイン及びオフセット値の設定時に用いた前記直流電源の電源電圧が格納され、
前記マイクロコンピュータは、前記補正データ記憶媒体から前記直流電源の電源電圧を読み出し、該電源電圧と前記電源電圧検出回路から入力された電源電圧との差に、前記オフセット値から求めた補正係数を乗じることにより、前記目標電流又は前記デューティ比の補正量を求めることを特徴とする請求項1記載の誘導性負荷駆動装置。 - 前記マイクロコンピュータは、前記補正係数を求める際に前記オフセット値に乗じる係数を、前記目標電流又は前記デューティ比に応じて、目標電流又はデューティ比が小さい程大きくなるように補正することを特徴とする請求項1又は請求項2記載の誘導性負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34486599A JP4075257B2 (ja) | 1999-12-03 | 1999-12-03 | 誘導性負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34486599A JP4075257B2 (ja) | 1999-12-03 | 1999-12-03 | 誘導性負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160749A JP2001160749A (ja) | 2001-06-12 |
JP4075257B2 true JP4075257B2 (ja) | 2008-04-16 |
Family
ID=18372598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34486599A Expired - Lifetime JP4075257B2 (ja) | 1999-12-03 | 1999-12-03 | 誘導性負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4075257B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5212799B2 (ja) * | 2008-06-06 | 2013-06-19 | 富士電機株式会社 | 誘導性負荷の制御装置、制御方法、および制御プログラム |
JP5099059B2 (ja) * | 2009-03-25 | 2012-12-12 | 株式会社デンソー | 誘導性負荷駆動装置 |
JP5359476B2 (ja) * | 2009-04-06 | 2013-12-04 | トヨタ自動車株式会社 | ソレノイド制御装置 |
JP5974990B2 (ja) * | 2013-06-28 | 2016-08-23 | トヨタ自動車株式会社 | ソレノイド制御装置 |
KR102062927B1 (ko) * | 2013-10-30 | 2020-01-06 | 현대모비스 주식회사 | 마그네틱 전류센서 제어방법 |
US11271416B2 (en) * | 2019-11-20 | 2022-03-08 | Semiconductor Components Industries, Llc | Methods and apparatus for a battery |
-
1999
- 1999-12-03 JP JP34486599A patent/JP4075257B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001160749A (ja) | 2001-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100532168B1 (ko) | 오프셋의자동보정회로를구비하는전류검출회로 | |
US6198315B1 (en) | Current detection circuit | |
CN100334664C (zh) | 螺线管驱动电路 | |
JP4075257B2 (ja) | 誘導性負荷駆動装置 | |
JP4091163B2 (ja) | 信号入力装置,制御装置及び誘導性負荷の電流制御装置 | |
JP2001141757A (ja) | ホール素子を用いたセンサ装置 | |
JPH0826911B2 (ja) | 自動車用電磁クラツチ電流制御装置 | |
JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
JP4249081B2 (ja) | 測定装置及び測定装置の温度補償方法 | |
JP3539199B2 (ja) | 制御装置の補正データ生成方法及び装置 | |
JP4001685B2 (ja) | 負荷断線検出装置 | |
JP4508081B2 (ja) | 出力回路およびそれに用いられる定電流源回路 | |
US9112443B2 (en) | Current controlled actuator driver with improved accuracy at low current | |
JPH0580843B2 (ja) | ||
JPS6046846B2 (ja) | 直流増幅器のゼロ点補償回路 | |
JP4353999B1 (ja) | ガスセンサ装置 | |
JP2000018081A (ja) | 電流制御駆動装置 | |
JP3001692B2 (ja) | 電圧検出回路 | |
JP4140377B2 (ja) | 直流定電圧電源回路 | |
JP3060585B2 (ja) | パルス幅変調回路 | |
JPH11327602A (ja) | 誘導性負荷の駆動装置 | |
KR930011170B1 (ko) | 온도 측정방법 및 회로 | |
JP2876844B2 (ja) | Icテスタ用ドライバの出力電圧補正回路 | |
KR20090106862A (ko) | 모터 구동 제어 장치 및 방법 | |
JP2005237049A (ja) | 界磁電流補正制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4075257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |