JP4478077B2 - 液晶表示装置の製造方法及び液晶表示装置 - Google Patents

液晶表示装置の製造方法及び液晶表示装置 Download PDF

Info

Publication number
JP4478077B2
JP4478077B2 JP2005192296A JP2005192296A JP4478077B2 JP 4478077 B2 JP4478077 B2 JP 4478077B2 JP 2005192296 A JP2005192296 A JP 2005192296A JP 2005192296 A JP2005192296 A JP 2005192296A JP 4478077 B2 JP4478077 B2 JP 4478077B2
Authority
JP
Japan
Prior art keywords
layer
gate
forming
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005192296A
Other languages
English (en)
Other versions
JP2006018295A (ja
Inventor
ジョン−チン・パク
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050010589A external-priority patent/KR101100674B1/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006018295A publication Critical patent/JP2006018295A/ja
Application granted granted Critical
Publication of JP4478077B2 publication Critical patent/JP4478077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置に係り、特に、カラーフィルターオン薄膜トランジスタ（ＣＯＴ：color filter on TFT）構造の液晶表示装置用アレイ基板の製造方法に関する。
一般的に、液晶表示装置は、液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わり、変わった液晶の配列方向によって光が透過する特性も変わる。
液晶表示装置は、電界生成電極がそれぞれ形成されている両基板を両電極が形成されている面が向かい合うように配置し、両基板間に液晶物質を注入した後に、両電極に電圧を印加して生成される電界により前記液晶分子を動かすようにすることによって、これにより変わる光の透過率により画像を表現する装置である。
図１は、従来による液晶表示装置を概略的に示した図面である。
図示したように、一般的なカラー液晶表示装置１１は、赤、緑、青のカラーフィルターを含むカラーフィルター層８と、カラーフィルター層８のカラーフィルター間に形成されたブラックマトリックス６と、前記カラーフィルター層８とブラックマトリックス６を覆う共通電極１８が形成された上部基板５と、画素領域Ｐが定義されて画素領域には画素電極１７とスイッチング素子Ｔが形成され、画素領域Ｐの周辺でアレイ配線が形成された下部基板２２とを含み、上部基板５と下部基板２２との間には液晶１４が充填されている。
前記下部基板２２は、アレイ基板ともいい、スイッチング素子である薄膜トランジスタＴがマトリックス状に位置して、このような複数の薄膜トランジスタＴを交差してゲート配線１３とデータ配線１５が形成される。
ここで、前記画素領域Ｐは、前記ゲート配線１３とデータ配線１５とが交差して定義される領域であり、前記画素領域Ｐ上には前述したように透明な画素電極１７が形成される。
前記画素電極１７は、インジウム−スズ−オキサイド（indium tin oxide：ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
前記画素電極１７と並列に連結されたストレージキャパシターＣＳＴがゲート配線１３の上部に構成され、ストレージキャパシターＣＳＴの第１電極でゲート配線１３の一部を使用し、第２電極でソース及びドレイン電極と同一層同一物質で形成されたアイランド状の金属パターン３０を使用する。
ここで、前記金属パターン３０は、画素電極１７と接触して画素電極の信号を受けるように形成される。
ところが、前述したように、上部カラーフィルター基板５と下部アレイ基板２２とを合着して液晶パネルを製作する場合には、カラーフィルター基板５とアレイ基板２２との合着誤差による光漏れ不良などが発生する確率が非常に高い。
これに対して、以下、図２を参照しながら説明する。
図２は図１のＩＩ−ＩＩを切断して図示した液晶表示装置の断面図である。
図示したように、第１基板２２は、スイッチング領域Ｓを含む画素領域Ｐとストレージ領域ＳＴで定義される。
前記スイッチング領域Ｓには、ゲート電極３２とアクティブ層３４とソース電極３６とドレイン電極３８で構成された薄膜トランジスタＴが形成されて、前記画素領域Ｐには透明な画素電極１７が形成される。
前記ストレージ領域ＳＴには、ゲート配線１３を第１電極にし、前記ゲート配線１３の上部にアイランド状に形成されて前記画素電極１７と接触する金属パターン３０を第２電極にするストレージキャパシターＣＳＴが構成される。
ここで、前記ストレージキャパシターＣＳＴは、多様な構造及び形態で構成することができる。
前記第１基板２２と液晶層１４を間に置いて離隔された第２基板５の対向面には、前記薄膜トランジスタＴとゲート配線及びデータ配線１３、１５に対応してブラックマトリックス６が形成されて、前記画素領域Ｐに対応する面にはカラーフィルター８ａ、８ｂ、８ｃが形成される。
前記カラーフィルター８ａ、８ｂ、８ｃとブラックマトリックス６が形成された基板５の全面には透明な共通電極１８が形成される。
一般的に、前述した第１基板２２と第２基板５は別途に製作されてそれぞれの製作が完了すると合着する工程が進められる。
ここで、合着誤差が発生するようになれば、前記ブラックマトリックス６の位置が最初に設計された位置から外れるようになり、これにより、前記薄膜トランジスタＴには光が入り漏れ電流が発生するようになり、前記ゲート及びデータ配線１３、１５に対応する領域、すなわち、データ配線１５と画素電極１７の離隔された領域Ａと前記ゲート配線１３と前記画素電極１７間の離隔された領域Ｃで光漏れ現象が発生する問題がある。
したがって、従来は、このような問題を解決するために、合着工程時の誤差を勘案して設計時合着マージン（align margin）をさらに設けて設計するようになる。
すなわち、前記ブラックマトリックス６のサイズをさらに大きく設計することである。
このようにすれば、合着誤差が発生しても上述した不良が発生しない。
しかし、輝度及び開口率が減少される問題がある。
したがって、これを解決するための方法で前記カラーフィルターを薄膜トランジスタアレイ配線の上部に形成するＣＯＴ構造の液晶表示装置が提案された。
図３は、従来によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を示した拡大平面図である。
図示したように、基板５０上に一方向に延長されて相互に平行するように離隔された複数のゲート配線５２と、前記ゲート配線５２と垂直に交差して画素領域Ｐを定義して相互に平行するように離隔された複数のデータ配線６８を形成する。
前記ゲート配線５２の一端にはゲートパッド５６及びここに接触する透明なゲートパッド端子９４が形成されて、前記データ配線６８の一端にはデータパッド及びここに接触する透明なデータパッド端子７０、９６が形成される。
前記ゲート配線５２とデータ配線６８の交差地点毎にゲート電極５４と半導体層６０とソース電極６４とドレイン電極６６を含む薄膜トランジスタＴが形成される。
ここで、前記半導体層６０から前記データ配線６８の下部に半導体層６０の延長部６２を形成することができ、これは前記データ配線６８の付着特性を改善するための用途である。
前記ゲート配線５２とデータ配線６８が交差して定義される画素領域Ｐ毎にカラーフィルター７８ａ、７８ｂ、７８ｃが形成されて、前記薄膜トランジスタＴに対応してブラックマトリックス７６が形成される。
場合によっては、図示したように、前記ブラックマトリックス７６は前記ゲート配線５２とデータ配線６８に対応しても形成される。
前記画素領域Ｐに対応するカラーフィルター７８ａ、７８ｂ、７８ｃの上部には前記ドレイン電極６６と接触する画素電極９２が形成される。
前述した構成は、前記カラーフィルター７８ａ、７８ｂ、７８ｃとブラックマトリックス７６を上部基板（図示せず）ではない下部アレイ基板に形成することによって、前述した合着マージンなどを考慮しなくても良いので、合着マージンだけの領域を開口領域に拡大して用いることができる長所がある。
前記ゲート配線５２の一部上部にはストレージキャパシターＣＳＴが構成されるが、前記ストレージキャパシターＣＳＴは第１電極をゲート配線５２にし、前記ゲート配線５２の一部上部にアイランド状で形成されて前記画素電極９２と接触した金属パターン７２を第２電極にする。
ここで、前記ストレージキャパシターＣＳＴの構成及び位置は多様に変形することができる。
以下、工程断面図を参照して前述した従来によるＣＯＴ構造液晶表示装置用アレイ基板を形成する方法を説明する。
図４Ａと図４Ｂ及び図４Ｃは、従来の第１マスク工程と第２マスク工程を示した図面であって、それぞれ図３のＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線に沿って切断した面に対応する断面図である。
基板５０上にスイッチング領域Ｓを含む画素領域Ｐと、画素領域Ｐの一側にストレージ領域ＳＴと、ゲートパッド領域ＧＰと、データパッド領域ＤＰを定義する。
前記複数の領域Ｓ、Ｐ、ＳＴ、ＧＰ、ＤＰが定義された基板５０上にアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）等を含む金属物質を蒸着してパターニングして、ゲート電極５４とゲート配線５２を形成する。ゲート電極５４は前記スイッチング領域Ｓに対応して、ゲート配線５２の一部は前記ストレージ領域ＳＴに対応する。ゲート配線５２は一端にゲートパッド５６を含むが、ゲートパッド５６はゲートパッド領域ＧＰに対応する。
前記ゲート電極５４とゲート配線５２が形成された基板５０の全面に窒化シリコーン（ＳｉＮＸ）と酸化シリコーン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着してゲート絶縁膜５８を形成する。
前記ゲート絶縁膜５８の上部に純粋な非晶質シリコーン層と不純物が含まれた非晶質シリコーン層を積層して第２マスク工程でパターニングして、前記ゲート電極５４に対応するゲート絶縁膜５８の上部にアクティブ層６０ａとオーミックコンタクト層６０ｂで構成された半導体層６０と前記半導体層６０で垂直するように延長された延長部６２を形成する。
ここで、前記延長部６２は形成しないこともある。
図５Ａと図５Ｂ及び図５Ｃは、第３マスク工程を示した図面であって、それぞれ図３のＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線に沿って切断した面に対応する断面図である。
前記アクティブ層６０ａとオーミックコンタクト層６０ｂが形成された基板５０の全面に前述した導電性金属グループのうちから選択された一つまたはそれ以上を蒸着して第３マスク工程でパターニングして、前記オーミックコンタクト層６０ｂの上部で相互に離隔されたソース電極６４とドレイン電極６６を形成して、前記ソース電極６４から前記データパッド領域ＤＰに延長形成されて一端にデータパッド７０を含むデータ配線６８が形成される。
同時に、前記ストレージ領域ＳＴに対応するゲート配線５２の上部にアイランド状の金属パターン７２を形成する。
続いて、前記ソース及びドレイン電極６４、６６をエッチングマスクにして露出したオーミックコンタクト層６０ｂを除去して下部のアクティブ層６０ａを露出する工程を行う。
図６Ａと図６Ｂ及び図６Ｃは、第４マスク工程と第５マスク工程を示した図面であって、それぞれ図３のＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線に沿って切断した面に対応する断面図である。
前記ソース及びドレイン電極６４、６６とデータ配線６８が形成された基板５０の全面に窒化シリコーン（ＳｉＮＸ）と酸化シリコーン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して保護膜７４を形成する。
前記保護膜７４が形成された基板５０の全面にブラック樹脂を塗布した後第４マスク工程でパターニングして、前記ソース及びドレイン電極６４、６６と露出したアクティブ層６０ａに対応してブラックマトリックス７６を形成する。
場合によって、前記ブラックマトリックス７６は前記ゲート配線５２とデータ配線６８に対応してさらに形成することができる。
次に、カラー樹脂を塗布して第５マスク工程を介してパターニングして、カラーフィルター層、例えば、緑色カラーフィルター７８ｂを画素領域Ｐの保護膜７４上部に形成する
図７Ａと図７Ｂ及び図７Ｃは、第６マスク工程を示した図面であって、それぞれ図３のＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線に沿って切断した面に対応する断面図である。
次に、前記カラーフィルター７８ｂが形成された基板５０の全面にベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含む平坦化膜８０を形成して第６マスク工程でパターニングして、前記ドレイン電極６６を露出するドレインコンタクトホール８２と、前記金属パターン７２を露出するストレージコンタクトホール８４と、前記ゲートパッド５６を露出するゲートパッドコンタクトホール８６と、前記データパッド７０を露出するデータパッドコンタクトホール８８を形成する。
図８Ａと図８Ｂ及び図８Ｃは、第７マスク工程を示した図面であって、それぞれ図３のＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線に沿って切断した面に対応する断面図である。
図示したように、前記平坦化膜８０が形成された基板５０の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングして、前記ドレイン電極６６と前記金属パターン７２に同時に接触しながら前記画素領域Ｐに位置した画素電極９２と、前記ゲートパッド５６と接触するゲートパッド端子９４と前記データパッド７０と接触するデータパッド端子９６が形成される。
前述したような７マスク工程を介して従来によるＣＯＴ構造の液晶表示装置用アレイ基板を製作することができる。
前述した工程は、前記ブラックマトリックスと前記カラーフィルターを形成するための２マスク工程を除外すれば、画素電極を含むアレイ配線及び電極を形成するために５マスク工程を行っている。
一般的に、液晶パネルを製作するにおいて工程数が多ければ工程時間が遅れ工程費用の高くなる問題がある同時に不良確率が大きくなり、製品の収率が低下する問題が発生する。
本発明は前述した問題を解決するための目的で提案されたもので、カラーフィルターをアレイ基板に形成したＣＯＴ構造の液晶表示装置を製作する際、工程を単純化する方法を提案する。
前述した目的を達成するための本発明による液晶表示装置の製造方法は、基板上に第１マスク工程でゲート配線とゲート電極を形成する段階と、前記ゲート配線とゲート電極を含む基板の全面にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上部に単一マスクを利用した第２マスク工程で、アクティブ層とオーミックコンタクト層、ソース電極、ドレイン電極、そして前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、前記ソース及びドレイン電極とデータ配線を含む基板全面に第１保護膜を形成する段階と、前記アクティブ層上部の第１保護膜上に第３マスク工程で、ブラックマトリックスを形成する段階と、前記画素領域の前記第１保護膜上部に第４マスク工程で、カラーフィルター層を形成する段階と、前記カラーフィルター及びブラックマトリックスが形成された基板の全面に第２保護膜を形成する段階と、第５マスク工程で、前記画素領域及び前記ドレイン電極の一部に対応する第２保護膜を露出する感光パターンを形成する段階と、前記感光パターンをマスクとして前記露出した第２保護膜を除去して、前記第２保護膜に接触する第１保護膜部分を除去して前記ドレイン電極の一部を露出する段階と、前記ドレイン電極の露出した部分を含み、前記感光パターンが形成された基板全面に透明導電層を形成する段階と、前記感光パターンと前記感光パターン上部の透明導電層を除去して、前記画素領域内に前記ドレイン電極の露出した部分と接触する画素電極を形成する段階を含む。
また、本発明による液晶表示装置は、基板と、前記基板上に形成されたゲート配線とゲート電極と、前記ゲート配線とゲート電極上部のゲート絶縁膜と、前記ゲート電極上部のゲート絶縁膜上に形成されたアクティブ層と、前記アクティブ層上部のオーミックコンタクト層と、前記オーミックコンタクト層上部に形成されたソース電極とドレイン電極、そして前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ソース及びドレイン電極とデータ配線上部の第１保護膜と、前記アクティブ層上部の前記第１保護膜上に形成されたブラックマトリックスと、前記画素領域の第１保護膜上に形成されたカラーフィルター層と、前記ブラックマトリックス及びカラーフィルター層上部に形成されて、前記画素領域のカラーフィルター層を露出する第２保護膜と、前記第２保護膜と水平に重畳することなく前記第２保護膜と同じ層上に位置し、前記画素領域の露出したカラーフィルター層上部に形成されて、前記ドレイン電極と連結された画素電極を含む。
したがって、本発明によるＣＯＴ構造液晶表示装置用アレイ基板は、第一に、ＣＯＴ構造であるのでブラックマトリックスを上部基板に構成する時の合着マージンを開口領域で用いることができるので開口率改善及びこれによる輝度が改善される効果がある。
第二に、薄膜トランジスタアレイ部を減少させた工程を介して製作することによって、工程単純化を介した工程時間の短縮及び固定費用を低めることができると同時に工程中発生する不良確率を低めることができ、製品の収率を改善することができる効果がある。
以下、添付した図面を参照して、本発明による望ましい実施の形態を説明する。
−−第１の実施の形態−−
本発明の特徴は、カラーフィルター及びブラックマトリックスを含むアレイ基板の構成で、前記ブラックマトリックス及びカラーフィルターを除外したアレイ基板の構成を３マスク工程で製作することを特徴とする。
以下、工程断面図を参照して本発明によるＣＯＴ構造の液晶表示装置用アレイ基板の製造工程を説明する。
図９Ａ、図９Ｂ及び図９Ｃは、本発明の第１マスク工程を示した図面であって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
図示したように、基板１００上にスイッチング領域Ｓを含む画素領域Ｐを定義して、ゲートパッド領域ＧＰとデータパッド領域ＤＰと、前記画素領域Ｐの一部に対応するストレージ領域ＳＴを定義する。
前記複数の領域Ｓ、ＳＴ、Ｐ、ＧＰ、ＤＰが定義された基板１００上に、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）等を含む導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着して第１マスク工程によりパターニングして、ゲート電極１０４とゲート配線１０２を形成する。ゲート電極１０４は、前記画素領域Ｐのスイッチング領域Ｓに位置して、ゲート配線１０２の一部は、前記ストレージ領域ＳＴに対応する。ゲート配線１０２は、前記ゲート電極１０４と連結されて、一端にゲートパッド１０６を含むが、ゲートパッド１０６はゲートパッド領域ＧＰに位置する。
図１０Ａ、図１０Ｂ、図１０Ｃないし図１４Ａ、図１４Ｂ、図１４Ｃは、第２マスク工程を工程順序に従って示した図面であって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
まず、図１０Ａ、図１０Ｂ及び図１０Ｃに示したように、前記ゲートパッド及びゲート配線１０６、１０２とゲート電極１０４が形成された基板１００の全面に、窒化シリコーン（ＳｉＮＸ）と酸化シリコーン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着してゲート絶縁膜１０８を形成する。
続いて、前記ゲート絶縁膜１０８が形成された基板１００の全面に、純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）と不純物非晶質シリコーン（ｎ＋またはｐ＋またはａ−Ｓｉ：Ｈ）を順次蒸着して、純粋非晶質シリコーン層１１０と不純物非晶質シリコーン層１１２を形成して、前記不純物非晶質シリコーン層１１２の上部に前述した導電性金属を蒸着して導電性金属層１１４を形成する。
次に、前記導電性金属層１１４が形成された基板１００の全面に、フォトレジストを塗布して感光層１１６を形成する。
前記感光層１１６の離隔された上部に遮断部Ａ２と透過部Ａ１と半透過部Ａ３で構成されたマスクＭを位置させる。
ここで、前記マスクＭの遮断部Ａ２は、スイッチング領域Ｓとストレージ領域ＳＴとデータパッド領域ＤＰに対応するようにし、前記半透過部Ａ３は、前記スイッチング領域Ｓのうち前記ゲート電極１０４の中心一部領域に位置するように構成する。それ以外の領域には、前記透過部Ａ１が対応するようにする。
前記感光層１１６がポジティブ特性を有したと仮定した場合、前記マスクＭの透過部Ａ１に対応する感光層１１６は完全に露光されて、前記マスクＭの半透過部Ａ３に対応する感光層１１６は一部だけが露光される特性を有する。
前記マスクＭの上部に光を照射して下部の感光層１１６を露光して現像する工程を行う。
このようにすれば、図１１Ａ、図１１Ｂ及び図１１Ｃに示したように、前記スイッチング領域Ｓに対応して互いに異なる第１及び第２厚さを有する第１感光パターン１１８ａと、前記ストレージ領域ＳＴと、データパッド領域ＤＰに対応して第１感光パターン１１８ａの第１厚さと同様な厚さの第２感光パターン１１８ｂを形成する。第１感光パターン１１８ａの第１厚さは、図１０ＡのマスクＭの遮断部Ａ２に対応し、第２厚さは第１厚さより薄いし図１０ＡのマスクＭの透過部Ａ３に対応する。
ここで、前記データパッド領域ＤＰに形成された第２感光パターン１１８ｂは、前記第１感光パターン１１８ａと延長されて前記ゲート配線１０２とは垂直方向で延長されて形成された形状である。
次に、図１２Ａ、図１２Ｂ及び図１２Ｃに示したように、前記第１及び第２感光パターン１１８ａ、１１８ｂの周辺で露出した金属層１１４とその下部の不純物非晶質シリコーン層１１２と純粋非晶質シリコーン層１１０を除去する工程を行う。
このようにすれば、前記スイッチング領域Ｓに対応する第１感光パターン１１８ａの下部にはパターニングされたソースドレインパターン１１９が形成され、前記ストレージ領域ＳＴに対応する第２感光パターン１１８ｂの下部にはアイランド状の金属パターン１２０が形成され、前記データパッド領域ＤＰに対応する第２感光パターン１１８ｂの下部には前記ソースドレインパターン１１９と連結されて一方向に延長されて一端にデータパッド１２２を含むデータ配線（図示せず）が形成される。
そして、ソースドレインパターン１１９と金属パターン１２０及びデータパッド１２２下部にはパターニングされた不純物非晶質シリコーン層１１２と純粋非晶質シリコーン層１１０が残るようになる。
図１３Ａ、図１３Ｂ及び図１３Ｃは、前記第１及び第２感光パターン１１８ａ、１１８ｂを灰化（ashing）する工程を示した図面である。
図示したように、前記第１感光パターン１１８ａの第２厚さを完全に除去することによって、下部のソースドレインパターン１１９を露出する工程を行う。ここで、第１感光パターン１１８ａの第１厚さ及び第２感光パターン１１８ｂも一部除去されて厚さが薄くなり、第１及び第２感光パターン１１８ａ、１１８ｂの縁も除去される。
したがって、前記ソースドレインパターン１１９はその周辺Ｆも一定領域露出して、前記金属パターン１２０とデータパッド１２２及びデータ配線（図示せず）の周辺Ｆも一定領域露出する形状になる。
図１４Ａ、図１４Ｂ及び図１４Ｃに示したように、露出したソースドレインパターンを除去して、その下部の不純物非晶質シリコーン層１１２を除去する工程を行う。
このようにすれば、前記ゲート電極１０４に対応して離隔されたソース電極（１２４）とドレイン電極１２６が形成される。
一方、ソース及びドレイン電極１２４、１２６とデータパッド１２２及び金属パターン１２０下部に第１半導体パターン１１１と第２半導体パターン１１３及び第３半導体パターン１１５がそれぞれ形成される。半導体パターン１１１、１１３、１１５のそれぞれは不純物非晶質シリコーン層１１２と純粋非晶質シリコーン層１１０を含む。
ここで、前記ソース及びドレイン電極１２４、１２６の下部に形成された第１半導体パターン１１１の純粋非晶質シリコーン層をアクティブ層１１１ａといい、不純物非晶質シリコーン層をオーミックコンタクト層１１１ｂという。不純物非晶質シリコーン層と純粋非晶質シリコーン層を含んで、第１及び第２半導体パターン１１１、１１３と連結されるまた他の半導体パターンがデータ配線下部にさらに形成されることもできる。
次に、前記ソース及びドレイン電極１２４、１２６と、金属パターン１２０と、データパッド１２２及びデータ配線（図示せず）の上部に位置した第１及び第２感光パターン１１８ａ、１１８ｂを除去する工程を行う。
前述したような工程を介して本発明による第２マスク工程を完了する。
図１５Ａ、図１５Ｂ及び図１５Ｃは、本発明の第３マスク工程を示した図面であって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
図１５Ａ、図１５Ｂ及び図１５Ｃに示したように、前記ソース及びドレイン電極１２４、１２６とデータパッド１２２及びデータ配線（図示せず）が形成された基板１００の全面に、窒化シリコーン（ＳｉＮＸ）と酸化シリコーン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１保護膜１２８を形成する。前記第１保護膜１２８が形成された基板１００の全面に、ブラック樹脂を塗布した後、第３マスク工程でパターニングして前記スイッチング領域Ｓに対応してブラックマトリックス１２９を形成する。
次に、図１６Ａ、図１６Ｂ及び図１６Ｃは、本発明の第４マスク工程を示した図面であって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
図１６Ａ、図１６Ｂ及び図１６Ｃに示したように、第１保護膜１２８上部にカラー樹脂を塗布して第４マスク工程でパターニングして前記画素領域Ｐに対応するカラーフィルター層、例えば緑色カラーフィルター１３０を形成する。
前記カラーフィルター層は、赤、緑、青色カラーフィルターを含み、複数の画素領域に対応して赤色（ＲＥＤ）と緑色（ＧＲＥＥＮ）及び青色（ＢＬＵＥ）のカラーフィルターを順次形成するのが一般的である。ここで、赤色及び青色カラーフィルターは、緑色カラーフィルター１３０と同一な方法で形成される。
前記ブラックマトリックス１２９とカラーフィルター１３０を形成する時は、前記ドレイン電極１２６の一部と前記金属パターン１２０の一部に対応する部分の第１保護膜１２８が露出するようにする。ゲートパッド１０６及びデータパッド１２２上部にはカラーフィルターを形成しない。
次に、図１７Ａ、図１７Ｂ、図１７Ｃないし図２１Ａ、図２１Ｂ、図２１Ｃは、本発明の第５マスク工程を示した図面であって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
図１７Ａ、図１７Ｂ及び図１７Ｃに示したように、前記ブラックマトリックス１２９とカラーフィルター１３０が形成された基板１００の全面に、前述した絶縁物質を蒸着して第２保護膜１３２を形成する。
図１８Ａ、図１８Ｂ及び図１８Ｃに示したように、前記第２保護膜１３２が形成された基板１００の全面に、フォトレジストを塗布した後、第５マスク工程でパターニングして、画素領域Ｐと前記ドレイン電極１２６の一部、前記金属パターン１２０の一部、前記データパッド１２２及びゲートパッド１０６に対応する第２保護膜１３２が露出されるように感光パターン１３４を形成する。
次に、図１９Ａ、図１９Ｂ及び図１９Ｃに示したように、前記スイッチング領域Ｓとストレージ領域ＳＴに対応して、前記感光パターン１３４の間で露出した第２保護膜１３２とその下部の第１保護膜１２８を除去してドレインコンタクトホール１３６とストレージコンタクトホール１３８を形成し、前記ゲートパッド領域ＧＰに対応して第２保護膜１３２とその下部の第１保護膜１２８とゲート絶縁膜１０８を除去してゲートパッドコンタクトホール１４０を形成し、前記データパッド領域ＤＰに対応して第２保護膜１３２とその下部の第１保護膜１２８を除去してデータパッドコンタクトホール１４２を形成する。
図２０Ａ、図２０Ｂ及び図２０Ｃに示したように、前記感光パターン１３４が形成された基板１００の全面に、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属グループのうちから選択された一つを蒸着して透明な金属層１４６を形成する。
次に、図２１Ａ、図２１Ｂ及び図２１Ｃに示したように、前記感光パターン（図２０Ａ、図２０Ｂ、図２０Ｃの１３４）を除去する工程を行い、前記ドレイン電極１２６と金属パターン１２０に同時に接触しながら前記画素領域Ｐに位置する画素電極１４８を形成する。
同時に、前記ゲートパッド１０６と接触するアイランド状のゲートパッド端子１５０、そして前記データパッド１２２と接触するアイランド状のデータパッド端子１５２を形成する。
前述したような工程を介して本発明によるＣＯＴ構造の液晶表示装置用アレイ基板を製作することができ、前述したアレイ基板に透明な共通電極を形成した第２基板を合着する工程を介してＣＯＴ構造の液晶表示装置を製作することができる。
前述した本発明によるＣＯＴ構造の液晶表示装置用アレイ基板は、総５マスク工程で製作され、従来に比べて製造工程が減少し費用及び時間を減らすことができる。
一方、柱状のスペーサーを本発明のアレイ基板上部にさらに形成することができる。
図２２Ａ、図２２Ｂ及び図２２Ｃは、本発明による柱状のスペーサーを含むアレイ基板を示したものであって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。
図示したように、絶縁基板２００上にスイッチング領域Ｓを含む画素領域Ｐと、ストレージ領域ＳＴ、ゲートパッド領域ＧＰ及びデータパッド領域ＤＰが定義される。
ゲート配線２０２とゲート電極２０４及びゲートパッド２０６が基板２００上に形成される。ゲート電極２０４はスイッチング領域Ｓに位置し、ゲート配線２０２の一部はストレージ領域ＳＴに位置し、ゲートパッド２０６はゲートパッド領域ＧＰに位置する。図示しなかったが、ゲート電極２０４はゲート配線２０２に連結し、ゲートパッド２０６はゲート配線２０２の一端に位置する。
ゲート絶縁膜２０８はゲート配線２０２とゲート電極２０４及びゲートパッド２０６上部に形成される。
第１、第２、第３半導体パターン２１１、２１３、２１５はゲート絶縁膜２０８上部のスイッチング領域Ｓ、データパッド領域ＤＰ及びストレージ領域ＳＴにそれぞれ形成される。半導体パターン２１１、２１３、２１５のそれぞれは純粋非晶質シリコーン層２１０と不純物非晶質シリコーン層２１２を含む。第１半導体パターン２１１の純粋非晶質シリコーン層はアクティブ層２１１ａになって、第１半導体パターン２１１の不純物非晶質シリコーン層はオーミックコンタクト層２１１ｂになる。
ソース電極２２４とドレイン電極２２６は第１半導体パターン２１１上部に形成され、データパッド２２２は第２半導体パターン２１３上部に形成され、金属パターン２２０は第３半導体パターン２１５上部に形成される。図示しなかったが、データ配線はソース及びドレイン電極２２４、２２６とデータパッド２２２及び金属パターン２２０と同じ層上に形成される。データ配線はゲート配線２０２と交差してソース電極２２４に連結し、データパッド２２２はデータ配線の一端に位置する。金属パターン２２０はゲート配線２０２と重なって、金属パターン２２０とゲート配線２０２を第１及び第２キャパシター電極にするストレージキャパシターが形成される。
ゲート電極２０４と第１半導体パターン２１１、ソース電極２２４及びドレイン電極２２６は薄膜トランジスタＴを形成する。
第１保護膜２２８はソース及びドレイン電極２２４、２２６、データパッド２２２及び金属パターン２２０上部に形成される。続いて、ブラックマトリックス２２９はスイッチング領域Ｓにある薄膜トランジスタＴ上部の第１保護膜２２８上に形成される。カラーフィルター層２３０はスイッチング領域Ｓを除外した画素領域Ｐの第１保護膜２２８上に形成される。カラーフィルター層２３０は赤、緑、青色カラーフィルターを含み、各カラーフィルターは画素領域Ｐに対応する。カラーフィルターはそれぞれの画素領域に順次形成される。
第２保護膜２３２はブラックマトリックス２２９とカラーフィルター層２３０上部に形成される。第２保護層２３２はスイッチング領域Ｓを除外した画素領域Ｐとストレージ領域ＳＴ、ゲートパッド領域ＧＰ及びデータパッド領域ＤＰを露出する。
画素電極２５０とゲートパッド端子２５４及びデータパッド端子２５６は第２保護膜２３２で露出した領域のブラックマトリックス２２９及びカラーフィルター層２３０上部に形成される。画素電極２５０とゲートパッド端子２５４及びデータパッド端子２５６は透明導電物質で形成される。画素電極２５０はドレイン電極２２６及び金属パターン２２０と接触し、ゲートパッド端子２５４はゲートパッド２０６と接触して、データパッド端子２５６はデータパッド２２２と接触する。
柱状のスペーサー２８０は画素電極２５０を含む基板２００上に形成される。スペーサー２８０はゲート配線２０２とデータ配線（図示せず）に対応する。スペーサー２８０は感光性や非感光性樹脂を基板２００全面に塗布してマスクを利用したフォトエッチング工程を介してパターニングして形成される。
第１遮断層２８２と第２遮断層２８４はゲートパッド２０６とデータパッド２２２上部にスペーサー２８０と同じ層でそれぞれ形成される。ゲートパッド２０６とデータパッド２２２がアルミニウム（Ａｌ）を含む金属物質で形成される時、スペーサー２８０をパターニングするためのエッチング液により、ゲートパッド２０６とゲートパッド端子２５４間またはデータパッド２２２とデータパッド端子２５６間にガルバニック現象が発生して、ゲートパッド２０６またはデータパッド２２２が除去することができる。したがって、このような問題を防止するために、第１遮断層２８２はゲートパッド２０６を覆っており、第２遮断層２８４はデータパッド２２２を覆う。
ゲートパッド端子２５４とデータパッド端子２５６に信号を印加するために、第１及び第２遮断層２８２、２８４は次の段階で除去される。
スペーサー２８０と第１及び第２遮断層２８２、２８４を除外した図２２Ａと図２２Ｂ及び図２２Ｃのアレイ基板は前述したのと同一な工程を介して製造されることができる。
図２３Ａ、図２３Ｂ及び図２３Ｃは、本発明の他の実施の形態によるアレイ基板を示したものであって、それぞれ画素領域と、ゲートパッド領域及びデータパッド領域に対応する断面図である。前記アレイ基板は画素電極と共通電極を含み、また柱状のスペーサーを含む。
図示したように、絶縁基板３００上にスイッチング領域Ｓを含む画素領域Ｐと、ストレージ領域ＳＴ、ゲートパッド領域ＧＰ及びデータパッド領域ＤＰが定義される。
ゲート配線３０２とゲート電極３０４及びゲートパッド３０６が基板３００上に形成される。ゲート電極３０４はスイッチング領域Ｓに位置して、ゲート配線３０２の一部はストレージ領域ＳＴに位置し、ゲートパッド３０６はゲートパッド領域ＧＰに位置する。図示しなかったが、ゲート電極３０４はゲート配線３０２に連結して、ゲートパッド３０６はゲート配線３０２の一端に位置する。
ゲート絶縁膜３０８がゲート配線３０２とゲート電極３０４及びゲートパッド３０６上部に形成される。
第１、第２、第３半導体パターン３１１、３１３、３１５はゲート絶縁膜３０８上部のスイッチング領域Ｓ、データパッド領域ＤＰ及びストレージ領域ＳＴにそれぞれ形成される。半導体パターン３１１、３１３、３１５のそれぞれは純粋非晶質シリコーン層３１０と不純物非晶質シリコーン層３１２を含む。第１半導体パターン３１１の純粋非晶質シリコーン層はアクティブ層３１１ａになって、第１半導体パターン３１１の不純物非晶質シリコーン層はオーミックコンタクト層３１１ｂになる。
ソース電極３２４とドレイン電極３２６は第１半導体パターン３１１上部に形成され、データパッド３２２は第２半導体パターン３１３上部に形成され、金属パターン３２０は第３半導体パターン３１５上部に形成される。図示しなかったが、データ配線はソース及びドレイン電極３２４、３２６とデータパッド３２２そして金属パターン３２０と同じ層上に形成される。データ配線はゲート配線３０２と交差してソース電極３２４に連結し、データパッド３２２はデータ配線の一端に位置する。金属パターン３２０はゲート配線３０２と重なって、金属パターン３２０とゲート配線３０２を第１及び第２キャパシター電極にするストレージキャパシターが形成される。
ゲート電極３０４と第１半導体パターン３１１、ソース電極３２４及びドレイン電極３２６は薄膜トランジスタを形成する。
第１保護膜３２８はソース及びドレイン電極３２４、３２６、データパッド３２２及び金属パターン３２０上部に形成される。続いて、ブラックマトリックス３２９はスイッチング領域Ｓにある薄膜トランジスタ上部の第１保護膜３２８上に形成される。カラーフィルター層３３０はスイッチング領域Ｓを除外した画素領域Ｐの第１保護膜３２８上に形成される。カラーフィルター層３３０は、赤、緑、青色カラーフィルターを含み、各カラーフィルターは画素領域Ｐに対応する。カラーフィルターはそれぞれの画素領域に順次形成される。
第２保護膜３３２はブラックマトリックス３２９とカラーフィルター層３３０上部に形成される。第２保護層３３２はスイッチング領域Ｓを除外した画素領域Ｐとストレージ領域ＳＴ、ゲートパッド領域ＧＰそしてデータパッド領域ＤＰを露出する。第２保護膜３３２は画素領域Ｐでパターニングされてカラーフィルター層３３０を選択的に露出する。
画素電極３５０と共通電極３５８、ゲートパッド端子３５４及びデータパッド端子３５６は、第２保護膜３３２で露出した領域のブラックマトリックス３２９及びカラーフィルター層３３０上部に形成される。画素電極３５０と共通電極３５８は画素領域Ｐに位置し、相互に平行するように離隔されている。画素電極３５０は共通電極３５８と互い違うように配置される。画素電極３５０と共通電極３５８のそれぞれは複数の部分を含む。画素電極３５０はドレイン電極３２６及び金属パターン３２０と接触し、ゲートパッド端子３５４はゲートパッド３０６と接触して、データパッド端子３５６はデータパッド３２２と接触する。画素電極３５０と共通電極３５８、ゲートパッド端子３５４及びデータパッド端子２５６は透明導電物質で形成される。
共通配線（図示せず）がゲート配線３０２に平行するように形成されて共通電極３５８と連結されることができる。
一方、柱状のスペーサー３８０は画素電極３５０を含む基板３００上に形成される。スペーサー３８０はゲート配線３０２とデータ配線（図示せず）に対応する。スペーサー３８０は感光性や非感光性樹脂を基板３００全面に塗布してマスクを利用したフォトエッチング工程を介してパターニングして形成される。
ゲートパッド３０６とデータパッド３２２上部に、第１遮断層３８２と第２遮断層３８４がスペーサー３８０と同じ層でそれぞれ形成される。ゲートパッド３０６とデータパッド３２２がアルミニウム（Ａｌ）を含む金属物質で形成される時、スペーサー３８０をパターニングするためのエッチング液により、ゲートパッド３０６とゲートパッド端子３５４間またはデータパッド３２２とデータパッド端子３５６間にガルバニック現象が発生して、ゲートパッド３０６またはデータパッド３２２が除去されることができる。したがって、このような問題を防止するために、第１遮断層３８２はゲートパッド３０６を覆っており、第２遮断層３８４はデータパッド３２２を覆う。一方、前記遮断層３８２、３８４は前記共通配線の終端リンク部に対応して形成することもできる。
ゲートパッド端子３５４とデータパッド端子３５６に信号を印加するために、第１及び第２遮断層３８２、３８４は次の段階で除去される。
一般的な液晶表示装置を概略的に示した分解斜視図である。 一般的な液晶表示装置を概略的に示した断面図である。 一般的なＣＯＴ構造の液晶表示装置用アレイ基板の一部を拡大した拡大平面図である。 従来の第１及び第２マスク工程を示した図面であって、図３のＩＶＡ−ＩＶＡ線に沿って切断した面に対応する工程断面図である。 従来の第１及び第２マスク工程を示した図面であって、図３のＩＶＢ−ＩＶＢ線に沿って切断した面に対応する工程断面図である。 従来の第１及び第２マスク工程を示した図面であって、図３のＩＶＣ−ＩＶＣ線に沿って切断した面に対応する工程断面図である。 従来の第３マスク工程を示した図面であって、図３のＩＶＡ−ＩＶＡ線線に沿って切断した面に対応する工程断面図である。 従来の第３マスク工程を示した図面であって、図３のＩＶＢ−ＩＶＢ線に沿って切断した面に対応する工程断面図である。 従来の第３マスク工程を示した図面であって、図３のＩＶＣ−ＩＶＣ線に沿って切断した面に対応する工程断面図である。 従来の第４及び第５マスク工程を示した図面であって、図３のＩＶＡ−ＩＶＡ線に沿って切断した面に対応する工程断面図である。 従来の第４及び第５マスク工程を示した図面であって、図３のＩＶＢ−ＩＶＢ線に沿って切断した面に対応する工程断面図である。 従来の第４及び第５マスク工程を示した図面であって、図３のＩＶＣ−ＩＶＣ線に沿って切断した面に対応する工程断面図である。 従来の第６マスク工程を示した図面であって、図３のＩＶＡ−ＩＶＡ線に沿って切断した面に対応する工程断面図である。 従来の第６マスク工程を示した図面であって、図３のＩＶＢ−ＩＶＢ線に沿って切断した面に対応する工程断面図である。 従来の第６マスク工程を示した図面であって、図３のＩＶＣ−ＩＶＣ線に沿って切断した面に対応する工程断面図である。 従来の第７マスク工程を示した図面であって、図３のＩＶＡ−ＩＶＡ線に沿って切断した面に対応する工程断面図である。 従来の第７マスク工程を示した図面であって、図３のＩＶＢ−ＩＶＢ線に沿って切断した面に対応する工程断面図である。 従来の第７マスク工程を示した図面であって、図３のＩＶＣ−ＩＶＣ線に沿って切断した面に対応する工程断面図である。 本発明の第１マスク工程を示した図面であって、画素領域に対応する工程断面図である。 本発明の第１マスク工程を示した図面であって、ゲートパッド領域に対応する工程断面図である。 本発明の第１マスク工程を示した図面であって、データパッド領域に対応する工程断面図である。 本発明の第２マスク工程を工程順序によって示す図面であって、画素領域に対応する工程断面図である。 本発明の第２マスク工程を工程順序によって示す図面であって、ゲートパッド領域に対応する工程断面図である。 本発明の第２マスク工程を工程順序によって示す図面であって、データパッド領域に対応する工程断面図である。 図１０Ａに続く工程断面図である。 図１０Ｂに続く工程断面図である。 図１０Ｃに続く工程断面図である。 図１１Ａに続く工程断面図である。 図１１Ｂに続く工程断面図である。 図１１Ｃに続く工程断面図である。 図１２Ａに続く工程断面図である。 図１２Ｂに続く工程断面図である。 図１２Ｃに続く工程断面図である。 図１３Ａに続く工程断面図である。 図１３Ｂに続く工程断面図である。 図１３Ｃに続く工程断面図である。 本発明の第３マスク工程を示した図面であって、画素領域に対応する工程断面図である。 本発明の第３マスク工程を示した図面であって、ゲートパッド領域に対応する工程断面図である。 本発明の第３マスク工程を示した図面であって、データパッド領域に対応する工程断面図である。 本発明の第４マスク工程を示した図面であって、画素領域に対応する工程断面図である。 本発明の第４マスク工程を示した図面であって、ゲートパッド領域に対応する工程断面図である。 本発明の第４マスク工程を示した図面であって、データパッド領域に対応する工程断面図である。 本発明の第５マスク工程を示した図面であって、画素領域に対応する断面図である。 本発明の第５マスク工程を示した図面であって、ゲートパッド領域に対応する断面図である。 本発明の第５マスク工程を示した図面であって、データパッド領域に対応する断面図である。 図１７Ａに続く工程断面図である。 図１７Ｂに続く工程断面図である。 図１７Ｃに続く工程断面図である。 図１８Ａに続く工程断面図である。 図１８Ｂに続く工程断面図である。 図１８Ｃに続く工程断面図である。 図１９Ａに続く工程断面図である。 図１９Ｂに続く工程断面図である。 図１９Ｃに続く工程断面図である。 図２０Ａに続く工程断面図である。 図２０Ｂに続く工程断面図である。 図２０Ｃに続く工程断面図である。 本発明による柱状のスペーサーを含む液晶表示装置用アレイ基板の断面図であって、画素領域に対応する断面図である。 本発明による柱状のスペーサーを含む液晶表示装置用アレイ基板の断面図であって、ゲートパッド領域に対応する断面図である。 本発明による柱状のスペーサーを含む液晶表示装置用アレイ基板の断面図であって、データパッド領域に対応する断面図である。 本発明の他の実施の形態による液晶表示装置用アレイ基板の断面図であって、画素領域に対応する断面図である。 本発明の他の実施の形態による液晶表示装置用アレイ基板の断面図であって、ゲートパッド領域に対応する断面図である。 本発明の他の実施の形態による液晶表示装置用アレイ基板の断面図であって、データパッド領域に対応する断面図である。
符号の説明
１００：基板
１０２：ゲート配線
１０４：ゲート電極
１０８：ゲート絶縁膜
１１０：純粋非晶質シリコーン層
１１２：不純物非晶質シリコーン層
１２０：金属パターン
１２４：ソース電極
１２６：ドレイン電極
１２８：第１保護膜
１３０：カラーフィルター層
１３２：第２保護膜
１３４：感光パターン
１３６：ドレインコンタクトホール
１３８：ストレージコンタクトホール

Claims (15)

  1. 基板上に第１マスク工程でゲート配線とゲート電極を形成する段階と、
    前記ゲート配線とゲート電極を含む基板の全面にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上部に単一マスクを利用した第２マスク工程で、アクティブ層とオーミックコンタクト層、ソース電極、ドレイン電極、及び前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、
    前記ソース及びドレイン電極とデータ配線を含む基板全面に第１保護膜を形成する段階と、
    前記アクティブ層上部の第１保護膜上に第３マスク工程で、ブラックマトリックスを形成する段階と、
    前記画素領域の前記第１保護膜上部に第４マスク工程で、カラーフィルター層を形成する段階と、
    前記カラーフィルター及びブラックマトリックスが形成された基板の全面に第２保護膜を形成する段階と、
    第５マスク工程で、前記画素領域及び前記ドレイン電極の一部に対応する第２保護膜を露出する感光パターンを形成する段階と、
    前記感光パターンをマスクとして前記露出した第２保護膜を除去して、前記第２保護膜に接触する第１保護膜部分を除去して前記ドレイン電極の一部を露出する段階と、
    前記ドレイン電極の露出した部分を含み、前記感光パターンが形成された基板全面に透明導電層を形成する段階と、
    前記感光パターンと前記感光パターン上部の透明導電層を除去して、前記画素領域内に前記ドレイン電極の露出した部分と接触する画素電極を形成する段階と
    を含む液晶表示装置の製造方法。
  2. 前記第２マスク工程は前記ゲート配線の上部に前記画素電極と接触する金属パターンを形成する段階を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  3. 前記第１マスク工程は前記ゲート配線の一端にゲートパッドを形成する段階を含んで、前記第２マスク工程は前記データ配線の一端にデータパッドを形成する段階を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  4. 前記画素電極を形成する段階は前記ゲートパッドと接触するゲートパッド端子及び前記データパッドと接触するデータパッド端子を形成する段階を含むことを特徴とする請求項３に記載の液晶表示装置の製造方法。
  5. 前記画素電極と、ゲートパッド端子及びデータパッド端子は透明導電物質で形成されることを特徴とする請求項４に記載の液晶表示装置の製造方法。
  6. 前記画素電極を含む基板上に、前記ゲート及びデータ配線に対応する柱状のスペーサーを形成する段階をさらに含むことを特徴とする請求項４に記載の液晶表示装置の製造方法。
  7. 前記柱状のスペーサーを形成する段階は、前記ゲートパッド端子を覆う第１遮断層を形成する段階と、前記データパッド端子を覆う第２遮断層を形成する段階を含むことを特徴とする請求項６に記載の液晶表示装置の製造方法。
  8. 前記第２マスク工程は、
    前記ゲート絶縁膜上に純粋非晶質シリコーン層と不純物非晶質シリコーン層と金属層と感光層を積層する段階と、
    前記金属層上部に感光層を形成する段階と、
    前記感光層上部に、透過部と半透過部及び遮断部を含む前記単一マスクを位置させる段階と、
    前記単一マスクを介して前記感光層を露光して現像して、互いに異なる厚さを有する感光パターンを形成する段階と、
    前記感光パターンにより露出した前記金属層と不純物非晶質シリコーン層及び純粋非晶質シリコーン層の一部を除去する段階と、
    さらに薄い厚さを有する前記感光パターンの部分を除去して前記単一マスクの半透過部に対応する金属層を露出する段階と、
    前記露出した金属層を除去して不純物非晶質シリコーンを露出する段階と、
    前記露出した不純物非晶質シリコーン層を除去する段階と、
    前記残っている感光パターンを除去する段階を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  9. 前記単一マスクを利用して前記データ配線下部に、純粋非晶質シリコーン層と不純物非晶質シリコーン層を含む半導体パターンを形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  10. 前記第２保護膜は前記画素領域で選択的にパターニングされて前記カラーフィルター層を選択的に露出することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  11. 前記画素電極と離隔されて同じ層上に位置する共通電極を形成する段階をさらに含むことを特徴とする請求項１０に記載の液晶表示装置の製造方法。
  12. 基板と、
    前記基板上に形成されたゲート配線とゲート電極と、
    前記ゲート配線とゲート電極上部のゲート絶縁膜と、
    前記ゲート電極上部のゲート絶縁膜上に形成されたアクティブ層と、
    前記アクティブ層上部のオーミックコンタクト層と、
    前記オーミックコンタクト層上部に形成されたソース電極とドレイン電極、及び前記ゲート配線と交差して画素領域を定義するデータ配線と、
    前記ソース及びドレイン電極とデータ配線上部の第１保護膜と、
    前記アクティブ層上部の前記第１保護膜上に形成されたブラックマトリックスと、
    前記画素領域の第１保護膜上に形成されたカラーフィルター層と、
    前記ブラックマトリックス及びカラーフィルター層上部に形成されて、前記画素領域のカラーフィルター層を露出する第２保護膜と、
    前記第２保護膜と水平に重畳することなく前記第２保護膜と同じ層上に位置し、前記画素領域の露出したカラーフィルター層上部に形成されて、前記ドレイン電極と連結された画素電極と
    を含む液晶表示装置。
  13. 前記ゲート配線及びデータ配線上部に柱状のスペーサーをさらに含むことを特徴とする請求項１２に記載の液晶表示装置。
  14. 前記第２保護膜は前記画素領域で選択的にパターニングされて前記カラーフィルター層を選択的に露出することを特徴とする請求項１２に記載の液晶表示装置。
  15. 前記画素領域で選択的に露出したカラーフィルター層上に、前記画素電極と離隔して設けられ同じ層上に位置する共通電極をさらに含むことを特徴とする請求項１４に記載の液晶表示装置。
JP2005192296A 2004-06-30 2005-06-30 液晶表示装置の製造方法及び液晶表示装置 Expired - Fee Related JP4478077B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040050171 2004-06-30
KR1020050010589A KR101100674B1 (ko) 2004-06-30 2005-02-04 씨오티 구조 액정표시장치용 어레이 기판 제조방법

Publications (2)

Publication Number Publication Date
JP2006018295A JP2006018295A (ja) 2006-01-19
JP4478077B2 true JP4478077B2 (ja) 2010-06-09

Family

ID=35540360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005192296A Expired - Fee Related JP4478077B2 (ja) 2004-06-30 2005-06-30 液晶表示装置の製造方法及び液晶表示装置

Country Status (2)

Country Link
US (2) US7612373B2 (ja)
JP (1) JP4478077B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920935B1 (ko) * 2010-09-13 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 액정 표시 장치의 제작 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119184B1 (ko) * 2005-02-22 2012-03-22 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US8279388B2 (en) 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR101189275B1 (ko) 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US20080017859A1 (en) * 2006-07-18 2008-01-24 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
CN100452363C (zh) * 2006-08-16 2009-01-14 友达光电股份有限公司 薄膜晶体管阵列基板的制作方法
KR20080018496A (ko) * 2006-08-24 2008-02-28 삼성전자주식회사 표시 기판의 제조 방법
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101461123B1 (ko) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
TWI343496B (en) * 2008-07-07 2011-06-11 Au Optronics Corp Method for fabricating pixel structure
KR101542399B1 (ko) 2008-08-26 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101296899B1 (ko) * 2008-11-25 2013-08-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
TWI654754B (zh) 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
WO2010147398A2 (ko) * 2009-06-17 2010-12-23 한양대학교 산학협력단 터치스크린 내장형 전자영동 표시장치
TWI398710B (zh) * 2009-08-04 2013-06-11 Au Optronics Corp 畫素結構的製作方法
TWI472837B (zh) * 2009-12-17 2015-02-11 Au Optronics Corp 液晶顯示器
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
TW201241529A (en) * 2011-04-11 2012-10-16 Hannstar Display Corp Liquid crystal display panel
KR101919172B1 (ko) * 2011-07-11 2018-11-15 다이니폰 인사츠 가부시키가이샤 컬러 필터 형성 기판과 그 제조 방법 및 표시 장치
KR20130034359A (ko) * 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN202404339U (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102709241A (zh) * 2012-05-11 2012-10-03 北京京东方光电科技有限公司 一种薄膜晶体管阵列基板及制作方法和显示装置
KR20140085771A (ko) 2012-12-27 2014-07-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140095797A (ko) * 2013-01-25 2014-08-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR102084177B1 (ko) 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR101600306B1 (ko) 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
CN104393003A (zh) * 2014-10-31 2015-03-04 深圳市华星光电技术有限公司 一种tft基板及其制造方法
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN104617049B (zh) * 2015-03-11 2017-06-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104714347B (zh) * 2015-04-03 2018-09-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105044973B (zh) * 2015-08-27 2018-07-10 深圳市华星光电技术有限公司 Coa型液晶显示面板
CN106896603A (zh) * 2017-03-22 2017-06-27 南京中电熊猫平板显示科技有限公司 像素结构及其制造方法
US10290666B2 (en) * 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
CN107195638A (zh) * 2017-05-19 2017-09-22 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN109192736A (zh) * 2018-09-04 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JP3085530B2 (ja) * 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
JP3498020B2 (ja) 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
JP3564417B2 (ja) 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
KR100684577B1 (ko) * 2000-06-12 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100684578B1 (ko) * 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100746140B1 (ko) * 2000-12-28 2007-08-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100397399B1 (ko) * 2001-02-22 2003-09-13 엘지.필립스 엘시디 주식회사 반투과형 액정 표시 장치 및 그의 제조 방법
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100467944B1 (ko) * 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR101010397B1 (ko) * 2003-12-30 2011-01-21 엘지디스플레이 주식회사 양면 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920935B1 (ko) * 2010-09-13 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 액정 표시 장치의 제작 방법

Also Published As

Publication number Publication date
US20060006385A1 (en) 2006-01-12
US20100003776A1 (en) 2010-01-07
US7858452B2 (en) 2010-12-28
US7612373B2 (en) 2009-11-03
JP2006018295A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4478077B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
KR101100674B1 (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100916603B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4230856B2 (ja) 液晶表示装置用アレイ基板とその製造方法
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US8969876B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8018564B2 (en) Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4278034B2 (ja) 表示装置用基板及びその製造方法及びそれを備えた表示装置
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
US20060139547A1 (en) Liquid crystal display device and fabricating method thereof
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP3600112B2 (ja) 液晶表示装置の製造方法
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR100870699B1 (ko) 어레이 기판 및 이를 구비한 액정표시장치
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법
KR20050066640A (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Ref document number: 4478077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees