JP4070725B2

JP4070725B2 - ノイズ検出機能を備える電子機器

Info

Publication number: JP4070725B2
Application number: JP2004013234A
Authority: JP
Inventors: 一成青山; 稔中村; 真広三浦
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2004-01-21
Filing date: 2004-01-21
Publication date: 2008-04-02
Anticipated expiration: 2024-01-21
Also published as: EP1557681A2; US7519113B2; US20050157829A1; JP2005210297A; CN100392413C; CN1645154A; EP1557681A3

Description

本発明は、ノイズ検出に関し、特に、基板上においてＰＬＬを用いて駆動される回路に発生するノイズ検出に関する。

各種の電機機器や電子機器が備える回路では、外乱ノイズによる誤動作の影響を低減するためにノイズ検出等が適用されている。
従来のノイズ検出方法としては、例えば、電機機器や電子機器が備える回路内の信号値の振れをＡ／Ｄコンバータでデジタル信号に変換し、その電圧値を所定値と比較することにより検出する方法がある（例えば、特許文献１参照）。

特開２０００−２５８２３８号公報

Ａ／Ｄコンバータを用いて、ノイズによる電圧の振れを測定する場合を考える。通常、ノイズは高周波数であるためＡ／Ｄコンバータには高速変換が必要とされ、回路は大きく高価なものとなる。Ａ／Ｄコンバータは、Ａ／Ｄ変換速度が高速になるほど回路が大きくなるため、回路基板の大きさが制限される電機機器や電子機器では、大型のＡ／Ｄコンバータを設置することができない。そのため、設置されるＡ／Ｄコンバータの規模によって、検出可能な周波数が制限され、より高い高周波ノイズの検出は困難である。高周波ノイズの検出を行うには、回路を大規模なものとせざるを得ず、電機機器や電子機器も大型となるという問題がある。
また、検出したノイズがシステムにとって致命的かどうかを判断することが難しいという問題がある。

一般に、システムの回路を構成する各回路要素がノイズによって誤動作するか否かは、ノイズの電圧レベルの他、ノイズの持つ周波数成分や、ランダム性等の様々な要因に依存している。そのため、ノイズによってシステムが誤動作するか否かを単にノイズの電圧レベルのみで判定することは困難である。
また、前記各要素に加えてシステム全般においても、ノイズの大きさ、ノイズの周波数、外乱ノイズがシステム内に侵入する場所、回路構成のノイズに対する耐性などの様々な要素により、システムに対するノイズ影響の度合い（致命度）が異なる。これは、システムにはノイズに強い場所と弱い場所があり、ノイズに強い場所に大きなノイズがのってもシステムは誤動作しないが、弱い場所では小さなノイズでも誤動作することがあるなど、多く条件が関わるため、単に一つの構成回路要素についてノイズの電圧レベルを検出することでは、システムに対するノイズの影響を検出することは困難であり、実際にシステムを誤動作させ得る危険性が有るのか否かの判定が難しいという問題がある。

また、検出回路を実装するとなると大きなコストがかかり、また検出回路用の実装領域が必要となることも間題である。
そこで、本発明は、上記した従来の課題を解決して、ノイズ検出において、実際にシステムを誤動作させ得る危険性が有るのか否かを判定することを目的とする。

本発明は、システムにおいて最もノイズの影響を受け易いＰＬＬの動作状態からノイズの有無あるいは規模を測定することによって、実際にシステムを誤動作させ得る危険性が有るのか否かを基準にした判定を可能とするものである。

本発明によれば、ＰＬＬを用いることで、高反応速度、高周波検出を可能とするノイズ検出が可能となり、また、ＡＳＩＣに実装されるＰＬＬを用いることによって、コスト、サイズを飛躍的に低減させることができる上に、プリント基板の各部におけるノイズ検出や各ユニットのノイズ検出が容易に実現可能となる。
また、本発明はＰＬＬを用いることにより以下の利点を有する。

現在ほとんどのシステムが、ＣＰＵやデバイスの進歩、保守性の面などから、システム内に複数のクロックを備える。この複数のクロックを構成するために、ＰＬＬ（周波数可変なクロック発生回路）が実装されている。

また、ＰＬＬは電圧制御発振器（ＶＣＯ）の制御電圧により出力クロックの周波数を決定する回路素子であって、回路の機能を左右する。一方、ＰＬＬの周波数耐性は、ループフィルタの特性や、位相比較器とＶＣＯの干渉などの影響を受けやすい。したがって、ノイズによってＰＬＬの出力クロックが不安定となると、システムが誤動作するおそれが高くなるといえる。

本発明は、システムの誤動作につながりやすいＰＬＬの動作状態を検出することによってノイズ検出を行うものであり、各回路構成が備えるＰＬＬを利用することによってノイズ検出のために別途特別な検出回路を不要とすることができる。また、回路構成が元々備えるＰＬＬを利用することによって、検出器のためのコストを削減し実装領域を不必要とすることができる。
本発明は、複数のノイズ検出装置を備える電子機器の態様とする。

本発明のノイズ検出機能を備える電子機器の第１の形態は、ＰＬＬが備える位相比較器の出力を用いてノイズ検出を行う形態であり、基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器とを有し、基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、このＰＬＬの位相比較器からの出力を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が該電子機器に複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備え、ノイズ発生位置やノイズ分布を測定できるようにしたものである。

位相比較器は基準信号と電圧制御発振器の出力との位相差に基づいた信号を出力する。この位相差は、ノイズがＰＬＬに与えた影響を反映しており、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものであり、実際にシステムを誤動作させ得る危険性を判定することができる。

また、本発明のノイズ検出装置の第２の形態は、第１の形態と同様に位相差に基づいた信号を出力する形態であって、ＰＬＬが備えるループフィルタの出力を用いてノイズ検出を行う形態である。

本発明のノイズ検出機能を備える電子機器の第２の形態は、基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器と、位相比較器の出力から直流分を抽出して電圧制御発振器の制御電圧を出力するループフィルタとを有し、基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、このＰＬＬのループフィルタからの出力を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が該電子機器に複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備え、ノイズ発生位置やノイズ分布を測定できるようにしたものである。

ループフィルタは、位相比較器の出力から高周波成分を除去して、位相差に比例する直流分を取り出す構成要素であり、ノイズがＰＬＬに与えた影響を反映し、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものであり、実際にシステムを誤動作させ得る危険性を判定することができる。
また、本発明のノイズ検出装置の第３の形態は、ジッタ量に基づいた信号を出力する形態であって、ＰＬＬの出力を用いてジッタ量を測定してノイズ検出を行う形態である。

本発明のノイズ検出機能を備える電子機器の第３の形態は、基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器とを有し、基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、ＰＬＬの出力信号からジッタ量を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が該電子機器に複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備え、ノイズ発生位置やノイズ分布を測定できるようにしたものである。

電圧制御発振器は、電圧により周波数を制御するものであり、位相比較器及びループフィルタで得られた位相差に基づく電圧によって出力周波数を変更する。この出力周波数は、ノイズの影響を受けて生じた周波数や周期のずれを補償するように変動するものであり、そのジッタ量はＰＬＬに影響を与えたノイズの規模を表すことになる。第３の態様はこのジッタ量を測定することによってノイズを検出する態様である。ジッタ量は、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものであり、実際にシステムを誤動作させ得る危険性を判定することができる。

上記の各態様において、以下の各形態を適用することができる。
ＰＬＬはＡＳＩＣ（application specific integrated circuit）に実装され、ＡＳＩＣの特定用途向けに設定されたＰＬＬ、及び／又はノイズ検出用に設定されたＰＬＬとすることができる。ＡＳＩＣは特定用途向けのＩＣであり、各用途に応じてここに回路設計される。したがって、ＡＳＩＣの設計時に各用途に基づいて設定されたＰＬＬをノイズ検出として兼用して用いることができる。また、ノイズ検出用に設定することもできる。

また、本発明の電子機器は、複数のノイズ検出装置が検出したノイズ情報をシステム内部に保存する保存手段と、保存手段に保存するノイズ情報に基づいてノイズレベルが規定の大きさを上回る大きさの場合に、当該ノイズの検出位置を表示する表示手段とを備える。
この構成により、システムがアラームを検出したとき、そのアラーム発生時点及び／又はアラームが発せられる前の時点のノイズ情報を表示することができる。

本発明のノイズ検出装置によれば、ノイズ検出において、実際にシステムを誤動作させ得る危険性が有るのか否かを判定することができる。
本発明のノイズ検出装置によれば、システム内で最もノイズに対して敏感なＰＬＬを用いるため、システムに致命的なノイズを検出できる。またＰＬＬはシステムで使用されるほとんどのＡＳＩＣに内蔵され、かつ僅かな回路の追加でノイズの検出回路が実現できるため、コストアップなくシステムの多くのポイントでノイズの検出が可能となり、電子機器に複数配置されているので、ノイズの発生した位置、及びノイズ分布を測定することができる。

以下、本発明のノイズ検出装置について、図を用いて説明する。
図１は本発明のノイズ検出装置の概要を説明するための概略図である。図１において、回路基板上にはＰＬＬが設けられる。発明のノイズ検出装置は、この回路基板上に設けられたＰＬＬからの出力を用いてノイズ検出を行う。ノイズ検出に用いるＰＬＬは、回路基板上に回路構成要素として設けたＰＬＬを兼用することも、あるいはノイズ検出用として設けることもできる。

ＰＬＬはノイズ源からノイズの影響を受け、信号強度、周波数、周期、信号波形等が変化する。本発明のノイズ検出装置は、このＰＬＬを構成する各部における信号に基づいてノイズ検出を行う。

回路基板上は、部位によってノイズの影響を受けやすい部分とノイズの影響を受けにくい部分があり、同じノイズ源から同様のノイズを受けた場合であってもその影響の程度には差異がある。ＰＬＬは、回路素子の中でもノイズの影響を受けやすく、また、システムに対する影響も大きい素子である。本発明のノイズ検出装置は、ＰＬＬがノイズにより受ける影響を検出することにより、ノイズが実際に動作するシステムに与える影響を検出するものである。

図１において、同一の回路基板上において、ノイズに弱い部位とノイズに強い部位のそれぞれＰＬＬを配置し、このＰＬＬからの出力に基づいてノイズがその部位に与える影響を検出する。ノイズに弱い部位には、耐ノイズ性が低くノイズ感度が高いＰＬＬを設け、配置し、ノイズに強い部位には、耐ノイズ性が高くノイズ感度が低いＰＬＬを設ける。

これにより、同一のノイズ源からノイズに弱い部位にのみ影響しノイズに強い部位には影響しない程度のノイズが発せられた場合、ノイズに弱い部位に設けたＰＬＬの出力からはノイズ検出がされるが、ノイズに強い部位に設けたＰＬＬの出力からはノイズ検出は行われない。

従来のように、単にノイズ検出器を設ける構成では、同一の回路基板上において、ノイズに弱い部位とノイズに強い部位とを区別してノイズ検出することはできず、また、回路基板上に複数のノイズ検出器を配置したとしても、ノイズ検出器は同一の検出感度を備えるためノイズに弱い部位とノイズに強い部位とを区別してノイズ検出することはできない。これに対して、本発明のノイズ検出装置によれば、同一の回路基板上において耐ノイズ性に応じてノイズ検出を行うことができる。

また、ＰＬＬを用いることにより、システムにおいて、単にノイズレベルのみではなく、周波数や周期等を含む実際に動作する上でシステムが誤動作するか否かに係わるノイズ検出を行うことができる。

図２は、本発明のノイズ検出装置の第１の形態の構成例を説明するための図である。第１の形態は、ＰＬＬが備える位相比較器の出力を用いてノイズ検出を行う形態である。ノイズ検出装置は、基準信号を発生する基準信号発生器１と、ＰＬＬ２と、ＰＬＬの出力を測定する出力測定手段（第１測定手段）１１とを備える。

ＰＬＬ２は、入力電圧により出力周波数を制御する電圧制御発振器２ｃと、基準信号と電圧制御発振器２ｃから出力される信号の位相を比較する位相比較器２ａを有し、基準信号に同期した信号を電圧制御発振器２ｃとを備え、位相比較器２ａの出力はループフィルタ２ｂにより高周波成分を除去した信号が電圧制御発振器２ｃへの入力電圧となる。また、電圧制御発振器２ｃの出力は分周回路２ｄによって所定比率で分周した後、位相比較器２ａに入力するようにしてもよい。この分周回路２ｄを設けることによって、基準信号よりも高い周波数信号を形成することができる。

出力測定手段（第１測定手段）１１は、ＰＬＬ２の位相比較器２ａからの出力を測定する。位相比較器２ａは、基準信号と電圧制御発振器２ｃ又は分周回路２ｄからの信号との位相差を比較してパルス状の位相差信号として出力する。ループフィルタ２ｂは例えば積分回路とローパスフィルタから成り、位相差信号の高周波分を遮断して直流化する。電圧制御発振器２ｃは、入力した制御電圧に基づいて発信周波数を調整し、基準信号との調相動作を行う。一般に、電圧制御発振器からの出力の信号位相が進んでいれば発振周波数を下げて位相を遅らせ、信号位相が遅れていれば発振周波数を上げて位相を進め、基準信号との位相差が零となるように電圧制御発振器を制御する。

位相比較器は基準信号と電圧制御発振器の出力との位相差に基づいた信号を出力する。この位相差は、ノイズがＰＬＬに与えた影響を反映しており、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものとなる。出力測定手段（第１測定手段）１１はこの位相比較器の出力をノイズ検出の信号として入力する。

出力測定手段（第１測定手段）１１には、ノイズ判断手段２１やノイズ測定手段２２を接続することができる。ノイズ判断手段２１は、出力測定手段（第１測定手段）１１の出力に基づいてノイズの有無を判定する。この判定は、例えば、予め設定しておいたしきい値との比較により行うことができる。また、ノイズ測定手段２２は、出力測定手段（第１測定手段）１１の出力に基づいてノイズの規模を測定するものである。このノイズの規模は、ＰＬＬ２中のノイズの周波数ずれや周期ずれ等の要素を表すものである。

図３は、本発明のノイズ検出装置の第２の形態の構成例を説明するための図である。第２の形態は、第１の形態と同様に位相差に基づいた信号を出力する形態であってＰＬＬが備えるループフィルタの出力を用いてノイズ検出を行う形態である。

図３において、ノイズ検出装置の構成は、前記図２で示した第１の形態とほぼ同様であり、出力測定手段（第２測定手段）１１が、ループフィルタ２ｂの出力を測定する点で相違している。ここでは、第１の形態と共通する構成については説明を省略する。

ループフィルタ２ｂは、位相比較器２ａの出力から高周波成分を除去して、位相差に比例する直流分を取り出す構成要素であり、ノイズがＰＬＬに与えた影響を反映し、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものであり、実際にシステムを誤動作させ得る危険性を判定することができる。

図４は、本発明のノイズ検出装置の第３の形態の構成例を説明するための図である。第３の形態は、ジッタ量に基づいた信号を出力する形態であって、ＰＬＬの出力を用いてジッタ量を測定してノイズ検出を行う形態である。

図４において、ノイズ検出装置の構成は、前記図２で示した第１の形態とほぼ同様であり、第３測定手段としてジッタ量測定手段１２により電圧制御発振器２ｃの出力を測定する点で相違している。ここでは、第１の形態と共通する構成については説明を省略する。

電圧制御発振器２ｃは、電圧により周波数を制御するものであり、位相比較器２ａ及びループフィルタ２ｂで得られた位相差に基づく電圧によって出力周波数を変更する。この出力周波数は、ノイズの影響を受けて生じた周波数や周期のずれを補償するように変動するものであり、そのジッタ量はＰＬＬ２に影響を与えたノイズの規模を表すことになる。第３の態様はこのジッタ量を測定することによってノイズを検出する。
ジッタ量は、ノイズの波高値や周波数成分等のノイズ自体の特性の他、ＰＬＬのノイズに対する耐性を反映するものであり、実際にシステムを誤動作させ得る危険性を判定することができる。

以下、ＰＬＬの各部位で発生したノイズに対して、各測定手段（第１測定手段〜第３測定手段）が測定する信号について図５〜図７を用いて説明する。なお、図５〜図７に示す信号例は簡略化して示すものである。なお、各図では、基準信号、電圧制御発振器の出力、位相比較器の出力、ループフィルタの出力について、ノイズの規模による出力の違いを示している。図では、ノイズの規模が位相差として現れる例で示し、それぞれ電圧制御発振器の出力が基準信号に対して位相遅れが小さい場合（ａ）、位相遅れが大きい場合（ｂ）、位相進みの場合（ｃ）について示している。

はじめに、ノイズが位相比較器において発生した場合について図５を用いて説明する。
位相比較器においてノイズが発生した場合（図５では斜線部で示している）、このノイズ成分は、ループフィルタで直流化され、電圧制御発振器の周波数（周期）を調整する。図中の（ａ），（ｂ）はノイズによって位相遅れが生じた場合を示している。位相比較器はこの電圧制御発振器の出力の位相遅れを基準信号と比較して位相差信号として出力し、ループフィルタはこの位相遅れ分の位相差を直流化する。電圧制御発振器は、この位相比信号に基づいて周波数（周期）を調整し、基準信号と一致させる。

位相比較器の位相差信号の位相差量やループフィルタの出力の波高値は、ノイズの規模に応じて変化する。図中の（ａ），（ｂ）は、ノイズの規模に応じて電圧制御発振器の出力の位相遅れが大小の差として現れる状態を示している。また、図中の（ｃ）は、ノイズの規模に応じて電圧制御発振器の出力が位相進みとして現れる状態を示している。

また、電圧制御発振器の出力の位相差（比較器周波数（周期））は、ノイズの規模に応じて変化する。図では、電圧制御発振器の出力信号間の間隔（矢印の長さ）の変化として現れる。

次に、ノイズがループフィルタにおいて発生した場合について図６を用いて説明する。
ループフィルタにおいてノイズが発生した場合（図６では斜線部で示している）、このノイズ成分は、電圧制御発振器の周波数（周期）を調整する。図中の（ａ），（ｂ）はノイズによって位相遅れが生じた場合を示している。位相比較器はこの電圧制御発振器の出力の位相遅れを基準信号と比較して位相差信号として出力し、ループフィルタはこの位相遅れ分の位相差を直流化する。電圧制御発振器は、この位相比信号に基づいて周波数（周期）を調整し、基準信号と一致させる。

同様に、ノイズが電圧制御発振器において発生した場合について図７を用いて説明する。
電圧制御発振器においてノイズが発生した場合、このノイズ成分は、位相比較器で基準信号と比較して位相差信号として出力され、ループフィルタはこの位相差を直流化する。電圧制御発振器は、この位相比信号に基づいて周波数（周期）を調整し、基準信号と一致させる。

本発明のノイズ検出装置の各測定手段（第１測定手段〜第３測定手段）は、位相比較器の出力、ループフィルタの出力、及び電圧制御発振器の出力に基づいてノイズ検出を行う。
ノイズ判断手段２１の判断結果やノイズ測定手段２２の測定結果は、図８，図９に示すように画面表示手段３１に表示する他、保存手段３２に保存することができる。なお、図８，図９ではノイズ判断手段２１のみを示し、ノイズ測定手段２２については表示を略している。

また、本発明のノイズ検出装置は、ＰＬＬのノイズ感度を変更することができる。ＰＬＬのノイズ感度の変更は、例えば、ループフィルタの特性を変更することにより行うことができる。なお、ループフィルタの他に、電圧制御発振器の特性や電源の特性を変更することによってもＰＬＬのノイズ感度を変更することができる。ループフィルタのノイズ感度を変える場合には、例えば、コンデンサ分や抵抗分を変えて積分定数を変えることで行うことができる。

また、図１０に示すように、ＰＬＬ２内のノイズ感度を異にする複数のループフィルタ（ループフィルタ１，ループフィルタ２）を設け、切替手段２ｅで選択する構成とすることもできる。

本発明のノイズ検出装置は、回路基板上や電子機器等に複数配置することにより、ノイズの発生した位置、及びノイズ分布を測定することができる。図１１は、ノイズの発生位置やノイズ分布を測定する構成例である。

図１１において、基準信号発生器１Ａ〜１Ｎ、ＰＬＬ２Ａ〜２Ｎ、測定手段１０Ａ〜１０Ｎ、ノイズ判断手段２１Ａ〜２１Ｎを含む複数のノイズ検出装置を回路基板上や電子機器の各部に設け、これらのノイズ検出装置から得られたノイズ判断結果を位置判断手段３３に入力し、ノイズの発生位置やノイズ分布を求める。
なお、ＰＬＬのみを複数設置し、基準信号発生器や測定手段やノイズ判断手段は共通して使用することもできる。

図１２は、同一基板上に複数のＰＬＬを配置し、ノイズの発生分布を測定する例を示している。図１２（ａ）に示す配置例では、基板をＡ〜Ｉの９個の領域に分割し、各領域にＰＬＬ２Ａ〜２Ｉを配置した例を示している。

領域Ａと領域Ｂにおいてシステムに影響を与えるノイズが発生した場合には、各領域に配置したＰＬＬ２ＡとＰＬＬ２Ｂからノイズ検出信号が検出される。画面表示手段３１は、このノイズ検出信号に基づいてノイズ分布を表示することができる。図１２（ｂ）はノイズ分布に表示例である。
また、ノイズ分布をアラーム発生と組み合わせて求める構成とすることもできる。図１３は、アラーム発生時のノイズ分布を測定する構成例の概略図である。

図１３において、基準信号発生器１Ａ〜１Ｎ，ＰＬＬ２Ａ〜２Ｎを含む前記構成のＮ個のノイズ検出装置は、それぞれ保存手段（保存・読み出し手段）３２Ａ〜３２Ｎを備える。各保存手段３２はレジスタやバッファ等で構成され、ＰＬＬ２からの出力を保存する。保存手段３２は、常に所定の記録容量の出力データを順次更新することにより、現時点から所定時間幅分の過去のＰＬＬからの出力データを保存することができる。保存する時間幅は、保存手段３２の記録容量に依存するため、保存手段３２の記録容量は必要とする時間幅に応じて設定する。

なお、保存手段３２に保存するＰＬＬの出力は、前記した各形態に示したように、位相比較器２ａの出力、ループフィルタ２ｂの出力、電圧制御発振器２ｃの出力等とすることができる。図１３に示す構成例では、位相比較器２ａの出力を保存する構成としているが、ループフィルタ２ｂの出力や電圧制御発振器２ｃの出力とする他、ＰＬＬの構成やＰＬＬの配置位置等に応じて任意の出力を保存することもできる。

保存手段３２Ａ〜３２Ｎに保存されるＰＬＬの出力データは、アラーム信号の入力によりノイズ分布作成手段３５に読み出される。ノイズ分布作成手段３５は、各保存手段３２から読み出した出力データに基づいてノイズ分布を作成し、画面表示手段３１に表示する。なお、位置判断手段３３は、各ＰＬＬの実装位置からノイズ分布を作成する機能を備え、予め備えておいた各ＰＬＬの設置位置のデータを取得したり、あるいは、各ＰＬＬから設置位置のデータを取得することにより、ＰＬＬの位置を取得し、ノイズ分布を作成することができる。

ノイズ分布作成において、アラーム発生時のノイズデータを用いることによりノイズ発生時の分布を作成する他、アラーム発生時から所定時間前までのノイズデータを用いることによりノイズ発生時に至るまでの所定時間幅のノイズ分布を作成することもできる。

図１４はアラームと組合せる他の構成例である。図１４において、保存手段（ノイズデータ保存手段）３２の出力とアラーム信号をアラーム判断手段３４に入力する。アラーム判断手段３４は、アラーム信号入力時におけるノイズデータを用いて、アラームがノイズに起因するものであるかを判定し、判定結果を画面表示手段（ノイズデータ画面表示手段）３１に表示する。

また、基板上に配置するＰＬＬのノイズ感度を変更することにより、システムのノイズ分布をシステムのノイズ耐性に応じて表示することができる。図１５はノイズ分布の一例である。前記図１０に示した構成のようにノイズ感度が変更可能な構成のＰＬＬを基板の各領域に配置する。図１５（ａ）では、ノイズ感度として低感度、中感度、高感度の３段階に感度を設定した例を示している。

ここで、基板の中央の右上方寄りの位置にノイズ源を仮定したとすると、ノイズ感度を低感度に設定した場合には、中央領域のＰＬＬのみがノイズを検出し、図１５（ｂ）に示すようなノイズ分布が得られる。また、ノイズ感度を中感度に設定した場合には、例えば中央領域及び中段右側領域のＰＬＬがノイズを検出し、図１５（ｃ）に示すようなノイズ分布が得られ、ノイズ感度を高感度に設定した場合には、例えば上段の中央領域と右側領域のＰＬＬ，中央領域及び中段右側領域，及び下段右側領域のＰＬＬがノイズを検出し、図１５（ｄ）に示すようなノイズ分布が得られる。

本発明のノイズ検出装置によれば、システム内で最もノイズに対して敏感なＰＬＬを用いるため、システムに致命的なノイズを検出できる。またＰＬＬはシステムで使用されるほとんどのＡＳＩＣに内蔵され、かつ僅かな回路の追加でノイズの検出回路が実現できるため、コストアップなくシステムの多くのポイントでノイズの検出が可能となる。

本発明のノイズ検出装置は、種々の電子機器や電気機器に適用することができ、特に、内部で複数のクロック信号を用いる回路を備え電子機器では、クロック信号の形成にＰＬＬが利用されているため、回路自身が備えるＰＬＬを利用することができる。

本発明のノイズ検出装置の概要を説明するための概略図である。本発明のノイズ検出装置の第１の形態の構成例を説明するための図である。本発明のノイズ検出装置の第２の形態の構成例を説明するための図である。本発明のノイズ検出装置の第３の形態の構成例を説明するための図である。位相比較器でノイズが発生した場合のＰＬＬの信号状態を説明するための図である。ループフィルタでノイズが発生した場合のＰＬＬの信号状態を説明するための図である。電圧制御発振器でノイズが発生した場合のＰＬＬの信号状態を説明するための図である。画面表示手段を備える構成を説明するための図である。保存示手段を備える構成を説明するための図である。ノイズ感度を変更する構成例を説明するための図である。ノイズの位置を判断する構成例を説明するための図である。ノイズ分布を得る構成例を説明するための図である。アラーム発生時のノイズ分布を測定する構成例を説明するための図である。アラームと組合せの構成例を説明するための図である。ノイズ分布の一例を説明するための図である。

符号の説明

１，１Ａ〜１Ｎ基準信号発生器
２，２Ａ〜２ＮＰＬＬ
２ａ位相比較器
２ｂ，２ｂ１，２ｂ２ループフィルタ
２ｃ電圧制御発振器
２ｄ分周回路
２ｅ切替手段
１０Ａ〜１０Ｎ測定手段
１１出力測定手段
１２ジッタ量測定手段
２１ノイズ判断手段
２２ノイズ測定手段
３１画面表示手段
３２，３２Ａ〜３２Ｎ保存手段
３３位置判断手段
３４アラーム判断手段
３５ノイズ分布作成手段

Claims

基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、前記基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器とを有し、前記基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、前記ＰＬＬの位相比較器からの出力を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備えたことを特徴とするノイズ検出機能を備える電子機器。
基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、前記基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器と、前記位相比較器の出力から直流分を抽出して電圧制御発振器の制御電圧を出力するループフィルタとを有し、前記基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、前記ループフィルタからの出力を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備えたことを特徴とするノイズ検出機能を備える電子機器。
基準信号を発生する基準信号発生器と、入力電圧により出力周波数を制御する電圧制御発振器と、前記基準信号と電圧制御発振器から出力される信号の位相を比較する位相比較器とを有し、前記基準信号に同期した信号を電圧制御発振器から出力するＰＬＬと、前記ＰＬＬの出力信号からジッタ量を測定する測定手段と、該測定手段の出力に基づいてノイズによる誤動作の危険度を判別する判断手段とを備えるノイズ検出装置が複数配置されていると共に、各ノイズ検出装置が備える前記判断手段からの出力に基づいてノイズが検出された位置を検出する位置検出手段を備えたことを特徴とするノイズ検出機能を備える電子機器。
前記ＰＬＬはＡＳＩＣに実装され、
当該ＡＳＩＣの特定用途向けに設定されたＰＬＬ、及び／又はノイズ検出用に設定されたＰＬＬであることを特徴とする請求項１乃至３の何れか一つに記載のノイズ検出機能を備えるノイズ検出装置。
前記複数のノイズ検出装置が検出したノイズ情報をシステム内部に保存する保存手段と、
前記保存手段に保存するノイズ情報に基づいてノイズレベルが規定の大きさを上回る大きさの場合に、当該ノイズの検出位置を表示する表示手段とを備えたことを特徴とする請求項１乃至４のいずれか１項に記載のノイズ検出機能を備える電子機器。