JP4052834B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP4052834B2 JP4052834B2 JP2001398602A JP2001398602A JP4052834B2 JP 4052834 B2 JP4052834 B2 JP 4052834B2 JP 2001398602 A JP2001398602 A JP 2001398602A JP 2001398602 A JP2001398602 A JP 2001398602A JP 4052834 B2 JP4052834 B2 JP 4052834B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- compensation
- amplifier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、非線形歪みを補償する前置歪補償型増幅回路に関し、特に、この種の増幅回路の周波数特性改善技術及び低雑音化技術に関する。
【0002】
【従来の技術】
従来、一般的な無線通信装置において送信信号を送出レベルにまで増幅するためにパワーアンプが用いられる。当該パワーアンプを含むどのようなアンプにおいても、出力信号のレベルが飽和する特性領域(いわゆる非線形領域)において入力信号を増幅すると、非線形歪みが発生する。
【0003】
線形変調方式を用いて変調された信号に対してこの非線形歪みが発生すると、当該信号の振幅成分及び位相成分が歪むことにより、変調精度の劣化、及びスペクトルの拡大が生じる。変調精度の劣化はビットエラー率を増加させ、またスペクトルの拡大は隣接チャネルへの漏洩電力を増加させ、何れも通信品質を劣化させる。
【0004】
また、異なる周波数の複数のキャリア信号を多重して得られるマルチキャリア信号に対して非線形歪みが発生すると、各キャリア信号の歪み成分どうしが干渉することになり、その結果、キャリア信号自身の周波数帯域において相互変調歪みが発生する。
非線形歪みに起因してキャリア信号自身の周波数帯域に発生するこの相互変調歪みは、フィルタ等を用いて除去できないため、適正な通信品質を維持する上で極めて有害である。
【0005】
非線形歪みは、例えば、過剰な飽和出力を有するパワーアンプを、大きなバックオフを取って良好な線形性を有する特性領域のみで使えば抑制できるが、この方法では、過剰に高価なパワーアンプを用いる必要があり、また電力効率も悪いため、無線通信装置の製造コスト及び運用コストを低減する上で好ましくない。そこで、従来、パワーアンプを非線形領域まで使い、かつ非線形歪みを抑制する一方法として、プリディストーション回路(前置歪補償回路とも言う)が用いられる。
【0006】
プリディストーション回路とは、入力信号に対し、前記入力信号の高調波に所定の位相及びレベル変動を与えて得られる補償信号を加えることにより、歪み信号を生成する回路であり、前記位相及びレベル変動は、被補償パワーアンプの非線形特性を補償するように与えられる。生成された前記歪み信号を前記被補償パワーアンプで増幅した場合、前記入力信号そのものを増幅した場合に比べて、増幅された出力信号中の非線形歪み成分が低減される。
【0007】
非線形歪み成分が低減される作用原理については、例えば、文献「HIGH-LINEARITY RF AMPLIFIER DESIGN」PETER B.KENINGTON著、Artech House Publishers刊に詳細に述べられているので、ここでは説明を省略する。
図9に、論文「EVEN-ORDER PRE-DISTORTIONによる高出力増幅器歪低減の提案」堀川浩二他著、1996年電子情報通信学会通信ソサイエティ大会B-230に示されているプリディストーション回路を備える増幅回路800を示す。以降、この種の増幅回路を、前置歪補償型増幅回路、又は単に増幅回路と称する。
【0008】
増幅回路800は、分配器802、振幅変調器806、及びローパスフィルタ807を含む主信号経路と、偶数乗積生成器803、ハイパスフィルタ804、及び位相器・可変減衰器805を含む補償信号発生経路と、被補償パワーアンプ808とからなる。
分配器802は、入力端子801に与えられた入力信号を前記主信号経路及び前記補償信号発生経路に分配する。
【0009】
偶数乗積生成器803は、前記補償信号発生経路に分配された信号から、前記入力信号の偶数乗積信号を発生する。ハイパスフィルタ804は、前記入力信号の周波数帯域を阻止し、偶数乗積生成器803の出力信号から前記入力信号の偶数次高調波を抽出する。位相器・可変減衰器805は、前記偶数次高調波の位相及び振幅を調整して出力する。
【0010】
振幅変調器806は、例えばデュアルゲートFETにより実現され、前記主信号経路に分配された信号を、位相器・可変減衰器805からの出力信号によって振幅変調する。ローパスフィルタ807は、前記目的信号の3倍波以上の周波数帯域を阻止し、前記振幅変調された信号から、目的信号及び目的信号の2倍波のみを含む歪み信号を抽出し、出力する。
【0011】
前記歪み信号は、被補償パワーアンプ808により増幅される。被補償パワーアンプ808が有する非線形特性に応じて前記2倍波の位相・振幅を調整することにより、前記被補償パワーアンプからの出力信号中に生じる歪み成分が低減される。
【0012】
【発明が解決しようとする課題】
しかしながら、上記従来技術の増幅回路は、被補償パワーアンプの周波数特性を改善しないという第1の問題がある。より詳しく述べれば、前記被補償パワーアンプを含む一般のアンプにおける入出力信号間の位相遅延量及び利得は、それぞれ信号周波数に応じて異なるが、前記増幅回路は被補償パワーアンプのこのような特性を改善しない。
【0013】
このため、複数のアンテナ毎に送受信信号の位相と振幅とを適切な量変化させることによって、所望移動局方向へのアンテナ指向性を形成するアダプティブアレイ装置において、従来技術の増幅回路によって送受信信号を増幅した場合、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が付加されることになり、通信帯域全域において高精度にアンテナ指向性を形成することが困難になる。
【0014】
また、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が与えられることは、最近の16QAM(Quadrature Amplitude Modulation)等の多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合に、変調精度を著しく劣化させる原因となり、通信品質への悪影響が大きい。
また、前記増幅回路を用いてマルチキャリア信号を増幅する場合、異なる周波数のキャリア信号間で送信電力が一定にならないため、全てのキャリア信号について一定の通信品質を維持することが困難になる。
【0015】
この他に、従来技術の増幅回路では、前記主信号経路上に設けられ能動素子により実現される振幅変調器806により、入力信号中の雑音成分も増幅されるため、被補償パワーアンプに対する入力雑音指数に与える悪影響が大きく、前記増幅回路の総合的な低雑音化が困難であるという第2の問題もある。
また、無線送信装置に代表される、増幅器を多段接続することにより所望の出力電力を得る増幅システムにおいて、大電力段への適用を考えたとき、前記振幅変調器806には前段からの信号電力を通過させる性能が要求されるが、前記振幅変調器806を能動素子により実現した場合、通過させるべき電力に相応な高価な部品を使う必要があり、コスト面での不利もある。
【0016】
これらの問題に鑑み、本発明は、信号周波数によらず位相遅延量及び利得を一定量に維持できる前置歪補償型増幅回路の提供を第1の目的とする。また、本発明は、被補償パワーアンプに対する入力雑音指数に与える悪影響を低減し、もって、前記増幅回路の総合的な低雑音化を実現すると共に、大電力段へ低コストで適用可能な前置歪補償型増幅回路の提供を第2の目的とする。
【0017】
【課題を解決するための手段】
(1)上記問題を解決するため、本発明の増幅回路は、入力信号に対して第1位相制御信号により示される量の位相遅延と、第1振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第1調整器と、前記第1調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第1位相制御信号及び前記第1振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第1調整器へ出力する調整回路とを備える。
(2)また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第1分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第2調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第2分配合成器とを備え、前記第1分配合成器及び第2分配合成器は何れも受動素子であり、前記生成された補償信号は帰還入力されていない、即ち、方向性結合器、アイソレータ等の方向性を有する素子によって当該帰還入力を阻止されている、としてもよい。
(3)また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第3分配合成器と、前記帰還信号に含まれる前記第1信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第2位相制御信号及び第2振幅制御信号を生成する制御回路とを備え、前記第2調整器は、前記第2位相制御信号及び前記第2振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第2位相制御信号及び前記第2振幅制御信号を変化させてもよい。
【0018】
【発明の実施の形態】
本発明の実施の形態における前置歪補償型増幅回路について、図面を参照しながら詳細に説明する。
<第1の実施の形態>
第1の実施の形態における増幅回路は、プリディストーション回路を備えた増幅回路の一種であり、当該増幅回路全体として位相遅延量及び利得を一定量に維持し、かつ出力信号の低雑音化、及び大電力段へ低コストで適用可能となるように構成される。
<全体構成>
図1は、第1の実施の形態における増幅回路10の全体構成を示すブロック図である。増幅回路10は、方向性結合器12、可変位相器13、可変減衰器14、増幅部100、方向性結合器16、比較回路17、及び調整回路18から構成される。
【0019】
方向性結合器12は、入力信号の一部を入力比較信号として抽出し、残りを可変位相器13へ出力する。
可変位相器13は、電圧制御可能な可変位相器であり、位相制御信号183の電圧が所定の基準値よりも低い場合は、当該基準値からの差に比例して入力された信号の位相を遅らせ、逆に高い場合は、当該基準値からの差に比例して入力された信号の位相を進めて、可変減衰器14へ出力する。
【0020】
可変減衰器14は、電圧制御可能な可変減衰器であり、振幅制御信号184の電圧が所定の基準値である場合、入力された信号を減衰させずに出力し、所定の基準値よりも低い場合は、当該基準値からの差に比例した比で減衰させ、増幅部100へ出力する。
増幅部100は、プリディストーション回路と被補償パワーアンプとを含み、入力された信号に、前記プリディストーション回路により所定の補償信号を加えることにより生成した歪み信号を、前記被補償パワーアンプにより増幅して出力する。増幅部100の詳細については後述する。
【0021】
方向性結合器16は、増幅部100からの増幅出力信号の一部を出力比較信号として抽出し、残りを出力信号として出力する。
比較回路17は、前記入力比較信号と出力比較信号とを比較することにより両者の位相差及び振幅比を検出し、前記出力比較信号の前記入力比較信号に対する位相差に比例した電圧信号である位相差信号173、及び同じく振幅比に比例した電圧信号である振幅比信号174を、調整回路18へ出力する。
【0022】
比較回路17は、内蔵するログアンプ(不図示)により前記入力比較信号と出力比較信号とをそれぞれ対数変換した信号に対して前記比較を行うことにより、信号のダイナミックレンジが広い場合にも安定した出力を行う。
このような比較回路17は、ワンチップICとして既に実現されており、一例として、アナログデバイセス社のAD8302といった品種が利用できる。
【0023】
調整回路18は、出力信号が入力信号に対して所望の位相遅延量を生じている場合に位相差信号173が示す電圧である第1参照電圧を発生させる第1可変抵抗器(不図示)を備え、当該第1参照電圧から位相差信号173の電圧を減じた電圧を位相制御信号183として発生させ、可変位相器13へ出力する。
ここで、前記第1可変抵抗器は、所定の参照電圧を分圧することにより、前記第1参照電圧を発生させる。前記所望の位相遅延量には、例えば、増幅部100の位相遅延量の平均値を用いればよい。
【0024】
増幅部100が発生する位相遅延量が当該所望の位相遅延量を上回った場合、出力比較信号の位相が遅れ、位相差信号173の電圧が低下するから、位相制御信号183の電圧は上昇し、可変位相器13は入力信号の位相を進めるので、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
増幅部100が発生する位相遅延量が当該所望の位相遅延量を下回った場合は、その逆の作用によって、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
【0025】
調整回路18は、出力信号が入力信号に対して所望の振幅比を生じている場合に振幅比信号174が示す電圧である第2参照電圧を発生させる第2可変抵抗器(不図示)を備え、当該第2参照電圧から振幅比信号174の電圧を減じた電圧を振幅制御信号184として発生させ、可変減衰器14へ出力する。
ここで、前記第2可変抵抗器は、所定の参照電圧を分圧することにより、前記第2参照電圧を発生させる。前記所望の振幅比には、例えば、増幅部100の平均的な利得を用いればよい。
【0026】
増幅部100が発生する利得が当該平均的な利得を上回った場合、出力比較信号の振幅が増大し、振幅比信号174の電圧が上昇するから、振幅制御信号184の電圧は低下し、可変減衰器14は入力信号の減衰量を増やすので、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
増幅部100が発生する利得が当該平均的な利得を下回った場合は、その逆の作用によって、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
【0027】
類似の制御動作は、従来の自動レベル調整器(ALC回路:Automatic Level Control回路)、及び位相ロックループ回路(PLL回路:Phase Locked Loop回路)等において実施されているが、特に増幅回路10では、上記説明した制御動作を入力比較信号と出力比較信号とを比較して行うので、入出力信号間の位相差及び振幅比は、増幅部100の位相遅延量及び利得が変動した場合であっても、それぞれが所望の位相遅延量及び所望の利得にある場合の値に保たれる。
【0028】
この制御により、増幅回路10が入出力信号間に与える位相遅延量と利得とが信号周波数に依らずそれぞれ一定値に保たれる。
増幅回路10は、通信帯域内の何れの周波数の送受信信号に対しても一定の遅延と利得を有するので、アダプティブアレイ装置に適用した場合には、通信帯域全域において高精度にアンテナ指向性を形成することができる。また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には、変調精度の劣化を防ぎ、通信品質の悪化を緩和する。
【0029】
また、増幅回路10により、マルチキャリア信号を増幅した場合、前記マルチキャリア信号に含まれる何れの周波数のキャリア信号も同一のレベルに増幅出力されるので、全てのキャリア信号にわたって均一な通信品質が得られる。
<増幅部100の構成>
図2は、第1の実施の形態における増幅部100の構成を示すブロック図である。増幅部100は、プリディストーション回路を備えた増幅回路であり、従来の同種の増幅回路に比べて低雑音化、並びに大電力段へ低コストで適用可能となるように構成される。
【0030】
増幅部100は、方向性結合器101、信号伝送路102、ローパスフィルタ103、アンプ104、ローパスフィルタ105、信号波形圧縮回路106、可変位相器114、可変減衰器115、アンプ112、方向性結合器116、及び被補償パワーアンプ117から構成される。
信号波形圧縮回路106は、抵抗器107、及びダイオード108から構成される。
【0031】
ここで、増幅部100の構成要素のうち、方向性結合器101、信号伝送路102、及び方向性結合器116を含む信号経路を主信号経路と呼び、ローパスフィルタ103からアンプ112までを含む信号経路を補償信号発生経路と称する。また、当該主信号経路と補償信号発生経路とからなる回路部分を、歪補償回路と称する。
【0032】
特に、主信号経路においては、信号伝送路102は方向性結合器101に直結され、また方向性結合器116は信号伝送路102に直結されている。即ち、主信号経路は、方向性結合器101、信号伝送路102、及び方向性結合器116以外の構成要素を含まない。
方向性結合器101は、入力信号を前記主信号経路及び補償信号発生経路に所定の比率で分配する。当該入力信号は、請求項に言う調整信号に相当し、前記主信号経路及び補償信号発生経路に分配される信号は、請求項に言うそれぞれ主信号及び副信号に相当する。
【0033】
前記補償信号発生経路は、方向性結合器101により分配された副信号から、当該副信号の高調波を含む補償信号を生成する。
ローパスフィルタ103、アンプ104、及びローパスフィルタ105は、前記分配された信号を増幅し、かつ前記入力信号の周波数帯域に含まれる信号成分のみを、信号波形圧縮回路106に供給する。信号波形圧縮回路106において抵抗器107により非線形動作領域にバイアスされたダイオード108は、前記入力信号の波形を圧縮し、前記入力信号の高調波を含む歪信号を出力する。可変位相器114、及び可変減衰器115は、前記歪信号に所定の位相遅延量及び減衰比を与えて位相及び振幅を調整し、アンプ112は、前記位相及び振幅を調整後の歪信号を増幅して、補償信号として出力する。
【0034】
一方、方向性結合器101により前記主信号経路に分配された主信号は、信号伝送路102により方向性結合器116へ伝送され、方向性結合器116は前記伝送された信号と前記補償信号とを加算することにより混合し、出力信号として出力する。当該出力信号は、請求項に言う歪み信号に相当する。
次に、増幅部100の動作について説明する。
【0035】
図3(A)、(B)及び(C)は、信号波形圧縮回路106の動作原理を説明するための図である。
同図(A)は、信号波形圧縮回路106の入力電圧Vin対出力電圧Vout特性を示したグラフであり、ダイオード108が有する非線形特性に応じて、所定レベルまでの入力電圧に比例した出力電圧が得られるが、当該レベルを超える入力電圧に対して出力電圧は比例値を下回る。この特性のために、入力信号の信号波形を圧縮した出力信号が得られる。
【0036】
同図(B)は、入力信号に2種類の周波数のキャリア信号を重畳したマルチキャリア信号を想定した場合の、入出力信号の電圧対時間波形の一例であり、入力信号を細線で表し、出力信号を太線で表し、それぞれの包絡線を破線で表している。
同図(C)は、入力信号波形に対する出力信号波形の変形を周波数領域において説明するためのグラフであり、前記出力信号の周波数成分を表している。出力信号には、入力信号に含まれる基本波f1及びf2成分の他に、波形の歪みによる高調波2f1、2f2…成分が含まれ、さらに基本波と高調波との干渉による相互変調歪み(2f1−f2)及び(2f2−f1)成分が含まれる。
【0037】
図4は、前記マルチキャリア信号を入力信号として想定した場合の、増幅部100の各部分における信号の周波数成分の大きさを表したグラフである。
信号(A)は、増幅部100への入力信号を示しており、基本波f1及びf2成分が含まれる。信号(B)及び信号(D)は、方向性結合器101により分配されたそれぞれ主信号及び副信号を示しており、基本波f1及びf2成分が含まれる。信号波形圧縮回路106は、上記説明したように、信号(D)に対し相互変調歪み(2f1−f2)及び(2f2−f1)成分を付加した信号(E)を出力する。信号(F)は、信号(E)に対し位相及び振幅を調整した後の信号を示しており、特に位相が信号(E)と異なることを逆方向のグラフを用いて示している。
【0038】
方向性結合器116は、信号(B)及び信号(E)を加算して出力する。信号(F)及び信号(G)は、それぞれ信号(B)及び信号(E)が被補償パワーアンプ117により増幅出力された信号成分を示している。信号(F)には、被補償パワーアンプ117の非線形性により相互変調歪み(2f1−f2)及び(2f2−f1)成分が混入する。この相互変調歪み成分が、信号(E)の増幅出力信号(G)に含まれる相互変調歪み(2f1−f2)及び(2f2−f1)成分と打ち消しあうように、可変位相器114の位相遅延量、及び可変減衰器115の減衰比を調整することにより、目的とする基本波f1及びf2成分のみからなる増幅出力信号を得ることができる。なお、増幅出力信号中に高調波成分が残留する場合には、基本波との離調が大きいのでフィルタを用いて容易に除去することができる。
【0039】
なお、可変位相器114の位相遅延量、及び可変減衰器115の減衰比の調整については、事前に、両者を変更しながら被補償パワーアンプ117からの増幅出力信号(F)+(G)と入力信号(A)との差分(即ち、増幅された信号に含まれる歪み成分)を測定し、当該差分を最小とする最適位相遅延量と最適減衰比とを発見して、前記位相遅延量と前記減衰比とを、それぞれ当該最適位相遅延量と当該最適減衰比とに固定するものとする。
【0040】
上述した構成において、特に、信号伝送路102は単なる導線又は導波路であり、具体的には、ストリップライン、マイクロストリップライン、同軸ケーブル、及び導波管のうち何れか一つ、若しくはこれらのうち複数を組み合わせて構成される。
また、方向性結合器116には、前記入力信号の2倍波の周波数帯域まで応答する周波数特性を有するものを使用すればよい。
【0041】
上述した構成によれば、増幅部100は入力信号と補償信号との混合処理を方向性結合器116によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、出力信号中の雑音成分を小さく抑えることができると共に、大電力段へ適用する場合に通過させるべき電力に相応な高価な部品を使う必要がなくなるので、コスト面で有利となる。
【0042】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べると、主信号経路における損失を小さくできる。さらに、信号伝送路102に、ストリップライン、マイクロストリップライン、同軸ケーブル、導波管といった小さい損失と低い雑音指数とを有する受動素子を用いることにより、主信号経路における損失及び雑音指数を小さく抑えられる。
【0043】
この主信号経路は特に、被補償パワーアンプに直列に前置されるものであるから、当該主信号経路自体の損失及び雑音指数を低減することによって、前記被補償パワーアンプを含めた増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、増幅部100は、主信号経路の低雑音化、当該主信号経路を含む増幅部100全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。
【0044】
なお、信号波形圧縮回路106は、入力信号の信号波形を圧縮することにより高調波を発生するものであればよく、次のような信号波形圧縮回路を用いた場合も、本発明に含まれる。
図5(A)及び(B)に、他の信号波形圧縮回路156、及び信号波形圧縮回路206の構成例を示す。
【0045】
同図(A)の信号波形圧縮回路156は一般的な全波整流回路であり、前記入力信号の2倍波を出力する。
同図(B)の信号波形圧縮回路206において、90°ハイブリッド207は入力信号を2分配する。分配された一方の信号は抵抗器208により非線形動作領域にバイアスされたダイオード209を通過することにより、主として偶数次高調波が混入される。他方は抵抗器210及びダイオード211を介して接地されることにより、主として奇数次高調波が混入される。90°ハイブリッド212は、前記両信号を混合することにより、前記入力信号の偶数次高調波及び奇数次高調波の双方を含む信号を出力する。この回路を用いる場合には、方向性結合器116に、前記入力信号の3倍波の周波数帯域まで応答する周波数特性を有するものを使用する。
【0046】
また、信号伝送路102に直列にアイソレータを挿入することにより、補償信号の補償信号発生経路への帰還入力を阻止してもよい。この構成による増幅回路も、本発明に含まれる。当該アイソレータに、例えば0.数dB程度の低い順方向損失を有するものを利用することにより、主信号経路における損失及び雑音指数の低減に一定の効果を保ちつつ、回路の調整性を向上できる。
<第2の実施の形態>
第2の実施の形態における増幅回路は、第1の実施の形態における増幅回路10に対し、さらに歪み低減効果を向上するものである。増幅回路10と同一の全体構成を有するが、増幅部において、被補償パワーアンプの増幅出力信号に含まれる残留歪みレベルに応じて、補償信号に与える位相遅延量と減衰比とを随時変更するための回路を備える点が異なる。
【0047】
図6は第2の実施の形態の増幅回路において、第1の実施の形態の増幅部100に代えて用いられる増幅部300の構成を示すブロック図である。以下、第1の実施の形態における増幅部100と同一の構成要素には同一の符号を付して説明を省略し、異なる構成要素について主に説明する。
増幅部300は、第1の実施の形態における増幅部100に対し、さらに、被補償パワーアンプ318、方向性結合器319、バンドパスフィルタ320、制御回路321を備え、第1の実施の形態における可変位相器114及び可変減衰器115にそれぞれ代えて、可変位相器314及び可変減衰器315を備える。
【0048】
増幅部300の構成要素のうち、方向性結合器101、信号伝送路102、及び方向性結合器116を含む信号経路を主信号経路と呼び、ローパスフィルタ103からアンプ112までを含む信号経路を補償信号発生経路と呼び、当該主信号経路が、方向性結合器101、信号伝送路102、及び方向性結合器116以外の構成要素を含まない点は、第1の実施の形態と同様である。
【0049】
可変位相器314は、少なくとも第1の実施の形態で述べた最適位相遅延量を含む所定範囲の位相遅延量を、制御回路321から与えられる位相制御信号324に応じて、アンプ112からの出力信号に与える可変位相器である。
可変減衰器315は、少なくとも第1の実施の形態で述べた最適減衰比を含む所定範囲の減衰比を、制御回路321から与えられる振幅制御信号325に応じて、前記出力信号に与える可変減衰器である。
【0050】
被補償パワーアンプ318は、方向性結合器116から出力された出力信号を増幅して出力する。方向性結合器319は、被補償パワーアンプ318から出力された信号の一部を抽出してバンドパスフィルタ320に供給し、残りを増幅信号として出力する。
バンドパスフィルタ320は、供給された信号に含まれる入力信号の高調波成分のみを通過させ制御回路321へ出力する。歪みが完全に補償されている状態において、被補償パワーアンプ318から出力される信号は、入力信号が変調信号であるために本来有している高調波成分のみを含むが、補償誤差が増大するにつれ、歪みによる高調波成分が増大する。バンドパスフィルタ320は、その双方に起因する高調波成分を補償誤差信号として、制御回路321へ出力する。
【0051】
なお、第1の実施の形態と同様、事前に、前記位相制御信号及び前記振幅制御信号を変更しながら、増幅信号と入力信号との差を測定することにより、両者の差を最小とする最適位相制御信号及び最適振幅制御信号が予め発見されているものとする。例えば、両信号が電圧信号であれば、両者に相当する電圧値がそれぞれ判明しているものとする。
【0052】
さらに、制御回路321が、最適位相制御信号及び最適振幅制御信号をそれぞれ可変位相器314及び可変減衰器315に与えて制御している場合に得られる平均的な補償誤差信号の大きさも、予め測定され判明しているものとする。
制御回路321は、前記最適位相制御信号、前記最適振幅制御信号、及び前記平均的な補償誤差信号の大きさをそれぞれ示す、第1参照値、第2参照値、及び第3参照値を記憶していて、前記最適位相制御信号及び前記最適振幅制御信号を初期値として出力する。
【0053】
事前の測定では、当該第1参照値及び当該第2参照値によりそれぞれ示される位相制御信号及び振幅制御信号によって、補償誤差信号が最小となったのであるが、補償誤差信号を最小とする位相制御信号及び振幅制御信号は、温度変化、経時変化等のために変動する。
そこで制御回路321は、バンドパスフィルタ320から出力された補償誤差信号の大きさが前記第3参照値を上回った場合、前記位相制御信号及び前記振幅制御信号をそれぞれ前記第1参照値及び第2参照値から変更することにより、補償誤差信号が小さくなるように、可変位相器314及び可変減衰器315を制御する。
【0054】
具体的には、制御回路321は、DSP(Digital Signal Processor)を用いて実現され、前記DSPが内蔵するプログラムを実行することにより上述した制御を行うとしてもよい。
図7に前記プログラムを表すフローチャートを示す。前記プログラムは、次のようなステップを含む。
(ステップS01)前記第1参照値により示される位相制御信号を可変位相器314に出力し、前記第2参照値により示される振幅制御信号を可変減衰器315に出力する。
(ステップS02)補償誤差信号の大きさが前記第3参照値を上回った否か判断し、上回った場合、ステップS03以降を実行する。
(ステップS03)位相制御信号を所定微小量増加させる。
(ステップS04)補償誤差信号が減少したか否か判断し、減少した場合はステップS05、増加した場合はステップS06を実行する。
(ステップS05)位相制御信号を補償誤差信号が第3参照値を下回るまで所定範囲内で増加させる。
(ステップS06)位相制御信号を補償誤差信号が第3参照値を下回るまで所定範囲内で減少させる。
(ステップS07)振幅制御信号を所定微小量増加させる。
(ステップS08)補償誤差信号が減少したか否か判断し、減少した場合はステップS09、増加した場合はステップS10を実行する。
(ステップS09)振幅制御信号を補償誤差信号が第3参照値を下回るまで所定範囲内で増加させる。
(ステップS10)振幅制御信号を補償誤差信号が第3参照値を下回るまで所定範囲内で減少させる。
(ステップS11)ステップS02以降を繰り返す。
【0055】
上述した構成によれば、増幅部300は、現に出力している位相制御信号及び振幅制御信号による補償誤差が、温度変化、経時変化等によって増大した場合でも、補償誤差を減らすよう位相制御信号及び振幅制御信号を適応制御する。これにより、増幅部300は、温度変化、経時変化によらず、高い補償精度を維持し、歪み低減効果を持続する。
【0056】
また、増幅部300は、増幅部100と同等の主信号経路を有し、増幅部100と同等の作用によって、歪補償回路自体の低雑音化、及び歪補償回路を含む増幅回路全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。なお、増幅部300においても、増幅部100と同様、信号波形圧縮回路を信号波形圧縮回路106に限定するものではない。例えば、信号波形圧縮回路156又は信号波形圧縮回路206を用いてもよい。また、信号伝送路102に直列にアイソレータを挿入してもよい。
【0057】
また、増幅部300は、大電力増幅器を補償する場合に従来よりも安価に適用できるので、多段増幅システムにおいて大電力段を含む全ての段へ、本発明の増幅回路を、コスト面で有利に組み込むことができる。
<第3の実施の形態>
第3の実施の形態における増幅システムは、第1又は第2の実施の形態で示した複数の増幅回路のうち、一部を並列接続しかつ一部を縦続接続してなる増幅システムである。
【0058】
図8は、そのような増幅システム500の一構成例である。増幅システム500において、増幅回路510は、歪補償回路501と被補償パワーアンプ509とから構成される。歪補償回路501は、前述したように、主信号経路と補償信号発生経路とからなる回路部分であって、方向性結合器502、信号波形圧縮回路503、可変位相器504、可変減衰器505、アンプ506、信号伝送路507、及び方向性結合器508を含む。
【0059】
増幅回路520〜580は、それぞれ増幅回路510と同様に構成される。
分配合成器591は、増幅回路520からの出力を増幅回路530及び540へ分配し、分配合成器592は、増幅回路530及び540からの出力を合成する。分配合成器593は、分配合成器592により合成された信号を増幅回路550乃至580へ分配し、分配合成器594は、増幅回路550乃至580からの出力を合成する。
【0060】
増幅システム500は縦続接続された4つの増幅段を有し、第1段は増幅回路510により信号を増幅し、第2段は増幅回路520により信号を増幅し、第3段は並列接続された増幅回路530及び540により信号を増幅し、最終段は並列接続された増幅回路550乃至580により信号を増幅する。
増幅システム500は、一例として0dBmの入力信号を、第1段において+10dBm、第2段において+17dBm、第3段において+27dBm、最終段において+37dBmに増幅する。
【0061】
増幅システム500における各段の歪補償回路は、前段からの信号に対して補償信号を注入することとなる。このため、例えば主信号経路に非線形素子(例えばダイオード)を直列に挿入して補償信号成分を発生させる他の歪補償回路では、当該非線形素子の最大定格電力に応じて適合し得る段が制限される。
この回路構成と対比して、本発明の歪補償回路は、補償信号発生経路において補償信号を発生して方向性結合器によって主信号と混合するものであって、主信号経路に補償信号発生用の非線形素子を持たないため、大電力段への適合性に優れている。
【0062】
また、所定の中間段において、当該段から最終段までに配置される複数の被補償パワーアンプから発生する直線増幅歪みを総合して補償する他の回路構成では、補償すべき直線増幅歪みが多次項を含む複雑な関数となるため、高精度に、かつ安定して歪み補償することが困難となる。
この回路構成と対比して、本発明の増幅システムは、大電力段への優れた適合性を有する歪補償回路を、大電力段を含む個々の被補償パワーアンプに前置して構成され、それぞれの歪補償回路が備える可変位相器及び可変減衰器を適切に調整して個々の被補償パワーアンプが有する直線増幅歪みを精度よく除去するため、補償精度と安定性の面で優れている。
【0063】
もちろん、それぞれの増幅回路が大電力段へも低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは、第1及び第2の実施の形態で述べたとおりである。
【0064】
【発明の効果】
本発明の増幅回路は、入力信号に対して第1位相制御信号により示される量の位相遅延と、第1振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第1調整器と、前記第1調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第1位相制御信号及び前記第1振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第1調整器へ出力する調整回路とを備える。
【0065】
この構成によれば、前記被補償増幅器における入出力信号間の位相遅延量が増加又は減少した場合、前記第1調整器が入力信号に対して与える位相遅延量をそれぞれ減少又は増加させることにより、本増幅回路全体における入出力信号間の位相遅延量が一定量に維持される。
また、前記被補償増幅器における入出力信号間の利得が増加又は減少した場合、前記第1調整器が入力信号に対して与える減衰比をそれぞれ増加又は減少させることにより、本増幅回路全体における入出力信号間の利得が一定量に維持される。
【0066】
これにより、本増幅回路全体での位相遅延量及び利得は、信号周波数に依らず一定量に維持される。具体例に、本増幅回路をアダプティブアレイ装置に適用した場合には指向性パターンの形成精度を向上し、また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には変調精度の劣化を抑制して通信品質を向上する。
【0067】
また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第1分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第2調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第2分配合成器とを備え、前記第1分配合成器及び第2分配合成器は何れも受動素子であり、前記生成された補償信号は前記補償信号生成回路へ帰還入力されていないとしてもよい。
【0068】
この構成によれば、本増幅回路は前記主信号と前記補償信号との混合処理を受動素子によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、前記歪み信号中の雑音成分を小さく抑えることができる。
特に多段増幅システムにおける大電力段へ適用する場合には、通過させるべき電力に相応な高価な能動素子を使う必要がなくなるので、従来に比べて低コスト化が達成される。また、主信号経路に直列に挿入された非線形素子により補償信号を発生させる他の回路構成に比べて大電力段への優れた適合性を有する。
【0069】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べて回路の損失を小さくできる。さらに、前記第1分配合成器と前記第2分配合成器とを、例えばストリップライン、マイクロストリップライン、同軸ケーブル、導波管のような、小さい損失と低い雑音指数とを有する受動素子を用いて直結すれば、本増幅回路の損失及び雑音指数を小さく抑えられる。
【0070】
この種の歪補償回路は特に、被補償増幅器に直列に前置されるものであるから、歪補償回路自体の損失及び雑音指数を低減することによって、前記歪補償回路と前記被補償増幅器とが直列に接続されてなる本増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、本増幅回路は、低雑音化及び大電力段へ適用した場合の低コスト化を達成する。
【0071】
また、前記増幅回路において、前記第1及び第2分配合成器は何れも方向性結合器であり、前記第2分配合成器は、前記第2分配合成器における前記主信号の入力端へ前記補償信号を伝送せず、前記第1分配合成器は、前記第1分配合成器における前記主信号の出力端に加えられた信号を前記副信号の出力端へ伝送しないとしてもよい。
【0072】
また、前記増幅回路において、前記歪補償回路は、さらに、前記主信号を一方向にのみ伝送するアイソレータを備え、前記第2分配合成器は、前記アイソレータにより伝送された後の主信号に前記補償信号を加えることにより前記第2信号を生成してもよい。
これらの何れの構成によっても、前記増幅回路と同様の効果が実現される。
【0073】
また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第3分配合成器と、前記帰還信号に含まれる前記第1信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第2位相制御信号及び第2振幅制御信号を生成する制御回路とを備え、前記第2調整器は、前記第2位相制御信号及び前記第2振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第2位相制御信号及び前記第2振幅制御信号を変化させてもよい。
【0074】
この構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記補償誤差信号が増大した場合でも、前記補償誤差信号を減らすよう前記位相制御信号及び前記振幅制御信号を適応制御するため、温度変化、経時変化等によらず、高い補償精度が持続される。
また、前記増幅回路において、前記第2方向性結合器は、前記入力信号の基本波、2倍波及び3倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
【0075】
また、前記増幅回路において、前記第2方向性結合器、及び第3方向性結合器は、前記入力信号の基本波、2倍波及び3倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
これらの構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記入力信号の3倍波までに応答する狭帯域で安価な受動素子を用いて歪み補償を行うため、所定の歪み補償精度と装置のコスト低減とを同時に実現する。
【0076】
本発明の増幅システムは、前記何れかの増幅回路が複数個、縦続接続され、又は並列接続され、若しくは一部が並列接続されかつ一部が縦続接続されてなる。この構成によれば、上述した効果を有する増幅回路を、大電力段を含む個々の段に配置し、個々の増幅回路毎に入力信号の位相及び振幅をそれぞれ適切に調整することにより個々の被補償増幅器が有する非線形歪みを精度よく除去できるから、補償精度と安定性に優れた増幅システムが実現される。
【0077】
この構成においても、それぞれの増幅回路が、大電力段へ低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは上述したとおりである。
【図面の簡単な説明】
【図1】第1の実施の形態における増幅回路の全体構成を示すブロック図である。
【図2】第1の実施の形態における増幅部の構成を示すブロック図である。
【図3】信号波形圧縮回路106の動作を説明するための図である。
(A)ダイオード108が有する非線形特性である。
(B)マルチキャリア信号を想定した入出力信号の信号波形である。
(C)出力信号の周波数スペクトルである。
【図4】歪補償回路の各部分における信号スペクトルである。
【図5】他の信号波形圧縮回路の例である。
【図6】第2の実施の形態における増幅部の構成を示すブロック図である。
【図7】第2の実施の形態における増幅部の制御方法を示すフローチャートである。
【図8】第3の実施の形態における増幅システムの全体構成を示すブロック図である。
【図9】従来の歪補償型増幅回路の一例である。
【符号の説明】
10 増幅回路
12 方向性結合器
13 可変位相器
14 可変減衰器
16 方向性結合器
17 比較回路
18 調整回路
100 増幅部
101 方向性結合器
102 信号伝送路
103 ローパスフィルタ
104 アンプ
105 ローパスフィルタ
106 信号波形圧縮回路
107 抵抗器
108 ダイオード
112 アンプ
114 可変位相器
115 可変減衰器
116 方向性結合器
117 被補償パワーアンプ
156 信号波形圧縮回路
173 位相差信号
174 振幅比信号
183 位相制御信号
184 振幅制御信号
206 信号波形圧縮回路
207 90°ハイブリッド
208 抵抗器
209 ダイオード
210 抵抗器
211 ダイオード
212 90°ハイブリッド
300 歪補償回路
314 可変位相器
315 可変減衰器
318 被補償パワーアンプ
319 方向性結合器
320 バンドパスフィルタ
321 制御回路
500 増幅システム
501 歪補償回路
502 方向性結合器
503 信号波形圧縮回路
504 可変位相器
505 可変減衰器
506 アンプ
507 信号伝送路
508 方向性結合器
509 被補償パワーアンプ
510〜580 増幅回路
591〜594 分配合成器
800 増幅回路
801 入力端子
802 分配器
803 偶数乗積生成器
804 ハイパスフィルタ
805 可変減衰器
806 振幅変調器
807 ローパスフィルタ
808 被補償パワーアンプ
Claims (3)
- 入力信号に対して第1位相制御信号により示される量の位相遅延と、第1振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第1調整器と、
前記第1調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、
前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、
前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、
前記第1位相制御信号及び前記第1振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第1調整器へ出力する調整回路とを備え、
前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第1分配合成器と、
前記副信号を圧縮する信号波形圧縮回路と、
前記圧縮された信号の位相及び振幅を、予め定められた位相遅延量と減衰比に、それぞれ変更する第2調整器と、
前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、
前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第2分配合成器とを含み、
前記第1及び第2分配合成器は何れも方向性結合器であり、
前記第2分配合成器は、前記第2分配合成器における前記主信号の入力端へ前記補償信号を伝送せず、
前記第1分配合成器は、前記第1分配合成器における前記主信号の出力端に加えられた信号を前記副信号の出力端へ伝送しないこと
を特徴とすることを特徴とする増幅回路。 - 前記第2分配合成器は、前記入力信号の基本波、2倍波及び3倍波の何れかの周波数を上限とする応答周波数帯域を有すること
を特徴とする請求項1に記載の増幅回路。 - 請求項1または請求項2の何れかに記載の複数の増幅回路が、縦続接続され、又は並列接続され、若しくは一部が並列接続されかつ一部が縦続接続されてなる増幅システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398602A JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398602A JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003198273A JP2003198273A (ja) | 2003-07-11 |
JP4052834B2 true JP4052834B2 (ja) | 2008-02-27 |
Family
ID=27603957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001398602A Expired - Fee Related JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4052834B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI20040140A0 (fi) * | 2004-01-30 | 2004-01-30 | Nokia Corp | Säätöpiiri |
JP4671622B2 (ja) * | 2004-04-30 | 2011-04-20 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 歪み補償電力増幅装置 |
JP4697778B2 (ja) * | 2005-03-25 | 2011-06-08 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
JP2007243492A (ja) * | 2006-03-07 | 2007-09-20 | R & K:Kk | 放送用増幅回路 |
JP2007243491A (ja) * | 2006-03-07 | 2007-09-20 | R & K:Kk | 増幅回路 |
CN102075164B (zh) * | 2009-11-20 | 2013-06-12 | 华为技术有限公司 | 一种衰减器 |
EP2582043A1 (en) * | 2011-10-10 | 2013-04-17 | Astrium Limited | Control system for a power amplifier |
JP5907795B2 (ja) * | 2011-12-19 | 2016-04-26 | 三菱電機株式会社 | 送受信モジュール |
JP2020096253A (ja) * | 2018-12-11 | 2020-06-18 | 住友電気工業株式会社 | 多段増幅器 |
-
2001
- 2001-12-27 JP JP2001398602A patent/JP4052834B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003198273A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6392483B2 (en) | Feed-forward amplifier | |
CA2640162C (en) | Supply voltage control for a power amplifier | |
JP4855267B2 (ja) | 信号取出回路およびそれを有する歪み補償増幅器 | |
US5644268A (en) | Feed forward RF amplifier for combined signal and error amplification | |
JP3041805B2 (ja) | 抵抗性結合器および分圧器を有する先行歪ませ等化器 | |
US6972621B2 (en) | Power amplifier | |
WO2012111583A1 (ja) | べき級数型ディジタルプリディストータとその制御方法 | |
KR20070037704A (ko) | 포락선 제거와 복구를 통한 신호 증폭 방법 및 시스템 | |
EP1609238B1 (en) | Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier | |
WO2005124994A1 (ja) | 高効率増幅器 | |
US7502599B2 (en) | Cartesian loop transmitter and method of adjusting an output level of such transmitter | |
WO2013136860A1 (ja) | 送信装置および送信方法 | |
US7541868B2 (en) | Delay modulator pre-distortion circuit for an amplifier | |
JP4052834B2 (ja) | 増幅回路 | |
EP2642660A2 (en) | Linearization circuit and related techniques | |
KR100353709B1 (ko) | 혼변조신호의개별차수조정전치왜곡선형화장치및방법 | |
JP4014404B2 (ja) | 歪補償回路 | |
US6392481B1 (en) | Method and apparatus for improved fed forward amplification | |
KR101131910B1 (ko) | 이동통신시스템의 출력단 | |
Thornton et al. | Improved design techniques for the realization of linear power amplifiers for wireless transmitters | |
Katz et al. | Ka/q dual band linearizer | |
JPH07101819B2 (ja) | 多周波同時増幅器における歪補償回路 | |
KR100983604B1 (ko) | 향상된 효율을 갖는 카테시안 피드백 선형화 장치 | |
Katz et al. | Third generation signal processing TWTA driver amplifiers | |
KR20020015419A (ko) | 왜곡을 감소시키는 믹서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |