JP4052834B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP4052834B2 JP4052834B2 JP2001398602A JP2001398602A JP4052834B2 JP 4052834 B2 JP4052834 B2 JP 4052834B2 JP 2001398602 A JP2001398602 A JP 2001398602A JP 2001398602 A JP2001398602 A JP 2001398602A JP 4052834 B2 JP4052834 B2 JP 4052834B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- compensation
- amplifier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非線形歪みを補償する前置歪補償型増幅回路に関し、特に、この種の増幅回路の周波数特性改善技術及び低雑音化技術に関する。
【０００２】
【従来の技術】
従来、一般的な無線通信装置において送信信号を送出レベルにまで増幅するためにパワーアンプが用いられる。当該パワーアンプを含むどのようなアンプにおいても、出力信号のレベルが飽和する特性領域（いわゆる非線形領域）において入力信号を増幅すると、非線形歪みが発生する。
【０００３】
線形変調方式を用いて変調された信号に対してこの非線形歪みが発生すると、当該信号の振幅成分及び位相成分が歪むことにより、変調精度の劣化、及びスペクトルの拡大が生じる。変調精度の劣化はビットエラー率を増加させ、またスペクトルの拡大は隣接チャネルへの漏洩電力を増加させ、何れも通信品質を劣化させる。
【０００４】
また、異なる周波数の複数のキャリア信号を多重して得られるマルチキャリア信号に対して非線形歪みが発生すると、各キャリア信号の歪み成分どうしが干渉することになり、その結果、キャリア信号自身の周波数帯域において相互変調歪みが発生する。
非線形歪みに起因してキャリア信号自身の周波数帯域に発生するこの相互変調歪みは、フィルタ等を用いて除去できないため、適正な通信品質を維持する上で極めて有害である。
【０００５】
非線形歪みは、例えば、過剰な飽和出力を有するパワーアンプを、大きなバックオフを取って良好な線形性を有する特性領域のみで使えば抑制できるが、この方法では、過剰に高価なパワーアンプを用いる必要があり、また電力効率も悪いため、無線通信装置の製造コスト及び運用コストを低減する上で好ましくない。そこで、従来、パワーアンプを非線形領域まで使い、かつ非線形歪みを抑制する一方法として、プリディストーション回路（前置歪補償回路とも言う）が用いられる。
【０００６】
プリディストーション回路とは、入力信号に対し、前記入力信号の高調波に所定の位相及びレベル変動を与えて得られる補償信号を加えることにより、歪み信号を生成する回路であり、前記位相及びレベル変動は、被補償パワーアンプの非線形特性を補償するように与えられる。生成された前記歪み信号を前記被補償パワーアンプで増幅した場合、前記入力信号そのものを増幅した場合に比べて、増幅された出力信号中の非線形歪み成分が低減される。
【０００７】
非線形歪み成分が低減される作用原理については、例えば、文献「HIGH-LINEARITY RF AMPLIFIER DESIGN」PETER B.KENINGTON著、Artech House Publishers刊に詳細に述べられているので、ここでは説明を省略する。
図９に、論文「EVEN-ORDER PRE-DISTORTIONによる高出力増幅器歪低減の提案」堀川浩二他著、1996年電子情報通信学会通信ソサイエティ大会B-230に示されているプリディストーション回路を備える増幅回路８００を示す。以降、この種の増幅回路を、前置歪補償型増幅回路、又は単に増幅回路と称する。
【０００８】
増幅回路８００は、分配器８０２、振幅変調器８０６、及びローパスフィルタ８０７を含む主信号経路と、偶数乗積生成器８０３、ハイパスフィルタ８０４、及び位相器・可変減衰器８０５を含む補償信号発生経路と、被補償パワーアンプ８０８とからなる。
分配器８０２は、入力端子８０１に与えられた入力信号を前記主信号経路及び前記補償信号発生経路に分配する。
【０００９】
偶数乗積生成器８０３は、前記補償信号発生経路に分配された信号から、前記入力信号の偶数乗積信号を発生する。ハイパスフィルタ８０４は、前記入力信号の周波数帯域を阻止し、偶数乗積生成器８０３の出力信号から前記入力信号の偶数次高調波を抽出する。位相器・可変減衰器８０５は、前記偶数次高調波の位相及び振幅を調整して出力する。
【００１０】
振幅変調器８０６は、例えばデュアルゲートＦＥＴにより実現され、前記主信号経路に分配された信号を、位相器・可変減衰器８０５からの出力信号によって振幅変調する。ローパスフィルタ８０７は、前記目的信号の３倍波以上の周波数帯域を阻止し、前記振幅変調された信号から、目的信号及び目的信号の２倍波のみを含む歪み信号を抽出し、出力する。
【００１１】
前記歪み信号は、被補償パワーアンプ８０８により増幅される。被補償パワーアンプ８０８が有する非線形特性に応じて前記２倍波の位相・振幅を調整することにより、前記被補償パワーアンプからの出力信号中に生じる歪み成分が低減される。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来技術の増幅回路は、被補償パワーアンプの周波数特性を改善しないという第１の問題がある。より詳しく述べれば、前記被補償パワーアンプを含む一般のアンプにおける入出力信号間の位相遅延量及び利得は、それぞれ信号周波数に応じて異なるが、前記増幅回路は被補償パワーアンプのこのような特性を改善しない。
【００１３】
このため、複数のアンテナ毎に送受信信号の位相と振幅とを適切な量変化させることによって、所望移動局方向へのアンテナ指向性を形成するアダプティブアレイ装置において、従来技術の増幅回路によって送受信信号を増幅した場合、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が付加されることになり、通信帯域全域において高精度にアンテナ指向性を形成することが困難になる。
【００１４】
また、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が与えられることは、最近の１６ＱＡＭ(Quadrature Amplitude Modulation)等の多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合に、変調精度を著しく劣化させる原因となり、通信品質への悪影響が大きい。
また、前記増幅回路を用いてマルチキャリア信号を増幅する場合、異なる周波数のキャリア信号間で送信電力が一定にならないため、全てのキャリア信号について一定の通信品質を維持することが困難になる。
【００１５】
この他に、従来技術の増幅回路では、前記主信号経路上に設けられ能動素子により実現される振幅変調器８０６により、入力信号中の雑音成分も増幅されるため、被補償パワーアンプに対する入力雑音指数に与える悪影響が大きく、前記増幅回路の総合的な低雑音化が困難であるという第２の問題もある。
また、無線送信装置に代表される、増幅器を多段接続することにより所望の出力電力を得る増幅システムにおいて、大電力段への適用を考えたとき、前記振幅変調器８０６には前段からの信号電力を通過させる性能が要求されるが、前記振幅変調器８０６を能動素子により実現した場合、通過させるべき電力に相応な高価な部品を使う必要があり、コスト面での不利もある。
【００１６】
これらの問題に鑑み、本発明は、信号周波数によらず位相遅延量及び利得を一定量に維持できる前置歪補償型増幅回路の提供を第１の目的とする。また、本発明は、被補償パワーアンプに対する入力雑音指数に与える悪影響を低減し、もって、前記増幅回路の総合的な低雑音化を実現すると共に、大電力段へ低コストで適用可能な前置歪補償型増幅回路の提供を第２の目的とする。
【００１７】
【課題を解決するための手段】
（１）上記問題を解決するため、本発明の増幅回路は、入力信号に対して第１位相制御信号により示される量の位相遅延と、第１振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第１調整器と、前記第１調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第１位相制御信号及び前記第１振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第１調整器へ出力する調整回路とを備える。
（２）また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第１分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第２調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第２分配合成器とを備え、前記第１分配合成器及び第２分配合成器は何れも受動素子であり、前記生成された補償信号は帰還入力されていない、即ち、方向性結合器、アイソレータ等の方向性を有する素子によって当該帰還入力を阻止されている、としてもよい。
（３）また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第３分配合成器と、前記帰還信号に含まれる前記第１信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第２位相制御信号及び第２振幅制御信号を生成する制御回路とを備え、前記第２調整器は、前記第２位相制御信号及び前記第２振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第２位相制御信号及び前記第２振幅制御信号を変化させてもよい。
【００１８】
【発明の実施の形態】
本発明の実施の形態における前置歪補償型増幅回路について、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態における増幅回路は、プリディストーション回路を備えた増幅回路の一種であり、当該増幅回路全体として位相遅延量及び利得を一定量に維持し、かつ出力信号の低雑音化、及び大電力段へ低コストで適用可能となるように構成される。
＜全体構成＞
図１は、第１の実施の形態における増幅回路１０の全体構成を示すブロック図である。増幅回路１０は、方向性結合器１２、可変位相器１３、可変減衰器１４、増幅部１００、方向性結合器１６、比較回路１７、及び調整回路１８から構成される。
【００１９】
方向性結合器１２は、入力信号の一部を入力比較信号として抽出し、残りを可変位相器１３へ出力する。
可変位相器１３は、電圧制御可能な可変位相器であり、位相制御信号１８３の電圧が所定の基準値よりも低い場合は、当該基準値からの差に比例して入力された信号の位相を遅らせ、逆に高い場合は、当該基準値からの差に比例して入力された信号の位相を進めて、可変減衰器１４へ出力する。
【００２０】
可変減衰器１４は、電圧制御可能な可変減衰器であり、振幅制御信号１８４の電圧が所定の基準値である場合、入力された信号を減衰させずに出力し、所定の基準値よりも低い場合は、当該基準値からの差に比例した比で減衰させ、増幅部１００へ出力する。
増幅部１００は、プリディストーション回路と被補償パワーアンプとを含み、入力された信号に、前記プリディストーション回路により所定の補償信号を加えることにより生成した歪み信号を、前記被補償パワーアンプにより増幅して出力する。増幅部１００の詳細については後述する。
【００２１】
方向性結合器１６は、増幅部１００からの増幅出力信号の一部を出力比較信号として抽出し、残りを出力信号として出力する。
比較回路１７は、前記入力比較信号と出力比較信号とを比較することにより両者の位相差及び振幅比を検出し、前記出力比較信号の前記入力比較信号に対する位相差に比例した電圧信号である位相差信号１７３、及び同じく振幅比に比例した電圧信号である振幅比信号１７４を、調整回路１８へ出力する。
【００２２】
比較回路１７は、内蔵するログアンプ（不図示）により前記入力比較信号と出力比較信号とをそれぞれ対数変換した信号に対して前記比較を行うことにより、信号のダイナミックレンジが広い場合にも安定した出力を行う。
このような比較回路１７は、ワンチップＩＣとして既に実現されており、一例として、アナログデバイセス社のＡＤ８３０２といった品種が利用できる。
【００２３】
調整回路１８は、出力信号が入力信号に対して所望の位相遅延量を生じている場合に位相差信号１７３が示す電圧である第１参照電圧を発生させる第１可変抵抗器（不図示）を備え、当該第１参照電圧から位相差信号１７３の電圧を減じた電圧を位相制御信号１８３として発生させ、可変位相器１３へ出力する。
ここで、前記第１可変抵抗器は、所定の参照電圧を分圧することにより、前記第１参照電圧を発生させる。前記所望の位相遅延量には、例えば、増幅部１００の位相遅延量の平均値を用いればよい。
【００２４】
増幅部１００が発生する位相遅延量が当該所望の位相遅延量を上回った場合、出力比較信号の位相が遅れ、位相差信号１７３の電圧が低下するから、位相制御信号１８３の電圧は上昇し、可変位相器１３は入力信号の位相を進めるので、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
増幅部１００が発生する位相遅延量が当該所望の位相遅延量を下回った場合は、その逆の作用によって、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
【００２５】
調整回路１８は、出力信号が入力信号に対して所望の振幅比を生じている場合に振幅比信号１７４が示す電圧である第２参照電圧を発生させる第２可変抵抗器（不図示）を備え、当該第２参照電圧から振幅比信号１７４の電圧を減じた電圧を振幅制御信号１８４として発生させ、可変減衰器１４へ出力する。
ここで、前記第２可変抵抗器は、所定の参照電圧を分圧することにより、前記第２参照電圧を発生させる。前記所望の振幅比には、例えば、増幅部１００の平均的な利得を用いればよい。
【００２６】
増幅部１００が発生する利得が当該平均的な利得を上回った場合、出力比較信号の振幅が増大し、振幅比信号１７４の電圧が上昇するから、振幅制御信号１８４の電圧は低下し、可変減衰器１４は入力信号の減衰量を増やすので、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
増幅部１００が発生する利得が当該平均的な利得を下回った場合は、その逆の作用によって、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
【００２７】
類似の制御動作は、従来の自動レベル調整器（ＡＬＣ回路：Automatic Level Control回路）、及び位相ロックループ回路（ＰＬＬ回路：Phase Locked Loop回路）等において実施されているが、特に増幅回路１０では、上記説明した制御動作を入力比較信号と出力比較信号とを比較して行うので、入出力信号間の位相差及び振幅比は、増幅部１００の位相遅延量及び利得が変動した場合であっても、それぞれが所望の位相遅延量及び所望の利得にある場合の値に保たれる。
【００２８】
この制御により、増幅回路１０が入出力信号間に与える位相遅延量と利得とが信号周波数に依らずそれぞれ一定値に保たれる。
増幅回路１０は、通信帯域内の何れの周波数の送受信信号に対しても一定の遅延と利得を有するので、アダプティブアレイ装置に適用した場合には、通信帯域全域において高精度にアンテナ指向性を形成することができる。また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には、変調精度の劣化を防ぎ、通信品質の悪化を緩和する。
【００２９】
また、増幅回路１０により、マルチキャリア信号を増幅した場合、前記マルチキャリア信号に含まれる何れの周波数のキャリア信号も同一のレベルに増幅出力されるので、全てのキャリア信号にわたって均一な通信品質が得られる。
＜増幅部１００の構成＞
図２は、第１の実施の形態における増幅部１００の構成を示すブロック図である。増幅部１００は、プリディストーション回路を備えた増幅回路であり、従来の同種の増幅回路に比べて低雑音化、並びに大電力段へ低コストで適用可能となるように構成される。
【００３０】
増幅部１００は、方向性結合器１０１、信号伝送路１０２、ローパスフィルタ１０３、アンプ１０４、ローパスフィルタ１０５、信号波形圧縮回路１０６、可変位相器１１４、可変減衰器１１５、アンプ１１２、方向性結合器１１６、及び被補償パワーアンプ１１７から構成される。
信号波形圧縮回路１０６は、抵抗器１０７、及びダイオード１０８から構成される。
【００３１】
ここで、増幅部１００の構成要素のうち、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６を含む信号経路を主信号経路と呼び、ローパスフィルタ１０３からアンプ１１２までを含む信号経路を補償信号発生経路と称する。また、当該主信号経路と補償信号発生経路とからなる回路部分を、歪補償回路と称する。
【００３２】
特に、主信号経路においては、信号伝送路１０２は方向性結合器１０１に直結され、また方向性結合器１１６は信号伝送路１０２に直結されている。即ち、主信号経路は、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６以外の構成要素を含まない。
方向性結合器１０１は、入力信号を前記主信号経路及び補償信号発生経路に所定の比率で分配する。当該入力信号は、請求項に言う調整信号に相当し、前記主信号経路及び補償信号発生経路に分配される信号は、請求項に言うそれぞれ主信号及び副信号に相当する。
【００３３】
前記補償信号発生経路は、方向性結合器１０１により分配された副信号から、当該副信号の高調波を含む補償信号を生成する。
ローパスフィルタ１０３、アンプ１０４、及びローパスフィルタ１０５は、前記分配された信号を増幅し、かつ前記入力信号の周波数帯域に含まれる信号成分のみを、信号波形圧縮回路１０６に供給する。信号波形圧縮回路１０６において抵抗器１０７により非線形動作領域にバイアスされたダイオード１０８は、前記入力信号の波形を圧縮し、前記入力信号の高調波を含む歪信号を出力する。可変位相器１１４、及び可変減衰器１１５は、前記歪信号に所定の位相遅延量及び減衰比を与えて位相及び振幅を調整し、アンプ１１２は、前記位相及び振幅を調整後の歪信号を増幅して、補償信号として出力する。
【００３４】
一方、方向性結合器１０１により前記主信号経路に分配された主信号は、信号伝送路１０２により方向性結合器１１６へ伝送され、方向性結合器１１６は前記伝送された信号と前記補償信号とを加算することにより混合し、出力信号として出力する。当該出力信号は、請求項に言う歪み信号に相当する。
次に、増幅部１００の動作について説明する。
【００３５】
図３（Ａ）、（Ｂ）及び（Ｃ）は、信号波形圧縮回路１０６の動作原理を説明するための図である。
同図（Ａ）は、信号波形圧縮回路１０６の入力電圧Ｖin対出力電圧Ｖout特性を示したグラフであり、ダイオード１０８が有する非線形特性に応じて、所定レベルまでの入力電圧に比例した出力電圧が得られるが、当該レベルを超える入力電圧に対して出力電圧は比例値を下回る。この特性のために、入力信号の信号波形を圧縮した出力信号が得られる。
【００３６】
同図（Ｂ）は、入力信号に２種類の周波数のキャリア信号を重畳したマルチキャリア信号を想定した場合の、入出力信号の電圧対時間波形の一例であり、入力信号を細線で表し、出力信号を太線で表し、それぞれの包絡線を破線で表している。
同図（Ｃ）は、入力信号波形に対する出力信号波形の変形を周波数領域において説明するためのグラフであり、前記出力信号の周波数成分を表している。出力信号には、入力信号に含まれる基本波ｆ1及びｆ2成分の他に、波形の歪みによる高調波２ｆ1、２ｆ2…成分が含まれ、さらに基本波と高調波との干渉による相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分が含まれる。
【００３７】
図４は、前記マルチキャリア信号を入力信号として想定した場合の、増幅部１００の各部分における信号の周波数成分の大きさを表したグラフである。
信号（Ａ）は、増幅部１００への入力信号を示しており、基本波ｆ1及びｆ2成分が含まれる。信号（Ｂ）及び信号（Ｄ）は、方向性結合器１０１により分配されたそれぞれ主信号及び副信号を示しており、基本波ｆ1及びｆ2成分が含まれる。信号波形圧縮回路１０６は、上記説明したように、信号（Ｄ）に対し相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分を付加した信号（Ｅ）を出力する。信号（Ｆ）は、信号（Ｅ）に対し位相及び振幅を調整した後の信号を示しており、特に位相が信号（Ｅ）と異なることを逆方向のグラフを用いて示している。
【００３８】
方向性結合器１１６は、信号（Ｂ）及び信号（Ｅ）を加算して出力する。信号（Ｆ）及び信号（Ｇ）は、それぞれ信号（Ｂ）及び信号（Ｅ）が被補償パワーアンプ１１７により増幅出力された信号成分を示している。信号（Ｆ）には、被補償パワーアンプ１１７の非線形性により相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分が混入する。この相互変調歪み成分が、信号（Ｅ）の増幅出力信号（Ｇ）に含まれる相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分と打ち消しあうように、可変位相器１１４の位相遅延量、及び可変減衰器１１５の減衰比を調整することにより、目的とする基本波ｆ1及びｆ2成分のみからなる増幅出力信号を得ることができる。なお、増幅出力信号中に高調波成分が残留する場合には、基本波との離調が大きいのでフィルタを用いて容易に除去することができる。
【００３９】
なお、可変位相器１１４の位相遅延量、及び可変減衰器１１５の減衰比の調整については、事前に、両者を変更しながら被補償パワーアンプ１１７からの増幅出力信号（Ｆ）＋（Ｇ）と入力信号（Ａ）との差分（即ち、増幅された信号に含まれる歪み成分）を測定し、当該差分を最小とする最適位相遅延量と最適減衰比とを発見して、前記位相遅延量と前記減衰比とを、それぞれ当該最適位相遅延量と当該最適減衰比とに固定するものとする。
【００４０】
上述した構成において、特に、信号伝送路１０２は単なる導線又は導波路であり、具体的には、ストリップライン、マイクロストリップライン、同軸ケーブル、及び導波管のうち何れか一つ、若しくはこれらのうち複数を組み合わせて構成される。
また、方向性結合器１１６には、前記入力信号の２倍波の周波数帯域まで応答する周波数特性を有するものを使用すればよい。
【００４１】
上述した構成によれば、増幅部１００は入力信号と補償信号との混合処理を方向性結合器１１６によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、出力信号中の雑音成分を小さく抑えることができると共に、大電力段へ適用する場合に通過させるべき電力に相応な高価な部品を使う必要がなくなるので、コスト面で有利となる。
【００４２】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べると、主信号経路における損失を小さくできる。さらに、信号伝送路１０２に、ストリップライン、マイクロストリップライン、同軸ケーブル、導波管といった小さい損失と低い雑音指数とを有する受動素子を用いることにより、主信号経路における損失及び雑音指数を小さく抑えられる。
【００４３】
この主信号経路は特に、被補償パワーアンプに直列に前置されるものであるから、当該主信号経路自体の損失及び雑音指数を低減することによって、前記被補償パワーアンプを含めた増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、増幅部１００は、主信号経路の低雑音化、当該主信号経路を含む増幅部１００全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。
【００４４】
なお、信号波形圧縮回路１０６は、入力信号の信号波形を圧縮することにより高調波を発生するものであればよく、次のような信号波形圧縮回路を用いた場合も、本発明に含まれる。
図５（Ａ）及び（Ｂ）に、他の信号波形圧縮回路１５６、及び信号波形圧縮回路２０６の構成例を示す。
【００４５】
同図（Ａ）の信号波形圧縮回路１５６は一般的な全波整流回路であり、前記入力信号の２倍波を出力する。
同図（Ｂ）の信号波形圧縮回路２０６において、９０°ハイブリッド２０７は入力信号を２分配する。分配された一方の信号は抵抗器２０８により非線形動作領域にバイアスされたダイオード２０９を通過することにより、主として偶数次高調波が混入される。他方は抵抗器２１０及びダイオード２１１を介して接地されることにより、主として奇数次高調波が混入される。９０°ハイブリッド２１２は、前記両信号を混合することにより、前記入力信号の偶数次高調波及び奇数次高調波の双方を含む信号を出力する。この回路を用いる場合には、方向性結合器１１６に、前記入力信号の３倍波の周波数帯域まで応答する周波数特性を有するものを使用する。
【００４６】
また、信号伝送路１０２に直列にアイソレータを挿入することにより、補償信号の補償信号発生経路への帰還入力を阻止してもよい。この構成による増幅回路も、本発明に含まれる。当該アイソレータに、例えば０．数ｄＢ程度の低い順方向損失を有するものを利用することにより、主信号経路における損失及び雑音指数の低減に一定の効果を保ちつつ、回路の調整性を向上できる。
＜第２の実施の形態＞
第２の実施の形態における増幅回路は、第１の実施の形態における増幅回路１０に対し、さらに歪み低減効果を向上するものである。増幅回路１０と同一の全体構成を有するが、増幅部において、被補償パワーアンプの増幅出力信号に含まれる残留歪みレベルに応じて、補償信号に与える位相遅延量と減衰比とを随時変更するための回路を備える点が異なる。
【００４７】
図６は第２の実施の形態の増幅回路において、第１の実施の形態の増幅部１００に代えて用いられる増幅部３００の構成を示すブロック図である。以下、第１の実施の形態における増幅部１００と同一の構成要素には同一の符号を付して説明を省略し、異なる構成要素について主に説明する。
増幅部３００は、第１の実施の形態における増幅部１００に対し、さらに、被補償パワーアンプ３１８、方向性結合器３１９、バンドパスフィルタ３２０、制御回路３２１を備え、第１の実施の形態における可変位相器１１４及び可変減衰器１１５にそれぞれ代えて、可変位相器３１４及び可変減衰器３１５を備える。
【００４８】
増幅部３００の構成要素のうち、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６を含む信号経路を主信号経路と呼び、ローパスフィルタ１０３からアンプ１１２までを含む信号経路を補償信号発生経路と呼び、当該主信号経路が、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６以外の構成要素を含まない点は、第１の実施の形態と同様である。
【００４９】
可変位相器３１４は、少なくとも第１の実施の形態で述べた最適位相遅延量を含む所定範囲の位相遅延量を、制御回路３２１から与えられる位相制御信号３２４に応じて、アンプ１１２からの出力信号に与える可変位相器である。
可変減衰器３１５は、少なくとも第１の実施の形態で述べた最適減衰比を含む所定範囲の減衰比を、制御回路３２１から与えられる振幅制御信号３２５に応じて、前記出力信号に与える可変減衰器である。
【００５０】
被補償パワーアンプ３１８は、方向性結合器１１６から出力された出力信号を増幅して出力する。方向性結合器３１９は、被補償パワーアンプ３１８から出力された信号の一部を抽出してバンドパスフィルタ３２０に供給し、残りを増幅信号として出力する。
バンドパスフィルタ３２０は、供給された信号に含まれる入力信号の高調波成分のみを通過させ制御回路３２１へ出力する。歪みが完全に補償されている状態において、被補償パワーアンプ３１８から出力される信号は、入力信号が変調信号であるために本来有している高調波成分のみを含むが、補償誤差が増大するにつれ、歪みによる高調波成分が増大する。バンドパスフィルタ３２０は、その双方に起因する高調波成分を補償誤差信号として、制御回路３２１へ出力する。
【００５１】
なお、第１の実施の形態と同様、事前に、前記位相制御信号及び前記振幅制御信号を変更しながら、増幅信号と入力信号との差を測定することにより、両者の差を最小とする最適位相制御信号及び最適振幅制御信号が予め発見されているものとする。例えば、両信号が電圧信号であれば、両者に相当する電圧値がそれぞれ判明しているものとする。
【００５２】
さらに、制御回路３２１が、最適位相制御信号及び最適振幅制御信号をそれぞれ可変位相器３１４及び可変減衰器３１５に与えて制御している場合に得られる平均的な補償誤差信号の大きさも、予め測定され判明しているものとする。
制御回路３２１は、前記最適位相制御信号、前記最適振幅制御信号、及び前記平均的な補償誤差信号の大きさをそれぞれ示す、第１参照値、第２参照値、及び第３参照値を記憶していて、前記最適位相制御信号及び前記最適振幅制御信号を初期値として出力する。
【００５３】
事前の測定では、当該第１参照値及び当該第２参照値によりそれぞれ示される位相制御信号及び振幅制御信号によって、補償誤差信号が最小となったのであるが、補償誤差信号を最小とする位相制御信号及び振幅制御信号は、温度変化、経時変化等のために変動する。
そこで制御回路３２１は、バンドパスフィルタ３２０から出力された補償誤差信号の大きさが前記第３参照値を上回った場合、前記位相制御信号及び前記振幅制御信号をそれぞれ前記第１参照値及び第２参照値から変更することにより、補償誤差信号が小さくなるように、可変位相器３１４及び可変減衰器３１５を制御する。
【００５４】
具体的には、制御回路３２１は、ＤＳＰ(Digital Signal Processor)を用いて実現され、前記ＤＳＰが内蔵するプログラムを実行することにより上述した制御を行うとしてもよい。
図７に前記プログラムを表すフローチャートを示す。前記プログラムは、次のようなステップを含む。
（ステップＳ０１）前記第１参照値により示される位相制御信号を可変位相器３１４に出力し、前記第２参照値により示される振幅制御信号を可変減衰器３１５に出力する。
（ステップＳ０２）補償誤差信号の大きさが前記第３参照値を上回った否か判断し、上回った場合、ステップＳ０３以降を実行する。
（ステップＳ０３）位相制御信号を所定微小量増加させる。
（ステップＳ０４）補償誤差信号が減少したか否か判断し、減少した場合はステップＳ０５、増加した場合はステップＳ０６を実行する。
（ステップＳ０５）位相制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で増加させる。
（ステップＳ０６）位相制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で減少させる。
（ステップＳ０７）振幅制御信号を所定微小量増加させる。
（ステップＳ０８）補償誤差信号が減少したか否か判断し、減少した場合はステップＳ０９、増加した場合はステップＳ１０を実行する。
（ステップＳ０９）振幅制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で増加させる。
（ステップＳ１０）振幅制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で減少させる。
（ステップＳ１１）ステップＳ０２以降を繰り返す。
【００５５】
上述した構成によれば、増幅部３００は、現に出力している位相制御信号及び振幅制御信号による補償誤差が、温度変化、経時変化等によって増大した場合でも、補償誤差を減らすよう位相制御信号及び振幅制御信号を適応制御する。これにより、増幅部３００は、温度変化、経時変化によらず、高い補償精度を維持し、歪み低減効果を持続する。
【００５６】
また、増幅部３００は、増幅部１００と同等の主信号経路を有し、増幅部１００と同等の作用によって、歪補償回路自体の低雑音化、及び歪補償回路を含む増幅回路全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。なお、増幅部３００においても、増幅部１００と同様、信号波形圧縮回路を信号波形圧縮回路１０６に限定するものではない。例えば、信号波形圧縮回路１５６又は信号波形圧縮回路２０６を用いてもよい。また、信号伝送路１０２に直列にアイソレータを挿入してもよい。
【００５７】
また、増幅部３００は、大電力増幅器を補償する場合に従来よりも安価に適用できるので、多段増幅システムにおいて大電力段を含む全ての段へ、本発明の増幅回路を、コスト面で有利に組み込むことができる。
＜第３の実施の形態＞
第３の実施の形態における増幅システムは、第１又は第２の実施の形態で示した複数の増幅回路のうち、一部を並列接続しかつ一部を縦続接続してなる増幅システムである。
【００５８】
図８は、そのような増幅システム５００の一構成例である。増幅システム５００において、増幅回路５１０は、歪補償回路５０１と被補償パワーアンプ５０９とから構成される。歪補償回路５０１は、前述したように、主信号経路と補償信号発生経路とからなる回路部分であって、方向性結合器５０２、信号波形圧縮回路５０３、可変位相器５０４、可変減衰器５０５、アンプ５０６、信号伝送路５０７、及び方向性結合器５０８を含む。
【００５９】
増幅回路５２０〜５８０は、それぞれ増幅回路５１０と同様に構成される。
分配合成器５９１は、増幅回路５２０からの出力を増幅回路５３０及び５４０へ分配し、分配合成器５９２は、増幅回路５３０及び５４０からの出力を合成する。分配合成器５９３は、分配合成器５９２により合成された信号を増幅回路５５０乃至５８０へ分配し、分配合成器５９４は、増幅回路５５０乃至５８０からの出力を合成する。
【００６０】
増幅システム５００は縦続接続された４つの増幅段を有し、第１段は増幅回路５１０により信号を増幅し、第２段は増幅回路５２０により信号を増幅し、第３段は並列接続された増幅回路５３０及び５４０により信号を増幅し、最終段は並列接続された増幅回路５５０乃至５８０により信号を増幅する。
増幅システム５００は、一例として０ｄＢｍの入力信号を、第１段において＋１０ｄＢｍ、第２段において＋１７ｄＢｍ、第３段において＋２７ｄＢｍ、最終段において＋３７ｄＢｍに増幅する。
【００６１】
増幅システム５００における各段の歪補償回路は、前段からの信号に対して補償信号を注入することとなる。このため、例えば主信号経路に非線形素子（例えばダイオード）を直列に挿入して補償信号成分を発生させる他の歪補償回路では、当該非線形素子の最大定格電力に応じて適合し得る段が制限される。
この回路構成と対比して、本発明の歪補償回路は、補償信号発生経路において補償信号を発生して方向性結合器によって主信号と混合するものであって、主信号経路に補償信号発生用の非線形素子を持たないため、大電力段への適合性に優れている。
【００６２】
また、所定の中間段において、当該段から最終段までに配置される複数の被補償パワーアンプから発生する直線増幅歪みを総合して補償する他の回路構成では、補償すべき直線増幅歪みが多次項を含む複雑な関数となるため、高精度に、かつ安定して歪み補償することが困難となる。
この回路構成と対比して、本発明の増幅システムは、大電力段への優れた適合性を有する歪補償回路を、大電力段を含む個々の被補償パワーアンプに前置して構成され、それぞれの歪補償回路が備える可変位相器及び可変減衰器を適切に調整して個々の被補償パワーアンプが有する直線増幅歪みを精度よく除去するため、補償精度と安定性の面で優れている。
【００６３】
もちろん、それぞれの増幅回路が大電力段へも低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは、第１及び第２の実施の形態で述べたとおりである。
【００６４】
【発明の効果】
本発明の増幅回路は、入力信号に対して第１位相制御信号により示される量の位相遅延と、第１振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第１調整器と、前記第１調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第１位相制御信号及び前記第１振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第１調整器へ出力する調整回路とを備える。
【００６５】
この構成によれば、前記被補償増幅器における入出力信号間の位相遅延量が増加又は減少した場合、前記第１調整器が入力信号に対して与える位相遅延量をそれぞれ減少又は増加させることにより、本増幅回路全体における入出力信号間の位相遅延量が一定量に維持される。
また、前記被補償増幅器における入出力信号間の利得が増加又は減少した場合、前記第１調整器が入力信号に対して与える減衰比をそれぞれ増加又は減少させることにより、本増幅回路全体における入出力信号間の利得が一定量に維持される。
【００６６】
これにより、本増幅回路全体での位相遅延量及び利得は、信号周波数に依らず一定量に維持される。具体例に、本増幅回路をアダプティブアレイ装置に適用した場合には指向性パターンの形成精度を向上し、また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には変調精度の劣化を抑制して通信品質を向上する。
【００６７】
また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第１分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第２調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第２分配合成器とを備え、前記第１分配合成器及び第２分配合成器は何れも受動素子であり、前記生成された補償信号は前記補償信号生成回路へ帰還入力されていないとしてもよい。
【００６８】
この構成によれば、本増幅回路は前記主信号と前記補償信号との混合処理を受動素子によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、前記歪み信号中の雑音成分を小さく抑えることができる。
特に多段増幅システムにおける大電力段へ適用する場合には、通過させるべき電力に相応な高価な能動素子を使う必要がなくなるので、従来に比べて低コスト化が達成される。また、主信号経路に直列に挿入された非線形素子により補償信号を発生させる他の回路構成に比べて大電力段への優れた適合性を有する。
【００６９】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べて回路の損失を小さくできる。さらに、前記第１分配合成器と前記第２分配合成器とを、例えばストリップライン、マイクロストリップライン、同軸ケーブル、導波管のような、小さい損失と低い雑音指数とを有する受動素子を用いて直結すれば、本増幅回路の損失及び雑音指数を小さく抑えられる。
【００７０】
この種の歪補償回路は特に、被補償増幅器に直列に前置されるものであるから、歪補償回路自体の損失及び雑音指数を低減することによって、前記歪補償回路と前記被補償増幅器とが直列に接続されてなる本増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、本増幅回路は、低雑音化及び大電力段へ適用した場合の低コスト化を達成する。
【００７１】
また、前記増幅回路において、前記第１及び第２分配合成器は何れも方向性結合器であり、前記第２分配合成器は、前記第２分配合成器における前記主信号の入力端へ前記補償信号を伝送せず、前記第１分配合成器は、前記第１分配合成器における前記主信号の出力端に加えられた信号を前記副信号の出力端へ伝送しないとしてもよい。
【００７２】
また、前記増幅回路において、前記歪補償回路は、さらに、前記主信号を一方向にのみ伝送するアイソレータを備え、前記第２分配合成器は、前記アイソレータにより伝送された後の主信号に前記補償信号を加えることにより前記第２信号を生成してもよい。
これらの何れの構成によっても、前記増幅回路と同様の効果が実現される。
【００７３】
また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第３分配合成器と、前記帰還信号に含まれる前記第１信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第２位相制御信号及び第２振幅制御信号を生成する制御回路とを備え、前記第２調整器は、前記第２位相制御信号及び前記第２振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第２位相制御信号及び前記第２振幅制御信号を変化させてもよい。
【００７４】
この構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記補償誤差信号が増大した場合でも、前記補償誤差信号を減らすよう前記位相制御信号及び前記振幅制御信号を適応制御するため、温度変化、経時変化等によらず、高い補償精度が持続される。
また、前記増幅回路において、前記第２方向性結合器は、前記入力信号の基本波、２倍波及び３倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
【００７５】
また、前記増幅回路において、前記第２方向性結合器、及び第３方向性結合器は、前記入力信号の基本波、２倍波及び３倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
これらの構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記入力信号の３倍波までに応答する狭帯域で安価な受動素子を用いて歪み補償を行うため、所定の歪み補償精度と装置のコスト低減とを同時に実現する。
【００７６】
本発明の増幅システムは、前記何れかの増幅回路が複数個、縦続接続され、又は並列接続され、若しくは一部が並列接続されかつ一部が縦続接続されてなる。この構成によれば、上述した効果を有する増幅回路を、大電力段を含む個々の段に配置し、個々の増幅回路毎に入力信号の位相及び振幅をそれぞれ適切に調整することにより個々の被補償増幅器が有する非線形歪みを精度よく除去できるから、補償精度と安定性に優れた増幅システムが実現される。
【００７７】
この構成においても、それぞれの増幅回路が、大電力段へ低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは上述したとおりである。
【図面の簡単な説明】
【図１】第１の実施の形態における増幅回路の全体構成を示すブロック図である。
【図２】第１の実施の形態における増幅部の構成を示すブロック図である。
【図３】信号波形圧縮回路１０６の動作を説明するための図である。
（Ａ）ダイオード１０８が有する非線形特性である。
（Ｂ）マルチキャリア信号を想定した入出力信号の信号波形である。
（Ｃ）出力信号の周波数スペクトルである。
【図４】歪補償回路の各部分における信号スペクトルである。
【図５】他の信号波形圧縮回路の例である。
【図６】第２の実施の形態における増幅部の構成を示すブロック図である。
【図７】第２の実施の形態における増幅部の制御方法を示すフローチャートである。
【図８】第３の実施の形態における増幅システムの全体構成を示すブロック図である。
【図９】従来の歪補償型増幅回路の一例である。
【符号の説明】
１０ 増幅回路
１２ 方向性結合器
１３ 可変位相器
１４ 可変減衰器
１６ 方向性結合器
１７ 比較回路
１８ 調整回路
１００ 増幅部
１０１ 方向性結合器
１０２ 信号伝送路
１０３ ローパスフィルタ
１０４ アンプ
１０５ ローパスフィルタ
１０６ 信号波形圧縮回路
１０７ 抵抗器
１０８ ダイオード
１１２ アンプ
１１４ 可変位相器
１１５ 可変減衰器
１１６ 方向性結合器
１１７ 被補償パワーアンプ
１５６ 信号波形圧縮回路
１７３ 位相差信号
１７４ 振幅比信号
１８３ 位相制御信号
１８４ 振幅制御信号
２０６ 信号波形圧縮回路
２０７ ９０°ハイブリッド
２０８ 抵抗器
２０９ ダイオード
２１０ 抵抗器
２１１ ダイオード
２１２ ９０°ハイブリッド
３００ 歪補償回路
３１４ 可変位相器
３１５ 可変減衰器
３１８ 被補償パワーアンプ
３１９ 方向性結合器
３２０ バンドパスフィルタ
３２１ 制御回路
５００ 増幅システム
５０１ 歪補償回路
５０２ 方向性結合器
５０３ 信号波形圧縮回路
５０４ 可変位相器
５０５ 可変減衰器
５０６ アンプ
５０７ 信号伝送路
５０８ 方向性結合器
５０９ 被補償パワーアンプ
５１０〜５８０ 増幅回路
５９１〜５９４ 分配合成器
８００ 増幅回路
８０１ 入力端子
８０２ 分配器
８０３ 偶数乗積生成器
８０４ ハイパスフィルタ
８０５ 可変減衰器
８０６ 振幅変調器
８０７ ローパスフィルタ
８０８ 被補償パワーアンプ
【発明の属する技術分野】
本発明は、非線形歪みを補償する前置歪補償型増幅回路に関し、特に、この種の増幅回路の周波数特性改善技術及び低雑音化技術に関する。
【０００２】
【従来の技術】
従来、一般的な無線通信装置において送信信号を送出レベルにまで増幅するためにパワーアンプが用いられる。当該パワーアンプを含むどのようなアンプにおいても、出力信号のレベルが飽和する特性領域（いわゆる非線形領域）において入力信号を増幅すると、非線形歪みが発生する。
【０００３】
線形変調方式を用いて変調された信号に対してこの非線形歪みが発生すると、当該信号の振幅成分及び位相成分が歪むことにより、変調精度の劣化、及びスペクトルの拡大が生じる。変調精度の劣化はビットエラー率を増加させ、またスペクトルの拡大は隣接チャネルへの漏洩電力を増加させ、何れも通信品質を劣化させる。
【０００４】
また、異なる周波数の複数のキャリア信号を多重して得られるマルチキャリア信号に対して非線形歪みが発生すると、各キャリア信号の歪み成分どうしが干渉することになり、その結果、キャリア信号自身の周波数帯域において相互変調歪みが発生する。
非線形歪みに起因してキャリア信号自身の周波数帯域に発生するこの相互変調歪みは、フィルタ等を用いて除去できないため、適正な通信品質を維持する上で極めて有害である。
【０００５】
非線形歪みは、例えば、過剰な飽和出力を有するパワーアンプを、大きなバックオフを取って良好な線形性を有する特性領域のみで使えば抑制できるが、この方法では、過剰に高価なパワーアンプを用いる必要があり、また電力効率も悪いため、無線通信装置の製造コスト及び運用コストを低減する上で好ましくない。そこで、従来、パワーアンプを非線形領域まで使い、かつ非線形歪みを抑制する一方法として、プリディストーション回路（前置歪補償回路とも言う）が用いられる。
【０００６】
プリディストーション回路とは、入力信号に対し、前記入力信号の高調波に所定の位相及びレベル変動を与えて得られる補償信号を加えることにより、歪み信号を生成する回路であり、前記位相及びレベル変動は、被補償パワーアンプの非線形特性を補償するように与えられる。生成された前記歪み信号を前記被補償パワーアンプで増幅した場合、前記入力信号そのものを増幅した場合に比べて、増幅された出力信号中の非線形歪み成分が低減される。
【０００７】
非線形歪み成分が低減される作用原理については、例えば、文献「HIGH-LINEARITY RF AMPLIFIER DESIGN」PETER B.KENINGTON著、Artech House Publishers刊に詳細に述べられているので、ここでは説明を省略する。
図９に、論文「EVEN-ORDER PRE-DISTORTIONによる高出力増幅器歪低減の提案」堀川浩二他著、1996年電子情報通信学会通信ソサイエティ大会B-230に示されているプリディストーション回路を備える増幅回路８００を示す。以降、この種の増幅回路を、前置歪補償型増幅回路、又は単に増幅回路と称する。
【０００８】
増幅回路８００は、分配器８０２、振幅変調器８０６、及びローパスフィルタ８０７を含む主信号経路と、偶数乗積生成器８０３、ハイパスフィルタ８０４、及び位相器・可変減衰器８０５を含む補償信号発生経路と、被補償パワーアンプ８０８とからなる。
分配器８０２は、入力端子８０１に与えられた入力信号を前記主信号経路及び前記補償信号発生経路に分配する。
【０００９】
偶数乗積生成器８０３は、前記補償信号発生経路に分配された信号から、前記入力信号の偶数乗積信号を発生する。ハイパスフィルタ８０４は、前記入力信号の周波数帯域を阻止し、偶数乗積生成器８０３の出力信号から前記入力信号の偶数次高調波を抽出する。位相器・可変減衰器８０５は、前記偶数次高調波の位相及び振幅を調整して出力する。
【００１０】
振幅変調器８０６は、例えばデュアルゲートＦＥＴにより実現され、前記主信号経路に分配された信号を、位相器・可変減衰器８０５からの出力信号によって振幅変調する。ローパスフィルタ８０７は、前記目的信号の３倍波以上の周波数帯域を阻止し、前記振幅変調された信号から、目的信号及び目的信号の２倍波のみを含む歪み信号を抽出し、出力する。
【００１１】
前記歪み信号は、被補償パワーアンプ８０８により増幅される。被補償パワーアンプ８０８が有する非線形特性に応じて前記２倍波の位相・振幅を調整することにより、前記被補償パワーアンプからの出力信号中に生じる歪み成分が低減される。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来技術の増幅回路は、被補償パワーアンプの周波数特性を改善しないという第１の問題がある。より詳しく述べれば、前記被補償パワーアンプを含む一般のアンプにおける入出力信号間の位相遅延量及び利得は、それぞれ信号周波数に応じて異なるが、前記増幅回路は被補償パワーアンプのこのような特性を改善しない。
【００１３】
このため、複数のアンテナ毎に送受信信号の位相と振幅とを適切な量変化させることによって、所望移動局方向へのアンテナ指向性を形成するアダプティブアレイ装置において、従来技術の増幅回路によって送受信信号を増幅した場合、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が付加されることになり、通信帯域全域において高精度にアンテナ指向性を形成することが困難になる。
【００１４】
また、通信帯域内の異なる周波数の送受信信号に対し異なる群遅延と利得が与えられることは、最近の１６ＱＡＭ(Quadrature Amplitude Modulation)等の多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合に、変調精度を著しく劣化させる原因となり、通信品質への悪影響が大きい。
また、前記増幅回路を用いてマルチキャリア信号を増幅する場合、異なる周波数のキャリア信号間で送信電力が一定にならないため、全てのキャリア信号について一定の通信品質を維持することが困難になる。
【００１５】
この他に、従来技術の増幅回路では、前記主信号経路上に設けられ能動素子により実現される振幅変調器８０６により、入力信号中の雑音成分も増幅されるため、被補償パワーアンプに対する入力雑音指数に与える悪影響が大きく、前記増幅回路の総合的な低雑音化が困難であるという第２の問題もある。
また、無線送信装置に代表される、増幅器を多段接続することにより所望の出力電力を得る増幅システムにおいて、大電力段への適用を考えたとき、前記振幅変調器８０６には前段からの信号電力を通過させる性能が要求されるが、前記振幅変調器８０６を能動素子により実現した場合、通過させるべき電力に相応な高価な部品を使う必要があり、コスト面での不利もある。
【００１６】
これらの問題に鑑み、本発明は、信号周波数によらず位相遅延量及び利得を一定量に維持できる前置歪補償型増幅回路の提供を第１の目的とする。また、本発明は、被補償パワーアンプに対する入力雑音指数に与える悪影響を低減し、もって、前記増幅回路の総合的な低雑音化を実現すると共に、大電力段へ低コストで適用可能な前置歪補償型増幅回路の提供を第２の目的とする。
【００１７】
【課題を解決するための手段】
（１）上記問題を解決するため、本発明の増幅回路は、入力信号に対して第１位相制御信号により示される量の位相遅延と、第１振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第１調整器と、前記第１調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第１位相制御信号及び前記第１振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第１調整器へ出力する調整回路とを備える。
（２）また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第１分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第２調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第２分配合成器とを備え、前記第１分配合成器及び第２分配合成器は何れも受動素子であり、前記生成された補償信号は帰還入力されていない、即ち、方向性結合器、アイソレータ等の方向性を有する素子によって当該帰還入力を阻止されている、としてもよい。
（３）また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第３分配合成器と、前記帰還信号に含まれる前記第１信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第２位相制御信号及び第２振幅制御信号を生成する制御回路とを備え、前記第２調整器は、前記第２位相制御信号及び前記第２振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第２位相制御信号及び前記第２振幅制御信号を変化させてもよい。
【００１８】
【発明の実施の形態】
本発明の実施の形態における前置歪補償型増幅回路について、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態における増幅回路は、プリディストーション回路を備えた増幅回路の一種であり、当該増幅回路全体として位相遅延量及び利得を一定量に維持し、かつ出力信号の低雑音化、及び大電力段へ低コストで適用可能となるように構成される。
＜全体構成＞
図１は、第１の実施の形態における増幅回路１０の全体構成を示すブロック図である。増幅回路１０は、方向性結合器１２、可変位相器１３、可変減衰器１４、増幅部１００、方向性結合器１６、比較回路１７、及び調整回路１８から構成される。
【００１９】
方向性結合器１２は、入力信号の一部を入力比較信号として抽出し、残りを可変位相器１３へ出力する。
可変位相器１３は、電圧制御可能な可変位相器であり、位相制御信号１８３の電圧が所定の基準値よりも低い場合は、当該基準値からの差に比例して入力された信号の位相を遅らせ、逆に高い場合は、当該基準値からの差に比例して入力された信号の位相を進めて、可変減衰器１４へ出力する。
【００２０】
可変減衰器１４は、電圧制御可能な可変減衰器であり、振幅制御信号１８４の電圧が所定の基準値である場合、入力された信号を減衰させずに出力し、所定の基準値よりも低い場合は、当該基準値からの差に比例した比で減衰させ、増幅部１００へ出力する。
増幅部１００は、プリディストーション回路と被補償パワーアンプとを含み、入力された信号に、前記プリディストーション回路により所定の補償信号を加えることにより生成した歪み信号を、前記被補償パワーアンプにより増幅して出力する。増幅部１００の詳細については後述する。
【００２１】
方向性結合器１６は、増幅部１００からの増幅出力信号の一部を出力比較信号として抽出し、残りを出力信号として出力する。
比較回路１７は、前記入力比較信号と出力比較信号とを比較することにより両者の位相差及び振幅比を検出し、前記出力比較信号の前記入力比較信号に対する位相差に比例した電圧信号である位相差信号１７３、及び同じく振幅比に比例した電圧信号である振幅比信号１７４を、調整回路１８へ出力する。
【００２２】
比較回路１７は、内蔵するログアンプ（不図示）により前記入力比較信号と出力比較信号とをそれぞれ対数変換した信号に対して前記比較を行うことにより、信号のダイナミックレンジが広い場合にも安定した出力を行う。
このような比較回路１７は、ワンチップＩＣとして既に実現されており、一例として、アナログデバイセス社のＡＤ８３０２といった品種が利用できる。
【００２３】
調整回路１８は、出力信号が入力信号に対して所望の位相遅延量を生じている場合に位相差信号１７３が示す電圧である第１参照電圧を発生させる第１可変抵抗器（不図示）を備え、当該第１参照電圧から位相差信号１７３の電圧を減じた電圧を位相制御信号１８３として発生させ、可変位相器１３へ出力する。
ここで、前記第１可変抵抗器は、所定の参照電圧を分圧することにより、前記第１参照電圧を発生させる。前記所望の位相遅延量には、例えば、増幅部１００の位相遅延量の平均値を用いればよい。
【００２４】
増幅部１００が発生する位相遅延量が当該所望の位相遅延量を上回った場合、出力比較信号の位相が遅れ、位相差信号１７３の電圧が低下するから、位相制御信号１８３の電圧は上昇し、可変位相器１３は入力信号の位相を進めるので、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
増幅部１００が発生する位相遅延量が当該所望の位相遅延量を下回った場合は、その逆の作用によって、入力信号と出力信号との位相差が当該所望の位相遅延量に保たれる。
【００２５】
調整回路１８は、出力信号が入力信号に対して所望の振幅比を生じている場合に振幅比信号１７４が示す電圧である第２参照電圧を発生させる第２可変抵抗器（不図示）を備え、当該第２参照電圧から振幅比信号１７４の電圧を減じた電圧を振幅制御信号１８４として発生させ、可変減衰器１４へ出力する。
ここで、前記第２可変抵抗器は、所定の参照電圧を分圧することにより、前記第２参照電圧を発生させる。前記所望の振幅比には、例えば、増幅部１００の平均的な利得を用いればよい。
【００２６】
増幅部１００が発生する利得が当該平均的な利得を上回った場合、出力比較信号の振幅が増大し、振幅比信号１７４の電圧が上昇するから、振幅制御信号１８４の電圧は低下し、可変減衰器１４は入力信号の減衰量を増やすので、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
増幅部１００が発生する利得が当該平均的な利得を下回った場合は、その逆の作用によって、入力信号と出力信号との振幅比が当該所望の振幅比に保たれる。
【００２７】
類似の制御動作は、従来の自動レベル調整器（ＡＬＣ回路：Automatic Level Control回路）、及び位相ロックループ回路（ＰＬＬ回路：Phase Locked Loop回路）等において実施されているが、特に増幅回路１０では、上記説明した制御動作を入力比較信号と出力比較信号とを比較して行うので、入出力信号間の位相差及び振幅比は、増幅部１００の位相遅延量及び利得が変動した場合であっても、それぞれが所望の位相遅延量及び所望の利得にある場合の値に保たれる。
【００２８】
この制御により、増幅回路１０が入出力信号間に与える位相遅延量と利得とが信号周波数に依らずそれぞれ一定値に保たれる。
増幅回路１０は、通信帯域内の何れの周波数の送受信信号に対しても一定の遅延と利得を有するので、アダプティブアレイ装置に適用した場合には、通信帯域全域において高精度にアンテナ指向性を形成することができる。また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には、変調精度の劣化を防ぎ、通信品質の悪化を緩和する。
【００２９】
また、増幅回路１０により、マルチキャリア信号を増幅した場合、前記マルチキャリア信号に含まれる何れの周波数のキャリア信号も同一のレベルに増幅出力されるので、全てのキャリア信号にわたって均一な通信品質が得られる。
＜増幅部１００の構成＞
図２は、第１の実施の形態における増幅部１００の構成を示すブロック図である。増幅部１００は、プリディストーション回路を備えた増幅回路であり、従来の同種の増幅回路に比べて低雑音化、並びに大電力段へ低コストで適用可能となるように構成される。
【００３０】
増幅部１００は、方向性結合器１０１、信号伝送路１０２、ローパスフィルタ１０３、アンプ１０４、ローパスフィルタ１０５、信号波形圧縮回路１０６、可変位相器１１４、可変減衰器１１５、アンプ１１２、方向性結合器１１６、及び被補償パワーアンプ１１７から構成される。
信号波形圧縮回路１０６は、抵抗器１０７、及びダイオード１０８から構成される。
【００３１】
ここで、増幅部１００の構成要素のうち、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６を含む信号経路を主信号経路と呼び、ローパスフィルタ１０３からアンプ１１２までを含む信号経路を補償信号発生経路と称する。また、当該主信号経路と補償信号発生経路とからなる回路部分を、歪補償回路と称する。
【００３２】
特に、主信号経路においては、信号伝送路１０２は方向性結合器１０１に直結され、また方向性結合器１１６は信号伝送路１０２に直結されている。即ち、主信号経路は、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６以外の構成要素を含まない。
方向性結合器１０１は、入力信号を前記主信号経路及び補償信号発生経路に所定の比率で分配する。当該入力信号は、請求項に言う調整信号に相当し、前記主信号経路及び補償信号発生経路に分配される信号は、請求項に言うそれぞれ主信号及び副信号に相当する。
【００３３】
前記補償信号発生経路は、方向性結合器１０１により分配された副信号から、当該副信号の高調波を含む補償信号を生成する。
ローパスフィルタ１０３、アンプ１０４、及びローパスフィルタ１０５は、前記分配された信号を増幅し、かつ前記入力信号の周波数帯域に含まれる信号成分のみを、信号波形圧縮回路１０６に供給する。信号波形圧縮回路１０６において抵抗器１０７により非線形動作領域にバイアスされたダイオード１０８は、前記入力信号の波形を圧縮し、前記入力信号の高調波を含む歪信号を出力する。可変位相器１１４、及び可変減衰器１１５は、前記歪信号に所定の位相遅延量及び減衰比を与えて位相及び振幅を調整し、アンプ１１２は、前記位相及び振幅を調整後の歪信号を増幅して、補償信号として出力する。
【００３４】
一方、方向性結合器１０１により前記主信号経路に分配された主信号は、信号伝送路１０２により方向性結合器１１６へ伝送され、方向性結合器１１６は前記伝送された信号と前記補償信号とを加算することにより混合し、出力信号として出力する。当該出力信号は、請求項に言う歪み信号に相当する。
次に、増幅部１００の動作について説明する。
【００３５】
図３（Ａ）、（Ｂ）及び（Ｃ）は、信号波形圧縮回路１０６の動作原理を説明するための図である。
同図（Ａ）は、信号波形圧縮回路１０６の入力電圧Ｖin対出力電圧Ｖout特性を示したグラフであり、ダイオード１０８が有する非線形特性に応じて、所定レベルまでの入力電圧に比例した出力電圧が得られるが、当該レベルを超える入力電圧に対して出力電圧は比例値を下回る。この特性のために、入力信号の信号波形を圧縮した出力信号が得られる。
【００３６】
同図（Ｂ）は、入力信号に２種類の周波数のキャリア信号を重畳したマルチキャリア信号を想定した場合の、入出力信号の電圧対時間波形の一例であり、入力信号を細線で表し、出力信号を太線で表し、それぞれの包絡線を破線で表している。
同図（Ｃ）は、入力信号波形に対する出力信号波形の変形を周波数領域において説明するためのグラフであり、前記出力信号の周波数成分を表している。出力信号には、入力信号に含まれる基本波ｆ1及びｆ2成分の他に、波形の歪みによる高調波２ｆ1、２ｆ2…成分が含まれ、さらに基本波と高調波との干渉による相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分が含まれる。
【００３７】
図４は、前記マルチキャリア信号を入力信号として想定した場合の、増幅部１００の各部分における信号の周波数成分の大きさを表したグラフである。
信号（Ａ）は、増幅部１００への入力信号を示しており、基本波ｆ1及びｆ2成分が含まれる。信号（Ｂ）及び信号（Ｄ）は、方向性結合器１０１により分配されたそれぞれ主信号及び副信号を示しており、基本波ｆ1及びｆ2成分が含まれる。信号波形圧縮回路１０６は、上記説明したように、信号（Ｄ）に対し相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分を付加した信号（Ｅ）を出力する。信号（Ｆ）は、信号（Ｅ）に対し位相及び振幅を調整した後の信号を示しており、特に位相が信号（Ｅ）と異なることを逆方向のグラフを用いて示している。
【００３８】
方向性結合器１１６は、信号（Ｂ）及び信号（Ｅ）を加算して出力する。信号（Ｆ）及び信号（Ｇ）は、それぞれ信号（Ｂ）及び信号（Ｅ）が被補償パワーアンプ１１７により増幅出力された信号成分を示している。信号（Ｆ）には、被補償パワーアンプ１１７の非線形性により相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分が混入する。この相互変調歪み成分が、信号（Ｅ）の増幅出力信号（Ｇ）に含まれる相互変調歪み（２ｆ1−ｆ2）及び（２ｆ2−ｆ1）成分と打ち消しあうように、可変位相器１１４の位相遅延量、及び可変減衰器１１５の減衰比を調整することにより、目的とする基本波ｆ1及びｆ2成分のみからなる増幅出力信号を得ることができる。なお、増幅出力信号中に高調波成分が残留する場合には、基本波との離調が大きいのでフィルタを用いて容易に除去することができる。
【００３９】
なお、可変位相器１１４の位相遅延量、及び可変減衰器１１５の減衰比の調整については、事前に、両者を変更しながら被補償パワーアンプ１１７からの増幅出力信号（Ｆ）＋（Ｇ）と入力信号（Ａ）との差分（即ち、増幅された信号に含まれる歪み成分）を測定し、当該差分を最小とする最適位相遅延量と最適減衰比とを発見して、前記位相遅延量と前記減衰比とを、それぞれ当該最適位相遅延量と当該最適減衰比とに固定するものとする。
【００４０】
上述した構成において、特に、信号伝送路１０２は単なる導線又は導波路であり、具体的には、ストリップライン、マイクロストリップライン、同軸ケーブル、及び導波管のうち何れか一つ、若しくはこれらのうち複数を組み合わせて構成される。
また、方向性結合器１１６には、前記入力信号の２倍波の周波数帯域まで応答する周波数特性を有するものを使用すればよい。
【００４１】
上述した構成によれば、増幅部１００は入力信号と補償信号との混合処理を方向性結合器１１６によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、出力信号中の雑音成分を小さく抑えることができると共に、大電力段へ適用する場合に通過させるべき電力に相応な高価な部品を使う必要がなくなるので、コスト面で有利となる。
【００４２】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べると、主信号経路における損失を小さくできる。さらに、信号伝送路１０２に、ストリップライン、マイクロストリップライン、同軸ケーブル、導波管といった小さい損失と低い雑音指数とを有する受動素子を用いることにより、主信号経路における損失及び雑音指数を小さく抑えられる。
【００４３】
この主信号経路は特に、被補償パワーアンプに直列に前置されるものであるから、当該主信号経路自体の損失及び雑音指数を低減することによって、前記被補償パワーアンプを含めた増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、増幅部１００は、主信号経路の低雑音化、当該主信号経路を含む増幅部１００全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。
【００４４】
なお、信号波形圧縮回路１０６は、入力信号の信号波形を圧縮することにより高調波を発生するものであればよく、次のような信号波形圧縮回路を用いた場合も、本発明に含まれる。
図５（Ａ）及び（Ｂ）に、他の信号波形圧縮回路１５６、及び信号波形圧縮回路２０６の構成例を示す。
【００４５】
同図（Ａ）の信号波形圧縮回路１５６は一般的な全波整流回路であり、前記入力信号の２倍波を出力する。
同図（Ｂ）の信号波形圧縮回路２０６において、９０°ハイブリッド２０７は入力信号を２分配する。分配された一方の信号は抵抗器２０８により非線形動作領域にバイアスされたダイオード２０９を通過することにより、主として偶数次高調波が混入される。他方は抵抗器２１０及びダイオード２１１を介して接地されることにより、主として奇数次高調波が混入される。９０°ハイブリッド２１２は、前記両信号を混合することにより、前記入力信号の偶数次高調波及び奇数次高調波の双方を含む信号を出力する。この回路を用いる場合には、方向性結合器１１６に、前記入力信号の３倍波の周波数帯域まで応答する周波数特性を有するものを使用する。
【００４６】
また、信号伝送路１０２に直列にアイソレータを挿入することにより、補償信号の補償信号発生経路への帰還入力を阻止してもよい。この構成による増幅回路も、本発明に含まれる。当該アイソレータに、例えば０．数ｄＢ程度の低い順方向損失を有するものを利用することにより、主信号経路における損失及び雑音指数の低減に一定の効果を保ちつつ、回路の調整性を向上できる。
＜第２の実施の形態＞
第２の実施の形態における増幅回路は、第１の実施の形態における増幅回路１０に対し、さらに歪み低減効果を向上するものである。増幅回路１０と同一の全体構成を有するが、増幅部において、被補償パワーアンプの増幅出力信号に含まれる残留歪みレベルに応じて、補償信号に与える位相遅延量と減衰比とを随時変更するための回路を備える点が異なる。
【００４７】
図６は第２の実施の形態の増幅回路において、第１の実施の形態の増幅部１００に代えて用いられる増幅部３００の構成を示すブロック図である。以下、第１の実施の形態における増幅部１００と同一の構成要素には同一の符号を付して説明を省略し、異なる構成要素について主に説明する。
増幅部３００は、第１の実施の形態における増幅部１００に対し、さらに、被補償パワーアンプ３１８、方向性結合器３１９、バンドパスフィルタ３２０、制御回路３２１を備え、第１の実施の形態における可変位相器１１４及び可変減衰器１１５にそれぞれ代えて、可変位相器３１４及び可変減衰器３１５を備える。
【００４８】
増幅部３００の構成要素のうち、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６を含む信号経路を主信号経路と呼び、ローパスフィルタ１０３からアンプ１１２までを含む信号経路を補償信号発生経路と呼び、当該主信号経路が、方向性結合器１０１、信号伝送路１０２、及び方向性結合器１１６以外の構成要素を含まない点は、第１の実施の形態と同様である。
【００４９】
可変位相器３１４は、少なくとも第１の実施の形態で述べた最適位相遅延量を含む所定範囲の位相遅延量を、制御回路３２１から与えられる位相制御信号３２４に応じて、アンプ１１２からの出力信号に与える可変位相器である。
可変減衰器３１５は、少なくとも第１の実施の形態で述べた最適減衰比を含む所定範囲の減衰比を、制御回路３２１から与えられる振幅制御信号３２５に応じて、前記出力信号に与える可変減衰器である。
【００５０】
被補償パワーアンプ３１８は、方向性結合器１１６から出力された出力信号を増幅して出力する。方向性結合器３１９は、被補償パワーアンプ３１８から出力された信号の一部を抽出してバンドパスフィルタ３２０に供給し、残りを増幅信号として出力する。
バンドパスフィルタ３２０は、供給された信号に含まれる入力信号の高調波成分のみを通過させ制御回路３２１へ出力する。歪みが完全に補償されている状態において、被補償パワーアンプ３１８から出力される信号は、入力信号が変調信号であるために本来有している高調波成分のみを含むが、補償誤差が増大するにつれ、歪みによる高調波成分が増大する。バンドパスフィルタ３２０は、その双方に起因する高調波成分を補償誤差信号として、制御回路３２１へ出力する。
【００５１】
なお、第１の実施の形態と同様、事前に、前記位相制御信号及び前記振幅制御信号を変更しながら、増幅信号と入力信号との差を測定することにより、両者の差を最小とする最適位相制御信号及び最適振幅制御信号が予め発見されているものとする。例えば、両信号が電圧信号であれば、両者に相当する電圧値がそれぞれ判明しているものとする。
【００５２】
さらに、制御回路３２１が、最適位相制御信号及び最適振幅制御信号をそれぞれ可変位相器３１４及び可変減衰器３１５に与えて制御している場合に得られる平均的な補償誤差信号の大きさも、予め測定され判明しているものとする。
制御回路３２１は、前記最適位相制御信号、前記最適振幅制御信号、及び前記平均的な補償誤差信号の大きさをそれぞれ示す、第１参照値、第２参照値、及び第３参照値を記憶していて、前記最適位相制御信号及び前記最適振幅制御信号を初期値として出力する。
【００５３】
事前の測定では、当該第１参照値及び当該第２参照値によりそれぞれ示される位相制御信号及び振幅制御信号によって、補償誤差信号が最小となったのであるが、補償誤差信号を最小とする位相制御信号及び振幅制御信号は、温度変化、経時変化等のために変動する。
そこで制御回路３２１は、バンドパスフィルタ３２０から出力された補償誤差信号の大きさが前記第３参照値を上回った場合、前記位相制御信号及び前記振幅制御信号をそれぞれ前記第１参照値及び第２参照値から変更することにより、補償誤差信号が小さくなるように、可変位相器３１４及び可変減衰器３１５を制御する。
【００５４】
具体的には、制御回路３２１は、ＤＳＰ(Digital Signal Processor)を用いて実現され、前記ＤＳＰが内蔵するプログラムを実行することにより上述した制御を行うとしてもよい。
図７に前記プログラムを表すフローチャートを示す。前記プログラムは、次のようなステップを含む。
（ステップＳ０１）前記第１参照値により示される位相制御信号を可変位相器３１４に出力し、前記第２参照値により示される振幅制御信号を可変減衰器３１５に出力する。
（ステップＳ０２）補償誤差信号の大きさが前記第３参照値を上回った否か判断し、上回った場合、ステップＳ０３以降を実行する。
（ステップＳ０３）位相制御信号を所定微小量増加させる。
（ステップＳ０４）補償誤差信号が減少したか否か判断し、減少した場合はステップＳ０５、増加した場合はステップＳ０６を実行する。
（ステップＳ０５）位相制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で増加させる。
（ステップＳ０６）位相制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で減少させる。
（ステップＳ０７）振幅制御信号を所定微小量増加させる。
（ステップＳ０８）補償誤差信号が減少したか否か判断し、減少した場合はステップＳ０９、増加した場合はステップＳ１０を実行する。
（ステップＳ０９）振幅制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で増加させる。
（ステップＳ１０）振幅制御信号を補償誤差信号が第３参照値を下回るまで所定範囲内で減少させる。
（ステップＳ１１）ステップＳ０２以降を繰り返す。
【００５５】
上述した構成によれば、増幅部３００は、現に出力している位相制御信号及び振幅制御信号による補償誤差が、温度変化、経時変化等によって増大した場合でも、補償誤差を減らすよう位相制御信号及び振幅制御信号を適応制御する。これにより、増幅部３００は、温度変化、経時変化によらず、高い補償精度を維持し、歪み低減効果を持続する。
【００５６】
また、増幅部３００は、増幅部１００と同等の主信号経路を有し、増幅部１００と同等の作用によって、歪補償回路自体の低雑音化、及び歪補償回路を含む増幅回路全体の低雑音化、及び大電力段へ適用した場合の低コスト化を達成する。なお、増幅部３００においても、増幅部１００と同様、信号波形圧縮回路を信号波形圧縮回路１０６に限定するものではない。例えば、信号波形圧縮回路１５６又は信号波形圧縮回路２０６を用いてもよい。また、信号伝送路１０２に直列にアイソレータを挿入してもよい。
【００５７】
また、増幅部３００は、大電力増幅器を補償する場合に従来よりも安価に適用できるので、多段増幅システムにおいて大電力段を含む全ての段へ、本発明の増幅回路を、コスト面で有利に組み込むことができる。
＜第３の実施の形態＞
第３の実施の形態における増幅システムは、第１又は第２の実施の形態で示した複数の増幅回路のうち、一部を並列接続しかつ一部を縦続接続してなる増幅システムである。
【００５８】
図８は、そのような増幅システム５００の一構成例である。増幅システム５００において、増幅回路５１０は、歪補償回路５０１と被補償パワーアンプ５０９とから構成される。歪補償回路５０１は、前述したように、主信号経路と補償信号発生経路とからなる回路部分であって、方向性結合器５０２、信号波形圧縮回路５０３、可変位相器５０４、可変減衰器５０５、アンプ５０６、信号伝送路５０７、及び方向性結合器５０８を含む。
【００５９】
増幅回路５２０〜５８０は、それぞれ増幅回路５１０と同様に構成される。
分配合成器５９１は、増幅回路５２０からの出力を増幅回路５３０及び５４０へ分配し、分配合成器５９２は、増幅回路５３０及び５４０からの出力を合成する。分配合成器５９３は、分配合成器５９２により合成された信号を増幅回路５５０乃至５８０へ分配し、分配合成器５９４は、増幅回路５５０乃至５８０からの出力を合成する。
【００６０】
増幅システム５００は縦続接続された４つの増幅段を有し、第１段は増幅回路５１０により信号を増幅し、第２段は増幅回路５２０により信号を増幅し、第３段は並列接続された増幅回路５３０及び５４０により信号を増幅し、最終段は並列接続された増幅回路５５０乃至５８０により信号を増幅する。
増幅システム５００は、一例として０ｄＢｍの入力信号を、第１段において＋１０ｄＢｍ、第２段において＋１７ｄＢｍ、第３段において＋２７ｄＢｍ、最終段において＋３７ｄＢｍに増幅する。
【００６１】
増幅システム５００における各段の歪補償回路は、前段からの信号に対して補償信号を注入することとなる。このため、例えば主信号経路に非線形素子（例えばダイオード）を直列に挿入して補償信号成分を発生させる他の歪補償回路では、当該非線形素子の最大定格電力に応じて適合し得る段が制限される。
この回路構成と対比して、本発明の歪補償回路は、補償信号発生経路において補償信号を発生して方向性結合器によって主信号と混合するものであって、主信号経路に補償信号発生用の非線形素子を持たないため、大電力段への適合性に優れている。
【００６２】
また、所定の中間段において、当該段から最終段までに配置される複数の被補償パワーアンプから発生する直線増幅歪みを総合して補償する他の回路構成では、補償すべき直線増幅歪みが多次項を含む複雑な関数となるため、高精度に、かつ安定して歪み補償することが困難となる。
この回路構成と対比して、本発明の増幅システムは、大電力段への優れた適合性を有する歪補償回路を、大電力段を含む個々の被補償パワーアンプに前置して構成され、それぞれの歪補償回路が備える可変位相器及び可変減衰器を適切に調整して個々の被補償パワーアンプが有する直線増幅歪みを精度よく除去するため、補償精度と安定性の面で優れている。
【００６３】
もちろん、それぞれの増幅回路が大電力段へも低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは、第１及び第２の実施の形態で述べたとおりである。
【００６４】
【発明の効果】
本発明の増幅回路は、入力信号に対して第１位相制御信号により示される量の位相遅延と、第１振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第１調整器と、前記第１調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、前記第１位相制御信号及び前記第１振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第１調整器へ出力する調整回路とを備える。
【００６５】
この構成によれば、前記被補償増幅器における入出力信号間の位相遅延量が増加又は減少した場合、前記第１調整器が入力信号に対して与える位相遅延量をそれぞれ減少又は増加させることにより、本増幅回路全体における入出力信号間の位相遅延量が一定量に維持される。
また、前記被補償増幅器における入出力信号間の利得が増加又は減少した場合、前記第１調整器が入力信号に対して与える減衰比をそれぞれ増加又は減少させることにより、本増幅回路全体における入出力信号間の利得が一定量に維持される。
【００６６】
これにより、本増幅回路全体での位相遅延量及び利得は、信号周波数に依らず一定量に維持される。具体例に、本増幅回路をアダプティブアレイ装置に適用した場合には指向性パターンの形成精度を向上し、また、多値デジタル変調を使った広帯域、高速伝送のシステムに適用した場合には変調精度の劣化を抑制して通信品質を向上する。
【００６７】
また、前記増幅回路において、前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第１分配合成器と、前記副信号を圧縮する信号波形圧縮回路と、前記圧縮された信号の位相及び振幅をそれぞれ変更する第２調整器と、前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第２分配合成器とを備え、前記第１分配合成器及び第２分配合成器は何れも受動素子であり、前記生成された補償信号は前記補償信号生成回路へ帰還入力されていないとしてもよい。
【００６８】
この構成によれば、本増幅回路は前記主信号と前記補償信号との混合処理を受動素子によって行うため、当該混合処理において雑音が増幅されることがない。このため、当該混合処理を例えば振幅変調器等の能動素子を用いて行う従来例に比べて、前記歪み信号中の雑音成分を小さく抑えることができる。
特に多段増幅システムにおける大電力段へ適用する場合には、通過させるべき電力に相応な高価な能動素子を使う必要がなくなるので、従来に比べて低コスト化が達成される。また、主信号経路に直列に挿入された非線形素子により補償信号を発生させる他の回路構成に比べて大電力段への優れた適合性を有する。
【００６９】
また、当該混合処理をトランスのようなリアクタンス性の素子を用いて行う場合に比べて回路の損失を小さくできる。さらに、前記第１分配合成器と前記第２分配合成器とを、例えばストリップライン、マイクロストリップライン、同軸ケーブル、導波管のような、小さい損失と低い雑音指数とを有する受動素子を用いて直結すれば、本増幅回路の損失及び雑音指数を小さく抑えられる。
【００７０】
この種の歪補償回路は特に、被補償増幅器に直列に前置されるものであるから、歪補償回路自体の損失及び雑音指数を低減することによって、前記歪補償回路と前記被補償増幅器とが直列に接続されてなる本増幅回路全体における雑音指数の低減に大きく寄与する。
このようにして、本増幅回路は、低雑音化及び大電力段へ適用した場合の低コスト化を達成する。
【００７１】
また、前記増幅回路において、前記第１及び第２分配合成器は何れも方向性結合器であり、前記第２分配合成器は、前記第２分配合成器における前記主信号の入力端へ前記補償信号を伝送せず、前記第１分配合成器は、前記第１分配合成器における前記主信号の出力端に加えられた信号を前記副信号の出力端へ伝送しないとしてもよい。
【００７２】
また、前記増幅回路において、前記歪補償回路は、さらに、前記主信号を一方向にのみ伝送するアイソレータを備え、前記第２分配合成器は、前記アイソレータにより伝送された後の主信号に前記補償信号を加えることにより前記第２信号を生成してもよい。
これらの何れの構成によっても、前記増幅回路と同様の効果が実現される。
【００７３】
また、前記増幅回路において、前記歪補償回路は、さらに、前記被補償増幅器からの出力信号の一部を帰還信号として取り出す第３分配合成器と、前記帰還信号に含まれる前記第１信号の高調波成分のみを通過させ、補償誤差信号として出力するバンドパスフィルタと、前記補償誤差信号の大きさに応じて第２位相制御信号及び第２振幅制御信号を生成する制御回路とを備え、前記第２調整器は、前記第２位相制御信号及び前記第２振幅制御信号に応じてそれぞれ位相及び振幅を変更し、前記制御回路は、前記補償誤差信号を減少させるように、前記第２位相制御信号及び前記第２振幅制御信号を変化させてもよい。
【００７４】
この構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記補償誤差信号が増大した場合でも、前記補償誤差信号を減らすよう前記位相制御信号及び前記振幅制御信号を適応制御するため、温度変化、経時変化等によらず、高い補償精度が持続される。
また、前記増幅回路において、前記第２方向性結合器は、前記入力信号の基本波、２倍波及び３倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
【００７５】
また、前記増幅回路において、前記第２方向性結合器、及び第３方向性結合器は、前記入力信号の基本波、２倍波及び３倍波の何れかの周波数を上限とする応答周波数帯域を有するとしてもよい。
これらの構成によれば、本増幅回路の低雑音化が達成されることに加えて、本増幅回路は、前記入力信号の３倍波までに応答する狭帯域で安価な受動素子を用いて歪み補償を行うため、所定の歪み補償精度と装置のコスト低減とを同時に実現する。
【００７６】
本発明の増幅システムは、前記何れかの増幅回路が複数個、縦続接続され、又は並列接続され、若しくは一部が並列接続されかつ一部が縦続接続されてなる。この構成によれば、上述した効果を有する増幅回路を、大電力段を含む個々の段に配置し、個々の増幅回路毎に入力信号の位相及び振幅をそれぞれ適切に調整することにより個々の被補償増幅器が有する非線形歪みを精度よく除去できるから、補償精度と安定性に優れた増幅システムが実現される。
【００７７】
この構成においても、それぞれの増幅回路が、大電力段へ低コストで適用でき、かつ全ての増幅段において損失及び雑音指数を小さく抑えられる効果があることは上述したとおりである。
【図面の簡単な説明】
【図１】第１の実施の形態における増幅回路の全体構成を示すブロック図である。
【図２】第１の実施の形態における増幅部の構成を示すブロック図である。
【図３】信号波形圧縮回路１０６の動作を説明するための図である。
（Ａ）ダイオード１０８が有する非線形特性である。
（Ｂ）マルチキャリア信号を想定した入出力信号の信号波形である。
（Ｃ）出力信号の周波数スペクトルである。
【図４】歪補償回路の各部分における信号スペクトルである。
【図５】他の信号波形圧縮回路の例である。
【図６】第２の実施の形態における増幅部の構成を示すブロック図である。
【図７】第２の実施の形態における増幅部の制御方法を示すフローチャートである。
【図８】第３の実施の形態における増幅システムの全体構成を示すブロック図である。
【図９】従来の歪補償型増幅回路の一例である。
【符号の説明】
１０ 増幅回路
１２ 方向性結合器
１３ 可変位相器
１４ 可変減衰器
１６ 方向性結合器
１７ 比較回路
１８ 調整回路
１００ 増幅部
１０１ 方向性結合器
１０２ 信号伝送路
１０３ ローパスフィルタ
１０４ アンプ
１０５ ローパスフィルタ
１０６ 信号波形圧縮回路
１０７ 抵抗器
１０８ ダイオード
１１２ アンプ
１１４ 可変位相器
１１５ 可変減衰器
１１６ 方向性結合器
１１７ 被補償パワーアンプ
１５６ 信号波形圧縮回路
１７３ 位相差信号
１７４ 振幅比信号
１８３ 位相制御信号
１８４ 振幅制御信号
２０６ 信号波形圧縮回路
２０７ ９０°ハイブリッド
２０８ 抵抗器
２０９ ダイオード
２１０ 抵抗器
２１１ ダイオード
２１２ ９０°ハイブリッド
３００ 歪補償回路
３１４ 可変位相器
３１５ 可変減衰器
３１８ 被補償パワーアンプ
３１９ 方向性結合器
３２０ バンドパスフィルタ
３２１ 制御回路
５００ 増幅システム
５０１ 歪補償回路
５０２ 方向性結合器
５０３ 信号波形圧縮回路
５０４ 可変位相器
５０５ 可変減衰器
５０６ アンプ
５０７ 信号伝送路
５０８ 方向性結合器
５０９ 被補償パワーアンプ
５１０〜５８０ 増幅回路
５９１〜５９４ 分配合成器
８００ 増幅回路
８０１ 入力端子
８０２ 分配器
８０３ 偶数乗積生成器
８０４ ハイパスフィルタ
８０５ 可変減衰器
８０６ 振幅変調器
８０７ ローパスフィルタ
８０８ 被補償パワーアンプ
Claims (3)
- 入力信号に対して第１位相制御信号により示される量の位相遅延と、第１振幅制御信号により示される比の減衰とを与えることにより調整信号を生成する第１調整器と、
前記第１調整器によって生成された調整信号に対して、増幅された場合に生じる非線形歪み成分を低減するための所定の補償信号を加えることにより歪み信号を生成する歪補償回路と、
前記歪み信号を増幅して増幅出力信号を出力する被補償増幅器と、
前記入力信号と前記増幅出力信号とを比較して両者の位相差及び振幅比を検出する比較回路と、
前記第１位相制御信号及び前記第１振幅制御信号を、前記検出された位相差及び振幅比がそれぞれ所定値に維持されるように変化させて前記第１調整器へ出力する調整回路とを備え、
前記歪補償回路は、前記調整信号を主信号と副信号とに分配する第１分配合成器と、
前記副信号を圧縮する信号波形圧縮回路と、
前記圧縮された信号の位相及び振幅を、予め定められた位相遅延量と減衰比に、それぞれ変更する第２調整器と、
前記位相と振幅とが変更された信号を増幅して補償信号を生成する増幅器と、
前記主信号に前記補償信号を加えることにより前記歪み信号を生成する第２分配合成器とを含み、
前記第１及び第２分配合成器は何れも方向性結合器であり、
前記第２分配合成器は、前記第２分配合成器における前記主信号の入力端へ前記補償信号を伝送せず、
前記第１分配合成器は、前記第１分配合成器における前記主信号の出力端に加えられた信号を前記副信号の出力端へ伝送しないこと
を特徴とすることを特徴とする増幅回路。 - 前記第２分配合成器は、前記入力信号の基本波、２倍波及び３倍波の何れかの周波数を上限とする応答周波数帯域を有すること
を特徴とする請求項１に記載の増幅回路。 - 請求項１または請求項２の何れかに記載の複数の増幅回路が、縦続接続され、又は並列接続され、若しくは一部が並列接続されかつ一部が縦続接続されてなる増幅システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398602A JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398602A JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198273A JP2003198273A (ja) | 2003-07-11 |
| JP4052834B2 true JP4052834B2 (ja) | 2008-02-27 |
Family
ID=27603957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398602A Expired - Fee Related JP4052834B2 (ja) | 2001-12-27 | 2001-12-27 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4052834B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20040140A0 (fi) * | 2004-01-30 | 2004-01-30 | Nokia Corp | Säätöpiiri |
| JP4671622B2 (ja) * | 2004-04-30 | 2011-04-20 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 歪み補償電力増幅装置 |
| JP4697778B2 (ja) * | 2005-03-25 | 2011-06-08 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
| JP2007243492A (ja) * | 2006-03-07 | 2007-09-20 | R & K:Kk | 放送用増幅回路 |
| JP2007243491A (ja) * | 2006-03-07 | 2007-09-20 | R & K:Kk | 増幅回路 |
| CN102075164B (zh) * | 2009-11-20 | 2013-06-12 | 华为技术有限公司 | 一种衰减器 |
| EP2582043A1 (en) * | 2011-10-10 | 2013-04-17 | Astrium Limited | Control system for a power amplifier |
| JP5907795B2 (ja) * | 2011-12-19 | 2016-04-26 | 三菱電機株式会社 | 送受信モジュール |
| JP2020096253A (ja) * | 2018-12-11 | 2020-06-18 | 住友電気工業株式会社 | 多段増幅器 |
-
2001
- 2001-12-27 JP JP2001398602A patent/JP4052834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003198273A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392483B2 (en) | Feed-forward amplifier | |
| CA2640162C (en) | Supply voltage control for a power amplifier | |
| JP4855267B2 (ja) | 信号取出回路およびそれを有する歪み補償増幅器 | |
| US5644268A (en) | Feed forward RF amplifier for combined signal and error amplification | |
| JP3041805B2 (ja) | 抵抗性結合器および分圧器を有する先行歪ませ等化器 | |
| US6972621B2 (en) | Power amplifier | |
| WO2012111583A1 (ja) | べき級数型ディジタルプリディストータとその制御方法 | |
| KR20070037704A (ko) | 포락선 제거와 복구를 통한 신호 증폭 방법 및 시스템 | |
| EP1609238B1 (en) | Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier | |
| WO2005124994A1 (ja) | 高効率増幅器 | |
| US7502599B2 (en) | Cartesian loop transmitter and method of adjusting an output level of such transmitter | |
| WO2013136860A1 (ja) | 送信装置および送信方法 | |
| US7541868B2 (en) | Delay modulator pre-distortion circuit for an amplifier | |
| JP4052834B2 (ja) | 増幅回路 | |
| EP2642660A2 (en) | Linearization circuit and related techniques | |
| KR100353709B1 (ko) | 혼변조신호의개별차수조정전치왜곡선형화장치및방법 | |
| JP4014404B2 (ja) | 歪補償回路 | |
| US6392481B1 (en) | Method and apparatus for improved fed forward amplification | |
| KR101131910B1 (ko) | 이동통신시스템의 출력단 | |
| Thornton et al. | Improved design techniques for the realization of linear power amplifiers for wireless transmitters | |
| Katz et al. | Ka/q dual band linearizer | |
| JPH07101819B2 (ja) | 多周波同時増幅器における歪補償回路 | |
| KR100983604B1 (ko) | 향상된 효율을 갖는 카테시안 피드백 선형화 장치 | |
| Katz et al. | Third generation signal processing TWTA driver amplifiers | |
| KR20020015419A (ko) | 왜곡을 감소시키는 믹서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |