JP4045471B2 - 電子部品実装法 - Google Patents
電子部品実装法 Download PDFInfo
- Publication number
- JP4045471B2 JP4045471B2 JP10111097A JP10111097A JP4045471B2 JP 4045471 B2 JP4045471 B2 JP 4045471B2 JP 10111097 A JP10111097 A JP 10111097A JP 10111097 A JP10111097 A JP 10111097A JP 4045471 B2 JP4045471 B2 JP 4045471B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- adhesive
- electronic component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、チップを実装した基板を、他の電子部品に実装する場合に有効な電子部品実装法に関する。
【0002】
【従来の技術】
半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度化、高精細化している。このような微細電極の接続は、最近接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し加圧により接着剤の厚み方向に電気的接続を得るもの(例えば特開昭55−104007号公報)と、導電粒子を用いないで接続時の加圧により電極面の微細凹凸の直接接触により電気的接続を得るもの(例えば特開昭60−262430号公報)がある。
接着剤を用いた接続方法は、比較的低温での接続が可能であり、接続部はフレキシブルなことから信頼性に優れ、加えてフィルム状もしくはテープ状接着剤を用いた場合、一定厚みの長尺状で供給されることから実装ラインの自動化が図れる等から注目されている。
近年、上記方式を発展させて複数以上のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュール(MCM)が注目されている。この場合、まず接着剤層を基板全面に形成した後、セパレータのある場合にはこれを剥離し、次いで基板電極とチップ電極を位置合わせし接着接合することが一般的である。MCMに用いるチップ類としては、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類(以下チップ類)がある。
【0003】
【発明が解決しようとする課題】
MCMに用いるチップ類は多種類であり、それに応じてチップサイズ(面積、高さ)は多くの種類となる。そのため基板への接着剤を用いた接続の際に、基板との熱圧着法などで従来にない問題点が生じている。例えば、チップ接続時に多層回路基板の回路沈み込みが発生し、残留応力により信頼性が低下する現象がある。これは、多層基板の層間接着剤が一般的に耐熱性が低いことが原因である。例えば、層間接着剤のガラス転移点が130℃以下なのに対し、チップ接続時の温度は150℃以上が必要なことによる。この対策のためにチップ接続時に高価な耐熱性基板を適用せざるを得ないが、耐熱性基板は概して層間接着力が低く多層基板に適用できない矛盾がある。その一方で、MCMは引き出し電極数が多いことから、基板は多層とする必要がある。
またMCMを、他の電子部品としての例えばマザーボードに接続する場合、従来からの手法であるはんだリフロー炉による接続が行われるが、この場合、はんだリフロー炉の温度が200〜300℃と高温であり、MCM接続部の接着剤耐熱性がこの温度に耐えないケースが多く、接続信頼性が不十分となる。
また他の電子部品として、チップ類のケースもある。この場合は、基板の両面に実装するので、表裏でチップ位置が対象状態に設置される場合が少ないことから、圧力むらのない均一加圧が要求される微細電極の接合に適当な加圧する手段もない状態である。
本発明は、上記欠点に鑑みなされたものでチップを実装した基板を、多層回路基板やマザーボード、あるいは高さの異なるチップ等の他の電子部品に実装する場合に、有効な電子部品実装法を提供する。
【0004】
【課題を解決するための手段】
本発明は、チップと基板に第一の接着剤を介在させ電気的な接続を得たチップを実装した基板の裏面と電子部品の間に活性温度が50〜150℃であるマイクロカプセル型硬化剤を含有する第二の接着剤を介在させ、チップを実装した基板のチップ面の上に緩衝層を設け、前記チップを実装した基板の第一の接着剤のガラス転移点よりも低温での加熱加圧により基板裏面の電極と他の電子部品の電極間の直接接触により電極間の電気的な接続を得て、基板と他の電子部品とを接着することを特徴とする電子部品実装法に関する。また、チップと基板に第一の接着剤を介在させ電気的な接続を得たチップを実装した基板の裏面と他の電子部品の間に高分子核材に導電層を形成した導電粒子及び活性温度が50〜150℃であるマイクロカプセル型硬化剤を含有する第二の接着剤を介在させ、チップを実装した基板のチップ面の上に緩衝層を設け、前記チップを実装した基板の第一の接着剤のガラス転移点よりも低温での加熱加圧により基板裏面の電極と他の電子部品の電極間に導電粒子を介在させ電極間の電気的な接続と厚みの保持を得て、基板と他の電子部品とを接着することを特徴とする電子部品実装法に関する。
【0005】
【発明の実施の形態】
本発明を図面を参照しながら、以下説明する。
図1は、基板1上の電極5の形成面と、複数個以上のチップ2、2a、2bの電極4間に、接着剤3を介在させ、相対峙するチップの電極を位置合わせした状態を示す断面模式図である。基板1上の電極5もしくはチップ2上の電極4は、いずれも配線回路をそのまま接続端子としても、あるいはさらに突起状の電極を形成してもよい。電極4および/または5が突起状であると、相対峙する電極間で加圧が集中的に得られるため、電気的な接続が容易なので好ましい。接着剤3は、フィルム状でも、液状やペースト状でもよい。
接続すべきチップの電極4と基板の電極5を位置合わせする方法は、接続すべき基板1の電極5Bとチップ2の電極4Aとを、顕微鏡や、画像記憶装置等を用いて位置合わせする。このとき位置合わせマークの使用や併用も有効である。
位置合わせ後の基板1とチップ2の保持は、接着剤3の有する粘着性や、凝集力を用いて仮接続することで可能である。また、クリップや粘着テープ等の補助手段も単独もしくは併用して適用できる。仮接続は加熱加圧がある程度であれば不均一でもよいので、従来から用いられている熱圧着装置を用いることが可能である。
【0006】
電極の位置合わせを終了したチップの電極と基板の電極を加熱加圧することで、基板上にチップの電気的接続を得る。この時、チップ2、2a、2bのように基板1からの高さが異なる場合には、チップ面と加圧型の間にゴム等の緩衝層を形成したり、オートクレーブ等により静水圧化で加圧したり、クッション性を有するゴムロール間で加圧したり、あるいはチップ毎にヘッドを独立させて加圧するなどにより、チップ付き基板が作製可能である。上記電極の位置合わせ工程や電気的接続工程において、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査が可能なので、接着剤のリペア作業が容易である。同様にしてチップ周囲の、余剰接着剤を除去する工程を付加することも可能である。この方法によれば、導通検査を終了した良好な接続品は、次の工程で接着剤の硬化反応を進めるので、不良品再生が少なく工程のロス時間が短い。
【0007】
図2は、図1のようにして作製したチップ付き基板8と、電子部品9の間に接着剤10を介在させ、両基板を接着することを説明する本発明の実施例を示す断面模式図である。この時の接着温度は、チップ実装材料である接着剤3のガラス転移転よりも、低温であることが、チップの基板に対する接着剤が低下しないことから好ましい。
接着方法としては、前述の緩衝層やゴムロール間および静水圧下による方法を適用できる。さらに両基板の接着時においては、基板にチップが位置合わされ固定されていればよく、各基板に対する接着剤の硬化状態は問わない。
すなわち、基板へのチップ接続は、接着剤が未硬化あるいは硬化反応の不十分な状態で両基板の接着過程で接着剤3および接着剤層10の硬化反応を同時に行っても、あるいは基板へのチップ接続の接着剤が硬化反応が終了したものでもよい。前者の場合、製造工程の時間短縮やリペア作業に有効であり、後者の場合、保存時の基板へのチップ接続状態の変動が少ないので、安定した特性が得られる。
【0008】
図3は、チップ付き基板8と電子部品9の間に接着剤10を介在させ、電子部品9を接着した構造体を説明する本発明の実施例を示す断面模式図である。
チップ2の電極4と基板1の電極5は、接着剤3により電気的および機械的に接続される。なお図2の場合も接続後は同様な構造体が得られるが、図3により説明を代用する。この時の電極4−5および5−6の電気的な接続は、電極4−5および5−6の直接接触でも、電極間に導電粒子11が介在しても、あるいはこれらが混在してもよい。また電極5−6の電気的接続は不要な場合もある。基板8と電子部品9の間の接着剤10は、図3のように基板8の全面もしくはそれ以上に形成しても、基板8の一部であっても強度保持が可能であればよい。前者の場合、接着面積が大きなことから十分な接着力が得られ、また電極5、6を腐食等から保護できる。
チップ付き基板8と、電子部品9の接続は、従来はんだリフローなどの処理によるはんだ接合が一般的であったが、本発明では、接着剤10で接合するのでチップ付き基板8にはんだ溶融迄の高温がかからないので接続信頼性が向上する。
本発明の基板1としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維/エポキシ等の複合体、シリコン等の半導体、ガラスやセラミック等の無機質等を例示できる。また電子部品9としては、多層回路基板(図2)や、マザーボード(図3)等の電気配線を有するものや、筺体や支持体などの様に、電気的な接続が不要な場合も適用できる。
【0009】
本発明に用いる接着剤3および10は、熱可塑性材料や、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤は、短時間硬化が可能で接続作業性がよく、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱およびまたは圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。
潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり、これらは単独または2種類以上の混合体として使用出来る。
これらはアニオン又はカチオン重合型などのいわゆるイオン重合体の触媒型硬化剤であり、速硬化性を得やすくまた化学当量的な考慮が少なくてよいことから好ましい。これの中では、イミダゾール系のものが非金属系であり電食しにくく、また反応性や接続信頼性の点から特に好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核としその表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という特性があることが好ましい。
本発明の硬化剤の活性温度は、40〜200℃が好ましい。40℃未満であると室温との温度差が少なく保存に低温が必要であり、200℃を越すと接続の他の部材に熱影響を与えるためであり、このような理由から50〜150℃がより好ましい。本発明の活性温度は、DSC(示差走査熱量計)を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から10℃/分で昇温させた時の発熱ピーク温度を示す。活性温度は、低温側であると反応性に勝るが、保存性が低下する傾向にあるので、これらを考慮して決定する。
本発明において、硬化剤の活性温度以下の熱処理により、仮接続することで接着剤付き基板の保存性が向上し、活性温度以上の熱処理により、信頼性に優れたマルチチップの接続が得られる。
【0010】
これら接着剤3、10には、導電粒子や絶縁粒子を添加することが、接着剤付きチップの製造時の加熱加圧時に、厚み保持材として作用するので好ましい。この場合、導電粒子や絶縁粒子の割合は、0.1〜30体積%程度であり、異方導電性とするには0.5〜15体積%である。接着剤層は、絶縁層と導電層を分離形成した複数層の構成品も適用可能である。この場合、分解能が向上するため高ピッチな電極接続が可能となる。導電粒子としては、Au、Ag、Pt、Ni、Cu、W、Sb、Sn、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に前記したような材質からなる導電層を被覆形成したものでよい。さらに、導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も分解能が向上するので、適用可能である。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばNiやW等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突き刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。以上の説明では、フィルム状接着剤を用いた場合について述べたが、液状もしくはペースト状についても、同様に適用可能である。またチップ高さの異なる場合について述べたが、チップ高さが同等の場合も適用可能である。さらに基板へのチップ搭載個数が単体でもよい。
【0011】
本発明の電子部品実装法によれば、チップを実装した基板と電子部品の間に接着剤を介在させ接着一体化するので、基板と電子部品の特性を分離して接続可能である。例えばチップ実装基板は、回路の沈み込みの発生しない耐熱性の基板を用い、他の電子部品として例えば余り耐熱性のない汎用多層基板を用いることにより、コスト削減が可能である。このことは基板種類の組み合わせの多様性に対応可能となる。すなわち片側に高精密なピッチに対応可能な高価な基板を配置し、他の面には安価な一般基板といった特性や価格対応の組み合わせや、ガラス基板と有機基板といった材質の組み合わせなどが広く可能となる。本発明の電子部品実装法によれば、チップを実装した基板と電子部品の間で導電性接続とすることで、従来のはんだ接続が不要になるので、例えばリフロー工程などの高温過程がなくなり、接続信頼性が向上する。また接着剤による面接着であり、加えて接着剤によるフレキシブルな接着なので、タフな接続が得られる。本発明の電子部品実装法によれば、接着剤を介在させて接着するので、接着剤はシート状、液状、プリプレグといった各種の形態が使用でき、必要な特性に応じた接着剤の選択が可能であり、選択の自由度が向上する。さらに接着剤は、適当な厚みとすることで、接続時にクッション材的に作用し、圧力むらのない均一加圧が得られる。また基板接着時の加熱により、チップ実装部の熱硬化反応を後から促進可能であり、チップ実装部のリペアにも有効である。すなわち、基板へのチップ実装部の硬化反応を不十分な状態で導通検査等の特性チェックを行い、特性不良なときにチップを再接続するが、この時接着剤の硬化反応が不十分な状態なので剥離が容易である。
【0012】
【実施例】
以下、実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例1〜2
(1)接着剤付き基板の作成
フェノキシ樹脂(高分子量エポキシ樹脂)とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂(エポキシ当量185)の比率を25/75とし、酢酸エチルの30%溶液を得た。この溶液に、粒径3±0.2μmのポリスチレン系粒子に、Ni/Auの厚さ0.2/0.02μmの金属被覆を形成した導電性粒子を2体積%添加し混合分散した。
この分散液をセパレータ(シリコーン処理ポリエチレンテレフタレートフィルム)にロールコータで塗布し、100℃20分乾燥し、厚み40μmのフィルム状接着剤を得た。
5mm×11mmで厚み0.4mmの耐熱性ガラスエポキシ基板の両面回路板(FR−5グレード…Tg180℃)上に、高さ18μmの銅の回路を有し、回路端部が後記するICチップのバンプピッチに対応した接続電極を有する2種の基板の接続領域に、前記フィルム状接着剤を貼り付けて形成し、セパレータを剥離した。この接着層のDSCによる活性温度は120℃であり、200℃10分硬化後のガラス転移点(Tg)は135℃であった。
【0013】
(2)電極の位置合わせと接続
前記の接着剤付き基板に、ICチップ3個(高さ0.3、0.55、1.0mm)を配置し、CCDカメラによる電極の位置合わせを行った。接着剤は室温でも若干の粘着性がある状態であり、室温で接着面に押しつけることで基板に簡単に保持でき、チップの仮付け基板を得た。チップの仮付け基板を、AC−SC450B(日立化成工業(株)製COB接続装置)の定盤上に基板面がくるように載せた。チップ面の上に緩衝層としてTC−80A(信越化学(株)製放熱用シリコンゴム、厚み0.8mm、JISゴム硬度75、熱伝導率3×10-3cal/cm/sec/℃)を基板と同一サイズでチップ接続部を覆ってかぶせた。20kgf/mm2 、10秒間の加熱加圧により接続した。なお温度は、20秒後に接着剤が170℃となるようにした。
(3)多層基板との接着
前記チップ付き基板と汎用材料からなる4層多層基板(FR−4…Tg120℃)を、(1)の接着剤(実施例1)および導電性粒子の添加なし(実施例2)を2種類の基板間に形成し、両基板を貼り合わせ、AC−SC450Bで130℃、20kgf/mm2 、10分間処理後に室温に冷却して取出した。
(4)評価
各チップの電極と多層基板の電極は良好に接続が可能であった。チップ付き基板の断面を観察したが、回路の沈み込みは見られなかった。また接着剤は、チップ近傍のにみに存在しているので、基板表面の不要接着剤は殆どなかった。本実施例では、高さの異なるICチップ3個を多層基板に接続できた。
実施例1の場合、基板が絶縁性のため、チップ接続と全く同一の接着剤の使用が可能であり工程が簡単であった。また、導電粒子が基板間のギャップ調整材となり同一厚みで基板間の接着が可能であった。実施例2の場合は、両基板のICチップ高さにある程度順応した形で接着していた。
【0014】
比較例1
実施例1と同様であるが、FR−4からなる6層多層基板に直接チップを接続した。この場合、各チップの電極と多層基板の電極は接続が不可能であった。基板の断面を観察したところ、回路の沈み込みのある部分と電極の接続不能が混在して多く見られた。これは、チップが高さが異なり、さらに多層回路板なので、場所により金属回路、ガラス繊維、および樹脂のそれぞれの層が混在し凹凸を有するので、接続時に圧力むらが生じたためと考える。
【0015】
実施例3〜4
実施例1〜2と同様であるが、多層基板に代えてFR−4からなるガラスエポキシ基板とした。各チップの電極と多層基板の電極は良好に接続が可能であった。
接続部の断面を観察したところ、実施例3の絶縁性接着剤の場合電極の直接接触で、実施例4の導電性粒子の添加接着剤の場合は、電極間に導電粒子が介在して接続されていた。
実施例3〜4においては、基板同士が接着剤で接続されているので、両基板は強固に接着されていた。
【0016】
比較例2
実施例4と同様であるが、はんだリフロー炉(最高240℃)で電極を接続した。リフロー炉の熱により各チップの電極と多層基板の電極は接続が不可能であった。また電極部のみの、金属接合なので、基板同士の固定が極めて弱く、別途補強が必要であった。
【0017】
【発明の効果】
以上詳述したように本発明によれば、チップを実装した基板を、例えば多層回路基板やマザーボード、あるいは高さの異なるチップ等の電子部品に実装する場合に有効な、電子部品実装法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例を説明する、基板上の電極とチップ電極間に接着剤を介在させ位置合わせした状態を説明する断面模式図である。
【図2】本発明の一実施例を説明する、チップ付き基板と電子部品の間に接着剤を介在させ両基板を接着することを説明する断面模式図である。
【図3】本発明の一実施例を説明する、チップ付き基板と電子部品の間に接着剤を介在させ、電子部品を接着した構造体を説明する断面模式図である。
【符号の説明】
1 基板
2 チップ
3 接着剤A
4 電極A
5 電極B
6 電極C
7 内層回路
8 チップ付き基板
9 電子部品
10 接着剤層B
11 導電粒子
Claims (2)
- チップと基板に第一の接着剤を介在させ電気的な接続を得たチップを実装した基板の裏面と他の電子部品の間に活性温度が50〜150℃であるマイクロカプセル型硬化剤を含有する第二の接着剤を介在させ、チップを実装した基板のチップ面の上に緩衝層を設け、前記チップを実装した基板の第一の接着剤のガラス転移点よりも低温での加熱加圧により基板裏面の電極と他の電子部品の電極間の直接接触により電極間の電気的な接続を得て、基板と他の電子部品とを接着することを特徴とする電子部品実装法。
- チップと基板に第一の接着剤を介在させ電気的な接続を得たチップを実装した基板の裏面と他の電子部品の間に高分子核材に導電層を形成した導電粒子及び活性温度が50〜150℃であるマイクロカプセル型硬化剤を含有する第二の接着剤を介在させ、チップを実装した基板のチップ面の上に緩衝層を設け、前記チップを実装した基板の第一の接着剤のガラス転移点よりも低温での加熱加圧により基板裏面の電極と他の電子部品の電極間に導電粒子を介在させ電極間の電気的な接続と厚みの保持を得て、基板と他の電子部品とを接着することを特徴とする電子部品実装法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10111097A JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10111097A JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007152683A Division JP2007243223A (ja) | 2007-06-08 | 2007-06-08 | 電子部品実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294422A JPH10294422A (ja) | 1998-11-04 |
JP4045471B2 true JP4045471B2 (ja) | 2008-02-13 |
Family
ID=14291944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10111097A Expired - Fee Related JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045471B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4710205B2 (ja) * | 2001-09-06 | 2011-06-29 | ソニー株式会社 | フリップチップ実装方法 |
JP2005286181A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 半導体装置及びその製造方法及び携帯型電子機器 |
JP4602150B2 (ja) * | 2005-04-20 | 2010-12-22 | シャープ株式会社 | 駆動回路基板と表示パネルの接続方法 |
JP5282431B2 (ja) * | 2008-03-31 | 2013-09-04 | 富士通株式会社 | 回路基板及びその製造方法 |
KR102124691B1 (ko) * | 2014-07-28 | 2020-06-18 | 인텔 코포레이션 | 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지 |
-
1997
- 1997-04-18 JP JP10111097A patent/JP4045471B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10294422A (ja) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3928753B2 (ja) | マルチチップ実装法、および接着剤付チップの製造方法 | |
US6328844B1 (en) | Filmy adhesive for connecting circuits and circuit board | |
JP3801666B2 (ja) | 電極の接続方法およびこれに用いる接続部材 | |
KR20060120646A (ko) | 다층 이방성 전기전도성 접착제 및 이를 사용하는 접속구조체 | |
US20070224397A1 (en) | Connection Method of Conductive Articles, and Electric or Electronic Component with Parts Connected By the Connection Method | |
JP3959654B2 (ja) | マルチチップ実装法 | |
JP4032317B2 (ja) | チップ実装法 | |
JPH1150032A (ja) | 回路用接続部材及び回路板 | |
JP3856233B2 (ja) | 電極の接続方法 | |
JP4045471B2 (ja) | 電子部品実装法 | |
JP2006352166A (ja) | マルチチップ実装法 | |
JP4574631B2 (ja) | マルチチップ実装法 | |
JP4223581B2 (ja) | マルチチップ実装法 | |
JPH05258830A (ja) | 回路の接続方法 | |
JP4197026B2 (ja) | マルチチップ実装方法 | |
JP2005194413A (ja) | 回路接続用接着フィルム及び回路接続構造体 | |
JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
JP2007243223A (ja) | 電子部品実装構造体 | |
JP3506003B2 (ja) | 異方性導電接着材 | |
JP3982444B2 (ja) | 異方性導電接着材 | |
JP4337941B2 (ja) | マルチチップ実装方法 | |
JP4254849B2 (ja) | マルチチップ実装法 | |
JP4563362B2 (ja) | チップ実装法 | |
JP2004031975A (ja) | 接続装置 | |
JPH1050927A (ja) | マルチチップ実装法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |