JP4040363B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4040363B2
JP4040363B2 JP2002145284A JP2002145284A JP4040363B2 JP 4040363 B2 JP4040363 B2 JP 4040363B2 JP 2002145284 A JP2002145284 A JP 2002145284A JP 2002145284 A JP2002145284 A JP 2002145284A JP 4040363 B2 JP4040363 B2 JP 4040363B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
dielectric constant
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002145284A
Other languages
English (en)
Other versions
JP2003338541A (ja
Inventor
貴志 鈴木
敏志 大塚
勉 細田
宏文 綿谷
俊一 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002145284A priority Critical patent/JP4040363B2/ja
Priority to US10/352,029 priority patent/US6707156B2/en
Publication of JP2003338541A publication Critical patent/JP2003338541A/ja
Application granted granted Critical
Publication of JP4040363B2 publication Critical patent/JP4040363B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に多層配線を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路装置の高集積化に伴い、集積回路装置の配線規模は世代毎に増加する傾向にある。ロードマップによると、１９９９年の０．１８μｍ世代の代表的半導体チップの総配線長は約５００ｍ、配線層数は３ないし４であった。次世代の０．１０μｍ世代の代表的１チップの総配線長は約４ｋｍ、配線層数は約１０になる。約１０年後と考えられる０．５０μｍ世代の代表的１チップの総配線長は２００ｋｍを越えると考えられる。
【０００３】
半導体集積回路の高集積化と共に、集積回路の高速動作化が望まれる。高速動作のためには、配線の抵抗を低減し、付随容量を低減することが望まれる。低抵抗化のため、Ａｌ配線に代え、Ｃｕ配線が用いられるようになった。しかしＣｕより低い抵抗率を持つ配線材料を用いることは困難である。配線の低抵抗化が限界に近づくと、高速動作化のためには配線の付随容量を減少させることが必要となる。
【０００４】
配線の付随容量は、配線を絶縁分離する絶縁層の誘電率に依存する。誘電率約４．１の酸化シリコン（ＵＳＧ）やＰドープ酸化シリコン（ＰＳＧ）、Ｂ、Ｐドープ酸化シリコン（ＢＰＳＧ）に代ってＦをドープした酸化シリコン（ＦＳＧ、誘電率εは約３．７）が用いられるようになった。さらに低誘電率の有機絶縁物（登録商標ＳｉＬＫ、登録商標ＦＬＡＲＥ等）が用いられるようにもなった。さらなる低誘電率化を実現する多孔材料（多孔酸化シリコン等）も提案されている。
【０００５】
図８（Ａ）〜（Ｃ）は、従来の技術による配線構造の例を示す。
図８（Ａ）は、０．１８μｍ世代の配線構造の例である。第１配線層Ｍ１、第３配線層Ｍ３の間に、酸化シリコン層１００に埋め込まれた第２配線層Ｍ２が配置されている。第２配線層Ｍ２の線幅は、例えば２６０ｎｍ、高さは例えば５４５ｎｍである。第１配線層Ｍ１と、第２配線層Ｍ２の間隔は、例えば約７５０ｎｍである。配線層Ｍ２の面抵抗は、９１ｍΩ／□であり、付随容量は２５３ｆＦ／ｍｍ（０．１３７ｆＦ／ｇｒｉｄ）である。酸化シリコン層１００の誘電率εは、約４．１である。
【０００６】
図８（Ｂ）は、０．１３μｍ世代の配線構造の例を示す。第１配線層Ｍ１と第３配線層Ｍ３の間に、第２配線層Ｍ２が配置されている。第２配線層Ｍ２を埋め込む絶縁層は、第２配線層下側の酸化シリコンによる絶縁層１０１ａ、第２配線層の主要部を横方向で分離する誘電率約２．７の有機絶縁層１０１ｂ、さらのその上部に配置された酸化シリコンの絶縁層１０１ｃである。第２配線層Ｍ２の線幅は例えば約２００ｎｍであり、高さは約２７５ｎｍである。第２配線層Ｍ２と第１配線層Ｍ１との間隔は、例えば約３５０ｎｍである。このような第２配線層Ｍ２の面抵抗は、約９０ｍΩ／□であり、付随容量は約２１４ｆＦ／ｍｍ（０．０８６ｆＦ／ｇｒｉｄ）である。
【０００７】
図８（Ｃ）は、０．１μｍ世代の配線構造の例を示す。第１配線層Ｍ１、第３配線層Ｍ３の間に第２配線層Ｍ２が配置されている。第２配線層Ｍ２は、全て低誘電率（約２．７）の有機絶縁層１０２によって埋め込まれている。第２配線層Ｍ２の線幅は例えば約２４０ｎｍであり、高さは約２５０ｎｍである。第１配線層Ｍ１と第２配線層Ｍ２との間隔は、約３００ｎｍである。このような第２配線層Ｍ２の面抵抗は、９５ｍΩ／□であり、付随容量は約１８５ｆＦ／ｍｍ（０．０５２ｆＦ／ｇｒｉｄ）である。
【０００８】
低誘電率の絶縁材料を用いることにより、配線の付随容量を低減することができる。しかしながら、半導体集積回路装置における配線は、上層に行くほど線幅が広く、高さも高くなる傾向を有する。
【０００９】
下層配線は、トランジスタの信号線等としての役割が大きく、配線のピッチが小さく、高速動作を行なうために配線の付随容量は低ければ低いほどよい。このため、有機膜等の低誘電率絶縁材料が用いられる。
【００１０】
上層配線は、電源線としての役割が主となる。高速動作は要求されず、スピードよりも放熱や加工性が優先される。従来広く用いられていた酸化シリコンを主体とした絶縁膜を用いることにより、このような要求が満たされ、高い信頼性も実現できる。上層配線用と下層配線用とで絶縁材料を使い分けることにより、半導体集積回路装置として高い性能を期待することができる。
【００１１】
低誘電率の膜は、有機膜や無機膜等が様々なメーカから提案されている。これらの低誘電率材料は、酸化シリコンを主体とした絶縁材料とはその物理定数に大きな相違がある。
【００１２】
【発明が解決しようとする課題】
物理定数に大きな差のある絶縁層を積層すると、層間にクラックや剥がれが生じ易くなる。
【００１３】
本発明の目的は、高性能で信頼性の高い多層配線を有する半導体装置を提供することである。
本発明の他の目的は、多層配線構造内で応力を緩和することのできる半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の１観点によれば、半導体基板と、前記半導体基板に形成された多数の半導体素子と、前記半導体素子に電気的に接続された複数の下層配線層と、前記下層配線層を電気的に分離し、第１の誘電率を有する複数の第１絶縁層と、前記下層配線層に電気的に接続された複数の中層配線層と、前記中層配線層を電気的に分離し、第１の誘電率よりも大きい第２の誘電率を有する複数の第２の絶縁層と、前記中層配線層に電気的に接続された複数の上層配線層と、前記上層配線層を電気的に分離し、第２の誘電率よりも大きい第３の誘電率を有する複数の第３の絶縁層と、を有する半導体装置が提供される。
【００１５】
本発明の他の観点によれば、半導体基板と、前記半導体基板に形成された多数の半導体素子と、前記半導体素子に電気的に接続された複数の下層配線層と、前記下層配線層に電気的に接続された複数の中層配線層と、前記中層配線層に電気的に接続された複数の上層配線層と、前記下層配線層を電気的に分離し、第１の物理定数を有する複数の第１絶縁層と、前記上層配線層を電気的に分離し、第１の物理定数と異なる第３の物理定数を有する複数の第３の絶縁層と、前記中層配線層を電気的に分離し、第１の物理定数と第２の物理定数との中間の物理定数を有する複数の第２の絶縁層と、を有し、前記物理定数は熱膨張係数、弾性定数、密度、硬度のいずれか 1 つであり、前記物理定数が熱膨張係数の場合は前記第 3 の物理定数が前記第 1 の物理定数より小さく、前記物理定数が弾性定数、密度、硬度のいずれか 1 つである場合は前記第 3 の物理定数が前記第 1 の物理定数より大きい半導体装置が提供される。
【００１６】
【発明の実施の形態】
図１は、本発明の実施例による多層配線を有する半導体層を概略的に示す断面図である。Ｓｉ基板１１の表面にシャロートレンチアイソレーション（ＳＴＩ）による分離領域１２が形成され、半導体基板１１表面に多数のＭＯＳトランジスタ等の半導体素子が形成される。これらの半導体素子を埋め込んで、アンドープ又はＰやＢをドープした酸化シリコン層１４が形成される。
【００１７】
酸化シリコン層１４にコンタクト孔が形成され、バリア金属とＷ等によりコンタクトプラグやローカルインタコネクト１６が埋め込まれる。コンタクトプラグやローカルインタコネクトの表面を覆って、酸化シリコン層１４の上にＳｉＣ等のＣｕ拡散防止兼エッチストッパ層１５が形成されている。Ｃｕ拡散防止兼エッチストッパ層１５の上に、ＳｉＬＫ等の低誘電率の有機絶縁層２１が形成され、その表面にＳｉＣ等のハードマスク層２２が形成される。
【００１８】
これらの絶縁層の中に、配線用トレンチ及びビア孔が形成され、バリアメタル層とＣｕ層を埋め込んで第１配線層Ｍ１Ｌが形成される。第１配線層Ｍ１Ｌの表面を覆って、ハードマスク層２２表面上にＳｉＣ等のＣｕ拡散防止兼エッチストッパ層２３が形成される。Ｃｕ拡散防止兼エッチストッパ層２３の上に、下層同様のＳｉＬＫ等の低誘電率有機絶縁層２４、ＳｉＣ等のハードマスク層２５が積層され、Ｃｕの第２配線層Ｍ２Ｌが埋め込まれる。さらに上層に、第２配線層と同様の第３配線層が、Ｃｕ拡散防止層２６、低誘電率有機絶縁層２７、ハードマスク層２８、バリアメタルとＣｕ層による第３配線層Ｍ３Ｌを用いて形成される。
【００１９】
同様の構成により、第４配線層Ｍ４Ｌも形成される。第４配線層Ｍ４Ｌの上にＣｕ拡散防止層３１、ＳｉＯＣ層３２、ＳｉＣのエッチストッパ層３３、ＳｉＯＣ層３４が積層され、配線用トレンチ、ビア孔が形成され、バリアメタル層、Ｃｕ層を埋め込んで第５配線層Ｍ５Ｌが形成される。
【００２０】
Ｃｕ拡散防止層３５、ＳｉＯＣ層３６、エッチストッパＳｉＣ層３７、ＳｉＯＣ層３８が積層され、バリアメタル層、Ｃｕ層が埋め込まれて第６配線層Ｍ６Ｌが形成される。同様の構成により、第７配線層Ｍ７Ｌ、第８配線層Ｍ８Ｌが形成される。
【００２１】
第８配線層Ｍ８Ｌの上に、Ｃｕ拡散防止層４１、酸化シリコン層４２、エッチストッパＳｉＣ層４３、酸化シリコン層４４が積層され、配線用トレンチ及びビア孔が形成され、バリアメタル層、Ｃｕ層を埋め込んで第９配線層Ｍ９Ｌが形成される。
【００２２】
ＳｉＣによるＣｕ拡散防止層４５、酸化シリコン層４６、Ｃｕ拡散防止層４７、酸化シリコン層４８が積層され、配線用トレンチ、ビア孔が形成され、バリアメタル層、Ｃｕ層を埋め込んで第１０配線層Ｍ１０Ｌが形成される。
【００２３】
第１０配線層Ｍ１０Ｌの上に、Ｃｕ拡散防止ＳｉＣ層５１、酸化シリコン等の絶縁層５２が積層される。これらの絶縁層を貫通して、接続導体５０が埋め込まれる。さらに、Ａｌ等の電極層が堆積され、パターニングされて第１１配線層Ｍ１１Ｌが形成される。第１１配線層Ｍ１１Ｌを覆って、酸化シリコン層５３、窒化シリコン層５４等が積層される。酸化シリコン層５３、窒化シリコン層５４の積層に選択的に開口が形成され、パッド表面が露出される。
【００２４】
図２（Ａ）は、第１配線層Ｍ１Ｌの構成例を示す。導電性プラグ１６と第１配線層Ｍ１Ｌとの間の距離は、例えば約３００ｎｍである。第１配線層Ｍ１Ｌは、例えば線幅０．１４μｍ、配線間隔０．１４μｍで配置される。配線厚は例えば２５０ｎｍである。絶縁層は、ＳｉＣ層１５が誘電率４．５、厚さ５０ｎｍ、ＳｉＬＫ層２１が誘電率２．７、厚さ２５０ｎｍ＋２００ｎｍ、ＳｉＣ層２２が誘電率４．５、厚さ５０ｎｍ、ＳｉＣ層２３が厚さ５０ｎｍである。
【００２５】
図２（Ｂ）は、第２配線層Ｍ２Ｌ〜第４配線層Ｍ４Ｌの構成例を示す。例えば、厚さ５０ｎｍのＳｉＣ層２３、厚さ４５０ｎｍのＳｉＬＫ層２４、厚さ５０ｎｍのＳｉＣ層２５が積層され、第２（３、４）配線層Ｍ２（３、４）Ｌが埋め込まれる。配線層の厚さは約２５０ｎｍ、線幅及び配線間隔が共に約０．１４μｍである。下層配線層との間隔は例えば約３００ｎｍである。
【００２６】
図３（Ａ）は、第５配線層Ｍ５Ｌの構成例を示す。厚さ約７０ｎｍのＳｉＣ層３１、厚さ約３５０ｎｍのＳｉＯＣ層３２、厚さ約３０ｎｍのＳｉＣ層３３、厚さ約３５０ｎｍのＳｉＯＣ層３４が積層され、表面から深さ約４００ｎｍの配線用トレンチが形成され、残りの深さにビア孔が形成される。配線用トレンチ及びビア孔を埋め込んで、バリアメタル層、Ｃｕ配線層が形成され、第５配線層Ｍ５Ｌが形成される。第５配線層表面には、ＳｉＣ層３５が形成される。
【００２７】
第５配線層Ｍ５Ｌは、例えば高さ約４００ｎｍ、配線幅及び配線間隔共に０．２８μｍ、下層配線との間隔約４００ｎｍである。
図３（Ｂ）は、第６配線層Ｍ６Ｌ〜第８配線層Ｍ８Ｌの構成例を示す。第６配線層の場合を例にとって説明する。第５配線層Ｍ５Ｌの上に、厚さ約７０ｎｍのＳｉＣ層３５、厚さ約５５０ｎｍのＳｉＯＣ層３６、厚さ約３０ｎｍのＳｉＣ層３７、厚さ約３５０ｎｍのＳｉＯＣ層３８が積層されている。
【００２８】
表面から深さ４００ｎｍの配線用トレンチが形成され、残りの厚さ６００ｎｍを貫通するビア孔が形成される。配線用トレンチ、ビア孔を埋め込んでバリアメタル層、Ｃｕ層が形成され、第５配線層Ｍ６Ｌが形成される。第６配線層を覆って厚さ約７０ｎｍのＳｉＣ層３９が形成される。
【００２９】
図４は、第９配線層Ｍ９Ｌ、第１０配線層Ｍ１０Ｌの構成例を示す。下層配線上に、厚さ約７０ｎｍのＳｉＣ層４１、厚さ約５５０ｎｍの酸化シリコン層４２、厚さ約３０ｎｍのＳｉＣ層４３、厚さ約８５０ｎｍの酸化シリコン層４４が積層されている。
【００３０】
表面から深さ９００ｎｍの配線用トレンチが形成され、下層配線に達するビア孔が形成される。配線用トレンチ、ビア孔にバリアメタル層、Ｃｕ層を埋め込み、第９配線層Ｍ９Ｌが形成される。第９配線層を覆って、ＳｉＣ層４５が形成される。第９配線層Ｍ９Ｌは、高さ約９００ｎｍ、線幅及び配線間隔約０．４２μｍである。
【００３１】
図１に戻って、多層配線の絶縁層構成について考察する。Ｃｕ拡散防止層や、エッチストップ層、ハードマスク層等を除外して考えると、下層配線の層間絶縁層はＳｉＬＫによる有機絶縁層で形成されている。第９配線層Ｍ９Ｌ、第１０配線層Ｍ１０Ｌの上層配線層の層間絶縁層は、酸化シリコン層によって形成されている。第５配線層Ｍ５Ｌから第８配線層Ｍ８Ｌまでの中間配線層に対する層間絶縁膜は、ＳｉＯＣ層によって形成されている。
【００３２】
ＳｉＯＣは、熱膨張係数、弾性定数、密度、硬度等において酸化シリコンとＳｉＬＫ内の有機絶縁層との中間の性質を有する。有機絶縁層上に直接酸化シリコン層を用いた多層配線構造を形成する場合に較べ、有機絶縁層と酸化シリコン層との中間にＳｉＯＣを用いた層間絶縁層を配置することにより、下層、上層の物理定数の差による応力発生等を緩和することができる。
【００３３】
図５は、図１に示す配線に生じる応力を計算によって求めた結果を示す。丸いプロットは面内応力であり、四角いプロットは面法線方向の応力である。横軸は配線層の高さを示し、縦軸は応力の大きさを示す。
【００３４】
下層においては、法線方向のビア部分の応力が大きなマイナスの値を示し、上層においてはビア部分の応力が大きなプラスの値を示している。これらを直接積層すると、下層と上層間において大きな応力が発生してしまうことが予想される。エッチストッパ層、ハードマスク層を除いた層間絶縁層として、多層配線用の層間絶縁層の中間層としてＳｉＯＣを用いることにより、図に示すように応力の変化が緩和される。
【００３５】
誘電率に関して、下層、中間層、上層の層間絶縁層の誘電率を徐々に変化させることによりこのような応力の緩和が得られると考えられる。なお、エッチストッパ層、ハードマスク層も含めた複数の絶縁層の実効的誘電率を求めても同様の結果となろう。
【００３６】
図１の構成においては、エッチストッパ層、ハードマスク層を除くと、単一の配線層に対しては同一の絶縁材料を用いた。エッチストッパ層として薄い層を中間に配置する場合も、その下とその上の絶縁層は同一材料であった。しかし、配線パターン側方の絶縁層と、ビア導電体側方の絶縁層との材料を別にすることもできる。
【００３７】
図６は、配線パターンを埋め込む絶縁層とビア導電体を埋め込む絶縁層とを種々に変化させた時に配線とビア導電体との間に働く垂直方向の応力差を求めた結果を示す。図において横軸は配線幅を単位μｍで示し、縦軸は配線パターンとビア導電体との間の垂直方向の応力差を単位（Ｍｐａ）で示す。応力差が大きいほど配線に欠陥が生じる可能性が高くなる。
【００３８】
曲線ｓ１は、配線パターン側方の絶縁層及びビア導電体側方の絶縁層を共にＳｉＬＫの有機絶縁層とした場合の応力差を示す。曲線ｓ２は、配線パターン側方の絶縁層をＳｉＯＣとし、ビア導電体側方の絶縁層をＳｉＬＫの有機絶縁層とした場合を示す。曲線ｓ３は、配線パターン側方の絶縁層及びビア導電体側方の絶縁層を共に酸化シリコンとした場合の特性である。曲線ｓ３'は、配線層を埋め込む絶縁層の一部にＳｉＬＫを用いた場合の結果を示す。曲線ｓ４は、配線パターン側方の絶縁層を酸化シリコン、ビア導電体側方の絶縁層をＳｉＯＣとした場合の応力差を示す。
【００３９】
配線層を埋め込む絶縁層がＳｉＬＫの場合の応力差と、配線層を埋め込む絶縁層が酸化シリコンである場合の応力差との間に大きな差が存在している。配線パターンを埋め込む絶縁層を酸化シリコン、ビア導電体を埋め込む絶縁層をＳｉＯＣとした層間絶縁膜の応力差は、これら２種類の応力差の中間の値を有する。
【００４０】
このように、上層配線層及び下層配線層の中間に、両配線層の層間絶縁膜を混合した性質を有する層間絶縁膜を配置すると、応力差が低減できることが分かる。
【００４１】
図７（Ａ）、（Ｂ）、（Ｃ）は、種々の絶縁材料の物理定数を示す。各図において横軸は誘電率を示し、縦軸は図７（Ａ）においては熱膨張係数、図７（Ｂ）においては弾性定数、図７（Ｃ）においては密度及び硬度を示す。
【００４２】
図７（Ａ）に示すように、誘電率と熱膨張係数とはほぼ逆比例の関係を示している。誘電率が低くなるほど熱膨張係数は高くなっている。ＳｉＬＫやＦドープのポリイミド等の有機絶縁材料は、高い熱膨張係数を示している。又、多孔性酸化シリコンも高い熱膨張係数を示している。すなわち、低誘電率の絶縁材料は高い熱膨張係数を示す。これらに比較して、酸化シリコンの熱膨張係数は１桁以上低い。酸化シリコンの熱膨張係数から、Ｆドープの酸化シリコン、ポリイミド、ＳｉＯＣと熱膨張係数は増加する傾向にある。
【００４３】
図７（Ｂ）は、誘電率に対する弾性定数の関係を示す。誘電率が低くなるにつれ弾性定数は指数関数的に低下する傾向がある。
図７（Ｃ）は、誘電率に対する密度及び硬度の関係を示す。○のプロットが密度を示し、□のプロットが高度を示す。縦方向の２つのプロットは誘電率が等しい同一材料である。誘電率が低下すると、密度もほぼリニアに低下する傾向が見られる。誘電率が低下すると、硬度は指数関数的に低下する。
【００４４】
図７の各グラフをまとめると、誘電率に対して他の物理定数は誘電率と密接な関係を有している。すなわち、異なる物理定数を選択すると、他の物理定数も異なる値となり、その傾向は一致している。従って、材料選択の際の指標として誘電率の代りに熱膨張係数、弾性定数、密度、硬度等を用いても、誘電率を指標とした場合とほぼ同一の結果を得ることができる。
【００４５】
酸化シリコンと較べ、誘電率が著しく低い材料は、熱膨張係数、弾性定数、密度、硬度等の物理定数においても大きな差を示す。これら物理定数に大きな差のある材料を直接隣接させて積層すると、それらの間には大きな応力が働き、剥がれ、クラック、密着性劣化等の原因となることが十分予測される。このような場合、これらの中間に中間の物理定数を有する絶縁層を挿入することにより、発生する応力を緩和することが可能であろう。
【００４６】
又、図６に示したように、異なる物理定数を有する層を積層すると、積層全体としては中間の物理定数を有すると見なせる構造が期待できる。従って、複数種類の絶縁層を積層し、その中間の物理定数を期待することも可能であろう。
【００４７】
なお、層間絶縁層が複数層の積層である場合、積層の物理定数の平均値を実効物理定数としてもよい。配線から見た物理定数を層間絶縁層の実効物理定数としてもよい。また、エッチストッパ層、ハードマスク層等として多層配線層の層間絶縁層に共通の材料を用いる場合、これらの層を除外して層間絶縁層の実効物理定数を求めてもよい。
【００４８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組合わせが可能なことは当業者に自明であろう。以下本発明の特徴を付記する。
【００４９】
（付記１） 半導体基板と、
前記半導体基板に形成された多数の半導体素子と、
前記半導体素子に電気的に接続された複数の下層配線層と、
前記下層配線層を電気的に分離し、第１の誘電率を有する複数の第１絶縁層と、
前記下層配線層に電気的に接続された複数の中層配線層と、
前記中層配線層を電気的に分離し、第１の誘電率よりも大きい第２の誘電率を有する複数の第２の絶縁層と、
前記中層配線層に電気的に接続された複数の上層配線層と、
前記上層配線層を電気的に分離し、第２の誘電率よりも大きい第３の誘電率を有する複数の第３の絶縁層と、
を有する半導体装置。
【００５０】
（付記２） 前記第３絶縁層は、酸化シリコンで形成されている付記１記載の半導体装置。
（付記３） 前記第１絶縁層は、有機絶縁体又は多孔性酸化シリコンで形成されている付記１または２記載の半導体装置。
【００５１】
（付記４） 前記第２絶縁層は、酸化炭化シリコンで形成されている付記１〜３のいずれか１項記載の半導体装置。
（付記５） 前記下層、中層、上層配線層は銅で形成されている付記１〜４のいずれか１項記載の半導体装置。
【００５２】
（付記６） 前記第1、第２、第３の絶縁層の各々は、複数の構成絶縁層の積層で形成され、前記第１、第２、第３の誘電率は対応する配線層にとって実効的な積層の実効誘電率である付記１〜５のいずれか１項記載の半導体装置。
【００５３】
（付記７） 前記構成絶縁層の積層が窒化シリコン層または炭化シリコン層を含む付記６記載の半導体装置。
（付記８） 前記第１の絶縁層の積層が炭化シリコン層を含み、前記第２の絶縁層の積層が炭化シリコン層または窒化シリコン層を含む付記７記載の半導体装置。
【００５４】
（付記９） 前記下層配線層は、線幅０．１μｍ以下の配線を含む
付記１〜８のいずれか１項記載の半導体装置。
（付記１０）半導体基板と、
前記半導体基板に形成された多数の半導体素子と、
前記半導体素子に電気的に接続された第１の配線層と、
前記第１の配線層を電気的に分離し、第１の誘電率を有する第１絶縁層と、
前記第１の配線層に電気的に接続された第２の配線層と、
前記第２の配線層を電気的に分離し、前記第１の誘電率を有する第１絶縁層と、
前記第２の配線層に電気的に接続された第３の配線層と、
前記第３の配線層を電気的に分離し、前記第１の誘電率を有する第１絶縁層と、
前記第３の配線層に電気的に接続された第４の配線層と、
前記第４の配線層を電気的に分離し、前記第１の誘電率よりも大きい第２の誘電率を有する第４の絶縁層と、
前記第４の配線層に電気的に接続された第５の配線層と、
前記第５の配線層を電気的に分離し、前記第２の誘電率よりも大きい第３の誘電率を有する第５の絶縁層と、
を有する半導体装置。
【００５５】
（付記１１） 前記第５絶縁層は、酸化シリコンで形成されている付記１０記載の半導体装置。
（付記１２） 前記第１、第２,第３の絶縁層は、有機絶縁体又は多孔性酸化シリコンで形成されている付記１０または１１記載の半導体装置。
【００５６】
（付記１３） 前記第４絶縁層は、酸化炭化シリコンで形成されている付記１０〜１２のいずれか１項記載の半導体装置。
（付記１４） 半導体基板と、
前記半導体基板に形成された多数の半導体素子と、
前記半導体素子に電気的に接続された複数の下層配線層と、
前記下層配線層に電気的に接続された複数の中層配線層と、
前記中層配線層に電気的に接続された複数の上層配線層と、
前記下層配線層を電気的に分離し、第１の物理定数を有する複数の第１絶縁層と、
前記上層配線層を電気的に分離し、第１の物理定数と異なる第３の物理定数を有する複数の第３の絶縁層と、
前記中層配線層を電気的に分離し、第１の物理定数と第２の物理定数との中間の物理定数を有する複数の第２の絶縁層と、
を有する半導体装置。
【００５７】
（付記１５） 前記第３絶縁層は、酸化シリコンで形成されている付記１４記載の半導体装置。
（付記１６） 前記第１絶縁層は、有機絶縁体又は多孔性酸化シリコンで形成されている付記１４または１５記載の半導体装置。
【００５８】
（付記１７） 前記第２絶縁層は、酸化炭化シリコンで形成されている付記１４〜１６のいずれか１項記載の半導体装置。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、多層配線を有する半導体装置の性能を高く維持しつつ、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の実施例による多層配線を有する半導体装置の概略断面図である。
【図２】 多層配線の一部の構成を示す概略断面図である。
【図３】 多層配線の一部の構成を示す概略断面図である。
【図４】 多層配線の一部の構成を示す概略断面図である。
【図５】 図１に示す多層配線構造において発生する応力を高さの関数として示すグラフである。
【図６】 複数種類の絶縁積層に配線パターンとビア導電体とを形成した場合の配線パターンとビア間に働く垂直方向の応力差を示すグラフである。
【図７】 種々の絶縁材料の物理定数と誘電率との関係を示すグラフである。
【図８】 従来技術による配線構造の例を示す断面図である。
【符号の説明】
１１ Ｓｉ基板
１２ ＳＴＩ
１３ ＭＯＳトランジスタ
１４ 酸化シリコン層
１５ Ｃｕ拡散防止層兼エッチストッパ層
１６ 導電性プラグないしローカルインタコネクト
２１、２３、２７、 有機絶縁層（ＳｉＬＫ）
１５、２２、２３、２５、２６、２８ ＳｉＣ層
３１、３３、３７ ＳｉＣ層
３２、３４、３６、３８ ＳｉＯＣ層
４１、４３、４５ ＳｉＣ層
４２、４４、４６、４８ 酸化シリコン層
Ｍ 配線層

Claims (10)

  1. 半導体基板と、前記半導体基板に形成された多数の半導体素子と、前記半導体素子に電気的に接続された複数の下層配線層と、前記下層配線層を電気的に分離し、第１の誘電率を有する複数の第１絶縁層と、前記下層配線層に電気的に接続された複数の中層配線層と、前記中層配線層を電気的に分離し、第１の誘電率よりも大きい第２の誘電率を有する複数の第２の絶縁層と、前記中層配線層に電気的に接続された複数の上層配線層と、前記上層配線層を電気的に分離し、第２の誘電率よりも大きい第３の誘電率を有する複数の第３の絶縁層と、を有する半導体装置。
  2. 前記第３絶縁層は、酸化シリコンで形成されている請求項１記載の半導体装置。
  3. 前記第１絶縁層は、有機絶縁体又は多孔性酸化シリコンで形成されている請求項１または２記載の半導体装置。
  4. 前記第２絶縁層は、酸化炭化シリコンで形成されている請求項１〜３のいずれか１項記載の半導体装置。
  5. 前記下層、中層、上層配線層は銅で形成されている請求項１〜４のいずれか１項記載の半導体装置。
  6. 前記第1、第２、第３の絶縁層の各々は、複数の構成絶縁層の積層で形成され、前記第１、第２、第３の誘電率は対応する配線層にとって実効的な積層の実効誘電率である請求項１〜５のいずれか１項記載の半導体装置。
  7. 前記構成絶縁層の積層が窒化シリコン層または炭化シリコン層を含む請求項６記載の半導体装置。
  8. 前記第１の絶縁層の積層が炭化シリコン層を含み、前記第２の絶縁層の積層が炭化シリコン層または窒化シリコン層を含む請求項７記載の半導体装置。
  9. 半導体基板と、前記半導体基板に形成された多数の半導体素子と、前記半導体素子に電気的に接続された第１の配線層と、前記第１の配線層を電気的に分離し、第１の誘電率を有する第１絶縁層と、前記第１の配線層に電気的に接続された第２の配線層と、前記第２の配線層を電気的に分離し、前記第１の誘電率を有する第１絶縁層と、前記第２の配線層に電気的に接続された第３の配線層と、前記第３の配線層を電気的に分離し、前記第１の誘電率を有する第１絶縁層と、前記第３の配線層に電気的に接続された第４の配線層と、前記第４の配線層を電気的に分離し、前記第１の誘電率よりも大きい第２の誘電率を有する第４の絶縁層と、前記第４の配線層に電気的に接続された第５の配線層と、前記第５の配線層を電気的に分離し、前記第２の誘電率よりも大きい第３の誘電率を有する第５の絶縁層と、を有し、前記第 1 の配線層、前記第 2 の配線層、前記第 3 の配線層、前記第 4 の配線層、前記第 5 の配線層は順次下方から上方に向かって形成されている半導体装置。
  10. 半導体基板と、前記半導体基板に形成された多数の半導体素子と、前記半導体素子に電気的に接続された複数の下層配線層と、前記下層配線層に電気的に接続された複数の中層配線層と、前記中層配線層に電気的に接続された複数の上層配線層と、前記下層配線層を電気的に分離し、第１の物理定数を有する複数の第１絶縁層と、前記上層配線層を電気的に分離し、第１の物理定数と異なる第３の物理定数を有する複数の第３の絶縁層と、前記中層配線層を電気的に分離し、第１の物理定数と第２の物理定数との中間の物理定数を有する複数の第２の絶縁層と、を有し、前記物理定数は熱膨張係数、弾性定数、密度、硬度のいずれか 1 つであり、前記物理定数が熱膨張係数の場合は前記第 3 の物理定数が前記第 1 の物理定数より小さく、前記物理定数が弾性定数、密度、硬度のいずれか 1 つである場合は前記第 3 の物理定数が前記第 1 の物理定数より大きい半導体装置。
JP2002145284A 2002-05-20 2002-05-20 半導体装置 Expired - Lifetime JP4040363B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002145284A JP4040363B2 (ja) 2002-05-20 2002-05-20 半導体装置
US10/352,029 US6707156B2 (en) 2002-05-20 2003-01-28 Semiconductor device with multilevel wiring layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002145284A JP4040363B2 (ja) 2002-05-20 2002-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2003338541A JP2003338541A (ja) 2003-11-28
JP4040363B2 true JP4040363B2 (ja) 2008-01-30

Family

ID=29417108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002145284A Expired - Lifetime JP4040363B2 (ja) 2002-05-20 2002-05-20 半導体装置

Country Status (2)

Country Link
US (1) US6707156B2 (ja)
JP (1) JP4040363B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP2003133312A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 半導体装置およびその製造方法
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7368804B2 (en) * 2003-05-16 2008-05-06 Infineon Technologies Ag Method and apparatus of stress relief in semiconductor structures
JPWO2004107450A1 (ja) * 2003-05-30 2006-07-20 富士通株式会社 半導体装置と半導体装置の製造方法
US20040251549A1 (en) * 2003-06-11 2004-12-16 Tai-Chun Huang Hybrid copper/low k dielectric interconnect integration method and device
US6861754B2 (en) * 2003-07-25 2005-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with anchor type seal ring
US7495343B1 (en) * 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
JP4072523B2 (ja) 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
JP4191110B2 (ja) * 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5213013B2 (ja) * 2007-07-04 2013-06-19 次世代半導体材料技術研究組合 半導体装置
JP2009141064A (ja) * 2007-12-05 2009-06-25 Renesas Technology Corp 半導体装置
JP4926930B2 (ja) * 2007-12-10 2012-05-09 オリンパス株式会社 ニードル
JP4891296B2 (ja) * 2008-07-03 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JPWO2010026956A1 (ja) * 2008-09-02 2012-02-02 日本電気株式会社 半導体装置及びその製造方法
WO2010125682A1 (ja) * 2009-04-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5825398B2 (ja) * 2014-05-19 2015-12-02 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP2016025147A (ja) * 2014-07-17 2016-02-08 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器
JP6335132B2 (ja) * 2015-03-13 2018-05-30 東芝メモリ株式会社 半導体装置、および、半導体装置の製造方法
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20180052161A (ko) * 2016-11-09 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US6534870B1 (en) * 1999-06-15 2003-03-18 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing a semiconductor device
TW424314B (en) * 1999-07-09 2001-03-01 Taiwan Semiconductor Mfg Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same

Also Published As

Publication number Publication date
US6707156B2 (en) 2004-03-16
JP2003338541A (ja) 2003-11-28
US20030214041A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
JP4040363B2 (ja) 半導体装置
US11056450B2 (en) Semiconductor device
US7675175B2 (en) Semiconductor device having isolated pockets of insulation in conductive seal ring
KR100773256B1 (ko) 평행한 커패시터들에 대한 스택형 구조 및 제조 방법
US7250681B2 (en) Semiconductor device and a method of manufacturing the semiconductor device
US8395236B2 (en) MIM capacitor structure having penetrating vias
US7319271B2 (en) Semiconductor device
CN101414606A (zh) 半导体器件中的叠层电容器及其制造方法
JP2004152939A (ja) 半導体装置
US10256183B2 (en) MIMCAP structure in a semiconductor device package
KR20080106066A (ko) 반도체 장치 및 그 제조 방법
US7859112B2 (en) Additional metal routing in semiconductor devices
US20100276805A1 (en) Integrated circuit chip with reduced ir drop
US9490207B2 (en) Semiconductor device having a copper wire within an interlayer dielectric film
US8013385B2 (en) Semiconductor device
CN113161324A (zh) 半导体装置及其制作方法
US20100176515A1 (en) Contact pad supporting structure and integrated circuit
US8008782B2 (en) Semiconductor device
JP2008016464A (ja) 半導体装置及び半導体装置の製造方法
JP3719878B2 (ja) 半導体装置及びその製造方法
JP2008034694A (ja) 受動素子
KR100787707B1 (ko) 구리 다층 배선과 메탈 절연막 메탈 캐퍼시터를 가지는반도체 장치 형성 방법
JP2006324388A (ja) 半導体装置およびその製造方法
JP4596464B2 (ja) 半導体装置
WO2005024935A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4040363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term