JP4031640B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4031640B2 JP4031640B2 JP2001379721A JP2001379721A JP4031640B2 JP 4031640 B2 JP4031640 B2 JP 4031640B2 JP 2001379721 A JP2001379721 A JP 2001379721A JP 2001379721 A JP2001379721 A JP 2001379721A JP 4031640 B2 JP4031640 B2 JP 4031640B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- conductivity type
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 29
- 230000015556 catabolic process Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 13
- 230000003321 amplification Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-OUBTZVSYSA-N silicon-29 atom Chemical compound [29Si] XUIMIQQOPSSXEZ-OUBTZVSYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタのベースに一定電圧以上の電圧が印加される場合に動作する電圧駆動型のデジタルトランジスタの動作をする半導体装置に関する。さらに詳しくは、ベースにツェナーダイオードを内蔵し、所望の動作電圧を調整し得るようにすると共に、印加入力の電流が多い場合でもトランジスタを破壊しないような構造のデジタルトランジスタの動作をする半導体装置に関する。
【０００２】
【従来の技術】
従来から用いられているバイポーラトランジスタの原理的な構成は、図６に示される構造になっている。すなわち、ｎ形半導体層１１の表層部に、ｐ形のベース領域１２が形成され、このｐ形のベース領域１２内にｎ形のエミッタ領域１３が形成されている。ベース領域１２には、ｐ+形領域からなるコンタクト領域１４を介してベース電極１６が、エミッタ領域１３には、エミッタ電極１７がそれぞれ接合されている。コレクタ電極１８は、ｎ形半導体層１１の下側のｎ+形半導体基板１１ａ裏面に設けられている。１９は絶縁膜である。
【０００３】
そして、この構造のバイポーラトランジスタを用いて、デジタルトランジスタのような電圧駆動型トランジスタを構成する場合、たとえば図７に示されるように、コレクタ・エミッタ間に抵抗Ｒ1を介して電源電圧ＶCCを印加し、バイポーラトランジスタＱのベースＢに、分割抵抗Ｒ2、Ｒ3を介して所定の電圧がベースに印加された場合にトランジスタＱがオンし、ベース電流ＩBに対して、コレクタ電流ＩCが流れ、所定の電圧に達していない場合にはオンしないような回路により形成されている。
【０００４】
【発明が解決しようとする課題】
前述のように、デジタルトランジスタは、ベース電流によってベース・エミッタ間の電位をトランジスタＱの動作する電圧（０.７Ｖ以上）に上げる回路を１チップ化した素子であるが、トランジスタＱがオンするまでは分割抵抗Ｒ2、Ｒ3に電流が流れてしまうため、図４の破線Ｑに示されるように、電流増幅率ｈFEの直線性が悪く、コレクタ電流ＩCを大きくするには、ベース電流ＩBを大きくしなければならないという問題がある。また、コレクタ電流ＩCに対するコレクタ・エミッタ間の飽和動作電圧（ＶCE(sat)）の関係が図８に示されるように、コレクタ・エミッタ間の飽和電圧を下げるためにも、ベース電流ＩBを充分に大きくする必要がある。
【０００５】
しかも、ユーザによってトランジスタをオンにする入力電圧が１.５Ｖ〜数十Ｖと種々あり、その電流もユーザによって区々であるため、分割抵抗のＲ2およびＲ3をそれぞれ１ｋΩ〜１００ｋΩ程度の間で種々組合せて製造しなければならず、製造のみならず、その保管管理が非常に複雑であるという問題がある。
【０００６】
さらに、前述のトランジスタ構造でベース領域のベース電極１６との接続部には、不純物濃度を高くしてオーミックコンタクトを得るためのｐ+形コンタクト領域１４が形成されているが、そのコンタクト領域１４の不純物濃度が高いと小数キャリアである電子がベース領域１２とコンタクト領域１４との間のｐ／ｐ+接合によってせき止められ、スイッチング動作時に、ベース領域１２において電子の蓄積が起こる。これにより、スイッチング損失が大きくなり、高速なスイッチングが妨げられる（とくにオフ時間が長くなる）うえ、消費電力の増大を招くという問題がある。
【０００７】
さらに、前述の分割抵抗によるバイアス設定では、抵抗の負荷容量などによりスピードが遅れるという問題もある。また、ツェナーダイオードをトランジスタのベースに外付けで接続しても、ノイズを拾いやすくコンデンサを並列に接続してノイズ除去対策をする必要があり、また、接続リードなどにより発生する容量により、スピードが遅くなる。
【０００８】
一方、本発明者は、トランジスタのスイッチング速度を早く、かつ、消費電力を低減することができるバイポーラトランジスタを得るため、図５に断面構造およびその等価回路が示されるように、ベース電極１６のコンタクト部にベース領域の導電形と異なる導電形（エミッタ領域と同じ導電形）の拡散領域２４を形成し、その拡散領域２４にベース電極１６をコンタクトさせる構造のトランジスタを発明し、特願２０００−３８７４６５号により開示している。この構造にすることにより、拡散領域２４がベース領域１２との間で逆方向ダイオードとなり、図５（ｂ）に示されるようなベースにツェナーダイオードＺＤを内蔵するトランジスタとなる。そのため、このツェナーダイオードのツェナー電圧以上の入力電圧が印加されないと、トランジスタＱがオンせず、このツェナー電圧を調整することにより、デジタルトランジスタとして動作させることができる。
【０００９】
しかし、この構造のツェナーダイオードのツェナー電圧を調整するには、拡散領域２４の濃度を調整する必要があるが、プロセス的にはエミッタ領域１３と同時に形成するのが好ましいにも拘わらず、要求されるトランジスタの特性からはエミッタ領域の濃度を自由に変えることはできず、エミッタ領域と別の工程でこの拡散領域２４を形成するとしても、不純物濃度を余り下げると、ベース電極１６とのコンタクト抵抗が増大してトランジスタの所望の特性が得られず、入力電圧が７Ｖ程度より低い電圧で動作させるトランジスタを作りずらいという問題がある。また、デジタルトランジスタとして使用しなくても、この構造にすることにより、前述のように、速いスイッチング速度と消費電力の小さいバイポーラトランジスタが得られるが、入力信号電圧が低い場合には、逆方向ダイオードのツェナー電圧を下げないと動作しないという問題がある。
【００１０】
さらに、デジタルトランジスタにする場合、ユーザによって入力信号は区々であり、内蔵するツェナーダイオードによりオンさせる電圧を設定しても、入力信号が高い電圧で電流の大きい場合には、ベース電流が大きくなり、増幅されるコレクタ電流も非常に大きくなり、所望のトランジスタ特性が得られなかったり、トランジスタを破壊してしまうという問題もある。
【００１１】
本発明は、このような問題を解決するためになされたもので、ベース電極のコンタクト部にベース領域と異なる導電形の拡散領域を形成するトランジスタのオンするベース入力信号電圧を調整し得る構造のバイポーラトランジスタを有する半導体装置を提供することを目的とする。
【００１２】
本発明の他の目的は、ベースにツェナーダイオードを内蔵させ、デジタルトランジスタを構成する場合でも、ベース入力信号に拘わらず、ベース電流を制御し、コレクタ電流を調整し得る構造のバイポーラトランジスタを有する半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による半導体装置は、コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる、第２導電形領域からなるツェナー電圧コントロール拡散領域と、前記ベース電極接続部と電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含み、ベースにツェナーダイオードが直列に内蔵された構造のバイポーラトランジスタを有している。
【００１４】
この構造にすることによって、ベース電極接続部の周囲に、ベース領域と同じ導電形のツェナー電圧コントロール拡散領域が設けられているため、このツェナー電圧コントロール拡散領域の不純物濃度をベース電極接続部の不純物濃度に近づけることにより、ツェナー電圧を下げることができ、ベース電極接続部の不純物濃度を下げなくても、１.５〜５Ｖ程度の低い信号電圧で動作させることができる。すなわち、ツェナー電圧は、ｐｎ接合の両者間における不純物濃度の差が小さいほど小さく、大きくするほどツェナー電圧が高くなる。そのため、ベース領域の不純物濃度は、トランジスタの特性から余り高くすることができず、また、ベース電極接続部の不純物濃度は、接触抵抗などの問題からできるだけ不純物濃度を高くする必要があるが、それらの不純物濃度に拘わらず、ツェナー電圧を自由に調整することができる。
【００１５】
前記ベース電極接続部に電気的に接続して抵抗体が設けられ、該抵抗体に電気的に接続して前記ベース電極が設けられることにより、入力信号が高い電圧の場合でも、過電流になってトランジスタを破壊することがないので好ましい。
【００１６】
本発明による半導体装置の他の形態は、コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられ、該ベース領域とｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部に電気的に接続して設けられる抵抗体と、該抵抗体に電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含んでいる。
【００１７】
【発明の実施の形態】
つぎに、本発明のバイポーラトランジスタ構造を有する半導体装置について、図面を参照しながら説明をする。本発明による半導体装置は、その一実施形態の平面およびその断面の説明図が図１（ａ）および（ｂ）に示されるように、コレクタ領域とする第１導電形（ｎ形）半導体層１１の表面に、第２導電形（ｐ形）領域からなるベース領域１２が形成されており、このｐ形ベース領域１２内に第１導電形（ｎ+形）領域からなるエミッタ領域１３が形成されている。
【００１８】
そして、ベース領域１２に第１導電形（ｎ+形）領域からなるベース電極接続部２４が設けられ、さらにベース電極接続部２４の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように、第２導電形（ｐ+形）領域からなるツェナー電圧コントロール拡散領域２５が設けられ、図１に示される例では、さらにベース電極接続部２４に金属電極１６ａを介してポリシリコンからなる抵抗体２６が接続され、その抵抗体２６の他端部側にベース電極１６が、エミッタ領域１３およびコレクタ領域１１にそれぞれ電気的に接続してエミッタ電極１７およびコレクタ電極１８が設けられることにより、図１（ｃ）に等価回路図が示されるように、ベースにツェナーダイオードＺＤおよび抵抗体２６が直列に内蔵された構造のバイポーラトランジスタを有している。
【００１９】
なお、コレクタ電極１８はｎ形半導体層１１が成長されるｎ+形半導体基板１１ａの裏面に設けられている。また、１９は酸化シリコンなどの層間絶縁膜、２９はチッ化シリコンなどからなる保護膜である。
【００２０】
すなわち、前述のように、本発明者は、ベース領域１２のベース電極１６と接続する部分にベース領域１２と異なる導電形のベース電極接続部２４を形成することにより、スイッチングの際の少数キャリアを早期に消滅させてスイッチング速度を早くすると共に、消費電力を小さくし得るトランジスタ構造を、特願２０００−３８７４６５号で開示しているが、本発明では、そのベース領域の導電形と異なる導電形のベース電極接続部を逆方向のツェナーダイオードとして利用することによりデジタルトランジスタとして動作し得るようにすると共に、デジタルトランジスタとして使用しない場合でも、低い入力信号に対しても動作し、スイッチング速度の速い半導体装置として動作するように、ベース電極接続部の周囲にベース領域と同じ導電形のツェナー電圧コントロール拡散領域２６が形成されていることに特徴がある。
【００２１】
ベース電極接続部２４は、エミッタ領域１３と同じ導電形であり、エミッタ領域１３と同時に同じ不純物濃度で形成することができる。このベース電極接続部２４をエミッタ領域１３とは別の工程で形成し、その不純物濃度をエミッタ領域１３とは異なる不純物濃度にすることもできるが、余り不純物濃度が小さくなると、ベース電極との接触抵抗が増大するため、不純物濃度としては、１×１０17ｃｍ-3程度以上にすることが好ましい。一方、ベース領域１３の不純物濃度は、トランジスタの電流増幅率を大きくしたり、特性を向上させるためには、１×１０16〜１×１０18ｃｍ-3程度にする必要がある。
【００２２】
ベース電極接続部２４とベース領域１２との間に形成されるｐｎ接合からなるダイオードの逆方向ツェナー電圧は、この両者の不純物濃度の差が大きいと高く、濃度差が小さいと低い。しかし、前述のように、両者の不純物濃度は、トランジスタの特性から制約を受けており、トランジスタを高性能に動作させるためには、両者の不純物濃度差がある程度以上に大きくなり、ツェナー降伏電圧は７〜３０Ｖ程度になってしまう。そのため、トランジスタ特性を高性能に維持しながら、それより低い信号電圧でトランジスタをオンさせたり、たとえばＬＳＩのロジック回路に接続されるデジタルトランジスタのように、１.５〜５Ｖ程度の所望の低い信号電圧でオンさせるトランジスタを実現することが難しい。
【００２３】
そこで、本発明では、ベース電極接続部２４をベース領域１２と逆導電形のｎ+形とし、その接続部とｐｎ接合を形成するｐ形領域の不純物濃度を所望の濃度に調整し得るように、ベース電極接続部２４の周囲にツェナー電圧コントロール拡散領域２５を形成することにより、スイッチング速度を早くしたり、消費電力を抑えながら、低い電圧の入力信号により動作したり、所望の電圧でツェナー降伏を生じ、デジタルトランジスタとして動作するようにしたものである。
【００２４】
このツェナー電圧コントロール拡散領域２５は、ベース領域より不純物濃度の大きい領域を形成し、低い電圧でもツェナー降伏を起こさせるものであるため、ベース電極接続部２４とのｐｎ接合の一部に形成されておれば、そこでツェナー降伏をする。そのため、ベース電極接続部２４の周囲全体に亘って形成されていなくても、周囲の一部やベース電極接続部の拡散深さより浅い拡散領域で充分に目的を達成することができる。ベース電極接続部２４の不純物濃度は、前述のように電極金属との接触抵抗などの観点から、たとえば１×１０19〜１×１０20ｃｍ-3程度の一定の不純物濃度に設定されており、このツェナー電圧コントロール拡散領域２５の不純物濃度を１×１０16〜１×１０19ｃｍ-3程度の範囲で所望の濃度に制御することにより、デジタルトランジスタのような所望の入力電圧でオンにするトランジスタでも、容易に形成することができると共に、トランジスタの特性を高性能に維持し、何ら影響を及ぼすことがない。このベース電極接続部２４（ｎ+）、ツェナー電圧コントロール拡散領域２５（ｐ+）およびベース領域１２（ｐ）におけるそれぞれの不純物濃度の関係を図２に示す。
【００２５】
このツェナー電圧コントロール拡散領域２５の形成は、たとえばベース電極接続部２４の拡散領域を形成した後に、その周囲に開口部を設けたマスクを形成し、ｐ+形の不純物を拡散することにより形成するのが、ベース電極接続部の不純物濃度を下げる虞れがないため好ましい。この場合、ベース電極接続部２４とツェナー電圧コントロール拡散領域２５とが離れすぎたり、オーバラップしないようにマスク合せする必要があるが、少々のマスクずれは余り問題にならない。
【００２６】
図１に示される例は、ベース電極接続部とベース領域との間のｐｎ接合をツェナーダイオードとして用いたデジタルトランジスタの例で、そのツェナーダイオードに直列に抵抗体２６が接続され、その抵抗体２６の他端側にベース電極１６が形成されている。この抵抗体２６は、図１に示される例では、半導体基板の表面に層間絶縁膜１９を介してポリシリコン膜で形成され、その上にさらに保護膜としての絶縁膜２９が形成され、被覆されている。しかし、抵抗体２６は、このようなポリシリコンにより形成されなくても、半導体層中に拡散をした拡散抵抗体でも構わない。
【００２７】
この抵抗体２６をベース側に接続するのは、ベースに高い電圧が印加される場合でも、ベース電流が大量に流れ、それに伴いコレクタ電流が非常に多くなってトランジスタが破壊するというような事態を生じさせないためである。すなわち、ベースにツェナーダイオードが挿入されたデジタルトランジスタは、図３にベース・エミッタ間電圧ＶBEとベース電流ＩBとの関係がＡで示されるように、たとえばツェナー電圧が５Ｖであれば、５Ｖまではベース電流ＩBが流れず、トランジスタはオンしない。しかし、５Ｖを超えるとベース電流ＩBが流れ始め、トランジスタがオンすると共に、ベース・エミッタ間電圧ＶBEがそれより大きくなるとＩBも急激に増大する。そのため、増幅されるコレクタ電流ＩCも急激に増大し、トランジスタの破壊に至る虞れがある。
【００２８】
一方、ベースに直列に抵抗体２６が接続されていることにより、ベース電流ＩBが流れ始めるとその電流で電圧降下が生じ、トランジスタのベース領域とエミッタ領域間に印加される電圧はその抵抗体による電圧降下分下がる。すなわち、図３のＢに示されるように、ベース電極に印加される電圧が増加しても、ベース電流の増加傾向が傾斜し、極端なベース電流の増大を防止することができる。
【００２９】
ベース電極接続部２４、ツェナー電圧コントロール拡散領域２５および抵抗体２６が設けられる以外の他の構造は、従来のバイポーラトランジスタの構造と同様で、ベース領域２２やコレクタ領域となるｎ形半導体層２１の不純物濃度は、使用目的の逆耐圧などにより設定される。なお、図１に示される例では、図１（ａ）に半導体層表面の平面説明図が示されるように、平面形状が３角形状のｐ形ベース領域１２内に３角形状のｎ+形エミッタ領域１３が形成され、３角形の底辺側にベース電極接続部２４およびツェナー電圧コントロール拡散領域２５が形成された単純構造の例で、トランジスタの形成されない部分にポリシリコンによる抵抗体２６が形成されている。これは、放電などにより絶縁膜を破壊してトランジスタを破壊しないようにするためである。
【００３０】
以上のように、本発明によれば、トランジスタのベースにツェナーダイオードが直列に内蔵されているため、そのツェナーダイオードのツェナー電圧以上の一定の入力に対してトランジスタをオンにするデジタルトランジスタを実現することができる。その結果、従来の抵抗分割によるデジタルトランジスタと異なり、トランジスタがオンしないような低い電圧ではベース電流は殆ど０であり、分割抵抗に流れる無駄なベース電流が存在しない。そのため、図４のＰにコレクタ電流ＩCに対する電流増幅率ｈFEの関係が示されるように、コレクタ電流ＩCの小さい範囲でも、電流増幅率ｈFEとして一定の特性が得られ、図４のＱに示される従来の特性と大きく異なり、高特性のトランジスタ動作をする。これは、分割抵抗による無効電流がないため、ベース電流ＩBが全て増幅されてコレクタ電流ＩCになるのに対して、従来の分割抵抗によるデジタルトランジスタでは、僅かながら分割抵抗を介して流れる無効電流があり、ベース電流ＩBの小さいところではその割合が大きく電流増幅率ｈFEに顕著に現れるが、ベース電流ＩBが多くなると、割合としては小さくなるため、電流増幅率ｈFEには余り現れないためである。
【００３１】
さらに、従来のデジタルトランジスタでは、ユーザの使用状況により、図７に示される分割抵抗Ｒ2とＲ3の組合せを種々作らなければならなかったが、本発明によれば、オンさせるデジタル電圧の設定は、ツェナー電圧コントロール拡散領域により、たとえば１.５Ｖ、３Ｖ、５Ｖ、１２Ｖ程度の種類に設定され、それぞれについて、たとえば１０ｋΩと１００ｋΩの抵抗体を接続したものを製造しておくだけですみ、沢山の抵抗の組合せをする必要がない。
【００３２】
さらに、ツェナーダイオードを外付け（トランジスタのベースリードにツェナーダイオードを接続）する場合、ノイズを拾いやすく、ノイズによりオンする場合があるため、コンデンサを並列に入れてノイズ除去を図る必要があるが、本発明では、ツェナーダイオードが内蔵されているため、ノイズを拾い難いと共に、ツェナーダイオード間に寄生の容量が形成され、そのようなのイズ対策を何ら行う必要がないという利点がある。
【００３３】
前述の例では、単一のエミッタ領域と単一のベース領域という単純構造のトランジスタの例であったが、大電流を必要とする場合には、マルチエミッタ構造、ストライプ型エミッタ構造、またはマルチベース構造などにすることもできる。また、抵抗体を接続する場合でも、ポリシリコンによる抵抗体に限らず、拡散抵抗などの他の抵抗体でも構わない。また、絶縁膜破壊の虞れがなければ、素子が形成された上に絶縁膜を介して抵抗体を形成することもできる。
【００３４】
さらに、入力信号がほぼ一定で、ベース電流が過大になる虞れのない場合には、抵抗体を接続する必要はなく、また、入力電圧が７Ｖ程度以上の高い電圧の場合には、前述のツェナー電圧コントロール拡散領域を形成しなくても、ベース電極接続部の不純物濃度によりツェナー電圧を調整することも可能である。
【００３５】
【発明の効果】
本発明によれば、所定電圧以上の入力の場合のみにトランジスタをオンさせるデジタルトランジスタを構成する場合でも、トランジスタの特性を維持しながら、所定の電圧を自由に設定することができる。しかも、無効なベース電流がないため、ベース電流の小さい部分でも電流増幅率の大きなデジタルトランジスタが得られる。
【００３６】
また、ベース側に抵抗体が内蔵されることにより、ツェナー電圧より高い電圧が印加される場合でも、ベース電流が多くなりすぎてトランジスタの所望のコレクタ電流が得られなかったり、トランジスタを破壊することが無く、高特性のトランジスタを維持することができる。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタ構造を有する半導体装置の一実施形態を説明する図である。
【図２】図１のベース電極接続部、ツェナー電圧コントロール拡散領域およびベース領域におけるそれぞれの不純物濃度の関係例を示す図である。
【図３】図１の抵抗体がある場合とない場合とで、ベース・エミッタ間電圧に対するベース電流の変化を示す図である。
【図４】図１のコレクタ電流に対する電流増幅率の関係を従来構造の場合と対比して示す図である。
【図５】スイッチング速度を早く、かつ、消費電力を低減すべく開発されたバイポーラトランジスタの断面構造を示す説明図である。
【図６】従来のバイポーラトランジスタの構造例を示す断面説明図である。
【図７】従来のバイポーラトランジスタをデジタルトランジスタとして使用する場合の回路例をそれぞれ示す図である。
【図８】図７に示すデジタルトランジスタのコレクタ電流とコレクタ・エミッタ間飽和電圧との関係を示す図である。
【符号の説明】
１１ 半導体層（コレクタ領域）
１２ ベース領域
１３ エミッタ領域
１６ ベース電極
１７ エミッタ電極
１８ コレクタ電極
２４ ベース電極接続部
２５ ツェナー電圧コントロール拡散領域
２６ 抵抗体
【発明の属する技術分野】
本発明は、バイポーラトランジスタのベースに一定電圧以上の電圧が印加される場合に動作する電圧駆動型のデジタルトランジスタの動作をする半導体装置に関する。さらに詳しくは、ベースにツェナーダイオードを内蔵し、所望の動作電圧を調整し得るようにすると共に、印加入力の電流が多い場合でもトランジスタを破壊しないような構造のデジタルトランジスタの動作をする半導体装置に関する。
【０００２】
【従来の技術】
従来から用いられているバイポーラトランジスタの原理的な構成は、図６に示される構造になっている。すなわち、ｎ形半導体層１１の表層部に、ｐ形のベース領域１２が形成され、このｐ形のベース領域１２内にｎ形のエミッタ領域１３が形成されている。ベース領域１２には、ｐ+形領域からなるコンタクト領域１４を介してベース電極１６が、エミッタ領域１３には、エミッタ電極１７がそれぞれ接合されている。コレクタ電極１８は、ｎ形半導体層１１の下側のｎ+形半導体基板１１ａ裏面に設けられている。１９は絶縁膜である。
【０００３】
そして、この構造のバイポーラトランジスタを用いて、デジタルトランジスタのような電圧駆動型トランジスタを構成する場合、たとえば図７に示されるように、コレクタ・エミッタ間に抵抗Ｒ1を介して電源電圧ＶCCを印加し、バイポーラトランジスタＱのベースＢに、分割抵抗Ｒ2、Ｒ3を介して所定の電圧がベースに印加された場合にトランジスタＱがオンし、ベース電流ＩBに対して、コレクタ電流ＩCが流れ、所定の電圧に達していない場合にはオンしないような回路により形成されている。
【０００４】
【発明が解決しようとする課題】
前述のように、デジタルトランジスタは、ベース電流によってベース・エミッタ間の電位をトランジスタＱの動作する電圧（０.７Ｖ以上）に上げる回路を１チップ化した素子であるが、トランジスタＱがオンするまでは分割抵抗Ｒ2、Ｒ3に電流が流れてしまうため、図４の破線Ｑに示されるように、電流増幅率ｈFEの直線性が悪く、コレクタ電流ＩCを大きくするには、ベース電流ＩBを大きくしなければならないという問題がある。また、コレクタ電流ＩCに対するコレクタ・エミッタ間の飽和動作電圧（ＶCE(sat)）の関係が図８に示されるように、コレクタ・エミッタ間の飽和電圧を下げるためにも、ベース電流ＩBを充分に大きくする必要がある。
【０００５】
しかも、ユーザによってトランジスタをオンにする入力電圧が１.５Ｖ〜数十Ｖと種々あり、その電流もユーザによって区々であるため、分割抵抗のＲ2およびＲ3をそれぞれ１ｋΩ〜１００ｋΩ程度の間で種々組合せて製造しなければならず、製造のみならず、その保管管理が非常に複雑であるという問題がある。
【０００６】
さらに、前述のトランジスタ構造でベース領域のベース電極１６との接続部には、不純物濃度を高くしてオーミックコンタクトを得るためのｐ+形コンタクト領域１４が形成されているが、そのコンタクト領域１４の不純物濃度が高いと小数キャリアである電子がベース領域１２とコンタクト領域１４との間のｐ／ｐ+接合によってせき止められ、スイッチング動作時に、ベース領域１２において電子の蓄積が起こる。これにより、スイッチング損失が大きくなり、高速なスイッチングが妨げられる（とくにオフ時間が長くなる）うえ、消費電力の増大を招くという問題がある。
【０００７】
さらに、前述の分割抵抗によるバイアス設定では、抵抗の負荷容量などによりスピードが遅れるという問題もある。また、ツェナーダイオードをトランジスタのベースに外付けで接続しても、ノイズを拾いやすくコンデンサを並列に接続してノイズ除去対策をする必要があり、また、接続リードなどにより発生する容量により、スピードが遅くなる。
【０００８】
一方、本発明者は、トランジスタのスイッチング速度を早く、かつ、消費電力を低減することができるバイポーラトランジスタを得るため、図５に断面構造およびその等価回路が示されるように、ベース電極１６のコンタクト部にベース領域の導電形と異なる導電形（エミッタ領域と同じ導電形）の拡散領域２４を形成し、その拡散領域２４にベース電極１６をコンタクトさせる構造のトランジスタを発明し、特願２０００−３８７４６５号により開示している。この構造にすることにより、拡散領域２４がベース領域１２との間で逆方向ダイオードとなり、図５（ｂ）に示されるようなベースにツェナーダイオードＺＤを内蔵するトランジスタとなる。そのため、このツェナーダイオードのツェナー電圧以上の入力電圧が印加されないと、トランジスタＱがオンせず、このツェナー電圧を調整することにより、デジタルトランジスタとして動作させることができる。
【０００９】
しかし、この構造のツェナーダイオードのツェナー電圧を調整するには、拡散領域２４の濃度を調整する必要があるが、プロセス的にはエミッタ領域１３と同時に形成するのが好ましいにも拘わらず、要求されるトランジスタの特性からはエミッタ領域の濃度を自由に変えることはできず、エミッタ領域と別の工程でこの拡散領域２４を形成するとしても、不純物濃度を余り下げると、ベース電極１６とのコンタクト抵抗が増大してトランジスタの所望の特性が得られず、入力電圧が７Ｖ程度より低い電圧で動作させるトランジスタを作りずらいという問題がある。また、デジタルトランジスタとして使用しなくても、この構造にすることにより、前述のように、速いスイッチング速度と消費電力の小さいバイポーラトランジスタが得られるが、入力信号電圧が低い場合には、逆方向ダイオードのツェナー電圧を下げないと動作しないという問題がある。
【００１０】
さらに、デジタルトランジスタにする場合、ユーザによって入力信号は区々であり、内蔵するツェナーダイオードによりオンさせる電圧を設定しても、入力信号が高い電圧で電流の大きい場合には、ベース電流が大きくなり、増幅されるコレクタ電流も非常に大きくなり、所望のトランジスタ特性が得られなかったり、トランジスタを破壊してしまうという問題もある。
【００１１】
本発明は、このような問題を解決するためになされたもので、ベース電極のコンタクト部にベース領域と異なる導電形の拡散領域を形成するトランジスタのオンするベース入力信号電圧を調整し得る構造のバイポーラトランジスタを有する半導体装置を提供することを目的とする。
【００１２】
本発明の他の目的は、ベースにツェナーダイオードを内蔵させ、デジタルトランジスタを構成する場合でも、ベース入力信号に拘わらず、ベース電流を制御し、コレクタ電流を調整し得る構造のバイポーラトランジスタを有する半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による半導体装置は、コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる、第２導電形領域からなるツェナー電圧コントロール拡散領域と、前記ベース電極接続部と電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含み、ベースにツェナーダイオードが直列に内蔵された構造のバイポーラトランジスタを有している。
【００１４】
この構造にすることによって、ベース電極接続部の周囲に、ベース領域と同じ導電形のツェナー電圧コントロール拡散領域が設けられているため、このツェナー電圧コントロール拡散領域の不純物濃度をベース電極接続部の不純物濃度に近づけることにより、ツェナー電圧を下げることができ、ベース電極接続部の不純物濃度を下げなくても、１.５〜５Ｖ程度の低い信号電圧で動作させることができる。すなわち、ツェナー電圧は、ｐｎ接合の両者間における不純物濃度の差が小さいほど小さく、大きくするほどツェナー電圧が高くなる。そのため、ベース領域の不純物濃度は、トランジスタの特性から余り高くすることができず、また、ベース電極接続部の不純物濃度は、接触抵抗などの問題からできるだけ不純物濃度を高くする必要があるが、それらの不純物濃度に拘わらず、ツェナー電圧を自由に調整することができる。
【００１５】
前記ベース電極接続部に電気的に接続して抵抗体が設けられ、該抵抗体に電気的に接続して前記ベース電極が設けられることにより、入力信号が高い電圧の場合でも、過電流になってトランジスタを破壊することがないので好ましい。
【００１６】
本発明による半導体装置の他の形態は、コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられ、該ベース領域とｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部に電気的に接続して設けられる抵抗体と、該抵抗体に電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含んでいる。
【００１７】
【発明の実施の形態】
つぎに、本発明のバイポーラトランジスタ構造を有する半導体装置について、図面を参照しながら説明をする。本発明による半導体装置は、その一実施形態の平面およびその断面の説明図が図１（ａ）および（ｂ）に示されるように、コレクタ領域とする第１導電形（ｎ形）半導体層１１の表面に、第２導電形（ｐ形）領域からなるベース領域１２が形成されており、このｐ形ベース領域１２内に第１導電形（ｎ+形）領域からなるエミッタ領域１３が形成されている。
【００１８】
そして、ベース領域１２に第１導電形（ｎ+形）領域からなるベース電極接続部２４が設けられ、さらにベース電極接続部２４の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように、第２導電形（ｐ+形）領域からなるツェナー電圧コントロール拡散領域２５が設けられ、図１に示される例では、さらにベース電極接続部２４に金属電極１６ａを介してポリシリコンからなる抵抗体２６が接続され、その抵抗体２６の他端部側にベース電極１６が、エミッタ領域１３およびコレクタ領域１１にそれぞれ電気的に接続してエミッタ電極１７およびコレクタ電極１８が設けられることにより、図１（ｃ）に等価回路図が示されるように、ベースにツェナーダイオードＺＤおよび抵抗体２６が直列に内蔵された構造のバイポーラトランジスタを有している。
【００１９】
なお、コレクタ電極１８はｎ形半導体層１１が成長されるｎ+形半導体基板１１ａの裏面に設けられている。また、１９は酸化シリコンなどの層間絶縁膜、２９はチッ化シリコンなどからなる保護膜である。
【００２０】
すなわち、前述のように、本発明者は、ベース領域１２のベース電極１６と接続する部分にベース領域１２と異なる導電形のベース電極接続部２４を形成することにより、スイッチングの際の少数キャリアを早期に消滅させてスイッチング速度を早くすると共に、消費電力を小さくし得るトランジスタ構造を、特願２０００−３８７４６５号で開示しているが、本発明では、そのベース領域の導電形と異なる導電形のベース電極接続部を逆方向のツェナーダイオードとして利用することによりデジタルトランジスタとして動作し得るようにすると共に、デジタルトランジスタとして使用しない場合でも、低い入力信号に対しても動作し、スイッチング速度の速い半導体装置として動作するように、ベース電極接続部の周囲にベース領域と同じ導電形のツェナー電圧コントロール拡散領域２６が形成されていることに特徴がある。
【００２１】
ベース電極接続部２４は、エミッタ領域１３と同じ導電形であり、エミッタ領域１３と同時に同じ不純物濃度で形成することができる。このベース電極接続部２４をエミッタ領域１３とは別の工程で形成し、その不純物濃度をエミッタ領域１３とは異なる不純物濃度にすることもできるが、余り不純物濃度が小さくなると、ベース電極との接触抵抗が増大するため、不純物濃度としては、１×１０17ｃｍ-3程度以上にすることが好ましい。一方、ベース領域１３の不純物濃度は、トランジスタの電流増幅率を大きくしたり、特性を向上させるためには、１×１０16〜１×１０18ｃｍ-3程度にする必要がある。
【００２２】
ベース電極接続部２４とベース領域１２との間に形成されるｐｎ接合からなるダイオードの逆方向ツェナー電圧は、この両者の不純物濃度の差が大きいと高く、濃度差が小さいと低い。しかし、前述のように、両者の不純物濃度は、トランジスタの特性から制約を受けており、トランジスタを高性能に動作させるためには、両者の不純物濃度差がある程度以上に大きくなり、ツェナー降伏電圧は７〜３０Ｖ程度になってしまう。そのため、トランジスタ特性を高性能に維持しながら、それより低い信号電圧でトランジスタをオンさせたり、たとえばＬＳＩのロジック回路に接続されるデジタルトランジスタのように、１.５〜５Ｖ程度の所望の低い信号電圧でオンさせるトランジスタを実現することが難しい。
【００２３】
そこで、本発明では、ベース電極接続部２４をベース領域１２と逆導電形のｎ+形とし、その接続部とｐｎ接合を形成するｐ形領域の不純物濃度を所望の濃度に調整し得るように、ベース電極接続部２４の周囲にツェナー電圧コントロール拡散領域２５を形成することにより、スイッチング速度を早くしたり、消費電力を抑えながら、低い電圧の入力信号により動作したり、所望の電圧でツェナー降伏を生じ、デジタルトランジスタとして動作するようにしたものである。
【００２４】
このツェナー電圧コントロール拡散領域２５は、ベース領域より不純物濃度の大きい領域を形成し、低い電圧でもツェナー降伏を起こさせるものであるため、ベース電極接続部２４とのｐｎ接合の一部に形成されておれば、そこでツェナー降伏をする。そのため、ベース電極接続部２４の周囲全体に亘って形成されていなくても、周囲の一部やベース電極接続部の拡散深さより浅い拡散領域で充分に目的を達成することができる。ベース電極接続部２４の不純物濃度は、前述のように電極金属との接触抵抗などの観点から、たとえば１×１０19〜１×１０20ｃｍ-3程度の一定の不純物濃度に設定されており、このツェナー電圧コントロール拡散領域２５の不純物濃度を１×１０16〜１×１０19ｃｍ-3程度の範囲で所望の濃度に制御することにより、デジタルトランジスタのような所望の入力電圧でオンにするトランジスタでも、容易に形成することができると共に、トランジスタの特性を高性能に維持し、何ら影響を及ぼすことがない。このベース電極接続部２４（ｎ+）、ツェナー電圧コントロール拡散領域２５（ｐ+）およびベース領域１２（ｐ）におけるそれぞれの不純物濃度の関係を図２に示す。
【００２５】
このツェナー電圧コントロール拡散領域２５の形成は、たとえばベース電極接続部２４の拡散領域を形成した後に、その周囲に開口部を設けたマスクを形成し、ｐ+形の不純物を拡散することにより形成するのが、ベース電極接続部の不純物濃度を下げる虞れがないため好ましい。この場合、ベース電極接続部２４とツェナー電圧コントロール拡散領域２５とが離れすぎたり、オーバラップしないようにマスク合せする必要があるが、少々のマスクずれは余り問題にならない。
【００２６】
図１に示される例は、ベース電極接続部とベース領域との間のｐｎ接合をツェナーダイオードとして用いたデジタルトランジスタの例で、そのツェナーダイオードに直列に抵抗体２６が接続され、その抵抗体２６の他端側にベース電極１６が形成されている。この抵抗体２６は、図１に示される例では、半導体基板の表面に層間絶縁膜１９を介してポリシリコン膜で形成され、その上にさらに保護膜としての絶縁膜２９が形成され、被覆されている。しかし、抵抗体２６は、このようなポリシリコンにより形成されなくても、半導体層中に拡散をした拡散抵抗体でも構わない。
【００２７】
この抵抗体２６をベース側に接続するのは、ベースに高い電圧が印加される場合でも、ベース電流が大量に流れ、それに伴いコレクタ電流が非常に多くなってトランジスタが破壊するというような事態を生じさせないためである。すなわち、ベースにツェナーダイオードが挿入されたデジタルトランジスタは、図３にベース・エミッタ間電圧ＶBEとベース電流ＩBとの関係がＡで示されるように、たとえばツェナー電圧が５Ｖであれば、５Ｖまではベース電流ＩBが流れず、トランジスタはオンしない。しかし、５Ｖを超えるとベース電流ＩBが流れ始め、トランジスタがオンすると共に、ベース・エミッタ間電圧ＶBEがそれより大きくなるとＩBも急激に増大する。そのため、増幅されるコレクタ電流ＩCも急激に増大し、トランジスタの破壊に至る虞れがある。
【００２８】
一方、ベースに直列に抵抗体２６が接続されていることにより、ベース電流ＩBが流れ始めるとその電流で電圧降下が生じ、トランジスタのベース領域とエミッタ領域間に印加される電圧はその抵抗体による電圧降下分下がる。すなわち、図３のＢに示されるように、ベース電極に印加される電圧が増加しても、ベース電流の増加傾向が傾斜し、極端なベース電流の増大を防止することができる。
【００２９】
ベース電極接続部２４、ツェナー電圧コントロール拡散領域２５および抵抗体２６が設けられる以外の他の構造は、従来のバイポーラトランジスタの構造と同様で、ベース領域２２やコレクタ領域となるｎ形半導体層２１の不純物濃度は、使用目的の逆耐圧などにより設定される。なお、図１に示される例では、図１（ａ）に半導体層表面の平面説明図が示されるように、平面形状が３角形状のｐ形ベース領域１２内に３角形状のｎ+形エミッタ領域１３が形成され、３角形の底辺側にベース電極接続部２４およびツェナー電圧コントロール拡散領域２５が形成された単純構造の例で、トランジスタの形成されない部分にポリシリコンによる抵抗体２６が形成されている。これは、放電などにより絶縁膜を破壊してトランジスタを破壊しないようにするためである。
【００３０】
以上のように、本発明によれば、トランジスタのベースにツェナーダイオードが直列に内蔵されているため、そのツェナーダイオードのツェナー電圧以上の一定の入力に対してトランジスタをオンにするデジタルトランジスタを実現することができる。その結果、従来の抵抗分割によるデジタルトランジスタと異なり、トランジスタがオンしないような低い電圧ではベース電流は殆ど０であり、分割抵抗に流れる無駄なベース電流が存在しない。そのため、図４のＰにコレクタ電流ＩCに対する電流増幅率ｈFEの関係が示されるように、コレクタ電流ＩCの小さい範囲でも、電流増幅率ｈFEとして一定の特性が得られ、図４のＱに示される従来の特性と大きく異なり、高特性のトランジスタ動作をする。これは、分割抵抗による無効電流がないため、ベース電流ＩBが全て増幅されてコレクタ電流ＩCになるのに対して、従来の分割抵抗によるデジタルトランジスタでは、僅かながら分割抵抗を介して流れる無効電流があり、ベース電流ＩBの小さいところではその割合が大きく電流増幅率ｈFEに顕著に現れるが、ベース電流ＩBが多くなると、割合としては小さくなるため、電流増幅率ｈFEには余り現れないためである。
【００３１】
さらに、従来のデジタルトランジスタでは、ユーザの使用状況により、図７に示される分割抵抗Ｒ2とＲ3の組合せを種々作らなければならなかったが、本発明によれば、オンさせるデジタル電圧の設定は、ツェナー電圧コントロール拡散領域により、たとえば１.５Ｖ、３Ｖ、５Ｖ、１２Ｖ程度の種類に設定され、それぞれについて、たとえば１０ｋΩと１００ｋΩの抵抗体を接続したものを製造しておくだけですみ、沢山の抵抗の組合せをする必要がない。
【００３２】
さらに、ツェナーダイオードを外付け（トランジスタのベースリードにツェナーダイオードを接続）する場合、ノイズを拾いやすく、ノイズによりオンする場合があるため、コンデンサを並列に入れてノイズ除去を図る必要があるが、本発明では、ツェナーダイオードが内蔵されているため、ノイズを拾い難いと共に、ツェナーダイオード間に寄生の容量が形成され、そのようなのイズ対策を何ら行う必要がないという利点がある。
【００３３】
前述の例では、単一のエミッタ領域と単一のベース領域という単純構造のトランジスタの例であったが、大電流を必要とする場合には、マルチエミッタ構造、ストライプ型エミッタ構造、またはマルチベース構造などにすることもできる。また、抵抗体を接続する場合でも、ポリシリコンによる抵抗体に限らず、拡散抵抗などの他の抵抗体でも構わない。また、絶縁膜破壊の虞れがなければ、素子が形成された上に絶縁膜を介して抵抗体を形成することもできる。
【００３４】
さらに、入力信号がほぼ一定で、ベース電流が過大になる虞れのない場合には、抵抗体を接続する必要はなく、また、入力電圧が７Ｖ程度以上の高い電圧の場合には、前述のツェナー電圧コントロール拡散領域を形成しなくても、ベース電極接続部の不純物濃度によりツェナー電圧を調整することも可能である。
【００３５】
【発明の効果】
本発明によれば、所定電圧以上の入力の場合のみにトランジスタをオンさせるデジタルトランジスタを構成する場合でも、トランジスタの特性を維持しながら、所定の電圧を自由に設定することができる。しかも、無効なベース電流がないため、ベース電流の小さい部分でも電流増幅率の大きなデジタルトランジスタが得られる。
【００３６】
また、ベース側に抵抗体が内蔵されることにより、ツェナー電圧より高い電圧が印加される場合でも、ベース電流が多くなりすぎてトランジスタの所望のコレクタ電流が得られなかったり、トランジスタを破壊することが無く、高特性のトランジスタを維持することができる。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタ構造を有する半導体装置の一実施形態を説明する図である。
【図２】図１のベース電極接続部、ツェナー電圧コントロール拡散領域およびベース領域におけるそれぞれの不純物濃度の関係例を示す図である。
【図３】図１の抵抗体がある場合とない場合とで、ベース・エミッタ間電圧に対するベース電流の変化を示す図である。
【図４】図１のコレクタ電流に対する電流増幅率の関係を従来構造の場合と対比して示す図である。
【図５】スイッチング速度を早く、かつ、消費電力を低減すべく開発されたバイポーラトランジスタの断面構造を示す説明図である。
【図６】従来のバイポーラトランジスタの構造例を示す断面説明図である。
【図７】従来のバイポーラトランジスタをデジタルトランジスタとして使用する場合の回路例をそれぞれ示す図である。
【図８】図７に示すデジタルトランジスタのコレクタ電流とコレクタ・エミッタ間飽和電圧との関係を示す図である。
【符号の説明】
１１ 半導体層（コレクタ領域）
１２ ベース領域
１３ エミッタ領域
１６ ベース電極
１７ エミッタ電極
１８ コレクタ電極
２４ ベース電極接続部
２５ ツェナー電圧コントロール拡散領域
２６ 抵抗体
Claims (3)
- コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる、第２導電形領域からなるツェナー電圧コントロール拡散領域と、前記ベース電極接続部と電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含み、ベースにツェナーダイオードが直列に内蔵された構造のバイポーラトランジスタを有する半導体装置。
- 前記ベース電極接続部に電気的に接続して抵抗体が設けられ、該抵抗体に電気的に接続して前記ベース電極が設けられてなる請求項１記載の半導体装置。
- コレクタ領域とする第１導電形半導体層と、該第１導電形半導体層に設けられる第２導電形領域からなるベース領域と、該ベース領域内に設けられる第１導電形領域からなるエミッタ領域と、前記ベース領域に設けられ、該ベース領域とｐｎ接合を形成し所望の電圧でツェナー降伏するように設けられる第１導電形領域からなるベース電極接続部と、該ベース電極接続部に電気的に接続して設けられる抵抗体と、該抵抗体に電気的に接続して設けられるベース電極と、前記エミッタ領域および前記コレクタ領域にそれぞれ電気的に接続して設けられるエミッタ電極およびコレクタ電極とを含むバイポーラトランジスタ構造を有する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379721A JP4031640B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体装置 |
| US10/318,160 US6885082B2 (en) | 2001-12-13 | 2002-12-13 | Semiconductor device with built in zener diode and resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379721A JP4031640B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179153A JP2003179153A (ja) | 2003-06-27 |
| JP4031640B2 true JP4031640B2 (ja) | 2008-01-09 |
Family
ID=19186955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001379721A Expired - Fee Related JP4031640B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6885082B2 (ja) |
| JP (1) | JP4031640B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313773A (ja) * | 2005-05-06 | 2006-11-16 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP4808044B2 (ja) * | 2006-02-24 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール |
| US7479444B2 (en) * | 2006-06-01 | 2009-01-20 | Micrel, Inc. | Method for forming Schottky diodes and ohmic contacts in the same integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559767A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Semiconductor device, method of fabricating the same and application thereof |
| JPS5866356A (ja) * | 1981-10-16 | 1983-04-20 | Origin Electric Co Ltd | 可制御型半導体装置 |
| US4672403A (en) * | 1985-09-23 | 1987-06-09 | National Semiconductor Corporation | Lateral subsurface zener diode |
| JP2002064106A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | 半導体装置 |
-
2001
- 2001-12-13 JP JP2001379721A patent/JP4031640B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-13 US US10/318,160 patent/US6885082B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6885082B2 (en) | 2005-04-26 |
| US20030116783A1 (en) | 2003-06-26 |
| JP2003179153A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232346A (ja) | 静電放電保護用回路および構造 | |
| TW469622B (en) | Semiconductor device with ESD protection | |
| US6674147B2 (en) | Semiconductor device having a bipolar transistor structure | |
| JP4031640B2 (ja) | 半導体装置 | |
| JPH0550852B2 (ja) | ||
| JPS622461B2 (ja) | ||
| JPH0654777B2 (ja) | ラテラルトランジスタを有する回路 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPS6159535B2 (ja) | ||
| JPH0236558A (ja) | 半導体装置 | |
| JPS5950109B2 (ja) | 半導体装置 | |
| JPH0364955A (ja) | 半導体集積回路装置 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPS63136658A (ja) | 静電破壊防止素子 | |
| JPS5935470A (ja) | 半導体装置 | |
| JPH06120412A (ja) | 半導体保護装置 | |
| JPS6352469A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPH0677241A (ja) | バイポーラトランジスタ | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPH06503444A (ja) | 半導体集積回路 | |
| JPH05326823A (ja) | 半導体集積回路 | |
| JPH0523065B2 (ja) | ||
| JPH0244730A (ja) | ラテラルトランジスタ | |
| JPH0513688A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |