JPH05326823A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05326823A JPH05326823A JP15277492A JP15277492A JPH05326823A JP H05326823 A JPH05326823 A JP H05326823A JP 15277492 A JP15277492 A JP 15277492A JP 15277492 A JP15277492 A JP 15277492A JP H05326823 A JPH05326823 A JP H05326823A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- electrode
- emitter
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタ及び拡散抵抗とから
なる静電保護用素子の面積を小さくする。 【構成】 NPNトランジスタのベース領域となるP型
領域4の形状は、ベース電極21とエミッタとなるN型
領域6との中間部がくびれ状の凹部を有するように形成
し、そのくびれの部分を抵抗素子として用い、NPNト
ランジスタのコレクタ電極20をダイオードのカソー
ド,低抵抗配線11で接続したベース電極21およびエ
ミッタ電極22をダイオードのアノードとして使用す
る。
なる静電保護用素子の面積を小さくする。 【構成】 NPNトランジスタのベース領域となるP型
領域4の形状は、ベース電極21とエミッタとなるN型
領域6との中間部がくびれ状の凹部を有するように形成
し、そのくびれの部分を抵抗素子として用い、NPNト
ランジスタのコレクタ電極20をダイオードのカソー
ド,低抵抗配線11で接続したベース電極21およびエ
ミッタ電極22をダイオードのアノードとして使用す
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路、特に
バイポーラトランジスタを有する半導体集積回路の静電
破壊保護用ダイオードの構造に関する。
バイポーラトランジスタを有する半導体集積回路の静電
破壊保護用ダイオードの構造に関する。
【0002】
【従来の技術】従来、半導体集積回路(以下、ICとい
う)の静電破壊対策用素子は、MOSIC,バイポーラ
ICを問わず、種々の素子が用いられている。
う)の静電破壊対策用素子は、MOSIC,バイポーラ
ICを問わず、種々の素子が用いられている。
【0003】例えば、バイポーラICの代表的な保護素
子として、図5,図6に示すような構造のダイオードを
用いている。
子として、図5,図6に示すような構造のダイオードを
用いている。
【0004】図5に示すように、P型基板1上に高濃度
N型領域2を形成し、その上部にN型エピタキシャル層
3が存在し、その上面から拡散して形成されたP型領域
4をベースとし、N型エピタキシャル層3上に形成され
た高濃度N型領域5をコレクタとし、前記P型領域4内
に形成された高濃度N型領域6をエミッタとするNPN
トランジスタ7が設けられている。また、P型領域4と
同時に形成され、その一端がベース電極8と共用するよ
うに構成された拡散抵抗9を有し、拡散抵抗9の抵抗端
子10は、NPNトランジスタ7のエミッタに低抵抗配
線(例えば、アルミ)11にて接続されている。
N型領域2を形成し、その上部にN型エピタキシャル層
3が存在し、その上面から拡散して形成されたP型領域
4をベースとし、N型エピタキシャル層3上に形成され
た高濃度N型領域5をコレクタとし、前記P型領域4内
に形成された高濃度N型領域6をエミッタとするNPN
トランジスタ7が設けられている。また、P型領域4と
同時に形成され、その一端がベース電極8と共用するよ
うに構成された拡散抵抗9を有し、拡散抵抗9の抵抗端
子10は、NPNトランジスタ7のエミッタに低抵抗配
線(例えば、アルミ)11にて接続されている。
【0005】このような構造とすることにより、図6に
示すような等価回路となり、コレクタ電極12がダイオ
ード13のカソード14とし、エミッタ電極15および
拡散抵抗9の端子10がアノード16となる。
示すような等価回路となり、コレクタ電極12がダイオ
ード13のカソード14とし、エミッタ電極15および
拡散抵抗9の端子10がアノード16となる。
【0006】このダイオードは、逆方向に高電圧が印加
される場合、NPNトランジスタ7のベース・エミッタ
間に抵抗9が挿入された、いわゆるBVCER電圧に達す
ると、トランジスタ7がブレークダウン状態となり、カ
ソード14からアノード16に対し電流が流れる。
される場合、NPNトランジスタ7のベース・エミッタ
間に抵抗9が挿入された、いわゆるBVCER電圧に達す
ると、トランジスタ7がブレークダウン状態となり、カ
ソード14からアノード16に対し電流が流れる。
【0007】この状態は、通常のPN接合ダイオードの
逆方向ブレークダウンと異なり、トランジスタ動作であ
るため、応答速度が速く、また、ベース・エミッタ間に
接続された抵抗の値を調節することで、ブレークダウン
電圧をコントロールできるという利点を有している。
逆方向ブレークダウンと異なり、トランジスタ動作であ
るため、応答速度が速く、また、ベース・エミッタ間に
接続された抵抗の値を調節することで、ブレークダウン
電圧をコントロールできるという利点を有している。
【0008】また、順方向に電圧が印加された時は、抵
抗領域のコンタクト端子10の直下のP領域とコレクタ
領域とのPN接合が導電状態となり、印加電圧をクラン
プする。
抗領域のコンタクト端子10の直下のP領域とコレクタ
領域とのPN接合が導電状態となり、印加電圧をクラン
プする。
【0009】なお、この素子は、周囲をP型絶縁領域に
て囲まれ、外の素子との分離を行っている。
て囲まれ、外の素子との分離を行っている。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
この種のダイオードにおいては、プロセスの微細化に伴
い、静電破壊強度が低下してきた。とりわけ、順方向に
高電圧が印加された時の破壊強度低下が著しくなってお
り、調査の結果、その破壊は拡散抵抗のコンタクト部で
なされていることが判明した。
この種のダイオードにおいては、プロセスの微細化に伴
い、静電破壊強度が低下してきた。とりわけ、順方向に
高電圧が印加された時の破壊強度低下が著しくなってお
り、調査の結果、その破壊は拡散抵抗のコンタクト部で
なされていることが判明した。
【0011】すなわち、拡散抵抗のコンタクト部の直下
のPN接合の破壊強度は、コンタクト面積の縮小化に伴
う順方向電流密度の増大によって低下していることが明
らかになってきた。
のPN接合の破壊強度は、コンタクト面積の縮小化に伴
う順方向電流密度の増大によって低下していることが明
らかになってきた。
【0012】したがって、従来の構造の保護ダイオード
においては、抵抗領域のコンタクト部の面積を大きくす
るため、全体の素子サイズも増大するという欠点を有す
る。
においては、抵抗領域のコンタクト部の面積を大きくす
るため、全体の素子サイズも増大するという欠点を有す
る。
【0013】本発明の目的は、静電保護用素子の面積を
小さくした半導体集積回路を提供することにある。
小さくした半導体集積回路を提供することにある。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路は、一導電型半導体基
板上に形成された第1の導電型を有するコレクタ領域
と、該コレクタ領域内に形成された第2の導電型を有す
るベース領域と、該ベース領域内に形成された前記コレ
クタ領域と同一の導電型を有する高濃度エミッタを含
み、各領域の電極取り出し部が全て半導体表面上に設け
られてなるトランジスタを有し、該トランジスタのベー
ス領域の電極取り出し部は、エミッタ領域とコレクタ領
域の電極取り出し部の中間に存在し、前記ベース領域に
おいて、エミッタ領域を包含する部分からベース電極取
り出し部への中間領域が抵抗成分を有するように他の部
分より細長く形成されており、前記ベース電極とエミッ
タ電極は、半導体表面上で低抵抗配線で接続したもので
ある。
め、本発明に係る半導体集積回路は、一導電型半導体基
板上に形成された第1の導電型を有するコレクタ領域
と、該コレクタ領域内に形成された第2の導電型を有す
るベース領域と、該ベース領域内に形成された前記コレ
クタ領域と同一の導電型を有する高濃度エミッタを含
み、各領域の電極取り出し部が全て半導体表面上に設け
られてなるトランジスタを有し、該トランジスタのベー
ス領域の電極取り出し部は、エミッタ領域とコレクタ領
域の電極取り出し部の中間に存在し、前記ベース領域に
おいて、エミッタ領域を包含する部分からベース電極取
り出し部への中間領域が抵抗成分を有するように他の部
分より細長く形成されており、前記ベース電極とエミッ
タ電極は、半導体表面上で低抵抗配線で接続したもので
ある。
【0015】
【作用】トランジスタのベース領域の電極取り出し部
は、エミッタ領域とコレクタ領域の電極取り出し部の中
間に存在し、前記ベース領域は、エミッタ領域を包含す
る部分からベース電極取り出し部への中間領域が抵抗成
分を有するように他の部分より細長く形成されており、
前記ベース電極とエミッタ電極は、半導体表面上で低抵
抗配線により接続され、2端子のダイオードとして構成
されている。
は、エミッタ領域とコレクタ領域の電極取り出し部の中
間に存在し、前記ベース領域は、エミッタ領域を包含す
る部分からベース電極取り出し部への中間領域が抵抗成
分を有するように他の部分より細長く形成されており、
前記ベース電極とエミッタ電極は、半導体表面上で低抵
抗配線により接続され、2端子のダイオードとして構成
されている。
【0016】このような構成とすることにより、従来ト
ランジスタのベース電極部と抵抗端子との両方が形成さ
れていたのに比較し、ベース電極部自体に抵抗素子を包
含させているため、ベース電極は従来の構造の抵抗端子
と等価となる。
ランジスタのベース電極部と抵抗端子との両方が形成さ
れていたのに比較し、ベース電極部自体に抵抗素子を包
含させているため、ベース電極は従来の構造の抵抗端子
と等価となる。
【0017】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0018】(実施例1)図1は、本発明の実施例1を
示す平面図、図2は、図1のA−A’線断面図である。
示す平面図、図2は、図1のA−A’線断面図である。
【0019】図において、本発明の保護ダイオードは、
通常のNPNトランジスタの形成工程と全く同一工程を
経て形成されるものであり、P型基板1上に、N型不純
物例えばアンチモンを拡散して層抵抗20〜40Ω/□
程度の埋込みN+層2を選択的に拡散して形成する。
通常のNPNトランジスタの形成工程と全く同一工程を
経て形成されるものであり、P型基板1上に、N型不純
物例えばアンチモンを拡散して層抵抗20〜40Ω/□
程度の埋込みN+層2を選択的に拡散して形成する。
【0020】しかる後、使用目的に応じた適当な比抵抗
(0.5〜6Ω・cm程度)を有するN型エピタキシャ
ル層3を成長させ、その上面よりP型不純物例えばボロ
ンをP型基板に達するよう不覚拡散させ、P型絶縁領域
17を設ける。
(0.5〜6Ω・cm程度)を有するN型エピタキシャ
ル層3を成長させ、その上面よりP型不純物例えばボロ
ンをP型基板に達するよう不覚拡散させ、P型絶縁領域
17を設ける。
【0021】次にNPNトランジスタのベースとなるP
型領域4を形成する。この際、P型領域4は、中央にく
びれ状の凹部を有するような形状で形成する。
型領域4を形成する。この際、P型領域4は、中央にく
びれ状の凹部を有するような形状で形成する。
【0022】しかる後、前記P型領域4の外部、すなわ
ち、N型エピタキシャル層3上およびP型領域4内に、
それぞれN型不純物例えばリンを拡散してそれぞれNP
Nトランシジスタのコレクタ,エミッタとなる高濃度N
型領域5,6を形成する。
ち、N型エピタキシャル層3上およびP型領域4内に、
それぞれN型不純物例えばリンを拡散してそれぞれNP
Nトランシジスタのコレクタ,エミッタとなる高濃度N
型領域5,6を形成する。
【0023】その後、各領域上面の酸化膜18に開孔部
19を設け、低抵抗配線11により、コレクタ,ベー
ス,エミッタの各電極20,21,22を形成する。ま
た同時に、ベース電極21とエミッタ電極22を接続す
る。
19を設け、低抵抗配線11により、コレクタ,ベー
ス,エミッタの各電極20,21,22を形成する。ま
た同時に、ベース電極21とエミッタ電極22を接続す
る。
【0024】なお、コレクタとなる高濃度N型領域5
と、エミッタとなる高濃度N型領域6との間に、ベース
電極21が存在するようにしなければならない。
と、エミッタとなる高濃度N型領域6との間に、ベース
電極21が存在するようにしなければならない。
【0025】このような構造とすることにより、通常の
NPNトランジスタの形状を有しながら、ベース部分に
は、明らかに抵抗素子23を接続した状態となってお
り、従来の静電保護ダイオードと同様の等価回路を有す
ることになる。すなわち、コレクタ電極側を正、ベース
及びエミッタ電極側を負とする高電圧パルスが印加され
ると、このトランジスタのベース・エミッタ間に抵抗が
接続した状態でのコレクタ・エミッタ間ブレークダウン
電圧BVCER以上の電圧に達した時点で、このダイオー
ドは導電状態となり、印加電圧がクランプされる。
NPNトランジスタの形状を有しながら、ベース部分に
は、明らかに抵抗素子23を接続した状態となってお
り、従来の静電保護ダイオードと同様の等価回路を有す
ることになる。すなわち、コレクタ電極側を正、ベース
及びエミッタ電極側を負とする高電圧パルスが印加され
ると、このトランジスタのベース・エミッタ間に抵抗が
接続した状態でのコレクタ・エミッタ間ブレークダウン
電圧BVCER以上の電圧に達した時点で、このダイオー
ドは導電状態となり、印加電圧がクランプされる。
【0026】逆に、ベース・エミッタ電極側が正、コレ
クタ電極側が負とする高電圧パルスが印加されると、ベ
ース電極21直下のP型領域4とN型エピタキシャル層
3との間のPN接合が順方向で導電状態となり、印加電
圧がクランプされる。
クタ電極側が負とする高電圧パルスが印加されると、ベ
ース電極21直下のP型領域4とN型エピタキシャル層
3との間のPN接合が順方向で導電状態となり、印加電
圧がクランプされる。
【0027】(実施例2)図3は、本発明の実施例2を
示す平面図、図4は、図3のB−B’線断面図である。
示す平面図、図4は、図3のB−B’線断面図である。
【0028】本実施例は、実施例1と同様の工程にて素
子の形成を行うが、本実施例においては、NPNトラン
ジスタのコレクタ領域となる高濃度N型領域5の周囲を
取り巻くようにP型領域4およびベース電極21が形成
されている。
子の形成を行うが、本実施例においては、NPNトラン
ジスタのコレクタ領域となる高濃度N型領域5の周囲を
取り巻くようにP型領域4およびベース電極21が形成
されている。
【0029】このような構造とすることにより、ベース
電極21側を正、コレクタ電極20側を負とする高電圧
パルスが印加され、前記P型領域4とN型エピタキシャ
ル層3との間PN接合が順方向で導通状態となった際、
従来の構造あるいは本発明の実施例1の構造よりも、ベ
ース電極21の開孔部19へは均一に電流が流れるた
め、順方向の破壊強度は同一の面積の開孔部19であっ
ても向上することになる。
電極21側を正、コレクタ電極20側を負とする高電圧
パルスが印加され、前記P型領域4とN型エピタキシャ
ル層3との間PN接合が順方向で導通状態となった際、
従来の構造あるいは本発明の実施例1の構造よりも、ベ
ース電極21の開孔部19へは均一に電流が流れるた
め、順方向の破壊強度は同一の面積の開孔部19であっ
ても向上することになる。
【0030】
【発明の効果】以上説明したように本発明は、NPNト
ランジスタのベース自身に抵抗素子を含むような構造と
したことにより、ベース電極の面積を削減することが可
能となり、従来よりも少ない面積により、静電保護ダイ
オードを実現し、高集積度の集積回路が得られるという
効果を有する。
ランジスタのベース自身に抵抗素子を含むような構造と
したことにより、ベース電極の面積を削減することが可
能となり、従来よりも少ない面積により、静電保護ダイ
オードを実現し、高集積度の集積回路が得られるという
効果を有する。
【図1】本発明の実施例1を示す平面図である。
【図2】図1のA−A’線断面図である。
【図3】本発明の実施例2を示す平面図である。
【図4】図3のB−B’線断面図である。
【図5】従来の静電保護ダイオードを示す平面図であ
る。
る。
【図6】図5の等価回路図である。
1 P型基板 2 高濃度N型領域 3 N型エピタキシャル層 4 P型領域 5,6 高濃度N型領域 7 トランジスタ 8,21 ベース電極 9 拡散抵抗 10 抵抗端子 11 低抵抗配線 12,20 コレクタ電極 13 ダイオード 14 カソード 15,22 エミッタ電極 16 アノード 17 P型絶縁領域 18 酸化膜 19 開孔部
Claims (1)
- 【請求項1】 一導電型半導体基板上に形成された第1
の導電型を有するコレクタ領域と、該コレクタ領域内に
形成された第2の導電型を有するベース領域と、該ベー
ス領域内に形成された前記コレクタ領域と同一の導電型
を有する高濃度エミッタを含み、各領域の電極取り出し
部が全て半導体表面上に設けられてなるトランジスタを
有し、 該トランジスタのベース領域の電極取り出し部は、エミ
ッタ領域とコレクタ領域の電極取り出し部の中間に存在
し、前記ベース領域において、エミッタ領域を包含する
部分からベース電極取り出し部への中間領域が抵抗成分
を有するように他の部分より細長く形成されており、 前記ベース電極とエミッタ電極は、半導体表面上で低抵
抗配線で接続したことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04152774A JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04152774A JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05326823A true JPH05326823A (ja) | 1993-12-10 |
JP3128958B2 JP3128958B2 (ja) | 2001-01-29 |
Family
ID=15547858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04152774A Expired - Fee Related JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3128958B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174806B2 (en) | 2009-02-26 | 2012-05-08 | Samsung Electronics Co., Ltd. | Electrostatic discharge protection element and electrostatic discharge protection circuit including the same |
-
1992
- 1992-05-20 JP JP04152774A patent/JP3128958B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174806B2 (en) | 2009-02-26 | 2012-05-08 | Samsung Electronics Co., Ltd. | Electrostatic discharge protection element and electrostatic discharge protection circuit including the same |
Also Published As
Publication number | Publication date |
---|---|
JP3128958B2 (ja) | 2001-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0324791B2 (ja) | ||
KR20020052953A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPH02275674A (ja) | 集積可能なアクティブダイオード | |
US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
US3755722A (en) | Resistor isolation for double mesa transistors | |
JPH049378B2 (ja) | ||
US4969024A (en) | Metal-oxide-semiconductor device | |
JP3128958B2 (ja) | 半導体集積回路 | |
JP2949001B2 (ja) | ゲート絶縁型半導体装置及びその製造方法 | |
JPH0656890B2 (ja) | 伝導度変調型たて型mos―fet | |
JPH0888290A (ja) | 半導体装置およびその使用方法 | |
US3877059A (en) | Single diffused monolithic darlington circuit and method of manufacture thereof | |
JP4029549B2 (ja) | 半導体装置 | |
JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
JPS6327865B2 (ja) | ||
JPS6060753A (ja) | 半導体装置 | |
KR930005948B1 (ko) | 래터럴형 반도체장치 | |
JPS58186959A (ja) | 半導体装置 | |
JPH03154374A (ja) | 集積回路の入力端保護回路 | |
JPH06120412A (ja) | 半導体保護装置 | |
JPS6225264B2 (ja) | ||
JPH0567624A (ja) | 半導体装置 | |
JP2003115549A (ja) | 半導体集積回路装置 | |
JPH0523065B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |