JP4025434B2 - 電流源スイッチ回路 - Google Patents
電流源スイッチ回路 Download PDFInfo
- Publication number
- JP4025434B2 JP4025434B2 JP26776398A JP26776398A JP4025434B2 JP 4025434 B2 JP4025434 B2 JP 4025434B2 JP 26776398 A JP26776398 A JP 26776398A JP 26776398 A JP26776398 A JP 26776398A JP 4025434 B2 JP4025434 B2 JP 4025434B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- voltage
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は大規模集積回路（ＬＳＩ）に係り、更に詳しくは例えばＣＭＯＳ ＬＳＩの電流源から負荷に供給する電流をオン，オフさせる電流源スイッチ回路に関する。
【０００２】
【従来の技術】
ＬＳＩの電流源を制御する回路として、ボルテージコントロールドオシレータ（ＶＣＯ）や、フェーズロックドループ（ＰＬＬ）に使用されるループフィルタ、ＲＣの時定数を使用したタイマなど、様々な回路がある。
【０００３】
電流源から負荷に流れる電流をオン，オフする電流源スイッチ回路の従来例を図９、図１０に示す。図９では、例えばグランド側に接続され、電流源を構成するＭＯＳ ＦＥＴ５０、電流源５０による電流をオン，オフするためのスイッチとしてのＦＥＴ５１、および例えば電源に接続された負荷５２が直列になっている。この回路は、負荷５２に電流を流す必要がなくなった場合には、ＦＥＴ５１のゲートへの制御信号によってＦＥＴ５１をオフとさせ、電流源５０と負荷５２とを切り離すものである。
【０００４】
図１０は高速のディジタル／アナログ変換器などによく使用される回路で、例えば電源と図９のノードＮ１、すなわち電流源５０とスイッチ５１との接続点との間にＦＥＴ５３が接続され、またそのゲートには図９でスイッチ５１のゲートに与えられる制御信号を反転してゲート電圧を供給するインバータ５４が接続されている。この回路では、負荷５２に電流を流す必要がなくなった時には、制御信号によってスイッチ５１がオフとされ、代わってスイッチ５３がオンとされることによって、電流源５０を流れる電流は電源側に戻される、すなわち捨てられることになる。
【０００５】
【発明が解決しようとする課題】
図９に示した従来例では、スイッチ５１がオフすることによって電流源５０自体もオフとなり、再び負荷５２に電流を流そうとしてスイッチ５１をオンとしても、ノードＮ１の電圧が電流源５０を動作させるために必要な値まで立ち上るのに時間がかかり、またＦＥＴのジャンクション容量へのスイッチのオン／オフ時における電荷の移動量も大きく、高速のスイッチングが困難であるという問題点があった。
【０００６】
図１０の従来例では、この問題点を解決するために常に電流源５０をオフさせることなく、ジャンクション容量への電荷の移動を最小限にして、高速なスイッチングを可能なようにしている。しかしながら負荷５２に電流を流す必要がない時にも電流源５０を動作させる必要があり、消費電力を増加させてしまうという問題点があった。
【０００７】
本発明は、消費電力を増加させることなく、高速のスイッチングを可能とする電流源スイッチ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
図１は本発明の原理構成ブロック図である。同図は、電流源を構成するトランジスタ１とスイッチ２とを有する電流源スイッチ回路における、本発明の原理構成を示すブロック図である。
【０００９】
図１において、負荷３への電流が必要でなくなる期間中に、電流源を構成するトランジスタ１の電流源としての動作状態における電圧の値をトランジスタ１に対して印加する電圧印加手段４が備えられる。
【００１０】
本発明の１つの実施形態においては、トランジスタ１によって構成される電流源がカレントミラー回路におけるミラー側、すなわち電流が移される側の電流源となり、電圧印加手段４はそのカレントミラー回路内でダイオードに模擬されるトランジスタとカレントミラー回路の原電流源との接続点の電圧をトランジスタ１に印加することになる。
【００１１】
また本発明の異なる実施形態においては、電圧印加手段４は負荷３への電流が必要でなくなる期間において、負荷３に次に電流を流す時点で負荷３に与えるべき端子電圧に依存する電圧、例えば時間的に変化する電圧に同期した電圧を印加する。
【００１２】
本発明においては、図１において電流源を構成するトランジスタ１とスイッチ２との接続点に、負荷３への電流が必要なくなった時点においても、トランジスタ１が飽和領域で動作するように電圧印加手段４によって電圧が印加される。トランジスタのジャンクション容量は、例えばドレインとゲート間の電圧に大きく左右されるが、飽和領域ではあまりその値に変化がなく、そのためスイッチ２をオン，オフしてもジャンクション容量の充放電は少なくなり、従ってスイッチングを高速化することができ、安定な電流を得ることができる。
【００１３】
【発明の実施の形態】
図２は本発明の実施形態の原理説明図である。同図において、例えばグランド側に接続され、電流源を接続するトランジスタ１１、スイッチ▲１▼１２、および例えば電源に接続された負荷１３が直列に接続され、またトランジスタ１１とスイッチ▲１▼１２との接続点としてのノードＮ３に対して、電源１４とスイッチ▲２▼１５とが直列に接続されている。そして負荷１３への電流が必要なくなった時点でスイッチ▲１▼１２がオフとされる。その代わりにスイッチ▲２▼１５がオンとされることによって、電源１４の電圧がノードＮ３に印加される。この電圧の値を、電流源を構成するトランジスタ１１が電流源として動作するような値、すなわち飽和領域で動作する値に設定することによって、高速のスイッチングが可能となり、安定な電流を得ることができる。
【００１４】
図３、図４は図１０で説明した従来例の問題点、すなわち負荷に電流を流さない場合に電源側に電流を戻すことによる、消費電力増加という問題点の本発明による解決の説明図である。図３は従来例、すなわち図１０における電流の説明図である。同図においては、図１０の電流源を構成するトランジスタ５０を流れる電流をカレントミラー回路によって供給するために、トランジスタ１６を使用するものとする。そしてトランジスタ１６と５０とのエミッタ面積の比をｍ：ｎとすると、負荷５２への電流が必要なくなった場合にトランジスタ５１をオフさせても、インバータ１７によってトランジスタ１８をオンとさせることによって、回路全体に流れる電流は次式によって与えられる。
【００１５】
【数１】
【００１６】
図４は本発明を使用した場合の電流の説明図である。図４において、電流源を構成するトランジスタ１１への電流は、負荷１３に電流が流れている場合にはカレントミラー回路によって供給される。そして負荷１３に電流を流す必要がなくなった時にはトランジスタ１９はオフ、２０はオンとされる。これによってトランジスタ１１と１６とは並列に接続されることになり、この回路全体に流れる電流はカレントミラー回路の原電流源の電流値、すなわちＩに固定されているために流れる電流はＩとなり、負荷に電流を流さない時に全体として回路に流れる電流は図３の場合より少なくなる。
【００１７】
図５は本発明の第１の実施形態の説明図である。同図において、電流源を構成するトランジスタ１１への電流はカレントミラー回路によって供給される。その原電流源２１の電流はＩである。カレントミラー回路でダイオードに模擬されるトランジスタ２２のベースと例えばドレインとはスイッチ▲２▼１５の片側に接続され、スイッチ▲２▼１５の反対側は電流源を構成するトランジスタ１１とスイッチ▲１▼１２との接続点、すなわちノードＮ３に接続される。
【００１８】
図５においてスイッチ▲１▼１２と▲２▼１５との動作の位相は反転しており、一方がオンすれば他方はオフとなる。従って負荷１３に電流を流さない場合には、ノードＮ３の電圧はダイオードに模擬されるトランジスタ２２のドレイン−ソース間電圧と等しくなり、従って電流源を構成するトランジスタ１１はカットオフすることはなくなり、負荷１３に再び電流を流すためにスイッチ▲１▼１２がオフからオンとなる場合にも、負荷１３への電流を高速、かつ安定に供給することができる。また図４で説明したように、負荷１３に電流を流さない場合にも従来例に比較して電源に電流を捨てることはなくなり、消費電力は削減される。
【００１９】
図６は本発明の電流源スイッチ回路を利用した三角波発生回路であり、これを本発明の第２の実施形態として説明する。図６において図５の負荷１３は静電容量２５に相当する。
【００２０】
２つのカレントミラー回路の電流源のうち、電流源２１の電流はＩ、電流源３０の電流はＩ′であるとする。これらの値は必ずしも異なる値である必要はなく、三角波発生のためにはむしろ同じ値としてもよい。
【００２１】
図６においてスイッチ▲１▼１２と▲４▼２９は同時にオンとされ、これらの２つのスイッチがオンである間は、スイッチ▲２▼１５と▲３▼２８はオフとされる。これらのスイッチのオン／オフは制御信号作成部２６の作成する制御信号によって制御されるが、スイッチ▲２▼１５、▲３▼２８に対しては制御信号がインバータ３２を介して反転されて与えられることにより、スイッチ▲１▼１２，▲４▼２９と、▲２▼１５，▲３▼２８との動作位相は互いに逆位相の関係にある。
【００２２】
図６の三角波発生回路の動作を図７を用いて説明する。図７は図６におけるノードＮ４、すなわち静電容量２５の端子電圧の変化の説明図である。図６において先ずスイッチ▲１▼１２，▲４▼２９がオフ、▲２▼１５，▲３▼２８がオンの状態を考える。この場合、例えば電源側で、図５のトランジスタ１１に相当するトランジスタ２７が電流源として動作し、スイッチ▲３▼２８を介して静電容量２５は充電され、その端子電圧は直線的に上昇する。例えばあらかじめ設定された最大値に達すると、制御信号作成部２６によってスイッチ▲２▼１５，▲３▼２８をオフ、スイッチ▲１▼１２，スイッチ▲４▼２９をオンとさせる制御信号が作成され、スイッチの切り替えが行われる。その結果、負荷を構成する静電容量２５に対する電流源としてはトランジスタ１１が有効となり、トランジスタ１１がノードＮ４から例えばグランド側に電流を流すことにより、静電容量２５の放電が行われ、その端子電圧は直線的に減少する。
【００２３】
静電容量２５の端子電圧があらかじめ定められた最小値に達すると、制御信号作成部２６によってスイッチ▲１▼１２，▲４▼２９をオフ、▲２▼１５，▲３▼２８をオンとする制御信号が作成され、再びトランジスタ２７によるスイッチ▲３▼２８を介する静電容量２５の充電が開始される。これを繰り返すことにより三角波発生が行われる。
【００２４】
図６において、スイッチ▲１▼１２がオフとされる期間においてはスイッチ▲２▼１５がオンとされ、また例えば電源側でも同様にスイッチ▲３▼２８がオフとされる期間においてはスイッチ▲４▼２９がオンとされる。これによって静電容量２５の充放電に使用される電流源としてのトランジスタ１１と２７はともにカットオフされることなく、負荷に電流を流さない期間においても飽和領域で動作を続けることになる。
【００２５】
図７の破線は、図９の従来例を使用した場合の発生波形の例である。この例ではスイッチ▲１▼１２がオフからオン、▲３▼２８がオンからオフになる瞬間、すなわち静電容量２５の端子電圧が最大値に達した瞬間に電圧が跳ね上るように描かれているが、これは一例であり、スイッチの切り替えの瞬間に電圧が跳ね上るとは限らない。この変化は、例えばスイッチ▲１▼１２と▲３▼２８とのオン／オフ動作の微妙な時間ずれなどによって決定される。例えばスイッチ▲３▼２８がオフとなった後にスイッチ▲１▼１２がオンとなっても、トランジスタ１１は従来例ではカットオフしており、ノードＮ５は電源電圧になっているため、ノードＮ４の電圧は一度電源側に引っ張られることになり、電圧が跳ね上ることになる。
【００２６】
この原因は更に詳しくは、トランジスタのドレインとゲートの間の寄生容量の充放電に起因するが、ここではその詳細な説明は省略する。いずれにせよ静電容量２５の端子電圧はこの跳ね上った電圧から減少することになるため、その電圧変化は実線に示した本発明の場合に比較して遅れ、等価的には三角波の周期が長くなってしまうことになる。
【００２７】
これに比べて本発明の電流源スイッチ回路を利用する場合には、電流源を構成するトランジスタが負荷に電流を流さない場合にも飽和領域で動作しているため、ジャンクション容量への充放電も少なく、高速で安定なスイッチングが可能となる。そして破線で示したように三角波の周期が長くなることもないため、その周期を決める電流源の電流の値や静電容量の値を小さく設定することができ、ＬＳＩにおけるレイアウト面積を小さくすることが可能になり、更に消費電力も削減できることになる。
【００２８】
図８は本発明の第３の実施形態としての三角波発生回路（その２）の説明図である。同図は、図２において負荷に電流を流さない場合にノードＮ３に与える電圧の値を、負荷１３に電流が流れていた場合のノードＮ４の電圧に依存した電圧にホールドされるように設定する実施例である。図８において図６と直接に対応するトランジスタ１１，２７、静電容量２５、スイッチ１２，２８には同じ符号を付してある。
【００２９】
図８においてスイッチ１２，３７，４１は同時にオンとされ、これらのスイッチがオンとされている期間においてはスイッチ２８，３８，４２は同時にオフとされている。静電容量３６は静電容量２５とほぼ同じ電圧を得るためのものである。このためトランジスタ４０は２７と同じものを、３９は１１と同じものを使用するものとし、２つの静電容量３６，２５の値は同じであるとする。
【００３０】
スイッチ２８，３８および４２がオンとなる期間においては、図６におけると同様に２つの静電容量２５、３６は充電され、その端子電圧は直線的に上昇する。これら３つのスイッチがオフとさ、スイッチ１２，３７，４１がオンとされると２つの静電容量２５，３６の放電が行われ、それらの端子電圧は直線的に減少する。これらの動作は図６におけるとほぼ同様である。
【００３１】
図６の第２の実施形態においては、スイッチ▲１▼１２がオフとなっている期間においてノードＮ３に印加される電圧は、カレントミラー回路においてダイオードに模擬されるトランジスタ２２の両端の電圧に相当し、実際にはスイッチ▲１▼１２を構成するトランジスタのドレイン−ソース間電圧の変化（寄生容量への充放電を含む）を考慮すれば、負荷１３（静電容量２５）の端子電圧、すなわちノードＮ４の電圧とは等しくない。これに対して図８の第３の実施形態では、トランジスタ１１の例えばドレイン電圧を、スイッチ３８をオンさせることによって静電容量３６の端子電圧と同じに保つこと、すなわち負荷としての静電容量２５の端子電圧と同じに保つことが可能となり、次にスイッチ１２をオンとする瞬間にもドレイン電圧の不連続を避けることが可能となる。
【００３２】
以上の説明においては、ＦＥＴトランジスタとして主としてＣＭＯＳ ＦＥＴを対象として発明の実施形態を説明したが、本発明の電流源スイッチ回路はＣＭＯＳに限らず、ＮＭＯＳ，ＰＭＯＳのＦＥＴを用いて実現することも当然可能である。また例えば電流源だけをバイポーラトランジスタによって構成することも当然可能である。
【００３３】
【発明の効果】
以上詳細に説明したように、本発明によれば負荷に電流を流す必要がなくなった時にも電流源を構成するトランジスタを飽和領域で動作させ続けることが可能となり、再び負荷に電流を流す時のスイッチングを高速に行うことができ、電流を安定化させることが可能となる。また例えばトランジスタのドレインに印加する電圧を、再び負荷に電流を流す瞬間の負荷の端子電圧とほぼ等しくさせることにより、更に安定で高速なスイッチングが可能となる。更に本発明の電流源スイッチ回路を各種の回路に応用することによって、ＬＳＩのレイアウト面積を小さくし、また消費電力を削減することが可能となり、ＬＳＩの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理構成ブロック図である。
【図２】本発明の実施形態としての電流源スイッチ回路の基本構成を説明する図である。
【図３】従来例において回路全体に流れる電流を説明する図である。
【図４】本発明の電流源スイッチ回路において流れる電流を説明する図である。
【図５】本発明の第１の実施形態としての電流源スイッチ回路の構成を示す図である。
【図６】本発明の第２の実施形態としての電流源スイッチ回路を利用した三角波発生回路（その１）の構成を示す図である。
【図７】図６における静電容量の端子電圧の変化を説明する図である。
【図８】本発明の第３の実施形態としての三角波発生回路（その２）の構成を示す図である。
【図９】電流源スイッチ回路の従来例（その１）を示す図である。
【図１０】電流源スイッチ回路の従来例（その２）を示す図である。
【符号の説明】
１ 電流源を構成するトランジスタ
２ スイッチ
３ 負荷
４ 電圧印加手段
１１，２７ （電流源を構成する）トランジスタ
１２，２９ スイッチ（同時にオン）
１５，２８ スイッチ（同時にオフ）
２２，３１ （ダイオードに模擬される）トランジスタ
２１，３０ 電流源
１４ 定電圧源
【発明の属する技術分野】
本発明は大規模集積回路（ＬＳＩ）に係り、更に詳しくは例えばＣＭＯＳ ＬＳＩの電流源から負荷に供給する電流をオン，オフさせる電流源スイッチ回路に関する。
【０００２】
【従来の技術】
ＬＳＩの電流源を制御する回路として、ボルテージコントロールドオシレータ（ＶＣＯ）や、フェーズロックドループ（ＰＬＬ）に使用されるループフィルタ、ＲＣの時定数を使用したタイマなど、様々な回路がある。
【０００３】
電流源から負荷に流れる電流をオン，オフする電流源スイッチ回路の従来例を図９、図１０に示す。図９では、例えばグランド側に接続され、電流源を構成するＭＯＳ ＦＥＴ５０、電流源５０による電流をオン，オフするためのスイッチとしてのＦＥＴ５１、および例えば電源に接続された負荷５２が直列になっている。この回路は、負荷５２に電流を流す必要がなくなった場合には、ＦＥＴ５１のゲートへの制御信号によってＦＥＴ５１をオフとさせ、電流源５０と負荷５２とを切り離すものである。
【０００４】
図１０は高速のディジタル／アナログ変換器などによく使用される回路で、例えば電源と図９のノードＮ１、すなわち電流源５０とスイッチ５１との接続点との間にＦＥＴ５３が接続され、またそのゲートには図９でスイッチ５１のゲートに与えられる制御信号を反転してゲート電圧を供給するインバータ５４が接続されている。この回路では、負荷５２に電流を流す必要がなくなった時には、制御信号によってスイッチ５１がオフとされ、代わってスイッチ５３がオンとされることによって、電流源５０を流れる電流は電源側に戻される、すなわち捨てられることになる。
【０００５】
【発明が解決しようとする課題】
図９に示した従来例では、スイッチ５１がオフすることによって電流源５０自体もオフとなり、再び負荷５２に電流を流そうとしてスイッチ５１をオンとしても、ノードＮ１の電圧が電流源５０を動作させるために必要な値まで立ち上るのに時間がかかり、またＦＥＴのジャンクション容量へのスイッチのオン／オフ時における電荷の移動量も大きく、高速のスイッチングが困難であるという問題点があった。
【０００６】
図１０の従来例では、この問題点を解決するために常に電流源５０をオフさせることなく、ジャンクション容量への電荷の移動を最小限にして、高速なスイッチングを可能なようにしている。しかしながら負荷５２に電流を流す必要がない時にも電流源５０を動作させる必要があり、消費電力を増加させてしまうという問題点があった。
【０００７】
本発明は、消費電力を増加させることなく、高速のスイッチングを可能とする電流源スイッチ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
図１は本発明の原理構成ブロック図である。同図は、電流源を構成するトランジスタ１とスイッチ２とを有する電流源スイッチ回路における、本発明の原理構成を示すブロック図である。
【０００９】
図１において、負荷３への電流が必要でなくなる期間中に、電流源を構成するトランジスタ１の電流源としての動作状態における電圧の値をトランジスタ１に対して印加する電圧印加手段４が備えられる。
【００１０】
本発明の１つの実施形態においては、トランジスタ１によって構成される電流源がカレントミラー回路におけるミラー側、すなわち電流が移される側の電流源となり、電圧印加手段４はそのカレントミラー回路内でダイオードに模擬されるトランジスタとカレントミラー回路の原電流源との接続点の電圧をトランジスタ１に印加することになる。
【００１１】
また本発明の異なる実施形態においては、電圧印加手段４は負荷３への電流が必要でなくなる期間において、負荷３に次に電流を流す時点で負荷３に与えるべき端子電圧に依存する電圧、例えば時間的に変化する電圧に同期した電圧を印加する。
【００１２】
本発明においては、図１において電流源を構成するトランジスタ１とスイッチ２との接続点に、負荷３への電流が必要なくなった時点においても、トランジスタ１が飽和領域で動作するように電圧印加手段４によって電圧が印加される。トランジスタのジャンクション容量は、例えばドレインとゲート間の電圧に大きく左右されるが、飽和領域ではあまりその値に変化がなく、そのためスイッチ２をオン，オフしてもジャンクション容量の充放電は少なくなり、従ってスイッチングを高速化することができ、安定な電流を得ることができる。
【００１３】
【発明の実施の形態】
図２は本発明の実施形態の原理説明図である。同図において、例えばグランド側に接続され、電流源を接続するトランジスタ１１、スイッチ▲１▼１２、および例えば電源に接続された負荷１３が直列に接続され、またトランジスタ１１とスイッチ▲１▼１２との接続点としてのノードＮ３に対して、電源１４とスイッチ▲２▼１５とが直列に接続されている。そして負荷１３への電流が必要なくなった時点でスイッチ▲１▼１２がオフとされる。その代わりにスイッチ▲２▼１５がオンとされることによって、電源１４の電圧がノードＮ３に印加される。この電圧の値を、電流源を構成するトランジスタ１１が電流源として動作するような値、すなわち飽和領域で動作する値に設定することによって、高速のスイッチングが可能となり、安定な電流を得ることができる。
【００１４】
図３、図４は図１０で説明した従来例の問題点、すなわち負荷に電流を流さない場合に電源側に電流を戻すことによる、消費電力増加という問題点の本発明による解決の説明図である。図３は従来例、すなわち図１０における電流の説明図である。同図においては、図１０の電流源を構成するトランジスタ５０を流れる電流をカレントミラー回路によって供給するために、トランジスタ１６を使用するものとする。そしてトランジスタ１６と５０とのエミッタ面積の比をｍ：ｎとすると、負荷５２への電流が必要なくなった場合にトランジスタ５１をオフさせても、インバータ１７によってトランジスタ１８をオンとさせることによって、回路全体に流れる電流は次式によって与えられる。
【００１５】
【数１】
図４は本発明を使用した場合の電流の説明図である。図４において、電流源を構成するトランジスタ１１への電流は、負荷１３に電流が流れている場合にはカレントミラー回路によって供給される。そして負荷１３に電流を流す必要がなくなった時にはトランジスタ１９はオフ、２０はオンとされる。これによってトランジスタ１１と１６とは並列に接続されることになり、この回路全体に流れる電流はカレントミラー回路の原電流源の電流値、すなわちＩに固定されているために流れる電流はＩとなり、負荷に電流を流さない時に全体として回路に流れる電流は図３の場合より少なくなる。
【００１７】
図５は本発明の第１の実施形態の説明図である。同図において、電流源を構成するトランジスタ１１への電流はカレントミラー回路によって供給される。その原電流源２１の電流はＩである。カレントミラー回路でダイオードに模擬されるトランジスタ２２のベースと例えばドレインとはスイッチ▲２▼１５の片側に接続され、スイッチ▲２▼１５の反対側は電流源を構成するトランジスタ１１とスイッチ▲１▼１２との接続点、すなわちノードＮ３に接続される。
【００１８】
図５においてスイッチ▲１▼１２と▲２▼１５との動作の位相は反転しており、一方がオンすれば他方はオフとなる。従って負荷１３に電流を流さない場合には、ノードＮ３の電圧はダイオードに模擬されるトランジスタ２２のドレイン−ソース間電圧と等しくなり、従って電流源を構成するトランジスタ１１はカットオフすることはなくなり、負荷１３に再び電流を流すためにスイッチ▲１▼１２がオフからオンとなる場合にも、負荷１３への電流を高速、かつ安定に供給することができる。また図４で説明したように、負荷１３に電流を流さない場合にも従来例に比較して電源に電流を捨てることはなくなり、消費電力は削減される。
【００１９】
図６は本発明の電流源スイッチ回路を利用した三角波発生回路であり、これを本発明の第２の実施形態として説明する。図６において図５の負荷１３は静電容量２５に相当する。
【００２０】
２つのカレントミラー回路の電流源のうち、電流源２１の電流はＩ、電流源３０の電流はＩ′であるとする。これらの値は必ずしも異なる値である必要はなく、三角波発生のためにはむしろ同じ値としてもよい。
【００２１】
図６においてスイッチ▲１▼１２と▲４▼２９は同時にオンとされ、これらの２つのスイッチがオンである間は、スイッチ▲２▼１５と▲３▼２８はオフとされる。これらのスイッチのオン／オフは制御信号作成部２６の作成する制御信号によって制御されるが、スイッチ▲２▼１５、▲３▼２８に対しては制御信号がインバータ３２を介して反転されて与えられることにより、スイッチ▲１▼１２，▲４▼２９と、▲２▼１５，▲３▼２８との動作位相は互いに逆位相の関係にある。
【００２２】
図６の三角波発生回路の動作を図７を用いて説明する。図７は図６におけるノードＮ４、すなわち静電容量２５の端子電圧の変化の説明図である。図６において先ずスイッチ▲１▼１２，▲４▼２９がオフ、▲２▼１５，▲３▼２８がオンの状態を考える。この場合、例えば電源側で、図５のトランジスタ１１に相当するトランジスタ２７が電流源として動作し、スイッチ▲３▼２８を介して静電容量２５は充電され、その端子電圧は直線的に上昇する。例えばあらかじめ設定された最大値に達すると、制御信号作成部２６によってスイッチ▲２▼１５，▲３▼２８をオフ、スイッチ▲１▼１２，スイッチ▲４▼２９をオンとさせる制御信号が作成され、スイッチの切り替えが行われる。その結果、負荷を構成する静電容量２５に対する電流源としてはトランジスタ１１が有効となり、トランジスタ１１がノードＮ４から例えばグランド側に電流を流すことにより、静電容量２５の放電が行われ、その端子電圧は直線的に減少する。
【００２３】
静電容量２５の端子電圧があらかじめ定められた最小値に達すると、制御信号作成部２６によってスイッチ▲１▼１２，▲４▼２９をオフ、▲２▼１５，▲３▼２８をオンとする制御信号が作成され、再びトランジスタ２７によるスイッチ▲３▼２８を介する静電容量２５の充電が開始される。これを繰り返すことにより三角波発生が行われる。
【００２４】
図６において、スイッチ▲１▼１２がオフとされる期間においてはスイッチ▲２▼１５がオンとされ、また例えば電源側でも同様にスイッチ▲３▼２８がオフとされる期間においてはスイッチ▲４▼２９がオンとされる。これによって静電容量２５の充放電に使用される電流源としてのトランジスタ１１と２７はともにカットオフされることなく、負荷に電流を流さない期間においても飽和領域で動作を続けることになる。
【００２５】
図７の破線は、図９の従来例を使用した場合の発生波形の例である。この例ではスイッチ▲１▼１２がオフからオン、▲３▼２８がオンからオフになる瞬間、すなわち静電容量２５の端子電圧が最大値に達した瞬間に電圧が跳ね上るように描かれているが、これは一例であり、スイッチの切り替えの瞬間に電圧が跳ね上るとは限らない。この変化は、例えばスイッチ▲１▼１２と▲３▼２８とのオン／オフ動作の微妙な時間ずれなどによって決定される。例えばスイッチ▲３▼２８がオフとなった後にスイッチ▲１▼１２がオンとなっても、トランジスタ１１は従来例ではカットオフしており、ノードＮ５は電源電圧になっているため、ノードＮ４の電圧は一度電源側に引っ張られることになり、電圧が跳ね上ることになる。
【００２６】
この原因は更に詳しくは、トランジスタのドレインとゲートの間の寄生容量の充放電に起因するが、ここではその詳細な説明は省略する。いずれにせよ静電容量２５の端子電圧はこの跳ね上った電圧から減少することになるため、その電圧変化は実線に示した本発明の場合に比較して遅れ、等価的には三角波の周期が長くなってしまうことになる。
【００２７】
これに比べて本発明の電流源スイッチ回路を利用する場合には、電流源を構成するトランジスタが負荷に電流を流さない場合にも飽和領域で動作しているため、ジャンクション容量への充放電も少なく、高速で安定なスイッチングが可能となる。そして破線で示したように三角波の周期が長くなることもないため、その周期を決める電流源の電流の値や静電容量の値を小さく設定することができ、ＬＳＩにおけるレイアウト面積を小さくすることが可能になり、更に消費電力も削減できることになる。
【００２８】
図８は本発明の第３の実施形態としての三角波発生回路（その２）の説明図である。同図は、図２において負荷に電流を流さない場合にノードＮ３に与える電圧の値を、負荷１３に電流が流れていた場合のノードＮ４の電圧に依存した電圧にホールドされるように設定する実施例である。図８において図６と直接に対応するトランジスタ１１，２７、静電容量２５、スイッチ１２，２８には同じ符号を付してある。
【００２９】
図８においてスイッチ１２，３７，４１は同時にオンとされ、これらのスイッチがオンとされている期間においてはスイッチ２８，３８，４２は同時にオフとされている。静電容量３６は静電容量２５とほぼ同じ電圧を得るためのものである。このためトランジスタ４０は２７と同じものを、３９は１１と同じものを使用するものとし、２つの静電容量３６，２５の値は同じであるとする。
【００３０】
スイッチ２８，３８および４２がオンとなる期間においては、図６におけると同様に２つの静電容量２５、３６は充電され、その端子電圧は直線的に上昇する。これら３つのスイッチがオフとさ、スイッチ１２，３７，４１がオンとされると２つの静電容量２５，３６の放電が行われ、それらの端子電圧は直線的に減少する。これらの動作は図６におけるとほぼ同様である。
【００３１】
図６の第２の実施形態においては、スイッチ▲１▼１２がオフとなっている期間においてノードＮ３に印加される電圧は、カレントミラー回路においてダイオードに模擬されるトランジスタ２２の両端の電圧に相当し、実際にはスイッチ▲１▼１２を構成するトランジスタのドレイン−ソース間電圧の変化（寄生容量への充放電を含む）を考慮すれば、負荷１３（静電容量２５）の端子電圧、すなわちノードＮ４の電圧とは等しくない。これに対して図８の第３の実施形態では、トランジスタ１１の例えばドレイン電圧を、スイッチ３８をオンさせることによって静電容量３６の端子電圧と同じに保つこと、すなわち負荷としての静電容量２５の端子電圧と同じに保つことが可能となり、次にスイッチ１２をオンとする瞬間にもドレイン電圧の不連続を避けることが可能となる。
【００３２】
以上の説明においては、ＦＥＴトランジスタとして主としてＣＭＯＳ ＦＥＴを対象として発明の実施形態を説明したが、本発明の電流源スイッチ回路はＣＭＯＳに限らず、ＮＭＯＳ，ＰＭＯＳのＦＥＴを用いて実現することも当然可能である。また例えば電流源だけをバイポーラトランジスタによって構成することも当然可能である。
【００３３】
【発明の効果】
以上詳細に説明したように、本発明によれば負荷に電流を流す必要がなくなった時にも電流源を構成するトランジスタを飽和領域で動作させ続けることが可能となり、再び負荷に電流を流す時のスイッチングを高速に行うことができ、電流を安定化させることが可能となる。また例えばトランジスタのドレインに印加する電圧を、再び負荷に電流を流す瞬間の負荷の端子電圧とほぼ等しくさせることにより、更に安定で高速なスイッチングが可能となる。更に本発明の電流源スイッチ回路を各種の回路に応用することによって、ＬＳＩのレイアウト面積を小さくし、また消費電力を削減することが可能となり、ＬＳＩの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理構成ブロック図である。
【図２】本発明の実施形態としての電流源スイッチ回路の基本構成を説明する図である。
【図３】従来例において回路全体に流れる電流を説明する図である。
【図４】本発明の電流源スイッチ回路において流れる電流を説明する図である。
【図５】本発明の第１の実施形態としての電流源スイッチ回路の構成を示す図である。
【図６】本発明の第２の実施形態としての電流源スイッチ回路を利用した三角波発生回路（その１）の構成を示す図である。
【図７】図６における静電容量の端子電圧の変化を説明する図である。
【図８】本発明の第３の実施形態としての三角波発生回路（その２）の構成を示す図である。
【図９】電流源スイッチ回路の従来例（その１）を示す図である。
【図１０】電流源スイッチ回路の従来例（その２）を示す図である。
【符号の説明】
１ 電流源を構成するトランジスタ
２ スイッチ
３ 負荷
４ 電圧印加手段
１１，２７ （電流源を構成する）トランジスタ
１２，２９ スイッチ（同時にオン）
１５，２８ スイッチ（同時にオフ）
２２，３１ （ダイオードに模擬される）トランジスタ
２１，３０ 電流源
１４ 定電圧源
Claims (3)
- 電流源を構成するトランジスタとスイッチとを有する電流源スイッチ回路において、
前記電流源はカレントミラー回路におけるミラー側の電流源であり、
負荷への電流が不要となる期間において、前記カレントミラー回路内でダイオードに模擬されるトランジスタと該ダイオードに模擬されるトランジスタに電流を供給する原電流源との接続点の電圧を、前記電流源を構成するトランジスタの前記スイッチと接続される側の端子に印加する電圧印加手段を備えることを特徴とする電流源スイッチ回路。 - 前記負荷の端子電圧を別に保持させる電圧保持手段、を更に備え、
前記電圧印加手段は、前記負荷への電流が不要となる期間において、前記接続点の電圧の代わりに、前記電圧保持手段が保持する端子電圧を印加することを特徴とする請求項１記載の電流源スイッチ回路。 - 前記負荷の端子電圧は、時間的に変化する電圧であることを特徴とする請求項２記載の電流源スイッチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26776398A JP4025434B2 (ja) | 1998-09-22 | 1998-09-22 | 電流源スイッチ回路 |
| US09/283,298 US6194955B1 (en) | 1998-09-22 | 1999-04-01 | Current source switch circuit |
| FR9904810A FR2783650B1 (fr) | 1998-09-22 | 1999-04-16 | Circuit de commutation de source de courant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26776398A JP4025434B2 (ja) | 1998-09-22 | 1998-09-22 | 電流源スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101412A JP2000101412A (ja) | 2000-04-07 |
| JP4025434B2 true JP4025434B2 (ja) | 2007-12-19 |
Family
ID=17449257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26776398A Expired - Fee Related JP4025434B2 (ja) | 1998-09-22 | 1998-09-22 | 電流源スイッチ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6194955B1 (ja) |
| JP (1) | JP4025434B2 (ja) |
| FR (1) | FR2783650B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344810B1 (ko) * | 2000-07-26 | 2002-07-20 | 엘지전자주식회사 | 고전압소자를 이용한 전류구동회로 |
| JP2002118451A (ja) * | 2000-10-10 | 2002-04-19 | Fujitsu Ltd | 定電流ドライバ回路 |
| CN1754316B (zh) * | 2003-02-28 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置及其驱动方法 |
| JP2005173952A (ja) * | 2003-12-11 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 電流源、発光素子駆動回路およびデジタルアナログ変換器 |
| US7551021B2 (en) * | 2005-06-22 | 2009-06-23 | Qualcomm Incorporated | Low-leakage current sources and active circuits |
| SG135975A1 (en) * | 2006-03-07 | 2007-10-29 | St Microelectronics Asia | Circuit and method for fast switching of a current mirror with large mosfet size |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| US7446568B2 (en) * | 2006-05-29 | 2008-11-04 | Himax Technologies Limited | Receiver start-up compensation circuit |
| US7671667B2 (en) * | 2007-04-20 | 2010-03-02 | Texas Instruments Incorporated | Rapidly activated current mirror system |
| JP5695392B2 (ja) * | 2010-03-23 | 2015-04-01 | セイコーインスツル株式会社 | 基準電圧回路 |
| US9948239B2 (en) | 2016-09-21 | 2018-04-17 | Qualcomm Incorporated | Configurable mixer |
| CN116961653A (zh) * | 2023-07-27 | 2023-10-27 | 深圳飞渡微电子有限公司 | 一种动态电流舵dac及其控制方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2830786C3 (de) * | 1978-07-13 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Erzeugung einer von einer Wechselspannung abhängigen Steuergleichspannung |
| US4598217A (en) * | 1984-03-19 | 1986-07-01 | Itt Corporation | High speed phase/frequency detector |
| JPH0548424A (ja) | 1991-08-19 | 1993-02-26 | Nippon Telegr & Teleph Corp <Ntt> | 待機時電力削減型論理回路 |
| JP2812162B2 (ja) | 1993-11-11 | 1998-10-22 | 日本電気株式会社 | 電流比較器 |
| FR2754959B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Comparateur de phase a tres faible offset |
| US5825218A (en) * | 1996-10-24 | 1998-10-20 | Stmicroelectronics, Inc. | Driver circuit including slew rate control system with improved voltage ramp generator |
| US5734279A (en) * | 1996-11-07 | 1998-03-31 | Northern Telecom Limited | Charge Pump Circuit |
-
1998
- 1998-09-22 JP JP26776398A patent/JP4025434B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-01 US US09/283,298 patent/US6194955B1/en not_active Expired - Lifetime
- 1999-04-16 FR FR9904810A patent/FR2783650B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2783650A1 (fr) | 2000-03-24 |
| FR2783650B1 (fr) | 2005-02-25 |
| US6194955B1 (en) | 2001-02-27 |
| JP2000101412A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4025434B2 (ja) | 電流源スイッチ回路 | |
| CN101931383B (zh) | 灵活的低电流多相振荡器 | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| JPH09214338A (ja) | Ｐｌｌ周波数シンセサイザ | |
| TW201136165A (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| JPH0969760A (ja) | 発振電気信号を生成する方法、発振回路、および集積回路 | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| JP6793129B2 (ja) | 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法 | |
| JPS591065B2 (ja) | クロツク制御形直流電圧変換器 | |
| JPH0856139A (ja) | クロック生成装置 | |
| KR940010512A (ko) | 모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법 | |
| KR20010109143A (ko) | 용량성 부하의 구동 회로 및 용량성 부하의 구동용 집적회로 | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| KR100293769B1 (ko) | 전하 펌핑 회로 및 pll 주파수 합성기 | |
| JP4540247B2 (ja) | Ｐｌｌ回路 | |
| JP3902769B2 (ja) | 降圧電圧出力回路 | |
| KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
| JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
| KR930008320B1 (ko) | 핫 전자 효과를 방지하기 위해 비포화 풀-업 트랜지스터를 갖는 다중 위상 클럭 버퍼 모듈 | |
| JP4075164B2 (ja) | チャージポンプ | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| US20010000214A1 (en) | Oscillator which consumes less power and becomes stabile in short time | |
| JP3562189B2 (ja) | チャージポンプ回路 | |
| JP2004129198A (ja) | ジッター発生回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |