JP4024625B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4024625B2
JP4024625B2 JP2002247061A JP2002247061A JP4024625B2 JP 4024625 B2 JP4024625 B2 JP 4024625B2 JP 2002247061 A JP2002247061 A JP 2002247061A JP 2002247061 A JP2002247061 A JP 2002247061A JP 4024625 B2 JP4024625 B2 JP 4024625B2
Authority
JP
Japan
Prior art keywords
state
signal
power supply
control
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002247061A
Other languages
Japanese (ja)
Other versions
JP2004081557A (en
Inventor
巨樹 高津
鋭一 成松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newgin Co Ltd
Original Assignee
Newgin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Newgin Co Ltd filed Critical Newgin Co Ltd
Priority to JP2002247061A priority Critical patent/JP4024625B2/en
Publication of JP2004081557A publication Critical patent/JP2004081557A/en
Application granted granted Critical
Publication of JP4024625B2 publication Critical patent/JP4024625B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技を制御する制御手段と、前記制御手段に対して前記遊技に関する各種制御情報を記憶手段に記憶保持させるためのバックアップ処理及び前記制御手段に対して起動処理の実行を指示する指示手段とを備えた遊技機に関するものである。
【０００２】
【従来の技術】
従来、遊技機の一種であるパチンコ機では、遊技領域に発射された遊技球が所定の入賞口（始動入賞口など）に入賞すると、複数列（例えば、３列）の図柄による図柄組み合わせゲームが行われるようになっている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。このとき、複数列の図柄が同一種類の図柄からなる組み合わせで表示された場合には、大当り状態が形成され、多数の遊技球を獲得できるチャンスが付与されるようになっている。
【０００３】
そして、この図柄組み合わせゲームは、遊技者の遊技に対する興趣を高めるために図柄の組み合わせを表示する演出であり、遊技者に対して大当り状態を付与するか否かはパチンコ機の内部処理において判定されている。具体的に言えば、パチンコ機では、大当り判定用乱数（以下、「大当り乱数」という。）の値に基づき、大当りか否かを判定（大当り判定）している。この大当り乱数は、予め定めた数値範囲内（例えば、「０」〜「６３０」までの全６３１通りの整数）の数値を主制御基板のメインＣＰＵが所定時間（例えば、２ｍｓ）毎に＋１ずつ更新するようになっている。また、大当り乱数には、大当り状態と判定するための大当り値（例えば、「７」と「５１１」）が予め定められている。そして、メインＣＰＵは、遊技球が始動入賞口に入賞したタイミングで大当り乱数の値を読み出し、読み出した値が大当り値と一致する場合、図柄組み合わせゲームにおいて大当り状態を形成する図柄の組み合わせ（例えば、「７，７，７」）を図柄表示装置に表示させ、遊技者に大当り状態を付与するようになっている。
【０００４】
また、近時のパチンコ機の中には、遊技中の各種制御情報を記憶手段（ＲＡＭ）に記憶させるバックアップ機能を搭載したものがある。このバックアップ機能は、パチンコ機に供給される電源電圧（例えば、ＡＣ２４Ｖ）が営業時間中の停電などの理由により遮断されると、その遮断時点における各種制御情報を記憶保持させる機能となっている。前記パチンコ機は、前記電源電圧値が予め定められた所定の電圧値に降下したか否かを監視する電源監視回路を備えている。前記電源監視回路は、監視の結果を電源状態信号（ハイレベル状態とローレベル状態を示す２値信号）としてメインＣＰＵに出力している。そして、メインＣＰＵは、前記電源状態信号の入力状態が、ハイレベル状態からローレベル状態に遷移すると（電源監視回路において、電源電圧値が降下したと判別されると）、バックアップ処理を実行し、大当り乱数の値などの各種制御情報をＲＡＭに記憶させるようになっている。このバックアップ機能を搭載すれば、電源電圧が遮断されても電源復旧時には、ＲＡＭに記憶保持された制御情報に基づき遊技を再開させることができるようになっている。
【０００５】
【発明が解決しようとする課題】
ところで、メインＣＰＵは、パチンコ機の電源投入時、リセット信号（ハイレベル状態とローレベル状態を示す２値信号）の入力状態に基づき遊技の制御を開始するようになっている。また、パチンコ機には、メインＣＰＵに対してリセット信号を出力するリセット信号回路が備えられている。
【０００６】
以下、図６に基づきメインＣＰＵが遊技の制御を開始する態様を説明する。
パチンコ機の電源が投入されると、メインＣＰＵにおけるリセット信号の入力状態は、一定時間（図示する時間Ｔ１）、ローレベル状態となるので、メインＣＰＵは、制御を開始する前の状態（制御を停止した状態）である規制状態となっている。そして、メインＣＰＵは、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、制御を開始するようになっている。
【０００７】
そして、制御を開始したメインＣＰＵは、最初に初期設定（初期コマンドの設定など）を実行し（一定時間Ｔ２）、その後、各種制御コマンドの演算処理などを行う通常処理に移行するようになっている。また、メインＣＰＵは、通常処理に移行したタイミングで大当り乱数の値を「０」から更新を開始するようになっている。このとき、メインＣＰＵが大当り乱数の更新を開始し、該大当り乱数の値が大当り値である「７」に更新されるまでの時間は、図６に示す時間Ｔ３＝２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、図６に示す時間Ｔ４＝２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。そのため、図６に示すように、電源投入後、メインＣＰＵにおいて、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移してから大当り値である「７」又は「５１１」に更新するまでの時間（Ｔ２＋Ｔ３又はＴ２＋Ｔ４）は常に一定となっている。
【０００８】
従って、遊技者の中には、このようなメインＣＰＵの特性を利用して、意図的に大当りを狙う不正行為を行う者がいる。この不正行為は、例えば、パチンコ機の機裏側に、メインＣＰＵに対して前記リセット信号と同様の機能（役割）を果たす類似リセット信号（以下、「不正リセット信号」）を強制的に入力することによって制御の開始を指示する不正基板（ぶら下げ基板とも言われる。）を取り付けることにより行われている。そして、メインＣＰＵに対する不正リセット信号の入力状態が、所定時間、ローレベル状態となり、制御を開始する前の状態（制御を停止した状態）である規制状態となる。そして、メインＣＰＵは、所定時間経過後、不正リセット信号の入力状態がローレベル状態からハイレベル状態に遷移したことを契機として制御を開始することになる。即ち、この状態において、メインＣＰＵは、前述した初期設定によってＲＡＭがクリアされ、その状態で制御を開始することになる。
【０００９】
従って、遊技者は、メインＣＰＵに対する不正リセット信号の入力状態をローレベル状態からハイレベル状態とした時点からメインＣＰＵが大当り乱数の値を大当り値に更新するまでの時間を計時し、そのタイミングで不正な器具により大当り値を読み出させることが可能となる。その結果、不正行為を行った遊技者に対して大当り状態を付与することになり、遊技店側は不利益を得る虞があった。
【００１０】
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる遊技機を提供することにある。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、遊技者に大当り状態を付与するか否かを決定するための大当り乱数の値を予め定めた一定の周期毎に更新する乱数更新処理を含む各種処理を実行する制御手段、及び前記乱数更新処理により前記制御手段が更新した更新後の前記大当り乱数の値を含み、遊技機の動作中に適宜書き換えられる各種制御情報を記憶する記憶手段を有する制御基板と、機本体に供給される電源電圧値が予め定めた所定の電圧値に降下したか否かを示す電源状態信号を出力する電源監視回路と、機本体に供給される電源電圧の遮断後も前記記憶手段の記憶内容を保持するための電源電圧を前記記憶手段に供給するバックアップ用電源と、前記制御手段の動作を停止させるリセット信号を出力するリセット信号回路と、を備え、前記電源監視回路は、前記電源電圧値が予め定めた所定の電圧値を維持している場合には前記電源状態信号の出力状態を第１状態とし、前記電源電圧値が予め定めた所定の電圧値に降下した場合には前記電源状態信号の出力状態を前記第１状態から第２状態へ遷移させ、前記制御手段は、前記電源状態信号の出力状態が前記第１状態から前記第２状態へ遷移した場合には前記記憶手段の記憶内容を電源遮断後も記憶保持させるためのバックアップ処理を実行し、前記バックアップ処理に係る処理時間の経過後に前記リセット信号の出力状態が動作の停止を示す第１状態になることによって動作を停止し、前記電源状態信号の出力状態が前記第１状態であって、前記リセット信号の出力状態が前記第１状態から動作の開始を示す第２状態へ遷移した場合には制御を開始し、当該制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させる遊技機において、前記制御手段には該制御手段に対して指示信号を出力する指示手段が接続されているとともに、前記電源監視回路及び前記リセット信号回路は前記指示手段に接続され、前記電源状態信号及び前記リセット信号を前記指示手段に対して出力し、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力し、前記バックアップ処理の指示後に前記リセット信号の入力状態が前記第１状態へ遷移した場合には前記制御手段に対して前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力する一方で、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力した後に、前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力することを要旨とする。
【００１２】
請求項２に記載の発明は、請求項１に記載の遊技機において、前記指示手段は、前記制御基板に設けられていることを要旨とする。
【００１３】
請求項３に記載の発明は、請求項１又は請求項２に記載の遊技機において、前記記憶手段の記憶内容の初期化を指示する初期化手段を備え、前記制御手段は、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されているとき、及び前記バックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されておらず、かつ前記バックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させることを要旨とする。
【００１４】
請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の遊技機において、前記電源監視回路及び前記リセット信号回路は、遊技場の電源が供給されるとともにその電源を遊技機への供給電圧に変換処理し、変換後の電源電圧を前記制御基板に供給する電源基板に設けられていることを要旨とする。
【００１５】
請求項５に記載の発明は、請求項１〜請求項４のうちいずれか一項に記載の遊技機において、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、報知開始信号を報知手段に出力し、前記報知手段に不正行為が行われたことを報知させることを要旨とする。
【００１６】
【発明の実施の形態】
以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」という。）に具体化した一実施形態を図１〜図６に基づき説明する。
【００１７】
図１にはパチンコ機１０の機表側が略示されており、パチンコ機１０において機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。また、中枠１２の前面側には、機内部の遊技盤１３を透視保護するためのガラス枠を有した前枠１４と上球皿１５が共に横開き状態で開閉可能に組付け整合されている。そして、前枠１４の周囲前面側及び遊技盤１３の遊技領域の両側方には、パチンコ機１０の各種遊技状態（図柄変動、大当り状態、リーチ状態など）に応じて点灯（点滅）・消灯などの発光装飾を行う各種ランプ１６が設けられている。さらに、上球皿１５の両側方には、前記遊技状態に応じて各種音声（効果音など）を出力するスピーカ１７が設けられている。そして、中枠１２の下部には下球皿１８、打球発射装置１９などが装着されている。また、遊技盤１３の遊技領域１３ａの略中央には、複数列（例えば、３列）の図柄による図柄組み合わせゲームを行う図柄表示装置２０が配設されている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。
【００１８】
また、図柄表示装置２０の下方には、始動入賞口２１が配設されており、該始動入賞口２１の奥方には始動入賞口２１に入賞した遊技球を検知するための入賞検知センサＳＳ（図２に示す。）が配設されている。また、始動入賞口２１の下方には、図示しないソレノイドにより開閉動作を行う大入賞口２２が配設されている。そして、打球発射装置１９の操作により遊技盤１３の遊技領域１３ａに発射された遊技球が始動入賞口２１へ入賞すると、図柄表示装置２０では図柄組み合わせゲームが行われるようになっている。この図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせとして形成された場合、大入賞口２２の開閉により、多数の遊技球（賞球）を獲得できるチャンス（大当り）が遊技者に付与されるようになっている。
【００１９】
一方、パチンコ機１０の機裏側には、該パチンコ機１０の主電源となる遊技場の電源ＡＣ（例えば、２４Ｖ）が供給される電源基板２３（図２に示す。）が装着されている。また、電源基板２３には、パチンコ機１０の遊技全体を制御するために各種制御信号を出力する主制御基板（以下、「主基板」という。）２４（図２に示す。）が接続されている。この主基板２４は、例えば、該主基板２４を保護する保護ケースなどに収容され、外部からの主基板２４に対する直接的な不正行為（例えば、ＲＯＭの交換）を抑制することができるようになっている。また、電源基板２３には、主基板２４とも接続され、該主基板２４が出力した前記各種制御信号を入力し、該制御信号に基づき所定の制御を実行するサブ制御基板（以下、「サブ基板」という。）２５（図２に示す。）が接続されている。このサブ基板２５は、図柄表示装置２０に対して図柄制御を実行する図柄制御基板、各種ランプ１６（図１に示す。）に対してランプ制御を実行するランプ制御基板及びスピーカ１７（図１に示す。）に対して音声制御を実行する音声制御基板などから構成されている。
【００２０】
以下、電源基板２３、主基板２４及びサブ基板２５の具体的な構成及び接続態様を図２に基づき説明する。
前記電源基板２３は、遊技場の電源ＡＣをパチンコ機１０への供給電圧として電源電圧Ｖ１（例えば、ＤＣ３０Ｖ）に変換処理する電源回路２６を備えている。また、電源回路２６には、主基板２４及びサブ基板２５が接続されている。そして、電源回路２６は、変換処理された後の電源電圧Ｖ１を前記各基板２４，２５に各別に対応する供給すべき所定の電源電圧Ｖ２，Ｖ３にさらに変換処理し、その変換後の電源電圧Ｖ２，Ｖ３を前記各基板２４，２５に供給するようになっている。
【００２１】
また、電源回路２６には電源監視手段としての電源監視回路２７が接続されており、該電源監視回路２７は、機本体に供給される電源電圧値を監視するようになっている。即ち、電源監視回路２７は、機本体に供給される電源電圧値が予め定められた所定の電圧値に降下したか否かを判別するようになっている。具体的には、前記電源監視回路２７は、電源回路２６から供給された電源電圧Ｖ１の電圧値Ｖ１ａを監視し、該電圧値Ｖ１ａが予め定められた電圧値Ｖ（例えば、ＤＣ２０Ｖ）に降下したか否かを判別している。なお、この電圧値Ｖは、遊技に支障をきたすことなくパチンコ機１０を動作させるために最低限必要な電圧とされている。
【００２２】
また、電源監視回路２７には、後述するリセット信号回路２８が接続されている。前記電源監視回路２７は、機本体に供給される電源電圧値（電源電圧Ｖ１の電圧値Ｖ１ａ）が予め定められた電圧値Ｖに降下したか否かを示す電源状態信号Ｓを出力するようになっている。この電源状態信号Ｓは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。前記電源監視回路２７は、その判別結果が否定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態とするようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないことを示すようになっている。
【００２３】
一方、電源監視回路２７は、その判別結果が肯定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下したことを示すようになっている。そして、電源監視回路２７は、電源状態信号Ｓのローレベル状態を所定時間（図５に示す時間Ｔ５）の間継続した後、電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるようになっている。
【００２４】
また、リセット信号回路２８は、主基板２４及びサブ基板２５に対してリセット信号Ｒｅを出力するようになっている。このリセット信号Ｒｅは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、リセット信号回路２８は、電源供給の開始時（初期電源投入時）に、主基板２４及びサブ基板２５に対するリセット信号Ｒｅの出力状態をローレベル状態とするようになっており、所定時間（図５に示す時間Ｔ１）の経過後に、ローレベル状態からハイレベル状態に遷移させるようになっている。一方、リセット信号回路２８は、電源状態信号Ｓの入力状態がローレベル状態となってから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。換言すると、リセット信号回路２８は、電源監視回路２７において、電源電圧Ｖ１の電圧値Ｖ１ａが、予め定められた電圧値Ｖに降下したと判別されてから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。
【００２５】
また、電源基板２３は、主基板２４（ＲＡＭ２４ｃ）に記憶保持され、パチンコ機１０の動作中に適宜書き換えられる各種制御情報の消去（クリア）を指示するＲＡＭクリアスイッチ２９を備えている。このＲＡＭクリアスイッチ２９は、遊技店の店員のみの操作が許容されるように機裏側に設けられている。そして、ＲＡＭクリアスイッチ２９には、該ＲＡＭクリアスイッチ２９からの消去指示を受けて、主基板２４（ＲＡＭ２４ｃ）に記憶保持された記憶内容（各種制御情報）の初期化を実行するＲＡＭクリアスイッチ回路３０が接続されている。
【００２６】
前記主基板２４は、パチンコ機１０全体を制御する制御手段としてのメインＣＰＵ２４ａを備えている。また、メインＣＰＵ２４ａにはＲＯＭ２４ｂ及び記憶手段としてのＲＡＭ２４ｃが接続されている。また、メインＣＰＵ２４ａは、大当り判定用乱数（以下、「大当り乱数」という。）などの各種乱数の値を所定時間毎（例えば２ｍｓ毎）に更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数に基づき遊技者に大当り状態を付与するか否かを判別（決定）している。また、ＲＯＭ２４ｂには、パチンコ機１０を制御するための各種制御プログラム（メイン処理プログラム、割込み処理プログラム、電源断処理プログラムなど）が記憶保持されている。また、ＲＡＭ２４ｃには、パチンコ機１０の動作中に適宜書き換えられる各種制御情報（大当り乱数の値など）が記憶保持されるようになっている。そして、ＲＡＭ２４ｃには、図示しないバックアップ用電源が接続されており、電源電圧Ｖ１（電源ＡＣ）の遮断時（電圧値Ｖへの降下時）においてバックアップ用電源から供給された電源電圧に基づき遊技に関する各種制御情報を記憶保持するようになっている。
【００２７】
ここで、前記大当り乱数について説明する。
前記大当り乱数は、予め定められた数値範囲内（例えば、「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが割込み処理プログラムを実行する毎（２ｍｓ毎）に数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、更新後の値を大当り乱数の値としてＲＡＭ２４ｃに記憶し、既に記憶されている大当り乱数の値を書き換えることで大当り乱数の値を順次更新するようになっている。
【００２８】
より詳しく言えば、メインＣＰＵ２４ａは、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→・・・→「６２９」→「６３０」というように数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数の値として更新された数値が最後に更新される数値（終期値）である「６３０（最大値）」に達すると、再び「０」〜「６３０」までの数値を＋１ずつ更新するようになっている。即ち、本実施形態のパチンコ機１０では、大当り乱数の値を「０」〜「６３０」に更新するまでを大当り乱数の１周期として大当り乱数の値を順次更新し、この１周期の更新処理をパチンコ機１０の動作中、繰り返し実行するようになっている。
【００２９】
また、メインＣＰＵ２４ａには、入賞検知センサＳＳが接続されている。そして、メインＣＰＵ２４ａは、入賞検知センサＳＳからの入賞検知信号を入力すると、そのタイミングでＲＡＭ２４ｃに記憶されている大当り乱数の値を読み出すようになっている。また、メインＣＰＵ２４ａは、読み出した大当り乱数の値がＲＯＭ２４ｂに記憶されている所定の大当り値（例えば、「７」と「５１１」）と一致するか否かを判別するようになっている。そして、メインＣＰＵ２４ａは、該判別結果が肯定（一致）の場合に大当り状態を付与するようになっている。なお、大当り乱数の数値が「０」〜「６３０」（全６３１通り）であって、前記大当り値を「７」と「５１１」に定めた場合、パチンコ機１０の大当り確率は、３１５．５分の１（＝６３１分の２）となる。
【００３０】
また、前記サブ基板２５は、パチンコ機１０の各種構成部材（図柄表示装置２０、各種ランプ１６、スピーカ１７）に対して所定の制御（図柄制御、ランプ制御、音声制御）を実行するＣＰＵ２５ａを備えており、該ＣＰＵ２５ａにはＲＯＭ２５ｂ及びＲＡＭ２５ｃが接続されている。そして、ＲＯＭ２５ｂには前述した所定の制御を実行するための制御プログラムなどが記憶保持されていると共に、ＲＡＭ２５ｃにはパチンコ機１０の動作中に適宜書き換えられる各種制御情報が記憶保持されるようになっている。
【００３１】
また、ＣＰＵ２５ａには、電源基板２３のリセット信号回路２８が接続されている。そして、ＣＰＵ２５ａは、電源投入時において、電源基板２３のリセット信号回路２８からのリセット信号Ｒｅの入力状態が、所定時間（図５に示す時間Ｔ１）、ローレベル状態となるので、制御を停止した状態である規制状態となる。また、ＣＰＵ２５ａは、所定時間（図５に示す時間Ｔ１）の経過後、リセット信号回路２８からのリセット信号Ｒｅの入力状態が、ローレベル状態からハイレベル状態になったことを契機に起動を開始し、所定の初期設定後、メインＣＰＵ２４ａからの制御信号を入力する迄の間、待機するようになっている。
【００３２】
そして、本実施形態のパチンコ機１０は、主基板２４のメインＣＰＵ２４ａに対して、遊技に関する各種制御情報をＲＡＭ２４ｃに記憶させるためのバックアップ処理、及び規制状態とさせてから制御を開始させるための起動処理の実行を指示する指示手段としての指示部Ｉを備えている。この指示部Ｉは、主基板２４に設けられており、メインＣＰＵ２４ａに対して所定の信号（開始信号Ｓｔ、バックアップ信号Ｂａ）を出力可能な状態でメインＣＰＵ２４ａに接続されている。また、指示部Ｉは、前記電源基板２３の電源監視回路２７とリセット信号回路２８に接続されており、電源監視回路２７から電源状態信号Ｓを、リセット信号回路２８からリセット信号Ｒｅの入力が可能となっている。
【００３３】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａに対しバックアップ信号Ｂａを用いてバックアップ処理の実行を指示するようになっている。このバックアップ信号Ｂａは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、指示部Ｉは、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移すると、バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示するようになっている。
【００３４】
そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移したことを契機に、ＲＯＭ２４ｂに記憶保持された電源断処理プログラムに基づいてバックアップ処理を実行するようになっている。即ち、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持されている制御情報（例えば、大当り乱数の値）に加えて、新たにレジスタ及びスタックポインタなどの制御情報をＲＡＭ２４ｃに記憶保持する。また、メインＣＰＵ２４ａは、パチンコ機１０を構成する各種構成部材の処理を停止、例えば、始動入賞口２１や大入賞口２２などを開閉させるための各種ソレノイドの作動処理を停止する。また、メインＣＰＵ２４ａは、サブ基板２５（ランプ制御基板）に対して各種ランプ１６（図１参照）の消灯を指示する制御コマンドからなる制御信号を出力する。また、メインＣＰＵ２４ａは、サブ基板２５（音声制御基板）に対してスピーカ１７（図１参照）の音声出力の停止を指示する制御コマンドからなる制御信号を出力する。
【００３５】
また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃにバックアップフラグ（メインＣＰＵ２４ａの後述する制御開始時に、ＲＡＭ２４ｃに記憶保持されている制御情報が正しいか否かを判別するためのフラグ）を設定した後、該ＲＡＭ２４ｃへのアクセスを禁止する。なお、メインＣＰＵ２４ａは、後述の初期設定時、ＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、ＲＡＭ２４ｃにバックアップフラグが設定されているか否かを確認するようになっている。そして、バックアップフラグが設定されている場合には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて各種設定を行う。一方で、バックアップフラグが設定されていない場合には、初期設定を行う。即ち、ＲＡＭ２４ｃの記憶内容は初期化され、初期値が設定されるようになっている。また、ＲＡＭクリアスイッチ２９がＯＮ状態である場合は、同様に初期設定を行う。そして、バックアップフラグは、前述のように、バックアップ処理が行われた場合のみにＲＡＭ２４ｃに設定されるようになっている。
【００３６】
このバックアップ処理によって、ＲＡＭ２４ｃには、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した時（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）の各種制御情報が記憶保持されるようになっている。そのため、営業時間中の停電などの理由により、電源ＡＣが遮断（電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下）した場合でも、電源復旧後、ＲＡＭクリアスイッチ２９がＯＦＦ状態でメインＣＰＵ２４ａが後述する起動処理を実行すると、遊技者は、電源遮断時の状態から遊技を再開することが可能となる。
【００３７】
前記指示部Ｉは、前記リセット信号回路２８からのリセット信号Ｒｅの入力状態に基づき、メインＣＰＵ２４ａに対し開始信号Ｓｔを用いて起動処理の実行を指示するようになっている。この開始信号Ｓｔは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。また、指示部Ｉは、起動処理の実行を指示する際、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したとき、起動条件が満たされているか否かを判別するようになっている。この起動条件が満たされているとは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移している場合である。換言すれば、電源状態信号Ｓの入力状態が電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを示している場合である。さらに、指示部ＩがメインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示している場合であるとも言える。
【００３８】
そして、指示部Ｉは、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、起動条件が満たされているか否かを判別する。起動条件が満たされていると判別した場合、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。また、起動条件が満たされていないと判別した場合、指示部Ｉは、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。また、指示部Ｉは、所定時間経過後（バックアップ処理の実行終了後）、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。
【００３９】
そして、メインＣＰＵ２４ａは、指示部Ｉからの起動処理の実行指示により、開始信号Ｓｔの入力状態がハイレベル状態からローレベル状態に遷移すると、制御を停止した状態である規制状態となる。さらに、所定時間経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移すると、制御が開始される。このように、メインＣＰＵ２４ａは、起動処理の実行が指示されると、制御を停止した状態である規制状態を経て制御を開始する動作状態となる。なお、メインＣＰＵ２４ａは、初期電源投入時において、指示部Ｉからの開始信号Ｓｔの入力状態がローレベル状態となるので、制御を停止した状態である規制状態となっている。そして、電源を投入してから一定時間Ｔ１（図５参照）経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移するので、制御が開始される。
【００４０】
この制御の開始により、メインＣＰＵ２４ａは、ＲＯＭ２４ｂに記憶保持されたメイン処理プログラムに基づき、初期設定を実行するようになっている。この初期設定は、一定時間Ｔ２（図６参照）の間に行われる。まず、メインＣＰＵ２４ａは、遊技中、所定周期毎に実行される割込み処理プログラムの割込みを禁止に設定する。この割込み処理プログラムにより、メインＣＰＵ２４ａは、各種信号（入賞検知センサＳＳからの入賞検知信号など）の入力処理を実行する。また、メインＣＰＵ２４ａは、サブ基板２５のＣＰＵ２５ａに対して所定の制御を実行させるための制御コマンドを制御信号として出力する出力処理や、大入賞口２２などを開閉動作させるための設定を行う役物処理などを実行する。
【００４１】
そして、メインＣＰＵ２４ａは、メイン処理プログラムに基づき、遊技を開始するための各種設定を行う。この各種設定は、電源基板２３のＲＡＭクリアスイッチ２９の設定状態（ＯＮ状態／ＯＦＦ状態）に応じて、次のように行われる。制御の開始時に前記ＲＡＭクリアスイッチ２９がＯＮ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報を消去し、ＲＡＭ２４ｃの記憶内容を初期化（ＲＡＭ２４ｃの全作業領域をクリア）する。この初期化により、ＲＡＭ２４ｃに記憶されている大当り乱数の値などは、「０」クリアされる。そして、メインＣＰＵ２４ａは、初期化されたＲＡＭ２４ｃに対して遊技を開始させるための初期値を設定する。この初期値の設定によって、メインＣＰＵ２４ａは、大当り乱数の値として「０」をＲＡＭ２４ｃに設定する。
【００４２】
このようにＲＡＭ２４ｃの記憶内容が初期化された場合、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに設定された初期値に基づいて、各種制御コマンドの演算処理などを行う通常処理を開始する（図６参照）。そのため、メインＣＰＵ２４ａは、通常処理に移行したタイミング（制御を開始してから一定時間Ｔ２の経過後）で、大当り乱数の値の更新を「０」から開始する。その結果、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当り値である「７」に更新されるまでの時間Ｔ３は、２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当たり値である「５１１」に更新されるまでの時間Ｔ４は、２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。従って、制御を開始してから大当り乱数の値が大当り値である「７」に更新されるまでの時間は、Ｔ２＋Ｔ３となり、この時間は常に一定となる。また、同様に、制御を開始してから大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、Ｔ２＋Ｔ４となり、この時間は一定となる。
【００４３】
一方、制御の開始時にＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持された各種制御情報に基づき、遊技を開始するための各種設定を行う。このように初期設定が行われた場合、メインＣＰＵ２４ａは、図６に示す通常処理に移行したタイミングで、初期設定時に設定された戻り番地から割込処理プログラムの実行を再開する。また、メインＣＰＵ２４ａは、サブ基板２５に対して、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて制御コマンドを制御信号として出力し、サブ基板２５では、該制御コマンドに基づき所定の制御を再開する。また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃの記憶内容が初期化されていないため、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持されている大当り乱数の値から開始する。
【００４４】
ところで、前記指示部Ｉは、前述のように、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、前記起動条件が満たされているか否かを判別するようになっている。従って、不正基板により、リセット信号Ｒｅと同様の機能（役割）を果たす信号（以下、この信号を「不正リセット信号ＲｅＸ」と示す）が強制的に入力され、不正リセット信号ＲｅＸの入力状態がハイレベル状態からローレベル状態に遷移しても、指示部Ｉは、同様に前記起動条件が満たされているか否かを判別する。この場合、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない。従って、指示部Ｉは、起動条件が満たされていないと判別し、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。
【００４５】
そして、メインＣＰＵ２４ａは、バックアップ処理を実行することにより、その時点（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）におけるＲＡＭ２４ｃに記憶されている各種制御情報を記憶保持させる。そして、所定時間経過後（バックアップ処理の実行終了後）、前記指示部Ｉは、メインＣＰＵ２４ａに対し前記開始信号Ｓｔを用いて起動処理の実行を指示する。従って、メインＣＰＵ２４ａは、バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報に基づき、制御を開始するようになっている。即ち、不正リセット信号ＲｅＸが入力されたとしても、ＲＡＭ２４ｃは初期化（記憶されている各種制御情報が消去）されることはない。
【００４６】
前記指示部Ｉは、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａとも接続され、サブ基板２５のＣＰＵ２５ａに対して所定の報知を行うための報知開始信号ＨＳを出力するようになっている。前記報知開始信号ＨＳは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号である。前記指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示する際に、起動条件が満たされていない場合（即ち、不正リセット信号ＲｅＸが入力された場合）は、報知開始信号ＨＳの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。そして、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（ランプ基板）は報知手段としての各種ランプ１６に対して、ランプ制御を実行する。また、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（音声基板）は報知手段としてのスピーカ１７に対して音声制御を実行する。このランプ制御及び音声制御により、各種ランプ１６及びスピーカ１７からは、不正行為に対する警告（所定パターンの発光、所定パターンの音）がなされるようになっている。
【００４７】
以下、パチンコ機１０の動作中における指示部ＩのメインＣＰＵ２４ａに対する制御態様を図３に示すフローチャート及び図５に示すタイムチャートに基づき説明する。なお、図３のフローチャートにおいて、「Ｈ」は、ハイレベル状態の信号レベルを示し、「Ｌ」は、ローレベル状態の信号レベルを示している。
【００４８】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１０）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない場合、指示部Ｉは、ステップＳ１２の処理に移行する。一方、前記ステップＳ１０の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１１）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００４９】
次に、指示部Ｉは、リセット信号回路２８からのリセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１２）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移していない場合、再び、前記ステップＳ１０の処理に移行する。
【００５０】
前記ステップＳ１２の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別する（ステップＳ１３）。この判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態になっている場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ１４）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。
【００５１】
次に、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１５）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１５の処理を実行する。そして、指示部Ｉは、ステップＳ１５の判別結果が肯定となるまで、該ステップＳ１５の処理を繰り返し実行する。前記ステップＳ１５の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ１６）。
【００５２】
次に、指示部Ｉは、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１７）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１７の処理を実行する。そして、指示部Ｉは、ステップＳ１７の判別結果が肯定となるまで、該ステップＳ１７の処理を繰り返し実行する。前記ステップＳ１７の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、開始信号Ｓｔの出力状態をハイレベル状態とする（ステップＳ１８）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移したことにより、前述したメイン処理プログラムに基づいて制御を開始する。前記ステップＳ１４及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。なお、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１８のように処理が行われた場合には、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに一瞬降下し、再び、電源電圧Ｖ１が復帰した場合の処理（瞬停時の処理（図５に示すＡ部分））となる。
【００５３】
一方で、ステップＳ１７の処理を繰り返し実行し、ステップＳ１８の処理に移行しなかった場合、即ち、ステップＳ１７の判別結果が否定となる場合（リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合）には、機本体に対する電源ＡＣの供給が完全に遮断されたことになる。この場合には、指示部Ｉ及びメインＣＰＵ２４ａを含むパチンコ機１０全体の処理が完全に停止する。即ち、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１６までの処理が行われ、ステップＳ１７でリセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合には、電源ＡＣの供給が遮断された場合の処理（図５に示すＣ部分）となる。
【００５４】
前記ステップＳ１０→ステップＳ１２→ステップＳ１３のように処理が行われた場合、即ち、電源状態信号Ｓの入力状態がハイレベル状態になっている場合、ステップＳ１３の判別結果が否定となり、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１９）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００５５】
そして、ステップＳ１９でバックアップ信号Ｂａの出力状態をローレベル状態にした指示部Ｉは、報知開始信号ＨＳの出力状態をローレベル状態とする（ステップＳ２０）。前記サブ基板２５（ランプ基板、音声基板）は、報知開始信号ＨＳの入力状態がローレベル状態になったことにより、所定の報知を行うための制御を実行する。そして、不正行為（不正基板による不正リセット信号ＲｅＸの出力）が行われたことを外部に報知する。
【００５６】
続いて、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態にしてから所定時間（図５に示す時間Ｔ８）が経過したか否かを判別する（ステップＳ２１）。この判別結果が否定、即ち、時間Ｔ８が経過していない場合、再び、前記ステップＳ２１の処理を実行する。そして、指示部Ｉは、ステップＳ２１の判別結果が肯定となるまで、該ステップＳ２１の処理を繰り返し実行する。なお、時間Ｔ８は、メインＣＰＵ２４ａが、バックアップ処理を実行し、該バックアップ処理を確実に終了させるまでに十分な時間であり、この時間Ｔ８は指示部Ｉに予め設定されている。
【００５７】
前記ステップＳ２１の判別結果が肯定、即ち、時間Ｔ８が経過した場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ２２）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。次に、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ２３）。そして、指示部Ｉは、前記ステップＳ１７の処理に移行し、前述同様に、ステップＳ１７及びステップＳ１８の処理を実行する。前記ステップＳ２２及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。このように、前記ステップＳ１０→ステップＳ１２→ステップＳ１３→ステップＳ１９〜Ｓ２３→ステップＳ１７→ステップＳ１８の処理が行われた場合、指示部Ｉは、不正行為に対する処理（図５に示すＢ部分）を行ったことになる。この一連の処理では、メインＣＰＵ２４ａに対して起動処理の実行を指示する前に、バックアップ処理の実行が指示されている。そして、指示部Ｉは、バックアップ処理の実行を指示し、時間Ｔ８の経過後に、メインＣＰＵ２４ａに対して起動処理の実行を指示している。
【００５８】
そのため、ＲＡＭ２４ｃには、バックアップ処理によりバックアップフラグが設定されるため、メイン処理プログラムに基づく初期設定時には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき各種設定が行われることになる。その結果、前述のように、不正行為が行われた場合でも、メインＣＰＵ２４ａは、初期設定後の通常処理に移行したタイミングで、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。そして、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているのかを知ることができなくなる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することが可能となる。
【００５９】
前記指示部Ｉは、パチンコ機１０の動作中、前記ステップＳ１０においてバックアップ処理の実行を指示するか否かの条件となる電源状態信号Ｓ（第１条件信号）の入力状態を判別している。また、指示部Ｉは、ステップＳ１２において起動処理の実行を指示するか否かの条件となるリセット信号Ｒｅ（所定の条件信号、第２条件信号）の入力状態を判別している。そして、指示部Ｉは、ステップＳ１４において、メインＣＰＵ２４ａに起動処理の実行を指示する際、ステップＳ１３において電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別することにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別している。即ち、指示部Ｉは、ステップＳ１３においてメインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別し、該判別結果に基づきメインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。
【００６０】
本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が肯定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となった後、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。なお、不正リセット信号ＲｅＸは、本実施形態において所定の条件信号、及び第２条件信号となる。また、「ＯＮ状態」とは、電源状態信号Ｓの入力状態、及びリセット信号Ｒｅの入力状態が、夫々の処理を指示するための条件を満たしている状態にあることを示している。また、本実施形態では、指示部Ｉにおける電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となる。また、本実施形態では、指示部Ｉにおけるリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態がハイレベル状態からローレベル状態に遷移したことが、起動処理の実行を指示する条件となる。従って、この判別結果が肯定となる場合は、ステップＳ１０の処理が肯定されて、ステップＳ１１でバックアップ処理の実行が指示された後、ステップＳ１２の処理が肯定されることになる。この一連の処理は、パチンコ機１０の動作中に、停電などの理由で電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した場合に行われる。
【００６１】
一方で、本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が否定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となることなく、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。従って、前述の起動処理の実行を指示する際の判別結果が否定となる場合は、ステップＳ１０の処理が否定されて、ステップＳ１２の処理が肯定されたときである。この場合、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないにも拘わらず、起動処理の実行を指示する条件が満たされた状態となるため、不正基板からは、ハイレベル状態からローレベル状態に遷移する不正リセット信号ＲｅＸが出力されていることになる。そのため、指示部Ｉは、このような不正行為を回避するために、前記ステップＳ１２の処理が肯定され、バックアップ処理の実行が指示されていない場合、ステップＳ１９においてバックアップ信号Ｂａの出力状態をローレベル状態とし、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示している。
【００６２】
以上説明した指示部Ｉは、例えば、図４に示す回路構成で実現することが可能である。以下、指示部Ｉの回路構成について、図４及び図５に基づき説明する。前記指示部Ｉは、ワンショットマルチバイブレータ（以下、「ワンショットマルチ」という。）Ｚを備えている。このワンショットマルチＺは、ＣＬＲ入力端子への信号の入力状態がハイレベル状態で、且つＡ入力端子への信号の入力状態がハイレベル状態からローレベル状態に遷移すると、予め設定された所定時間の間、／Ｑ出力端子（”／”は、バーを示す。）からの出力信号ＺＯＵＴの出力状態がローレベル状態となる。前記所定時間は、図５に示す時間Ｔ９であり、この時間Ｔ９は、バックアップ信号Ｂａの出力状態がローレベル状態となる時間Ｔ８と等しくなっている。
【００６３】
前記ワンショットマルチＺのＣＬＲ入力端子には、アンド回路３３を介して電源監視回路２７が接続されている。前記アンド回路３３には、電源監視回路２７からの電源状態信号Ｓが入力されるようになっている。また、アンド回路３３には、直列に接続されたインバータ回路３４，３５を介して積分回路３６（電源Ｖｃとグランドとの間に抵抗ＲとコンデンサＣを直列接続して構成される）が接続されている。前記抵抗Ｒにおけるグランド側の端子３７は、両インバータ回路３４，３５を介してアンド回路３３の他方の入力端子に接続されており、積分回路３６は、端子３７の電位からなる信号を出力する。そして、アンド回路３３には、前記電位からなる信号の信号レベルが反転された出力信号ＣＲ１が入力されるようになっている。前記アンド回路３３は、電源状態信号Ｓと出力信号ＣＲ１を論理積演算処理し、該演算結果を出力信号ＡＮ１としてワンショットマルチＺのＣＬＲ入力端子に出力するようになっている。
【００６４】
また、ワンショットマルチＺのＡ入力端子には、リセット信号回路２８が接続されている。前記ワンショットマルチＺには、リセット信号回路２８からのリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）が入力されるようになっている。そして、ワンショットマルチＺは、出力信号ＡＮ１とリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）に基づき、／Ｑ出力端子から出力信号ＺＯＵＴを出力するようになっている。
【００６５】
また、ワンショットマルチＺの／Ｑ出力端子には、アンド回路３９を介してメインＣＰＵ２４ａが接続されている。このアンド回路３９は、電源監視回路２７に接続されている。そして、アンド回路３９は、電源状態信号Ｓと出力信号ＺＯＵＴを論理積演算処理し、該演算処理結果をバックアップ信号ＢａとしてメインＣＰＵ２４ａに出力するようになっている。前記アンド回路３９の演算結果が、指示部Ｉから出力されるバックアップ信号Ｂａの信号レベルを示すことになる。
【００６６】
また、ワンショットマルチＺの／Ｑ出力端子には、ナンド回路４０を介してメインＣＰＵ２４ａが接続されている。このナンド回路４０は、インバータ回路４１を介してリセット信号回路２８に接続されている。そして、ナンド回路４０は、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）を反転した信号レベルを有する出力信号Ｒｅ１と出力信号ＺＯＵＴを否定論理積演算処理し、該演算処理結果を開始信号ＳｔとしてメインＣＰＵ２４ａに出力するようになっている。このナンド回路４０の演算結果が、指示部Ｉから出力される開始信号Ｓｔの信号レベルを示すことになる。
【００６７】
また、ワンショットマルチＺの／Ｑ出力端子には、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａが接続されている。そして、ワンショットマルチＺは、出力信号ＺＯＵＴを報知開始信号ＨＳとしてＣＰＵ２５ａに出力するようになっている。この出力信号ＺＯＵＴが、指示部Ｉから出力される報知開始信号ＨＳの信号レベルを示すことになる。
【００６８】
従って、本実施形態によれば、以下に示す効果を得ることができる。
（１） 指示部Ｉは、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する際、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別する。そして、該判別結果が否定の場合、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示し、所定時間の経過後、メインＣＰＵ２４ａに対して起動処理の実行を指示している。そのため、従来で述べた不正行為が行われた場合でも、起動処理が実行される前に、バックアップ処理が実行されることになる。その結果、メインＣＰＵ２４ａは、制御を開始すると、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始し、不正行為を行った遊技者は、何時、大当り乱数の値が大当り値と一致する値に更新されているか知ることが困難となる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００６９】
（２） また、指示部Ｉは、リセット信号Ｒｅの入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する前に、起動条件が満たされるようにバックアップ処理の実行を指示している。そのため、例えば、何らかの原因（ノイズなどの発生）により、指示部Ｉへのリセット信号Ｒｅの入力状態が変化し、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理の実行を指示する場合でも、該指示前にバックアップ処理の実行を指示することになる。従って、パチンコ機１０の遊技中に、メインＣＰＵ２４ａが、再び、制御を開始した場合でも、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき制御を開始することができる。
【００７０】
（３） 指示部Ｉは、電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。そのため、指示部Ｉは、リセット信号Ｒｅの入力状態が起動処理の実行を指示する条件を示した際に、電源ＡＣの遮断などのパチンコ機１０における正常な動作によるものか、又は不正行為によるものかを正確に判断することができる。従って、不正行為が行われている場合には、メインＣＰＵ２４ａに対して確実にバックアップ処理の実行を指示することができ、不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７１】
（４） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようにした。そのため、遊技店側（遊技店店員）は、各種ランプ１６及びスピーカ１７の報知動作から、メインＣＰＵ２４ａの起動条件が満たされていないことを把握することができる。換言すれば、遊技店側は、遊技者によって不正行為が行われたことを把握することができる。また、不正行為を行った遊技者が、再び、不正行為を行うことを抑制することができる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７２】
（５） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていない場合に、バックアップ処理の実行を指示した後、起動処理の実行を指示するようにした。そして、メインＣＰＵ２４ａは、遊技者の不正行為により不正基板から出力された不正リセット信号ＲｅＸに基づいて、起動処理が実行可能であり、制御を開始するようにした。そのため、遊技者側からは、従来と同様に、不正リセット信号ＲｅＸに基づいてパチンコ機１０が制御を開始したように見える。その一方で、メインＣＰＵ２４ａは、起動処理を実行する前に、バックアップ処理を実行しているため、ＲＡＭ２４ｃに記憶保持された制御情報に基づき制御を開始する。従って、不正行為によって遊技店側が不利益を得ることを抑制できると共に、どのような不正行為対策が施されているのかを悟られにくくすることができる。
【００７３】
（６） 指示部Ｉは、メインＣＰＵ２４ａが備えられた主基板２４に設けられている。主基板２４は、不正行為対策（主基板２４を保護する保護ケースなどに収容される。）が十分に施されているので、遊技者は、主基板２４に設けられた指示部ＩとメインＣＰＵ２４ａとの間に不正基板を取り付けることが困難となる。また、遊技者が、電源基板２３（リセット信号回路２８、電源監視回路２７）と主基板２４（メインＣＰＵ２４ａ）との接続部に不正基板を取り付けたとしても、該不正基板から出力される不正リセット信号ＲｅＸは確実に指示部Ｉに入力される。従って、指示部Ｉの機能を十分に発揮させることができる。
【００７４】
なお、上記実施形態は以下のように変更してもよい。
・ 前記実施形態において、指示部Ｉにおける電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となっていても良い。この場合、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを契機として、指示部Ｉに対する電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるように構成する。
【００７５】
・ 前記実施形態において、指示部Ｉにおけるリセット信号Ｒｅ（不正リセット信号ＲｅＸ）の入力状態がローレベル状態からハイレベル状態に遷移したことが、起動処理の実行を指示する条件となっていても良い。この場合、リセット信号回路２８は、電源投入時（電源復旧時）、主基板２４に対するリセット信号Ｒｅの出力状態をローレベル状態からハイレベル状態に遷移させ、一定時間Ｔ１の間継続してハイレベル状態とするように構成する。そして、該一定時間Ｔ１の経過後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるように構成する。
【００７６】
・ 前記実施形態において、指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようになっていたが、該報知動作は適宜変更しても良い。例えば、指示部Ｉは、起動処理を指示する際にメインＣＰＵ２４ａの起動条件が満たされていないと判別すると、各種ランプ１６を消灯させることにより、該判別結果を外部に報知するように構成しても良い。また、スピーカ１７から警告音を出力することにより、判別結果を外部に報知するように構成しても良い。また、報知手段として図柄表示装置２０や管理コンピュータなど他の構成を採用しても良い。
【００７７】
・ 前記実施形態において、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理を指示する際、メインＣＰＵ２４ａがバックアップ処理を実行したか否かを判別し、該判別結果に基づき起動条件を満たしているか否かを判別するように構成しても良い。具体的には、電源監視回路２７からの電源状態信号Ｓが、直接、メインＣＰＵ２４ａに入力されるようにし、メインＣＰＵ２４ａは、電源状態信号Ｓの入力状態からバックアップ処理を実行した場合、指示部Ｉにバックアップ処理を実行したことを示す信号を出力するようにする。そして、該信号を入力した指示部Ｉは、該信号に基づき、メインＣＰＵ２４ａがバックアップ処理を実行したと判別するようにする。このような構成としても、前記実施形態と同様の効果を得ることができる。
【００７８】
・ 前記実施形態における構成を、さらに、賞球などの遊技球の払出しを制御するための払出し制御基板に採用しても良い。
・ 前記実施形態において、メインＣＰＵ２４ａが行う大当り乱数の１周期の更新処理の形態は、常に、初期値を「０」として更新が開始される形態であったが、他の形態を採用しても良い。具体的には、メインＣＰＵ２４ａが、パチンコ機１０の電源投入後、１周期目の更新処理の終了後、次の周期（２周期目）以降、大当り乱数の１周期の更新処理における初期値を初期値乱数を用いて不規則に変化させるようにしても良い。この初期値乱数は、大当り乱数と同一の数値範囲内（各実施形態では「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが所定の周期毎に数値を＋１ずつ更新する。そして、メインＣＰＵ２４ａは、大当り乱数の１周期の更新処理を終了する毎に、初期値乱数の値を読み出し、該読み出した初期値乱数の値を初期値として、次の周期の更新処理を実行する。
【００７９】
・ 前記実施形態では、指示部Ｉが主基板２４に設けられていたが、指示部Ｉは、リセット信号回路２８及び電源監視回路２７に接続され、且つメインＣＰＵ２４ａに接続されていれば、主基板２４に設けられていなくても良い。
【００８０】
・ 前記実施形態において、メインＣＰＵ２４ａの起動条件が満たされていないと判別した場合に、所定時間の間、ＲＡＭ２４ｃの記憶内容（大当り乱数の値など）を初期化するための初期化制御（初期設定におけるラムクリア）の実行を規制する規制手段をさらに備えても良い。このような構成を備えることにより、メインＣＰＵ２４ａがバックアップ処理を実行した後、起動処理を実行した際、遊技者が不正な器具を用いて、初期設定時にＲＡＭ２４ｃの記憶内容を初期化させようとしても、規制手段により初期化制御が規制される。そのため、メインＣＰＵ２４ａは、起動処理の実行により制御を開始した際には、確実に、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。従って、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているか知ることが困難となる。その結果、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００８１】
次に、前記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ） 前記指示手段は、機本体に対する初期電源投入時を除き、前記バックアップ処理の実行を指示する。
【００８２】
（ロ） 前記指示手段は、前記条件信号の入力状態に基づき前記制御の起動処理を指示する際、前記制御手段が前記バックアップ処理を実行したか否かを判別し、該判別結果に基づき前記起動条件を満たしているか否かを判別する。
【００８３】
（ハ） 前記指示手段は、前記判別結果が否定である場合、該判別結果を報知手段を通じて外部に報知する。
【００８４】
（ニ） 前記指示手段は、前記第１条件信号の入力状態が前記ＯＮ状態となることなく、前記第２条件信号の入力状態が前記ＯＮ状態となった場合、該第１条件信号の入力状態がＯＮ状態となることなく、第２条件信号の入力状態がＯＮ状態となったことを報知手段を通じて外部に報知する。
【００８５】
【発明の効果】
本発明によれば、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機の機表側を示す正面図。
【図２】 主制御基板、サブ制御基板の具体的な構成を説明するブロック図。
【図３】 パチンコ遊技機の動作中における指示部のメインＣＰＵに対する制御態様を説明するフローチャート。
【図４】 指示部の回路構成の一例を示す回路図。
【図５】 指示部の制御態様を説明するタイムチャート。
【図６】 電源投入時に、メインＣＰＵが制御を開始する態様を示す説明図。
【符号の説明】
Ｉ…指示手段としての指示部、Ｓ…第１条件信号としての電源状態信号、Ｖ…所定の電圧値としての電圧値、Ｖ１ａ…電源電圧値としての電圧値、Ｒｅ…所定の条件信号及び第２条件信号としてのリセット信号、ＲｅＸ…所定の条件信号及び第２条件信号としての不正リセット信号、１０…遊技機としてのパチンコ遊技機、２４ａ…制御手段としてのメインＣＰＵ、２４ｃ…記憶手段としてのＲＡＭ、２７…電源監視手段としての電源監視回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control means for controlling a game, a backup process for causing the control means to store various control information related to the game in a storage means, and an instruction for instructing the control means to execute an activation process. And a gaming machine provided with the means.
[0002]
[Prior art]
Conventionally, in a pachinko machine that is a type of gaming machine, when a game ball launched into a game area wins a predetermined winning opening (such as a starting winning opening), a symbol combination game with a plurality of columns (for example, three columns) is performed. To be done. As a result of the symbol combination game, the player can recognize various states such as a big hit state, a reach state, and a disengaged state from the displayed symbol combinations. At this time, when symbols in a plurality of rows are displayed in a combination of symbols of the same type, a big hit state is formed and a chance to acquire a large number of game balls is given.
[0003]
This symbol combination game is an effect of displaying a symbol combination in order to enhance the player's interest in the game, and whether or not to give a big hit state to the player is determined in the internal processing of the pachinko machine. ing. More specifically, in a pachinko machine, it is determined whether or not it is a big hit based on the value of a big hit determination random number (hereinafter referred to as “big hit random number”) (big hit determination). The jackpot random number is a numerical value within a predetermined numerical value range (for example, all 631 kinds of integers from “0” to “630”) by the main CPU of the main control board by +1 every predetermined time (for example, 2 ms). It is supposed to be updated. Further, for the big hit random number, big hit values (for example, “7” and “511”) for determining the big hit state are determined in advance. Then, the main CPU reads the value of the big hit random number at the timing when the game ball wins the start winning opening, and when the read value matches the big hit value, the combination of symbols (for example, forming a big hit state in the symbol combination game) "7,7,7") is displayed on the symbol display device, and a big hit state is given to the player.
[0004]
Also, some recent pachinko machines are equipped with a backup function for storing various control information during a game in a storage means (RAM). This backup function is a function for storing and holding various control information at the time of shut-off when a power supply voltage (for example, AC 24 V) supplied to the pachinko machine is shut off due to a power failure during business hours. The pachinko machine includes a power supply monitoring circuit that monitors whether or not the power supply voltage value has dropped to a predetermined voltage value. The power supply monitoring circuit outputs the monitoring result as a power supply state signal (a binary signal indicating a high level state and a low level state) to the main CPU. Then, when the input state of the power state signal transitions from the high level state to the low level state (when it is determined in the power supply monitoring circuit that the power supply voltage value has dropped), the main CPU executes a backup process, Various control information such as the value of the big hit random number is stored in the RAM. If this backup function is installed, the game can be resumed based on the control information stored in the RAM when the power is restored even if the power supply voltage is cut off.
[0005]
[Problems to be solved by the invention]
By the way, when the power of the pachinko machine is turned on, the main CPU starts game control based on the input state of a reset signal (a binary signal indicating a high level state and a low level state). The pachinko machine is also provided with a reset signal circuit that outputs a reset signal to the main CPU.
[0006]
Hereinafter, a mode in which the main CPU starts controlling the game will be described with reference to FIG.
When the power of the pachinko machine is turned on, the input state of the reset signal in the main CPU is in a low level state for a certain period of time (time T1 shown in the figure). It is in a regulated state that is a stopped state). The main CPU starts control when the input state of the reset signal transitions from the low level state to the high level state.
[0007]
Then, the main CPU that has started the control first executes initial setting (setting of an initial command, etc.) (fixed time T2), and then shifts to normal processing for performing calculation processing of various control commands. Yes. Further, the main CPU starts updating the value of the big hit random number from “0” at the timing of shifting to the normal processing. At this time, the time until the main CPU starts updating the jackpot random number and the value of the jackpot random number is updated to “7”, which is the jackpot value, is the time T3 = 2 ms (update cycle) × 7 shown in FIG. = 14 ms. Similarly, the time until the value of the big hit random number is updated to “511” which is the big hit value is time T4 = 2 ms (update cycle) × 511 = 1022 ms shown in FIG. Therefore, as shown in FIG. 6, after the power is turned on, until the main CPU is updated to “7” or “511” which is a big hit value after the input state of the reset signal transitions from the low level state to the high level state. The time (T2 + T3 or T2 + T4) is always constant.
[0008]
Therefore, some players use the characteristics of the main CPU to perform an illegal act intentionally aiming for a big hit. This fraudulent act is, for example, forcing a similar reset signal (hereinafter referred to as “illegal reset signal”) that performs the same function (role) as the reset signal to the main CPU on the back side of the pachinko machine. This is done by attaching a fraudulent board (also called a hanging board) instructing the start of control. Then, the input state of the unauthorized reset signal to the main CPU becomes a low level state for a predetermined time, and becomes a restricted state that is a state before starting control (a state in which control is stopped). Then, the main CPU starts control when the input state of the illegal reset signal transitions from the low level state to the high level state after a predetermined time has elapsed. In other words, in this state, the main CPU clears the RAM by the above-described initial setting, and starts control in that state.
[0009]
Therefore, the player measures the time from when the input state of the illegal reset signal to the main CPU is changed from the low level state to the high level state until the main CPU updates the value of the big hit random number to the big hit value. It is possible to read the jackpot value with an unauthorized instrument. As a result, a big hit state is given to a player who has performed an illegal act, and there is a possibility that the game store side may be disadvantaged.
[0010]
The present invention has been made paying attention to such problems existing in the prior art, and the purpose thereof is a game that can suppress the disadvantage of the game store side due to a player's fraudulent act. Is to provide a machine.
[0011]
[Means for Solving the Problems]
  In order to solve the above problem, the invention according to claim 1Control means for executing various processes including a random number update process for updating a value of a big hit random number for determining whether or not to give a big hit state to a player at a predetermined period, and the random number update process. A control board having storage means for storing various control information that is appropriately rewritten during operation of the gaming machine, including the updated value of the jackpot random number updated by the control means, and a power supply voltage value supplied to the machine body A power supply monitoring circuit for outputting a power supply state signal indicating whether or not the voltage has dropped to a predetermined voltage value, and a power supply for retaining the stored contents of the storage means even after the power supply voltage supplied to the machine body is cut off A backup power supply for supplying a voltage to the storage means, and a reset signal circuit for outputting a reset signal for stopping the operation of the control means, wherein the power supply monitoring circuit has the power supply voltage value When the predetermined voltage value determined is maintained, the output state of the power supply state signal is set to the first state, and when the power supply voltage value drops to a predetermined predetermined voltage value, the power supply state signal is set. When the output state of the power state signal transits from the first state to the second state, the control means stores the contents stored in the storage means. Backup processing for storing and holding the power supply even after the power is shut down, and the operation is stopped by the output state of the reset signal becoming the first state indicating the stop of the operation after the processing time related to the backup processing has elapsed, When the output state of the power supply state signal is the first state and the output state of the reset signal transits from the first state to a second state indicating the start of operation, control is started. When the backup information stored by the backup process is not stored in the storage means at the start, the storage contents of the storage means are initialized, and the update of the big hit random number is started from a predetermined initial value. When the backup information stored by the backup process is stored in the storage unit at the start of the control, the control is started based on the storage contents of the storage unit, and the update of the big hit random number is stored in the storage unit by the backup process In the gaming machine starting from the held value, the control means is connected to instruction means for outputting an instruction signal to the control means, and the power monitoring circuit and the reset signal circuit are connected to the instruction means. Connected to the power supply state signal and the reset signal to the instruction means. And the instruction means outputs an instruction signal for instructing the control means to execute the backup processing when the input state of the power state signal transitions from the first state to the second state. When the input state of the reset signal transitions to the first state after the backup processing instruction, an instruction signal instructing the control unit to stop the operation is output, and then the reset signal When the input state transitions to the second state, an instruction signal for instructing the control means to start the operation is output, while the input state of the power supply state signal is changed from the first state to the second state. If the input state of the reset signal has transitioned to the first state while not instructing execution of the backup process, the control means is After outputting an instruction signal instructing execution of backup processing, an instruction signal instructing to stop the operation is output, and then the input state of the reset signal transitions to the second state, thereby causing the control means to To output an instruction signal instructing the start of the operation.This is the gist.
[0012]
  The invention according to claim 2 is the gaming machine according to claim 1,The instruction means is provided on the control board.This is the gist.
[0013]
  The invention according to claim 3 is the invention according to claim 1.Or claim 2In the gaming machine described inInitialization means for instructing initialization of storage contents of the storage means, and the control means is instructed to initialize the storage contents of the storage means by the initialization means at the start of the control; and When the backup information is not stored, the storage content of the storage means is initialized and the update of the big hit random number is started from a predetermined initial value, while at the start of the control, the initialization means When initialization of stored contents is not instructed and the backup information is stored, control is started based on the stored contents of the storage means, and the update of the big hit random number is stored in the storage means by the backup processing Start from the held valueThis is the gist.
[0014]
  The invention according to claim 4The gaming machine according to any one of claims 1 to 3, wherein the power supply monitoring circuit and the reset signal circuit are supplied with power from a game arcade and the power is supplied to the gaming machine. Provided on the power supply board that performs the conversion process and supplies the converted power supply voltage to the control boardThis is the gist.
[0015]
  The invention described in claim 5Claims 1 toClaim 4Any one ofIn the gaming machine described inThe instruction means has an input state of the reset signal when the input state of the power state signal has not changed from the first state to the second state and does not instruct execution of the backup process. In the case of transition to state 1, a notification start signal is output to the notification means, and the notification means is notified that an illegal act has been performed.This is the gist.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is embodied in a pachinko gaming machine (hereinafter referred to as “pachinko machine”), which is a kind of the present invention, will be described with reference to FIGS.
[0017]
FIG. 1 schematically shows the front side of the pachinko machine 10, and a vertical rectangular middle frame for setting various game components on the front side of the opening of the outer frame 11 that forms the outline of the machine body in the pachinko machine 10. 12 is assembled so as to be openable and detachable. Further, on the front side of the middle frame 12, a front frame 14 having a glass frame for protecting the game board 13 inside the machine and a top ball tray 15 are assembled and aligned so as to be openable and closable in a laterally open state. Yes. And on the front side of the periphery of the front frame 14 and on both sides of the game area of the game board 13, lighting (flashing), extinction, etc. according to various gaming states of the pachinko machine 10 (design fluctuation, big hit state, reach state, etc.) Various lamps 16 for performing the above-mentioned luminescent decoration are provided. Further, on both sides of the upper ball tray 15, speakers 17 for outputting various sounds (sound effects and the like) according to the gaming state are provided. A lower ball tray 18 and a ball hitting device 19 are attached to the lower part of the middle frame 12. In addition, a symbol display device 20 for performing a symbol combination game with a plurality of rows (for example, three rows) of symbols is disposed in the approximate center of the game area 13 a of the game board 13. As a result of the symbol combination game, the player can recognize various states such as a big hit state, a reach state, and a disengaged state from the displayed symbol combinations.
[0018]
In addition, a start winning port 21 is disposed below the symbol display device 20, and a winning detection sensor SS (for detecting a game ball won in the start winning port 21 is located behind the start winning port 21. 2) is provided. Also, below the start winning opening 21, a large winning opening 22 that is opened and closed by a solenoid (not shown) is disposed. When the game ball launched into the game area 13a of the game board 13 by operating the hitting ball launching device 19 wins the start winning opening 21, a symbol combination game is played on the symbol display device 20. As a result of this symbol combination game, when all the symbols in the row are formed as a combination of symbols of the same type, the chance to win a large number of game balls (prize balls) by opening and closing the big prize opening 22 (big hit) is a game It is to be given to the person.
[0019]
On the other hand, on the back side of the pachinko machine 10, a power supply board 23 (shown in FIG. 2) to which a power source AC (for example, 24V) of a game hall serving as a main power source of the pachinko machine 10 is supplied is mounted. Further, a main control board (hereinafter referred to as “main board”) 24 (shown in FIG. 2) that outputs various control signals to control the entire game of the pachinko machine 10 is connected to the power supply board 23. Yes. The main board 24 is accommodated in, for example, a protective case for protecting the main board 24, and direct fraud (for example, ROM replacement) on the main board 24 from the outside can be suppressed. ing. The power supply board 23 is also connected to the main board 24, inputs the various control signals output from the main board 24, and executes a predetermined control based on the control signals (hereinafter referred to as "sub-board"). ") 25 (shown in FIG. 2) is connected. The sub-board 25 is a symbol control board that executes symbol control on the symbol display device 20, a lamp control board that executes lamp control on various lamps 16 (shown in FIG. 1), and a speaker 17 (see FIG. 1). It is comprised from the audio | voice control board etc. which perform audio | voice control.
[0020]
Hereinafter, specific configurations and connection modes of the power supply board 23, the main board 24, and the sub board 25 will be described with reference to FIG.
The power supply board 23 includes a power supply circuit 26 that converts the power supply AC of the game arcade into a power supply voltage V1 (for example, DC 30V) as a supply voltage to the pachinko machine 10. In addition, the main board 24 and the sub board 25 are connected to the power supply circuit 26. The power supply circuit 26 further converts the power supply voltage V1 after the conversion processing into predetermined power supply voltages V2 and V3 to be supplied corresponding to the substrates 24 and 25, respectively, and the power supply voltage after the conversion V2 and V3 are supplied to the substrates 24 and 25, respectively.
[0021]
The power supply circuit 26 is connected to a power supply monitoring circuit 27 as power supply monitoring means, and the power supply monitoring circuit 27 monitors the power supply voltage value supplied to the machine body. That is, the power supply monitoring circuit 27 determines whether or not the power supply voltage value supplied to the machine main body has dropped to a predetermined voltage value. Specifically, the power supply monitoring circuit 27 monitors the voltage value V1a of the power supply voltage V1 supplied from the power supply circuit 26, and the voltage value V1a drops to a predetermined voltage value V (for example, DC 20V). It is determined whether or not. The voltage value V is a minimum voltage necessary for operating the pachinko machine 10 without causing any trouble in the game.
[0022]
In addition, a reset signal circuit 28 described later is connected to the power supply monitoring circuit 27. The power supply monitoring circuit 27 outputs a power supply state signal S indicating whether or not the power supply voltage value (voltage value V1a of the power supply voltage V1) supplied to the main body has dropped to a predetermined voltage value V. It has become. The power supply state signal S is a binary signal indicating a high level state and a low level state as its signal level. When the determination result is negative, the power supply monitoring circuit 27 sets the output state of the power supply state signal S to the main board 24 and the reset signal circuit 28 to a high level state. In this state, the power supply monitoring circuit 27 indicates that the voltage value V1a of the power supply voltage V1 has not dropped to the voltage value V.
[0023]
On the other hand, when the determination result is affirmative, the power supply monitoring circuit 27 changes the output state of the power supply state signal S to the main board 24 and the reset signal circuit 28 from the high level state to the low level state. . In this state, the power supply monitoring circuit 27 indicates that the voltage value V1a of the power supply voltage V1 has dropped to the voltage value V. The power monitoring circuit 27 continues the low level state of the power state signal S for a predetermined time (time T5 shown in FIG. 5), and then changes the output state of the power state signal S from the low level state to the high level state. It is supposed to let you.
[0024]
The reset signal circuit 28 outputs a reset signal Re to the main board 24 and the sub board 25. The reset signal Re is a binary signal indicating a high level state and a low level state as its signal level. The reset signal circuit 28 sets the output state of the reset signal Re to the main board 24 and the sub board 25 at a low level at the start of power supply (at the time of initial power-on), for a predetermined time ( After the elapse of time T1) shown in FIG. 5, the low level state is changed to the high level state. On the other hand, the reset signal circuit 28 changes the output state of the reset signal Re from the high level state to the low level after elapse of a predetermined time (time T6 shown in FIG. 5) after the input state of the power state signal S becomes the low level state. Transition to the state. In other words, the reset signal circuit 28 is a predetermined time (time T6 shown in FIG. 5) after the power supply monitoring circuit 27 determines that the voltage value V1a of the power supply voltage V1 has dropped to the predetermined voltage value V. After the elapse of time, the output state of the reset signal Re is changed from the high level state to the low level state.
[0025]
In addition, the power supply board 23 includes a RAM clear switch 29 that instructs to erase (clear) various control information that is stored and held in the main board 24 (RAM 24 c) and appropriately rewritten during the operation of the pachinko machine 10. The RAM clear switch 29 is provided on the rear side of the machine so that only operations of the game shop clerk are allowed. The RAM clear switch 29 receives an erasing instruction from the RAM clear switch 29, and initializes the storage contents (various control information) stored and held in the main board 24 (RAM 24c). 30 is connected.
[0026]
The main board 24 includes a main CPU 24a as control means for controlling the entire pachinko machine 10. The main CPU 24a is connected to a ROM 24b and a RAM 24c as storage means. Further, the main CPU 24a updates values of various random numbers such as a big hit determination random number (hereinafter referred to as “big hit random number”) every predetermined time (for example, every 2 ms). The main CPU 24a determines (determines) whether or not to give a big hit state to the player based on the big hit random number. The ROM 24b stores and holds various control programs (main processing program, interrupt processing program, power-off processing program, etc.) for controlling the pachinko machine 10. The RAM 24c stores and holds various control information (such as the value of the big hit random number) that can be appropriately rewritten during the operation of the pachinko machine 10. The RAM 24c is connected to a backup power source (not shown), and is related to the game based on the power source voltage supplied from the backup power source when the power source voltage V1 (power source AC) is cut off (at the time of dropping to the voltage value V). Various control information is stored and held.
[0027]
Here, the jackpot random number will be described.
Each time the main CPU 24a executes the interrupt processing program (every 2 ms) so that the big hit random number can take a numerical value within a predetermined numerical range (for example, all 631 kinds of integers “0” to “630”). ) Is updated by +1. The main CPU 24a stores the updated value in the RAM 24c as the value of the big hit random number, and sequentially updates the value of the big hit random number by rewriting the value of the big hit random number already stored.
[0028]
More specifically, the main CPU 24a sets the value (initial value) at the start of updating to “0” which is the minimum value, and in order from the initial value “0” → “1” →... → “629” → The numerical value is updated by +1, such as “630”. When the main CPU 24a reaches “630 (maximum value)” that is the last updated numerical value (final value), the numerical value from “0” to “630” again. Is updated by +1. That is, in the pachinko machine 10 of the present embodiment, the value of the big hit random number is sequentially updated until the value of the big hit random number is updated from “0” to “630”, and the update process of this one cycle is performed. During the operation of the pachinko machine 10, it is repeatedly executed.
[0029]
A winning detection sensor SS is connected to the main CPU 24a. When the main CPU 24a receives a winning detection signal from the winning detection sensor SS, the main CPU 24a reads the value of the big hit random number stored in the RAM 24c at that timing. Further, the main CPU 24a determines whether or not the read value of the big hit random number matches a predetermined big hit value (for example, “7” and “511”) stored in the ROM 24b. The main CPU 24a gives a big hit state when the determination result is affirmative (match). In addition, when the value of the big hit random number is “0” to “630” (631 kinds in total) and the big hit value is set to “7” and “511”, the big hit probability of the pachinko machine 10 is 315.5. 1 / (= 2/631).
[0030]
The sub-board 25 includes a CPU 25a that performs predetermined control (symbol control, lamp control, voice control) on various components of the pachinko machine 10 (symbol display device 20, various lamps 16, speaker 17). The CPU 25a is connected to a ROM 25b and a RAM 25c. The ROM 25b stores and holds a control program for executing the above-described predetermined control, and the RAM 25c stores and holds various control information that can be appropriately rewritten during the operation of the pachinko machine 10. ing.
[0031]
Further, the reset signal circuit 28 of the power supply board 23 is connected to the CPU 25a. When the power is turned on, the CPU 25a stops the control because the input state of the reset signal Re from the reset signal circuit 28 of the power supply board 23 is in a low level state for a predetermined time (time T1 shown in FIG. 5). It becomes a regulation state which is a state. Further, the CPU 25a starts to start when the input state of the reset signal Re from the reset signal circuit 28 changes from the low level state to the high level state after a predetermined time (time T1 shown in FIG. 5) has elapsed. After a predetermined initial setting, the system waits until a control signal is input from the main CPU 24a.
[0032]
Then, the pachinko machine 10 of the present embodiment causes the main CPU 24a of the main board 24 to perform backup processing for storing various control information related to the game in the RAM 24c, and activation for starting control after the restricted state. An instruction unit I is provided as instruction means for instructing execution of processing. The instruction unit I is provided on the main board 24 and is connected to the main CPU 24a in a state where predetermined signals (start signal St, backup signal Ba) can be output to the main CPU 24a. The instruction unit I is connected to the power supply monitoring circuit 27 and the reset signal circuit 28 of the power supply board 23, and the power supply state signal S can be input from the power supply monitoring circuit 27 and the reset signal Re can be input from the reset signal circuit 28. It has become.
[0033]
The instruction unit I instructs the main CPU 24a to execute the backup process using the backup signal Ba based on the input state of the power state signal S from the power source monitoring circuit 27. The backup signal Ba is a binary signal indicating a high level state and a low level state as its signal level. When the input state of the power supply state signal S transitions from the high level state to the low level state, the instruction unit I causes the main CPU 24a to change the output state of the backup signal Ba from the high level state to the low level state. To instruct the execution of backup processing.
[0034]
Then, when the input state of the backup signal Ba transitions from the high level state to the low level state, the main CPU 24a executes the backup process based on the power-off process program stored in the ROM 24b. Yes. That is, the main CPU 24a newly stores and holds control information such as registers and stack pointers in the RAM 24c in addition to the control information (for example, the value of the big hit random number) stored and held in the RAM 24c. Further, the main CPU 24a stops processing of various components constituting the pachinko machine 10, for example, stops operation processing of various solenoids for opening and closing the start winning port 21, the big winning port 22, and the like. Further, the main CPU 24a outputs a control signal including a control command that instructs the sub-board 25 (lamp control board) to turn off the various lamps 16 (see FIG. 1). Further, the main CPU 24a outputs a control signal including a control command for instructing the sub board 25 (voice control board) to stop the voice output of the speaker 17 (see FIG. 1).
[0035]
Further, the main CPU 24a sets a backup flag (a flag for determining whether or not the control information stored in the RAM 24c is correct when the main CPU 24a starts control described later) in the RAM 24c, and then sets the backup flag to the RAM 24c. Prohibit access. The main CPU 24a is configured to check whether a backup flag is set in the RAM 24c when the RAM clear switch 29 is in an OFF state at the time of initial setting described later. When the backup flag is set, various settings are performed based on various control information stored and held in the RAM 24c. On the other hand, when the backup flag is not set, initial setting is performed. That is, the storage contents of the RAM 24c are initialized and initial values are set. When the RAM clear switch 29 is in the ON state, the initial setting is performed in the same manner. As described above, the backup flag is set in the RAM 24c only when the backup process is performed.
[0036]
By this backup processing, the RAM 24c stores various control information when the voltage value V1a of the power supply voltage V1 drops to the voltage value V (when the input state of the backup signal Ba transitions from the high level state to the low level state). It is supposed to be retained. Therefore, even when the power supply AC is cut off due to a power failure during business hours (the voltage value V1a of the power supply voltage V1 drops to the voltage value V), after the power supply is restored, the RAM clear switch 29 is OFF and the main CPU 24a When an activation process described later is executed, the player can resume the game from the state when the power is shut off.
[0037]
Based on the input state of the reset signal Re from the reset signal circuit 28, the instruction unit I instructs the main CPU 24a to execute the starting process using the start signal St. The start signal St is a binary signal indicating a high level state and a low level state as its signal level. Further, the instruction unit I determines whether the activation condition is satisfied when instructing the execution of the activation process, that is, when the input state of the reset signal Re transitions from the high level state to the low level state. It has become. The activation condition is satisfied when the input state of the power supply state signal S from the power supply monitoring circuit 27 is changed from the high level state to the low level state. In other words, the input state of the power supply state signal S indicates that the voltage value V1a of the power supply voltage V1 has dropped to a predetermined voltage value V. Furthermore, it can be said that the instruction unit I instructs the main CPU 24a to execute the backup process.
[0038]
Then, when the input state of the reset signal Re transits from the high level state to the low level state, the instruction unit I determines whether or not the activation condition is satisfied. When it is determined that the activation condition is satisfied, the main CPU 24a is instructed to execute the activation process by changing the output state of the start signal St from the high level state to the low level state. If it is determined that the activation condition is not satisfied, the instruction unit I changes the output state of the backup signal Ba from the high level state to the low level state, and causes the main CPU 24a to execute the backup process. Instruct. In addition, the instruction unit I executes the start-up process for the main CPU 24a by changing the output state of the start signal St from the high level state to the low level state after a predetermined time has elapsed (after the completion of the backup process). It comes to direct.
[0039]
Then, when the input state of the start signal St transitions from the high level state to the low level state in response to the start processing execution instruction from the instruction unit I, the main CPU 24a enters a restricted state where control is stopped. Furthermore, when the input state of the start signal St transitions from the low level state to the high level state after a predetermined time has elapsed, control is started. As described above, when the execution of the activation process is instructed, the main CPU 24a enters an operation state in which control is started through a restricted state that is a state in which control is stopped. The main CPU 24a is in a restricted state where control is stopped because the input state of the start signal St from the instruction unit I is in a low level state when the initial power is turned on. Then, after a predetermined time T1 (see FIG. 5) has elapsed since the power was turned on, the input state of the start signal St transitions from the low level state to the high level state, and thus control is started.
[0040]
By starting this control, the main CPU 24a executes initial setting based on the main processing program stored and held in the ROM 24b. This initial setting is performed during a certain time T2 (see FIG. 6). First, the main CPU 24a sets the interruption of the interruption processing program executed at predetermined intervals during the game to be prohibited. With this interrupt processing program, the main CPU 24a executes input processing of various signals (such as a winning detection signal from the winning detection sensor SS). Further, the main CPU 24a performs an output process for outputting a control command for causing the CPU 25a of the sub-board 25 to execute a predetermined control as a control signal, and a setting for opening / closing the grand prize winning port 22 and the like. Execute processing.
[0041]
Then, the main CPU 24a performs various settings for starting the game based on the main processing program. These various settings are performed as follows according to the setting state (ON state / OFF state) of the RAM clear switch 29 of the power supply board 23. When the RAM clear switch 29 is in an ON state at the start of control, the main CPU 24a erases various control information stored in the RAM 24c by the backup process, and initializes the storage contents of the RAM 24c (all operations of the RAM 24c). Clear the area). By this initialization, the value of the jackpot random number stored in the RAM 24c is cleared to “0”. Then, the main CPU 24a sets an initial value for starting the game for the initialized RAM 24c. By setting the initial value, the main CPU 24a sets “0” as the value of the big hit random number in the RAM 24c.
[0042]
When the storage contents of the RAM 24c are initialized in this way, the main CPU 24a starts normal processing for performing various control command arithmetic processing based on the initial values set in the RAM 24c (see FIG. 6). For this reason, the main CPU 24a starts updating the value of the big hit random number from “0” at the timing of shifting to the normal processing (after the lapse of a fixed time T2 from the start of control). As a result, the time T3 from when the main CPU 24a starts updating the value of the big hit random number until the value of the big hit random number is updated to “7”, which is the big hit value, is 2 ms (update cycle) × 7 = 14 ms. It becomes. Similarly, the time T4 from when the main CPU 24a starts updating the value of the big hit random number until the value of the big hit random number is updated to “511” which is the big hit value is 2 ms (update cycle) × 511. = 1022 ms. Therefore, the time from the start of control until the value of the big hit random number is updated to “7”, which is the big hit value, is T2 + T3, and this time is always constant. Similarly, the time from the start of control until the value of the big hit random number is updated to “511” which is the big hit value is T2 + T4, and this time is constant.
[0043]
On the other hand, when the RAM clear switch 29 is in an OFF state at the start of control, the main CPU 24a performs various settings for starting a game based on various control information stored and held in the RAM 24c by the backup process. When the initial setting is performed as described above, the main CPU 24a resumes the execution of the interrupt processing program from the return address set at the time of initial setting at the timing of shifting to the normal processing shown in FIG. Further, the main CPU 24a outputs a control command as a control signal based on various control information stored and held in the RAM 24c to the sub board 25, and the sub board 25 resumes predetermined control based on the control command. . Further, since the storage contents of the RAM 24c are not initialized, the main CPU 24a starts updating the big hit random number value from the big hit random number value stored in the RAM 24c.
[0044]
Incidentally, as described above, when the input state of the reset signal Re transits from the high level state to the low level state, the instruction unit I determines whether or not the activation condition is satisfied. Therefore, a signal that performs the same function (role) as the reset signal Re (hereinafter, this signal is referred to as “illegal reset signal ReX”) is forcibly input by the illegal board, and the input state of the illegal reset signal ReX is high. Even when the level state transitions to the low level state, the instruction unit I similarly determines whether or not the activation condition is satisfied. In this case, the input state of the power supply state signal S from the power supply monitoring circuit 27 has not changed from the high level state to the low level state. Therefore, the instruction unit I determines that the activation condition is not satisfied, changes the output state of the backup signal Ba from the high level state to the low level state, and instructs the main CPU 24a to execute the backup process. To do.
[0045]
Then, the main CPU 24a stores and holds various control information stored in the RAM 24c at that time (when the input state of the backup signal Ba transitions from the high level state to the low level state) by executing the backup process. . Then, after a predetermined time has elapsed (after the completion of the backup process), the instruction unit I instructs the main CPU 24a to execute the startup process using the start signal St. Therefore, the main CPU 24a starts control based on various control information stored and held in the RAM 24c by the backup process. That is, even if the illegal reset signal ReX is input, the RAM 24c is not initialized (various stored control information is erased).
[0046]
The instruction unit I is also connected to the CPU 25a of the sub board 25 (lamp board and sound board), and outputs a notification start signal HS for performing predetermined notification to the CPU 25a of the sub board 25. The notification start signal HS is a binary signal indicating a high level state and a low level state as its signal level. When the instruction unit I instructs the main CPU 24a to execute the activation process, if the activation condition is not satisfied (that is, when the illegal reset signal ReX is input), the notification start signal HS is output. The state is changed from the high level state to the low level state. When the input state of the notification start signal HS transitions to the low level state, the sub board 25 (lamp board) performs lamp control on the various lamps 16 serving as notification means. Further, when the input state of the notification start signal HS transitions to the low level state, the sub board 25 (voice board) performs voice control on the speaker 17 as the notification means. By this lamp control and sound control, various lamps 16 and the speaker 17 warn against illegal acts (emission of a predetermined pattern, sound of a predetermined pattern).
[0047]
Hereinafter, the control mode for the main CPU 24a of the instruction unit I during the operation of the pachinko machine 10 will be described based on the flowchart shown in FIG. 3 and the time chart shown in FIG. In the flowchart of FIG. 3, “H” indicates a signal level in a high level state, and “L” indicates a signal level in a low level state.
[0048]
The instruction unit I determines whether or not the input state of the power supply state signal S from the power supply monitoring circuit 27 has transitioned from the high level state to the low level state (step S10). If the determination result is negative, that is, if the input state of the power supply state signal S has not transitioned from the high level state to the low level state, the instruction unit I proceeds to the process of step S12. On the other hand, when the determination result of step S10 is affirmative, that is, when the input state of the power supply state signal S transitions from the high level state to the low level state, the instruction unit I changes the output state of the backup signal Ba to the low level state. (Step S11). Then, when the input state of the backup signal Ba becomes a low level state, the main CPU 24a executes the backup process based on the power-off process program described above.
[0049]
Next, the instruction unit I determines whether or not the input state of the reset signal Re from the reset signal circuit 28 has transitioned from the high level state to the low level state (step S12). If this determination result is negative, that is, if the input state of the reset signal Re has not transitioned from the high level state to the low level state, the process proceeds to step S10 again.
[0050]
If the determination result in step S12 is affirmative, that is, if the input state of the reset signal Re transitions from the high level state to the low level state, the instruction unit I confirms that the input state of the power state signal S is in the low level state. It is determined whether or not (step S13). When the determination result is affirmative, that is, when the input state of the power supply state signal S is in the low level state, the instruction unit I sets the output state of the start signal St to the low level state (step S14). Then, the main CPU 24a enters the restricted state when the input state of the start signal St becomes the low level state.
[0051]
Next, the instruction unit I determines whether or not the input state of the power state signal S has transitioned from the low level state to the high level state (step S15). If this determination result is negative, that is, if the input state of the power state signal S has not transitioned from the low level state to the high level state, the process of step S15 is executed again. And the instruction | indication part I repeatedly performs the process of this step S15 until the determination result of step S15 becomes affirmative. When the determination result of step S15 is positive, that is, when the input state of the power supply state signal S transitions from the low level state to the high level state, the instruction unit I sets the output state of the backup signal Ba to the high level state (step S16).
[0052]
Next, the instruction unit I determines whether or not the input state of the reset signal Re has transitioned from the low level state to the high level state (step S17). If this determination result is negative, that is, if the input state of the reset signal Re has not changed from the low level state to the high level state, the process of step S17 is executed again. And the instruction | indication part I repeatedly performs the process of this step S17 until the determination result of step S17 becomes affirmative. If the determination result in step S17 is affirmative, that is, the input state of the reset signal Re transitions from the low level state to the high level state, the instruction unit I sets the output state of the start signal St to the high level state (step S18). ). The main CPU 24a starts control based on the main processing program described above when the input state of the start signal St transitions from the low level state to the high level state. Through the processes in steps S14 and S18, the instruction unit I instructs the main CPU 24a to execute the startup process. When the processing is performed as in steps S10 to S13 → steps S14 to S18, the voltage value V1a of the power supply voltage V1 drops to the voltage value V for a moment and the power supply voltage V1 is restored again. Processing (processing at momentary power interruption (A portion shown in FIG. 5)).
[0053]
On the other hand, when the process of step S17 is repeatedly executed and the process does not proceed to the process of step S18, that is, when the determination result of step S17 is negative (the input state of the reset signal Re is changed from the low level state to the high level state). In the case of no transition to (1), the supply of the power source AC to the main body is completely cut off. In this case, the processing of the entire pachinko machine 10 including the instruction unit I and the main CPU 24a is completely stopped. That is, when the processing from step S10 to S13 to step S14 to S16 is performed and the input state of the reset signal Re does not transition from the low level state to the high level state in step S17, the supply of the power source AC is cut off. (C portion shown in FIG. 5).
[0054]
When processing is performed as in step S10 → step S12 → step S13, that is, when the input state of the power supply state signal S is in a high level state, the determination result in step S13 is negative and the instruction unit I Sets the output state of the backup signal Ba to the low level state (step S19). Then, when the input state of the backup signal Ba becomes a low level state, the main CPU 24a executes the backup process based on the power-off process program described above.
[0055]
And the instruction | indication part I which made the output state of backup signal Ba the low level state by step S19 makes the output state of alerting | reporting start signal HS a low level state (step S20). The sub board 25 (lamp board, sound board) executes control for performing predetermined notification when the input state of the notification start signal HS is in a low level state. Then, it notifies the outside that an illegal act (output of an illegal reset signal ReX by an illegal board) has been performed.
[0056]
Subsequently, the instruction unit I determines whether or not a predetermined time (time T8 shown in FIG. 5) has elapsed since the output state of the backup signal Ba was changed to the low level state (step S21). If this determination result is negative, that is, if the time T8 has not elapsed, the process of step S21 is executed again. And the instruction | indication part I repeatedly performs the process of this step S21 until the determination result of step S21 becomes affirmative. The time T8 is a time sufficient for the main CPU 24a to execute the backup process and reliably end the backup process, and this time T8 is preset in the instruction unit I.
[0057]
If the determination result in step S21 is affirmative, that is, if the time T8 has elapsed, the instruction unit I sets the output state of the start signal St to a low level state (step S22). Then, the main CPU 24a enters the restricted state when the input state of the start signal St becomes the low level state. Next, the instruction unit I sets the output state of the backup signal Ba to the high level state (step S23). And the instruction | indication part I transfers to the process of the said step S17, and performs the process of step S17 and step S18 similarly to the above-mentioned. Through the processes in steps S22 and S18, the instruction unit I instructs the main CPU 24a to execute the startup process. As described above, when the processing of Step S10 → Step S12 → Step S13 → Steps S19 to S23 → Step S17 → Step S18 is performed, the instruction unit I performs processing for illegal acts (part B shown in FIG. 5). It ’s gone. In this series of processes, the backup process is instructed before the main CPU 24a is instructed to execute the startup process. Then, the instruction unit I instructs execution of the backup process, and instructs the main CPU 24a to execute the startup process after the time T8 has elapsed.
[0058]
Therefore, since a backup flag is set in the RAM 24c by the backup process, various settings are made based on various control information stored and held in the RAM 24c at the time of initial setting based on the main processing program. As a result, as described above, even when an illegal act is performed, the main CPU 24a performs the big hit random number value stored and held in the RAM 24c at the timing of shifting to the normal processing after the initial setting. Start with Then, the player who performed the fraudulent act cannot know when the value of the jackpot random number is updated to “7” or “511” which is the jackpot value. Therefore, it is possible to prevent the game store from obtaining a disadvantage due to the player's fraud.
[0059]
While the pachinko machine 10 is operating, the instructing unit I determines the input state of the power supply state signal S (first condition signal), which is a condition as to whether or not to instruct the execution of the backup process in step S10. In addition, the instruction unit I determines the input state of the reset signal Re (predetermined condition signal, second condition signal), which is a condition as to whether or not to instruct execution of the activation process in step S12. When the instruction unit I instructs the main CPU 24a to execute the startup process in step S14, the instruction unit I determines whether or not the input state of the power state signal S is in the low level state in step S13. It is determined whether or not the CPU 24a has been instructed to execute backup processing. That is, the instruction unit I determines whether or not the main CPU 24a is instructed to execute the backup process in step S13, and determines whether or not the activation condition of the main CPU 24a is satisfied based on the determination result. Yes.
[0060]
In the present embodiment, the following case corresponds when the determination result (determination result in step S13) when instructing execution of the above-described activation process is affirmative. In other words, after the input state of the power supply state signal S becomes the ON state which is a condition for instructing the execution of the backup process, the input state of the reset signal Re (or the illegal reset signal ReX) is a condition for instructing the execution of the startup process. This is a case where the ON state is reached. Note that the illegal reset signal ReX is a predetermined condition signal and a second condition signal in the present embodiment. The “ON state” indicates that the input state of the power supply state signal S and the input state of the reset signal Re satisfy the conditions for instructing the respective processes. In the present embodiment, the condition for instructing the execution of the backup process is that the input state of the power supply state signal S in the instruction unit I transitions from the high level state to the low level state. In the present embodiment, the condition for instructing the execution of the activation process is that the input state of the reset signal Re (or the illegal reset signal ReX) in the instruction unit I transitions from the high level state to the low level state. Therefore, if the determination result is affirmative, the process of step S10 is affirmed, and after the execution of the backup process is instructed in step S11, the process of step S12 is affirmed. This series of processing is performed when the voltage value V1a of the power supply voltage V1 drops to the voltage value V due to a power failure or the like during the operation of the pachinko machine 10.
[0061]
On the other hand, in the present embodiment, when the determination result (determination result in step S13) when instructing execution of the above-described activation process is negative, the following case corresponds. In other words, the input state of the power supply state signal S does not become the ON state that is a condition for instructing the execution of the backup process, and the input state of the reset signal Re (or the illegal reset signal ReX) This is a case where the ON state is reached. Therefore, when the determination result when instructing execution of the above-described activation process is negative, the process of step S10 is denied and the process of step S12 is affirmed. In this case, although the voltage value V1a of the power supply voltage V1 does not drop to the voltage value V, the condition for instructing the execution of the startup process is satisfied. The illegal reset signal ReX that transits to the low level state is output. Therefore, the instruction unit I sets the output state of the backup signal Ba to a low level in step S19 when the process of step S12 is affirmed and the execution of the backup process is not instructed in order to avoid such an illegal act. The main CPU 24a is instructed to execute backup processing.
[0062]
The instruction unit I described above can be realized, for example, with the circuit configuration shown in FIG. Hereinafter, the circuit configuration of the instruction unit I will be described with reference to FIGS. 4 and 5. The instruction section I includes a one-shot multivibrator (hereinafter referred to as “one-shot multi”) Z. This one-shot multi-Z is set for a predetermined time when a signal input state to the CLR input terminal is in a high level state and a signal input state to the A input terminal is changed from a high level state to a low level state. During this period, the output state of the output signal ZOUT from the / Q output terminal ("/" indicates a bar) becomes the low level state. The predetermined time is the time T9 shown in FIG. 5, and this time T9 is equal to the time T8 when the output state of the backup signal Ba becomes the low level state.
[0063]
A power monitoring circuit 27 is connected to the CLR input terminal of the one-shot multi-Z via an AND circuit 33. The AND circuit 33 is supplied with a power status signal S from the power monitoring circuit 27. The AND circuit 33 is connected to an integrating circuit 36 (configured by connecting a resistor R and a capacitor C in series between the power source Vc and the ground) via inverter circuits 34 and 35 connected in series. ing. The ground side terminal 37 of the resistor R is connected to the other input terminal of the AND circuit 33 via both inverter circuits 34 and 35, and the integrating circuit 36 outputs a signal composed of the potential of the terminal 37. The AND circuit 33 receives an output signal CR1 obtained by inverting the signal level of the signal having the potential. The AND circuit 33 performs an AND operation on the power state signal S and the output signal CR1, and outputs the operation result as an output signal AN1 to the CLR input terminal of the one-shot multi-Z.
[0064]
A reset signal circuit 28 is connected to the A input terminal of the one-shot multi-Z. A reset signal Re (or an illegal reset signal ReX) from the reset signal circuit 28 is input to the one-shot multi-Z. The one-shot multi-Z outputs the output signal ZOUT from the / Q output terminal based on the output signal AN1 and the reset signal Re (or the illegal reset signal ReX).
[0065]
The main CPU 24 a is connected to the / Q output terminal of the one-shot multi-Z via an AND circuit 39. The AND circuit 39 is connected to the power supply monitoring circuit 27. The AND circuit 39 performs an AND operation on the power supply state signal S and the output signal ZOUT, and outputs the operation processing result to the main CPU 24a as a backup signal Ba. The calculation result of the AND circuit 39 indicates the signal level of the backup signal Ba output from the instruction unit I.
[0066]
The main CPU 24 a is connected to the / Q output terminal of the one-shot multi-Z via a NAND circuit 40. The NAND circuit 40 is connected to the reset signal circuit 28 via an inverter circuit 41. Then, the NAND circuit 40 performs a NAND operation on the output signal Re1 and the output signal ZOUT having a signal level obtained by inverting the reset signal Re (or the illegal reset signal ReX), and uses the calculation processing result as a start signal St. To output. The calculation result of the NAND circuit 40 indicates the signal level of the start signal St output from the instruction unit I.
[0067]
Further, the CPU 25a of the sub board 25 (lamp board and sound board) is connected to the / Q output terminal of the one-shot multi-Z. The one-shot multi-Z outputs the output signal ZOUT as the notification start signal HS to the CPU 25a. The output signal ZOUT indicates the signal level of the notification start signal HS output from the instruction unit I.
[0068]
Therefore, according to the present embodiment, the following effects can be obtained.
(1) When the instruction unit I instructs the main CPU 24a to execute the starting process based on the input state of the reset signal Re (or the illegal reset signal ReX), it is determined whether or not the starting condition of the main CPU 24a is satisfied. Determine. If the determination result is negative, the main CPU 24a is instructed to execute backup processing, and after a predetermined time has elapsed, the main CPU 24a is instructed to execute start-up processing. For this reason, even when the illegal action described above is performed, the backup process is executed before the startup process is executed. As a result, when the main CPU 24a starts the control, it starts updating the value of the big hit random number from the value of the big hit random number stored in the RAM 24c. It becomes difficult to know whether the value is updated to a value that matches the value. Therefore, it is possible to prevent the game store from obtaining a disadvantage due to the player's fraud.
[0069]
(2) Further, the instruction unit I instructs the main CPU 24a to execute the backup process so that the startup condition is satisfied before instructing the main CPU 24a to execute the startup process based on the input state of the reset signal Re. For this reason, for example, when the input state of the reset signal Re to the instruction unit I changes due to some cause (occurrence of noise or the like), and the instruction unit I instructs the execution of the activation process based on the input state of the reset signal Re However, the execution of backup processing is instructed before the instruction. Accordingly, even when the main CPU 24a starts control again during the game of the pachinko machine 10, the main CPU 24a can start control based on various control information stored and held in the RAM 24c.
[0070]
(3) The instruction unit I determines whether the activation condition of the main CPU 24a is satisfied based on the input state of the power state signal S from the power source monitoring circuit 27. Therefore, when the input state of the reset signal Re indicates a condition for instructing the execution of the start-up process, the instruction unit I is caused by a normal operation in the pachinko machine 10 such as shutting off the power supply AC or by an illegal act. Can be accurately determined. Therefore, when an illegal act is performed, it is possible to reliably instruct the main CPU 24a to execute the backup process, and it is possible to prevent the gaming store from obtaining a disadvantage due to the illegal action.
[0071]
(4) When the instruction unit I determines that the activation condition of the main CPU 24 a is not satisfied, the instruction unit I notifies the determination result to the outside through the various lamps 16 and the speaker 17. Therefore, the amusement shop side (amusement shop clerk) can grasp from the notification operation of the various lamps 16 and the speaker 17 that the activation condition of the main CPU 24a is not satisfied. In other words, the game store side can grasp that the cheating is performed by the player. Moreover, it can suppress that the player who performed the cheating performs cheating again. Therefore, it is possible to prevent the game store from obtaining a disadvantage due to the player's fraud.
[0072]
(5) When the activation condition of the main CPU 24a is not satisfied, the instruction unit I instructs the execution of the backup process after instructing the execution of the backup process. Then, the main CPU 24a can execute the activation process based on the unauthorized reset signal ReX output from the unauthorized board due to the player's unauthorized act, and starts the control. Therefore, from the player side, it seems that the pachinko machine 10 has started control based on the unauthorized reset signal ReX, as in the past. On the other hand, the main CPU 24a starts the control based on the control information stored and held in the RAM 24c because the main CPU 24a executes the backup process before executing the startup process. Therefore, it is possible to prevent the amusement shop from obtaining a disadvantage due to the fraud, and it is difficult to understand what countermeasures against the fraud are being implemented.
[0073]
(6) The instruction unit I is provided on the main board 24 provided with the main CPU 24a. Since the main board 24 is sufficiently provided with countermeasures against fraud (accommodated in a protective case or the like that protects the main board 24), the player can instruct the instruction unit I and the main CPU 24a provided on the main board 24. It becomes difficult to attach an unauthorized substrate between the two. Even if the player attaches an unauthorized board to the connection between the power board 23 (reset signal circuit 28, power monitoring circuit 27) and the main board 24 (main CPU 24a), the unauthorized reset output from the unauthorized board The signal ReX is reliably input to the instruction unit I. Therefore, the function of the instruction unit I can be fully exhibited.
[0074]
In addition, you may change the said embodiment as follows.
In the above-described embodiment, the transition of the input state of the power supply state signal S in the instruction unit I from the low level state to the high level state may be a condition for instructing the execution of the backup process. In this case, the power supply monitoring circuit 27 changes the output state of the power supply state signal S from the low level state to the high level when the voltage value V1a of the power supply voltage V1 has dropped to the predetermined voltage value V. Configure to transition to state.
[0075]
-In the said embodiment, it may be the conditions which instruct | indicate execution of starting process that the input state of the reset signal Re (illegal reset signal ReX) in the instruction | indication part I changed from the low level state to the high level state. . In this case, the reset signal circuit 28 changes the output state of the reset signal Re to the main board 24 from the low level state to the high level state when the power is turned on (when the power is restored), and continues to the high level for a certain time T1. Configure to state. Then, after the lapse of the predetermined time T1, the output state of the reset signal Re is changed from the high level state to the low level state.
[0076]
-In the said embodiment, if the instruction | indication part I discriminate | determines that the starting conditions of main CPU24a are not satisfy | filled, this discrimination | determination result will be alert | reported outside through various lamp | ramp 16 and the speaker 17. May be changed as appropriate. For example, the instruction unit I is configured to notify the determination result to the outside by turning off the various lamps 16 when determining that the activation condition of the main CPU 24a is not satisfied when instructing the activation process. Also good. Further, the determination result may be notified to the outside by outputting a warning sound from the speaker 17. Moreover, you may employ | adopt other structures, such as the symbol display apparatus 20 and a management computer, as an alerting | reporting means.
[0077]
In the embodiment, when the instruction unit I instructs the activation process based on the input state of the reset signal Re, the main CPU 24a determines whether the backup process has been executed, and satisfies the activation condition based on the determination result. You may comprise so that it may discriminate | determine. Specifically, the power supply state signal S from the power supply monitoring circuit 27 is directly input to the main CPU 24a. When the main CPU 24a executes the backup process from the input state of the power supply state signal S, the instruction unit I To output a signal indicating that the backup processing has been executed. The instruction unit I that has input the signal determines that the main CPU 24a has performed the backup process based on the signal. Even with this configuration, it is possible to obtain the same effects as those of the above-described embodiment.
[0078]
-You may employ | adopt the structure in the said embodiment further for the payout control board for controlling payout of game balls, such as a prize ball.
In the above-described embodiment, the form of the update process of the big hit random number performed by the main CPU 24a is always the form in which the update is started with the initial value set to “0”, but other forms may be adopted. good. Specifically, after the main CPU 24a turns on the power of the pachinko machine 10, after the end of the update process of the first period, the initial value in the update process of one period of the big hit random number is initialized after the next period (second period). You may make it change irregularly using a value random number. The initial value random number is calculated by the main CPU 24a at predetermined intervals so that the initial value random number can be a numerical value within the same numerical value range as the jackpot random number (in each embodiment, all 631 kinds of integers “0” to “630”). Is updated by +1. The main CPU 24a reads the initial random number every time the update process of the big hit random number is completed, and executes the update process of the next period using the read initial random number as the initial value. .
[0079]
In the embodiment, the instruction unit I is provided on the main board 24. However, if the instruction unit I is connected to the reset signal circuit 28 and the power supply monitoring circuit 27 and connected to the main CPU 24a, the main board 24 is provided. 24 may not be provided.
[0080]
In the above-described embodiment, when it is determined that the activation condition of the main CPU 24a is not satisfied, initialization control (initial setting) for initializing the contents stored in the RAM 24c (such as the value of the big hit random number) for a predetermined time There may be further provided a restricting means for restricting execution of the ram clear. With such a configuration, when the main CPU 24a executes the backup process and then executes the start-up process, the player may attempt to initialize the storage contents of the RAM 24c at the time of initial setting using an unauthorized device. The initialization control is regulated by the regulation means. Therefore, when the main CPU 24a starts control by executing the startup process, the main CPU 24a surely starts updating the value of the big hit random number from the value of the big hit random number stored and held in the RAM 24c. Therefore, it becomes difficult for a player who has performed an illegal act to know when the value of the jackpot random number is updated to “7” or “511” which is the jackpot value. As a result, it is possible to prevent the game store from obtaining a disadvantage due to the player's fraud.
[0081]
  Next, a technical idea that can be grasped from the embodiment and another example will be added below.
  (A) The instruction means instructs execution of the backup process except when the initial power is turned on to the main body.The
[0082]
  (B) When the instruction means instructs the activation process of the control based on the input state of the condition signal, the instruction means determines whether or not the control means has executed the backup process, and the activation based on the determination result Determine whether the condition is metThe
[0083]
  (C) When the determination result is negative, the instruction unit notifies the determination result to the outside through the notification unit.The
[0084]
  (D) When the input state of the first condition signal is not in the ON state and the input state of the second condition signal is in the ON state, the instructing means is in an input state of the first condition signal. Notifying the outside that the second condition signal has entered the ON state through the notifying means without being turned ON.The
[0085]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, it can suppress that the game store side obtains a disadvantage by the cheating act of a player.
[Brief description of the drawings]
FIG. 1 is a front view showing the front side of a pachinko gaming machine.
FIG. 2 is a block diagram illustrating a specific configuration of a main control board and a sub control board.
FIG. 3 is a flowchart illustrating a control mode for the main CPU of the instruction unit during operation of the pachinko gaming machine.
FIG. 4 is a circuit diagram showing an example of a circuit configuration of an instruction unit.
FIG. 5 is a time chart illustrating a control mode of an instruction unit.
FIG. 6 is an explanatory diagram showing a mode in which the main CPU starts control when power is turned on.
[Explanation of symbols]
I: an instruction unit as an instruction means, S: a power state signal as a first condition signal, V: a voltage value as a predetermined voltage value, V1a: a voltage value as a power supply voltage value, Re: a predetermined condition signal and 2 reset signal as a condition signal, ReX ... predetermined condition signal and illegal reset signal as a second condition signal, 10 ... pachinko machine as a gaming machine, 24a ... main CPU as control means, 24c ... as storage means RAM 27: a power monitoring circuit as power monitoring means.

Claims (5)

遊技者に大当り状態を付与するか否かを決定するための大当り乱数の値を予め定めた一定の周期毎に更新する乱数更新処理を含む各種処理を実行する制御手段、及び前記乱数更新処理により前記制御手段が更新した更新後の前記大当り乱数の値を含み、遊技機の動作中に適宜書き換えられる各種制御情報を記憶する記憶手段を有する制御基板と、Control means for executing various processes including a random number update process for updating a value of a big hit random number for determining whether or not to give a big hit state to the player at a predetermined period; and the random number update process A control board having storage means for storing various control information including the value of the jackpot random number updated by the control means and appropriately rewritten during operation of the gaming machine;
機本体に供給される電源電圧値が予め定めた所定の電圧値に降下したか否かを示す電源状態信号を出力する電源監視回路と、  A power supply monitoring circuit that outputs a power supply state signal indicating whether or not the power supply voltage value supplied to the machine body has dropped to a predetermined voltage value determined in advance;
機本体に供給される電源電圧の遮断後も前記記憶手段の記憶内容を保持するための電源電圧を前記記憶手段に供給するバックアップ用電源と、  A backup power supply for supplying the storage means with a power supply voltage for retaining the storage contents of the storage means even after the power supply voltage supplied to the machine body is shut off;
前記制御手段の動作を停止させるリセット信号を出力するリセット信号回路と、を備え、  A reset signal circuit for outputting a reset signal for stopping the operation of the control means,
前記電源監視回路は、前記電源電圧値が予め定めた所定の電圧値を維持している場合には前記電源状態信号の出力状態を第１状態とし、前記電源電圧値が予め定めた所定の電圧値に降下した場合には前記電源状態信号の出力状態を前記第１状態から第２状態へ遷移させ、  The power supply monitoring circuit sets the output state of the power supply state signal to the first state when the power supply voltage value is maintained at a predetermined voltage value, and the power supply voltage value is a predetermined voltage. The output state of the power supply state signal transitions from the first state to the second state when the value drops to a value;
前記制御手段は、  The control means includes
前記電源状態信号の出力状態が前記第１状態から前記第２状態へ遷移した場合には前記記憶手段の記憶内容を電源遮断後も記憶保持させるためのバックアップ処理を実行し、前記バックアップ処理に係る処理時間の経過後に前記リセット信号の出力状態が動作の停止を示す第１状態になることによって動作を停止し、  When the output state of the power state signal transitions from the first state to the second state, a backup process is performed to store and retain the storage contents of the storage unit even after the power is shut off. After the processing time elapses, the operation of the reset signal is stopped by the first state indicating the stop of the operation,
前記電源状態信号の出力状態が前記第１状態であって、前記リセット信号の出力状態が前記第１状態から動作の開始を示す第２状態へ遷移した場合には制御を開始し、当該制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させる遊技機において、  When the output state of the power supply state signal is the first state and the output state of the reset signal transits from the first state to a second state indicating the start of operation, control is started. When the backup information stored by the backup process is not stored in the storage means at the start, the storage contents of the storage means are initialized and the update of the big hit random number is started from a predetermined initial value. When the backup information stored by the backup process is stored in the storage means at the start of the control, control is started based on the storage contents of the storage means, and the update of the big hit random number is stored in the storage means by the backup process In a gaming machine that starts with a held value,
前記制御手段には該制御手段に対して指示信号を出力する指示手段が接続されているとともに、前記電源監視回路及び前記リセット信号回路は前記指示手段に接続され、前記電源状態信号及び前記リセット信号を前記指示手段に対して出力し、  Instruction means for outputting an instruction signal to the control means is connected to the control means, and the power monitoring circuit and the reset signal circuit are connected to the instruction means, and the power state signal and the reset signal Is output to the instruction means,
前記指示手段は、  The instruction means includes
前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力し、前記バックアップ処理の指示後に前記リセット信号の入力状態が前記第１状態へ遷移した場合には前記制御手段に対して前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力する一方で、  When the input state of the power state signal transitions from the first state to the second state, an instruction signal for instructing the control means to execute the backup process is output, and after the backup process is instructed When the input state of the reset signal transitions to the first state, an instruction signal for instructing the control unit to stop the operation is output, and then the input state of the reset signal changes to the second state. While outputting an instruction signal instructing the control means to start the operation by making a transition,
前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力した後に、前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力することを特徴とする遊技機。  The input state of the reset signal has transitioned to the first state when the input state of the power state signal has not transitioned from the first state to the second state and has not instructed execution of the backup process In this case, after outputting an instruction signal instructing execution of the backup processing to the control means, an instruction signal instructing to stop the operation is output, and thereafter, the input state of the reset signal is the second state. A gaming machine characterized by outputting an instruction signal for instructing the control means to start the operation by transitioning to a state. 前記指示手段は、前記制御基板に設けられていることを特徴とする請求項１に記載の遊技機。The gaming machine according to claim 1, wherein the instruction means is provided on the control board. 前記記憶手段の記憶内容の初期化を指示する初期化手段を備え、Comprising initialization means for instructing initialization of the storage contents of the storage means;
前記制御手段は、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されているとき、及び前記バックアップ情報が記憶されていないときには前  The control means is configured to start the control when the initialization means instructs the initialization of the storage contents of the storage means at the start of the control and when the backup information is not stored. 記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されておらず、かつ前記バックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させることを特徴とする請求項１又は請求項２に記載の遊技機。Initializing the storage contents of the storage means and starting the update of the jackpot random number from a predetermined initial value, the initialization means is instructed to initialize the storage contents of the storage means at the start of the control When the backup information is not stored, the control is started based on the storage contents of the storage means, and the update of the big hit random number is started from the value stored in the storage means by the backup processing. The gaming machine according to claim 1 or 2, wherein the gaming machine is characterized. 前記電源監視回路及び前記リセット信号回路は、遊技場の電源が供給されるとともにその電源を遊技機への供給電圧に変換処理し、変換後の電源電圧を前記制御基板に供給する電源基板に設けられていることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の遊技機。The power supply monitoring circuit and the reset signal circuit are provided on a power supply board that is supplied with power from the game arcade and converts the power supply to a supply voltage to the gaming machine, and supplies the converted power supply voltage to the control board. The gaming machine according to any one of claims 1 to 3, wherein the gaming machine is provided. 前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、報知開始信号を報知手段に出力し、前記報知手段に不正行為が行われたことを報知させることを特徴とする請求項１〜請求項４のうちいずれか一項に記載の遊技機。The instruction means has an input state of the reset signal when the input state of the power state signal has not changed from the first state to the second state and does not instruct execution of the backup process. When a transition to state 1 is made, a notification start signal is output to the notification means, and the notification means is notified that an illegal act has been performed. The gaming machine according to the item.
JP2002247061A 2002-08-27 2002-08-27 Game machine Expired - Fee Related JP4024625B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002247061A JP4024625B2 (en) 2002-08-27 2002-08-27 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002247061A JP4024625B2 (en) 2002-08-27 2002-08-27 Game machine

Publications (2)

Publication Number Publication Date
JP2004081557A JP2004081557A (en) 2004-03-18
JP4024625B2 true JP4024625B2 (en) 2007-12-19

Family

ID=32054800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002247061A Expired - Fee Related JP4024625B2 (en) 2002-08-27 2002-08-27 Game machine

Country Status (1)

Country Link
JP (1) JP4024625B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182485B2 (en) * 2014-03-14 2017-08-16 株式会社ニューギン Game machine
JP6182484B2 (en) * 2014-03-14 2017-08-16 株式会社ニューギン Game machine

Also Published As

Publication number Publication date
JP2004081557A (en) 2004-03-18

Similar Documents

Publication Publication Date Title
JP4112865B2 (en) Game machine
JP4777323B2 (en) Amusement stand
JP5120573B2 (en) Amusement stand
JP4112867B2 (en) Game machine
JP4843551B2 (en) Game machine
JP6360282B2 (en) Game machine
JP5491310B2 (en) Game machine
JP5307062B2 (en) Game machine
JP6192354B2 (en) Game machine
JP2015171593A (en) Game machine
JP2002219226A (en) Game machine
JP4024625B2 (en) Game machine
JP2003275429A (en) Pachinko game machine
JP4429647B2 (en) Game machine
JP2017131778A (en) Game machine
JP4024722B2 (en) Game machine
JP4024703B2 (en) Game machine
JP3096495U (en) Gaming machine
JP2020005931A (en) Game machine
JP2020028569A (en) Game machine
JP2020028560A (en) Game machine
JP2020028561A (en) Game machine
JP4177593B2 (en) Game machine
JP2014200603A (en) Game machine
JP6348686B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071003

R150 Certificate of patent or registration of utility model

Ref document number: 4024625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees