JP4024625B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4024625B2 JP4024625B2 JP2002247061A JP2002247061A JP4024625B2 JP 4024625 B2 JP4024625 B2 JP 4024625B2 JP 2002247061 A JP2002247061 A JP 2002247061A JP 2002247061 A JP2002247061 A JP 2002247061A JP 4024625 B2 JP4024625 B2 JP 4024625B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- signal
- power supply
- control
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技を制御する制御手段と、前記制御手段に対して前記遊技に関する各種制御情報を記憶手段に記憶保持させるためのバックアップ処理及び前記制御手段に対して起動処理の実行を指示する指示手段とを備えた遊技機に関するものである。
【０００２】
【従来の技術】
従来、遊技機の一種であるパチンコ機では、遊技領域に発射された遊技球が所定の入賞口（始動入賞口など）に入賞すると、複数列（例えば、３列）の図柄による図柄組み合わせゲームが行われるようになっている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。このとき、複数列の図柄が同一種類の図柄からなる組み合わせで表示された場合には、大当り状態が形成され、多数の遊技球を獲得できるチャンスが付与されるようになっている。
【０００３】
そして、この図柄組み合わせゲームは、遊技者の遊技に対する興趣を高めるために図柄の組み合わせを表示する演出であり、遊技者に対して大当り状態を付与するか否かはパチンコ機の内部処理において判定されている。具体的に言えば、パチンコ機では、大当り判定用乱数（以下、「大当り乱数」という。）の値に基づき、大当りか否かを判定（大当り判定）している。この大当り乱数は、予め定めた数値範囲内（例えば、「０」〜「６３０」までの全６３１通りの整数）の数値を主制御基板のメインＣＰＵが所定時間（例えば、２ｍｓ）毎に＋１ずつ更新するようになっている。また、大当り乱数には、大当り状態と判定するための大当り値（例えば、「７」と「５１１」）が予め定められている。そして、メインＣＰＵは、遊技球が始動入賞口に入賞したタイミングで大当り乱数の値を読み出し、読み出した値が大当り値と一致する場合、図柄組み合わせゲームにおいて大当り状態を形成する図柄の組み合わせ（例えば、「７，７，７」）を図柄表示装置に表示させ、遊技者に大当り状態を付与するようになっている。
【０００４】
また、近時のパチンコ機の中には、遊技中の各種制御情報を記憶手段（ＲＡＭ）に記憶させるバックアップ機能を搭載したものがある。このバックアップ機能は、パチンコ機に供給される電源電圧（例えば、ＡＣ２４Ｖ）が営業時間中の停電などの理由により遮断されると、その遮断時点における各種制御情報を記憶保持させる機能となっている。前記パチンコ機は、前記電源電圧値が予め定められた所定の電圧値に降下したか否かを監視する電源監視回路を備えている。前記電源監視回路は、監視の結果を電源状態信号（ハイレベル状態とローレベル状態を示す２値信号）としてメインＣＰＵに出力している。そして、メインＣＰＵは、前記電源状態信号の入力状態が、ハイレベル状態からローレベル状態に遷移すると（電源監視回路において、電源電圧値が降下したと判別されると）、バックアップ処理を実行し、大当り乱数の値などの各種制御情報をＲＡＭに記憶させるようになっている。このバックアップ機能を搭載すれば、電源電圧が遮断されても電源復旧時には、ＲＡＭに記憶保持された制御情報に基づき遊技を再開させることができるようになっている。
【０００５】
【発明が解決しようとする課題】
ところで、メインＣＰＵは、パチンコ機の電源投入時、リセット信号（ハイレベル状態とローレベル状態を示す２値信号）の入力状態に基づき遊技の制御を開始するようになっている。また、パチンコ機には、メインＣＰＵに対してリセット信号を出力するリセット信号回路が備えられている。
【０００６】
以下、図６に基づきメインＣＰＵが遊技の制御を開始する態様を説明する。
パチンコ機の電源が投入されると、メインＣＰＵにおけるリセット信号の入力状態は、一定時間（図示する時間Ｔ１）、ローレベル状態となるので、メインＣＰＵは、制御を開始する前の状態（制御を停止した状態）である規制状態となっている。そして、メインＣＰＵは、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、制御を開始するようになっている。
【０００７】
そして、制御を開始したメインＣＰＵは、最初に初期設定（初期コマンドの設定など）を実行し（一定時間Ｔ２）、その後、各種制御コマンドの演算処理などを行う通常処理に移行するようになっている。また、メインＣＰＵは、通常処理に移行したタイミングで大当り乱数の値を「０」から更新を開始するようになっている。このとき、メインＣＰＵが大当り乱数の更新を開始し、該大当り乱数の値が大当り値である「７」に更新されるまでの時間は、図６に示す時間Ｔ３＝２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、図６に示す時間Ｔ４＝２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。そのため、図６に示すように、電源投入後、メインＣＰＵにおいて、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移してから大当り値である「７」又は「５１１」に更新するまでの時間（Ｔ２＋Ｔ３又はＴ２＋Ｔ４）は常に一定となっている。
【０００８】
従って、遊技者の中には、このようなメインＣＰＵの特性を利用して、意図的に大当りを狙う不正行為を行う者がいる。この不正行為は、例えば、パチンコ機の機裏側に、メインＣＰＵに対して前記リセット信号と同様の機能（役割）を果たす類似リセット信号（以下、「不正リセット信号」）を強制的に入力することによって制御の開始を指示する不正基板（ぶら下げ基板とも言われる。）を取り付けることにより行われている。そして、メインＣＰＵに対する不正リセット信号の入力状態が、所定時間、ローレベル状態となり、制御を開始する前の状態（制御を停止した状態）である規制状態となる。そして、メインＣＰＵは、所定時間経過後、不正リセット信号の入力状態がローレベル状態からハイレベル状態に遷移したことを契機として制御を開始することになる。即ち、この状態において、メインＣＰＵは、前述した初期設定によってＲＡＭがクリアされ、その状態で制御を開始することになる。
【０００９】
従って、遊技者は、メインＣＰＵに対する不正リセット信号の入力状態をローレベル状態からハイレベル状態とした時点からメインＣＰＵが大当り乱数の値を大当り値に更新するまでの時間を計時し、そのタイミングで不正な器具により大当り値を読み出させることが可能となる。その結果、不正行為を行った遊技者に対して大当り状態を付与することになり、遊技店側は不利益を得る虞があった。
【００１０】
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる遊技機を提供することにある。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、遊技者に大当り状態を付与するか否かを決定するための大当り乱数の値を予め定めた一定の周期毎に更新する乱数更新処理を含む各種処理を実行する制御手段、及び前記乱数更新処理により前記制御手段が更新した更新後の前記大当り乱数の値を含み、遊技機の動作中に適宜書き換えられる各種制御情報を記憶する記憶手段を有する制御基板と、機本体に供給される電源電圧値が予め定めた所定の電圧値に降下したか否かを示す電源状態信号を出力する電源監視回路と、機本体に供給される電源電圧の遮断後も前記記憶手段の記憶内容を保持するための電源電圧を前記記憶手段に供給するバックアップ用電源と、前記制御手段の動作を停止させるリセット信号を出力するリセット信号回路と、を備え、前記電源監視回路は、前記電源電圧値が予め定めた所定の電圧値を維持している場合には前記電源状態信号の出力状態を第１状態とし、前記電源電圧値が予め定めた所定の電圧値に降下した場合には前記電源状態信号の出力状態を前記第１状態から第２状態へ遷移させ、前記制御手段は、前記電源状態信号の出力状態が前記第１状態から前記第２状態へ遷移した場合には前記記憶手段の記憶内容を電源遮断後も記憶保持させるためのバックアップ処理を実行し、前記バックアップ処理に係る処理時間の経過後に前記リセット信号の出力状態が動作の停止を示す第１状態になることによって動作を停止し、前記電源状態信号の出力状態が前記第１状態であって、前記リセット信号の出力状態が前記第１状態から動作の開始を示す第２状態へ遷移した場合には制御を開始し、当該制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させる遊技機において、前記制御手段には該制御手段に対して指示信号を出力する指示手段が接続されているとともに、前記電源監視回路及び前記リセット信号回路は前記指示手段に接続され、前記電源状態信号及び前記リセット信号を前記指示手段に対して出力し、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力し、前記バックアップ処理の指示後に前記リセット信号の入力状態が前記第１状態へ遷移した場合には前記制御手段に対して前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力する一方で、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力した後に、前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力することを要旨とする。
【００１２】
請求項２に記載の発明は、請求項１に記載の遊技機において、前記指示手段は、前記制御基板に設けられていることを要旨とする。
【００１３】
請求項３に記載の発明は、請求項１又は請求項２に記載の遊技機において、前記記憶手段の記憶内容の初期化を指示する初期化手段を備え、前記制御手段は、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されているとき、及び前記バックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されておらず、かつ前記バックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させることを要旨とする。
【００１４】
請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の遊技機において、前記電源監視回路及び前記リセット信号回路は、遊技場の電源が供給されるとともにその電源を遊技機への供給電圧に変換処理し、変換後の電源電圧を前記制御基板に供給する電源基板に設けられていることを要旨とする。
【００１５】
請求項５に記載の発明は、請求項１〜請求項４のうちいずれか一項に記載の遊技機において、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、報知開始信号を報知手段に出力し、前記報知手段に不正行為が行われたことを報知させることを要旨とする。
【００１６】
【発明の実施の形態】
以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」という。）に具体化した一実施形態を図１〜図６に基づき説明する。
【００１７】
図１にはパチンコ機１０の機表側が略示されており、パチンコ機１０において機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。また、中枠１２の前面側には、機内部の遊技盤１３を透視保護するためのガラス枠を有した前枠１４と上球皿１５が共に横開き状態で開閉可能に組付け整合されている。そして、前枠１４の周囲前面側及び遊技盤１３の遊技領域の両側方には、パチンコ機１０の各種遊技状態（図柄変動、大当り状態、リーチ状態など）に応じて点灯（点滅）・消灯などの発光装飾を行う各種ランプ１６が設けられている。さらに、上球皿１５の両側方には、前記遊技状態に応じて各種音声（効果音など）を出力するスピーカ１７が設けられている。そして、中枠１２の下部には下球皿１８、打球発射装置１９などが装着されている。また、遊技盤１３の遊技領域１３ａの略中央には、複数列（例えば、３列）の図柄による図柄組み合わせゲームを行う図柄表示装置２０が配設されている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。
【００１８】
また、図柄表示装置２０の下方には、始動入賞口２１が配設されており、該始動入賞口２１の奥方には始動入賞口２１に入賞した遊技球を検知するための入賞検知センサＳＳ（図２に示す。）が配設されている。また、始動入賞口２１の下方には、図示しないソレノイドにより開閉動作を行う大入賞口２２が配設されている。そして、打球発射装置１９の操作により遊技盤１３の遊技領域１３ａに発射された遊技球が始動入賞口２１へ入賞すると、図柄表示装置２０では図柄組み合わせゲームが行われるようになっている。この図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせとして形成された場合、大入賞口２２の開閉により、多数の遊技球（賞球）を獲得できるチャンス（大当り）が遊技者に付与されるようになっている。
【００１９】
一方、パチンコ機１０の機裏側には、該パチンコ機１０の主電源となる遊技場の電源ＡＣ（例えば、２４Ｖ）が供給される電源基板２３（図２に示す。）が装着されている。また、電源基板２３には、パチンコ機１０の遊技全体を制御するために各種制御信号を出力する主制御基板（以下、「主基板」という。）２４（図２に示す。）が接続されている。この主基板２４は、例えば、該主基板２４を保護する保護ケースなどに収容され、外部からの主基板２４に対する直接的な不正行為（例えば、ＲＯＭの交換）を抑制することができるようになっている。また、電源基板２３には、主基板２４とも接続され、該主基板２４が出力した前記各種制御信号を入力し、該制御信号に基づき所定の制御を実行するサブ制御基板（以下、「サブ基板」という。）２５（図２に示す。）が接続されている。このサブ基板２５は、図柄表示装置２０に対して図柄制御を実行する図柄制御基板、各種ランプ１６（図１に示す。）に対してランプ制御を実行するランプ制御基板及びスピーカ１７（図１に示す。）に対して音声制御を実行する音声制御基板などから構成されている。
【００２０】
以下、電源基板２３、主基板２４及びサブ基板２５の具体的な構成及び接続態様を図２に基づき説明する。
前記電源基板２３は、遊技場の電源ＡＣをパチンコ機１０への供給電圧として電源電圧Ｖ１（例えば、ＤＣ３０Ｖ）に変換処理する電源回路２６を備えている。また、電源回路２６には、主基板２４及びサブ基板２５が接続されている。そして、電源回路２６は、変換処理された後の電源電圧Ｖ１を前記各基板２４，２５に各別に対応する供給すべき所定の電源電圧Ｖ２，Ｖ３にさらに変換処理し、その変換後の電源電圧Ｖ２，Ｖ３を前記各基板２４，２５に供給するようになっている。
【００２１】
また、電源回路２６には電源監視手段としての電源監視回路２７が接続されており、該電源監視回路２７は、機本体に供給される電源電圧値を監視するようになっている。即ち、電源監視回路２７は、機本体に供給される電源電圧値が予め定められた所定の電圧値に降下したか否かを判別するようになっている。具体的には、前記電源監視回路２７は、電源回路２６から供給された電源電圧Ｖ１の電圧値Ｖ１ａを監視し、該電圧値Ｖ１ａが予め定められた電圧値Ｖ（例えば、ＤＣ２０Ｖ）に降下したか否かを判別している。なお、この電圧値Ｖは、遊技に支障をきたすことなくパチンコ機１０を動作させるために最低限必要な電圧とされている。
【００２２】
また、電源監視回路２７には、後述するリセット信号回路２８が接続されている。前記電源監視回路２７は、機本体に供給される電源電圧値（電源電圧Ｖ１の電圧値Ｖ１ａ）が予め定められた電圧値Ｖに降下したか否かを示す電源状態信号Ｓを出力するようになっている。この電源状態信号Ｓは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。前記電源監視回路２７は、その判別結果が否定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態とするようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないことを示すようになっている。
【００２３】
一方、電源監視回路２７は、その判別結果が肯定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下したことを示すようになっている。そして、電源監視回路２７は、電源状態信号Ｓのローレベル状態を所定時間（図５に示す時間Ｔ５）の間継続した後、電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるようになっている。
【００２４】
また、リセット信号回路２８は、主基板２４及びサブ基板２５に対してリセット信号Ｒｅを出力するようになっている。このリセット信号Ｒｅは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、リセット信号回路２８は、電源供給の開始時（初期電源投入時）に、主基板２４及びサブ基板２５に対するリセット信号Ｒｅの出力状態をローレベル状態とするようになっており、所定時間（図５に示す時間Ｔ１）の経過後に、ローレベル状態からハイレベル状態に遷移させるようになっている。一方、リセット信号回路２８は、電源状態信号Ｓの入力状態がローレベル状態となってから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。換言すると、リセット信号回路２８は、電源監視回路２７において、電源電圧Ｖ１の電圧値Ｖ１ａが、予め定められた電圧値Ｖに降下したと判別されてから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。
【００２５】
また、電源基板２３は、主基板２４（ＲＡＭ２４ｃ）に記憶保持され、パチンコ機１０の動作中に適宜書き換えられる各種制御情報の消去（クリア）を指示するＲＡＭクリアスイッチ２９を備えている。このＲＡＭクリアスイッチ２９は、遊技店の店員のみの操作が許容されるように機裏側に設けられている。そして、ＲＡＭクリアスイッチ２９には、該ＲＡＭクリアスイッチ２９からの消去指示を受けて、主基板２４（ＲＡＭ２４ｃ）に記憶保持された記憶内容（各種制御情報）の初期化を実行するＲＡＭクリアスイッチ回路３０が接続されている。
【００２６】
前記主基板２４は、パチンコ機１０全体を制御する制御手段としてのメインＣＰＵ２４ａを備えている。また、メインＣＰＵ２４ａにはＲＯＭ２４ｂ及び記憶手段としてのＲＡＭ２４ｃが接続されている。また、メインＣＰＵ２４ａは、大当り判定用乱数（以下、「大当り乱数」という。）などの各種乱数の値を所定時間毎（例えば２ｍｓ毎）に更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数に基づき遊技者に大当り状態を付与するか否かを判別（決定）している。また、ＲＯＭ２４ｂには、パチンコ機１０を制御するための各種制御プログラム（メイン処理プログラム、割込み処理プログラム、電源断処理プログラムなど）が記憶保持されている。また、ＲＡＭ２４ｃには、パチンコ機１０の動作中に適宜書き換えられる各種制御情報（大当り乱数の値など）が記憶保持されるようになっている。そして、ＲＡＭ２４ｃには、図示しないバックアップ用電源が接続されており、電源電圧Ｖ１（電源ＡＣ）の遮断時（電圧値Ｖへの降下時）においてバックアップ用電源から供給された電源電圧に基づき遊技に関する各種制御情報を記憶保持するようになっている。
【００２７】
ここで、前記大当り乱数について説明する。
前記大当り乱数は、予め定められた数値範囲内（例えば、「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが割込み処理プログラムを実行する毎（２ｍｓ毎）に数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、更新後の値を大当り乱数の値としてＲＡＭ２４ｃに記憶し、既に記憶されている大当り乱数の値を書き換えることで大当り乱数の値を順次更新するようになっている。
【００２８】
より詳しく言えば、メインＣＰＵ２４ａは、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→・・・→「６２９」→「６３０」というように数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数の値として更新された数値が最後に更新される数値（終期値）である「６３０（最大値）」に達すると、再び「０」〜「６３０」までの数値を＋１ずつ更新するようになっている。即ち、本実施形態のパチンコ機１０では、大当り乱数の値を「０」〜「６３０」に更新するまでを大当り乱数の１周期として大当り乱数の値を順次更新し、この１周期の更新処理をパチンコ機１０の動作中、繰り返し実行するようになっている。
【００２９】
また、メインＣＰＵ２４ａには、入賞検知センサＳＳが接続されている。そして、メインＣＰＵ２４ａは、入賞検知センサＳＳからの入賞検知信号を入力すると、そのタイミングでＲＡＭ２４ｃに記憶されている大当り乱数の値を読み出すようになっている。また、メインＣＰＵ２４ａは、読み出した大当り乱数の値がＲＯＭ２４ｂに記憶されている所定の大当り値（例えば、「７」と「５１１」）と一致するか否かを判別するようになっている。そして、メインＣＰＵ２４ａは、該判別結果が肯定（一致）の場合に大当り状態を付与するようになっている。なお、大当り乱数の数値が「０」〜「６３０」（全６３１通り）であって、前記大当り値を「７」と「５１１」に定めた場合、パチンコ機１０の大当り確率は、３１５．５分の１（＝６３１分の２）となる。
【００３０】
また、前記サブ基板２５は、パチンコ機１０の各種構成部材（図柄表示装置２０、各種ランプ１６、スピーカ１７）に対して所定の制御（図柄制御、ランプ制御、音声制御）を実行するＣＰＵ２５ａを備えており、該ＣＰＵ２５ａにはＲＯＭ２５ｂ及びＲＡＭ２５ｃが接続されている。そして、ＲＯＭ２５ｂには前述した所定の制御を実行するための制御プログラムなどが記憶保持されていると共に、ＲＡＭ２５ｃにはパチンコ機１０の動作中に適宜書き換えられる各種制御情報が記憶保持されるようになっている。
【００３１】
また、ＣＰＵ２５ａには、電源基板２３のリセット信号回路２８が接続されている。そして、ＣＰＵ２５ａは、電源投入時において、電源基板２３のリセット信号回路２８からのリセット信号Ｒｅの入力状態が、所定時間（図５に示す時間Ｔ１）、ローレベル状態となるので、制御を停止した状態である規制状態となる。また、ＣＰＵ２５ａは、所定時間（図５に示す時間Ｔ１）の経過後、リセット信号回路２８からのリセット信号Ｒｅの入力状態が、ローレベル状態からハイレベル状態になったことを契機に起動を開始し、所定の初期設定後、メインＣＰＵ２４ａからの制御信号を入力する迄の間、待機するようになっている。
【００３２】
そして、本実施形態のパチンコ機１０は、主基板２４のメインＣＰＵ２４ａに対して、遊技に関する各種制御情報をＲＡＭ２４ｃに記憶させるためのバックアップ処理、及び規制状態とさせてから制御を開始させるための起動処理の実行を指示する指示手段としての指示部Ｉを備えている。この指示部Ｉは、主基板２４に設けられており、メインＣＰＵ２４ａに対して所定の信号（開始信号Ｓｔ、バックアップ信号Ｂａ）を出力可能な状態でメインＣＰＵ２４ａに接続されている。また、指示部Ｉは、前記電源基板２３の電源監視回路２７とリセット信号回路２８に接続されており、電源監視回路２７から電源状態信号Ｓを、リセット信号回路２８からリセット信号Ｒｅの入力が可能となっている。
【００３３】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａに対しバックアップ信号Ｂａを用いてバックアップ処理の実行を指示するようになっている。このバックアップ信号Ｂａは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、指示部Ｉは、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移すると、バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示するようになっている。
【００３４】
そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移したことを契機に、ＲＯＭ２４ｂに記憶保持された電源断処理プログラムに基づいてバックアップ処理を実行するようになっている。即ち、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持されている制御情報（例えば、大当り乱数の値）に加えて、新たにレジスタ及びスタックポインタなどの制御情報をＲＡＭ２４ｃに記憶保持する。また、メインＣＰＵ２４ａは、パチンコ機１０を構成する各種構成部材の処理を停止、例えば、始動入賞口２１や大入賞口２２などを開閉させるための各種ソレノイドの作動処理を停止する。また、メインＣＰＵ２４ａは、サブ基板２５（ランプ制御基板）に対して各種ランプ１６（図１参照）の消灯を指示する制御コマンドからなる制御信号を出力する。また、メインＣＰＵ２４ａは、サブ基板２５（音声制御基板）に対してスピーカ１７（図１参照）の音声出力の停止を指示する制御コマンドからなる制御信号を出力する。
【００３５】
また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃにバックアップフラグ（メインＣＰＵ２４ａの後述する制御開始時に、ＲＡＭ２４ｃに記憶保持されている制御情報が正しいか否かを判別するためのフラグ）を設定した後、該ＲＡＭ２４ｃへのアクセスを禁止する。なお、メインＣＰＵ２４ａは、後述の初期設定時、ＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、ＲＡＭ２４ｃにバックアップフラグが設定されているか否かを確認するようになっている。そして、バックアップフラグが設定されている場合には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて各種設定を行う。一方で、バックアップフラグが設定されていない場合には、初期設定を行う。即ち、ＲＡＭ２４ｃの記憶内容は初期化され、初期値が設定されるようになっている。また、ＲＡＭクリアスイッチ２９がＯＮ状態である場合は、同様に初期設定を行う。そして、バックアップフラグは、前述のように、バックアップ処理が行われた場合のみにＲＡＭ２４ｃに設定されるようになっている。
【００３６】
このバックアップ処理によって、ＲＡＭ２４ｃには、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した時（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）の各種制御情報が記憶保持されるようになっている。そのため、営業時間中の停電などの理由により、電源ＡＣが遮断（電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下）した場合でも、電源復旧後、ＲＡＭクリアスイッチ２９がＯＦＦ状態でメインＣＰＵ２４ａが後述する起動処理を実行すると、遊技者は、電源遮断時の状態から遊技を再開することが可能となる。
【００３７】
前記指示部Ｉは、前記リセット信号回路２８からのリセット信号Ｒｅの入力状態に基づき、メインＣＰＵ２４ａに対し開始信号Ｓｔを用いて起動処理の実行を指示するようになっている。この開始信号Ｓｔは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。また、指示部Ｉは、起動処理の実行を指示する際、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したとき、起動条件が満たされているか否かを判別するようになっている。この起動条件が満たされているとは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移している場合である。換言すれば、電源状態信号Ｓの入力状態が電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを示している場合である。さらに、指示部ＩがメインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示している場合であるとも言える。
【００３８】
そして、指示部Ｉは、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、起動条件が満たされているか否かを判別する。起動条件が満たされていると判別した場合、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。また、起動条件が満たされていないと判別した場合、指示部Ｉは、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。また、指示部Ｉは、所定時間経過後（バックアップ処理の実行終了後）、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。
【００３９】
そして、メインＣＰＵ２４ａは、指示部Ｉからの起動処理の実行指示により、開始信号Ｓｔの入力状態がハイレベル状態からローレベル状態に遷移すると、制御を停止した状態である規制状態となる。さらに、所定時間経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移すると、制御が開始される。このように、メインＣＰＵ２４ａは、起動処理の実行が指示されると、制御を停止した状態である規制状態を経て制御を開始する動作状態となる。なお、メインＣＰＵ２４ａは、初期電源投入時において、指示部Ｉからの開始信号Ｓｔの入力状態がローレベル状態となるので、制御を停止した状態である規制状態となっている。そして、電源を投入してから一定時間Ｔ１（図５参照）経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移するので、制御が開始される。
【００４０】
この制御の開始により、メインＣＰＵ２４ａは、ＲＯＭ２４ｂに記憶保持されたメイン処理プログラムに基づき、初期設定を実行するようになっている。この初期設定は、一定時間Ｔ２（図６参照）の間に行われる。まず、メインＣＰＵ２４ａは、遊技中、所定周期毎に実行される割込み処理プログラムの割込みを禁止に設定する。この割込み処理プログラムにより、メインＣＰＵ２４ａは、各種信号（入賞検知センサＳＳからの入賞検知信号など）の入力処理を実行する。また、メインＣＰＵ２４ａは、サブ基板２５のＣＰＵ２５ａに対して所定の制御を実行させるための制御コマンドを制御信号として出力する出力処理や、大入賞口２２などを開閉動作させるための設定を行う役物処理などを実行する。
【００４１】
そして、メインＣＰＵ２４ａは、メイン処理プログラムに基づき、遊技を開始するための各種設定を行う。この各種設定は、電源基板２３のＲＡＭクリアスイッチ２９の設定状態（ＯＮ状態／ＯＦＦ状態）に応じて、次のように行われる。制御の開始時に前記ＲＡＭクリアスイッチ２９がＯＮ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報を消去し、ＲＡＭ２４ｃの記憶内容を初期化（ＲＡＭ２４ｃの全作業領域をクリア）する。この初期化により、ＲＡＭ２４ｃに記憶されている大当り乱数の値などは、「０」クリアされる。そして、メインＣＰＵ２４ａは、初期化されたＲＡＭ２４ｃに対して遊技を開始させるための初期値を設定する。この初期値の設定によって、メインＣＰＵ２４ａは、大当り乱数の値として「０」をＲＡＭ２４ｃに設定する。
【００４２】
このようにＲＡＭ２４ｃの記憶内容が初期化された場合、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに設定された初期値に基づいて、各種制御コマンドの演算処理などを行う通常処理を開始する（図６参照）。そのため、メインＣＰＵ２４ａは、通常処理に移行したタイミング（制御を開始してから一定時間Ｔ２の経過後）で、大当り乱数の値の更新を「０」から開始する。その結果、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当り値である「７」に更新されるまでの時間Ｔ３は、２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当たり値である「５１１」に更新されるまでの時間Ｔ４は、２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。従って、制御を開始してから大当り乱数の値が大当り値である「７」に更新されるまでの時間は、Ｔ２＋Ｔ３となり、この時間は常に一定となる。また、同様に、制御を開始してから大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、Ｔ２＋Ｔ４となり、この時間は一定となる。
【００４３】
一方、制御の開始時にＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持された各種制御情報に基づき、遊技を開始するための各種設定を行う。このように初期設定が行われた場合、メインＣＰＵ２４ａは、図６に示す通常処理に移行したタイミングで、初期設定時に設定された戻り番地から割込処理プログラムの実行を再開する。また、メインＣＰＵ２４ａは、サブ基板２５に対して、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて制御コマンドを制御信号として出力し、サブ基板２５では、該制御コマンドに基づき所定の制御を再開する。また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃの記憶内容が初期化されていないため、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持されている大当り乱数の値から開始する。
【００４４】
ところで、前記指示部Ｉは、前述のように、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、前記起動条件が満たされているか否かを判別するようになっている。従って、不正基板により、リセット信号Ｒｅと同様の機能（役割）を果たす信号（以下、この信号を「不正リセット信号ＲｅＸ」と示す）が強制的に入力され、不正リセット信号ＲｅＸの入力状態がハイレベル状態からローレベル状態に遷移しても、指示部Ｉは、同様に前記起動条件が満たされているか否かを判別する。この場合、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない。従って、指示部Ｉは、起動条件が満たされていないと判別し、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。
【００４５】
そして、メインＣＰＵ２４ａは、バックアップ処理を実行することにより、その時点（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）におけるＲＡＭ２４ｃに記憶されている各種制御情報を記憶保持させる。そして、所定時間経過後（バックアップ処理の実行終了後）、前記指示部Ｉは、メインＣＰＵ２４ａに対し前記開始信号Ｓｔを用いて起動処理の実行を指示する。従って、メインＣＰＵ２４ａは、バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報に基づき、制御を開始するようになっている。即ち、不正リセット信号ＲｅＸが入力されたとしても、ＲＡＭ２４ｃは初期化（記憶されている各種制御情報が消去）されることはない。
【００４６】
前記指示部Ｉは、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａとも接続され、サブ基板２５のＣＰＵ２５ａに対して所定の報知を行うための報知開始信号ＨＳを出力するようになっている。前記報知開始信号ＨＳは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号である。前記指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示する際に、起動条件が満たされていない場合（即ち、不正リセット信号ＲｅＸが入力された場合）は、報知開始信号ＨＳの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。そして、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（ランプ基板）は報知手段としての各種ランプ１６に対して、ランプ制御を実行する。また、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（音声基板）は報知手段としてのスピーカ１７に対して音声制御を実行する。このランプ制御及び音声制御により、各種ランプ１６及びスピーカ１７からは、不正行為に対する警告（所定パターンの発光、所定パターンの音）がなされるようになっている。
【００４７】
以下、パチンコ機１０の動作中における指示部ＩのメインＣＰＵ２４ａに対する制御態様を図３に示すフローチャート及び図５に示すタイムチャートに基づき説明する。なお、図３のフローチャートにおいて、「Ｈ」は、ハイレベル状態の信号レベルを示し、「Ｌ」は、ローレベル状態の信号レベルを示している。
【００４８】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１０）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない場合、指示部Ｉは、ステップＳ１２の処理に移行する。一方、前記ステップＳ１０の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１１）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００４９】
次に、指示部Ｉは、リセット信号回路２８からのリセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１２）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移していない場合、再び、前記ステップＳ１０の処理に移行する。
【００５０】
前記ステップＳ１２の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別する（ステップＳ１３）。この判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態になっている場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ１４）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。
【００５１】
次に、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１５）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１５の処理を実行する。そして、指示部Ｉは、ステップＳ１５の判別結果が肯定となるまで、該ステップＳ１５の処理を繰り返し実行する。前記ステップＳ１５の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ１６）。
【００５２】
次に、指示部Ｉは、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１７）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１７の処理を実行する。そして、指示部Ｉは、ステップＳ１７の判別結果が肯定となるまで、該ステップＳ１７の処理を繰り返し実行する。前記ステップＳ１７の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、開始信号Ｓｔの出力状態をハイレベル状態とする（ステップＳ１８）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移したことにより、前述したメイン処理プログラムに基づいて制御を開始する。前記ステップＳ１４及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。なお、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１８のように処理が行われた場合には、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに一瞬降下し、再び、電源電圧Ｖ１が復帰した場合の処理（瞬停時の処理（図５に示すＡ部分））となる。
【００５３】
一方で、ステップＳ１７の処理を繰り返し実行し、ステップＳ１８の処理に移行しなかった場合、即ち、ステップＳ１７の判別結果が否定となる場合（リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合）には、機本体に対する電源ＡＣの供給が完全に遮断されたことになる。この場合には、指示部Ｉ及びメインＣＰＵ２４ａを含むパチンコ機１０全体の処理が完全に停止する。即ち、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１６までの処理が行われ、ステップＳ１７でリセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合には、電源ＡＣの供給が遮断された場合の処理（図５に示すＣ部分）となる。
【００５４】
前記ステップＳ１０→ステップＳ１２→ステップＳ１３のように処理が行われた場合、即ち、電源状態信号Ｓの入力状態がハイレベル状態になっている場合、ステップＳ１３の判別結果が否定となり、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１９）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００５５】
そして、ステップＳ１９でバックアップ信号Ｂａの出力状態をローレベル状態にした指示部Ｉは、報知開始信号ＨＳの出力状態をローレベル状態とする（ステップＳ２０）。前記サブ基板２５（ランプ基板、音声基板）は、報知開始信号ＨＳの入力状態がローレベル状態になったことにより、所定の報知を行うための制御を実行する。そして、不正行為（不正基板による不正リセット信号ＲｅＸの出力）が行われたことを外部に報知する。
【００５６】
続いて、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態にしてから所定時間（図５に示す時間Ｔ８）が経過したか否かを判別する（ステップＳ２１）。この判別結果が否定、即ち、時間Ｔ８が経過していない場合、再び、前記ステップＳ２１の処理を実行する。そして、指示部Ｉは、ステップＳ２１の判別結果が肯定となるまで、該ステップＳ２１の処理を繰り返し実行する。なお、時間Ｔ８は、メインＣＰＵ２４ａが、バックアップ処理を実行し、該バックアップ処理を確実に終了させるまでに十分な時間であり、この時間Ｔ８は指示部Ｉに予め設定されている。
【００５７】
前記ステップＳ２１の判別結果が肯定、即ち、時間Ｔ８が経過した場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ２２）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。次に、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ２３）。そして、指示部Ｉは、前記ステップＳ１７の処理に移行し、前述同様に、ステップＳ１７及びステップＳ１８の処理を実行する。前記ステップＳ２２及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。このように、前記ステップＳ１０→ステップＳ１２→ステップＳ１３→ステップＳ１９〜Ｓ２３→ステップＳ１７→ステップＳ１８の処理が行われた場合、指示部Ｉは、不正行為に対する処理（図５に示すＢ部分）を行ったことになる。この一連の処理では、メインＣＰＵ２４ａに対して起動処理の実行を指示する前に、バックアップ処理の実行が指示されている。そして、指示部Ｉは、バックアップ処理の実行を指示し、時間Ｔ８の経過後に、メインＣＰＵ２４ａに対して起動処理の実行を指示している。
【００５８】
そのため、ＲＡＭ２４ｃには、バックアップ処理によりバックアップフラグが設定されるため、メイン処理プログラムに基づく初期設定時には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき各種設定が行われることになる。その結果、前述のように、不正行為が行われた場合でも、メインＣＰＵ２４ａは、初期設定後の通常処理に移行したタイミングで、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。そして、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているのかを知ることができなくなる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することが可能となる。
【００５９】
前記指示部Ｉは、パチンコ機１０の動作中、前記ステップＳ１０においてバックアップ処理の実行を指示するか否かの条件となる電源状態信号Ｓ（第１条件信号）の入力状態を判別している。また、指示部Ｉは、ステップＳ１２において起動処理の実行を指示するか否かの条件となるリセット信号Ｒｅ（所定の条件信号、第２条件信号）の入力状態を判別している。そして、指示部Ｉは、ステップＳ１４において、メインＣＰＵ２４ａに起動処理の実行を指示する際、ステップＳ１３において電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別することにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別している。即ち、指示部Ｉは、ステップＳ１３においてメインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別し、該判別結果に基づきメインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。
【００６０】
本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が肯定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となった後、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。なお、不正リセット信号ＲｅＸは、本実施形態において所定の条件信号、及び第２条件信号となる。また、「ＯＮ状態」とは、電源状態信号Ｓの入力状態、及びリセット信号Ｒｅの入力状態が、夫々の処理を指示するための条件を満たしている状態にあることを示している。また、本実施形態では、指示部Ｉにおける電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となる。また、本実施形態では、指示部Ｉにおけるリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態がハイレベル状態からローレベル状態に遷移したことが、起動処理の実行を指示する条件となる。従って、この判別結果が肯定となる場合は、ステップＳ１０の処理が肯定されて、ステップＳ１１でバックアップ処理の実行が指示された後、ステップＳ１２の処理が肯定されることになる。この一連の処理は、パチンコ機１０の動作中に、停電などの理由で電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した場合に行われる。
【００６１】
一方で、本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が否定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となることなく、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。従って、前述の起動処理の実行を指示する際の判別結果が否定となる場合は、ステップＳ１０の処理が否定されて、ステップＳ１２の処理が肯定されたときである。この場合、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないにも拘わらず、起動処理の実行を指示する条件が満たされた状態となるため、不正基板からは、ハイレベル状態からローレベル状態に遷移する不正リセット信号ＲｅＸが出力されていることになる。そのため、指示部Ｉは、このような不正行為を回避するために、前記ステップＳ１２の処理が肯定され、バックアップ処理の実行が指示されていない場合、ステップＳ１９においてバックアップ信号Ｂａの出力状態をローレベル状態とし、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示している。
【００６２】
以上説明した指示部Ｉは、例えば、図４に示す回路構成で実現することが可能である。以下、指示部Ｉの回路構成について、図４及び図５に基づき説明する。前記指示部Ｉは、ワンショットマルチバイブレータ（以下、「ワンショットマルチ」という。）Ｚを備えている。このワンショットマルチＺは、ＣＬＲ入力端子への信号の入力状態がハイレベル状態で、且つＡ入力端子への信号の入力状態がハイレベル状態からローレベル状態に遷移すると、予め設定された所定時間の間、／Ｑ出力端子（”／”は、バーを示す。）からの出力信号ＺＯＵＴの出力状態がローレベル状態となる。前記所定時間は、図５に示す時間Ｔ９であり、この時間Ｔ９は、バックアップ信号Ｂａの出力状態がローレベル状態となる時間Ｔ８と等しくなっている。
【００６３】
前記ワンショットマルチＺのＣＬＲ入力端子には、アンド回路３３を介して電源監視回路２７が接続されている。前記アンド回路３３には、電源監視回路２７からの電源状態信号Ｓが入力されるようになっている。また、アンド回路３３には、直列に接続されたインバータ回路３４，３５を介して積分回路３６（電源Ｖｃとグランドとの間に抵抗ＲとコンデンサＣを直列接続して構成される）が接続されている。前記抵抗Ｒにおけるグランド側の端子３７は、両インバータ回路３４，３５を介してアンド回路３３の他方の入力端子に接続されており、積分回路３６は、端子３７の電位からなる信号を出力する。そして、アンド回路３３には、前記電位からなる信号の信号レベルが反転された出力信号ＣＲ１が入力されるようになっている。前記アンド回路３３は、電源状態信号Ｓと出力信号ＣＲ１を論理積演算処理し、該演算結果を出力信号ＡＮ１としてワンショットマルチＺのＣＬＲ入力端子に出力するようになっている。
【００６４】
また、ワンショットマルチＺのＡ入力端子には、リセット信号回路２８が接続されている。前記ワンショットマルチＺには、リセット信号回路２８からのリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）が入力されるようになっている。そして、ワンショットマルチＺは、出力信号ＡＮ１とリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）に基づき、／Ｑ出力端子から出力信号ＺＯＵＴを出力するようになっている。
【００６５】
また、ワンショットマルチＺの／Ｑ出力端子には、アンド回路３９を介してメインＣＰＵ２４ａが接続されている。このアンド回路３９は、電源監視回路２７に接続されている。そして、アンド回路３９は、電源状態信号Ｓと出力信号ＺＯＵＴを論理積演算処理し、該演算処理結果をバックアップ信号ＢａとしてメインＣＰＵ２４ａに出力するようになっている。前記アンド回路３９の演算結果が、指示部Ｉから出力されるバックアップ信号Ｂａの信号レベルを示すことになる。
【００６６】
また、ワンショットマルチＺの／Ｑ出力端子には、ナンド回路４０を介してメインＣＰＵ２４ａが接続されている。このナンド回路４０は、インバータ回路４１を介してリセット信号回路２８に接続されている。そして、ナンド回路４０は、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）を反転した信号レベルを有する出力信号Ｒｅ１と出力信号ＺＯＵＴを否定論理積演算処理し、該演算処理結果を開始信号ＳｔとしてメインＣＰＵ２４ａに出力するようになっている。このナンド回路４０の演算結果が、指示部Ｉから出力される開始信号Ｓｔの信号レベルを示すことになる。
【００６７】
また、ワンショットマルチＺの／Ｑ出力端子には、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａが接続されている。そして、ワンショットマルチＺは、出力信号ＺＯＵＴを報知開始信号ＨＳとしてＣＰＵ２５ａに出力するようになっている。この出力信号ＺＯＵＴが、指示部Ｉから出力される報知開始信号ＨＳの信号レベルを示すことになる。
【００６８】
従って、本実施形態によれば、以下に示す効果を得ることができる。
（１） 指示部Ｉは、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する際、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別する。そして、該判別結果が否定の場合、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示し、所定時間の経過後、メインＣＰＵ２４ａに対して起動処理の実行を指示している。そのため、従来で述べた不正行為が行われた場合でも、起動処理が実行される前に、バックアップ処理が実行されることになる。その結果、メインＣＰＵ２４ａは、制御を開始すると、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始し、不正行為を行った遊技者は、何時、大当り乱数の値が大当り値と一致する値に更新されているか知ることが困難となる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００６９】
（２） また、指示部Ｉは、リセット信号Ｒｅの入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する前に、起動条件が満たされるようにバックアップ処理の実行を指示している。そのため、例えば、何らかの原因（ノイズなどの発生）により、指示部Ｉへのリセット信号Ｒｅの入力状態が変化し、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理の実行を指示する場合でも、該指示前にバックアップ処理の実行を指示することになる。従って、パチンコ機１０の遊技中に、メインＣＰＵ２４ａが、再び、制御を開始した場合でも、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき制御を開始することができる。
【００７０】
（３） 指示部Ｉは、電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。そのため、指示部Ｉは、リセット信号Ｒｅの入力状態が起動処理の実行を指示する条件を示した際に、電源ＡＣの遮断などのパチンコ機１０における正常な動作によるものか、又は不正行為によるものかを正確に判断することができる。従って、不正行為が行われている場合には、メインＣＰＵ２４ａに対して確実にバックアップ処理の実行を指示することができ、不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７１】
（４） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようにした。そのため、遊技店側（遊技店店員）は、各種ランプ１６及びスピーカ１７の報知動作から、メインＣＰＵ２４ａの起動条件が満たされていないことを把握することができる。換言すれば、遊技店側は、遊技者によって不正行為が行われたことを把握することができる。また、不正行為を行った遊技者が、再び、不正行為を行うことを抑制することができる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７２】
（５） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていない場合に、バックアップ処理の実行を指示した後、起動処理の実行を指示するようにした。そして、メインＣＰＵ２４ａは、遊技者の不正行為により不正基板から出力された不正リセット信号ＲｅＸに基づいて、起動処理が実行可能であり、制御を開始するようにした。そのため、遊技者側からは、従来と同様に、不正リセット信号ＲｅＸに基づいてパチンコ機１０が制御を開始したように見える。その一方で、メインＣＰＵ２４ａは、起動処理を実行する前に、バックアップ処理を実行しているため、ＲＡＭ２４ｃに記憶保持された制御情報に基づき制御を開始する。従って、不正行為によって遊技店側が不利益を得ることを抑制できると共に、どのような不正行為対策が施されているのかを悟られにくくすることができる。
【００７３】
（６） 指示部Ｉは、メインＣＰＵ２４ａが備えられた主基板２４に設けられている。主基板２４は、不正行為対策（主基板２４を保護する保護ケースなどに収容される。）が十分に施されているので、遊技者は、主基板２４に設けられた指示部ＩとメインＣＰＵ２４ａとの間に不正基板を取り付けることが困難となる。また、遊技者が、電源基板２３（リセット信号回路２８、電源監視回路２７）と主基板２４（メインＣＰＵ２４ａ）との接続部に不正基板を取り付けたとしても、該不正基板から出力される不正リセット信号ＲｅＸは確実に指示部Ｉに入力される。従って、指示部Ｉの機能を十分に発揮させることができる。
【００７４】
なお、上記実施形態は以下のように変更してもよい。
・ 前記実施形態において、指示部Ｉにおける電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となっていても良い。この場合、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを契機として、指示部Ｉに対する電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるように構成する。
【００７５】
・ 前記実施形態において、指示部Ｉにおけるリセット信号Ｒｅ（不正リセット信号ＲｅＸ）の入力状態がローレベル状態からハイレベル状態に遷移したことが、起動処理の実行を指示する条件となっていても良い。この場合、リセット信号回路２８は、電源投入時（電源復旧時）、主基板２４に対するリセット信号Ｒｅの出力状態をローレベル状態からハイレベル状態に遷移させ、一定時間Ｔ１の間継続してハイレベル状態とするように構成する。そして、該一定時間Ｔ１の経過後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるように構成する。
【００７６】
・ 前記実施形態において、指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようになっていたが、該報知動作は適宜変更しても良い。例えば、指示部Ｉは、起動処理を指示する際にメインＣＰＵ２４ａの起動条件が満たされていないと判別すると、各種ランプ１６を消灯させることにより、該判別結果を外部に報知するように構成しても良い。また、スピーカ１７から警告音を出力することにより、判別結果を外部に報知するように構成しても良い。また、報知手段として図柄表示装置２０や管理コンピュータなど他の構成を採用しても良い。
【００７７】
・ 前記実施形態において、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理を指示する際、メインＣＰＵ２４ａがバックアップ処理を実行したか否かを判別し、該判別結果に基づき起動条件を満たしているか否かを判別するように構成しても良い。具体的には、電源監視回路２７からの電源状態信号Ｓが、直接、メインＣＰＵ２４ａに入力されるようにし、メインＣＰＵ２４ａは、電源状態信号Ｓの入力状態からバックアップ処理を実行した場合、指示部Ｉにバックアップ処理を実行したことを示す信号を出力するようにする。そして、該信号を入力した指示部Ｉは、該信号に基づき、メインＣＰＵ２４ａがバックアップ処理を実行したと判別するようにする。このような構成としても、前記実施形態と同様の効果を得ることができる。
【００７８】
・ 前記実施形態における構成を、さらに、賞球などの遊技球の払出しを制御するための払出し制御基板に採用しても良い。
・ 前記実施形態において、メインＣＰＵ２４ａが行う大当り乱数の１周期の更新処理の形態は、常に、初期値を「０」として更新が開始される形態であったが、他の形態を採用しても良い。具体的には、メインＣＰＵ２４ａが、パチンコ機１０の電源投入後、１周期目の更新処理の終了後、次の周期（２周期目）以降、大当り乱数の１周期の更新処理における初期値を初期値乱数を用いて不規則に変化させるようにしても良い。この初期値乱数は、大当り乱数と同一の数値範囲内（各実施形態では「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが所定の周期毎に数値を＋１ずつ更新する。そして、メインＣＰＵ２４ａは、大当り乱数の１周期の更新処理を終了する毎に、初期値乱数の値を読み出し、該読み出した初期値乱数の値を初期値として、次の周期の更新処理を実行する。
【００７９】
・ 前記実施形態では、指示部Ｉが主基板２４に設けられていたが、指示部Ｉは、リセット信号回路２８及び電源監視回路２７に接続され、且つメインＣＰＵ２４ａに接続されていれば、主基板２４に設けられていなくても良い。
【００８０】
・ 前記実施形態において、メインＣＰＵ２４ａの起動条件が満たされていないと判別した場合に、所定時間の間、ＲＡＭ２４ｃの記憶内容（大当り乱数の値など）を初期化するための初期化制御（初期設定におけるラムクリア）の実行を規制する規制手段をさらに備えても良い。このような構成を備えることにより、メインＣＰＵ２４ａがバックアップ処理を実行した後、起動処理を実行した際、遊技者が不正な器具を用いて、初期設定時にＲＡＭ２４ｃの記憶内容を初期化させようとしても、規制手段により初期化制御が規制される。そのため、メインＣＰＵ２４ａは、起動処理の実行により制御を開始した際には、確実に、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。従って、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているか知ることが困難となる。その結果、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００８１】
次に、前記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ） 前記指示手段は、機本体に対する初期電源投入時を除き、前記バックアップ処理の実行を指示する。
【００８２】
（ロ） 前記指示手段は、前記条件信号の入力状態に基づき前記制御の起動処理を指示する際、前記制御手段が前記バックアップ処理を実行したか否かを判別し、該判別結果に基づき前記起動条件を満たしているか否かを判別する。
【００８３】
（ハ） 前記指示手段は、前記判別結果が否定である場合、該判別結果を報知手段を通じて外部に報知する。
【００８４】
（ニ） 前記指示手段は、前記第１条件信号の入力状態が前記ＯＮ状態となることなく、前記第２条件信号の入力状態が前記ＯＮ状態となった場合、該第１条件信号の入力状態がＯＮ状態となることなく、第２条件信号の入力状態がＯＮ状態となったことを報知手段を通じて外部に報知する。
【００８５】
【発明の効果】
本発明によれば、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機の機表側を示す正面図。
【図２】 主制御基板、サブ制御基板の具体的な構成を説明するブロック図。
【図３】 パチンコ遊技機の動作中における指示部のメインＣＰＵに対する制御態様を説明するフローチャート。
【図４】 指示部の回路構成の一例を示す回路図。
【図５】 指示部の制御態様を説明するタイムチャート。
【図６】 電源投入時に、メインＣＰＵが制御を開始する態様を示す説明図。
【符号の説明】
Ｉ…指示手段としての指示部、Ｓ…第１条件信号としての電源状態信号、Ｖ…所定の電圧値としての電圧値、Ｖ１ａ…電源電圧値としての電圧値、Ｒｅ…所定の条件信号及び第２条件信号としてのリセット信号、ＲｅＸ…所定の条件信号及び第２条件信号としての不正リセット信号、１０…遊技機としてのパチンコ遊技機、２４ａ…制御手段としてのメインＣＰＵ、２４ｃ…記憶手段としてのＲＡＭ、２７…電源監視手段としての電源監視回路。
【発明の属する技術分野】
本発明は、遊技を制御する制御手段と、前記制御手段に対して前記遊技に関する各種制御情報を記憶手段に記憶保持させるためのバックアップ処理及び前記制御手段に対して起動処理の実行を指示する指示手段とを備えた遊技機に関するものである。
【０００２】
【従来の技術】
従来、遊技機の一種であるパチンコ機では、遊技領域に発射された遊技球が所定の入賞口（始動入賞口など）に入賞すると、複数列（例えば、３列）の図柄による図柄組み合わせゲームが行われるようになっている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。このとき、複数列の図柄が同一種類の図柄からなる組み合わせで表示された場合には、大当り状態が形成され、多数の遊技球を獲得できるチャンスが付与されるようになっている。
【０００３】
そして、この図柄組み合わせゲームは、遊技者の遊技に対する興趣を高めるために図柄の組み合わせを表示する演出であり、遊技者に対して大当り状態を付与するか否かはパチンコ機の内部処理において判定されている。具体的に言えば、パチンコ機では、大当り判定用乱数（以下、「大当り乱数」という。）の値に基づき、大当りか否かを判定（大当り判定）している。この大当り乱数は、予め定めた数値範囲内（例えば、「０」〜「６３０」までの全６３１通りの整数）の数値を主制御基板のメインＣＰＵが所定時間（例えば、２ｍｓ）毎に＋１ずつ更新するようになっている。また、大当り乱数には、大当り状態と判定するための大当り値（例えば、「７」と「５１１」）が予め定められている。そして、メインＣＰＵは、遊技球が始動入賞口に入賞したタイミングで大当り乱数の値を読み出し、読み出した値が大当り値と一致する場合、図柄組み合わせゲームにおいて大当り状態を形成する図柄の組み合わせ（例えば、「７，７，７」）を図柄表示装置に表示させ、遊技者に大当り状態を付与するようになっている。
【０００４】
また、近時のパチンコ機の中には、遊技中の各種制御情報を記憶手段（ＲＡＭ）に記憶させるバックアップ機能を搭載したものがある。このバックアップ機能は、パチンコ機に供給される電源電圧（例えば、ＡＣ２４Ｖ）が営業時間中の停電などの理由により遮断されると、その遮断時点における各種制御情報を記憶保持させる機能となっている。前記パチンコ機は、前記電源電圧値が予め定められた所定の電圧値に降下したか否かを監視する電源監視回路を備えている。前記電源監視回路は、監視の結果を電源状態信号（ハイレベル状態とローレベル状態を示す２値信号）としてメインＣＰＵに出力している。そして、メインＣＰＵは、前記電源状態信号の入力状態が、ハイレベル状態からローレベル状態に遷移すると（電源監視回路において、電源電圧値が降下したと判別されると）、バックアップ処理を実行し、大当り乱数の値などの各種制御情報をＲＡＭに記憶させるようになっている。このバックアップ機能を搭載すれば、電源電圧が遮断されても電源復旧時には、ＲＡＭに記憶保持された制御情報に基づき遊技を再開させることができるようになっている。
【０００５】
【発明が解決しようとする課題】
ところで、メインＣＰＵは、パチンコ機の電源投入時、リセット信号（ハイレベル状態とローレベル状態を示す２値信号）の入力状態に基づき遊技の制御を開始するようになっている。また、パチンコ機には、メインＣＰＵに対してリセット信号を出力するリセット信号回路が備えられている。
【０００６】
以下、図６に基づきメインＣＰＵが遊技の制御を開始する態様を説明する。
パチンコ機の電源が投入されると、メインＣＰＵにおけるリセット信号の入力状態は、一定時間（図示する時間Ｔ１）、ローレベル状態となるので、メインＣＰＵは、制御を開始する前の状態（制御を停止した状態）である規制状態となっている。そして、メインＣＰＵは、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、制御を開始するようになっている。
【０００７】
そして、制御を開始したメインＣＰＵは、最初に初期設定（初期コマンドの設定など）を実行し（一定時間Ｔ２）、その後、各種制御コマンドの演算処理などを行う通常処理に移行するようになっている。また、メインＣＰＵは、通常処理に移行したタイミングで大当り乱数の値を「０」から更新を開始するようになっている。このとき、メインＣＰＵが大当り乱数の更新を開始し、該大当り乱数の値が大当り値である「７」に更新されるまでの時間は、図６に示す時間Ｔ３＝２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、図６に示す時間Ｔ４＝２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。そのため、図６に示すように、電源投入後、メインＣＰＵにおいて、リセット信号の入力状態がローレベル状態からハイレベル状態に遷移してから大当り値である「７」又は「５１１」に更新するまでの時間（Ｔ２＋Ｔ３又はＴ２＋Ｔ４）は常に一定となっている。
【０００８】
従って、遊技者の中には、このようなメインＣＰＵの特性を利用して、意図的に大当りを狙う不正行為を行う者がいる。この不正行為は、例えば、パチンコ機の機裏側に、メインＣＰＵに対して前記リセット信号と同様の機能（役割）を果たす類似リセット信号（以下、「不正リセット信号」）を強制的に入力することによって制御の開始を指示する不正基板（ぶら下げ基板とも言われる。）を取り付けることにより行われている。そして、メインＣＰＵに対する不正リセット信号の入力状態が、所定時間、ローレベル状態となり、制御を開始する前の状態（制御を停止した状態）である規制状態となる。そして、メインＣＰＵは、所定時間経過後、不正リセット信号の入力状態がローレベル状態からハイレベル状態に遷移したことを契機として制御を開始することになる。即ち、この状態において、メインＣＰＵは、前述した初期設定によってＲＡＭがクリアされ、その状態で制御を開始することになる。
【０００９】
従って、遊技者は、メインＣＰＵに対する不正リセット信号の入力状態をローレベル状態からハイレベル状態とした時点からメインＣＰＵが大当り乱数の値を大当り値に更新するまでの時間を計時し、そのタイミングで不正な器具により大当り値を読み出させることが可能となる。その結果、不正行為を行った遊技者に対して大当り状態を付与することになり、遊技店側は不利益を得る虞があった。
【００１０】
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる遊技機を提供することにある。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、遊技者に大当り状態を付与するか否かを決定するための大当り乱数の値を予め定めた一定の周期毎に更新する乱数更新処理を含む各種処理を実行する制御手段、及び前記乱数更新処理により前記制御手段が更新した更新後の前記大当り乱数の値を含み、遊技機の動作中に適宜書き換えられる各種制御情報を記憶する記憶手段を有する制御基板と、機本体に供給される電源電圧値が予め定めた所定の電圧値に降下したか否かを示す電源状態信号を出力する電源監視回路と、機本体に供給される電源電圧の遮断後も前記記憶手段の記憶内容を保持するための電源電圧を前記記憶手段に供給するバックアップ用電源と、前記制御手段の動作を停止させるリセット信号を出力するリセット信号回路と、を備え、前記電源監視回路は、前記電源電圧値が予め定めた所定の電圧値を維持している場合には前記電源状態信号の出力状態を第１状態とし、前記電源電圧値が予め定めた所定の電圧値に降下した場合には前記電源状態信号の出力状態を前記第１状態から第２状態へ遷移させ、前記制御手段は、前記電源状態信号の出力状態が前記第１状態から前記第２状態へ遷移した場合には前記記憶手段の記憶内容を電源遮断後も記憶保持させるためのバックアップ処理を実行し、前記バックアップ処理に係る処理時間の経過後に前記リセット信号の出力状態が動作の停止を示す第１状態になることによって動作を停止し、前記電源状態信号の出力状態が前記第１状態であって、前記リセット信号の出力状態が前記第１状態から動作の開始を示す第２状態へ遷移した場合には制御を開始し、当該制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させる遊技機において、前記制御手段には該制御手段に対して指示信号を出力する指示手段が接続されているとともに、前記電源監視回路及び前記リセット信号回路は前記指示手段に接続され、前記電源状態信号及び前記リセット信号を前記指示手段に対して出力し、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力し、前記バックアップ処理の指示後に前記リセット信号の入力状態が前記第１状態へ遷移した場合には前記制御手段に対して前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力する一方で、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力した後に、前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力することを要旨とする。
【００１２】
請求項２に記載の発明は、請求項１に記載の遊技機において、前記指示手段は、前記制御基板に設けられていることを要旨とする。
【００１３】
請求項３に記載の発明は、請求項１又は請求項２に記載の遊技機において、前記記憶手段の記憶内容の初期化を指示する初期化手段を備え、前記制御手段は、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されているとき、及び前記バックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されておらず、かつ前記バックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させることを要旨とする。
【００１４】
請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の遊技機において、前記電源監視回路及び前記リセット信号回路は、遊技場の電源が供給されるとともにその電源を遊技機への供給電圧に変換処理し、変換後の電源電圧を前記制御基板に供給する電源基板に設けられていることを要旨とする。
【００１５】
請求項５に記載の発明は、請求項１〜請求項４のうちいずれか一項に記載の遊技機において、前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、報知開始信号を報知手段に出力し、前記報知手段に不正行為が行われたことを報知させることを要旨とする。
【００１６】
【発明の実施の形態】
以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」という。）に具体化した一実施形態を図１〜図６に基づき説明する。
【００１７】
図１にはパチンコ機１０の機表側が略示されており、パチンコ機１０において機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。また、中枠１２の前面側には、機内部の遊技盤１３を透視保護するためのガラス枠を有した前枠１４と上球皿１５が共に横開き状態で開閉可能に組付け整合されている。そして、前枠１４の周囲前面側及び遊技盤１３の遊技領域の両側方には、パチンコ機１０の各種遊技状態（図柄変動、大当り状態、リーチ状態など）に応じて点灯（点滅）・消灯などの発光装飾を行う各種ランプ１６が設けられている。さらに、上球皿１５の両側方には、前記遊技状態に応じて各種音声（効果音など）を出力するスピーカ１７が設けられている。そして、中枠１２の下部には下球皿１８、打球発射装置１９などが装着されている。また、遊技盤１３の遊技領域１３ａの略中央には、複数列（例えば、３列）の図柄による図柄組み合わせゲームを行う図柄表示装置２０が配設されている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り状態、リーチ状態、はずれ状態などの各種状態を認識できるようになっている。
【００１８】
また、図柄表示装置２０の下方には、始動入賞口２１が配設されており、該始動入賞口２１の奥方には始動入賞口２１に入賞した遊技球を検知するための入賞検知センサＳＳ（図２に示す。）が配設されている。また、始動入賞口２１の下方には、図示しないソレノイドにより開閉動作を行う大入賞口２２が配設されている。そして、打球発射装置１９の操作により遊技盤１３の遊技領域１３ａに発射された遊技球が始動入賞口２１へ入賞すると、図柄表示装置２０では図柄組み合わせゲームが行われるようになっている。この図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせとして形成された場合、大入賞口２２の開閉により、多数の遊技球（賞球）を獲得できるチャンス（大当り）が遊技者に付与されるようになっている。
【００１９】
一方、パチンコ機１０の機裏側には、該パチンコ機１０の主電源となる遊技場の電源ＡＣ（例えば、２４Ｖ）が供給される電源基板２３（図２に示す。）が装着されている。また、電源基板２３には、パチンコ機１０の遊技全体を制御するために各種制御信号を出力する主制御基板（以下、「主基板」という。）２４（図２に示す。）が接続されている。この主基板２４は、例えば、該主基板２４を保護する保護ケースなどに収容され、外部からの主基板２４に対する直接的な不正行為（例えば、ＲＯＭの交換）を抑制することができるようになっている。また、電源基板２３には、主基板２４とも接続され、該主基板２４が出力した前記各種制御信号を入力し、該制御信号に基づき所定の制御を実行するサブ制御基板（以下、「サブ基板」という。）２５（図２に示す。）が接続されている。このサブ基板２５は、図柄表示装置２０に対して図柄制御を実行する図柄制御基板、各種ランプ１６（図１に示す。）に対してランプ制御を実行するランプ制御基板及びスピーカ１７（図１に示す。）に対して音声制御を実行する音声制御基板などから構成されている。
【００２０】
以下、電源基板２３、主基板２４及びサブ基板２５の具体的な構成及び接続態様を図２に基づき説明する。
前記電源基板２３は、遊技場の電源ＡＣをパチンコ機１０への供給電圧として電源電圧Ｖ１（例えば、ＤＣ３０Ｖ）に変換処理する電源回路２６を備えている。また、電源回路２６には、主基板２４及びサブ基板２５が接続されている。そして、電源回路２６は、変換処理された後の電源電圧Ｖ１を前記各基板２４，２５に各別に対応する供給すべき所定の電源電圧Ｖ２，Ｖ３にさらに変換処理し、その変換後の電源電圧Ｖ２，Ｖ３を前記各基板２４，２５に供給するようになっている。
【００２１】
また、電源回路２６には電源監視手段としての電源監視回路２７が接続されており、該電源監視回路２７は、機本体に供給される電源電圧値を監視するようになっている。即ち、電源監視回路２７は、機本体に供給される電源電圧値が予め定められた所定の電圧値に降下したか否かを判別するようになっている。具体的には、前記電源監視回路２７は、電源回路２６から供給された電源電圧Ｖ１の電圧値Ｖ１ａを監視し、該電圧値Ｖ１ａが予め定められた電圧値Ｖ（例えば、ＤＣ２０Ｖ）に降下したか否かを判別している。なお、この電圧値Ｖは、遊技に支障をきたすことなくパチンコ機１０を動作させるために最低限必要な電圧とされている。
【００２２】
また、電源監視回路２７には、後述するリセット信号回路２８が接続されている。前記電源監視回路２７は、機本体に供給される電源電圧値（電源電圧Ｖ１の電圧値Ｖ１ａ）が予め定められた電圧値Ｖに降下したか否かを示す電源状態信号Ｓを出力するようになっている。この電源状態信号Ｓは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。前記電源監視回路２７は、その判別結果が否定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態とするようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないことを示すようになっている。
【００２３】
一方、電源監視回路２７は、その判別結果が肯定である場合に、主基板２４及びリセット信号回路２８に対する電源状態信号Ｓの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。この状態において、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下したことを示すようになっている。そして、電源監視回路２７は、電源状態信号Ｓのローレベル状態を所定時間（図５に示す時間Ｔ５）の間継続した後、電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるようになっている。
【００２４】
また、リセット信号回路２８は、主基板２４及びサブ基板２５に対してリセット信号Ｒｅを出力するようになっている。このリセット信号Ｒｅは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、リセット信号回路２８は、電源供給の開始時（初期電源投入時）に、主基板２４及びサブ基板２５に対するリセット信号Ｒｅの出力状態をローレベル状態とするようになっており、所定時間（図５に示す時間Ｔ１）の経過後に、ローレベル状態からハイレベル状態に遷移させるようになっている。一方、リセット信号回路２８は、電源状態信号Ｓの入力状態がローレベル状態となってから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。換言すると、リセット信号回路２８は、電源監視回路２７において、電源電圧Ｖ１の電圧値Ｖ１ａが、予め定められた電圧値Ｖに降下したと判別されてから所定時間（図５に示す時間Ｔ６）の経過後に、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。
【００２５】
また、電源基板２３は、主基板２４（ＲＡＭ２４ｃ）に記憶保持され、パチンコ機１０の動作中に適宜書き換えられる各種制御情報の消去（クリア）を指示するＲＡＭクリアスイッチ２９を備えている。このＲＡＭクリアスイッチ２９は、遊技店の店員のみの操作が許容されるように機裏側に設けられている。そして、ＲＡＭクリアスイッチ２９には、該ＲＡＭクリアスイッチ２９からの消去指示を受けて、主基板２４（ＲＡＭ２４ｃ）に記憶保持された記憶内容（各種制御情報）の初期化を実行するＲＡＭクリアスイッチ回路３０が接続されている。
【００２６】
前記主基板２４は、パチンコ機１０全体を制御する制御手段としてのメインＣＰＵ２４ａを備えている。また、メインＣＰＵ２４ａにはＲＯＭ２４ｂ及び記憶手段としてのＲＡＭ２４ｃが接続されている。また、メインＣＰＵ２４ａは、大当り判定用乱数（以下、「大当り乱数」という。）などの各種乱数の値を所定時間毎（例えば２ｍｓ毎）に更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数に基づき遊技者に大当り状態を付与するか否かを判別（決定）している。また、ＲＯＭ２４ｂには、パチンコ機１０を制御するための各種制御プログラム（メイン処理プログラム、割込み処理プログラム、電源断処理プログラムなど）が記憶保持されている。また、ＲＡＭ２４ｃには、パチンコ機１０の動作中に適宜書き換えられる各種制御情報（大当り乱数の値など）が記憶保持されるようになっている。そして、ＲＡＭ２４ｃには、図示しないバックアップ用電源が接続されており、電源電圧Ｖ１（電源ＡＣ）の遮断時（電圧値Ｖへの降下時）においてバックアップ用電源から供給された電源電圧に基づき遊技に関する各種制御情報を記憶保持するようになっている。
【００２７】
ここで、前記大当り乱数について説明する。
前記大当り乱数は、予め定められた数値範囲内（例えば、「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが割込み処理プログラムを実行する毎（２ｍｓ毎）に数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、更新後の値を大当り乱数の値としてＲＡＭ２４ｃに記憶し、既に記憶されている大当り乱数の値を書き換えることで大当り乱数の値を順次更新するようになっている。
【００２８】
より詳しく言えば、メインＣＰＵ２４ａは、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→・・・→「６２９」→「６３０」というように数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２４ａは、大当り乱数の値として更新された数値が最後に更新される数値（終期値）である「６３０（最大値）」に達すると、再び「０」〜「６３０」までの数値を＋１ずつ更新するようになっている。即ち、本実施形態のパチンコ機１０では、大当り乱数の値を「０」〜「６３０」に更新するまでを大当り乱数の１周期として大当り乱数の値を順次更新し、この１周期の更新処理をパチンコ機１０の動作中、繰り返し実行するようになっている。
【００２９】
また、メインＣＰＵ２４ａには、入賞検知センサＳＳが接続されている。そして、メインＣＰＵ２４ａは、入賞検知センサＳＳからの入賞検知信号を入力すると、そのタイミングでＲＡＭ２４ｃに記憶されている大当り乱数の値を読み出すようになっている。また、メインＣＰＵ２４ａは、読み出した大当り乱数の値がＲＯＭ２４ｂに記憶されている所定の大当り値（例えば、「７」と「５１１」）と一致するか否かを判別するようになっている。そして、メインＣＰＵ２４ａは、該判別結果が肯定（一致）の場合に大当り状態を付与するようになっている。なお、大当り乱数の数値が「０」〜「６３０」（全６３１通り）であって、前記大当り値を「７」と「５１１」に定めた場合、パチンコ機１０の大当り確率は、３１５．５分の１（＝６３１分の２）となる。
【００３０】
また、前記サブ基板２５は、パチンコ機１０の各種構成部材（図柄表示装置２０、各種ランプ１６、スピーカ１７）に対して所定の制御（図柄制御、ランプ制御、音声制御）を実行するＣＰＵ２５ａを備えており、該ＣＰＵ２５ａにはＲＯＭ２５ｂ及びＲＡＭ２５ｃが接続されている。そして、ＲＯＭ２５ｂには前述した所定の制御を実行するための制御プログラムなどが記憶保持されていると共に、ＲＡＭ２５ｃにはパチンコ機１０の動作中に適宜書き換えられる各種制御情報が記憶保持されるようになっている。
【００３１】
また、ＣＰＵ２５ａには、電源基板２３のリセット信号回路２８が接続されている。そして、ＣＰＵ２５ａは、電源投入時において、電源基板２３のリセット信号回路２８からのリセット信号Ｒｅの入力状態が、所定時間（図５に示す時間Ｔ１）、ローレベル状態となるので、制御を停止した状態である規制状態となる。また、ＣＰＵ２５ａは、所定時間（図５に示す時間Ｔ１）の経過後、リセット信号回路２８からのリセット信号Ｒｅの入力状態が、ローレベル状態からハイレベル状態になったことを契機に起動を開始し、所定の初期設定後、メインＣＰＵ２４ａからの制御信号を入力する迄の間、待機するようになっている。
【００３２】
そして、本実施形態のパチンコ機１０は、主基板２４のメインＣＰＵ２４ａに対して、遊技に関する各種制御情報をＲＡＭ２４ｃに記憶させるためのバックアップ処理、及び規制状態とさせてから制御を開始させるための起動処理の実行を指示する指示手段としての指示部Ｉを備えている。この指示部Ｉは、主基板２４に設けられており、メインＣＰＵ２４ａに対して所定の信号（開始信号Ｓｔ、バックアップ信号Ｂａ）を出力可能な状態でメインＣＰＵ２４ａに接続されている。また、指示部Ｉは、前記電源基板２３の電源監視回路２７とリセット信号回路２８に接続されており、電源監視回路２７から電源状態信号Ｓを、リセット信号回路２８からリセット信号Ｒｅの入力が可能となっている。
【００３３】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａに対しバックアップ信号Ｂａを用いてバックアップ処理の実行を指示するようになっている。このバックアップ信号Ｂａは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、指示部Ｉは、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移すると、バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示するようになっている。
【００３４】
そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移したことを契機に、ＲＯＭ２４ｂに記憶保持された電源断処理プログラムに基づいてバックアップ処理を実行するようになっている。即ち、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持されている制御情報（例えば、大当り乱数の値）に加えて、新たにレジスタ及びスタックポインタなどの制御情報をＲＡＭ２４ｃに記憶保持する。また、メインＣＰＵ２４ａは、パチンコ機１０を構成する各種構成部材の処理を停止、例えば、始動入賞口２１や大入賞口２２などを開閉させるための各種ソレノイドの作動処理を停止する。また、メインＣＰＵ２４ａは、サブ基板２５（ランプ制御基板）に対して各種ランプ１６（図１参照）の消灯を指示する制御コマンドからなる制御信号を出力する。また、メインＣＰＵ２４ａは、サブ基板２５（音声制御基板）に対してスピーカ１７（図１参照）の音声出力の停止を指示する制御コマンドからなる制御信号を出力する。
【００３５】
また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃにバックアップフラグ（メインＣＰＵ２４ａの後述する制御開始時に、ＲＡＭ２４ｃに記憶保持されている制御情報が正しいか否かを判別するためのフラグ）を設定した後、該ＲＡＭ２４ｃへのアクセスを禁止する。なお、メインＣＰＵ２４ａは、後述の初期設定時、ＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、ＲＡＭ２４ｃにバックアップフラグが設定されているか否かを確認するようになっている。そして、バックアップフラグが設定されている場合には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて各種設定を行う。一方で、バックアップフラグが設定されていない場合には、初期設定を行う。即ち、ＲＡＭ２４ｃの記憶内容は初期化され、初期値が設定されるようになっている。また、ＲＡＭクリアスイッチ２９がＯＮ状態である場合は、同様に初期設定を行う。そして、バックアップフラグは、前述のように、バックアップ処理が行われた場合のみにＲＡＭ２４ｃに設定されるようになっている。
【００３６】
このバックアップ処理によって、ＲＡＭ２４ｃには、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した時（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）の各種制御情報が記憶保持されるようになっている。そのため、営業時間中の停電などの理由により、電源ＡＣが遮断（電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下）した場合でも、電源復旧後、ＲＡＭクリアスイッチ２９がＯＦＦ状態でメインＣＰＵ２４ａが後述する起動処理を実行すると、遊技者は、電源遮断時の状態から遊技を再開することが可能となる。
【００３７】
前記指示部Ｉは、前記リセット信号回路２８からのリセット信号Ｒｅの入力状態に基づき、メインＣＰＵ２４ａに対し開始信号Ｓｔを用いて起動処理の実行を指示するようになっている。この開始信号Ｓｔは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。また、指示部Ｉは、起動処理の実行を指示する際、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したとき、起動条件が満たされているか否かを判別するようになっている。この起動条件が満たされているとは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移している場合である。換言すれば、電源状態信号Ｓの入力状態が電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを示している場合である。さらに、指示部ＩがメインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示している場合であるとも言える。
【００３８】
そして、指示部Ｉは、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、起動条件が満たされているか否かを判別する。起動条件が満たされていると判別した場合、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。また、起動条件が満たされていないと判別した場合、指示部Ｉは、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。また、指示部Ｉは、所定時間経過後（バックアップ処理の実行終了後）、開始信号Ｓｔの出力状態をハイレベル状態からローレベル状態に遷移させることにより、メインＣＰＵ２４ａに対して起動処理の実行を指示するようになっている。
【００３９】
そして、メインＣＰＵ２４ａは、指示部Ｉからの起動処理の実行指示により、開始信号Ｓｔの入力状態がハイレベル状態からローレベル状態に遷移すると、制御を停止した状態である規制状態となる。さらに、所定時間経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移すると、制御が開始される。このように、メインＣＰＵ２４ａは、起動処理の実行が指示されると、制御を停止した状態である規制状態を経て制御を開始する動作状態となる。なお、メインＣＰＵ２４ａは、初期電源投入時において、指示部Ｉからの開始信号Ｓｔの入力状態がローレベル状態となるので、制御を停止した状態である規制状態となっている。そして、電源を投入してから一定時間Ｔ１（図５参照）経過後、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移するので、制御が開始される。
【００４０】
この制御の開始により、メインＣＰＵ２４ａは、ＲＯＭ２４ｂに記憶保持されたメイン処理プログラムに基づき、初期設定を実行するようになっている。この初期設定は、一定時間Ｔ２（図６参照）の間に行われる。まず、メインＣＰＵ２４ａは、遊技中、所定周期毎に実行される割込み処理プログラムの割込みを禁止に設定する。この割込み処理プログラムにより、メインＣＰＵ２４ａは、各種信号（入賞検知センサＳＳからの入賞検知信号など）の入力処理を実行する。また、メインＣＰＵ２４ａは、サブ基板２５のＣＰＵ２５ａに対して所定の制御を実行させるための制御コマンドを制御信号として出力する出力処理や、大入賞口２２などを開閉動作させるための設定を行う役物処理などを実行する。
【００４１】
そして、メインＣＰＵ２４ａは、メイン処理プログラムに基づき、遊技を開始するための各種設定を行う。この各種設定は、電源基板２３のＲＡＭクリアスイッチ２９の設定状態（ＯＮ状態／ＯＦＦ状態）に応じて、次のように行われる。制御の開始時に前記ＲＡＭクリアスイッチ２９がＯＮ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報を消去し、ＲＡＭ２４ｃの記憶内容を初期化（ＲＡＭ２４ｃの全作業領域をクリア）する。この初期化により、ＲＡＭ２４ｃに記憶されている大当り乱数の値などは、「０」クリアされる。そして、メインＣＰＵ２４ａは、初期化されたＲＡＭ２４ｃに対して遊技を開始させるための初期値を設定する。この初期値の設定によって、メインＣＰＵ２４ａは、大当り乱数の値として「０」をＲＡＭ２４ｃに設定する。
【００４２】
このようにＲＡＭ２４ｃの記憶内容が初期化された場合、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに設定された初期値に基づいて、各種制御コマンドの演算処理などを行う通常処理を開始する（図６参照）。そのため、メインＣＰＵ２４ａは、通常処理に移行したタイミング（制御を開始してから一定時間Ｔ２の経過後）で、大当り乱数の値の更新を「０」から開始する。その結果、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当り値である「７」に更新されるまでの時間Ｔ３は、２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、メインＣＰＵ２４ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当たり値である「５１１」に更新されるまでの時間Ｔ４は、２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。従って、制御を開始してから大当り乱数の値が大当り値である「７」に更新されるまでの時間は、Ｔ２＋Ｔ３となり、この時間は常に一定となる。また、同様に、制御を開始してから大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、Ｔ２＋Ｔ４となり、この時間は一定となる。
【００４３】
一方、制御の開始時にＲＡＭクリアスイッチ２９がＯＦＦ状態である場合、メインＣＰＵ２４ａは、前記バックアップ処理によりＲＡＭ２４ｃに記憶保持された各種制御情報に基づき、遊技を開始するための各種設定を行う。このように初期設定が行われた場合、メインＣＰＵ２４ａは、図６に示す通常処理に移行したタイミングで、初期設定時に設定された戻り番地から割込処理プログラムの実行を再開する。また、メインＣＰＵ２４ａは、サブ基板２５に対して、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づいて制御コマンドを制御信号として出力し、サブ基板２５では、該制御コマンドに基づき所定の制御を再開する。また、メインＣＰＵ２４ａは、ＲＡＭ２４ｃの記憶内容が初期化されていないため、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持されている大当り乱数の値から開始する。
【００４４】
ところで、前記指示部Ｉは、前述のように、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移すると、前記起動条件が満たされているか否かを判別するようになっている。従って、不正基板により、リセット信号Ｒｅと同様の機能（役割）を果たす信号（以下、この信号を「不正リセット信号ＲｅＸ」と示す）が強制的に入力され、不正リセット信号ＲｅＸの入力状態がハイレベル状態からローレベル状態に遷移しても、指示部Ｉは、同様に前記起動条件が満たされているか否かを判別する。この場合、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない。従って、指示部Ｉは、起動条件が満たされていないと判別し、前記バックアップ信号Ｂａの出力状態をハイレベル状態からローレベル状態に遷移させて、メインＣＰＵ２４ａに対して前記バックアップ処理の実行を指示する。
【００４５】
そして、メインＣＰＵ２４ａは、バックアップ処理を実行することにより、その時点（バックアップ信号Ｂａの入力状態がハイレベル状態からローレベル状態に遷移した時）におけるＲＡＭ２４ｃに記憶されている各種制御情報を記憶保持させる。そして、所定時間経過後（バックアップ処理の実行終了後）、前記指示部Ｉは、メインＣＰＵ２４ａに対し前記開始信号Ｓｔを用いて起動処理の実行を指示する。従って、メインＣＰＵ２４ａは、バックアップ処理によりＲＡＭ２４ｃに記憶保持されている各種制御情報に基づき、制御を開始するようになっている。即ち、不正リセット信号ＲｅＸが入力されたとしても、ＲＡＭ２４ｃは初期化（記憶されている各種制御情報が消去）されることはない。
【００４６】
前記指示部Ｉは、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａとも接続され、サブ基板２５のＣＰＵ２５ａに対して所定の報知を行うための報知開始信号ＨＳを出力するようになっている。前記報知開始信号ＨＳは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号である。前記指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示する際に、起動条件が満たされていない場合（即ち、不正リセット信号ＲｅＸが入力された場合）は、報知開始信号ＨＳの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。そして、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（ランプ基板）は報知手段としての各種ランプ１６に対して、ランプ制御を実行する。また、報知開始信号ＨＳの入力状態がローレベル状態に遷移すると、サブ基板２５（音声基板）は報知手段としてのスピーカ１７に対して音声制御を実行する。このランプ制御及び音声制御により、各種ランプ１６及びスピーカ１７からは、不正行為に対する警告（所定パターンの発光、所定パターンの音）がなされるようになっている。
【００４７】
以下、パチンコ機１０の動作中における指示部ＩのメインＣＰＵ２４ａに対する制御態様を図３に示すフローチャート及び図５に示すタイムチャートに基づき説明する。なお、図３のフローチャートにおいて、「Ｈ」は、ハイレベル状態の信号レベルを示し、「Ｌ」は、ローレベル状態の信号レベルを示している。
【００４８】
前記指示部Ｉは、前記電源監視回路２７からの電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１０）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移していない場合、指示部Ｉは、ステップＳ１２の処理に移行する。一方、前記ステップＳ１０の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１１）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００４９】
次に、指示部Ｉは、リセット信号回路２８からのリセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したか否かを判別する（ステップＳ１２）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移していない場合、再び、前記ステップＳ１０の処理に移行する。
【００５０】
前記ステップＳ１２の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移した場合、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別する（ステップＳ１３）。この判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態になっている場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ１４）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。
【００５１】
次に、指示部Ｉは、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１５）。この判別結果が否定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１５の処理を実行する。そして、指示部Ｉは、ステップＳ１５の判別結果が肯定となるまで、該ステップＳ１５の処理を繰り返し実行する。前記ステップＳ１５の判別結果が肯定、即ち、電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ１６）。
【００５２】
次に、指示部Ｉは、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移したか否かを判別する（ステップＳ１７）。この判別結果が否定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移していない場合、再び、前記ステップＳ１７の処理を実行する。そして、指示部Ｉは、ステップＳ１７の判別結果が肯定となるまで、該ステップＳ１７の処理を繰り返し実行する。前記ステップＳ１７の判別結果が肯定、即ち、リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移した場合、指示部Ｉは、開始信号Ｓｔの出力状態をハイレベル状態とする（ステップＳ１８）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態からハイレベル状態に遷移したことにより、前述したメイン処理プログラムに基づいて制御を開始する。前記ステップＳ１４及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。なお、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１８のように処理が行われた場合には、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに一瞬降下し、再び、電源電圧Ｖ１が復帰した場合の処理（瞬停時の処理（図５に示すＡ部分））となる。
【００５３】
一方で、ステップＳ１７の処理を繰り返し実行し、ステップＳ１８の処理に移行しなかった場合、即ち、ステップＳ１７の判別結果が否定となる場合（リセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合）には、機本体に対する電源ＡＣの供給が完全に遮断されたことになる。この場合には、指示部Ｉ及びメインＣＰＵ２４ａを含むパチンコ機１０全体の処理が完全に停止する。即ち、前記ステップＳ１０〜Ｓ１３→ステップＳ１４〜Ｓ１６までの処理が行われ、ステップＳ１７でリセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移しない場合には、電源ＡＣの供給が遮断された場合の処理（図５に示すＣ部分）となる。
【００５４】
前記ステップＳ１０→ステップＳ１２→ステップＳ１３のように処理が行われた場合、即ち、電源状態信号Ｓの入力状態がハイレベル状態になっている場合、ステップＳ１３の判別結果が否定となり、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態とする（ステップＳ１９）。そして、メインＣＰＵ２４ａは、バックアップ信号Ｂａの入力状態がローレベル状態になったことにより、前述した電源断処理プログラムに基づいてバックアップ処理を実行する。
【００５５】
そして、ステップＳ１９でバックアップ信号Ｂａの出力状態をローレベル状態にした指示部Ｉは、報知開始信号ＨＳの出力状態をローレベル状態とする（ステップＳ２０）。前記サブ基板２５（ランプ基板、音声基板）は、報知開始信号ＨＳの入力状態がローレベル状態になったことにより、所定の報知を行うための制御を実行する。そして、不正行為（不正基板による不正リセット信号ＲｅＸの出力）が行われたことを外部に報知する。
【００５６】
続いて、指示部Ｉは、バックアップ信号Ｂａの出力状態をローレベル状態にしてから所定時間（図５に示す時間Ｔ８）が経過したか否かを判別する（ステップＳ２１）。この判別結果が否定、即ち、時間Ｔ８が経過していない場合、再び、前記ステップＳ２１の処理を実行する。そして、指示部Ｉは、ステップＳ２１の判別結果が肯定となるまで、該ステップＳ２１の処理を繰り返し実行する。なお、時間Ｔ８は、メインＣＰＵ２４ａが、バックアップ処理を実行し、該バックアップ処理を確実に終了させるまでに十分な時間であり、この時間Ｔ８は指示部Ｉに予め設定されている。
【００５７】
前記ステップＳ２１の判別結果が肯定、即ち、時間Ｔ８が経過した場合、指示部Ｉは、開始信号Ｓｔの出力状態をローレベル状態とする（ステップＳ２２）。そして、メインＣＰＵ２４ａは、開始信号Ｓｔの入力状態がローレベル状態になったことにより、規制状態となる。次に、指示部Ｉは、バックアップ信号Ｂａの出力状態をハイレベル状態とする（ステップＳ２３）。そして、指示部Ｉは、前記ステップＳ１７の処理に移行し、前述同様に、ステップＳ１７及びステップＳ１８の処理を実行する。前記ステップＳ２２及びステップＳ１８の処理により、指示部Ｉは、メインＣＰＵ２４ａに対して起動処理の実行を指示することになる。このように、前記ステップＳ１０→ステップＳ１２→ステップＳ１３→ステップＳ１９〜Ｓ２３→ステップＳ１７→ステップＳ１８の処理が行われた場合、指示部Ｉは、不正行為に対する処理（図５に示すＢ部分）を行ったことになる。この一連の処理では、メインＣＰＵ２４ａに対して起動処理の実行を指示する前に、バックアップ処理の実行が指示されている。そして、指示部Ｉは、バックアップ処理の実行を指示し、時間Ｔ８の経過後に、メインＣＰＵ２４ａに対して起動処理の実行を指示している。
【００５８】
そのため、ＲＡＭ２４ｃには、バックアップ処理によりバックアップフラグが設定されるため、メイン処理プログラムに基づく初期設定時には、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき各種設定が行われることになる。その結果、前述のように、不正行為が行われた場合でも、メインＣＰＵ２４ａは、初期設定後の通常処理に移行したタイミングで、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。そして、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているのかを知ることができなくなる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することが可能となる。
【００５９】
前記指示部Ｉは、パチンコ機１０の動作中、前記ステップＳ１０においてバックアップ処理の実行を指示するか否かの条件となる電源状態信号Ｓ（第１条件信号）の入力状態を判別している。また、指示部Ｉは、ステップＳ１２において起動処理の実行を指示するか否かの条件となるリセット信号Ｒｅ（所定の条件信号、第２条件信号）の入力状態を判別している。そして、指示部Ｉは、ステップＳ１４において、メインＣＰＵ２４ａに起動処理の実行を指示する際、ステップＳ１３において電源状態信号Ｓの入力状態がローレベル状態になっているか否かを判別することにより、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別している。即ち、指示部Ｉは、ステップＳ１３においてメインＣＰＵ２４ａに対してバックアップ処理の実行を指示したか否かを判別し、該判別結果に基づきメインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。
【００６０】
本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が肯定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となった後、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。なお、不正リセット信号ＲｅＸは、本実施形態において所定の条件信号、及び第２条件信号となる。また、「ＯＮ状態」とは、電源状態信号Ｓの入力状態、及びリセット信号Ｒｅの入力状態が、夫々の処理を指示するための条件を満たしている状態にあることを示している。また、本実施形態では、指示部Ｉにおける電源状態信号Ｓの入力状態がハイレベル状態からローレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となる。また、本実施形態では、指示部Ｉにおけるリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態がハイレベル状態からローレベル状態に遷移したことが、起動処理の実行を指示する条件となる。従って、この判別結果が肯定となる場合は、ステップＳ１０の処理が肯定されて、ステップＳ１１でバックアップ処理の実行が指示された後、ステップＳ１２の処理が肯定されることになる。この一連の処理は、パチンコ機１０の動作中に、停電などの理由で電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下した場合に行われる。
【００６１】
一方で、本実施形態において、前述の起動処理の実行を指示する際の判別結果（ステップＳ１３の判別結果）が否定となる場合は次の場合が対応する。即ち、電源状態信号Ｓの入力状態がバックアップ処理の実行を指示する条件となるＯＮ状態となることなく、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態が起動処理の実行を指示する条件となるＯＮ状態になる場合である。従って、前述の起動処理の実行を指示する際の判別結果が否定となる場合は、ステップＳ１０の処理が否定されて、ステップＳ１２の処理が肯定されたときである。この場合、電源電圧Ｖ１の電圧値Ｖ１ａが電圧値Ｖに降下していないにも拘わらず、起動処理の実行を指示する条件が満たされた状態となるため、不正基板からは、ハイレベル状態からローレベル状態に遷移する不正リセット信号ＲｅＸが出力されていることになる。そのため、指示部Ｉは、このような不正行為を回避するために、前記ステップＳ１２の処理が肯定され、バックアップ処理の実行が指示されていない場合、ステップＳ１９においてバックアップ信号Ｂａの出力状態をローレベル状態とし、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示している。
【００６２】
以上説明した指示部Ｉは、例えば、図４に示す回路構成で実現することが可能である。以下、指示部Ｉの回路構成について、図４及び図５に基づき説明する。前記指示部Ｉは、ワンショットマルチバイブレータ（以下、「ワンショットマルチ」という。）Ｚを備えている。このワンショットマルチＺは、ＣＬＲ入力端子への信号の入力状態がハイレベル状態で、且つＡ入力端子への信号の入力状態がハイレベル状態からローレベル状態に遷移すると、予め設定された所定時間の間、／Ｑ出力端子（”／”は、バーを示す。）からの出力信号ＺＯＵＴの出力状態がローレベル状態となる。前記所定時間は、図５に示す時間Ｔ９であり、この時間Ｔ９は、バックアップ信号Ｂａの出力状態がローレベル状態となる時間Ｔ８と等しくなっている。
【００６３】
前記ワンショットマルチＺのＣＬＲ入力端子には、アンド回路３３を介して電源監視回路２７が接続されている。前記アンド回路３３には、電源監視回路２７からの電源状態信号Ｓが入力されるようになっている。また、アンド回路３３には、直列に接続されたインバータ回路３４，３５を介して積分回路３６（電源Ｖｃとグランドとの間に抵抗ＲとコンデンサＣを直列接続して構成される）が接続されている。前記抵抗Ｒにおけるグランド側の端子３７は、両インバータ回路３４，３５を介してアンド回路３３の他方の入力端子に接続されており、積分回路３６は、端子３７の電位からなる信号を出力する。そして、アンド回路３３には、前記電位からなる信号の信号レベルが反転された出力信号ＣＲ１が入力されるようになっている。前記アンド回路３３は、電源状態信号Ｓと出力信号ＣＲ１を論理積演算処理し、該演算結果を出力信号ＡＮ１としてワンショットマルチＺのＣＬＲ入力端子に出力するようになっている。
【００６４】
また、ワンショットマルチＺのＡ入力端子には、リセット信号回路２８が接続されている。前記ワンショットマルチＺには、リセット信号回路２８からのリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）が入力されるようになっている。そして、ワンショットマルチＺは、出力信号ＡＮ１とリセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）に基づき、／Ｑ出力端子から出力信号ＺＯＵＴを出力するようになっている。
【００６５】
また、ワンショットマルチＺの／Ｑ出力端子には、アンド回路３９を介してメインＣＰＵ２４ａが接続されている。このアンド回路３９は、電源監視回路２７に接続されている。そして、アンド回路３９は、電源状態信号Ｓと出力信号ＺＯＵＴを論理積演算処理し、該演算処理結果をバックアップ信号ＢａとしてメインＣＰＵ２４ａに出力するようになっている。前記アンド回路３９の演算結果が、指示部Ｉから出力されるバックアップ信号Ｂａの信号レベルを示すことになる。
【００６６】
また、ワンショットマルチＺの／Ｑ出力端子には、ナンド回路４０を介してメインＣＰＵ２４ａが接続されている。このナンド回路４０は、インバータ回路４１を介してリセット信号回路２８に接続されている。そして、ナンド回路４０は、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）を反転した信号レベルを有する出力信号Ｒｅ１と出力信号ＺＯＵＴを否定論理積演算処理し、該演算処理結果を開始信号ＳｔとしてメインＣＰＵ２４ａに出力するようになっている。このナンド回路４０の演算結果が、指示部Ｉから出力される開始信号Ｓｔの信号レベルを示すことになる。
【００６７】
また、ワンショットマルチＺの／Ｑ出力端子には、サブ基板２５（ランプ基板及び音声基板）のＣＰＵ２５ａが接続されている。そして、ワンショットマルチＺは、出力信号ＺＯＵＴを報知開始信号ＨＳとしてＣＰＵ２５ａに出力するようになっている。この出力信号ＺＯＵＴが、指示部Ｉから出力される報知開始信号ＨＳの信号レベルを示すことになる。
【００６８】
従って、本実施形態によれば、以下に示す効果を得ることができる。
（１） 指示部Ｉは、リセット信号Ｒｅ（又は不正リセット信号ＲｅＸ）の入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する際、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別する。そして、該判別結果が否定の場合、メインＣＰＵ２４ａに対してバックアップ処理の実行を指示し、所定時間の経過後、メインＣＰＵ２４ａに対して起動処理の実行を指示している。そのため、従来で述べた不正行為が行われた場合でも、起動処理が実行される前に、バックアップ処理が実行されることになる。その結果、メインＣＰＵ２４ａは、制御を開始すると、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始し、不正行為を行った遊技者は、何時、大当り乱数の値が大当り値と一致する値に更新されているか知ることが困難となる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００６９】
（２） また、指示部Ｉは、リセット信号Ｒｅの入力状態に基づきメインＣＰＵ２４ａに対して起動処理の実行を指示する前に、起動条件が満たされるようにバックアップ処理の実行を指示している。そのため、例えば、何らかの原因（ノイズなどの発生）により、指示部Ｉへのリセット信号Ｒｅの入力状態が変化し、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理の実行を指示する場合でも、該指示前にバックアップ処理の実行を指示することになる。従って、パチンコ機１０の遊技中に、メインＣＰＵ２４ａが、再び、制御を開始した場合でも、メインＣＰＵ２４ａは、ＲＡＭ２４ｃに記憶保持された各種制御情報に基づき制御を開始することができる。
【００７０】
（３） 指示部Ｉは、電源監視回路２７からの電源状態信号Ｓの入力状態に基づき、メインＣＰＵ２４ａの起動条件が満たされているか否かを判別している。そのため、指示部Ｉは、リセット信号Ｒｅの入力状態が起動処理の実行を指示する条件を示した際に、電源ＡＣの遮断などのパチンコ機１０における正常な動作によるものか、又は不正行為によるものかを正確に判断することができる。従って、不正行為が行われている場合には、メインＣＰＵ２４ａに対して確実にバックアップ処理の実行を指示することができ、不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７１】
（４） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようにした。そのため、遊技店側（遊技店店員）は、各種ランプ１６及びスピーカ１７の報知動作から、メインＣＰＵ２４ａの起動条件が満たされていないことを把握することができる。換言すれば、遊技店側は、遊技者によって不正行為が行われたことを把握することができる。また、不正行為を行った遊技者が、再び、不正行為を行うことを抑制することができる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００７２】
（５） 指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていない場合に、バックアップ処理の実行を指示した後、起動処理の実行を指示するようにした。そして、メインＣＰＵ２４ａは、遊技者の不正行為により不正基板から出力された不正リセット信号ＲｅＸに基づいて、起動処理が実行可能であり、制御を開始するようにした。そのため、遊技者側からは、従来と同様に、不正リセット信号ＲｅＸに基づいてパチンコ機１０が制御を開始したように見える。その一方で、メインＣＰＵ２４ａは、起動処理を実行する前に、バックアップ処理を実行しているため、ＲＡＭ２４ｃに記憶保持された制御情報に基づき制御を開始する。従って、不正行為によって遊技店側が不利益を得ることを抑制できると共に、どのような不正行為対策が施されているのかを悟られにくくすることができる。
【００７３】
（６） 指示部Ｉは、メインＣＰＵ２４ａが備えられた主基板２４に設けられている。主基板２４は、不正行為対策（主基板２４を保護する保護ケースなどに収容される。）が十分に施されているので、遊技者は、主基板２４に設けられた指示部ＩとメインＣＰＵ２４ａとの間に不正基板を取り付けることが困難となる。また、遊技者が、電源基板２３（リセット信号回路２８、電源監視回路２７）と主基板２４（メインＣＰＵ２４ａ）との接続部に不正基板を取り付けたとしても、該不正基板から出力される不正リセット信号ＲｅＸは確実に指示部Ｉに入力される。従って、指示部Ｉの機能を十分に発揮させることができる。
【００７４】
なお、上記実施形態は以下のように変更してもよい。
・ 前記実施形態において、指示部Ｉにおける電源状態信号Ｓの入力状態がローレベル状態からハイレベル状態に遷移したことが、バックアップ処理の実行を指示する条件となっていても良い。この場合、電源監視回路２７は、電源電圧Ｖ１の電圧値Ｖ１ａが予め定められた電圧値Ｖに降下したことを契機として、指示部Ｉに対する電源状態信号Ｓの出力状態をローレベル状態からハイレベル状態に遷移させるように構成する。
【００７５】
・ 前記実施形態において、指示部Ｉにおけるリセット信号Ｒｅ（不正リセット信号ＲｅＸ）の入力状態がローレベル状態からハイレベル状態に遷移したことが、起動処理の実行を指示する条件となっていても良い。この場合、リセット信号回路２８は、電源投入時（電源復旧時）、主基板２４に対するリセット信号Ｒｅの出力状態をローレベル状態からハイレベル状態に遷移させ、一定時間Ｔ１の間継続してハイレベル状態とするように構成する。そして、該一定時間Ｔ１の経過後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるように構成する。
【００７６】
・ 前記実施形態において、指示部Ｉは、メインＣＰＵ２４ａの起動条件が満たされていないと判別すると、該判別結果を各種ランプ１６及びスピーカ１７を通じて外部に報知するようになっていたが、該報知動作は適宜変更しても良い。例えば、指示部Ｉは、起動処理を指示する際にメインＣＰＵ２４ａの起動条件が満たされていないと判別すると、各種ランプ１６を消灯させることにより、該判別結果を外部に報知するように構成しても良い。また、スピーカ１７から警告音を出力することにより、判別結果を外部に報知するように構成しても良い。また、報知手段として図柄表示装置２０や管理コンピュータなど他の構成を採用しても良い。
【００７７】
・ 前記実施形態において、指示部Ｉが、リセット信号Ｒｅの入力状態に基づき起動処理を指示する際、メインＣＰＵ２４ａがバックアップ処理を実行したか否かを判別し、該判別結果に基づき起動条件を満たしているか否かを判別するように構成しても良い。具体的には、電源監視回路２７からの電源状態信号Ｓが、直接、メインＣＰＵ２４ａに入力されるようにし、メインＣＰＵ２４ａは、電源状態信号Ｓの入力状態からバックアップ処理を実行した場合、指示部Ｉにバックアップ処理を実行したことを示す信号を出力するようにする。そして、該信号を入力した指示部Ｉは、該信号に基づき、メインＣＰＵ２４ａがバックアップ処理を実行したと判別するようにする。このような構成としても、前記実施形態と同様の効果を得ることができる。
【００７８】
・ 前記実施形態における構成を、さらに、賞球などの遊技球の払出しを制御するための払出し制御基板に採用しても良い。
・ 前記実施形態において、メインＣＰＵ２４ａが行う大当り乱数の１周期の更新処理の形態は、常に、初期値を「０」として更新が開始される形態であったが、他の形態を採用しても良い。具体的には、メインＣＰＵ２４ａが、パチンコ機１０の電源投入後、１周期目の更新処理の終了後、次の周期（２周期目）以降、大当り乱数の１周期の更新処理における初期値を初期値乱数を用いて不規則に変化させるようにしても良い。この初期値乱数は、大当り乱数と同一の数値範囲内（各実施形態では「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２４ａが所定の周期毎に数値を＋１ずつ更新する。そして、メインＣＰＵ２４ａは、大当り乱数の１周期の更新処理を終了する毎に、初期値乱数の値を読み出し、該読み出した初期値乱数の値を初期値として、次の周期の更新処理を実行する。
【００７９】
・ 前記実施形態では、指示部Ｉが主基板２４に設けられていたが、指示部Ｉは、リセット信号回路２８及び電源監視回路２７に接続され、且つメインＣＰＵ２４ａに接続されていれば、主基板２４に設けられていなくても良い。
【００８０】
・ 前記実施形態において、メインＣＰＵ２４ａの起動条件が満たされていないと判別した場合に、所定時間の間、ＲＡＭ２４ｃの記憶内容（大当り乱数の値など）を初期化するための初期化制御（初期設定におけるラムクリア）の実行を規制する規制手段をさらに備えても良い。このような構成を備えることにより、メインＣＰＵ２４ａがバックアップ処理を実行した後、起動処理を実行した際、遊技者が不正な器具を用いて、初期設定時にＲＡＭ２４ｃの記憶内容を初期化させようとしても、規制手段により初期化制御が規制される。そのため、メインＣＰＵ２４ａは、起動処理の実行により制御を開始した際には、確実に、大当り乱数の値の更新をＲＡＭ２４ｃに記憶保持された大当り乱数の値から開始する。従って、不正行為を行った遊技者は、何時、大当り乱数の値が、大当り値である「７」または「５１１」に更新されているか知ることが困難となる。その結果、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００８１】
次に、前記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ） 前記指示手段は、機本体に対する初期電源投入時を除き、前記バックアップ処理の実行を指示する。
【００８２】
（ロ） 前記指示手段は、前記条件信号の入力状態に基づき前記制御の起動処理を指示する際、前記制御手段が前記バックアップ処理を実行したか否かを判別し、該判別結果に基づき前記起動条件を満たしているか否かを判別する。
【００８３】
（ハ） 前記指示手段は、前記判別結果が否定である場合、該判別結果を報知手段を通じて外部に報知する。
【００８４】
（ニ） 前記指示手段は、前記第１条件信号の入力状態が前記ＯＮ状態となることなく、前記第２条件信号の入力状態が前記ＯＮ状態となった場合、該第１条件信号の入力状態がＯＮ状態となることなく、第２条件信号の入力状態がＯＮ状態となったことを報知手段を通じて外部に報知する。
【００８５】
【発明の効果】
本発明によれば、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機の機表側を示す正面図。
【図２】 主制御基板、サブ制御基板の具体的な構成を説明するブロック図。
【図３】 パチンコ遊技機の動作中における指示部のメインＣＰＵに対する制御態様を説明するフローチャート。
【図４】 指示部の回路構成の一例を示す回路図。
【図５】 指示部の制御態様を説明するタイムチャート。
【図６】 電源投入時に、メインＣＰＵが制御を開始する態様を示す説明図。
【符号の説明】
Ｉ…指示手段としての指示部、Ｓ…第１条件信号としての電源状態信号、Ｖ…所定の電圧値としての電圧値、Ｖ１ａ…電源電圧値としての電圧値、Ｒｅ…所定の条件信号及び第２条件信号としてのリセット信号、ＲｅＸ…所定の条件信号及び第２条件信号としての不正リセット信号、１０…遊技機としてのパチンコ遊技機、２４ａ…制御手段としてのメインＣＰＵ、２４ｃ…記憶手段としてのＲＡＭ、２７…電源監視手段としての電源監視回路。
Claims (5)
- 遊技者に大当り状態を付与するか否かを決定するための大当り乱数の値を予め定めた一定の周期毎に更新する乱数更新処理を含む各種処理を実行する制御手段、及び前記乱数更新処理により前記制御手段が更新した更新後の前記大当り乱数の値を含み、遊技機の動作中に適宜書き換えられる各種制御情報を記憶する記憶手段を有する制御基板と、
機本体に供給される電源電圧値が予め定めた所定の電圧値に降下したか否かを示す電源状態信号を出力する電源監視回路と、
機本体に供給される電源電圧の遮断後も前記記憶手段の記憶内容を保持するための電源電圧を前記記憶手段に供給するバックアップ用電源と、
前記制御手段の動作を停止させるリセット信号を出力するリセット信号回路と、を備え、
前記電源監視回路は、前記電源電圧値が予め定めた所定の電圧値を維持している場合には前記電源状態信号の出力状態を第１状態とし、前記電源電圧値が予め定めた所定の電圧値に降下した場合には前記電源状態信号の出力状態を前記第１状態から第２状態へ遷移させ、
前記制御手段は、
前記電源状態信号の出力状態が前記第１状態から前記第２状態へ遷移した場合には前記記憶手段の記憶内容を電源遮断後も記憶保持させるためのバックアップ処理を実行し、前記バックアップ処理に係る処理時間の経過後に前記リセット信号の出力状態が動作の停止を示す第１状態になることによって動作を停止し、
前記電源状態信号の出力状態が前記第１状態であって、前記リセット信号の出力状態が前記第１状態から動作の開始を示す第２状態へ遷移した場合には制御を開始し、当該制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていないときには前記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記記憶手段に前記バックアップ処理によって記憶されるバックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させる遊技機において、
前記制御手段には該制御手段に対して指示信号を出力する指示手段が接続されているとともに、前記電源監視回路及び前記リセット信号回路は前記指示手段に接続され、前記電源状態信号及び前記リセット信号を前記指示手段に対して出力し、
前記指示手段は、
前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力し、前記バックアップ処理の指示後に前記リセット信号の入力状態が前記第１状態へ遷移した場合には前記制御手段に対して前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力する一方で、
前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、前記制御手段に対して前記バックアップ処理の実行を指示する指示信号を出力した後に、前記動作の停止を指示する指示信号を出力し、その後に前記リセット信号の入力状態が前記第２状態へ遷移することにより前記制御手段に対して前記動作の開始を指示する指示信号を出力することを特徴とする遊技機。 - 前記指示手段は、前記制御基板に設けられていることを特徴とする請求項１に記載の遊技機。
- 前記記憶手段の記憶内容の初期化を指示する初期化手段を備え、
前記制御手段は、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されているとき、及び前記バックアップ情報が記憶されていないときには前 記記憶手段の記憶内容を初期化し、前記大当り乱数の更新を予め定めた初期値から開始させる一方で、前記制御の開始時に前記初期化手段により前記記憶手段の記憶内容の初期化が指示されておらず、かつ前記バックアップ情報が記憶されていたときには前記記憶手段の記憶内容に基づき制御を開始し、前記大当り乱数の更新を前記バックアップ処理により前記記憶手段に記憶保持された値から開始させることを特徴とする請求項１又は請求項２に記載の遊技機。 - 前記電源監視回路及び前記リセット信号回路は、遊技場の電源が供給されるとともにその電源を遊技機への供給電圧に変換処理し、変換後の電源電圧を前記制御基板に供給する電源基板に設けられていることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の遊技機。
- 前記指示手段は、前記電源状態信号の入力状態が前記第１状態から前記第２状態へ遷移しておらず、前記バックアップ処理の実行を指示していない状態で前記リセット信号の入力状態が前記第１状態へ遷移した場合には、報知開始信号を報知手段に出力し、前記報知手段に不正行為が行われたことを報知させることを特徴とする請求項１〜請求項４のうちいずれか一項に記載の遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247061A JP4024625B2 (ja) | 2002-08-27 | 2002-08-27 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247061A JP4024625B2 (ja) | 2002-08-27 | 2002-08-27 | 遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004081557A JP2004081557A (ja) | 2004-03-18 |
| JP4024625B2 true JP4024625B2 (ja) | 2007-12-19 |
Family
ID=32054800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002247061A Expired - Fee Related JP4024625B2 (ja) | 2002-08-27 | 2002-08-27 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4024625B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6182484B2 (ja) * | 2014-03-14 | 2017-08-16 | 株式会社ニューギン | 遊技機 |
| JP6182485B2 (ja) * | 2014-03-14 | 2017-08-16 | 株式会社ニューギン | 遊技機 |
-
2002
- 2002-08-27 JP JP2002247061A patent/JP4024625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004081557A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4112865B2 (ja) | 遊技機 | |
| JP4777323B2 (ja) | 遊技台 | |
| JP5120573B2 (ja) | 遊技台 | |
| JP4112867B2 (ja) | 遊技機 | |
| JP4843551B2 (ja) | 遊技機 | |
| JP6360282B2 (ja) | 遊技機 | |
| JP5491310B2 (ja) | 遊技機 | |
| JP5307062B2 (ja) | 遊技機 | |
| JP6192354B2 (ja) | 遊技機 | |
| JP2015171593A (ja) | 遊技機 | |
| JP2002219226A (ja) | 遊技機 | |
| JP4024625B2 (ja) | 遊技機 | |
| JP2003275429A (ja) | 弾球遊技機 | |
| JP2020005929A (ja) | 遊技機 | |
| JP4429647B2 (ja) | 遊技機 | |
| JP2017131778A (ja) | 遊技機 | |
| JP4024722B2 (ja) | 遊技機 | |
| JP4024703B2 (ja) | 遊技機 | |
| JP3096495U (ja) | 遊技機 | |
| JP2020005931A (ja) | 遊技機 | |
| JP2020028569A (ja) | 遊技機 | |
| JP2020028560A (ja) | 遊技機 | |
| JP2020028570A (ja) | 遊技機 | |
| JP2020028561A (ja) | 遊技機 | |
| JP4177593B2 (ja) | 遊技機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4024625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |