JP4022620B2

JP4022620B2 - Strontium titanate thin film laminate and method for producing the same

Info

Publication number: JP4022620B2
Application number: JP2003145086A
Authority: JP
Inventors: 浩高島; 彰東海林; 順司伊藤; 瑞平王; 満伊藤
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2003-05-22
Filing date: 2003-05-22
Publication date: 2007-12-19
Anticipated expiration: 2023-05-22
Also published as: JP2004349481A

Description

【０００１】
【発明の属する技術分野】
本発明は、YBa₂Cu₃O_7- _δ薄膜を中心とする酸化物超伝導デバイスや低温で実用する半導体デバイス等に使用されるチタン酸ストロンチウム積層体及びその製造方法に関する。
【０００２】
【従来の技術】
バルク単結晶のチタン酸ストロンチウム（以下「ＳＴＯ」という。）は、量子常誘電体として知られ、その誘電率は、4.2Kで20,000以上の値を示す。また、その誘電率は、バイアス依存性、ストレス依存性を持ち、それらによって低下する特長を持っている。
【０００３】
ＳＴＯの格子定数は、酸化物超伝導体と非常に近い値を持つことから、該超伝導体のエピタキシャル成長下地基板として用いられ、超伝導デバイスの開発には重要な材料である。
【０００４】
実際に、ＳＴＯ薄膜は、デバイスに使用されているが、その誘電率（ε）は、10,000以下（4.2K）であり、バルク単結晶で得られている 20,000には達していない。
【０００５】
図１に、例として、M. Lippmaa, M. Kawasakiらの報告によるものを示す。この場合の誘電率は、8,200にしか達していない。
【０００６】
図２に、Hong-Cheng Li, X. X. Xiらの報告をに示す。この場合は、誘電率は、1,000にも達していない。上記２件の例の様に現在のところ、ＳＴＯ薄膜の誘電率は10,000にも達していない。
【０００７】
【非特許文献１】
Appl. Phys. Lett. 74, 3543(1999)
【非特許文献２】
Appl. Phys. Lett. 73, 464(1998)
【０００８】
【発明が解決しようとする課題】
上述したように、バルク単結晶ＳＴＯは、低温で高い誘電率を示すため、超伝導や低温デバイスの実用化で極めて有用な誘電体であるにも関わらず、薄膜化すると誘電率が低下してしまうという欠点があり、現在に至るもこの欠点は、克服されていない。
【０００９】
【課題を解決するための手段】
本発明では、ＳＴＯ膜を第１と第２の２層構造とし、その２つの層の界面を化学的機械研磨（以下「ＣＭＰ」という。）面とすることにより、薄膜のＳＴＯにおいても、高誘電率とすることに成功した。
【００１０】
図３に、本願発明の概念図を示す。図３において、基板の上に下部イットリウム系酸化物超伝導（以下「ＹＢＣＯ」という。）層を積層し、該下部ＹＢＣＯ層の上に、第１のＳＴＯ層を堆積する。該第１層のＳＴＯ層の表面をＣＭＰ処理する。この後、該表面に第２のＳＴＯ層を形成し、該第２のＳＴＯ層の上にＹＢＣＯ層を形成する。該基板は、ＡＢａ _２Ｃｕ _３Ｏ _７−δ （Ａ＝Ｙ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｈｏ，Ｙｂ；δは１以下の正数）、ＭｇＯ、ＬａＡｌＯ _３又は半導体ウェーハ基板に前記物質が形成されたものである。
【００１１】
【実施例】
ＣＭＰを用いた３層構造の作製プロセスを図４に示す。パルスレーザ成長法（以下「ＰＬＤ法」という。）を用いて、ＳＴＯ(100)基板上に下部ＹＢＣＯ膜としてｃ軸配向ＹＢＣＯ(00n)薄膜を厚さ300nm成膜後、真空を破ることなく連続してＳＴＯ(001)薄膜を厚さ10nm成膜して、ＳＴＯ／ＹＢＣＯ構造を作製する。
【００１２】
この厚さ10nmのＳＴＯ薄膜は、カバーＳＴＯ薄膜とよばれ、作製プロセスでＹＢＣＯが直接、大気や純水にさらされることを防ぎ、ＹＢＣＯ本来の超伝導特性を低下させないために成膜されている。
【００１３】
図５に、ＹＢＣＯ薄膜の成膜条件、図６に、ＳＴＯ薄膜の成膜条件を示す。
【００１４】
次に半導体技術で利用されているフォトリソグラフィー法を用いて、レジストにより下部パターンを作製し、低エネルギーイオンミリングを用いてエッチングを行い、下部ＹＢＣＯのパターンを形成する。次に、ＰＬＤ法により、ＳＴＯ(100)薄膜厚さ1μm成膜を行う。
【００１５】
次に、成膜手順について説明する。まず、基板を200℃に保持し、真空度が10^- ⁴Paに到達した後、酸素ガス雰囲気中（酸素圧100Pa）において温度上昇を行い、810℃に到達した後、ＳＴＯ薄膜を成長する。このＳＴＯ薄膜表面上に存在する突起物を除去し、下部ＹＢＣＯ薄膜の作るパターンの段差を平坦化するためＣＭＰにより研磨する。
【００１６】
下部ＹＢＣＯ薄膜を直接研磨すると超伝導特性を劣化させる原因になるため、ＳＴＯ薄膜の研磨を行った。その後、ＣＭＰプロセスによって表面に付着したSi粒子等の不純物を、アセトン中でサンプルを超音波洗浄による表面クリーニングによって取り除いた。
【００１７】
ＣＭＰプロセス後、ＲＨＥＥＤ観測で観測した結果、試料表面は、アモルファス的であることが分かった。アモルファス結晶上にはエピタキシャル成長は、期待できない。
【００１８】
このため、酸素圧100Pa雰囲気中、温度600℃、２時間の熱処理を行った。原子間力顕微鏡（ＡＦＭ）を用いて表面構造の観察を行った。その結果を図７に示す。この写真に見られるように、ＣＭＰ前においては、かなり大きな突起が観察されるが、ＣＭＰ後においては、上記突起に比べるとはるかに小さな突起が見られる程度に表面が滑らかになっている。
【００１９】
典型的に、200nm程度の高さの円錐状形状の突起物は、ＣＭＰにより、高さで1/10以下の20nm以下に減少し、底面の面積で0.04μm²以下と1/10以下になっていることが確認され、ＣＭＰによって突起物の形状が小さくなっていることが確認され、超伝導マイクロショートが解消するであろうことが期待された。
【００２０】
熱処理後、ＰＬＤを用いて絶縁層ＳＴＯ薄膜を200nm成膜し、真空を破ることなく連続して上部ＹＢＣＯ薄膜を250nm成膜する。このＳＴＯ薄膜は、ＣＭＰによって下部ＹＢＣＯ薄膜から成長している突起物の上部を切断した後、上部平面がＳＴＯ研磨表面に出現していることで生じるマイクロショートによる絶縁性の低下を防ぐためである。
【００２１】
成膜した上部ＹＢＣＯのパターンをフォトリソグラフィー法及び低エネルギーイオンミリングを用いて行い、平行平板コンデンサを作製した。ＨＦ５％を用いて、下部ＹＢＣＯに作製した電極部分のＳＴＯ薄膜をエッチングにより取り除いた。
【００２２】
上部ＹＢＣＯと下部ＹＢＣＯ薄膜のパターンは、クロスオーバーした構造であり、クロスした部分は、上部ＹＢＣＯ/絶縁層ＳＴＯ/ＣＭＰ−ＳＴＯ/capped−ＳＴＯ/下部ＹＢＣＯの積層構造である。
【００２３】
【発明の効果】
作製した平行平板コンデンサの抵抗率の温度依存性を図８に示す。ＣＭＰ研磨によって、抵抗率は、半導体的挙動が確認され、その急激な減少が解消されたことが分かる。
【００２４】
図９に誘電率の温度依存性を示す。100kHzで温度4.2Kにおいて20,000以上の誘電率が確認された。この誘電率の温度依存性は単結晶で得られた特性と一致していることから、優れた誘電特性を持つＳＴＯ薄膜がＹＢＣＯ薄膜上に作製されていることを示している。
【図面の簡単な説明】
【図１】 M. LippmaaらによるＳＴＯ薄膜の誘電率
【図２】 Hong-Cheng Li, X. X. XiらによるＳＴＯ薄膜の誘電率
【図３】本願発明の概念図
【図４】本願発明を利用した平行コンデンサの作製工程図
【図５】ＹＢＣＯ薄膜の成膜条件
【図６】ＳＴＯ薄膜の成膜条件
【図７】原子間力顕微鏡を用いて観察したＳＴＯ表面構造
【図８】本願発明を利用した平行平板コンデンサの抵抗率の温度依存性
【図９】本願発明を利用した平行平板コンデンサの誘電率の温度依存性[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a strontium titanate laminate used for an oxide superconducting device centering on a YBa ₂ Cu ₃ O _7- _δ thin film, a semiconductor device put to practical use at a low temperature, and the like, and a method for producing the same.
[0002]
[Prior art]
Bulk single crystal strontium titanate (hereinafter referred to as “STO”) is known as a quantum paraelectric, and has a dielectric constant of 20,000 or more at 4.2K. Further, the dielectric constant has a bias dependency and a stress dependency, and has a feature of decreasing by them.
[0003]
Since the lattice constant of STO has a value very close to that of an oxide superconductor, it is used as an underlying substrate for epitaxial growth of the superconductor and is an important material for the development of superconducting devices.
[0004]
In fact, STO thin films are used in devices, but their dielectric constant (ε) is 10,000 or less (4.2K), which does not reach 20,000 obtained with bulk single crystals.
[0005]
FIG. 1 shows an example reported by M. Lippmaa, M. Kawasaki et al. In this case, the dielectric constant reaches only 8,200.
[0006]
FIG. 2 shows a report by Hong-Cheng Li, XX Xi et al. In this case, the dielectric constant does not reach 1,000. At present, the dielectric constant of the STO thin film does not reach 10,000 as in the above two examples.
[0007]
[Non-Patent Document 1]
Appl. Phys. Lett. 74, 3543 (1999)
[Non-Patent Document 2]
Appl. Phys. Lett. 73, 464 (1998)
[0008]
[Problems to be solved by the invention]
As described above, bulk single crystal STO exhibits a high dielectric constant at low temperatures. Therefore, although it is a very useful dielectric material for practical use of superconductivity and low-temperature devices, the dielectric constant decreases when the film thickness is reduced. This defect has not been overcome to date.
[0009]
[Means for Solving the Problems]
In the present invention, the STO film has a first and second two-layer structure, and the interface between the two layers is a chemical mechanical polishing (hereinafter referred to as “CMP”) surface. We succeeded in setting the dielectric constant.
[0010]
FIG. 3 shows a conceptual diagram of the present invention. In FIG. 3, a lower yttrium-based oxide superconducting (hereinafter referred to as “YBCO”) layer is stacked on a substrate, and a first STO layer is deposited on the lower YBCO layer. The surface of the first STO layer is subjected to CMP treatment. Thereafter, a second STO layer is formed on the surface, and a YBCO layer is formed on the second STO layer. The substrate is made of ABa ₂ Cu ₃ O _7-δ (A = Y, Nd, Sm, Eu, Gd, Dy, Ho, Yb; δ is a positive number of 1 or less), MgO, LaAlO _3, or a semiconductor wafer substrate formed with the substance.
[0011]
【Example】
A manufacturing process of a three-layer structure using CMP is shown in FIG. Using a pulse laser growth method (hereinafter referred to as “PLD method”), a c-axis oriented YBCO (00n) thin film having a thickness of 300 nm is continuously formed as a lower YBCO film on an STO (100) substrate, and then continuous without breaking the vacuum. Then, an STO (001) thin film is formed to a thickness of 10 nm to produce an STO / YBCO structure.
[0012]
This STO thin film having a thickness of 10 nm is called a cover STO thin film, and is formed in order to prevent YBCO from being directly exposed to the atmosphere and pure water in the manufacturing process and not to deteriorate the YBCO's original superconducting characteristics. .
[0013]
FIG. 5 shows the film forming conditions for the YBCO thin film, and FIG. 6 shows the film forming conditions for the STO thin film.
[0014]
Next, using a photolithography method used in semiconductor technology, a lower pattern is formed with a resist, and etching is performed using low energy ion milling to form a lower YBCO pattern. Next, an STO (100) thin film having a thickness of 1 μm is formed by the PLD method.
[0015]
Next, a film forming procedure will be described. First, the substrate is held in a 200 ° C., vacuum degree of 10 ^- After reaching ⁴ Pa, subjected to temperature rise in an oxygen gas atmosphere (oxygen pressure 100 Pa), after reaching 810 ° C., to grow a STO thin film. The protrusions present on the surface of the STO thin film are removed, and polishing is performed by CMP in order to flatten the level difference of the pattern formed by the lower YBCO thin film.
[0016]
Since polishing the lower YBCO thin film directly causes deterioration of the superconducting properties, the STO thin film was polished. Thereafter, impurities such as Si particles adhering to the surface by the CMP process were removed by surface cleaning by ultrasonic cleaning in acetone.
[0017]
As a result of observation by RHEED observation after the CMP process, it was found that the sample surface was amorphous. Epitaxial growth cannot be expected on amorphous crystals.
[0018]
For this reason, a heat treatment was performed at a temperature of 600 ° C. for 2 hours in an atmosphere having an oxygen pressure of 100 Pa. The surface structure was observed using an atomic force microscope (AFM). The result is shown in FIG. As can be seen in this photograph, fairly large protrusions are observed before CMP, but after CMP, the surface is smooth enough to have much smaller protrusions than the above protrusions.
[0019]
Typically, a cone-shaped protrusion having a height of about 200 nm is reduced by CMP to 20 nm or less, which is 1/10 or less in height, and the bottom surface area is 0.04 μm ² or less and 1/10 or less. It was confirmed that the shape of the protrusion was reduced by CMP, and it was expected that the superconducting micro-short would be eliminated.
[0020]
After the heat treatment, an insulating layer STO thin film is formed to 200 nm using PLD, and an upper YBCO thin film is formed to 250 nm continuously without breaking the vacuum. This STO thin film is for preventing the deterioration of the insulation due to the micro-short caused by the upper plane appearing on the STO polished surface after cutting the upper part of the protrusion growing from the lower YBCO thin film by CMP. .
[0021]
The formed upper YBCO pattern was formed using a photolithography method and low energy ion milling to produce a parallel plate capacitor. The STO thin film of the electrode part produced in the lower YBCO was removed by etching using 5% of HF.
[0022]
The pattern of the upper YBCO and the lower YBCO thin film has a crossover structure, and the crossed portion has a stacked structure of upper YBCO / insulating layer STO / CMP-STO / capped-STO / lower YBCO.
[0023]
【The invention's effect】
FIG. 8 shows the temperature dependence of the resistivity of the manufactured parallel plate capacitor. It can be seen that by CMP polishing, the semiconductor behavior was confirmed and the rapid decrease was eliminated.
[0024]
FIG. 9 shows the temperature dependence of the dielectric constant. A dielectric constant of over 20,000 was confirmed at 100 kHz and at a temperature of 4.2 K. The temperature dependence of this dielectric constant is consistent with the characteristics obtained with a single crystal, indicating that an STO thin film having excellent dielectric characteristics is produced on the YBCO thin film.
[Brief description of the drawings]
[Fig. 1] Dielectric constant of STO thin film by M. Lippmaa et al. [Fig. 2] Dielectric constant of STO thin film by Hong-Cheng Li, XX Xi et al. [Fig. 3] Conceptual diagram of the present invention [Fig. 4] Utilizing the present invention Production process diagram of parallel capacitor [FIG. 5] Film formation condition of YBCO thin film [FIG. 6] Film formation condition of STO thin film [FIG. 7] STO surface structure observed with atomic force microscope [FIG. 8] Utilizing the present invention Temperature Dependence of Resistivity of Conducted Parallel Plate Capacitor FIG. 9 Temperature Dependence of Dielectric Constant of Parallel Plate Capacitor Utilizing the Present Invention

Claims

基板上に第１のチタン酸ストロンチウム薄膜を形成し、該薄膜表面を化学的機械研磨により研磨した後、該研磨された表面上に第２のチタン酸ストロンチウム薄膜が形成されていることを特長とする高誘電率チタン酸ストロンチウム薄膜積層体。 A first strontium titanate thin film is formed on a substrate, the surface of the thin film is polished by chemical mechanical polishing, and then a second strontium titanate thin film is formed on the polished surface. High dielectric constant strontium titanate thin film laminate.

上記基板は、ＡＢａ_２Ｃｕ_３Ｏ_７−δ（Ａ＝Ｙ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｈｏ，Ｙｂ；δは１以下の正数）、ＭｇＯ若しくはＬａＡｌＯ_３又は半導体ウェーハ基板に該ＡＢａ _２Ｃｕ _３Ｏ _７−δ 、該ＭｇＯ若しくは該ＬａＡｌＯ _３が形成されたものであることを特長とする請求項１に記載の高誘電率チタン酸ストロンチウム薄膜積層体。The _{_{_{substrate, ABa 2 Cu 3 O 7-}}} δ; said (A = Y, Nd, Sm , Eu, Gd, Dy, Ho, Yb δ is a positive number of less than 1) to, MgO or LaAlO ₃ or the semiconductor wafer substrate 2. The high dielectric constant strontium titanate thin film laminate according to claim 1 , wherein ABa ₂ Cu ₃ O _7-δ , MgO, or LaAlO ₃ is formed.

基板上に第１のチタン酸ストロンチウム薄膜を形成し、該薄膜表面を化学的機械研磨により研磨した後、該研磨された表面上に第２のチタン酸ストロンチウム薄膜を形成することを特長とする高誘電率チタン酸ストロンチウム薄膜積層体の作製方法。 A first strontium titanate thin film is formed on a substrate, the surface of the thin film is polished by chemical mechanical polishing, and then a second strontium titanate thin film is formed on the polished surface. A method for producing a dielectric strontium titanate thin film laminate.

上記基板は、ＡＢａ_２Ｃｕ_３Ｏ_７−δ（Ａ＝Ｙ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｈｏ，Ｙｂ；δは１以下の正数）、ＭｇＯ若しくはＬａＡｌＯ_３又は半導体ウェーハ基板に該ＡＢａ _２Ｃｕ _３Ｏ _７−δ 、該ＭｇＯ若しくは該ＬａＡｌＯ _３が形成されたものであることを特長とする請求項３に記載の高誘電率チタン酸ストロンチウム薄膜積層体の作製方法。The _{_{_{substrate, ABa 2 Cu 3 O 7-}}} δ; said (A = Y, Nd, Sm , Eu, Gd, Dy, Ho, Yb δ is a positive number of less than 1) to, MgO or LaAlO ₃ or the semiconductor wafer substrate _{_{_{ABa 2 Cu 3 O 7-δ}}} , a method for manufacturing a high dielectric constant of strontium titanate thin film lamination according to claim 3, featuring that those said MgO or the LaAlO ₃ is formed.