JP4012597B2 - 少なくとも１つのｍｏｓトランジスタを備えた回路構造及びその製造方法 - Google Patents
少なくとも１つのｍｏｓトランジスタを備えた回路構造及びその製造方法 Download PDFInfo
- Publication number
- JP4012597B2 JP4012597B2 JP09641297A JP9641297A JP4012597B2 JP 4012597 B2 JP4012597 B2 JP 4012597B2 JP 09641297 A JP09641297 A JP 09641297A JP 9641297 A JP9641297 A JP 9641297A JP 4012597 B2 JP4012597 B2 JP 4012597B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- mos transistor
- doped
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002019 doping agent Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、少なくとも１つのＭＯＳトランジスタを備えた回路構造及びその製造方法に関する。
【０００２】
【従来の技術】
種々の技術的用途、特に低電圧／低電力の用途にチャネル長の短いＭＯＳトランジスタが必要とされる。
【０００３】
ｎ+ にドープされたシリコンとｐ+ にドープされたシリコンとは仕事関数において１．１ｅＶだけ異なる。この仕事関数の差により、高ドーブポリシリコンからなるゲート電極を備えたＭＯＳトランジスタにおいては、ゲート電極の導電型がソース／ドレイン領域の導電型と異なる場合、ゲート電極とドレイン側のｐｎ接合との間に電界強度の上昇が生ずる。このことは、ｎ+ にドープされたゲート電極とｐ+ にドープされたソース／ドレイン領域とを備えたＭＯＳトランジスタにおいても、またｐ+ にドープされたゲート電極とｎ+ にドープされたソース／ドレイン領域とを備えたＭＯＳトランジスタにおいても同様である。この電界強度の上昇はゲート酸化膜の信頼性の低下をもたらす。特に、供給電圧が３Ｖ以下でゲート酸化膜の厚さが５ｎｍ以下の低電圧／低電力用に使用されるような、０．２５μｍ以下の短いチャネル長を持つＭＯＳトランジスタにおいては、仕事関数の差は一定でありかつ供給電圧とスケーリングしないので、電界上昇は問題である。電界強度が上昇すると洩れ電流特性の悪化も生ずる。ゲートより誘起されるドレイン洩れ電流（ＧＩＤＬ）は、電界強度の上昇によりバンド間トンネル確率が増大するので上昇する。
【０００４】
ゲート電極とドレイン側のｐｎ接合との間の電界強度の上昇は、ゲート電極に対して他の材料、即ちソース／ドレイン領域の材料に対して仕事関数の差が小さい或いは全くない材料を使用することによって緩和され或いは解消される。ゲート電極を、ソース／ドレイン領域と同一の導電型にドープされているポリシリコンで形成することは既に提案されている（パルリッロ（Ｃ．Parrillo) 著の論文「ＩＥＤＭ '８５」第３９８頁参照）。さらに、ゲート電極をＴｉＮで（例えばホワン（Ｊ．Ｍ．Hwang)他著の論文「ＩＥＤＭ '９２」第３４５頁参照）或いはタングステンで（例えばカサイ（Ｎ．Kasai)他著の論文「ＩＥＤＭ '８８」第２４２頁参照）形成することも提案されている。ゲート酸化膜の上に直接ゲート電極として金属を含む材料を使用することにはゲート酸化膜の破壊の危険が伴う。ゲート電極に対してソース／ドレイン領域と同一の導電型にドープされたポリシリコンを使用すると、ｎチャネル・トランジスタ並びにｐチャネル・トランジスタを含むＣＭＯＳ回路においてはかなり複雑なプロセスのコントロール、ホウ素の浸透効果、連続したｎ+ ／ｐ+ 型のゲート導体中の横方向のドーパントの拡散やゲート空乏効果に対する敏感性が生ずる。
【０００５】
さらにまた、ｎ+ もしくはｐ+ にドープされたポリシリコンの仕事関数をゲルマニウムを付加的にドープすることにより修正することも提案されている（例えば、キング（Ｔ．Ｊ．King) 他著の論文「ＩＥＤＭ '９０」第２５３頁参照）。この対策も、一方では特別な装置を必要とし、他方ではプロセス工程を、例えばエッチングの際に変化した材料特性に適合させなければならないので、かなり複雑なプロセスコントロールを必要とする。
【０００６】
ヨーロッパ特許出願公開第０６５７９２９号明細書においては、ｎ+ にドープされたゲート電極を備えたｐチャネルＭＯＳトランジスタにおいて短チャネル長の効果、洩れ電流特性及びゲート酸化膜の信頼性を改善するために、ｎ+ にドープされたゲート電極に付加的にホウ素を注入することによりカウンタドープすることが提案されている。この場合ゲート電極の仕事関数を、ゲート電極の導電性を変えることなく変更できる。この対策によってゲート電極のドーパント濃度が変化する。従ってゲート電極の抵抗が上がり、これによりゲート電極における電圧降下が生ずる。
【０００７】
【発明が解決しようとする課題】
この発明の課題は、少なくとも１つのＭＯＳトランジスタを備え、このＭＯＳトランジスタがゲート酸化膜の信頼性と洩れ電流特性において改善され、同時にそのゲート電極の抵抗が小さいような回路構造を提供することにある。さらに、その製造方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
これらの課題は、この発明によれば、請求項１に記載の回路構造により、また請求項４に記載の製造方法により解決される。この発明のその他の構成はその他の請求項に記載されている。
【０００９】
この発明による回路構造におけるＭＯＳトランジスタは、そのソース／ドレイン領域と反対の導電型にドープされているシリコンからなるゲート電極を備える。ゲート電極は、そのドーパント濃度が少なくともゲート電極の１つの縁部においてゲート電極の中央部におけるよりも低くなるようなドーパント濃度分布を持っている。ゲート電極の縁部におけるドーパント濃度は好ましくは１０17及び１０19ｃｍ-3の範囲にある。
【００１０】
ＭＯＳトランジスタが投入されると、ゲート電極の縁部はその電位比率により蓄積状態側に駆動される。従って主要なトランジスタ特性は維持される。これに対してＭＯＳトランジスタが遮断されると、ゲート電極の縁部にはそのドーパント濃度が低いことにより空間電荷層が形成される。この空間電荷層はソース／ドレイン領域の上に形成され、ここで電界強度を減少させる。従って電界強度が高まることに伴う問題は回避される。ＭＯＳトランジスタはその動作中、ドーパント濃度の低いゲート電極縁部がドレインとして接続されたソース／ドレイン領域に接しているように配線されていると有利である。
【００１１】
ゲート電極の中央部におけるドーパント濃度はその縁部におけるよりも高いので、ゲート電極の抵抗はゲート電極の中央部におけるドーパント濃度によって決まる。ゲート電極の中央部における高いドーパント濃度はゲート電極の抵抗をより低くするように作用する。
【００１２】
ゲート電極の１つ以上の縁部を低いドーパント濃度とすることもこの発明の範囲内である。特に、矩形状の断面を持つゲート電極を設け、この矩形の４つの側面部を低いドーパント濃度として実現することもこの発明の範囲内である。
【００１３】
特にこの回路構造においては、上記のＭＯＳトランジスタに対して相補性のもう１つのＭＯＳトランジスタを設けると有利である。この相補性のＭＯＳトランジスタのゲート電極は上記のＭＯＳトランジスタのゲート電極と同一の導電型にドープされている。
【００１４】
この発明による回路構造を製造する場合ＭＯＳトランジスタのゲート電極は、好ましくは、ドープされたシリコン膜の形成、ドープされたシリコン膜のパターン化及び次いでゲート電極の少なくとも１つの縁部でのカウンタドープにより作られる。ゲート電極のカウンタドープは反対の導電型にドープするイオンを傾斜注入することより行われる。
【００１５】
ＭＯＳトランジスタとこれに相補性のＭＯＳトランジスタとを同時に作る場合には、両ＭＯＳトランジスタのゲート電極はドープされたシリコン膜のパターン化により形成される。最初に挙げたＭＯＳトランジスタのゲート電極の縁部におけるドーパント濃度はカウンタドープにより減少する。相補性のＭＯＳトランジスタのゲート電極のドーパント濃度は付加的なドープによりゲート電極全体にわたって高められる。
【００１６】
この発明による回路構造は、低電圧／低電力用に対しても、また特にスマート・パワー・テクノロジーにおける高圧トランジスタ或いはフラッシュＥＰＲＯＭに対しても好適である。
【００１７】
【実施例】
以下に、この発明を実施例及び図面を参照して詳しく説明する。図面はこの発明の一実施例をその製造方法の順序に従って示したものであり、その寸法関係は必ずしも実際の尺度をとるものではない。
【００１８】
例えば１０15ｃｍ-3の基本トーパント濃度を持つｎ型或いはｐ型にドープされた単結晶シリコンからなる基板１には先ず公知の方法でｎ型にドープされたウエル２及びｐ型にドープされたウエル３が形成される。例えばＬＯＣＯＳプロセスにおいて、ｎ型にドープされたウエル２にはＰＭＯＳトランジスタの活性領域を、ｐ型にドープされたウエル３にはＮＭＯＳトランジスタの活性領域を規定するフィールド酸化膜領域４が形成される（図１参照）。ｐ型にドープされたウエル３には例えばホウ素により１０17ｃｍ-3のトーパント濃度が、ｎ型にドープされたウエル２には例えば燐により１０17ｃｍ-3のドーパント濃度が設定される。
【００１９】
全面にＳｉＯ2 からなる誘電体膜５が例えば熱酸化により３乃至１０ｎｍの膜厚に成長させられる。誘電体膜５の上には例えばその場（in-situ)でドープされたｎ型のポリシリコン或いはその場でドープされたｐ型のアモルファスシリコンからなるシリコン膜６が形成される。ドーパントとしては砒素或いは燐が使用される。ドーパント濃度は１×１０20原子／ｃｍ3 以下、好適には５×１０19原子／ｃｍ3 である。このドーパント濃度においてシリコンは丁度縮退状態にドープされる。ドープされたシリコン膜６は、ドープされてないアモルファス或いは多結晶シリコンを析出し次いで例えば堆積或いは注入によるドーピングにより形成することもできる。しかしながら、その場でドープされるシリコンは均一なドーパント分布と活性化によりドープされたシリコン膜６として良好である。
【００２０】
ドープされたシリコン膜６の上にはその全面に例えばＳｉ3 Ｎ4 からなる或いはＣＶＤ法により析出されたＳｉＯ2 からなる保護膜７が被着される。ドープされたシリコン膜６は例えば１００乃至５００ｎｍの膜厚に形成される。保護膜７は例えば１００乃至２００ｎｍのＣＶＤ析出ＳｉＯ2 の膜厚に形成される。
【００２１】
次いで、ホトリゾグラィプロセス工程を使用してマスク（図示せず）が形成され、これにより保護膜７、ドープされたシリコン膜６及び誘電体膜５が例えばＨＢｒ／Ｃｌ2 による異方性エッチングでパターン化される。その場合ＰＭＯＳトランジスタに対してはゲート誘電体５ａ、ゲート電極６ａ及び保護膜７ａが、ＮＭＯＳトランジスタに対してはゲート誘電体５ｂ、ゲート電極６ｂ及び保護膜７ｂが形成される（図２参照）。保護膜７ａ及び７ｂ、ゲート電極６ａ及び６ｂ並びにゲート誘電体５ａ及び５ｂの側面にはそれぞれ次いでＳｉＯ2 のスペーサ８が備えられる。このために全面にわたってＳｉＯ2 の膜が一様な厚さにエッジを被覆するように析出され、異方性エッチバックによりパターン化される。
【００２２】
ｐ型にドープされたウエル３及びｎ型にドープされたウエル２の露出した表面は再び熱酸化される。その際例えば１０ｎｍの厚さのいわゆる散乱酸化膜９が形成される。
【００２３】
次いで、ＮＭＯＳトランジスタの活性領域を覆う第一のフォトレジストマスク１０が形成される。続いて、ホウ素或いはＢＦ2 のイオン注入が行われ、ＰＭＯＳトランジスタのｐ+ ドープ領域１１が形成される。イオン注入は例えば５×１０15Ｂ／ｃｍ3 及び１０ｋｅＶのエネルギーで行われる。保護膜７ａはゲート電極６ａを注入イオンから保護する。このために保護膜７ａに対しては少なくとも１００ｎｍのＳｉＯ2 或いは８０ｎｍのＳｉ3 Ｎ4 の膜厚が必要である（図３参照）。イオン注入は基板１の表面に対してほぼ垂直に行われる。
【００２４】
次いで、さらにホウ素の注入が行われる。その際の注入方向は傾斜している。特にこの注入は基板表面の法線に対して１０乃至３０°の角度で行われる。その際ゲート電極６ａの縁部には低濃度のドープ領域１２が形成される。この低くドープされた領域１２のドーパント濃度はドープされたシリコン膜６をｎ型にドープするイオンでホウ素イオンをカウンタドープすることにより設定される。特に低くドープされた領域１２の正味のドーパント濃度は１０18ｃｍ-3に設定される。傾斜イオン注入により同時に、ｐ+ にドープされた領域１１の１つに接する平坦な端子領域１３が生ずる（図４参照）。
【００２５】
傾斜イオン注入は、対称的な構成を得るために、その都度９０°づつ基板１を４回回転することにより行われる（図示せず）。
【００２６】
第一のフォトレジストマスク１０を除去した後保護膜７ａ、７ｂはＳｉ3 Ｎ4 の場合例えばＨ3 ＰＯ4 を使用して除去される。ゲート電極６ａ、６ｂの露出している表面には散乱酸化膜１４が備えられる。この散乱酸化膜１４は例えば熱酸化により１０ｎｍの厚さに形成される。
【００２７】
次いで、ＰＭＯＳトランジスタの活性領域を覆う第二のフォトレジストマスク１５が形成される。これに対してＮＭＯＳトランジスタの活性領域は露出される。これに砒素或いは燐の注入が行われ、ｎ+ にドープされた領域１６が形成される。同時にゲート電極６ｂのドーパント濃度が高められる。このイオン注入は例えば８０ｋｅＶで５×１０15Ａｓ／ｃｍ3 により行われる（図５参照）。
【００２８】
第二のフォトレジストマスク１５を除去した後基板１は熱処理される。その際ドーパントは電気的に活性化される。そしてｐ+ にドープされた領域１１からｐ+ にドープされたソース／ドレイン領域１７が、ｎ+ にドープされた領域１６からｎ+ にドープされたソース／ドレイン領域１８が拡張される。低くドープされた領域１２並びに端子領域１３の広がりも拡大される（図６参照）。
【００２９】
次いで、散乱酸化膜９、１４が例えば短時間のＨＦのデイッピングにより除去される。その際ｐ+ にドープされたソース／ドレイン領域１７、ｎ+ にドープされたソース／ドレイン領域１８並びにゲート電極６ａ、６ｂの露出されたシリコン面には、続いて端子抵抗を改善するための金属導体１９が備えられる。金属導体１９は例えばＴｉＳｉ2 との自己整合されたシリサイド反応或いは金属、例えばＣＶＤタングステンの選択性析出により形成される。ゲート電極６ａ、６ｂの導電性を高める他に金属導体１９は、ゲート電極６ａ、６ｂの互いに接しているｎ+ にドープされた領域とｎにドープされた領域とを橋絡する。
【００３０】
図７はこの構造を図６においてVII-VII で示した断面図である。図６で示した紙面の外側でゲート電極６ａ、６ｂはフィールド酸化膜４の上に延びており、そこで互いに接続されている。金属導体１９はこの接続範囲における均一な導電性を保証する。
【００３１】
この回路構造を製造するには例えばＢＰＳＧの析出及びこれに続く平坦化によりパッシベイション膜が被着され、コンタクトホールがエッチングされ、金属被着される。このプロセス工程は詳細には示されていない。
【００３２】
この方法はｐ型にドープされたゲート電極を備えたＣＭＯＳ回路に対しても適用できる。この場合ｎチャネルＭＯＳトランジスタのゲート電極にはその縁部に低くドープされた領域が備えられる。ｐチャネルＭＯＳトランジスタのゲート電極はこれに対して付加的なイオン注入により高ドープされる。
【図面の簡単な説明】
【図１】異なる導電型にドープされたウエル、フィールド酸化膜領域、誘電体膜、ドープされたシリコン膜及び保護膜を備えた基板の構造図。
【図２】ゲート電極、このゲート電極の側面被着部及びウエルの表面に散乱酸化膜を形成した後の基板の構造図。
【図３】第一のマスクを形成し、ｐ型にドープされたソース／ドレイン領域を形成した後の基板の構造図。
【図４】ゲート電極の縁部のドーパント濃度を下げるための傾斜イオン注入後の基板の構造図。
【図５】第二のマスクを形成し、ｎ型にドープされたソース／ドレイン領域を形成した後の基板の構造図。
【図６】ドーパントを活性化するための熱処理後及びソース／ドレイン領域及びゲート電極の表面をシリサイド反応させた後の基板の構成図。
【図７】図６のVII-VII 線断面図。
【符号の説明】
１ 基板
２ ｎ型ウエル
３ ｐ型ウエル
４ フィールド酸化膜領域
５ 誘電体膜
６ シリコン膜
７ 保護膜
８ スペーサ
９ 散乱酸化膜
１０ 第一のフォトレジストマスク
１１ ｐ+ にドープされた領域
１２ 低くドープされた領域
１３ 端部領域
１４ 散乱酸化膜
１５ 第二のフォトレジストマスク
１６ ｎ+ にドープされた領域
１７ ＭＯＳトランジスタのソース／ドレイン領域
１８ 相補性のＭＯＳトランジスタのソース／ドレイン領域
１９ 金属導体
【発明の属する技術分野】
この発明は、少なくとも１つのＭＯＳトランジスタを備えた回路構造及びその製造方法に関する。
【０００２】
【従来の技術】
種々の技術的用途、特に低電圧／低電力の用途にチャネル長の短いＭＯＳトランジスタが必要とされる。
【０００３】
ｎ+ にドープされたシリコンとｐ+ にドープされたシリコンとは仕事関数において１．１ｅＶだけ異なる。この仕事関数の差により、高ドーブポリシリコンからなるゲート電極を備えたＭＯＳトランジスタにおいては、ゲート電極の導電型がソース／ドレイン領域の導電型と異なる場合、ゲート電極とドレイン側のｐｎ接合との間に電界強度の上昇が生ずる。このことは、ｎ+ にドープされたゲート電極とｐ+ にドープされたソース／ドレイン領域とを備えたＭＯＳトランジスタにおいても、またｐ+ にドープされたゲート電極とｎ+ にドープされたソース／ドレイン領域とを備えたＭＯＳトランジスタにおいても同様である。この電界強度の上昇はゲート酸化膜の信頼性の低下をもたらす。特に、供給電圧が３Ｖ以下でゲート酸化膜の厚さが５ｎｍ以下の低電圧／低電力用に使用されるような、０．２５μｍ以下の短いチャネル長を持つＭＯＳトランジスタにおいては、仕事関数の差は一定でありかつ供給電圧とスケーリングしないので、電界上昇は問題である。電界強度が上昇すると洩れ電流特性の悪化も生ずる。ゲートより誘起されるドレイン洩れ電流（ＧＩＤＬ）は、電界強度の上昇によりバンド間トンネル確率が増大するので上昇する。
【０００４】
ゲート電極とドレイン側のｐｎ接合との間の電界強度の上昇は、ゲート電極に対して他の材料、即ちソース／ドレイン領域の材料に対して仕事関数の差が小さい或いは全くない材料を使用することによって緩和され或いは解消される。ゲート電極を、ソース／ドレイン領域と同一の導電型にドープされているポリシリコンで形成することは既に提案されている（パルリッロ（Ｃ．Parrillo) 著の論文「ＩＥＤＭ '８５」第３９８頁参照）。さらに、ゲート電極をＴｉＮで（例えばホワン（Ｊ．Ｍ．Hwang)他著の論文「ＩＥＤＭ '９２」第３４５頁参照）或いはタングステンで（例えばカサイ（Ｎ．Kasai)他著の論文「ＩＥＤＭ '８８」第２４２頁参照）形成することも提案されている。ゲート酸化膜の上に直接ゲート電極として金属を含む材料を使用することにはゲート酸化膜の破壊の危険が伴う。ゲート電極に対してソース／ドレイン領域と同一の導電型にドープされたポリシリコンを使用すると、ｎチャネル・トランジスタ並びにｐチャネル・トランジスタを含むＣＭＯＳ回路においてはかなり複雑なプロセスのコントロール、ホウ素の浸透効果、連続したｎ+ ／ｐ+ 型のゲート導体中の横方向のドーパントの拡散やゲート空乏効果に対する敏感性が生ずる。
【０００５】
さらにまた、ｎ+ もしくはｐ+ にドープされたポリシリコンの仕事関数をゲルマニウムを付加的にドープすることにより修正することも提案されている（例えば、キング（Ｔ．Ｊ．King) 他著の論文「ＩＥＤＭ '９０」第２５３頁参照）。この対策も、一方では特別な装置を必要とし、他方ではプロセス工程を、例えばエッチングの際に変化した材料特性に適合させなければならないので、かなり複雑なプロセスコントロールを必要とする。
【０００６】
ヨーロッパ特許出願公開第０６５７９２９号明細書においては、ｎ+ にドープされたゲート電極を備えたｐチャネルＭＯＳトランジスタにおいて短チャネル長の効果、洩れ電流特性及びゲート酸化膜の信頼性を改善するために、ｎ+ にドープされたゲート電極に付加的にホウ素を注入することによりカウンタドープすることが提案されている。この場合ゲート電極の仕事関数を、ゲート電極の導電性を変えることなく変更できる。この対策によってゲート電極のドーパント濃度が変化する。従ってゲート電極の抵抗が上がり、これによりゲート電極における電圧降下が生ずる。
【０００７】
【発明が解決しようとする課題】
この発明の課題は、少なくとも１つのＭＯＳトランジスタを備え、このＭＯＳトランジスタがゲート酸化膜の信頼性と洩れ電流特性において改善され、同時にそのゲート電極の抵抗が小さいような回路構造を提供することにある。さらに、その製造方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
これらの課題は、この発明によれば、請求項１に記載の回路構造により、また請求項４に記載の製造方法により解決される。この発明のその他の構成はその他の請求項に記載されている。
【０００９】
この発明による回路構造におけるＭＯＳトランジスタは、そのソース／ドレイン領域と反対の導電型にドープされているシリコンからなるゲート電極を備える。ゲート電極は、そのドーパント濃度が少なくともゲート電極の１つの縁部においてゲート電極の中央部におけるよりも低くなるようなドーパント濃度分布を持っている。ゲート電極の縁部におけるドーパント濃度は好ましくは１０17及び１０19ｃｍ-3の範囲にある。
【００１０】
ＭＯＳトランジスタが投入されると、ゲート電極の縁部はその電位比率により蓄積状態側に駆動される。従って主要なトランジスタ特性は維持される。これに対してＭＯＳトランジスタが遮断されると、ゲート電極の縁部にはそのドーパント濃度が低いことにより空間電荷層が形成される。この空間電荷層はソース／ドレイン領域の上に形成され、ここで電界強度を減少させる。従って電界強度が高まることに伴う問題は回避される。ＭＯＳトランジスタはその動作中、ドーパント濃度の低いゲート電極縁部がドレインとして接続されたソース／ドレイン領域に接しているように配線されていると有利である。
【００１１】
ゲート電極の中央部におけるドーパント濃度はその縁部におけるよりも高いので、ゲート電極の抵抗はゲート電極の中央部におけるドーパント濃度によって決まる。ゲート電極の中央部における高いドーパント濃度はゲート電極の抵抗をより低くするように作用する。
【００１２】
ゲート電極の１つ以上の縁部を低いドーパント濃度とすることもこの発明の範囲内である。特に、矩形状の断面を持つゲート電極を設け、この矩形の４つの側面部を低いドーパント濃度として実現することもこの発明の範囲内である。
【００１３】
特にこの回路構造においては、上記のＭＯＳトランジスタに対して相補性のもう１つのＭＯＳトランジスタを設けると有利である。この相補性のＭＯＳトランジスタのゲート電極は上記のＭＯＳトランジスタのゲート電極と同一の導電型にドープされている。
【００１４】
この発明による回路構造を製造する場合ＭＯＳトランジスタのゲート電極は、好ましくは、ドープされたシリコン膜の形成、ドープされたシリコン膜のパターン化及び次いでゲート電極の少なくとも１つの縁部でのカウンタドープにより作られる。ゲート電極のカウンタドープは反対の導電型にドープするイオンを傾斜注入することより行われる。
【００１５】
ＭＯＳトランジスタとこれに相補性のＭＯＳトランジスタとを同時に作る場合には、両ＭＯＳトランジスタのゲート電極はドープされたシリコン膜のパターン化により形成される。最初に挙げたＭＯＳトランジスタのゲート電極の縁部におけるドーパント濃度はカウンタドープにより減少する。相補性のＭＯＳトランジスタのゲート電極のドーパント濃度は付加的なドープによりゲート電極全体にわたって高められる。
【００１６】
この発明による回路構造は、低電圧／低電力用に対しても、また特にスマート・パワー・テクノロジーにおける高圧トランジスタ或いはフラッシュＥＰＲＯＭに対しても好適である。
【００１７】
【実施例】
以下に、この発明を実施例及び図面を参照して詳しく説明する。図面はこの発明の一実施例をその製造方法の順序に従って示したものであり、その寸法関係は必ずしも実際の尺度をとるものではない。
【００１８】
例えば１０15ｃｍ-3の基本トーパント濃度を持つｎ型或いはｐ型にドープされた単結晶シリコンからなる基板１には先ず公知の方法でｎ型にドープされたウエル２及びｐ型にドープされたウエル３が形成される。例えばＬＯＣＯＳプロセスにおいて、ｎ型にドープされたウエル２にはＰＭＯＳトランジスタの活性領域を、ｐ型にドープされたウエル３にはＮＭＯＳトランジスタの活性領域を規定するフィールド酸化膜領域４が形成される（図１参照）。ｐ型にドープされたウエル３には例えばホウ素により１０17ｃｍ-3のトーパント濃度が、ｎ型にドープされたウエル２には例えば燐により１０17ｃｍ-3のドーパント濃度が設定される。
【００１９】
全面にＳｉＯ2 からなる誘電体膜５が例えば熱酸化により３乃至１０ｎｍの膜厚に成長させられる。誘電体膜５の上には例えばその場（in-situ)でドープされたｎ型のポリシリコン或いはその場でドープされたｐ型のアモルファスシリコンからなるシリコン膜６が形成される。ドーパントとしては砒素或いは燐が使用される。ドーパント濃度は１×１０20原子／ｃｍ3 以下、好適には５×１０19原子／ｃｍ3 である。このドーパント濃度においてシリコンは丁度縮退状態にドープされる。ドープされたシリコン膜６は、ドープされてないアモルファス或いは多結晶シリコンを析出し次いで例えば堆積或いは注入によるドーピングにより形成することもできる。しかしながら、その場でドープされるシリコンは均一なドーパント分布と活性化によりドープされたシリコン膜６として良好である。
【００２０】
ドープされたシリコン膜６の上にはその全面に例えばＳｉ3 Ｎ4 からなる或いはＣＶＤ法により析出されたＳｉＯ2 からなる保護膜７が被着される。ドープされたシリコン膜６は例えば１００乃至５００ｎｍの膜厚に形成される。保護膜７は例えば１００乃至２００ｎｍのＣＶＤ析出ＳｉＯ2 の膜厚に形成される。
【００２１】
次いで、ホトリゾグラィプロセス工程を使用してマスク（図示せず）が形成され、これにより保護膜７、ドープされたシリコン膜６及び誘電体膜５が例えばＨＢｒ／Ｃｌ2 による異方性エッチングでパターン化される。その場合ＰＭＯＳトランジスタに対してはゲート誘電体５ａ、ゲート電極６ａ及び保護膜７ａが、ＮＭＯＳトランジスタに対してはゲート誘電体５ｂ、ゲート電極６ｂ及び保護膜７ｂが形成される（図２参照）。保護膜７ａ及び７ｂ、ゲート電極６ａ及び６ｂ並びにゲート誘電体５ａ及び５ｂの側面にはそれぞれ次いでＳｉＯ2 のスペーサ８が備えられる。このために全面にわたってＳｉＯ2 の膜が一様な厚さにエッジを被覆するように析出され、異方性エッチバックによりパターン化される。
【００２２】
ｐ型にドープされたウエル３及びｎ型にドープされたウエル２の露出した表面は再び熱酸化される。その際例えば１０ｎｍの厚さのいわゆる散乱酸化膜９が形成される。
【００２３】
次いで、ＮＭＯＳトランジスタの活性領域を覆う第一のフォトレジストマスク１０が形成される。続いて、ホウ素或いはＢＦ2 のイオン注入が行われ、ＰＭＯＳトランジスタのｐ+ ドープ領域１１が形成される。イオン注入は例えば５×１０15Ｂ／ｃｍ3 及び１０ｋｅＶのエネルギーで行われる。保護膜７ａはゲート電極６ａを注入イオンから保護する。このために保護膜７ａに対しては少なくとも１００ｎｍのＳｉＯ2 或いは８０ｎｍのＳｉ3 Ｎ4 の膜厚が必要である（図３参照）。イオン注入は基板１の表面に対してほぼ垂直に行われる。
【００２４】
次いで、さらにホウ素の注入が行われる。その際の注入方向は傾斜している。特にこの注入は基板表面の法線に対して１０乃至３０°の角度で行われる。その際ゲート電極６ａの縁部には低濃度のドープ領域１２が形成される。この低くドープされた領域１２のドーパント濃度はドープされたシリコン膜６をｎ型にドープするイオンでホウ素イオンをカウンタドープすることにより設定される。特に低くドープされた領域１２の正味のドーパント濃度は１０18ｃｍ-3に設定される。傾斜イオン注入により同時に、ｐ+ にドープされた領域１１の１つに接する平坦な端子領域１３が生ずる（図４参照）。
【００２５】
傾斜イオン注入は、対称的な構成を得るために、その都度９０°づつ基板１を４回回転することにより行われる（図示せず）。
【００２６】
第一のフォトレジストマスク１０を除去した後保護膜７ａ、７ｂはＳｉ3 Ｎ4 の場合例えばＨ3 ＰＯ4 を使用して除去される。ゲート電極６ａ、６ｂの露出している表面には散乱酸化膜１４が備えられる。この散乱酸化膜１４は例えば熱酸化により１０ｎｍの厚さに形成される。
【００２７】
次いで、ＰＭＯＳトランジスタの活性領域を覆う第二のフォトレジストマスク１５が形成される。これに対してＮＭＯＳトランジスタの活性領域は露出される。これに砒素或いは燐の注入が行われ、ｎ+ にドープされた領域１６が形成される。同時にゲート電極６ｂのドーパント濃度が高められる。このイオン注入は例えば８０ｋｅＶで５×１０15Ａｓ／ｃｍ3 により行われる（図５参照）。
【００２８】
第二のフォトレジストマスク１５を除去した後基板１は熱処理される。その際ドーパントは電気的に活性化される。そしてｐ+ にドープされた領域１１からｐ+ にドープされたソース／ドレイン領域１７が、ｎ+ にドープされた領域１６からｎ+ にドープされたソース／ドレイン領域１８が拡張される。低くドープされた領域１２並びに端子領域１３の広がりも拡大される（図６参照）。
【００２９】
次いで、散乱酸化膜９、１４が例えば短時間のＨＦのデイッピングにより除去される。その際ｐ+ にドープされたソース／ドレイン領域１７、ｎ+ にドープされたソース／ドレイン領域１８並びにゲート電極６ａ、６ｂの露出されたシリコン面には、続いて端子抵抗を改善するための金属導体１９が備えられる。金属導体１９は例えばＴｉＳｉ2 との自己整合されたシリサイド反応或いは金属、例えばＣＶＤタングステンの選択性析出により形成される。ゲート電極６ａ、６ｂの導電性を高める他に金属導体１９は、ゲート電極６ａ、６ｂの互いに接しているｎ+ にドープされた領域とｎにドープされた領域とを橋絡する。
【００３０】
図７はこの構造を図６においてVII-VII で示した断面図である。図６で示した紙面の外側でゲート電極６ａ、６ｂはフィールド酸化膜４の上に延びており、そこで互いに接続されている。金属導体１９はこの接続範囲における均一な導電性を保証する。
【００３１】
この回路構造を製造するには例えばＢＰＳＧの析出及びこれに続く平坦化によりパッシベイション膜が被着され、コンタクトホールがエッチングされ、金属被着される。このプロセス工程は詳細には示されていない。
【００３２】
この方法はｐ型にドープされたゲート電極を備えたＣＭＯＳ回路に対しても適用できる。この場合ｎチャネルＭＯＳトランジスタのゲート電極にはその縁部に低くドープされた領域が備えられる。ｐチャネルＭＯＳトランジスタのゲート電極はこれに対して付加的なイオン注入により高ドープされる。
【図面の簡単な説明】
【図１】異なる導電型にドープされたウエル、フィールド酸化膜領域、誘電体膜、ドープされたシリコン膜及び保護膜を備えた基板の構造図。
【図２】ゲート電極、このゲート電極の側面被着部及びウエルの表面に散乱酸化膜を形成した後の基板の構造図。
【図３】第一のマスクを形成し、ｐ型にドープされたソース／ドレイン領域を形成した後の基板の構造図。
【図４】ゲート電極の縁部のドーパント濃度を下げるための傾斜イオン注入後の基板の構造図。
【図５】第二のマスクを形成し、ｎ型にドープされたソース／ドレイン領域を形成した後の基板の構造図。
【図６】ドーパントを活性化するための熱処理後及びソース／ドレイン領域及びゲート電極の表面をシリサイド反応させた後の基板の構成図。
【図７】図６のVII-VII 線断面図。
【符号の説明】
１ 基板
２ ｎ型ウエル
３ ｐ型ウエル
４ フィールド酸化膜領域
５ 誘電体膜
６ シリコン膜
７ 保護膜
８ スペーサ
９ 散乱酸化膜
１０ 第一のフォトレジストマスク
１１ ｐ+ にドープされた領域
１２ 低くドープされた領域
１３ 端部領域
１４ 散乱酸化膜
１５ 第二のフォトレジストマスク
１６ ｎ+ にドープされた領域
１７ ＭＯＳトランジスタのソース／ドレイン領域
１８ 相補性のＭＯＳトランジスタのソース／ドレイン領域
１９ 金属導体
Claims (4)
- 半導体基板（１）に第一の導電型にドープされている２つのソース／ドレイン領域（１７）と、これらの間に配置されたチャネル領域とを形成し、このチャネル領域の表面に１０ｎｍ以下の膜厚のゲート誘電体（５ａ）及びゲート電極（６ａ）を形成し、このゲート電極（６ａ）を第一の導電型と反対の第二の導電型にドープされたシリコンから形成し、その際このゲート電極（６ａ）の少なくとも１つの縁部（１２）におけるドーパント濃度がゲート電極（６ａ）の中央の部分におけるドーパント濃度より低くなるようにする少なくとも１つの第一のＭＯＳトランジスタを備えた回路構造の製造方法において、
ゲート電極（６ａ）を作るために、ゲート電極（６ａ）の前記中央の部分におけるドーパント濃度と等しい濃度でドープされたシリコン膜を析出させ、次いでシリコン膜上に保護膜を被着し、前記シリコン膜および保護膜を共通にパターン化し、このゲート電極（６ａ）の縁部において前記保護膜をマスクとして第一の導電型にドープするイオンを傾斜注入することによってゲート電極の縁部におけるドーパント濃度を低下させることを特徴とする方法。 - 前記シリコン膜（６）および保護膜（７）を共通にパターン化した後で、しかも前記保護膜をマスクとして第一の導電型にドープするイオンを前記ゲート電極（６ａ）に傾斜注入するに先立って、ゲート電極（６ａ）の側面に絶縁性スペーサ（８）を設け、ソース／ドレイン領域（１７）をゲート電極（６ａ）に対し自己整合的に形成することを特徴とする請求項１記載の方法。
- 半導体基板（１）に第一のＭＯＳトランジスタに対して相補性の第二のＭＯＳトランジスタを形成し、この相補性の第二のＭＯＳトランジスタが第二の導電型にドープされたソース／ドレイン領域（１８）及び第二の導電型にドープされたゲート電極（６ｂ）を備えることを特徴とする請求項１又は２記載の方法。
- シリコン膜（６）のパターン化の際に相補性の第二のＭＯＳトランジスタのためのゲート電極（６ｂ）を形成し、この第二のＭＯＳトランジスタの領域が前記第一のＭＯＳトランジスタのソース／ドレイン領域（１７）を形成する間マスク（１０）によって覆い、このマスクを次いで再び取り除き、第一のＭＯＳトランジスタの領域をもう１つのマスク（１５）により覆い、保護膜を第二のＭＯＳトランジスタのためのゲート電極（６ｂ）から取り除き、第二の導電型にドープするイオンの注入を行い、その際第二のＭＯＳトランジスタのソース／ドレイン領域（１８）を形成し、第二のＭＯＳトランジスタのゲート電極（６ｂ）のドーパント濃度を高めることを特徴とする請求項１乃至３の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19612950.8 | 1996-04-01 | ||
| DE19612950A DE19612950C1 (de) | 1996-04-01 | 1996-04-01 | Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032256A JPH1032256A (ja) | 1998-02-03 |
| JP4012597B2 true JP4012597B2 (ja) | 2007-11-21 |
Family
ID=7790112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09641297A Expired - Lifetime JP4012597B2 (ja) | 1996-04-01 | 1997-03-31 | 少なくとも１つのｍｏｓトランジスタを備えた回路構造及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5965926A (ja) |
| EP (1) | EP0800215B1 (ja) |
| JP (1) | JP4012597B2 (ja) |
| KR (1) | KR970072204A (ja) |
| DE (2) | DE19612950C1 (ja) |
| TW (1) | TW357439B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985724A (en) * | 1996-10-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer |
| KR100415191B1 (ko) * | 1997-06-25 | 2004-03-26 | 삼성전자주식회사 | 비대칭형 씨모스 트랜지스터의 제조 방법 |
| US5937289A (en) * | 1998-01-06 | 1999-08-10 | International Business Machines Corporation | Providing dual work function doping |
| US6355580B1 (en) | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
| US6432777B1 (en) | 2001-06-06 | 2002-08-13 | International Business Machines Corporation | Method for increasing the effective well doping in a MOSFET as the gate length decreases |
| US20040161741A1 (en) * | 2001-06-30 | 2004-08-19 | Elazar Rabani | Novel compositions and processes for analyte detection, quantification and amplification |
| DE10156489A1 (de) * | 2001-11-16 | 2003-05-28 | Promos Technologies Inc | In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird |
| US6762468B2 (en) * | 2001-12-26 | 2004-07-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7750416B2 (en) | 2006-05-03 | 2010-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modifying work function in PMOS devices by counter-doping |
| US9070784B2 (en) | 2011-07-22 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a CMOS semiconductor device and method of forming the same |
| US8994082B2 (en) * | 2011-09-30 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise |
| FR3016626A1 (fr) | 2014-01-21 | 2015-07-24 | Eiffage Travaux Publics | Melanges primaires bitume-polymere, utiles pour la preparation de liants bitume-polymere, produits obtenus a partir de ces melanges primaires |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
| JPS6043863A (ja) * | 1983-08-22 | 1985-03-08 | Toshiba Corp | 半導体装置 |
| JPH04196437A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置 |
| US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
| JP3039200B2 (ja) * | 1993-06-07 | 2000-05-08 | 日本電気株式会社 | Ｍｏｓトランジスタおよびその製造方法 |
| DE69433949T2 (de) * | 1993-12-07 | 2005-09-08 | Infineon Technologies Ag | Verfahren zur Herstellung von MOSFETS mit verbesserten Kurz-Kanal Effekten |
| US5693975A (en) * | 1995-10-05 | 1997-12-02 | Integrated Device Technology, Inc. | Compact P-channel/N-channel transistor structure |
| DE69630944D1 (de) * | 1996-03-29 | 2004-01-15 | St Microelectronics Srl | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung |
| SE513283C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | MOS-transistorstruktur med utsträckt driftregion |
-
1996
- 1996-04-01 DE DE19612950A patent/DE19612950C1/de not_active Expired - Fee Related
-
1997
- 1997-03-14 DE DE59711680T patent/DE59711680D1/de not_active Expired - Lifetime
- 1997-03-14 EP EP97104415A patent/EP0800215B1/de not_active Expired - Lifetime
- 1997-03-20 TW TW086103500A patent/TW357439B/zh not_active IP Right Cessation
- 1997-03-31 KR KR1019970011530A patent/KR970072204A/ko not_active Application Discontinuation
- 1997-03-31 JP JP09641297A patent/JP4012597B2/ja not_active Expired - Lifetime
- 1997-04-01 US US08/829,939 patent/US5965926A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5965926A (en) | 1999-10-12 |
| TW357439B (en) | 1999-05-01 |
| EP0800215A2 (de) | 1997-10-08 |
| EP0800215B1 (de) | 2004-06-02 |
| EP0800215A3 (de) | 1998-09-23 |
| JPH1032256A (ja) | 1998-02-03 |
| DE59711680D1 (de) | 2004-07-08 |
| KR970072204A (ko) | 1997-11-07 |
| DE19612950C1 (de) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217910A (en) | Method of fabricating semiconductor device having sidewall spacers and oblique implantation | |
| US5834352A (en) | Methods of forming integrated circuits containing high and low voltage field effect transistors therein | |
| US6211026B1 (en) | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors | |
| US6096591A (en) | Method of making an IGFET and a protected resistor with reduced processing steps | |
| JP2002289700A (ja) | 半導体素子のデュアルゲート製造方法 | |
| US5607881A (en) | Method of reducing buried contact resistance in SRAM | |
| KR100424744B1 (ko) | 집적cmos회로제조방법 | |
| JPH0770727B2 (ja) | Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法 | |
| US6337248B1 (en) | Process for manufacturing semiconductor devices | |
| JP4012597B2 (ja) | 少なくとも１つのｍｏｓトランジスタを備えた回路構造及びその製造方法 | |
| US7365397B2 (en) | Semiconductor device | |
| JP2632101B2 (ja) | 半導体装置の製造方法 | |
| US6586296B1 (en) | Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks | |
| JPH09129752A (ja) | Ｃｍｏｓ集積回路の製造方法 | |
| JP2003007847A (ja) | 半導体装置の製造方法 | |
| US6660600B2 (en) | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| US6277698B1 (en) | Method of manufacturing semiconductor devices having uniform, fully doped gate electrodes | |
| KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
| JP3423081B2 (ja) | 半導体装置の製造方法 | |
| JP2000223700A (ja) | 半導体装置及びその製造方法 | |
| JP2506947B2 (ja) | 半導体装置およびその製造方法 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| US7700468B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH113996A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050317 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050616 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |