DE10156489A1 - In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird - Google Patents

In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird

Info

Publication number
DE10156489A1
DE10156489A1 DE10156489A DE10156489A DE10156489A1 DE 10156489 A1 DE10156489 A1 DE 10156489A1 DE 10156489 A DE10156489 A DE 10156489A DE 10156489 A DE10156489 A DE 10156489A DE 10156489 A1 DE10156489 A1 DE 10156489A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
impurity ions
concentration
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10156489A
Other languages
English (en)
Inventor
Chia-Hu Hsu
Chin-Cheng Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10156489A priority Critical patent/DE10156489A1/de
Publication of DE10156489A1 publication Critical patent/DE10156489A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung bildet ein Polysilizium, indem zunächst eine leichtdotierte amorphe Siliziumschicht in situ gebildet und anschließend thermisch behandelt wird, wodurch das Eindringen von Bor und die laterale Diffusion von N-Typ- und P-Typ-Verunreinigungen unterdrückt wird.

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft in situ-leichtdotiertes amorphes Silizium und betrifft insbesondere in situ-leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird.
    • Hintergrund der Erfindung
  • Ein komplementärer Metalloxid-Halbleitertransistor (CMOS) umfasst einen N-Kanal Metalloxidhalbleiter-Feldeffekttransistor (NMOSFET) und einen P-Kanal MOSFET (PMOSFET). Wenn der CMOS einen Doppel-Potentialtopfaufbau aufweist, sind die beiden Potentialtöpfe jeweils N- und P-Typen. CMOS-Technologie mit den Vorteilen einer geringen Leistungsaufnahme und einer hohen Verarbeitungsgeschwindigkeit wird in vielen Speicher- und Logikschaltungen mit Halbleiterelementen, etwa einem Steuertransistor eines dynamischen Direktzugriffsspeichers (DRAM), verwendet.
  • Da es Elektroden für den NMOSFET und den PMOSFET des CMOS-Elements gibt, umfasst ein CMOS-Bauteil P-dotierte und N-dotierte Gates. Daher werden N-artige Verunreinigungen, etwa Arsen und Phosphor, und P-artige Verunreinigungen, etwa Bor und Borfluorid in Gebiete implantiert, in denen ein NMOSFET und ein PMOSFET zu bilden sind.
  • Obwohl viele einzelne Elemente der Änderung unterliegen oder modifiziert werden können, besitzt das CMOS-Element dennoch einen typischen Aufbau. Es sei auf eine konventionelle CMOS-Struktur, die in Fig. 1 gezeigt ist, hingewiesen, wobei ein Gebiet 101, in dem ein NMOSFET zu bilden ist, und ein Gebiet 102, in dem ein PMOSFET zu bilden ist, auf einem Substrat 100 angeordnet und voneinander separiert sind. Das Gebiet 101 und das Gebiet 102 können durch einen flachen isolierenden Graben bzw. eine Flachgrabenisolation 103, wie sie in Fig. 1 gezeigt ist, getrennt sein. Alternativ kann ein lokaler Halbleiteroxidationsprozess (LOCOS) angewendet werden. Auf dem Substrat 100 wird ein Gateoxid 104 gebildet, und auf dem Gateoxid 104 ist Polysilizium 105 gebildet.
  • Das Polysilizium wird typischerweise durch ein chemisches Dampfabscheideverfahren gebildet.
  • In das Gebiet 101, in dem ein NMOSFET zu bilden ist, werden N-Typ-Ionen, etwa Phosphorionen implantiert, um einen N-Potentialtopf zu bilden, während in das Gebiet 102, in dem ein PMOSFET zu bilden ist, P-Typ-Ionen, etwa Borionen, implantiert werden, um einen P-Potentialtopf zu bilden. Über dem Polysilizium 105 ist eine leitende Schicht 110, etwa Wolframsilizid, gebildet.
  • Die Herstellung der typischen CMOS-Struktur umfasst die folgenden Schritte. Zunächst wird, wie in Fig. 2a gezeigt ist, ein Gateoxid 104 auf dem Substrat 100 abgeschieden, das das Gebiet 101, in dem ein NMOSFET zu bilden ist, ein Gebiet 102, in dem ein PMOSFET zu bilden ist, und ein Element zur Trennung der Gebiete 101 und 102, etwa eine Flachgrabenisolation 103, enthält. Anschließend wird das Polysilizium 105 auf dem Gateoxid 104 abgeschieden, wie in Fig. 2b dargestellt ist.
  • Als nächstes wird, wie in Fig. 2c gezeigt ist, das Polysilizium 105 mit einem Fotolack 106 bedeckt und geschützt, ausgenommen über dem Gebiet 101, in dem ein NMOSFET zu bilden ist, wenn die N-Typ-Ionen 107 implantiert werden. Anschließend wird, wie in Fig. 2d gezeigt ist, das Polysilizium 105 mittels eines Fotolacks 108 bedeckt und geschützt, ausgenommen in dem Gebiet 102, in dem ein PMOSFET zu bilden ist, wenn P-Typ- Ionen 109 implantiert werden. Nachdem die N-Typ- und P-Typ-Ionen implantiert sind, wird das Substrat 100 typischerweise wärmebehandelt, um die implantierten Ionen zu aktivieren. Schließlich wird eine leitende Schicht 110 auf dem Polysilizium 105 gebildet, wie in Fig. 2e gezeigt ist. Die Schritte des Ionenimplantierens und des Bildens der leitenden Schicht 110 können nach Bedarf in der Reihenfolge vertauscht werden. Wenn die leitende Schicht 110 vor dem Implantieren der Ionen gebildet wird, muss offensichtlich ein Schritt zum Hineintreiben der Ionen ausgeführt werden, um diese in das Polysilizium 105 eindringen zu lassen.
  • Da die Integrationsdichte von Halbleiterelementen rapide anwächst, wird die Dicke des Gateoxids 104 dünner und das Eindringen von Bor wird zu einem entscheidenden Problem. Die Borionen dringen leicht durch das Gateoxid 104 und erreichen das Polysilizium 105. Dieses Phänomen des Eindringens von Bor verursacht eine Beeinträchtigung des Gateoxids 104, eine Veränderung der Schwellwertspannung und der Gatedepletierung.
  • Ferner wurde herausgefunden, dass die Geschwindigkeit des seitlichen Diffundierens der N-Typ- und der P-Typ-Ionen im Wolframsilizid der leitenden Schicht 110 größer ist als in Polysilizium 105. Nach mehreren nacheinander erfolgenden notwendigen thermischen Prozessen ändert sich die Fermi-Energie des Polysiliziums 105 und das Gate ist depletiert.
  • Wie zuvor angemerkt wurde, ergiben sich beim typischen CMOS-Aufbau zwei Probleme. Eines ist das Eindringen in und durch das Gateoxid hindurch und das andere ist die laterale Diffusion der N-Typ- und P-Typ-Ionen.
  • Angesichts dieser Problematik stellt die vorliegende Erfindung ein Verfahren zur Unterdrückung des Durchdringens von Bor durch das Gateoxid und gleichzeitig die seitliche Diffusion der N-Typ- und P-Typ-Ionen bereit.
  • Überblick über die Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Halbleiterelements bereitzustellen, um das Eindringen von Bor und gleichzeitig die laterale Diffusion der N-artigen und P-artigen Verunreinigungen zu unterdrücken.
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterelements bereit. Das Halbleiterelement weist ein Substrat auf, und das Substrat umfasst ein erstes leitendes Gebiet der ersten Leitfähigkeitsart und ein zweites leitendes Gebiet der zweiten Leitfähigkeitsart. Das Verfahren umfasst die folgenden Schritte. Zunächst wird auf dem Substrat eine leichtdotierte amorphe Siliziumschicht gebildet und thermisch behandelt, um eine Polysiliziumschicht zu bilden. Als nächstes wird eine leitende Schicht auf der Polysiliziumschicht gebildet. Schließlich werden Verunreinigungsionen der ersten Leitfähigkeitsart in die Polysiliziumschicht implantiert, um das erste leitende Gebiet zu bilden, und es werden Verunreinigungsionen der zweiten Leitfähigkeitsart in das Polysilizium implantiert, um das zweite leitende Gebiet zu bilden.
  • Der Schritt für das Ausbilden der amorphen Siliziumschicht führt zu einen Gasgemisch und zu einem leichten Dotieren in situ während des gleichen Abscheidevorgangs. In einer bevorzugten Ausführungsform, wenn der Dotierstoff für das leichte Dotieren Arsen- oder Phosphorionen sind, enthält das Gasgemisch Arsen- oder Phosphorionen, etwa Arsenid oder Phosphid.
  • Die Siliziumschicht ist eine leichtdotierte amorphe Siliziumschicht vor dem thermischen Behandeln und ist nach der thermischen Behandlung eine Polysiliziumschicht. Die leichtdotierte amorphe Siliziumschicht wird durch Verunreinigungsionen der ersten Leitfähigkeitsart zum leichten Dotieren in einer ersten Konzentration gebildet, und das zweite leitende Gebiet der zweiten Leitfähigkeitsart in der Polysiliziumschicht wird durch Verunreinigungsionen der zweiten Leitfähigkeitsart mit einer zweiten Konzentration dotiert. Die zweite Konzentration ist deutlich größer als die erste Konzentration.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine schematische Ansicht, die einen typischen Aufbau eines CMOS- Elements gemäß dem Stand der Technik zeigt.
  • Fig. 2a bis Fig. 2e zeigen detaillierte Schritte zum Bilden des CMOS-Elements, das in Fig. 1 dargestellt ist.
  • Fig. 3a bis Fig. 3f zeigen detaillierte Schritte gemäß der vorliegenden Erfindung.
  • Fig. 4 ist das Flussdiagramm für die vorliegende Erfindung.
    • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung besteht darin, ein Verfahren zur Herstellung eines Halbleiterelements bereitzustellen, wobei das Halbleiterelement ein Substrat aufweist. Das Substrat umfasst ein erstes leitendes Gebiet einer ersten Leitfähigkeitsart, ein zweites leitendes Gebiet einer zweiten Leitfähigkeitsart und ein Oxid, das auf dem Substrat gebildet ist.
  • Entsprechend Fig. 3a umfasst ein Substrat 200 ein Gebiet 201, in dem ein NMOSFET zu bilden ist, und ein Gebiet 202, in dem ein PMOSFET zu bilden ist. Die Gebiete 201 und 202 sind durch eine Flachgrabenisolation 205 getrennt, und ein Gateoxid 203 ist auf dem Substrat 200 ausgebildet.
  • Anschließend wird gemäß einer bevorzugten Ausführungsform eine leichtdotierte amorphe Siliziumschicht 204A über dem Gateoxid 203 gebildet, wie dies in Fig. 3b gezeigt ist. Der Begriff "leichtdotiert" zeigt an, dass die Dotierkonzentration in diesem Stadium geringer ist als die endgültige Dotierkonzentration des Gebiets 201 und des Gebiets 202.
  • Die leichtdotierte amorphe Siliziumschicht 204A wird üblicherweise durch ein chemisches Dampfabscheideverfahren gebildet, wobei die in situ-dotierten Verunreinigungen vorzugsweise vom N-Typ sind, etwa Phosphor- oder Arsenionen. Anschließend wird die leichtdotierte amorphe Siliziumschicht 204A thermisch behandelt und kristallisiert, um ein Polysilizium 204P zu bilden, wie in Fig. 3c gezeigt ist. Der zunächst durch das erste Dotieren und anschließende Wärmebehandeln gebildete Siliziumkristall weist größere Kristallite auf, da die dotierten Verunreinigungen Keimplätze bereitstellen, die das Ausbilden von Siliziumkristalliten bzw. Siliziumkörnern unterstützen. In dieser Phase sind das Gebiet 201, in dem ein NMOSFET zu bilden ist, und das Gebiet 202, in dem ein PMOSFET zu bilden ist, jeweils durch das Polysilizium 204P bedeckt, das durch N-Typ- Verunreinigungen dotiert ist.
  • Anschließend wird eine leitende Schicht 206 auf dem Polysilizium 204P abgeschieden, wie in Fig. 3d gezeigt ist. Das bevorzugte Material der leitenden Schicht 206 wird gewählt aus: Wolframsilizid, Titansilizid, Molybdänsilizid, Tantalsilizid und Kobaltsilizid, wobei häufig Wolframsilizid als die leitende Schicht 206 verwendet wird. Die leitende Schicht 206 verbessert den Ohmschen Kontakt zwischen dem Polysilizium 204P und Aluminium, das in der Figur nicht dargestellt ist. Die Kombination aus dem Polysilizium 204P und der leitenden Schicht 206 wird auch als Polycid bezeichnet und wird üblicherweise als ein Gate-Kontakt verwendet.
  • Gemäß Fig. 3e ist die leitende Schicht 206 außer über dem Gebiet 201 mit Fotolack 208 bedeckt, und die N-Typ-Ionen 207 werden in das Gebiet 201 implantiert, in dem ein NMOSFET zu bilden ist. Anschließend wird die leitende Schicht 206 außer über dem Gebiet 202 mit Fotolack 210 bedeckt, und die P-Typ-Ionen 209 werden in das Gebiet 202, in dem ein PMOSFET zu bilden ist, implantiert, wie in Fig. 3f gezeigt ist. Wie zuvor beschrieben ist, enthält die Polysiliziumschicht 204P bereits Verunreinigungsionen und daher muss die implantierte Konzentration an Verunreinigungsionen, die in Fig. 3e und 3f angewendet wird, eingestellt werden. Wenn beispielsweise das Polysilizium 204P zuvor mit N-Typ-Verunreinigungen dotiert ist, muss die implantierte Konzentration an N- Typ-Verunreinigungen geringer sein als die endgültige dotierte Konzentration, während die Konzentration der P-Typ-Verunreinigungen im Wesentlichen nicht durch die vorhergehende leichte Dotierung mit den N-Typ-Verunreinigungen beeinflusst wird. Daher ist die dotierte Konzentration an P-Typ-Verunreinigungen in diesem Stadium ungefähr gleich der endgültigen Dotierkonzentration. In einer bevorzugten Ausführungsform ist die bevorzugte Konzentration wie folgt. Die Konzentration für das leichte Dotieren in dem leichtdotierten Silizium 204A beträgt ungefähr 1/10 bis 1/2 der endgültigen Dotierkonzentration, und die Konzentration für die leichte Dotierung mit Arsen- oder Phosphorionen beträgt ungefähr 1014/cm2 bis 1015/cm2. Die endgültige Konzentration an Arsen- oder Phosphorionen in dem Gebiet 201, in dem ein NMOSFET zu bilden ist, beträgt ungefähr 6 × 1015/cm2, und die endgültige Konzentration von Bor in dem Gebiet 202, in dem ein PMOSFET zu bilden ist, beträgt ungefähr 1015/cm2 bis 2 × 1015/cm2.
  • Aufgrund des Gebietes 201, in dem ein NMOSFET zu bilden ist, und des Gebietes 202, in dem ein PMSOFET zu bilden ist, und die jeweils N-Typ-Verunreinigungen enthalten, ist die seitliche Diffusion von Ionen wirksam unterdrückt. Ferner gibt es N-Typ- oder P- Typ-Verunreinigungen in dem Gebiet 202, in dem ein PMOSFET zu bilden ist, wodurch ebenso das Eindringen von Bor unterdrückt wird.
  • Das Polysilizium 204P, das größere Kristallite und weniger Korngrenzen enthält, bietet relativ wenige Wege für das Eindringen von Bor in das Gateoxid 203. Folglich ist die laterale Diffusion der N-Typ- und P-Typ-Verunreinigungen und die vertikale Diffusion von Bor beim Eindringen in das Gateoxid 203 unterdrückt. Da ferner die Diffusionswege in den Polysilizium 204P verringert sind, diffundieren die N-Typ- und P-Typ- Verunreinigungen kaum in die leitende Schicht 206. Es wurde beobachtet, dass die laterale Diffusion von N-Typ- und P-Typ-Verunreinigungen im Wesentlichen in der leitenden Schicht 206 auftritt. Da die vorliegende Erfindung das Eindringen von Bor in die leitende Schicht 206 unterdrückt, ist daher auch die laterale Diffusion der N-Typ- und P-Typ- Verunreinigungen minimal.
  • Die vorliegende Erfindung enthält eine geringfügige Dotierung während der Bildung der leichtdotierten amorphen Siliziumschicht 204a und eine weitere Dotierung, wenn Ionen 207 oder 209 in die Polysiliziumschicht 204 implantiert werden. Hinsichtlich des Dotierend beinhaltet somit die Erfindung ein zwei-Schritt-Dotieren. In einer bevorzugten Ausführungsform wird die leichtdotierte amorphe Siliziumschicht 204A mit Arsen- oder Phosphorionen leicht dotiert, während die Abscheidung durchgeführt wird. Anschließend wird die leichtdotierte amorphe Siliziumschicht 204A thermisch behandelt. Um ein ausreichendes Kornwachstum zu ermöglichen, ist die thermische Behandlung für gewöhnlich ein Ausglüh- bzw. Tempervorgang. Im Vergleich zu Borionen sind die Diffusionsraten der Phosphor- oder Arsenionen geringer und die Phosphor- oder Arsenionen dringen vertikal nicht in das Gateoxid 203 ein, wodurch eine Änderung der Schwellwertspannung verhindert wird. Nachdem die leitende Schicht 206 gebildet ist, wird der zweite Dotierschritt, der eine Ionenimplantation ist, ausgeführt.
  • In der dargestellten bevorzugten Ausführungsform wird die leitende Schicht 206 vor dem Implantieren der Ionen gebildet. Da der flachere Teil der leitenden Schicht 206 einige Ionen aufweist, sind Ionen leichter verfügbar. Wenn das Implantieren der Ionen zuerst durchgeführt wird und anschließend die leitende Schicht 206 gebildet wird, können die Ionen mit der endgültigen Dotierkonzentration in dem Polysilizium 204P zu der leitenden Schicht 206 diffundieren und das seitliche Diffundieren der N-Typ- und P-Typ-Ionen beschleunigen. Wenn jedoch diese Faktoren berücksichtigt und im Voraus kontrolliert werden, können in einer weiteren Ausführungsform die Ionen implantiert werden, und anschließend kann die leitende Schicht 206 gebildet werden.
  • In Fig. 4 sind die Schritte der Erfindung gezeigt; im ersten Schritt 401 wird eine leichtdotierte amorphe Siliziumschicht 204A auf dem Gateoxid 203 gebildet. Anschließend wird im Schritt 402 die leichtdotierte amorphe Siliziumschicht 204A wärmebehandelt, so dass die leichtdotierte amorphe Siliziumschicht 204A kristallisiert, um das Polysilizium 204P zu bilden, wie in Fig. 3c gezeigt ist. Anschließend wird eine leitende Schicht 206 auf der Polysiliziumschicht 204P im Schritt 403 gebildet, wie in Fig. 3d gezeigt ist. Schließlich werden im Schritt 404 die Verunreinigungsionen der ersten Leitfähigkeitart 207 in die Polysiliziumschicht implantiert, um das erste leitende Gebiet zu bilden, und die Verunreinigungsionen der zweiten Leitfähigkeitsart 209 werden in die Polysiliziumschicht implantiert, um das zweite leitende Gebiet zu bilden. Wie in Fig. 3e und 3f dargestellt ist, ist die leitende Schicht 206 teilweise jeweils mit dem Fotolack 208 und 210 bedeckt, und es werden N-Typ-Ionen 207 und P-Typ-Ionen 209 in die Gebiete implantiert. Ferner kann das erfindungsgemäße Verfahren den Schritt 405 zum Bilden einer isolierenden Schutzschicht auf der leitenden Schicht 206 umfassen.
  • Selbstverständlich können die Schritte 403 und 404 erfindungsgemäß in der Reihenfolge vertauscht werden.
  • Der Fachmann auf dem Gebiet erkennt, dass die vorliegende Erfindung auf andere spezielle Arten ausgeführt werden kann, ohne vom Grundgedanken und Schutzbereich abzuweichen, und somit sind die hier dargestellten Ausführungsformen lediglich als illustrativ und als nicht beschränkend zu betrachten. Der Schutzbereich der Erfindung sollte als nicht durch die obige Beschreibung sondern durch die angefügten Patentansprüche mit ihrem gesamten Äquivalenzbereich definiert betrachtet werden.
    • Figurenbeschreibung
  • Fig. 1a bis 2e Stand der Technik Fig. 4
    401 Bilden einer leichtdotierten amorphen Siliziumschicht auf dem Substrat.
    402 Thermisches Behandeln der leichtdotierten amorphen Siliziumschicht.
    403 Bilden einer leitenden Schicht auf der Polysiliziumschicht.
    404 Implantieren der Verunreinigungsionen der ersten Leitfähigkeitsart in die Polysiliziumschicht, um das erste leitende Gebiet zu bilden, und Implantieren der Verunreinigungsionen der zweiten Leitfähigkeitsart in die Polysiliziumschicht, um das zweite leitende Gebiet zu bilden.
    405 Bilden einer isolierenden Schutzschicht auf der leitenden Schicht.

Claims (20)

1. Verfahren zum Herstellen eines Halbleiterelements, wobei das Halbleiterelement ein Substrat aufweist, und das Substrat ein erstes leitendes Gebiet einer ersten Leitfähigkeitsart und ein zweites leitendes Gebiet einer zweiten Leitfähigkeitsart aufweist, mit den Schritten:
Bilden einer leichtdotierten amorphen Siliziumschicht auf dem Substrat;
thermisches Behandeln der leichtdotierten amorphen Siliziumschicht, um eine Polysiliziumschicht zu bilden;
Bilden einer leitenden Schicht auf der Polysiliziumschicht; und
Implantieren von Verunreinigungsionen einer ersten Leitfähigkeitsart in die Polysiliziumschicht, um das erste leitende Gebiet zu bilden, und Implantieren von Verunreinigungsionen einer zweiten Leitfähigkeitsart in die Polysiliziumschicht, um das zweite leitende Gebiet zu bilden.
2. Verfahren nach Anspruch 1, wobei die Verunreinigungsionen der ersten Leitfähigkeitsart Arsenionen oder Phosphorionen sind.
3. Verfahren nach Anspruch 1, wobei:
die leichtdotierte amorphe Siliziumschicht durch leichtes Dotieren mit den Verunreinigungsionen der ersten Leitfähigkeitsart mit einer ersten Konzentration gebildet wird;
das zweite leitende Gebiet der zweiten Leitfähigkeitsart in der Polysiliziumschicht durch die Verunreinigungsionen der zweiten Leitfähigkeitsart mit einer zweiten Konzentration dotiert wird; und
die zweite Konzentration deutlich größer als die erste Konzentration ist.
4. Verfahren nach Anspruch 1, wobei eine Konzentration in dem Schritt des leichten Dotierens ungefähr 1014/cm2 bis 1015/cm2 beträgt.
5. Verfahren nach Anspruch 1, wobei eine Konzentration in dem Implantierschritt mit den Verunreinigungsionen der ersten Leitfähigkeitsart ungefähr 6 × 1015/cm2 beträgt.
6. Verfahren nach Anspruch 1, wobei eine Konzentration im Implantierschritt mit den Verunreinigungsionen der zweiten Leitfähigkeitsart ungefähr 1014/cm2 bis 1015/cm2 beträgt.
7. Verfahren nach Anspruch 1, das ferner das Bilden einer isolierenden Schutzschicht auf der leitenden Schicht umfasst.
8. Verfahren nach Anspruch 1, wobei ein Material der leitenden Schicht gewählt ist aus einer Gruppe mit: Wolframsilizid, Titansilizid, Molybdänsilizid, Tantalsilizid und Kobaltsilizid.
9. Verfahren zur Herstellen eines Halbleiterelements, wobei der Halbleiter ein Substrat aufweist, wobei das Substrat ein erstes leitendes Gebiet einer ersten Leitfähigkeitsart und ein zweites leitendes Gebiet einer zweiten Leitfähigkeitart umfasst, mit den Schritten:
Bilden, in situ, von leichtdotiertem Silizium auf dem Substrat;
thermisches Behandeln der in situ gebildeten leichtdotierten amorphen Siliziumschicht, um eine Polysiliziumschicht zu bilden;
Bilden einer Metallsilizidschicht auf der Polysiliziumschicht;
Implantieren von Verunreinigungsionen einer ersten Leitfähigkeitsart in die Polysiliziumschicht, um das erste leitende Gebiet zu bilden, und Implantieren von Verunreinigungsionen einer zweiten Leitfähigkeitsart in die Polysiliziumschicht, um das zweite leitende Gebiet zu bilden; und
Bilden einer isolierenden Schutzschicht auf der Metallsilizidschicht.
10. Verfahren nach Anspruch 9, wobei die Verunreinigungsionen der ersten Leitfähigkeitsart Arsenionen oder Phosphorionen sind.
11. Verfahren nach Anspruch 9, wobei:
die in situ gebildete leichtdotierte amorphe Siliziumschicht durch leichtes in situ- Dotieren mit den Verunreinigungsionen der ersten Leitfähigkeitsart mit einer ersten Konzentration gebildet wird;
das zweite leitende Gebiet der zweiten Leitfähigkeitsart in der Polysiliziumschicht durch die Verunreinigungsionen der zweiten Leitfähigkeitsart mit einer zweiten Konzentration dotiert wird; und
die zweite Konzentration größer als die erste Konzentration ist.
12. Verfahren nach Anspruch 9, wobei eine Konzentration im in situ-Schritt zur leichten Dotierung ungefähr 1014/cm2 bis 1015/cm2 beträgt.
13. Verfahren nach Anspruch 9, wobei eine Konzentration in dem Implantierschritt der Verunreinigungsionen der ersten Leitfähigkeitsart ungefähr 6 × 1015/cm2 beträgt.
14. Verfahren nach Anspruch 9, wobei eine Konzentration im Implantierschritt mit den Verunreinigungsionen der zweiten Leitfähigkeitsart ungefähr 1014/cm2 bis 1015/cm2 beträgt.
15. Verfahren zum Herstellen eines Halbleiterelements, wobei das Halbleiterelement ein Substrat aufweist, wobei das Substrat ein erstes leitendes Gebiet einer ersten Leitfähigkeitsart und ein zweites leitendes Gebiet einer zweiten Leitfähigkeitsart umfasst, mit den Schritten:
Bilden, in situ, einer leichtdotierten amorphen Siliziumschicht auf dem Substrat;
thermisches Behandeln der in situ gebildeten leichtdotierten amorphen Siliziumschicht, um eine Polysiliziumschicht zu bilden;
Implantieren von Verunreinigungsionen einer ersten Leitfähigkeitsart in die Polysiliziumschicht, um das erste leitende Gebiet zu bilden, und Implantieren von Verunreinigungsionen einer zweiten Leitfähigkeitsart in die Polysiliziumschicht, um das zweite leitende Gebiet zu bilden;
Bilden einer Metallsilizidschicht auf der in situ gebildeten leichtdotierten amorphen Siliziumschicht; und
Bilden einer isolierenden Schutzschicht auf der Metallsilizidschicht.
16. Verfahren nach Anspruch 15, wobei die Verunreinigungsionen der ersten Leitfähigkeitsart Arsenionen oder Phosphorionen sind.
17. Verfahren nach Anspruch 15, wobei:
die in situ gebildete leichtdotierte amorphe Siliziumschicht durch leichtes in situ- Dotieren mit den Verunreinigungsionen der ersten Leitfähigkeitsart mit einer ersten Konzentration gebildet wird;
das zweite leitende Gebiet der zweiten Leitfähigkeitsart in der Polysiliziumschicht durch Verunreinigungsionen der zweiten Leitfähigkeitsart mit einer zweiten Konzentration dotiert wird; und
die zweite Konzentration deutlich größer als die erste Konzentration ist.
18. Verfahren nach Anspruch 15, wobei eine Konzentration in dem in situ-Schritt zur leichten Dotierung ungefähr 1014/cm2 bis 1015/cm2 beträgt.
19. Verfahren nach Anspruch 15, wobei eine Konzentration bei dem Implantierschritt mit den Verunreinigungsionen der ersten Leitfähigkeitsart ungefähr 6 × 1015/cm2 beträgt.
20. Verfahren nach Anspruch 15, wobei eine Konzentration im Implantierschritt mit den Verunreinigungsionen der zweiten Leitfähigkeitsart ungefähr 1014/cm2 bis 1015/ cm2 beträgt.
DE10156489A 2001-11-16 2001-11-16 In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird Ceased DE10156489A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10156489A DE10156489A1 (de) 2001-11-16 2001-11-16 In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10156489A DE10156489A1 (de) 2001-11-16 2001-11-16 In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird

Publications (1)

Publication Number Publication Date
DE10156489A1 true DE10156489A1 (de) 2003-05-28

Family

ID=7706081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10156489A Ceased DE10156489A1 (de) 2001-11-16 2001-11-16 In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird

Country Status (1)

Country Link
DE (1) DE10156489A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525069C1 (de) * 1995-07-10 1996-10-24 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19612950C1 (de) * 1996-04-01 1997-07-31 Siemens Ag Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
US5851922A (en) * 1995-11-13 1998-12-22 Lucent Technologies Inc. Process for fabricating a device using nitrogen implantation into silicide layer
US6121124A (en) * 1998-06-18 2000-09-19 Lucent Technologies Inc. Process for fabricating integrated circuits with dual gate devices therein

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525069C1 (de) * 1995-07-10 1996-10-24 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung
US5851922A (en) * 1995-11-13 1998-12-22 Lucent Technologies Inc. Process for fabricating a device using nitrogen implantation into silicide layer
DE19612950C1 (de) * 1996-04-01 1997-07-31 Siemens Ag Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
US6121124A (en) * 1998-06-18 2000-09-19 Lucent Technologies Inc. Process for fabricating integrated circuits with dual gate devices therein

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE3326534C2 (de)
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE4406861B4 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE102009031155A1 (de) Gleichmäßige Metallgatestapel mit großem ε durch Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte vor der Gatestrukturierung
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE102008064719B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE112009002611T5 (de) Kontaktbildungsverfahren, Verfahren zum Herstellen einer Halbleitervorrichtung, und Halbleitervorrichtung
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection