JP4012474B2 - シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 - Google Patents
シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 Download PDFInfo
- Publication number
- JP4012474B2 JP4012474B2 JP2003040220A JP2003040220A JP4012474B2 JP 4012474 B2 JP4012474 B2 JP 4012474B2 JP 2003040220 A JP2003040220 A JP 2003040220A JP 2003040220 A JP2003040220 A JP 2003040220A JP 4012474 B2 JP4012474 B2 JP 4012474B2
- Authority
- JP
- Japan
- Prior art keywords
- shift
- selection
- circuit
- signal
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シフト冗長回路、その制御方法及び半導体記憶装置に関する。
近年の半導体記憶装置は、微細化、大容量化、省電力化の要求が益々大きくなっている。微細化、大容量化に伴いメモリ内に欠陥が発生し易くなり、生産性の低下、即ち歩留まりの低下が問題となっている。これら欠陥を救済し半導体記憶装置の歩留まりの低下を抑えるための冗長装置の役割が益々大きくなっている。
【０００２】
【従来の技術】
従来、半導体記憶装置に備える冗長装置として、例えば特許文献１に示すシフト冗長回路がある。
【０００３】
図１６は、そのシフト冗長回路の動作原理を説明するためのブロック図である。このシフト冗長回路２３０は、欠陥アドレス保持回路２３１、ヒューズ信号発生回路２３２、冗長選択用ヒューズ回路２３３、ヒューズ信号増幅回路２３４、ヒューズデコーダ回路２３５、シフト制御回路２３６、アドレスデコーダ２３７及び選択ドライバ２３８を含む。
【０００４】
同図において、メモリセルアレイＡＲは、例えば４つのメモリブロックBLK0〜BLK3で構成され、各メモリブロックBLK0〜BLK3は、ブロックアドレス信号ra0 ，ra1 により選択される。このメモリセルアレイＡＲに対して、各メモリブロックBLK0〜BLK3に共通な４本のコラム選択線cl0 〜cl3 と１本の冗長コラム選択線rcl とが設けられている。また、４本のコラム選択線cl0 〜cl3 に対して４本のプリコラム選択線pcl0〜pcl3が設けられている。
【０００５】
プリコラム選択線pcl0〜pcl3は、アドレスデコーダ２３７によって、コラムアドレス信号ca0 ，ca1 により選択される。そして、各プリコラム選択線pcl0〜pcl3は、選択ドライバ２３８に設けられた選択線スイッチRSW ，SW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、各コラム選択線cl0 〜cl3 に隣接するビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続されるようになっている。
【０００６】
詳しくは、選択線スイッチRSW ，SW0 〜SW3 には、後述するシフト制御回路２３６から、それぞれ対応するシフト信号sclj，scl0〜scl3が入力されるようになっている。これにより、各プリコラム選択線pcl0〜pcl3は、それぞれ対応するシフト信号scl0〜scl3を入力する選択線スイッチSW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。
【０００７】
尚、本例では、選択線スイッチSW0 〜SW3 にそれぞれＬレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、コラム選択線cl0 〜cl3 に接続されるようになっている。また、選択線スイッチSW0 〜SW3 にそれぞれＨレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 に接続されるようになっている。
【０００８】
そして、プリコラム選択線pcl0が冗長コラム選択線rcl に接続されない場合には、Ｌレベルのシフト信号scljを入力する選択線スイッチRSW によって、冗長コラム選択線rcl は、低電位電源Ｖｓｓ（例えば接地電位）にクランプされるようになっている。
【０００９】
欠陥アドレス保持回路２３１には、各メモリブロックBLK0〜BLK3のメモリセルに欠陥がある場合、そのメモリセルを選択するアドレスを欠陥アドレスとして保持する複数のヒューズ回路（図示略）が備えられている。
【００１０】
例えば、図１６に示すように、メモリブロックBLK1に第１の欠陥を持つメモリセルが存在し、メモリブロックBLK2に第２の欠陥を持つメモリセルが存在している場合、欠陥アドレス保持回路２３１には、第１の欠陥に対応する第１の欠陥アドレスと、第２の欠陥に対応する第２の欠陥アドレスとが保持される。具体的には、欠陥アドレス保持回路２３１は、第１の欠陥アドレスを示すアドレス信号fa0 ，fa1 と、第２の欠陥アドレスを示すアドレス信号fb0 ，fb1 とを出力する。
【００１１】
この欠陥アドレス保持回路２３１から出力される各アドレス信号fa0 ，fa1 ，fb0 ，fb1 はヒューズ信号発生回路２３２によって相補化され、それぞれヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとして生成される。
【００１２】
冗長選択用ヒューズ回路２３３は、図示しないメモリブロック選択回路からのメモリブロック選択信号ba0 ，ba1 に応答して、メモリブロックBLK1，メモリブロックBLK2の各選択時に、それぞれ第１の欠陥，第２の欠陥に対する冗長救済を行うための冗長選択信号faj ，fbj を出力する。
【００１３】
この冗長選択用ヒューズ回路２３３から出力される各冗長選択信号faj ，fbj はヒューズ信号増幅回路２３４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【００１４】
ヒューズデコーダ回路２３５は、ヒューズ信号発生回路２３２から出力されるヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1z及びヒューズ信号増幅回路２３４から出力されるヒューズ信号cfaj，cfbjをデコードしてそれぞれデコード信号cfj ，cf0 〜cf3 を生成する。
【００１５】
シフト制御回路２３６は、そのヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に基づいて、各選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3を生成する。
【００１６】
次に、上記のように構成されたシフト冗長回路２３０の動作を説明する。
メモリブロックBLK0が選択される時、このメモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなり、冗長選択信号faj ，fbj はともにＬレベルとなる。
【００１７】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＬレベルのシフト信号sclj，scl0〜scl3を生成する。
【００１８】
従って、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００１９】
メモリブロックBLK1が選択される時、このメモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。よって、冗長選択信号faj はＨレベル、冗長選択信号fbj はＬレベルとなる。
【００２０】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＨレベルのシフト信号sclj，scl0〜scl2とＬレベルのシフト信号scl3を生成する。
【００２１】
従って、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【００２２】
メモリブロックBLK2が選択される時、このメモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。よって、冗長選択信号faj はＬレベル、冗長選択信号fbj はＨレベルとなる。
【００２３】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＨレベルのシフト信号sclj，scl0，scl1とそれぞれＬレベルのシフト信号scl2，scl3を生成する。
【００２４】
従って、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【００２５】
メモリブロックBLK3が選択される時、このメモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト制御回路２３６は、それぞれＬレベルのシフト信号sclj，scl0〜scl3を生成する。従って、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００２６】
このように、シフト冗長回路２３０では、メモリブロック選択信号ba0 ，ba1 に基づいて生成される冗長選択信号faj ，fbj によってシフト制御回路２３６が動作し、それにより生成されるシフト信号sclj，scl0〜scl3によって選択線スイッチRSW ，SW0 〜SW3 が切替え制御される。
【００２７】
その結果、メモリブロックBLK1の選択時には、プリコラム選択線pcl0〜pcl2の接続先が、コラム選択線cl0 〜cl2 からそれらの隣接ビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 ，cl1 に順次シフトして切替えられ、それによって欠陥の無いメモリブロックBLK1が実現されるようになっている。
【００２８】
また、メモリブロックBLK2の選択時には、プリコラム選択線pcl0，pcl1の接続先が、コラム選択線cl0 ，cl1 からそれらの隣接ビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 に順次シフトして切替えられ、それにより欠陥の無いメモリブロックBLK2が実現されるようになっている。
【００２９】
【特許文献１】
特開２０００−１００１９１号公報（第７０図）
【００３０】
【発明が解決しようとする課題】
ところで、上記のような従来構成では、選択するメモリブロックBLK0〜BLK3を切替える毎にシフト制御回路２３６を動作させてシフト信号sclj，scl0〜scl3の状態を変更し、それらに基づいて選択線スイッチRSW ，SW0 〜SW3 の切替えを行う。このため、選択線スイッチRSW ，SW0 〜SW3 の切替えが遅くなり、結果としてメモリブロックBLK0〜BLK3の切替えを高速に行うことができないという問題があった。
【００３１】
また、メモリブロックBLK0〜BLK3の切替え毎にシフト制御回路２３６を動作させるため、該シフト制御回路２３６の動作電流が増加し、それによって消費電力が増大するという問題があった。
【００３２】
本発明は上記問題点を解決するためになされたものであって、その目的はメモリブロックの切替え動作の高速化及びその切替え動作に係る消費電流の低減を図ることのできるシフト冗長回路、その制御方法及び半導体記憶装置を提供することにある。
【００３３】
【課題を解決するための手段】
【００３４】
請求項１，４，７に記載の発明によれば、複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、セット信号を入力して欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成して保持し、メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め生成されている前記シフト信号を選択し、その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせるようにした。これにより、前記複数のメモリブロックの切替え動作時に、前記シフト信号の生成を行うシフト制御回路を動作させずに、前記複数のデコード選択線の接続先を切替える選択線スイッチを高速に切替えることができる。その結果、メモリブロックの切替え動作を高速化することができるとともに、その切替え動作に係る消費電流を低減させることができる。
【００３５】
請求項２，６に記載の発明によれば、前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプするようにした。これにより、欠陥のないメモリブロックが選択される場合には、前記複数のデコード選択線を対応する前記複数の選択線に高速に切替え制御できる。
【００３６】
請求項３に記載の発明によれば、前記メモリブロック選択信号を前記欠陥救済するメモリブロック数に対応して生成するようにした。これにより、欠陥救済するメモリブロックを任意に選択することができる。
【００３７】
請求項５に記載の発明によれば、前記欠陥アドレスを前記欠陥救済するメモリブロック毎に保持する欠陥アドレス保持回路と、前記冗長選択信号を前記欠陥救済するメモリブロック毎に保持する冗長選択信号発生回路とを備えた。これにより、欠陥を含むメモリブロック毎に応じたシフト冗長を行うことができる。
【００３８】
請求項７に記載の発明によれば、請求項５乃至９の何れか一項記載のシフト冗長回路を搭載した半導体記憶装置が実現される。
【００３９】
【発明の実施の形態】
（第一実施形態）
以下、本発明を半導体記憶装置に備えられるシフト冗長回路に具体化した第一実施形態を図１〜図１０に従って説明する。尚、本実施形態において、図１６で説明した従来と同様な構成部分については同一符号を付して説明する。
【００４０】
図１は、第一実施形態のシフト冗長回路を示すブロック図である。
シフト冗長回路１０は、欠陥アドレス保持回路１１、ヒューズ信号発生回路１２、冗長選択用ヒューズ回路１３（冗長選択信号発生回路）、ヒューズ信号増幅回路１４、ヒューズデコーダ回路１５、シフト制御回路１６、シフト信号選択回路１７、メモリブロック選択回路１８、アドレスデコーダ１９及び選択ドライバ２０を含む。
【００４１】
メモリセルアレイＡＲは、本実施形態では例えば４つのメモリブロックBLK0〜BLK3で構成され、各メモリブロックBLK0〜BLK3は、ブロックアドレス信号ra0 ，ra1 により選択されるようになっている。
【００４２】
ここで、各メモリブロックBLK0〜BLK3は、排他制御されるメモリブロック（例えばロウブロックやコラムブロック等）同士、あるいは排他制御されないメモリブロック（例えばバンク等）同士の何れであっても構わない。尚、本実施形態では、各メモリブロックBLK0〜BLK3をロウブロックとしたフレキシブル冗長（コラム冗長ともいう）について説明する。
【００４３】
このメモリセルアレイＡＲに対して、各メモリブロックBLK0〜BLK3に共通な４本のコラム選択線cl0 〜cl3 と１本の冗長コラム選択線rcl とが設けられている。また、４本のコラム選択線cl0 〜cl3 に対して、それぞれデコード選択線としての４本のプリコラム選択線pcl0〜pcl3が設けられている。
【００４４】
プリコラム選択線pcl0〜pcl3は、コラムアドレス信号ca0 ，ca1 に基づいて、アドレスデコーダ１９により選択される。図２（ａ）に示すように、アドレスデコーダ１９は、それぞれコラムアドレスデコーダとしてのＣＡＤＥＣ１９ａ〜１９ｄを備え、各ＣＡＤＥＣ１９ａ〜１９ｄは、図２（ｂ）に示すように、ＮＡＮＤ回路２１及びインバータ回路２２によって構成されている。
【００４５】
コラムアドレス信号ca0 ，ca1 は、インバータ回路２３，２４及びインバータ回路２５，２６によって相補化され、それぞれアドレス信号ca0x，ca0z及びアドレス信号ca1x，ca1zとして生成される。そして、これらの各ＣＡＤＥＣ１９ａ〜１９ｄにより各アドレス信号ca0x，ca0z，ca1x，ca1zがデコードされて、４本のプリコラム選択線pcl0〜pcl3のうち何れか１本が選択されるようになっている。
【００４６】
プリコラム選択線pcl0〜pcl3は、選択ドライバ２０に設けられているスイッチ回路としての選択線スイッチRSW ，SW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、各コラム選択線cl0 〜cl3 に隣接したビット位置における冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。尚、選択線スイッチRSW は冗長コラム選択線rcl に対応して設けられた冗長選択線スイッチである。
【００４７】
詳しくは、選択線スイッチRSW ，SW0 〜SW3 には、後述するシフト信号選択回路１７から、スイッチ切替えのためのそれぞれ対応するシフト信号sclj，scl0〜scl3が入力される。これにより、各プリコラム選択線pcl0〜pcl3は、それぞれ対応するシフト信号scl0〜scl3を入力する選択線スイッチSW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。
【００４８】
尚、本実施形態では、選択線スイッチSW0 〜SW3 にそれぞれＬレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、コラム選択線cl0 〜cl3 に接続されるようになっている。また、選択線スイッチSW0 〜SW3 にそれぞれＨレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 に接続されるようになっている。
【００４９】
そして、プリコラム選択線pcl0が冗長コラム選択線rcl に接続されない場合には、Ｌレベルのシフト信号scljを入力する選択線スイッチRSW によって、冗長コラム選択線rcl が低電位電源Ｖｓｓ（例えば接地電位）にクランプされるようになっている。
【００５０】
欠陥アドレス保持回路１１には、各メモリブロックBLK0〜BLK3のメモリセルに欠陥がある場合、そのメモリセルを選択するアドレスが欠陥アドレスとして保持される。ここでは、例えば、図１に示すように、メモリブロックBLK1に第１の欠陥を持つメモリセルが存在し、メモリブロックBLK2に第２の欠陥を持つメモリセルが存在する場合を想定する。
【００５１】
図３は、欠陥アドレス保持回路１１を示す回路図である。
図３（ａ）に示すように、欠陥アドレス保持回路１１には、第１の欠陥に対応した第１の欠陥アドレスを保持するヒューズ回路（ＦＣ）３１，３２と、第２の欠陥に対応した第２の欠陥アドレスを保持するヒューズ回路（ＦＣ）３３，３４とが備えられている。具体的には、ヒューズ回路３１，３２は、第１の欠陥アドレスを示すアドレス信号fa0 ，fa1 をそれぞれ保持し、ヒューズ回路３３，３４は、第２の欠陥アドレスを示すアドレス信号fb0 ，fb1 をそれぞれ保持する。
【００５２】
図３（ｂ）に示すように、各ヒューズ回路３１〜３４は、ｐチャネルＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタ）Ｔｐ１、ｎチャネルＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタ）Ｔｎ１，Ｔｎ２、ヒューズｈ１及びインバータ回路３５〜３７から構成されている。
【００５３】
各ヒューズ回路３１〜３４は、スタート信号sttxがＨレベルの時、Ｌレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）をそれぞれ出力する。その後、スタート信号sttxがＬレベルになった時、ヒューズｈ１が切断されていれば、Ｈレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）を出力し、ヒューズｈ１が未切断の場合には、Ｌレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）を出力する。
【００５４】
因みに、本実施形態では、第１の欠陥アドレスに対応して、ヒューズ回路３１からＬレベルのアドレス信号fa0 が出力され、ヒューズ回路３２からＨレベルのアドレス信号fa1 が出力されるようになっている。また、第２の欠陥アドレスに対応して、ヒューズ回路３３からＨレベルのアドレス信号fb0 が出力され、ヒューズ回路３４からＬレベルのアドレス信号fb1 が出力されるようになっている。
【００５５】
この欠陥アドレス保持回路１１から出力される各アドレス信号fa0 ，fa1 ，fb0 ，fb1 はヒューズ信号発生回路１２によって相補化され、それぞれヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとして生成される。
【００５６】
図４は、ヒューズ信号発生回路１２を示す回路図である。
図４（ａ）に示すように、ヒューズ信号発生回路１２は、それぞれヒューズ信号発生器としてのＦＡＧＥＮ４１〜４４を備え、各ＦＡＧＥＮ４１〜４４は、図４（ｂ）に示すように、インバータ回路４５，４６によって構成されている。これらの各ＦＡＧＥＮ４１〜４４は、それぞれ対応するアドレス信号fa0 ，fa1 ，fb0 ，fb1 （IN1 ）に基づいて、互いに相補なヒューズ信号fa0x，fa1x，fb0x，fa1x（OUT1）とヒューズ信号fa0z，fa1z，fa0z，fa1z（OUT2）とを生成するようになっている。
【００５７】
図５は、冗長選択用ヒューズ回路１３を示す回路図である。
冗長選択用ヒューズ回路１３は、メモリブロックBLK1にある第１の欠陥に対応した第１の冗長選択信号faj を保持するヒューズ回路（ＦＣ）５１と、メモリブロックBLK2にある第２の欠陥に対応した第２の冗長選択信号fbj を保持するヒューズ回路（ＦＣ）５２とを備えている。
【００５８】
各ヒューズ回路５１，５２は、上述した図３（ｂ）と同様な構成であり、Ｈレベルのスタート信号sttxに基づいて、第１及び第２の冗長選択信号faj ，fbj をそれぞれアクティブ（Ｈレベル）にするようになっている。
【００５９】
この冗長選択用ヒューズ回路１３から出力される各冗長選択信号faj ，fbj はヒューズ信号増幅回路１４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【００６０】
図６は、ヒューズ信号増幅回路１４を示す回路図である。
図６（ａ）に示すように、ヒューズ信号増幅回路１４は、それぞれヒューズ信号増幅器としてのＦＡＪＧＥＮ６１，６２を備え、各ＦＡＪＧＥＮ６１，６２は、図６（ｂ）に示すように、インバータ回路６３，６４によって構成されている。これらの各ＦＡＪＧＥＮ６１，６２は、それぞれ対応する冗長選択信号faj ，fbj （IN1 ）をインバータ回路６３，６４を介して増幅してヒューズ信号cfaj，cfbj（OUT ）を生成するようになっている。
【００６１】
ヒューズデコーダ回路１５は、ヒューズ信号発生回路１２から出力されるヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとヒューズ信号増幅回路１４から出力されるヒューズ信号cfaj，cfbjをデコードしてそれぞれデコード信号cfa0，cfb0，cfa1，cfb1，cfa2，cfb2，cfa3，cfb3を生成する。
【００６２】
図７は、ヒューズデコーダ回路１５を示す回路図である。
図７（ａ）に示すように、ヒューズデコーダ回路１５は、それぞれヒューズデコーダとしてのＦＡＤＥＣ７１〜７８を備え、各ＦＡＤＥＣ７１〜７８は、図７（ｂ）に示すように、ＮＡＮＤ回路８１、インバータ回路８２及びＮＯＲ回路８３から構成されている。
【００６３】
ここで、ＦＡＤＥＣ７１，７３，７５，７７は、上記第１の欠陥アドレスをデコードする回路である。詳しくは、ＦＡＤＥＣ７１，７３，７５，７７は、ヒューズ信号fa0x，fa0zの何れか一方（IN1 ）と、ヒューズ信号fa1x，fa1zの何れか一方（IN2 ）と、ヒューズ信号cfaj（IN3 ）とに基づいてデコードを行い、それぞれデコード信号cfa0〜cfa3（OUT ）を出力する。
【００６４】
また、ＦＡＤＥＣ７２，７４，７６，７８は、上記第２の欠陥アドレスをデコードする回路である。詳しくは、ＦＡＤＥＣ７２，７４，７６，７８は、ヒューズ信号fb0x，fb0zの何れか一方（IN1 ）と、ヒューズ信号fb1x，fb1zの何れか一方（IN2 ）と、ヒューズ信号cfbj（IN3 ）とに基づいてデコードを行い、それぞれデコード信号cfb0〜cfb3（OUT ）を生成する。
【００６５】
尚、上述した図７（ｂ）に示す各ＦＡＤＥＣ７１〜７８は、図７（ｃ）に示すように、３入力のＮＡＮＤ回路８４とインバータ回路８５とからなる構成に変更してもよい。
【００６６】
図８は、シフト制御回路１６を示す回路図である。
シフト制御回路１６は、第１の欠陥を持つメモリブロックBLK1に対して設けられる第１のシフト制御回路９１ａと、第２の欠陥を持つメモリブロックBLK2に対して設けられる第２のシフト制御回路９１ｂとを備えている。
【００６７】
図８（ａ）に示すように、第１のシフト制御回路９１ａは、第１スイッチ制御回路としてのＳＷＪＣＴＬ９２ａと、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ９３ａ，９４ａ，９５ａ，９６ａを備えている。
【００６８】
ＳＷＪＣＴＬ９２ａは、図８（ｂ）に示すように、インバータ回路９７，９８によって構成され、ヒューズ信号増幅回路１４から入力するヒューズ信号cfaj（IN1 ）に基づいて、第１シフト信号saj （OUT1）及びＳＷＣＴＬ９３ａの出力を制御する制御信号（OUT2）を生成する。
【００６９】
ＳＷＣＴＬ９３ａは、図８（ｃ）に示すように、ＮＯＲ回路９９及びインバータ回路１００，１０１によって構成され、上記ＳＷＪＣＴＬ９２ａから入力する制御信号（IN2 ）に基づいて第１シフト信号sa0 （OUT1）を生成する。また、このＳＷＣＴＬ９３ａは、ヒューズデコーダ回路１５から入力するデコード信号cfa0（IN1 ）と上記ＳＷＪＣＴＬ９２ａから入力する制御信号（IN2 ）とに基づいて、ＳＷＣＴＬ９４ａの出力を制御する制御信号（OUT2）を生成する。尚、ＳＷＣＴＬ９４ａ，９５ａ，９６ａは、ＳＷＣＴＬ９３ａと同様に構成され、それぞれ第１シフト信号sa1 ，sa2 ，sa3 を生成するようになっている。
【００７０】
第２のシフト制御回路９１ｂは、第１スイッチ制御回路としてのＳＷＪＣＴＬ９２ｂと、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ９３ｂ，９４ｂ，９５ｂ，９６ｂを備えている。
【００７１】
ＳＷＪＣＴＬ９２ｂは、図８（ｂ）に示すＳＷＪＣＴＬ９２ａと同様な構成であり、第２シフト信号sbj を生成するようになっている。また、ＳＷＣＴＬ９３ｂ，９４ｂ，９５ｂ，９６ｂは、図８（ｃ）に示すＳＷＣＴＬ９３ａ，９４ａ，９５ａ，９６ａと同様な構成であり、それぞれ第２シフト信号sb0 ，sb1 ，sb2 ，sb3 を生成するようになっている。
【００７２】
次に、シフト信号選択回路１７及びメモリブロック選択回路１８を説明する。シフト信号選択回路１７には、第１シフト信号saj ，sa0 ，sa1 ，sa2 ，sa3 と、第２シフト信号sbj ，sb0 ，sb1 ，sb2 ，sb3 と、メモリブロック選択回路１８からのメモリブロック選択信号ba0 ，ba1とが入力される。
【００７３】
図９（ａ）に示すように、メモリブロック選択回路１８は、第１の欠陥を持つメモリブロックBLK1に対して設けられる第１のブロックセレクタ１１１と、第２の欠陥を持つメモリブロックBLK2に対して設けられる第２のブロックセレクタ１１２とを備えている。
【００７４】
第１のブロックセレクタ１１１は、ブロックアドレス信号ra0 ，ra1 によってメモリブロックBLK1が選択される場合に、ヒューズ回路（ＦＣ）１１３ａ〜１１３ｄに保持されているブロック選択情報fba0〜fba3に基づいて、メモリブロック選択信号ba0 をアクティブ（Ｈレベル）にする。
【００７５】
詳しくは、図９（ｂ）に示すように、第１のブロックセレクタ１１１は、インバータ回路１１４，１１５とＮＯＲ回路１１６〜１１９とＮＡＮＤ回路１２０〜１２４とから構成されている。ブロックアドレス信号ra0 ，ra1 はＮＯＲ回路１１６〜１１９によってデコードされ、そのデコード結果はＮＡＮＤ回路１２０〜１２３の一方の入力端子に入力される。ＮＡＮＤ回路１２０〜１２３の他方の入力端子には、ブロック選択情報fba0〜fba3が入力される。そして、ＮＡＮＤ回路１２４は、各ＮＡＮＤ回路１２０〜１２３の出力信号を論理合成してメモリブロック選択信号ba0 を出力する。
【００７６】
この構成において、例えば、Ｈレベルのブロックアドレス信号ra0 とＬレベルのブロックアドレス信号ra1 とによってメモリブロックBLK1が選択される場合、ブロックセレクタ１１１は、Ｈレベルのブロック選択情報fba1に基づいてＨレベルのメモリブロック選択信号ba0 を出力するようになっている。
【００７７】
第２のブロックセレクタ１１２は、ブロックアドレス信号ra0 ，ra1 によってメモリブロックBLK2が選択される場合に、ヒューズ回路（ＦＣ）１２５ａ〜１２５ｄに保持されているブロック選択情報fbb0〜fbb3に基づいて、メモリブロック選択信号ba1 をアクティブ（Ｈレベル）にする。尚、第２のブロックセレクタ１１２は、図９（ｂ）に示す第１のブロックセレクタ１１１の構成と同様であるため、ここでは詳細な説明を省略する。
【００７８】
図１０（ａ）は、シフト信号選択回路１７を示す回路図である。
シフト信号選択回路１７は信号選択回路１３１〜１３５を備え、各信号選択回路１３１〜１３５は、図１０（ｂ）に示すように、転送ゲート１３６〜１３８、インバータ回路１３９〜１４１及びＮＯＲ回路１４２により構成されている。
【００７９】
この構成において、各信号選択回路１３１〜１３５は、Ｈレベルのメモリブロック選択信号ba0 が入力されるとき、第１シフト信号saj ，sa0 〜sa3 （INA ）をそれぞれシフト信号sclj，scl0〜scl3（OUT ）として出力する。即ち、シフト信号選択回路１７は、メモリブロック選択信号ba0 がアクティブとなるメモリブロックBLK1の選択時には、第１の欠陥に対応した第１のシフト制御回路９１ａから出力される第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。
【００８０】
また、各信号選択回路１３１〜１３５は、Ｈレベルのメモリブロック選択信号ba1 が入力されるとき、第２シフト信号sbj ，sb0 〜sb3 （INB ）をそれぞれシフト信号sclj，scl0〜scl3（OUT ）として出力する。即ち、シフト信号選択回路１７は、メモリブロック選択信号ba1 がアクティブとなるメモリブロックBLK2の選択時には、第２の欠陥に対応した第２のシフト制御回路９１ｂから出力される第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。
【００８１】
また、各信号選択回路１３１〜１３５は、それぞれＬレベルのメモリブロック選択信号ba0 ，ba1 が入力されるとき、それぞれシフト信号sclj，scl0〜scl3（OUT ）のレベルを低電位電源Ｖｓｓ（例えば接地電位）にクランプする。即ち、シフト信号選択回路１７は、メモリブロックBLK1，BLK2の非選択時には、シフト信号sclj，scl0〜scl3を全てＬレベルにする。
【００８２】
次に、上記のように構成されたシフト冗長回路１０の動作を説明する。
今、第１のシフト制御回路９１ａは、メモリブロックBLK1の第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をシフト信号選択回路１７に出力する。その際、第１シフト信号saj ，sa0 〜sa3 は、第１の欠陥アドレス（アドレス信号fa0 ，fa1 ）と第１の冗長選択信号faj とによって状態が決定され、第１シフト信号saj ，sa0 〜sa2 はそれぞれＨレベル、第１シフト信号sa3 はＬレベルとなる。
【００８３】
また、第２のシフト制御回路９１ｂは、メモリブロックBLK2の第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をシフト信号選択回路１７に出力する。その際、第２シフト信号sbj ，sb0 〜sb3 は、第２の欠陥アドレス（アドレス信号fb0 ，fb1 ）と第２の冗長選択信号fbj とによって状態が決定され、この場合、第２シフト信号sbj ，sb0 ，sb1 はそれぞれＨレベル、第２シフト信号sb2 ，sb3 はそれぞれＬレベルとなる。
【００８４】
この状態において、先ずメモリブロックBLK0が選択されると、該メモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなる。従って、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【００８５】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００８６】
次いで、メモリブロックBLK1が選択されると、該メモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。よって、シフト信号選択回路１７は、第１のシフト制御回路９１ａから出力されている第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0〜scl2と、Ｌレベルのシフト信号scl3を出力する。
【００８７】
これにより、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【００８８】
次いで、メモリブロックBLK2が選択されると、該メモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。よって、シフト信号選択回路１７は、第２のシフト制御回路９１ｂから出力されている第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0，scl1と、それぞれＬレベルのシフト信号scl2，scl3を出力する。
【００８９】
これにより、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【００９０】
次いで、メモリブロックBLK3が選択されると、該メモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【００９１】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００９２】
このようなシフト冗長回路１０では、各メモリブロックBLK0〜BLK3の選択に先立って、第１及び第２のシフト制御回路９１ａ，９１ｂにそれぞれ第１シフト信号saj ，sa0 〜sa3 の状態及び第２シフト信号sbj ，sb0 〜sb3 の状態を確定させておくことができる。
【００９３】
従って、各メモリブロックBLK0〜BLK3の切替え時には、シフト信号選択回路１７によって、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプ）のうち何れかをシフト信号sclj，scl0〜scl3として選択することで、選択線スイッチRSW ，SW0 〜SW3 を切替え制御して欠陥を冗長救済することができる。つまり、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１６を動作させずに選択線スイッチRSW ，SW0 〜SW3 を切替え制御することが可能である。
【００９４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）シフト制御回路１６には、第１の欠陥を持つメモリブロックBLK1と第２の欠陥を持つメモリブロックBLK2とにそれぞれ対応する第１のシフト制御回路９１ａと第２のシフト制御回路９１ｂとが備えられる。これにより、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１６を動作させずに、選択線スイッチRSW ，SW0 〜SW3 を切替え制御することができる。従って、シフト制御回路１６での動作電流を低減して、メモリブロックBLK0〜BLK3の切替え動作に係る消費電流を低減することができる。
【００９５】
（２）本実施形態では、各メモリブロックBLK0〜BLK3の切替え時において、冗長選択用ヒューズ回路１３やヒューズ信号増幅回路１４、ヒューズデコーダ回路１５等における動作電流も低減することができる。
【００９６】
（３）各メモリブロックBLK0〜BLK3の切替え時に、選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3は、予め状態が確定されている第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプする）のうち何れかに選択される。これにより、選択線スイッチRSW ，SW0 〜SW3 の切替え時間を短縮して、各メモリブロックBLK0〜BLK3の切替え動作を高速化することができる。
【００９７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図１１〜図１５に従って説明する。尚、本実施形態では、第一実施形態と同様にメモリセルアレイＡＲが４つのメモリブロックBLK0〜BLK3で構成され、メモリブロックBLK1に第１の欠陥が存在し、メモリブロックBLK2に第２の欠陥が存在する場合を想定して説明する。
【００９８】
図１１は、本実施形態のシフト冗長回路を示すブロック図である。
このシフト冗長回路１５０は、第一実施形態のシフト冗長回路１０において、冗長選択用ヒューズ回路１３、ヒューズデコーダ回路１５及びシフト制御回路１６の構成を一部変更し、シフト情報選択回路１５４及びシフト情報ラッチ回路１５５を新たに追加した構成である。従って、第一実施形態と同様な構成部分には同一符号を付してその詳細な説明を一部省略する。
【００９９】
図１２は、本実施形態の冗長選択用ヒューズ回路１５１を示す回路図である。
図１２（ａ）に示すように、冗長選択用ヒューズ回路１５１は、メモリブロックBLK1にある第１の欠陥に対応した第１の冗長選択信号faj を保持するヒューズ回路（ＪＦＣ）１６１と、メモリブロックBLK2にある第２の欠陥に対応した第２の冗長選択信号fbj を保持するヒューズ回路（ＪＦＣ）１６２とを備えている。
【０１００】
図１２（ｂ）に示すように、各ヒューズ回路１６１，１６２は、ｐＭＯＳトランジスタＴｐ２、ｎＭＯＳトランジスタＴｎ３，Ｔｎ４、ヒューズｈ２及びインバータ回路１６３，１６４及びＮＡＮＤ回路１６５から構成されている。各ヒューズ回路１６１，１６２は、Ｈレベルのスタート信号sttxと、それぞれ対応するＨレベルのセット信号seta，setb（IN）とに基づいて、第１及び第２の冗長選択信号faj ，fbj （OUT ）をそれぞれアクティブ（Ｈレベル）にするようになっている。
【０１０１】
この冗長選択用ヒューズ回路１５１から出力される各冗長選択信号faj ，fbj は、第一実施形態と同様、ヒューズ信号増幅回路１４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【０１０２】
図１３は、本実施形態のヒューズデコーダ回路１５２及びシフト制御回路１５３を示す回路図である。
ヒューズデコーダ回路１５２は、それぞれヒューズデコーダとしてのＦＡＤＥＣ１７１〜１７８と、それぞれ論理合成回路としてのＯＲ回路１８１〜１８５とを備えている。尚、各ＦＡＤＥＣ１７１〜１７８は、第一実施形態のヒューズデコーダ回路１５に備えられるＦＡＤＥＣ７１〜７８（図７参照）と同様な構成である。
【０１０３】
ＯＲ回路１８１は、ヒューズ信号増幅回路１４からのヒューズ信号cfaj，cfbjを論理合成してデコード信号cfj を生成する。ＯＲ回路１８２は、ＦＡＤＥＣ１７１，１７２からのデコード信号cfa0，cfb0を論理合成してデコード信号cf0 を生成する。ＯＲ回路１８３は、ＦＡＤＥＣ１７３，１７４からのデコード信号cfa1，cfb1を論理合成してデコード信号cf1 を生成する。ＯＲ回路１８４は、ＦＡＤＥＣ１７５，１７６からのデコード信号cfa2，cfb2を論理合成してデコード信号cf2 を生成する。ＯＲ回路１８５は、ＦＡＤＥＣ１７７，１７８からのデコード信号cfa3，cfb3を論理合成してデコード信号cf3 を生成する。
【０１０４】
このように構成されるヒューズデコーダ回路１５２は、上記セット信号setaに基づいて冗長選択用ヒューズ回路１５１から第１の冗長選択信号faj が出力されるとき、第１の欠陥アドレスをデコードした結果をデコード信号cfj ，cf0 〜cf3 として出力するようになっている。
【０１０５】
また、ヒューズデコーダ回路１５２は、セット信号setbに基づいて冗長選択用ヒューズ回路１５１から第２の冗長選択信号fbj が出力されるとき、第２の欠陥アドレスをデコードした結果をデコード信号cfj ，cf0 〜cf3 として出力するようになっている。
【０１０６】
シフト制御回路１５３は、第１スイッチ制御回路としてのＳＷＪＣＴＬ１９１と、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ１９２〜１９５を備えている。尚、このシフト制御回路１５３は、第一実施形態の第１のシフト制御回路９１ａや第２のシフト制御回路９１ｂ（図８参照）と同様な構成である。
【０１０７】
即ち、本実施形態のシフト制御回路１５３は、上記ヒューズデコーダ回路１５２から出力されるデコード信号cfj ，cf0 〜cf3 に基づいて、それぞれ対応するＳＷＪＣＴＬ１９１，ＳＷＣＴＬ１９２〜１９５によりシフト情報sj，s0〜s3を生成するようになっている。
【０１０８】
図１４は、シフト情報選択回路１５４を示す回路図である。
図１４（ａ）に示すように、シフト情報選択回路１５４は信号選択回路２０１〜２０５を備え、各信号選択回路２０１〜２０５は、図１４（ｂ）に示すように、転送ゲート２０６，２０７及びインバータ回路２０８，２０９により構成されている。各信号選択回路２０１〜２０５には、上記各セット信号seta，setbと、上記シフト制御回路１５３からのそれぞれ対応するシフト情報sj，s0〜s3（IN）が入力されるようになっている。
【０１０９】
この構成において、各信号選択回路２０１〜２０５は、セット信号setaがアクティブ（Ｈレベル）となる第１の冗長選択信号faj の発生時に、第１の欠陥アドレスに対応したシフト情報sj，s0〜s3（IN）を、それぞれラッチ情報laj ，la0 〜la3 （OUTA）として出力する。
【０１１０】
また、各信号選択回路２０１〜２０５は、セット信号setbがアクティブ（Ｈレベル）となる第２の冗長選択信号fbj の発生時に、第２の欠陥アドレスに対応したシフト情報sj，s0〜s3（IN）を、それぞれラッチ情報lbj ，lb0 〜lb3 （OUTB）として出力する。
【０１１１】
図１５は、シフト情報ラッチ回路１５５を示す回路図である。
図１５（ａ）に示すように、シフト情報ラッチ回路１５５はラッチ回路２１１〜２２０を備え、各ラッチ回路２１１〜２２０は、図１５（ｂ）に示すように、インバータ回路２２１，２２２及びＮＯＲ回路２２３から構成されている。
【０１１２】
ここで、ラッチ回路２１１，２１３，２１５，２１７，２１９は、各信号選択回路２０１〜２０５から出力される第１の欠陥アドレスに対応したラッチ情報laj ，la0 〜la3 （IN）をラッチし、それぞれ第１シフト信号saj ，sa0 〜sa3 として出力する。
【０１１３】
また、ラッチ回路２１２，２１４，２１６，２１８，２２０は、各信号選択回路２０１〜２０５から出力される第２の欠陥アドレスに対応したラッチ情報lbj ，lb0 〜lb3 （IN）をラッチし、それぞれ第２シフト信号sbj ，sb0 〜sb3 として出力する。尚、各ラッチ回路２１１〜２２０は、Ｈレベルのリセット信号rst によってリセットされるようになっている。因みに、リセット時には、上記各信号選択回路２０１〜２０５に入力されるセット信号seta，setbがともに非アクティブ（Ｌレベル）となっており、各信号選択回路２０１〜２０５の出力が切断されるようになっている。
【０１１４】
次に、上記のように構成されるシフト冗長回路１５０の動作を説明する。
今、セット信号setaが発生してアクティブ（Ｈレベル）となると、冗長選択用ヒューズ回路１５１からＨレベルの第１の冗長選択信号faj が出力される。これにより、シフト情報選択回路１５４は、シフト制御回路１５３から出力される第１の欠陥アドレスに対応したシフト情報sj，s0〜s3を、それぞれラッチ情報laj ，la0 〜la3 として出力する。そして、シフト情報ラッチ回路１５５は、それらをラッチして第１シフト信号saj ，sa0 〜sa3 をシフト信号選択回路１７に出力する。
【０１１５】
その際、第１シフト信号saj ，sa0 〜sa3 は、第１の欠陥アドレス（アドレス信号fa0 ，fa1 ）と第１の冗長選択信号faj とによって状態が決定され、この場合、第１シフト信号saj ，sa0 〜sa2 はそれぞれＨレベル、第１シフト信号sa3 はＬレベルとなる。
【０１１６】
また、セット信号setbが発生してアクティブ（Ｈレベル）となると、冗長選択用ヒューズ回路１５１からＨレベルの第２の冗長選択信号fbj が出力される。これにより、シフト情報選択回路１５４は、シフト制御回路１５３から出力される第２の欠陥アドレスに対応したシフト情報sj，s0〜s3を、それぞれラッチ情報lbj ，lb0 〜lb3 として出力する。そして、シフト情報ラッチ回路１５５は、それらをラッチして第２シフト信号sbj ，sb0 〜sb3 をシフト信号選択回路１７に出力する。
【０１１７】
その際、第２シフト信号sbj ，sb0 〜sb3 は、第２の欠陥アドレス（アドレス信号fb0 ，fb1 ）と第２の冗長選択信号fbj とによって状態が決定され、この場合、第２シフト信号sbj ，sb0 ，sb1 はそれぞれＨレベル、第２シフト信号sb2 ，sb3 はそれぞれＬレベルとなる。
【０１１８】
この状態において、先ずメモリブロックBLK0が選択されると、該メモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなる。従って、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【０１１９】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【０１２０】
次いで、メモリブロックBLK1が選択されると、該メモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。従って、シフト信号選択回路１７は、ラッチ回路２１１，２１３，２１５，２１７，２１９から出力されている第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0〜scl2と、Ｌレベルのシフト信号scl3を出力する。
【０１２１】
これにより、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【０１２２】
次いで、メモリブロックBLK2が選択されると、該メモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。従って、シフト信号選択回路１７は、ラッチ回路２１２，２１４，２１６，２１８，２２０から出力されている第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0，scl1と、それぞれＬレベルのシフト信号scl2，scl3を出力する。
【０１２３】
これにより、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【０１２４】
次いで、メモリブロックBLK3が選択されると、該メモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【０１２５】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【０１２６】
このようなシフト冗長回路１５０では、第一実施形態と同様、各メモリブロックBLK0〜BLK3の選択に先立って、第１シフト信号saj ，sa0 〜sa3 の状態及び第２シフト信号sbj ，sb0 〜sb3 の状態を確定させてシフト情報ラッチ回路１５５にラッチしておくことができる。
【０１２７】
従って、各メモリブロックBLK0〜BLK3の切替え時には、シフト信号選択回路１７によって、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプ）のうち何れかをシフト信号sclj，scl0〜scl3として選択することで、選択線スイッチRSW ，SW0 〜SW3 を切替え制御して欠陥を冗長救済することができる。つまり、メモリブロックBLK0〜BLK3の各選択時に、シフト制御回路１５３を動作させずに選択線スイッチRSW ，SW0 〜SW3 を切替え制御することが可能である。
【０１２８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）セット信号seta，setbに基づいて、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 をラッチするシフト情報ラッチ回路１５５を備えた。これにより、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１５３を動作させずに、選択線スイッチRSW ，SW0 〜SW3 を切替え制御することができる。従って、シフト制御回路１５３での動作電流を低減して、メモリブロックBLK0〜BLK3の切替え動作に係る消費電流を低減することができる。
【０１２９】
（２）本実施形態では、各メモリブロックBLK0〜BLK3の切替え時において、冗長選択用ヒューズ回路１５１やヒューズ信号増幅回路１４、ヒューズデコーダ回路１５２等における動作電流も低減することができる。
【０１３０】
（３）各メモリブロックBLK0〜BLK3の切替え時に、選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3は、予め状態が確定されている第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプする）のうち何れかに選択される。これにより、選択線スイッチRSW ，SW0 〜SW3 の切替え時間を短縮して、各メモリブロックBLK0〜BLK3の切替え動作を高速化することができる。
【０１３１】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態は、コラム選択線cl0 〜cl3 の一方の端に冗長コラム選択線rcl が配置される場合において片側方向にシフト冗長する方式としたが、コラム選択線cl0 〜cl3 の両方の端にそれぞれ冗長コラム選択線が配置される両側シフト冗長方式に具体化してもよい。この両側シフト冗長方式では、メモリブロックに欠陥が２個所存在する場合にも救済可能である。
【０１３２】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、
欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、
前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成し、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め生成されている前記シフト信号を選択し、
その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせることを特徴とするシフト冗長回路の制御方法。
（付記２） 前記冗長選択線を選択する冗長選択信号に基づいて前記欠陥アドレスをデコードすることを特徴とする付記１記載のシフト冗長回路の制御方法。
（付記３） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、
セット信号を入力して欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、
前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成して保持し、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め保持されている前記シフト信号を選択し、
その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせることを特徴とするシフト冗長回路の制御方法。
（付記４） 前記セット信号に基づいて前記冗長選択線を選択する冗長選択信号を生成し、該冗長選択信号に基づいて前記欠陥アドレスをデコードすることを特徴とする付記３記載のシフト冗長回路の制御方法。
（付記５） 前記セット信号を前記欠陥救済するメモリブロック毎に発生させることを特徴とする付記３又は４記載のシフト冗長回路の制御方法。
（付記６） 前記欠陥アドレスを前記欠陥救済するメモリブロック毎にデコードすることを特徴とする付記１乃至５の何れか一記載のシフト冗長回路の制御方法。
（付記７） 前記冗長選択信号を前記欠陥救済するメモリブロック毎に生成することを特徴とする付記１乃至６の何れか一記載のシフト冗長回路の制御方法。
（付記８） 前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプすることを特徴とする付記１乃至７の何れか一記載のシフト冗長回路の制御方法。
（付記９） 前記メモリブロック選択信号を前記欠陥救済するメモリブロック数に対応して生成することを特徴とする付記１乃至８の何れか一記載のシフト冗長回路の制御方法。
（付記１０） 前記メモリブロック選択信号は、ブロックアドレス信号をデコードした結果と、前記ブロックアドレス信号に対応したブロック選択情報とに基づいて生成されることを特徴とする付記１乃至９の何れか一記載のシフト冗長回路の制御方法。
（付記１１） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成するシフト制御回路と、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応した前記シフト制御回路により予め生成されているシフト信号を選択するシフト信号選択回路と、
前記シフト信号選択回路から出力されるシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を切替えて該複数のデコード選択線を前記複数の選択線及び前記冗長選択線にシフト接続するスイッチ回路と
を備えることを特徴とするシフト冗長回路。
（付記１２） 前記シフト制御回路は、欠陥救済するメモリブロック数に対応して複数設けられていることを特徴とする付記１１記載のシフト冗長回路。
（付記１３） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を生成するシフト制御回路と、
セット信号に基づいて、前記シフト制御回路により生成されるシフト信号を欠陥救済するメモリブロック毎に出力するシフト情報選択回路と、
前記シフト情報選択回路の出力をラッチするシフト情報ラッチ回路と、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して前記シフト情報ラッチ回路に予めラッチされているシフト信号を選択するシフト信号選択回路と、
前記シフト信号選択回路から出力されるシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を切替えて該複数のデコード選択線を前記複数の選択線及び前記冗長選択線にシフト接続するスイッチ回路と
を備えることを特徴とするシフト冗長回路。
（付記１４） 前記欠陥アドレスを前記欠陥救済するメモリブロック毎に保持する欠陥アドレス保持回路と、前記冗長選択信号を前記欠陥救済するメモリブロック毎に保持する冗長選択信号発生回路とを備えることを特徴とする付記１１乃至１３の何れか一記載のシフト冗長回路。
（付記１５） 前記冗長選択信号に基づいて前記欠陥アドレスをデコードし、そのデコード信号を前記シフト制御回路に出力するヒューズデコーダ回路を備えることを特徴とする付記１１乃至１４の何れか一記載のシフト冗長回路。
（付記１６） 前記スイッチ回路は、前記複数の選択線に対応する複数の選択線スイッチと、前記冗長選択線に対応する冗長選択線スイッチとを含み、
前記シフト制御回路は、前記冗長選択線スイッチのオンオフを制御するための第１スイッチ制御回路と、前記複数の選択線スイッチのオンオフをそれぞれ制御するための複数の第２スイッチ制御回路とを含むことを特徴とする付記１１乃至１５の何れか一記載のシフト冗長回路。
（付記１７） 前記シフト信号選択回路は、前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプする手段を備えていることを特徴とする付記１１乃至１６の何れか一記載のシフト冗長回路の制御方法。
（付記１８） 付記１１乃至１７の何れか一記載のシフト冗長回路を備えたことを特徴とする半導体記憶装置。
【０１３３】
【発明の効果】
以上詳述したように、本発明によれば、メモリブロックの切替え動作の高速化及びその切替え動作に係る消費電流の低減を図ることのできるシフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】 第一実施形態のシフト冗長回路を示すブロック図である。
【図２】 アドレスデコーダを示す回路図であり、（ａ）は概略図、（ｂ）は詳細図を示す。
【図３】 欠陥アドレス保持回路を示す回路図であり、（ａ）は概略図、（ｂ）はヒューズ回路の回路図を示す。
【図４】 ヒューズ信号発生回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＧＥＮの回路図を示す。
【図５】 冗長選択用ヒューズ回路を示す回路図である。
【図６】 ヒューズ信号増幅回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＪＧＥＮの回路図を示す。
【図７】 ヒューズデコーダ回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＤＥＣの回路図、（ｃ）はＦＡＤＥＣの別の構成例を示す回路図を示す。
【図８】 シフト制御回路を示す回路図であり、（ａ）は概略図、（ｂ）はＳＷＪＣＴＬの回路図、（ｃ）はＳＷＣＴＬの回路図を示す。
【図９】 メモリブロック選択回路を示す回路図であり、（ａ）は概略図、（ｂ）はブロックセレクタの回路図を示す。
【図１０】 シフト信号選択回路を示す回路図であり、（ａ）は概略図、（ｂ）は信号選択回路を示す。
【図１１】 第二実施形態のシフト冗長回路を示すブロック図である。
【図１２】 第二実施形態の冗長選択用ヒューズ回路を示す回路図であり、（ａ）は概略図、（ｂ）はヒューズ回路の回路図を示す。
【図１３】 第二実施形態のヒューズデコーダ回路及びシフト制御回路を示す回路図である。
【図１４】 シフト情報選択回路を示す回路図であり、（ａ）は概略図、（ｂ）は信号選択回路の回路図を示す。
【図１５】 シフト情報ラッチ回路を示す回路図であり、（ａ）は概略図、（ｂ）はラッチ回路の回路図を示す。
【図１６】 従来のシフト冗長回路を示すブロック図である。
【符号の説明】
１０，１５０ シフト冗長回路
１１ 欠陥アドレス保持回路
１３，１５１ 冗長選択信号発生回路としての冗長選択用ヒューズ回路
１６，９１ａ，９１ｂ，１５３ シフト制御回路
１７ シフト信号選択回路
１５４ シフト情報選択回路
１５５ シフト情報ラッチ回路
BLK0〜BLK3 メモリブロック
ba0 ，ba1 メモリブロック選択信号
pcl0〜pcl3 デコード選択線としてのプリコラム選択線
cl0 〜cl3 選択線としてのコラム選択線
rcl 冗長選択線としての冗長コラム選択線
SW0 〜SW3 スイッチ回路としての選択線スイッチ
RSW スイッチ回路としての選択線スイッチ（冗長選択線スイッチ）
fa0 ，fa1 ，fb0 ，fb1 欠陥アドレスとしてのアドレス信号
cfj ，cf0 〜cf3 デコード信号
cfa0〜cfa3，cfb0〜cfb3 デコード信号
faj ，fbj 冗長選択信号
sclj，scl0〜scl3 シフト信号
seta，setb セット信号
【発明の属する技術分野】
本発明は、シフト冗長回路、その制御方法及び半導体記憶装置に関する。
近年の半導体記憶装置は、微細化、大容量化、省電力化の要求が益々大きくなっている。微細化、大容量化に伴いメモリ内に欠陥が発生し易くなり、生産性の低下、即ち歩留まりの低下が問題となっている。これら欠陥を救済し半導体記憶装置の歩留まりの低下を抑えるための冗長装置の役割が益々大きくなっている。
【０００２】
【従来の技術】
従来、半導体記憶装置に備える冗長装置として、例えば特許文献１に示すシフト冗長回路がある。
【０００３】
図１６は、そのシフト冗長回路の動作原理を説明するためのブロック図である。このシフト冗長回路２３０は、欠陥アドレス保持回路２３１、ヒューズ信号発生回路２３２、冗長選択用ヒューズ回路２３３、ヒューズ信号増幅回路２３４、ヒューズデコーダ回路２３５、シフト制御回路２３６、アドレスデコーダ２３７及び選択ドライバ２３８を含む。
【０００４】
同図において、メモリセルアレイＡＲは、例えば４つのメモリブロックBLK0〜BLK3で構成され、各メモリブロックBLK0〜BLK3は、ブロックアドレス信号ra0 ，ra1 により選択される。このメモリセルアレイＡＲに対して、各メモリブロックBLK0〜BLK3に共通な４本のコラム選択線cl0 〜cl3 と１本の冗長コラム選択線rcl とが設けられている。また、４本のコラム選択線cl0 〜cl3 に対して４本のプリコラム選択線pcl0〜pcl3が設けられている。
【０００５】
プリコラム選択線pcl0〜pcl3は、アドレスデコーダ２３７によって、コラムアドレス信号ca0 ，ca1 により選択される。そして、各プリコラム選択線pcl0〜pcl3は、選択ドライバ２３８に設けられた選択線スイッチRSW ，SW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、各コラム選択線cl0 〜cl3 に隣接するビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続されるようになっている。
【０００６】
詳しくは、選択線スイッチRSW ，SW0 〜SW3 には、後述するシフト制御回路２３６から、それぞれ対応するシフト信号sclj，scl0〜scl3が入力されるようになっている。これにより、各プリコラム選択線pcl0〜pcl3は、それぞれ対応するシフト信号scl0〜scl3を入力する選択線スイッチSW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。
【０００７】
尚、本例では、選択線スイッチSW0 〜SW3 にそれぞれＬレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、コラム選択線cl0 〜cl3 に接続されるようになっている。また、選択線スイッチSW0 〜SW3 にそれぞれＨレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 に接続されるようになっている。
【０００８】
そして、プリコラム選択線pcl0が冗長コラム選択線rcl に接続されない場合には、Ｌレベルのシフト信号scljを入力する選択線スイッチRSW によって、冗長コラム選択線rcl は、低電位電源Ｖｓｓ（例えば接地電位）にクランプされるようになっている。
【０００９】
欠陥アドレス保持回路２３１には、各メモリブロックBLK0〜BLK3のメモリセルに欠陥がある場合、そのメモリセルを選択するアドレスを欠陥アドレスとして保持する複数のヒューズ回路（図示略）が備えられている。
【００１０】
例えば、図１６に示すように、メモリブロックBLK1に第１の欠陥を持つメモリセルが存在し、メモリブロックBLK2に第２の欠陥を持つメモリセルが存在している場合、欠陥アドレス保持回路２３１には、第１の欠陥に対応する第１の欠陥アドレスと、第２の欠陥に対応する第２の欠陥アドレスとが保持される。具体的には、欠陥アドレス保持回路２３１は、第１の欠陥アドレスを示すアドレス信号fa0 ，fa1 と、第２の欠陥アドレスを示すアドレス信号fb0 ，fb1 とを出力する。
【００１１】
この欠陥アドレス保持回路２３１から出力される各アドレス信号fa0 ，fa1 ，fb0 ，fb1 はヒューズ信号発生回路２３２によって相補化され、それぞれヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとして生成される。
【００１２】
冗長選択用ヒューズ回路２３３は、図示しないメモリブロック選択回路からのメモリブロック選択信号ba0 ，ba1 に応答して、メモリブロックBLK1，メモリブロックBLK2の各選択時に、それぞれ第１の欠陥，第２の欠陥に対する冗長救済を行うための冗長選択信号faj ，fbj を出力する。
【００１３】
この冗長選択用ヒューズ回路２３３から出力される各冗長選択信号faj ，fbj はヒューズ信号増幅回路２３４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【００１４】
ヒューズデコーダ回路２３５は、ヒューズ信号発生回路２３２から出力されるヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1z及びヒューズ信号増幅回路２３４から出力されるヒューズ信号cfaj，cfbjをデコードしてそれぞれデコード信号cfj ，cf0 〜cf3 を生成する。
【００１５】
シフト制御回路２３６は、そのヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に基づいて、各選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3を生成する。
【００１６】
次に、上記のように構成されたシフト冗長回路２３０の動作を説明する。
メモリブロックBLK0が選択される時、このメモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなり、冗長選択信号faj ，fbj はともにＬレベルとなる。
【００１７】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＬレベルのシフト信号sclj，scl0〜scl3を生成する。
【００１８】
従って、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００１９】
メモリブロックBLK1が選択される時、このメモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。よって、冗長選択信号faj はＨレベル、冗長選択信号fbj はＬレベルとなる。
【００２０】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＨレベルのシフト信号sclj，scl0〜scl2とＬレベルのシフト信号scl3を生成する。
【００２１】
従って、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【００２２】
メモリブロックBLK2が選択される時、このメモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。よって、冗長選択信号faj はＬレベル、冗長選択信号fbj はＨレベルとなる。
【００２３】
このとき、シフト制御回路２３６は、ヒューズデコーダ回路２３５から出力されるデコード信号cfj ，cf0 〜cf3 に応答して、それぞれＨレベルのシフト信号sclj，scl0，scl1とそれぞれＬレベルのシフト信号scl2，scl3を生成する。
【００２４】
従って、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【００２５】
メモリブロックBLK3が選択される時、このメモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト制御回路２３６は、それぞれＬレベルのシフト信号sclj，scl0〜scl3を生成する。従って、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００２６】
このように、シフト冗長回路２３０では、メモリブロック選択信号ba0 ，ba1 に基づいて生成される冗長選択信号faj ，fbj によってシフト制御回路２３６が動作し、それにより生成されるシフト信号sclj，scl0〜scl3によって選択線スイッチRSW ，SW0 〜SW3 が切替え制御される。
【００２７】
その結果、メモリブロックBLK1の選択時には、プリコラム選択線pcl0〜pcl2の接続先が、コラム選択線cl0 〜cl2 からそれらの隣接ビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 ，cl1 に順次シフトして切替えられ、それによって欠陥の無いメモリブロックBLK1が実現されるようになっている。
【００２８】
また、メモリブロックBLK2の選択時には、プリコラム選択線pcl0，pcl1の接続先が、コラム選択線cl0 ，cl1 からそれらの隣接ビット位置の冗長コラム選択線rcl 及びコラム選択線cl0 に順次シフトして切替えられ、それにより欠陥の無いメモリブロックBLK2が実現されるようになっている。
【００２９】
【特許文献１】
特開２０００−１００１９１号公報（第７０図）
【００３０】
【発明が解決しようとする課題】
ところで、上記のような従来構成では、選択するメモリブロックBLK0〜BLK3を切替える毎にシフト制御回路２３６を動作させてシフト信号sclj，scl0〜scl3の状態を変更し、それらに基づいて選択線スイッチRSW ，SW0 〜SW3 の切替えを行う。このため、選択線スイッチRSW ，SW0 〜SW3 の切替えが遅くなり、結果としてメモリブロックBLK0〜BLK3の切替えを高速に行うことができないという問題があった。
【００３１】
また、メモリブロックBLK0〜BLK3の切替え毎にシフト制御回路２３６を動作させるため、該シフト制御回路２３６の動作電流が増加し、それによって消費電力が増大するという問題があった。
【００３２】
本発明は上記問題点を解決するためになされたものであって、その目的はメモリブロックの切替え動作の高速化及びその切替え動作に係る消費電流の低減を図ることのできるシフト冗長回路、その制御方法及び半導体記憶装置を提供することにある。
【００３３】
【課題を解決するための手段】
【００３４】
請求項１，４，７に記載の発明によれば、複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、セット信号を入力して欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成して保持し、メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め生成されている前記シフト信号を選択し、その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせるようにした。これにより、前記複数のメモリブロックの切替え動作時に、前記シフト信号の生成を行うシフト制御回路を動作させずに、前記複数のデコード選択線の接続先を切替える選択線スイッチを高速に切替えることができる。その結果、メモリブロックの切替え動作を高速化することができるとともに、その切替え動作に係る消費電流を低減させることができる。
【００３５】
請求項２，６に記載の発明によれば、前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプするようにした。これにより、欠陥のないメモリブロックが選択される場合には、前記複数のデコード選択線を対応する前記複数の選択線に高速に切替え制御できる。
【００３６】
請求項３に記載の発明によれば、前記メモリブロック選択信号を前記欠陥救済するメモリブロック数に対応して生成するようにした。これにより、欠陥救済するメモリブロックを任意に選択することができる。
【００３７】
請求項５に記載の発明によれば、前記欠陥アドレスを前記欠陥救済するメモリブロック毎に保持する欠陥アドレス保持回路と、前記冗長選択信号を前記欠陥救済するメモリブロック毎に保持する冗長選択信号発生回路とを備えた。これにより、欠陥を含むメモリブロック毎に応じたシフト冗長を行うことができる。
【００３８】
請求項７に記載の発明によれば、請求項５乃至９の何れか一項記載のシフト冗長回路を搭載した半導体記憶装置が実現される。
【００３９】
【発明の実施の形態】
（第一実施形態）
以下、本発明を半導体記憶装置に備えられるシフト冗長回路に具体化した第一実施形態を図１〜図１０に従って説明する。尚、本実施形態において、図１６で説明した従来と同様な構成部分については同一符号を付して説明する。
【００４０】
図１は、第一実施形態のシフト冗長回路を示すブロック図である。
シフト冗長回路１０は、欠陥アドレス保持回路１１、ヒューズ信号発生回路１２、冗長選択用ヒューズ回路１３（冗長選択信号発生回路）、ヒューズ信号増幅回路１４、ヒューズデコーダ回路１５、シフト制御回路１６、シフト信号選択回路１７、メモリブロック選択回路１８、アドレスデコーダ１９及び選択ドライバ２０を含む。
【００４１】
メモリセルアレイＡＲは、本実施形態では例えば４つのメモリブロックBLK0〜BLK3で構成され、各メモリブロックBLK0〜BLK3は、ブロックアドレス信号ra0 ，ra1 により選択されるようになっている。
【００４２】
ここで、各メモリブロックBLK0〜BLK3は、排他制御されるメモリブロック（例えばロウブロックやコラムブロック等）同士、あるいは排他制御されないメモリブロック（例えばバンク等）同士の何れであっても構わない。尚、本実施形態では、各メモリブロックBLK0〜BLK3をロウブロックとしたフレキシブル冗長（コラム冗長ともいう）について説明する。
【００４３】
このメモリセルアレイＡＲに対して、各メモリブロックBLK0〜BLK3に共通な４本のコラム選択線cl0 〜cl3 と１本の冗長コラム選択線rcl とが設けられている。また、４本のコラム選択線cl0 〜cl3 に対して、それぞれデコード選択線としての４本のプリコラム選択線pcl0〜pcl3が設けられている。
【００４４】
プリコラム選択線pcl0〜pcl3は、コラムアドレス信号ca0 ，ca1 に基づいて、アドレスデコーダ１９により選択される。図２（ａ）に示すように、アドレスデコーダ１９は、それぞれコラムアドレスデコーダとしてのＣＡＤＥＣ１９ａ〜１９ｄを備え、各ＣＡＤＥＣ１９ａ〜１９ｄは、図２（ｂ）に示すように、ＮＡＮＤ回路２１及びインバータ回路２２によって構成されている。
【００４５】
コラムアドレス信号ca0 ，ca1 は、インバータ回路２３，２４及びインバータ回路２５，２６によって相補化され、それぞれアドレス信号ca0x，ca0z及びアドレス信号ca1x，ca1zとして生成される。そして、これらの各ＣＡＤＥＣ１９ａ〜１９ｄにより各アドレス信号ca0x，ca0z，ca1x，ca1zがデコードされて、４本のプリコラム選択線pcl0〜pcl3のうち何れか１本が選択されるようになっている。
【００４６】
プリコラム選択線pcl0〜pcl3は、選択ドライバ２０に設けられているスイッチ回路としての選択線スイッチRSW ，SW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、各コラム選択線cl0 〜cl3 に隣接したビット位置における冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。尚、選択線スイッチRSW は冗長コラム選択線rcl に対応して設けられた冗長選択線スイッチである。
【００４７】
詳しくは、選択線スイッチRSW ，SW0 〜SW3 には、後述するシフト信号選択回路１７から、スイッチ切替えのためのそれぞれ対応するシフト信号sclj，scl0〜scl3が入力される。これにより、各プリコラム選択線pcl0〜pcl3は、それぞれ対応するシフト信号scl0〜scl3を入力する選択線スイッチSW0 〜SW3 によって、コラム選択線cl0 〜cl3 と、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 との間で切替え接続される。
【００４８】
尚、本実施形態では、選択線スイッチSW0 〜SW3 にそれぞれＬレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、コラム選択線cl0 〜cl3 に接続されるようになっている。また、選択線スイッチSW0 〜SW3 にそれぞれＨレベルのシフト信号scl0〜scl3が入力される場合は、各プリコラム選択線pcl0〜pcl3は、冗長コラム選択線rcl 及びコラム選択線cl0 〜cl2 に接続されるようになっている。
【００４９】
そして、プリコラム選択線pcl0が冗長コラム選択線rcl に接続されない場合には、Ｌレベルのシフト信号scljを入力する選択線スイッチRSW によって、冗長コラム選択線rcl が低電位電源Ｖｓｓ（例えば接地電位）にクランプされるようになっている。
【００５０】
欠陥アドレス保持回路１１には、各メモリブロックBLK0〜BLK3のメモリセルに欠陥がある場合、そのメモリセルを選択するアドレスが欠陥アドレスとして保持される。ここでは、例えば、図１に示すように、メモリブロックBLK1に第１の欠陥を持つメモリセルが存在し、メモリブロックBLK2に第２の欠陥を持つメモリセルが存在する場合を想定する。
【００５１】
図３は、欠陥アドレス保持回路１１を示す回路図である。
図３（ａ）に示すように、欠陥アドレス保持回路１１には、第１の欠陥に対応した第１の欠陥アドレスを保持するヒューズ回路（ＦＣ）３１，３２と、第２の欠陥に対応した第２の欠陥アドレスを保持するヒューズ回路（ＦＣ）３３，３４とが備えられている。具体的には、ヒューズ回路３１，３２は、第１の欠陥アドレスを示すアドレス信号fa0 ，fa1 をそれぞれ保持し、ヒューズ回路３３，３４は、第２の欠陥アドレスを示すアドレス信号fb0 ，fb1 をそれぞれ保持する。
【００５２】
図３（ｂ）に示すように、各ヒューズ回路３１〜３４は、ｐチャネルＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタ）Ｔｐ１、ｎチャネルＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタ）Ｔｎ１，Ｔｎ２、ヒューズｈ１及びインバータ回路３５〜３７から構成されている。
【００５３】
各ヒューズ回路３１〜３４は、スタート信号sttxがＨレベルの時、Ｌレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）をそれぞれ出力する。その後、スタート信号sttxがＬレベルになった時、ヒューズｈ１が切断されていれば、Ｈレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）を出力し、ヒューズｈ１が未切断の場合には、Ｌレベルのアドレス信号fa0 ，fa1 ，fb0 ，fb1 （OUT ）を出力する。
【００５４】
因みに、本実施形態では、第１の欠陥アドレスに対応して、ヒューズ回路３１からＬレベルのアドレス信号fa0 が出力され、ヒューズ回路３２からＨレベルのアドレス信号fa1 が出力されるようになっている。また、第２の欠陥アドレスに対応して、ヒューズ回路３３からＨレベルのアドレス信号fb0 が出力され、ヒューズ回路３４からＬレベルのアドレス信号fb1 が出力されるようになっている。
【００５５】
この欠陥アドレス保持回路１１から出力される各アドレス信号fa0 ，fa1 ，fb0 ，fb1 はヒューズ信号発生回路１２によって相補化され、それぞれヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとして生成される。
【００５６】
図４は、ヒューズ信号発生回路１２を示す回路図である。
図４（ａ）に示すように、ヒューズ信号発生回路１２は、それぞれヒューズ信号発生器としてのＦＡＧＥＮ４１〜４４を備え、各ＦＡＧＥＮ４１〜４４は、図４（ｂ）に示すように、インバータ回路４５，４６によって構成されている。これらの各ＦＡＧＥＮ４１〜４４は、それぞれ対応するアドレス信号fa0 ，fa1 ，fb0 ，fb1 （IN1 ）に基づいて、互いに相補なヒューズ信号fa0x，fa1x，fb0x，fa1x（OUT1）とヒューズ信号fa0z，fa1z，fa0z，fa1z（OUT2）とを生成するようになっている。
【００５７】
図５は、冗長選択用ヒューズ回路１３を示す回路図である。
冗長選択用ヒューズ回路１３は、メモリブロックBLK1にある第１の欠陥に対応した第１の冗長選択信号faj を保持するヒューズ回路（ＦＣ）５１と、メモリブロックBLK2にある第２の欠陥に対応した第２の冗長選択信号fbj を保持するヒューズ回路（ＦＣ）５２とを備えている。
【００５８】
各ヒューズ回路５１，５２は、上述した図３（ｂ）と同様な構成であり、Ｈレベルのスタート信号sttxに基づいて、第１及び第２の冗長選択信号faj ，fbj をそれぞれアクティブ（Ｈレベル）にするようになっている。
【００５９】
この冗長選択用ヒューズ回路１３から出力される各冗長選択信号faj ，fbj はヒューズ信号増幅回路１４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【００６０】
図６は、ヒューズ信号増幅回路１４を示す回路図である。
図６（ａ）に示すように、ヒューズ信号増幅回路１４は、それぞれヒューズ信号増幅器としてのＦＡＪＧＥＮ６１，６２を備え、各ＦＡＪＧＥＮ６１，６２は、図６（ｂ）に示すように、インバータ回路６３，６４によって構成されている。これらの各ＦＡＪＧＥＮ６１，６２は、それぞれ対応する冗長選択信号faj ，fbj （IN1 ）をインバータ回路６３，６４を介して増幅してヒューズ信号cfaj，cfbj（OUT ）を生成するようになっている。
【００６１】
ヒューズデコーダ回路１５は、ヒューズ信号発生回路１２から出力されるヒューズ信号fa0x，fa0z，fa1x，fa1z，fb0x，fb0z，fb1x，fb1zとヒューズ信号増幅回路１４から出力されるヒューズ信号cfaj，cfbjをデコードしてそれぞれデコード信号cfa0，cfb0，cfa1，cfb1，cfa2，cfb2，cfa3，cfb3を生成する。
【００６２】
図７は、ヒューズデコーダ回路１５を示す回路図である。
図７（ａ）に示すように、ヒューズデコーダ回路１５は、それぞれヒューズデコーダとしてのＦＡＤＥＣ７１〜７８を備え、各ＦＡＤＥＣ７１〜７８は、図７（ｂ）に示すように、ＮＡＮＤ回路８１、インバータ回路８２及びＮＯＲ回路８３から構成されている。
【００６３】
ここで、ＦＡＤＥＣ７１，７３，７５，７７は、上記第１の欠陥アドレスをデコードする回路である。詳しくは、ＦＡＤＥＣ７１，７３，７５，７７は、ヒューズ信号fa0x，fa0zの何れか一方（IN1 ）と、ヒューズ信号fa1x，fa1zの何れか一方（IN2 ）と、ヒューズ信号cfaj（IN3 ）とに基づいてデコードを行い、それぞれデコード信号cfa0〜cfa3（OUT ）を出力する。
【００６４】
また、ＦＡＤＥＣ７２，７４，７６，７８は、上記第２の欠陥アドレスをデコードする回路である。詳しくは、ＦＡＤＥＣ７２，７４，７６，７８は、ヒューズ信号fb0x，fb0zの何れか一方（IN1 ）と、ヒューズ信号fb1x，fb1zの何れか一方（IN2 ）と、ヒューズ信号cfbj（IN3 ）とに基づいてデコードを行い、それぞれデコード信号cfb0〜cfb3（OUT ）を生成する。
【００６５】
尚、上述した図７（ｂ）に示す各ＦＡＤＥＣ７１〜７８は、図７（ｃ）に示すように、３入力のＮＡＮＤ回路８４とインバータ回路８５とからなる構成に変更してもよい。
【００６６】
図８は、シフト制御回路１６を示す回路図である。
シフト制御回路１６は、第１の欠陥を持つメモリブロックBLK1に対して設けられる第１のシフト制御回路９１ａと、第２の欠陥を持つメモリブロックBLK2に対して設けられる第２のシフト制御回路９１ｂとを備えている。
【００６７】
図８（ａ）に示すように、第１のシフト制御回路９１ａは、第１スイッチ制御回路としてのＳＷＪＣＴＬ９２ａと、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ９３ａ，９４ａ，９５ａ，９６ａを備えている。
【００６８】
ＳＷＪＣＴＬ９２ａは、図８（ｂ）に示すように、インバータ回路９７，９８によって構成され、ヒューズ信号増幅回路１４から入力するヒューズ信号cfaj（IN1 ）に基づいて、第１シフト信号saj （OUT1）及びＳＷＣＴＬ９３ａの出力を制御する制御信号（OUT2）を生成する。
【００６９】
ＳＷＣＴＬ９３ａは、図８（ｃ）に示すように、ＮＯＲ回路９９及びインバータ回路１００，１０１によって構成され、上記ＳＷＪＣＴＬ９２ａから入力する制御信号（IN2 ）に基づいて第１シフト信号sa0 （OUT1）を生成する。また、このＳＷＣＴＬ９３ａは、ヒューズデコーダ回路１５から入力するデコード信号cfa0（IN1 ）と上記ＳＷＪＣＴＬ９２ａから入力する制御信号（IN2 ）とに基づいて、ＳＷＣＴＬ９４ａの出力を制御する制御信号（OUT2）を生成する。尚、ＳＷＣＴＬ９４ａ，９５ａ，９６ａは、ＳＷＣＴＬ９３ａと同様に構成され、それぞれ第１シフト信号sa1 ，sa2 ，sa3 を生成するようになっている。
【００７０】
第２のシフト制御回路９１ｂは、第１スイッチ制御回路としてのＳＷＪＣＴＬ９２ｂと、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ９３ｂ，９４ｂ，９５ｂ，９６ｂを備えている。
【００７１】
ＳＷＪＣＴＬ９２ｂは、図８（ｂ）に示すＳＷＪＣＴＬ９２ａと同様な構成であり、第２シフト信号sbj を生成するようになっている。また、ＳＷＣＴＬ９３ｂ，９４ｂ，９５ｂ，９６ｂは、図８（ｃ）に示すＳＷＣＴＬ９３ａ，９４ａ，９５ａ，９６ａと同様な構成であり、それぞれ第２シフト信号sb0 ，sb1 ，sb2 ，sb3 を生成するようになっている。
【００７２】
次に、シフト信号選択回路１７及びメモリブロック選択回路１８を説明する。シフト信号選択回路１７には、第１シフト信号saj ，sa0 ，sa1 ，sa2 ，sa3 と、第２シフト信号sbj ，sb0 ，sb1 ，sb2 ，sb3 と、メモリブロック選択回路１８からのメモリブロック選択信号ba0 ，ba1とが入力される。
【００７３】
図９（ａ）に示すように、メモリブロック選択回路１８は、第１の欠陥を持つメモリブロックBLK1に対して設けられる第１のブロックセレクタ１１１と、第２の欠陥を持つメモリブロックBLK2に対して設けられる第２のブロックセレクタ１１２とを備えている。
【００７４】
第１のブロックセレクタ１１１は、ブロックアドレス信号ra0 ，ra1 によってメモリブロックBLK1が選択される場合に、ヒューズ回路（ＦＣ）１１３ａ〜１１３ｄに保持されているブロック選択情報fba0〜fba3に基づいて、メモリブロック選択信号ba0 をアクティブ（Ｈレベル）にする。
【００７５】
詳しくは、図９（ｂ）に示すように、第１のブロックセレクタ１１１は、インバータ回路１１４，１１５とＮＯＲ回路１１６〜１１９とＮＡＮＤ回路１２０〜１２４とから構成されている。ブロックアドレス信号ra0 ，ra1 はＮＯＲ回路１１６〜１１９によってデコードされ、そのデコード結果はＮＡＮＤ回路１２０〜１２３の一方の入力端子に入力される。ＮＡＮＤ回路１２０〜１２３の他方の入力端子には、ブロック選択情報fba0〜fba3が入力される。そして、ＮＡＮＤ回路１２４は、各ＮＡＮＤ回路１２０〜１２３の出力信号を論理合成してメモリブロック選択信号ba0 を出力する。
【００７６】
この構成において、例えば、Ｈレベルのブロックアドレス信号ra0 とＬレベルのブロックアドレス信号ra1 とによってメモリブロックBLK1が選択される場合、ブロックセレクタ１１１は、Ｈレベルのブロック選択情報fba1に基づいてＨレベルのメモリブロック選択信号ba0 を出力するようになっている。
【００７７】
第２のブロックセレクタ１１２は、ブロックアドレス信号ra0 ，ra1 によってメモリブロックBLK2が選択される場合に、ヒューズ回路（ＦＣ）１２５ａ〜１２５ｄに保持されているブロック選択情報fbb0〜fbb3に基づいて、メモリブロック選択信号ba1 をアクティブ（Ｈレベル）にする。尚、第２のブロックセレクタ１１２は、図９（ｂ）に示す第１のブロックセレクタ１１１の構成と同様であるため、ここでは詳細な説明を省略する。
【００７８】
図１０（ａ）は、シフト信号選択回路１７を示す回路図である。
シフト信号選択回路１７は信号選択回路１３１〜１３５を備え、各信号選択回路１３１〜１３５は、図１０（ｂ）に示すように、転送ゲート１３６〜１３８、インバータ回路１３９〜１４１及びＮＯＲ回路１４２により構成されている。
【００７９】
この構成において、各信号選択回路１３１〜１３５は、Ｈレベルのメモリブロック選択信号ba0 が入力されるとき、第１シフト信号saj ，sa0 〜sa3 （INA ）をそれぞれシフト信号sclj，scl0〜scl3（OUT ）として出力する。即ち、シフト信号選択回路１７は、メモリブロック選択信号ba0 がアクティブとなるメモリブロックBLK1の選択時には、第１の欠陥に対応した第１のシフト制御回路９１ａから出力される第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。
【００８０】
また、各信号選択回路１３１〜１３５は、Ｈレベルのメモリブロック選択信号ba1 が入力されるとき、第２シフト信号sbj ，sb0 〜sb3 （INB ）をそれぞれシフト信号sclj，scl0〜scl3（OUT ）として出力する。即ち、シフト信号選択回路１７は、メモリブロック選択信号ba1 がアクティブとなるメモリブロックBLK2の選択時には、第２の欠陥に対応した第２のシフト制御回路９１ｂから出力される第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。
【００８１】
また、各信号選択回路１３１〜１３５は、それぞれＬレベルのメモリブロック選択信号ba0 ，ba1 が入力されるとき、それぞれシフト信号sclj，scl0〜scl3（OUT ）のレベルを低電位電源Ｖｓｓ（例えば接地電位）にクランプする。即ち、シフト信号選択回路１７は、メモリブロックBLK1，BLK2の非選択時には、シフト信号sclj，scl0〜scl3を全てＬレベルにする。
【００８２】
次に、上記のように構成されたシフト冗長回路１０の動作を説明する。
今、第１のシフト制御回路９１ａは、メモリブロックBLK1の第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をシフト信号選択回路１７に出力する。その際、第１シフト信号saj ，sa0 〜sa3 は、第１の欠陥アドレス（アドレス信号fa0 ，fa1 ）と第１の冗長選択信号faj とによって状態が決定され、第１シフト信号saj ，sa0 〜sa2 はそれぞれＨレベル、第１シフト信号sa3 はＬレベルとなる。
【００８３】
また、第２のシフト制御回路９１ｂは、メモリブロックBLK2の第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をシフト信号選択回路１７に出力する。その際、第２シフト信号sbj ，sb0 〜sb3 は、第２の欠陥アドレス（アドレス信号fb0 ，fb1 ）と第２の冗長選択信号fbj とによって状態が決定され、この場合、第２シフト信号sbj ，sb0 ，sb1 はそれぞれＨレベル、第２シフト信号sb2 ，sb3 はそれぞれＬレベルとなる。
【００８４】
この状態において、先ずメモリブロックBLK0が選択されると、該メモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなる。従って、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【００８５】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００８６】
次いで、メモリブロックBLK1が選択されると、該メモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。よって、シフト信号選択回路１７は、第１のシフト制御回路９１ａから出力されている第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0〜scl2と、Ｌレベルのシフト信号scl3を出力する。
【００８７】
これにより、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【００８８】
次いで、メモリブロックBLK2が選択されると、該メモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。よって、シフト信号選択回路１７は、第２のシフト制御回路９１ｂから出力されている第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0，scl1と、それぞれＬレベルのシフト信号scl2，scl3を出力する。
【００８９】
これにより、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【００９０】
次いで、メモリブロックBLK3が選択されると、該メモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【００９１】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【００９２】
このようなシフト冗長回路１０では、各メモリブロックBLK0〜BLK3の選択に先立って、第１及び第２のシフト制御回路９１ａ，９１ｂにそれぞれ第１シフト信号saj ，sa0 〜sa3 の状態及び第２シフト信号sbj ，sb0 〜sb3 の状態を確定させておくことができる。
【００９３】
従って、各メモリブロックBLK0〜BLK3の切替え時には、シフト信号選択回路１７によって、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプ）のうち何れかをシフト信号sclj，scl0〜scl3として選択することで、選択線スイッチRSW ，SW0 〜SW3 を切替え制御して欠陥を冗長救済することができる。つまり、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１６を動作させずに選択線スイッチRSW ，SW0 〜SW3 を切替え制御することが可能である。
【００９４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）シフト制御回路１６には、第１の欠陥を持つメモリブロックBLK1と第２の欠陥を持つメモリブロックBLK2とにそれぞれ対応する第１のシフト制御回路９１ａと第２のシフト制御回路９１ｂとが備えられる。これにより、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１６を動作させずに、選択線スイッチRSW ，SW0 〜SW3 を切替え制御することができる。従って、シフト制御回路１６での動作電流を低減して、メモリブロックBLK0〜BLK3の切替え動作に係る消費電流を低減することができる。
【００９５】
（２）本実施形態では、各メモリブロックBLK0〜BLK3の切替え時において、冗長選択用ヒューズ回路１３やヒューズ信号増幅回路１４、ヒューズデコーダ回路１５等における動作電流も低減することができる。
【００９６】
（３）各メモリブロックBLK0〜BLK3の切替え時に、選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3は、予め状態が確定されている第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプする）のうち何れかに選択される。これにより、選択線スイッチRSW ，SW0 〜SW3 の切替え時間を短縮して、各メモリブロックBLK0〜BLK3の切替え動作を高速化することができる。
【００９７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図１１〜図１５に従って説明する。尚、本実施形態では、第一実施形態と同様にメモリセルアレイＡＲが４つのメモリブロックBLK0〜BLK3で構成され、メモリブロックBLK1に第１の欠陥が存在し、メモリブロックBLK2に第２の欠陥が存在する場合を想定して説明する。
【００９８】
図１１は、本実施形態のシフト冗長回路を示すブロック図である。
このシフト冗長回路１５０は、第一実施形態のシフト冗長回路１０において、冗長選択用ヒューズ回路１３、ヒューズデコーダ回路１５及びシフト制御回路１６の構成を一部変更し、シフト情報選択回路１５４及びシフト情報ラッチ回路１５５を新たに追加した構成である。従って、第一実施形態と同様な構成部分には同一符号を付してその詳細な説明を一部省略する。
【００９９】
図１２は、本実施形態の冗長選択用ヒューズ回路１５１を示す回路図である。
図１２（ａ）に示すように、冗長選択用ヒューズ回路１５１は、メモリブロックBLK1にある第１の欠陥に対応した第１の冗長選択信号faj を保持するヒューズ回路（ＪＦＣ）１６１と、メモリブロックBLK2にある第２の欠陥に対応した第２の冗長選択信号fbj を保持するヒューズ回路（ＪＦＣ）１６２とを備えている。
【０１００】
図１２（ｂ）に示すように、各ヒューズ回路１６１，１６２は、ｐＭＯＳトランジスタＴｐ２、ｎＭＯＳトランジスタＴｎ３，Ｔｎ４、ヒューズｈ２及びインバータ回路１６３，１６４及びＮＡＮＤ回路１６５から構成されている。各ヒューズ回路１６１，１６２は、Ｈレベルのスタート信号sttxと、それぞれ対応するＨレベルのセット信号seta，setb（IN）とに基づいて、第１及び第２の冗長選択信号faj ，fbj （OUT ）をそれぞれアクティブ（Ｈレベル）にするようになっている。
【０１０１】
この冗長選択用ヒューズ回路１５１から出力される各冗長選択信号faj ，fbj は、第一実施形態と同様、ヒューズ信号増幅回路１４によって増幅され、それぞれヒューズ信号cfaj，cfbjとして生成される。
【０１０２】
図１３は、本実施形態のヒューズデコーダ回路１５２及びシフト制御回路１５３を示す回路図である。
ヒューズデコーダ回路１５２は、それぞれヒューズデコーダとしてのＦＡＤＥＣ１７１〜１７８と、それぞれ論理合成回路としてのＯＲ回路１８１〜１８５とを備えている。尚、各ＦＡＤＥＣ１７１〜１７８は、第一実施形態のヒューズデコーダ回路１５に備えられるＦＡＤＥＣ７１〜７８（図７参照）と同様な構成である。
【０１０３】
ＯＲ回路１８１は、ヒューズ信号増幅回路１４からのヒューズ信号cfaj，cfbjを論理合成してデコード信号cfj を生成する。ＯＲ回路１８２は、ＦＡＤＥＣ１７１，１７２からのデコード信号cfa0，cfb0を論理合成してデコード信号cf0 を生成する。ＯＲ回路１８３は、ＦＡＤＥＣ１７３，１７４からのデコード信号cfa1，cfb1を論理合成してデコード信号cf1 を生成する。ＯＲ回路１８４は、ＦＡＤＥＣ１７５，１７６からのデコード信号cfa2，cfb2を論理合成してデコード信号cf2 を生成する。ＯＲ回路１８５は、ＦＡＤＥＣ１７７，１７８からのデコード信号cfa3，cfb3を論理合成してデコード信号cf3 を生成する。
【０１０４】
このように構成されるヒューズデコーダ回路１５２は、上記セット信号setaに基づいて冗長選択用ヒューズ回路１５１から第１の冗長選択信号faj が出力されるとき、第１の欠陥アドレスをデコードした結果をデコード信号cfj ，cf0 〜cf3 として出力するようになっている。
【０１０５】
また、ヒューズデコーダ回路１５２は、セット信号setbに基づいて冗長選択用ヒューズ回路１５１から第２の冗長選択信号fbj が出力されるとき、第２の欠陥アドレスをデコードした結果をデコード信号cfj ，cf0 〜cf3 として出力するようになっている。
【０１０６】
シフト制御回路１５３は、第１スイッチ制御回路としてのＳＷＪＣＴＬ１９１と、それぞれ第２スイッチ制御回路としてのＳＷＣＴＬ１９２〜１９５を備えている。尚、このシフト制御回路１５３は、第一実施形態の第１のシフト制御回路９１ａや第２のシフト制御回路９１ｂ（図８参照）と同様な構成である。
【０１０７】
即ち、本実施形態のシフト制御回路１５３は、上記ヒューズデコーダ回路１５２から出力されるデコード信号cfj ，cf0 〜cf3 に基づいて、それぞれ対応するＳＷＪＣＴＬ１９１，ＳＷＣＴＬ１９２〜１９５によりシフト情報sj，s0〜s3を生成するようになっている。
【０１０８】
図１４は、シフト情報選択回路１５４を示す回路図である。
図１４（ａ）に示すように、シフト情報選択回路１５４は信号選択回路２０１〜２０５を備え、各信号選択回路２０１〜２０５は、図１４（ｂ）に示すように、転送ゲート２０６，２０７及びインバータ回路２０８，２０９により構成されている。各信号選択回路２０１〜２０５には、上記各セット信号seta，setbと、上記シフト制御回路１５３からのそれぞれ対応するシフト情報sj，s0〜s3（IN）が入力されるようになっている。
【０１０９】
この構成において、各信号選択回路２０１〜２０５は、セット信号setaがアクティブ（Ｈレベル）となる第１の冗長選択信号faj の発生時に、第１の欠陥アドレスに対応したシフト情報sj，s0〜s3（IN）を、それぞれラッチ情報laj ，la0 〜la3 （OUTA）として出力する。
【０１１０】
また、各信号選択回路２０１〜２０５は、セット信号setbがアクティブ（Ｈレベル）となる第２の冗長選択信号fbj の発生時に、第２の欠陥アドレスに対応したシフト情報sj，s0〜s3（IN）を、それぞれラッチ情報lbj ，lb0 〜lb3 （OUTB）として出力する。
【０１１１】
図１５は、シフト情報ラッチ回路１５５を示す回路図である。
図１５（ａ）に示すように、シフト情報ラッチ回路１５５はラッチ回路２１１〜２２０を備え、各ラッチ回路２１１〜２２０は、図１５（ｂ）に示すように、インバータ回路２２１，２２２及びＮＯＲ回路２２３から構成されている。
【０１１２】
ここで、ラッチ回路２１１，２１３，２１５，２１７，２１９は、各信号選択回路２０１〜２０５から出力される第１の欠陥アドレスに対応したラッチ情報laj ，la0 〜la3 （IN）をラッチし、それぞれ第１シフト信号saj ，sa0 〜sa3 として出力する。
【０１１３】
また、ラッチ回路２１２，２１４，２１６，２１８，２２０は、各信号選択回路２０１〜２０５から出力される第２の欠陥アドレスに対応したラッチ情報lbj ，lb0 〜lb3 （IN）をラッチし、それぞれ第２シフト信号sbj ，sb0 〜sb3 として出力する。尚、各ラッチ回路２１１〜２２０は、Ｈレベルのリセット信号rst によってリセットされるようになっている。因みに、リセット時には、上記各信号選択回路２０１〜２０５に入力されるセット信号seta，setbがともに非アクティブ（Ｌレベル）となっており、各信号選択回路２０１〜２０５の出力が切断されるようになっている。
【０１１４】
次に、上記のように構成されるシフト冗長回路１５０の動作を説明する。
今、セット信号setaが発生してアクティブ（Ｈレベル）となると、冗長選択用ヒューズ回路１５１からＨレベルの第１の冗長選択信号faj が出力される。これにより、シフト情報選択回路１５４は、シフト制御回路１５３から出力される第１の欠陥アドレスに対応したシフト情報sj，s0〜s3を、それぞれラッチ情報laj ，la0 〜la3 として出力する。そして、シフト情報ラッチ回路１５５は、それらをラッチして第１シフト信号saj ，sa0 〜sa3 をシフト信号選択回路１７に出力する。
【０１１５】
その際、第１シフト信号saj ，sa0 〜sa3 は、第１の欠陥アドレス（アドレス信号fa0 ，fa1 ）と第１の冗長選択信号faj とによって状態が決定され、この場合、第１シフト信号saj ，sa0 〜sa2 はそれぞれＨレベル、第１シフト信号sa3 はＬレベルとなる。
【０１１６】
また、セット信号setbが発生してアクティブ（Ｈレベル）となると、冗長選択用ヒューズ回路１５１からＨレベルの第２の冗長選択信号fbj が出力される。これにより、シフト情報選択回路１５４は、シフト制御回路１５３から出力される第２の欠陥アドレスに対応したシフト情報sj，s0〜s3を、それぞれラッチ情報lbj ，lb0 〜lb3 として出力する。そして、シフト情報ラッチ回路１５５は、それらをラッチして第２シフト信号sbj ，sb0 〜sb3 をシフト信号選択回路１７に出力する。
【０１１７】
その際、第２シフト信号sbj ，sb0 〜sb3 は、第２の欠陥アドレス（アドレス信号fb0 ，fb1 ）と第２の冗長選択信号fbj とによって状態が決定され、この場合、第２シフト信号sbj ，sb0 ，sb1 はそれぞれＨレベル、第２シフト信号sb2 ，sb3 はそれぞれＬレベルとなる。
【０１１８】
この状態において、先ずメモリブロックBLK0が選択されると、該メモリブロックBLK0には欠陥が無いため、メモリブロック選択信号ba0 ，ba1 はともにＬレベルとなる。従って、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【０１１９】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【０１２０】
次いで、メモリブロックBLK1が選択されると、該メモリブロックBLK1には第１の欠陥が存在するため、メモリブロック選択信号ba0 はＨレベル、メモリブロック選択信号ba1 はＬレベルとなる。従って、シフト信号選択回路１７は、ラッチ回路２１１，２１３，２１５，２１７，２１９から出力されている第１の欠陥アドレスに対応した第１シフト信号saj ，sa0 〜sa3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0〜scl2と、Ｌレベルのシフト信号scl3を出力する。
【０１２１】
これにより、プリコラム選択線pcl0〜pcl2は、選択線スイッチSW0 〜SW2 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 〜cl1 に接続され、プリコラム選択線pcl3は、選択線スイッチSW3 によってコラム選択線cl3 に接続される。即ち、コラム選択線cl2 は選択されない（プリコラム選択線pcl2，pcl3の何れにも接続されない）。
【０１２２】
次いで、メモリブロックBLK2が選択されると、該メモリブロックBLK2には第２の欠陥が存在するため、メモリブロック選択信号ba0 はＬレベル、メモリブロック選択信号ba1 はＨレベルとなる。従って、シフト信号選択回路１７は、ラッチ回路２１２，２１４，２１６，２１８，２２０から出力されている第２の欠陥アドレスに対応した第２シフト信号sbj ，sb0 〜sb3 をそれぞれシフト信号sclj，scl0〜scl3として選択する。即ち、シフト信号選択回路１７は、それぞれＨレベルのシフト信号sclj，scl0，scl1と、それぞれＬレベルのシフト信号scl2，scl3を出力する。
【０１２３】
これにより、プリコラム選択線pcl0，pcl1は、選択線スイッチSW0 ，SW1 によってそれぞれ冗長コラム選択線rcl 及びコラム選択線cl0 に接続され、プリコラム選択線pcl2，pcl3は、選択線スイッチSW2 ，SW3 によってそれぞれコラム選択線cl2 ，cl3 に接続される。即ち、コラム選択線cl1 は選択されない（プリコラム選択線pcl1，pcl2の何れにも接続されない）。
【０１２４】
次いで、メモリブロックBLK3が選択されると、該メモリブロックBLK3には欠陥が無いため、上述したメモリブロックBLK0の選択時と同様、シフト信号選択回路１７は、シフト信号sclj，scl0〜scl3をそれぞれ接地電位にクランプする（全てＬレベルにする）。
【０１２５】
これにより、プリコラム選択線pcl0〜pcl3は、選択線スイッチSW0 〜SW3 によってそれぞれコラム選択線cl0 〜cl3 に接続され、冗長コラム選択線rcl は、選択線スイッチRSW によって接地電位にクランプされる。
【０１２６】
このようなシフト冗長回路１５０では、第一実施形態と同様、各メモリブロックBLK0〜BLK3の選択に先立って、第１シフト信号saj ，sa0 〜sa3 の状態及び第２シフト信号sbj ，sb0 〜sb3 の状態を確定させてシフト情報ラッチ回路１５５にラッチしておくことができる。
【０１２７】
従って、各メモリブロックBLK0〜BLK3の切替え時には、シフト信号選択回路１７によって、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプ）のうち何れかをシフト信号sclj，scl0〜scl3として選択することで、選択線スイッチRSW ，SW0 〜SW3 を切替え制御して欠陥を冗長救済することができる。つまり、メモリブロックBLK0〜BLK3の各選択時に、シフト制御回路１５３を動作させずに選択線スイッチRSW ，SW0 〜SW3 を切替え制御することが可能である。
【０１２８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）セット信号seta，setbに基づいて、第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 をラッチするシフト情報ラッチ回路１５５を備えた。これにより、各メモリブロックBLK0〜BLK3の選択時に、シフト制御回路１５３を動作させずに、選択線スイッチRSW ，SW0 〜SW3 を切替え制御することができる。従って、シフト制御回路１５３での動作電流を低減して、メモリブロックBLK0〜BLK3の切替え動作に係る消費電流を低減することができる。
【０１２９】
（２）本実施形態では、各メモリブロックBLK0〜BLK3の切替え時において、冗長選択用ヒューズ回路１５１やヒューズ信号増幅回路１４、ヒューズデコーダ回路１５２等における動作電流も低減することができる。
【０１３０】
（３）各メモリブロックBLK0〜BLK3の切替え時に、選択線スイッチRSW ，SW0 〜SW3 を切替え制御するシフト信号sclj，scl0〜scl3は、予め状態が確定されている第１シフト信号saj ，sa0 〜sa3 、第２シフト信号sbj ，sb0 〜sb3 及び低電位電源Ｖｓｓ（接地電位にクランプする）のうち何れかに選択される。これにより、選択線スイッチRSW ，SW0 〜SW3 の切替え時間を短縮して、各メモリブロックBLK0〜BLK3の切替え動作を高速化することができる。
【０１３１】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態は、コラム選択線cl0 〜cl3 の一方の端に冗長コラム選択線rcl が配置される場合において片側方向にシフト冗長する方式としたが、コラム選択線cl0 〜cl3 の両方の端にそれぞれ冗長コラム選択線が配置される両側シフト冗長方式に具体化してもよい。この両側シフト冗長方式では、メモリブロックに欠陥が２個所存在する場合にも救済可能である。
【０１３２】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、
欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、
前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成し、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め生成されている前記シフト信号を選択し、
その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせることを特徴とするシフト冗長回路の制御方法。
（付記２） 前記冗長選択線を選択する冗長選択信号に基づいて前記欠陥アドレスをデコードすることを特徴とする付記１記載のシフト冗長回路の制御方法。
（付記３） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、
セット信号を入力して欠陥個所を示す欠陥アドレスをデコードしてデコード信号を生成し、
前記デコード信号に基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成して保持し、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め保持されている前記シフト信号を選択し、
その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせることを特徴とするシフト冗長回路の制御方法。
（付記４） 前記セット信号に基づいて前記冗長選択線を選択する冗長選択信号を生成し、該冗長選択信号に基づいて前記欠陥アドレスをデコードすることを特徴とする付記３記載のシフト冗長回路の制御方法。
（付記５） 前記セット信号を前記欠陥救済するメモリブロック毎に発生させることを特徴とする付記３又は４記載のシフト冗長回路の制御方法。
（付記６） 前記欠陥アドレスを前記欠陥救済するメモリブロック毎にデコードすることを特徴とする付記１乃至５の何れか一記載のシフト冗長回路の制御方法。
（付記７） 前記冗長選択信号を前記欠陥救済するメモリブロック毎に生成することを特徴とする付記１乃至６の何れか一記載のシフト冗長回路の制御方法。
（付記８） 前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプすることを特徴とする付記１乃至７の何れか一記載のシフト冗長回路の制御方法。
（付記９） 前記メモリブロック選択信号を前記欠陥救済するメモリブロック数に対応して生成することを特徴とする付記１乃至８の何れか一記載のシフト冗長回路の制御方法。
（付記１０） 前記メモリブロック選択信号は、ブロックアドレス信号をデコードした結果と、前記ブロックアドレス信号に対応したブロック選択情報とに基づいて生成されることを特徴とする付記１乃至９の何れか一記載のシフト冗長回路の制御方法。
（付記１１） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を欠陥救済するメモリブロック毎に個別に生成するシフト制御回路と、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応した前記シフト制御回路により予め生成されているシフト信号を選択するシフト信号選択回路と、
前記シフト信号選択回路から出力されるシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を切替えて該複数のデコード選択線を前記複数の選択線及び前記冗長選択線にシフト接続するスイッチ回路と
を備えることを特徴とするシフト冗長回路。
（付記１２） 前記シフト制御回路は、欠陥救済するメモリブロック数に対応して複数設けられていることを特徴とする付記１１記載のシフト冗長回路。
（付記１３） 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を生成するシフト制御回路と、
セット信号に基づいて、前記シフト制御回路により生成されるシフト信号を欠陥救済するメモリブロック毎に出力するシフト情報選択回路と、
前記シフト情報選択回路の出力をラッチするシフト情報ラッチ回路と、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して前記シフト情報ラッチ回路に予めラッチされているシフト信号を選択するシフト信号選択回路と、
前記シフト信号選択回路から出力されるシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を切替えて該複数のデコード選択線を前記複数の選択線及び前記冗長選択線にシフト接続するスイッチ回路と
を備えることを特徴とするシフト冗長回路。
（付記１４） 前記欠陥アドレスを前記欠陥救済するメモリブロック毎に保持する欠陥アドレス保持回路と、前記冗長選択信号を前記欠陥救済するメモリブロック毎に保持する冗長選択信号発生回路とを備えることを特徴とする付記１１乃至１３の何れか一記載のシフト冗長回路。
（付記１５） 前記冗長選択信号に基づいて前記欠陥アドレスをデコードし、そのデコード信号を前記シフト制御回路に出力するヒューズデコーダ回路を備えることを特徴とする付記１１乃至１４の何れか一記載のシフト冗長回路。
（付記１６） 前記スイッチ回路は、前記複数の選択線に対応する複数の選択線スイッチと、前記冗長選択線に対応する冗長選択線スイッチとを含み、
前記シフト制御回路は、前記冗長選択線スイッチのオンオフを制御するための第１スイッチ制御回路と、前記複数の選択線スイッチのオンオフをそれぞれ制御するための複数の第２スイッチ制御回路とを含むことを特徴とする付記１１乃至１５の何れか一記載のシフト冗長回路。
（付記１７） 前記シフト信号選択回路は、前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプする手段を備えていることを特徴とする付記１１乃至１６の何れか一記載のシフト冗長回路の制御方法。
（付記１８） 付記１１乃至１７の何れか一記載のシフト冗長回路を備えたことを特徴とする半導体記憶装置。
【０１３３】
【発明の効果】
以上詳述したように、本発明によれば、メモリブロックの切替え動作の高速化及びその切替え動作に係る消費電流の低減を図ることのできるシフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】 第一実施形態のシフト冗長回路を示すブロック図である。
【図２】 アドレスデコーダを示す回路図であり、（ａ）は概略図、（ｂ）は詳細図を示す。
【図３】 欠陥アドレス保持回路を示す回路図であり、（ａ）は概略図、（ｂ）はヒューズ回路の回路図を示す。
【図４】 ヒューズ信号発生回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＧＥＮの回路図を示す。
【図５】 冗長選択用ヒューズ回路を示す回路図である。
【図６】 ヒューズ信号増幅回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＪＧＥＮの回路図を示す。
【図７】 ヒューズデコーダ回路を示す回路図であり、（ａ）は概略図、（ｂ）はＦＡＤＥＣの回路図、（ｃ）はＦＡＤＥＣの別の構成例を示す回路図を示す。
【図８】 シフト制御回路を示す回路図であり、（ａ）は概略図、（ｂ）はＳＷＪＣＴＬの回路図、（ｃ）はＳＷＣＴＬの回路図を示す。
【図９】 メモリブロック選択回路を示す回路図であり、（ａ）は概略図、（ｂ）はブロックセレクタの回路図を示す。
【図１０】 シフト信号選択回路を示す回路図であり、（ａ）は概略図、（ｂ）は信号選択回路を示す。
【図１１】 第二実施形態のシフト冗長回路を示すブロック図である。
【図１２】 第二実施形態の冗長選択用ヒューズ回路を示す回路図であり、（ａ）は概略図、（ｂ）はヒューズ回路の回路図を示す。
【図１３】 第二実施形態のヒューズデコーダ回路及びシフト制御回路を示す回路図である。
【図１４】 シフト情報選択回路を示す回路図であり、（ａ）は概略図、（ｂ）は信号選択回路の回路図を示す。
【図１５】 シフト情報ラッチ回路を示す回路図であり、（ａ）は概略図、（ｂ）はラッチ回路の回路図を示す。
【図１６】 従来のシフト冗長回路を示すブロック図である。
【符号の説明】
１０，１５０ シフト冗長回路
１１ 欠陥アドレス保持回路
１３，１５１ 冗長選択信号発生回路としての冗長選択用ヒューズ回路
１６，９１ａ，９１ｂ，１５３ シフト制御回路
１７ シフト信号選択回路
１５４ シフト情報選択回路
１５５ シフト情報ラッチ回路
BLK0〜BLK3 メモリブロック
ba0 ，ba1 メモリブロック選択信号
pcl0〜pcl3 デコード選択線としてのプリコラム選択線
cl0 〜cl3 選択線としてのコラム選択線
rcl 冗長選択線としての冗長コラム選択線
SW0 〜SW3 スイッチ回路としての選択線スイッチ
RSW スイッチ回路としての選択線スイッチ（冗長選択線スイッチ）
fa0 ，fa1 ，fb0 ，fb1 欠陥アドレスとしてのアドレス信号
cfj ，cf0 〜cf3 デコード信号
cfa0〜cfa3，cfb0〜cfb3 デコード信号
faj ，fbj 冗長選択信号
sclj，scl0〜scl3 シフト信号
seta，setb セット信号
Claims (7)
- 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路の制御方法であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を生成し、
セット信号に基づいて、前記生成されたシフト信号を欠陥救済するメモリブロック毎に出力して保持し、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して予め保持されている前記シフト信号を選択し、
その選択したシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を前記冗長選択線の配置方向にシフトさせることを特徴とするシフト冗長回路の制御方法。 - 前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように、前記シフト信号のレベルを所定の電源電位にクランプすることを特徴とする請求項１記載のシフト冗長回路の制御方法。
- 前記メモリブロック選択信号を前記欠陥救済するメモリブロック数に対応して生成することを特徴とする請求項１又は２記載のシフト冗長回路の制御方法。
- 複数のデコード選択線に対応する複数の選択線と少なくとも１本の冗長選択線とが複数のメモリブロックに共通して配置され、前記複数のデコード選択線を前記複数の選択線及び前記冗長選択線に切替え可能にシフト接続して、前記複数の選択線内に含まれる欠陥をメモリセルブロック毎に救済するシフト冗長回路であって、
欠陥個所を示す欠陥アドレスと前記冗長選択線を選択するための冗長選択信号とに基づいて、前記複数の選択線及び前記冗長選択線に対する前記複数のデコード選択線の接続先を切替え制御するシフト信号を生成するシフト制御回路と、
セット信号に基づいて、前記シフト制御回路により生成されるシフト信号を欠陥救済するメモリブロック毎に出力するシフト情報選択回路と、
前記シフト情報選択回路の出力をラッチするシフト情報ラッチ回路と、
メモリブロック選択信号に基づいて、前記欠陥救済するメモリブロックの選択時に、そのメモリブロックに対応して前記シフト情報ラッチ回路に予めラッチされているシフト信号を選択するシフト信号選択回路と、
前記シフト信号選択回路から出力されるシフト信号に基づいて、前記複数のデコード選択線のうち少なくとも１本の接続先を切替えて該複数のデコード選択線を前記複数の選択線及び前記冗長選択線にシフト接続するスイッチ回路と
を備えることを特徴とするシフト冗長回路。 - 前記欠陥アドレスを前記欠陥救済するメモリブロック毎に保持する欠陥アドレス保持回路と、前記冗長選択信号を前記欠陥救済するメモリブロック毎に保持する冗長選択信号発生回路とを備えることを特徴とする請求項４記載のシフト冗長回路。
- 前記シフト信号選択回路は、前記メモリブロック選択信号により前記欠陥救済するメモリブロックが選択されない場合に、前記複数のデコード選択線の接続先を前記複数の選択線に切替え制御させるように前記シフト信号のレベルを所定の電源電位にクランプする手 段を備えていることを特徴とする請求項４又は５記載のシフト冗長回路の制御方法。
- 請求項４乃至６の何れか一項記載のシフト冗長回路を備えたことを特徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003040220A JP4012474B2 (ja) | 2003-02-18 | 2003-02-18 | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 |
| PCT/JP2004/001074 WO2004075203A1 (ja) | 2003-02-18 | 2004-02-03 | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 |
| US11/041,287 US6999360B2 (en) | 2003-02-18 | 2005-01-25 | Shift redundancy circuit, method for controlling shift redundancy circuit, and semiconductor memory device |
| US11/282,723 US7301833B2 (en) | 2003-02-18 | 2005-11-21 | Shift redundancy circuit, method for controlling shift redundancy circuit, and semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003040220A JP4012474B2 (ja) | 2003-02-18 | 2003-02-18 | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265468A JP2004265468A (ja) | 2004-09-24 |
| JP4012474B2 true JP4012474B2 (ja) | 2007-11-21 |
Family
ID=32905210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003040220A Expired - Fee Related JP4012474B2 (ja) | 2003-02-18 | 2003-02-18 | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6999360B2 (ja) |
| JP (1) | JP4012474B2 (ja) |
| WO (1) | WO2004075203A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288347A (ja) * | 2003-03-03 | 2004-10-14 | Renesas Technology Corp | 連想メモリ |
| KR100675015B1 (ko) | 2006-02-24 | 2007-01-29 | 삼성전자주식회사 | 스캔 기능 및 컬럼 리던던시를 포함하는 내장형 메모리장치, 리던던시 리페어 및 스캔 방법 |
| US7603228B2 (en) * | 2006-05-25 | 2009-10-13 | Ford Global Technologies, Llc | Haptic apparatus and coaching method for improving vehicle fuel economy |
| JP4703620B2 (ja) * | 2007-09-14 | 2011-06-15 | 株式会社東芝 | 半導体記憶装置 |
| KR101113790B1 (ko) * | 2010-10-15 | 2012-02-27 | 주식회사 하이닉스반도체 | 퓨즈 회로 및 이를 포함하는 메모리장치 |
| JP5640916B2 (ja) * | 2011-07-27 | 2014-12-17 | 富士通セミコンダクター株式会社 | メモリ装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2622254B2 (ja) * | 1987-02-24 | 1997-06-18 | 沖電気工業株式会社 | 半導体記憶装置 |
| JP2600018B2 (ja) * | 1990-09-29 | 1997-04-16 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH04184798A (ja) * | 1990-11-19 | 1992-07-01 | Sanyo Electric Co Ltd | カラム冗長回路 |
| KR930003164A (ko) * | 1991-07-26 | 1993-02-24 | 김광호 | 반도체메모리 리던던시 장치 |
| JP2567180B2 (ja) * | 1992-03-23 | 1996-12-25 | 株式会社東芝 | 半導体メモリ |
| JP2924451B2 (ja) * | 1992-05-28 | 1999-07-26 | 日本電気株式会社 | 半導体メモリ装置 |
| JPH05334898A (ja) | 1992-06-02 | 1993-12-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH088344A (ja) * | 1994-06-22 | 1996-01-12 | Fujitsu Ltd | 冗長回路 |
| JPH08167297A (ja) * | 1994-12-09 | 1996-06-25 | Oki Micro Design Miyazaki:Kk | 半導体集積回路装置 |
| JPH08235893A (ja) * | 1995-12-25 | 1996-09-13 | Toshiba Corp | 半導体記憶装置 |
| US5768196A (en) * | 1996-03-01 | 1998-06-16 | Cypress Semiconductor Corp. | Shift-register based row select circuit with redundancy for a FIFO memory |
| JP3157753B2 (ja) * | 1997-09-30 | 2001-04-16 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶回路 |
| JP4603111B2 (ja) * | 1999-06-17 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| JP3874556B2 (ja) * | 1998-07-23 | 2007-01-31 | 富士通株式会社 | 半導体記憶装置およびシフト冗長方法 |
| TW473734B (en) * | 1999-09-07 | 2002-01-21 | Samsung Electronics Co Ltd | Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency |
| JP2001256794A (ja) * | 2000-03-13 | 2001-09-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100337476B1 (ko) * | 2000-03-17 | 2002-05-23 | 윤종용 | 반도체 메모리 장치 및 이 장치의 리던던시 회로 및 방법 |
| JP3822412B2 (ja) * | 2000-03-28 | 2006-09-20 | 株式会社東芝 | 半導体記憶装置 |
| US6262935B1 (en) * | 2000-06-17 | 2001-07-17 | United Memories, Inc. | Shift redundancy scheme for wordlines in memory circuits |
| US6584022B2 (en) * | 2000-08-21 | 2003-06-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with simultaneous data line selection and shift redundancy selection |
-
2003
- 2003-02-18 JP JP2003040220A patent/JP4012474B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-03 WO PCT/JP2004/001074 patent/WO2004075203A1/ja active Application Filing
-
2005
- 2005-01-25 US US11/041,287 patent/US6999360B2/en not_active Expired - Fee Related
- 2005-11-21 US US11/282,723 patent/US7301833B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004265468A (ja) | 2004-09-24 |
| US20060067142A1 (en) | 2006-03-30 |
| WO2004075203A1 (ja) | 2004-09-02 |
| US7301833B2 (en) | 2007-11-27 |
| US6999360B2 (en) | 2006-02-14 |
| US20050122804A1 (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6490208B2 (en) | Column redundancy circuit | |
| JP3763085B2 (ja) | 半導体メモリ装置の列冗長回路 | |
| JP3157753B2 (ja) | 半導体記憶回路 | |
| US6813199B2 (en) | Semiconductor memory device with improved saving rate for defective chips | |
| JP2899175B2 (ja) | 半導体記憶装置 | |
| US20060245279A1 (en) | Redundancy circuit in semiconductor memory device | |
| JP2005327432A (ja) | Ｎａｎｄフラッシュメモリ装置のマルチｉ／ｏリペア方法及びそのｎａｎｄフラッシュメモリ装置 | |
| JPH0660690A (ja) | 半導体メモリ装置 | |
| JPH11250690A (ja) | 列冗長構造を有する半導体メモリ装置 | |
| JPH0358399A (ja) | 半導体記憶装置 | |
| JPH04144000A (ja) | 半導体記憶装置 | |
| JP2000195291A (ja) | 半導体記憶装置及びその冗長救済方法 | |
| JP3361018B2 (ja) | 半導体記憶装置 | |
| US7218558B2 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
| JP4012474B2 (ja) | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 | |
| US6621749B2 (en) | Integrated circuit memory devices providing per-bit redundancy and methods of operating same | |
| KR20020011848A (ko) | 반도체 기억 장치 | |
| US6337818B1 (en) | Semiconductor memory device having a redundancy construction | |
| US6952372B2 (en) | Semiconductor memory device capable of testing data line redundancy replacement circuit | |
| US6707731B2 (en) | Integrated circuit memory devices with per-bit redundancy and methods of operation thereof | |
| JP3708906B2 (ja) | メモリシステム | |
| JP2002140895A (ja) | 半導体記憶装置 | |
| JP4519786B2 (ja) | 半導体記憶装置 | |
| KR19980066745A (ko) | 메모리 셀 리페어 회로 | |
| JP4703620B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |