CN114451072A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN114451072A
CN114451072A CN202080067239.4A CN202080067239A CN114451072A CN 114451072 A CN114451072 A CN 114451072A CN 202080067239 A CN202080067239 A CN 202080067239A CN 114451072 A CN114451072 A CN 114451072A
Authority
CN
China
Prior art keywords
layer
insulating layer
pad
disposed
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080067239.4A
Other languages
English (en)
Inventor
南一植
金勇锡
李东根
金泰基
曹慧真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190104587A external-priority patent/KR20210024870A/ko
Priority claimed from KR1020190104541A external-priority patent/KR20210024843A/ko
Priority claimed from KR1020190104553A external-priority patent/KR20210024849A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN114451072A publication Critical patent/CN114451072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

根据实施例的印刷电路板包括：绝缘层；第一焊盘，其被设置在绝缘层的上表面上；第二焊盘，其被设置在绝缘层的下表面上；第一器件，其被安装在第一焊盘上；第二器件，其被安装在第二焊盘上；第一模制层，其被设置在绝缘层上并模制第一器件；以及第二模制层，其被设置在绝缘层的下表面上并模制第二器件。第二模制层的下表面被定位在与第二器件的下表面相同的平面上。

Description

印刷电路板
技术领域
实施例涉及一种印刷电路板和包括该印刷电路板的封装衬底。
背景技术
通常，封装衬底具有其中附接有存储器芯片的第一衬底和附接有处理器芯片的第二衬底作为一体被连接的结构。
封装衬底具有的优点在于，通过将处理器芯片和存储器芯片制造在一个封装中，能够减小芯片的安装面积，并且能够通过短路实现高速信号传输。
由于这些优点，如上所述的封装衬底被广泛应用于移动设备等。
图1是示出根据现有技术的封装衬底的横截面图。
参考图1，封装衬底包括第一衬底20和附接在第一衬底20上的第二衬底30。
此外，第一衬底20包括：第一绝缘层1；电路图案2，其被形成在第一绝缘层1的至少一个表面上；第二绝缘层2，其被形成在第一绝缘层1上；第三绝缘层3，其被形成在第一绝缘层1下方；电路图案4，其被形成在第一绝缘层1的至少一个表面上；导电过孔(conductivevia)5，其被形成在第一绝缘层1、第二绝缘层2以及第二绝缘层3中的至少一个中；焊盘6，其被形成在第二绝缘层2的上表面上；在焊盘6上的多个粘合剂7；存储器芯片8，其被形成在多个粘合剂7中的至少一个上；第一保护层10，其被形成在第二绝缘层2上并且暴露焊盘6的上表面的一部分；以及第二保护层9，其被形成在保护层10上以覆盖存储器芯片8。
此外，第二衬底30包括：第四绝缘层11；电路图案12，其被形成在第四绝缘层11的至少一个表面上；焊盘13，其被形成在第四绝缘层11的至少一个表面上；导电过孔14，其被形成在第四绝缘层11中；处理器芯片15，其被形成在第四绝缘层11上；以及连接构件(S)，其连接处理器芯片15和焊盘13。
如图1所示的根据现有技术的封装衬底是对其应用了TMV(穿模过孔)技术(应用有激光技术)的封装上封装(PoP)的示意图。
在TMV技术中，如上所述，在模制第一衬底20之后通过激光工艺形成连接到焊盘的导电过孔，并且因此在导电过孔中印刷焊球(粘合剂)。
然后，通过印刷的焊球7将第二衬底30附接在第一衬底20上。
然而，如上所述的现有技术是使用焊球7连接第一衬底和第二衬底的方法，因此存在的问题在于响应精细节距存在限制。
此外，因为现有技术使用如上所述的焊球7，所以可能出现诸如焊料裂纹、桥接和焊料塌陷等问题的可能性高。
发明内容
技术问题
实施例提供一种具有新颖结构的印刷电路板和包括该印刷电路板的封装衬底。
此外，实施例提供了一种能够容易地响应于精细节距的印刷电路板以及包括该印刷电路板的封装衬底。
另外，实施例提供了一种能够通过维持上部和下部的平衡来最小化翘曲的发生的印刷电路板以及包括该印刷电路板的封装衬底。
此外，实施例提供了一种能够改进柱状凸块(post bump)的可靠性的印刷电路板和包括该印刷电路板的封装衬底。
所提出的实施例中要实现的技术问题不限于在上面所提及的技术问题，并且对于从下面的描述中提出的实施例中的本领域的普通技术人员将清楚地理解下面的描述未提及的其他技术问题。
技术方案
根据实施例的印刷电路板包括：绝缘层；多个第一焊盘，其被设置在绝缘层的上表面上；多个第二焊盘，其被设置在绝缘层的下表面上；第一器件，其被安装在多个第一焊盘中的任意一个上；第二器件，其被安装在多个第二焊盘中的任意一个上；第一模制层(firstmolding layer)，其被设置在绝缘层上并且模制第一器件；第二模制层，其被设置在绝缘层的下表面上并且模制第二器件；第一柱状凸块，其被设置在多个第二焊盘的任意一个上；以及第二柱状凸块，其被设置在多个第一焊盘的任意一个上。
此外，第一柱状凸块和第二柱状凸块关于绝缘层对称。
此外，第二模制层的下表面被定位在与第二器件的下表面相同的平面上，并且第一模制层的上表面被定位成高于第一器件的上表面。
此外，印刷电路板进一步包括：第一保护层，其被设置在绝缘层的上表面与第一模制层之间；以及第二保护层，其被设置在绝缘层的下表面与第二模制层之间。
此外，第一柱状凸块的下表面被定位成高于第二模制层的下表面，并且第二柱状凸块的上表面被定位成低于第一模制层的上表面。
此外，第一柱状凸块的上表面与第二焊盘的下表面直接接触，并且第二柱状凸块的下表面与第一焊盘的上表面直接接触。
此外，第一柱状凸块的侧表面的整个区域包括与第二保护层直接接触的第一部分和与第二模制层直接接触的第二部分，并且侧表面的整个区域包括与第一保护层直接接触的第三部分和与第一模制层直接接触的第四部分。
此外，第一柱状凸块的侧表面的整个区域与第二模制层直接接触，并且第二柱状凸块的侧表面的整个区域与第一模制层直接接触。
此外，印刷电路板进一步包括：第一晶种层(first seed layer)，其被设置在绝缘层的下表面与第二焊盘之间；以及第二晶种层，其被设置在绝缘层的上表面和第一焊盘之间，其中第一柱状凸块是使用第一晶种层形成的电镀层，并且第二柱状凸块是使用第二晶种层形成的电镀层。
此外，第一晶种层包括设置在绝缘层的下表面和第二焊盘之间的第一区域、以及从第一区域延伸并且设置在绝缘层的下表面和第二保护层之间的第二区域，其中第二晶种层包括设置在绝缘层的上表面和第一焊盘之间的第三区域、以及从第三区域延伸并且设置在绝缘层的上表面和第一保护层之间的第四区域。
此外，第一晶种层包括设置在绝缘层的下表面和第二焊盘之间的第一区域、以及与第一区域间隔开并且设置在绝缘层的下表面和第二保护层之间的第二区域，其中第二晶种层包括设置在绝缘层的上表面和第一焊盘之间的第三区域、以及与第三区域间隔开并且设置在绝缘层的上表面和第一保护层之间的第四区域。
此外，第一晶种层包括连接第一区域和第二区域并且设置在绝缘层的下表面和第二模制层之间的第五区域，并且第二晶种层包括第六区域，所述第六区域连接第三区域和第四区域并且被设置在绝缘层的上表面和第一模制层之间。
此外，第一柱状凸块和第二柱状凸块中的每个的垂直宽度或高度具有第一和第二柱状凸块中的每个的水平宽度的0.4至0.7倍的范围。
同时，根据实施例的封装衬底包括印刷电路板，该印刷电路板包括：绝缘层；多个第一焊盘，其被设置在绝缘层的上表面上；多个第二焊盘，其被设置在绝缘层的下表面上；第一器件，其被安装在多个第一焊盘的任意一个上；第二器件，其被安装在多个第二焊盘的任意一个上；第一模制层，其被设置在绝缘层的上表面上并且模制第一器件；第二模制层，其被设置在绝缘层的下表面上并且模制第二器件；第一柱状凸块，其被设置在多个第二焊盘中的任意一个上；以及第二柱状凸块，其被设置在多个第一焊盘中的任意一个上；第一焊球，其被设置在第一柱状凸块的下表面上；第二焊球，其被设置在第二柱状凸块的上表面上；主板，其通过第一焊球被附接到印刷电路板的第一柱状凸块；以及上封装，其通过第二焊球被附接到印刷电路板的第二柱状凸块，其中印刷电路板的第二模制层的下表面被定位在与第二器件的下表面相同的平面上，并且第二器件的下表面被设置为直接面向主板的上表面。
此外，第一柱状凸块的上表面与第二焊盘的下表面直接接触，第二柱状凸块的下表面与第一焊盘的上表面直接接触，并且第一柱状凸块的侧表面的整个区域与第二保护层和第二模制层中的至少一个直接接触，并且第二柱状凸块的侧表面的整个区域与第一保护层和第一模制层中的至少一个直接接触。
此外，印刷电路板进一步包括第一晶种层，其被设置在绝缘层的下表面与第二焊盘之间；以及第二晶种层，其被设置在绝缘层的上表面与第一焊盘之间，其中第一柱状凸块是使用第一晶种层形成的电镀层，并且第二柱状凸块是使用第二晶种层形成的电镀层。
根据实施例的印刷电路板包括：绝缘层；第一焊盘，其被设置在绝缘层的上表面上；第二焊盘，其被设置在绝缘层的下表面上；第一器件，其被安装在第一焊盘上；第二器件，其被安装在第二焊盘上；第一模制层，其被设置在绝缘层上并且模制第一器件；第二模制层，其被设置在绝缘层的下表面上并且模制第二器件，其中第二模制层的下表面被设置在与第二器件的下表面相同的平面上。
此外，第一模制层的上表面被定位成高于第一器件的上表面。
此外，印刷电路板进一步包括第一保护层，其被设置在绝缘层的上表面与第一模制层之间；以及第二保护层，其被设置在绝缘层的下表面与第二模制层之间。
此外，印刷电路板进一步包括柱状凸块，其被设置在通过第二保护层的开口所暴露的第二焊盘的下表面下方。
此外，柱状凸块的下表面被定位成高于第二模制层的下表面。
此外，柱状凸块的上表面与第二焊盘的下表面直接接触。
此外，柱状凸块的侧表面的整个区域包括与第二保护层直接接触的第一部分和与第二模制层直接接触的第二部分。
此外，柱状凸块的侧表面的整个区域与第二模制层直接接触。
此外，印刷电路板进一步包括设置在绝缘层的下表面与第二焊盘之间的晶种层，其中柱状凸块是使用晶种层形成的电镀层。
此外，晶种层包括设置在绝缘层的下表面和第二焊盘之间的第一区域、以及从第一区域延伸并且设置在绝缘层的下表面和第二保护层之间的第二区域。
此外，晶种层包括设置在绝缘层的下表面和第二焊盘之间的第一区域、以及与第一区域间隔开并且设置在绝缘层的下表面和第二保护层之间的第二区域。
此外，晶种层包括第三区域，该第三区域连接在第一区域和第二区域之间并且被设置在绝缘层和第二模制层之间。
此外，柱状凸块的垂直宽度或高度具有柱状凸块的水平宽度的0.4至0.7倍的范围。
同时，根据实施例的封装衬底包括印刷电路板，该印刷电路板包括：绝缘层；第一焊盘，其被设置在绝缘层的上表面上；第二焊盘，其被设置在绝缘层的下表面上；第一器件，其被安装在第一焊盘上；第二器件，其安装在第二焊盘上；第一模制层，其被设置在绝缘层上并且模制第一器件；第二模制层，其被设置在绝缘层的下表面上并且模制第二器件；第一保护层，其被设置在绝缘层的上表面与第一模制层之间；第二保护层，其被设置在绝缘层的下表面与第二模制层之间；以及柱状凸块，其被设置在通过第二保护层的开口暴露的第二焊盘的下表面下方；焊球，其被设置在柱状凸块的下表面上；以及主板，其通过焊球被附接到印刷电路板的柱状凸块，其中该印刷电路板的第二模制层的下表面被定位在与第二器件的下表面相同的平面上，并且第二器件的下表面被设置为直接面向主板的上表面。
此外，柱状凸块的上表面与第二焊盘的下表面直接接触，并且柱状凸块的侧表面的整个区域与第二保护层和第二模制层中的至少一个直接接触。
此外，印刷电路板包括设置在绝缘层的下表面和第二焊盘之间的晶种层，并且柱状凸块是使用晶种层形成的电镀层。
根据实施例的印刷电路板包括：绝缘层；焊盘，其被设置在绝缘层的上表面上；晶种层，其被设置在绝缘层的上表面与焊盘之间；保护层，其被设置在绝缘层的上表面上并且具有暴露焊盘的上表面的开口；以及柱状凸块，其被设置在通过保护层的开口所暴露的焊盘的上表面上，其中柱状凸块的下表面与焊盘的上表面直接接触。
此外，柱状凸块的侧表面的至少一部分与保护层直接接触。
此外，柱状凸块是使用晶种层形成的电镀层。
此外，晶种层包括：第一区域，其被设置在绝缘层的上表面与焊盘之间；以及第二区域，其从第一区域延伸并且被设置在绝缘层的下表面和第二保护层之间。
此外，晶种层包括：第一区域，其被设置在绝缘层的上表面和焊盘之间；以及第二区域，其与第一区域间隔开并且被设置在绝缘层的上表面与保护层之间。
此外，晶种层包括：第三区域，其被设置在通过保护层的开口所暴露的绝缘层上并且连接在第一区域和第二区域之间。
此外，柱状凸块的垂直宽度或高度在柱状凸块的水平宽度的0.4至0.7倍的范围内。
此外，印刷电路板进一步包括：安装在绝缘层的上表面上的器件；以及模制层，其被设置在保护层的上表面上并且模制器件。
此外，模制层的上表面被定位在与器件的上表面的相同平面上。
此外，柱状凸块的上表面被定位成低于模制层的上表面。
此外，柱状凸块的侧表面的整个区域包括：与保护层直接接触的第一部分；以及与模制层直接接触的第二部分。
此外，柱状凸块的侧表面的整个区域与模制层直接接触。
另一方面，根据实施例的印刷电路板的制造方法包括：制备绝缘层；在绝缘层的上表面上形成晶种层；通过使用绝缘层的晶种层执行电镀，在晶种层的上表面上形成焊盘；在绝缘层的上表面上形成具有暴露焊盘的上表面的开口的保护层；通过使用绝缘层的晶种层执行电镀，在通过保护层开口所暴露的焊盘的上表面上形成柱状凸块；以及移除晶种层的至少一部分；其中，用于电镀焊盘的晶种层与用于电镀柱状凸块的晶种层相同，并且柱状凸块的下表面与焊盘的上表面直接接触。
此外，柱状凸块的侧表面的至少一部分与保护层直接接触。
此外，移除之后的晶种层包括：设置在绝缘层的上表面和焊盘之间的第一区域、以及从第一区域延伸并且被设置在绝缘层的下表面和第二保护层之间的第二区域。
此外，移除之后的晶种层包括：设置在绝缘层的上表面和焊盘之间的第一区域、以及与第一区域间隔开并且被设置在绝缘层的上表面和保护层之间的第二区域。
此外，移除之后的晶种层包括第三区域，该第三区域被设置在通过保护层的开口暴露并连接第一区域和第二区域的绝缘层上。
此外，柱状凸块的垂直宽度或高度具有柱状凸块的水平宽度的0.4至0.7倍的范围。
有益效果
根据此实施例，通过在印刷电路板上形成柱状凸块并且使用柱状凸块附接上封装或主板来制造封装衬底，因此，能够响应精细节距，并且能够最大化制造商的生产力。
此外，根据本实施例，每个器件被安装在印刷电路板的两个表面上，并且设置用于模制安装的器件的模制层。因此，与现有的单侧模制结构相比，能够维持印刷电路板的上部和下部的平衡。因此，能够最小化印刷电路板的翘曲的发生。
此外，根据实施例，每个器件被安装在印刷电路板的两侧上。因此，安装在现有上封装上的所有有源或无源器件都能够被安装在印刷电路板上，并且因此可以减小封装衬底的整体厚度。
此外，根据本实施例，附接到主板的模制层的下表面被定位在与安装在印刷电路板的下部上的器件的下表面相同的平面上。因此，能够改进主板与印刷电路板之间连接的可靠性。
此外，根据本实施例，柱状凸块被分别设置在印刷电路板的两侧上，并且因此，与现有的单侧柱状凸块布置结构相比，能够改进封装平衡，并且因此，能够最小化翘曲的发生。
此外，根据本实施例，柱状凸块被分别设置在印刷电路板的两个表面上，从而能够通过柱状凸块将热散发到印刷电路板的两侧，并且因此，可以改进散热特性。
另外，根据本实施例，柱状凸块的高度能够被调整为与器件的高度一样多，并且因此封装的设计容易。
此外，根据实施例，能够通过使用焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。因此，不需要为形成柱状凸块而形成单独的晶种层，并从而能够简化制造工艺，并且能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据实施例，没有必要单独对阻焊剂进行除污工艺(desmear process)，并且因此能够防止由除污溶液引起的阻焊剂的白化现象。
此外，在实施例中，柱状凸块的纵横比被包括在0.4至0.7的范围内，并且从而，能够改进柱状凸块的耐久性。
附图说明
图1是根据现有技术的封装衬底的横截面图。
图2是示出根据第一实施例的印刷电路板的视图。
图3是示出根据实施例的电路板的绝缘层中包括的第二材料的结构的视图。
图4是示出根据实施例的印刷电路板的绝缘层中包括的第一材料和第二材料的布置结构的视图。
图5是用于解释比较示例中的柱状凸块的结构的视图。
图6是用于解释根据第一实施例的柱状凸块的结构的视图。
图7是用于解释根据第二实施例的柱状凸块的结构的视图。
图8是用于解释根据第三实施例的柱状凸块的结构的视图。
图9至图15是示出按照工艺的顺序根据图2中所示的第一实施例的印刷电路板的制造方法的视图。
图16是示出第一实施例的封装衬底的视图。
图17是示出第二实施例的印刷电路板的视图。
图18是示出根据第二实施例的封装衬底的视图。
具体实施例
在下文中，将参考附图详细描述本发明的实施例。然而，本发明的精神和范围不限于所描述的实施例的一部分，并且能够以各种其他形式实施，并且在本发明的精神和范围内，实施例的一个或多个元件可以选择性地组合和替代使用。
此外，除非另有明确定义和描述，本发明实施例中使用的术语(包括技术和科学术语)可以解释为与本发明所属的本领域的普通技术人员通常理解的相同含义，并且诸如那些在常用词典中定义的术语可以被解释为具有与其在相关技术的上下文中的含义一致的含义。
此外，本发明的实施例中使用的术语是用于描述实施例，并不用于限制本发明。在本说明书中，除非在短语中特别说明，单数形式也可以包括复数形式，并且可以包括当在A(和)、B和C中的“至少一个(或多个)”描述时可以被包括在A、B以及C中的所有组合中的至少一个。
此外，在描述本发明的实施例的元件时，可以使用诸如第一、第二、A、B、(a)和(b)的术语。这些术语仅用于将元件与其他元件区分开来，并且这些术语不限于元件的本质、顺序或顺序。
此外，当元件被描述为被“连接”、“耦合”或“连接”到另一个元件时，它不仅可以包括当该元件直接“连接”到、“耦合”到或“连接”到其他元件，也包括当元件在元件和其他元件之间被另一个元件“连接”、“耦合”或“连接”时。
此外，当描述为形成或设置在每个元件的“上面(上方)”或“下面(下方)”时，“上面(上方)”或“下面(下方)”可以不仅包括当两个元件彼此直接连接时，而且包括当一个或多个其他元件形成或设置在两个元件之间时。
此外，当表达为“上面(上方)”或“下面(下方)”时，它可以不仅包括基于一个元件的上方向，而且包括下方向。
图2是示出根据第一实施例的印刷电路板的视图。
参考图2，印刷电路板100包括第一绝缘层101、电路图案102、过孔(via)103、第二绝缘层103、第三绝缘层104、以及第一焊盘106、第二焊盘107、保护层108、第一模制层109、第二模制层110、第一连接部分111、第一器件112、第二连接部分113、第二器件114、第三连接部分115、第三器件116以及柱状凸块117。
第一绝缘层101可以是核心衬底。
第一绝缘层101可以是其上形成有单个电路图案的印刷电路板的支撑衬底，但也可以意指在具有多个堆叠结构的衬底之中的任何一个电路图案形成在其上的区域。
第二绝缘层104被形成在第一绝缘层101上，并且第三绝缘层105被形成在第一绝缘层101下方。
第一至第三绝缘层101、104和105形成绝缘板，并且可以是热固性或热塑性聚合物衬底、陶瓷衬底、有机-无机复合材料衬底或玻璃纤维浸渍衬底，并且在包括聚合物树脂的情况下，其可以包括环氧基绝缘树脂，诸如FR-4、BT(双马来酰亚胺三嗪)和ABF(AjinomotoBuild up Film(味之素增强膜))，并且可替选地，其可以包括基于聚酰亚胺的树脂，但不特别限于此。
第一至第三绝缘层101、104和105可以由不同的材料形成。例如，第一绝缘层101是包括玻璃纤维的浸渍衬底，并且第二绝缘层104和第三绝缘层105可以是仅由树脂制成的绝缘片。
第一绝缘层101是中央绝缘层，并且可以比第二和第三绝缘层104和105厚。
内部电路图案102被形成在第一绝缘层101的上部和下部中的至少一个上。
电路图案102可以通过印刷电路板的常规制造工艺形成，诸如加成工艺(Additiveprocess)、减成工艺(Subtractive Process)、MSAP(Modified Semi Additive Process(改进的半加成工艺))、SAP(Semi Additive Process(半加成工艺))方法等，并且在此省略其详细描述。
此外，过孔103被形成在第一绝缘层101中以连接不同层中形成的内部电路图案102。
外部电路图案(未示出)也被形成在第一绝缘层101上形成的第二绝缘层104和第一绝缘层下方形成的第三绝缘层105上。
外部电路图案(未示出)也被形成在第一绝缘层101上形成的第二绝缘层104和第一绝缘层下方形成的第三绝缘层105的暴露表面上。
外部电路图案可以意指附图中所示的焊盘106和107。也就是说，外部电路图案通过与焊盘106和107相同的工艺形成，并且根据它们的功能被划分为图案和焊盘。
即，在第二绝缘层104和第三绝缘层105的表面上形成电路图案，根据电路图案的功能，一部分可以是外部电路图案，并且另一部分可以是连接到芯片或其他衬底的焊盘106和107。
此外，在第二绝缘层104和第三绝缘层105中还形成过孔。
如上所述的过孔103通过激光工艺形成用于打开第一、第二和第三绝缘层101、104和105中的至少一个的过孔洞(via hole)，并且因此，它可以通过用金属浆料填充所形成的过孔洞的内部被形成。
在这种情况下，形成过孔103的金属材料可以是选自Cu、Ag、Sn、Au、Ni和Pd中的任何一个材料，并且可以使用化学镀(electroless plating)、电解镀(electrolyticplating)、丝网印刷、溅射、蒸发、喷墨和分配中的任何一个或其组合来填充金属材料。
同时，过孔洞可以通过包括机械加工、激光加工和化学加工的任何一个加工方法形成。
当通过机械处理形成过孔洞时，可以使用诸如铣削(milling)、钻孔、以及铣切(routing)的方法，并且当通过激光处理形成过孔洞时，可以使用UV或CO2激光方法，并且当通过化学处理形成过孔洞时，可以使用含有氨基硅烷、酮类等的药物等，从而可以打开第一、第二和第三绝缘层101、104和105。
另一方面，激光处理是一种切割方法，其通过将光能集中在表面上，将材料的一部分熔化并蒸发成所需的形状，它能够通过计算机程序轻松地加工复杂的形态，并且能够加工其他方法难以切割的复合材料。
另外，通过激光的处理能够具有至少0.005mm的切割直径，并且在可能的厚度范围内具有广泛的优势。
作为激光处理钻头，优选使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光是既能够加工铜箔层又能够加工绝缘层的激光，并且CO2激光是只能加工绝缘层的激光。
保护层108被形成在第二绝缘层104和第三绝缘层105的表面(暴露于外部的表面、形成有焊盘的表面)上。
保护层108具有暴露第一焊盘106的上表面的开口。
也就是说，保护层108用于保护第二绝缘层104和第三绝缘层105的表面、以及第二绝缘层104和第三绝缘层105的前表面。具有用于打开第一焊盘106和第二焊盘107的堆叠结构的表面以暴露的开口。
保护层108可以由使用阻焊剂(SR)、氧化物和Au中的任何一个或多个的至少一层形成。优选地，保护层108可以是阻焊剂。此外，保护层108可以包括在第二绝缘层104的上表面上设置的上保护层或第一保护层。此外，保护层108可以包括在第三绝缘层105的下表面下方设置的下保护层或第二保护层。
通过保护层108的开口暴露的第一焊盘106根据其功能被分类。
也就是说，第一焊盘106可以包括连接到第一器件112的焊盘和连接到第二器件114的焊盘。
为此，连接部分111和113可以被设置在第一焊盘106上。也就是说，第一连接部分111可以被设置在第一焊盘106之中的其上安装有第一器件112的焊盘上。此外，第二连接部分113可以被设置在第一焊盘106之中的其上安装有第二器件114的焊盘上。
第一连接部分111和第二连接部分113可以具有六面体形状。例如，第一连接部分111和第二连接部分113的横截面可以包括矩形形状。更详细地说，第一连接部分111和第二连接部分113的横截面可以包括矩形或正方形形状。第一连接部分111和第二连接部分113可以包括金(Au)。例如，第一连接部分111和第二连接部分113可以是金凸块。
第一器件112可以被附接在第一连接部分111上。另外，第二器件114可以被附接在第二连接部分113上。
第一器件112和第二器件114可以是构成存储器封装的有源器件和无源器件。然而，实施例不限于此，并且第一器件112和第二器件114可以包括除了存储器封装之外的器件。例如，第一器件112和第二器件114可以包括驱动IC芯片、二极管芯片、功率IC芯片、触摸传感器IC芯片、多层陶瓷电容器(MLCC)芯片、BGA(球栅阵列)芯片和芯片电容器中的至少一个。
第一模制层109被设置在保护层108之中的上保护层或第一保护层上。第一模制层109可以被设置在上保护层或第一保护层上以覆盖第一器件112和第二器件114。第一模制层109可以由树脂形成。第一模制层109能够通过将第一器件112和第二器件114模制在其中来保护第一器件112和第二器件114免受外部环境的影响。第一模制层109的上表面可以被定位成高于第一器件112和第二器件114的上表面。例如，可以设置第一器件112的上表面和第二器件114的上表面以覆盖第一模制层109的上表面。
同时，第二焊盘107被设置在第三绝缘层105的下表面上。此外，第二焊盘107可以包括其上安装第三器件116的安装焊盘、以及在其上设置用于连接到外部主板的柱状凸块117的凸块焊盘。
第三连接部分115可以被设置在第二焊盘107的安装焊盘上。在这种情况下，第三连接部分115可以具有与第一连接部分111和第二连接部分113的形状不同的形状。例如，第三连接部分115可以具有球形。可替选地，第三连接部分115的横截面可以包括圆形。可替选地，第三连接部分115可以整体或部分地具有圆形形状。例如，第三连接部分115的横截面形状可以包括在一侧上的平坦表面和在与该一侧相对的另一侧上的弯曲表面。
第三连接部分115可以具有与第一连接部分111和第二连接部分113不同的尺寸。例如，第三连接部分115可以被形成为具有比第一连接部分111和第三连接部分113小的尺寸。第三连接部分115可以包括铜(Cu)、锡(Sn)、铝(Al)、锌(Zn)、铟(In)、铅(Pb)、锑(Sb)、铋(bi)、银(Ag)和镍(Ni)中的至少一个。第三连接部分115可以是焊料凸块。第三连接部分115可以是焊球，并且因此可以在回流工艺的温度处被熔化。
柱状凸块117可以被设置在下保护层或通过第二保护层或凸块焊盘的下表面暴露的第二焊盘107下方。
柱状凸块117可以从下保护层或第二保护层的下表面突出。柱状凸块117可以具有彼此相等的上宽度和下宽度。此外，柱状凸块117可以具有上宽度和不同的下宽度。柱状凸块117可以具有柱形状。
柱状凸块117可以由至少两个或更多个组成。例如，柱状凸块117可以包括：第一柱状凸块117，该第一柱状凸块117被设置在多个第二焊盘107之中的相对于中心形成在左侧的第二焊盘中的任意一个上；以及第二柱状凸块，该第二柱状凸块被设置在右侧上形成的第二焊盘中的任意一个上。
在这种情况下，柱状凸块117的下表面可以被定位成高于第三器件116的下表面。柱状凸块117可以包括：在下保护层或第二保护层的开口中设置的第一部分、以及在下保护层或第二保护层的下表面下方突出的第二部分。
在这种情况下，第一部分的上宽度和下宽度可以彼此相等。此外，第二部分的上宽度和下宽度可以彼此相等。此外，第一部分的宽度和第二部分的宽度可以彼此相等。可替选地，第一部分的宽度和第二部分的宽度可以彼此不同。例如，第二部分的宽度可以大于第一部分的宽度。因此，柱状凸块117的第二部分可以被形成为扩展到下保护层或第二保护层的下表面。
表面处理层(未示出)可以被设置在柱状凸块117的下表面上。例如，用于保护柱状凸块117的表面的表面处理层可以被设置在柱状凸块117的下表面上。表面处理层可以通过有机可焊性防腐剂(OSP)、ENEPIG以及薄镍化学镀钯浸金(EPIG)中的任一个表面处理方法形成。此外，表面处理层可以由Ni/Au构成的软金形成，并且可以具有5至10μm的厚度。
第二模制层110被设置在保护层108之中的下保护层或第二保护层下方。第二模制层110可以被设置在下保护层或第二保护层上以覆盖第三器件116。第二模制层110可以由树脂形成。在这种情况下，第二模制层110可以被设置为覆盖第三器件116的侧部。此外，第二模制层110可以被设置为暴露第三器件116的下表面。换句话说，第二模制层110的下表面可以被定位在与第三器件116的下表面相同的平面上。在这种情况下，第二模制层110的下表面与第三器件116的下表面相同。在这种情况下，在第二模制层110被形成为覆盖第三器件116的下表面的状态中，其可以通过研磨第二模制层110使得第二模制层110的下表面被定位在与第三器件116的下表面相同的平面上被形成。
如上所述，根据第一实施例的印刷电路板100包括用于模制在绝缘层101、104和105上安装的器件的第一模制层109。此外，根据第一实施例的印刷电路板100包括用于模制在绝缘层101、104和105下方安装的器件的第二模制层110。因此，在印刷电路板100中，模制层不是仅被设置在绝缘层的一侧上，而是模制层被设置在两侧上，从而能够维持印刷电路板两侧的平衡，并且因此，能够最小化翘曲的发生。
同时，实施例中的绝缘层101、104和105可以具有低介电常数。
也就是说，第一绝缘层101包括玻璃纤维。通常，玻璃纤维的厚度约为12μm。因此，第一绝缘层101的厚度可以具有21μm±2μm的厚度，包括玻璃纤维的厚度。具体地，第一绝缘层101的厚度可以在19μm至23μm的范围内。
可替选地，第二绝缘层104和第三绝缘层105中不包括玻璃纤维。优选地，第二绝缘层104和第三绝缘层105可以由RCC制成。因此，第二绝缘层104和第三绝缘层105中的每个可以具有12μm±2μm的厚度。也就是说，第二绝缘层104和第三绝缘层105中的每个的厚度可以在10μm至14μm的范围内。
在本实施例中，使用具有低介电常数的RCC形成绝缘层，从而减小电路板的厚度，并提供即使在高频带中信号损失也最小化的高可靠性电路板。这可以通过在第二绝缘层104和第三绝缘层105中包括的材料的性能来实现，这将在下面更详细地描述。
为此，第二绝缘层104和第三绝缘层105可以包括能够以低介电常数确保机械/化学可靠性的材料。
详细地，第二绝缘层104和第三绝缘层105可以具有3.0或更小的介电常数Dk。更详细地，第二绝缘层104和第三绝缘层105可以具有2.03至2.7的介电常数。因此，第二绝缘层104和第三绝缘层105可以具有低介电常数，并且当将绝缘层应用于高频使用的电路板时，能够减小根据绝缘层的介电常数的传输损耗。
此外，第二绝缘层104和第三绝缘层105可以具有50ppm/℃或更小的热膨胀系数。详细地，第二绝缘层104和第三绝缘层105可以具有15ppm/℃至50ppm/℃的热膨胀系数。
因此，第二绝缘层104和第三绝缘层105可以具有低的热膨胀系数，从而最小化绝缘层中由于温度变化引起的裂缝。
为此，第二绝缘层104和第三绝缘层105可以由两种材料形成。详细地，第二绝缘层104和第三绝缘层105可以包括混合有两种化合物的材料。详细地，第二绝缘层104和第三绝缘层105可以包括第一化合物和第二化合物。
第一材料和第二材料可以被包括在特定比例范围内。详细地，第一材料和第二材料能够以4:6至6:4的比例被包括。
此外，第二绝缘层104和第三绝缘层105可以进一步包括无机颗粒。详细地，第二绝缘层104和第三绝缘层105可以进一步包括无机颗粒，诸如二氧化硅(SiO2)。基于第二绝缘层104和第三绝缘层105的总量，无机颗粒能够以约55wt％至约70wt％的数量被包括。
当无机颗粒的比例超出上述范围时，可以通过无机颗粒来增大热膨胀系数或介电常数的大小，并且因此绝缘层的性能可能会劣化。
另外，第一材料和第二材料可以在第二绝缘层104和第三绝缘层105中彼此化学非键合。然而，实施例不限于此，并且包括第一化合物的第一材料和包括第二化合物的第二材料可以被直接化学键合或通过单独的链接基团(linking group)被化学键合。
第一材料可以包括具有绝缘性能的材料。此外，由于高冲击强度，第一材料可以具有改进的机械性能。详细地，第一材料可以包括树脂材料。例如，第一材料可以包括含聚苯醚(PPE)的第一化合物。
第一材料可以包括多个第一化合物，并且可以通过彼此化学键合形成第一化合物。详细地，第一化合物可以通过共价键，即，π-π键(ππ)彼此线性连接。
也就是说，第一化合物可以通过彼此化学键合被形成，使得第一材料具有约300至500的分子量。
另外，第二材料可以包括第二化合物。详细地，可以通过将多个第二化合物彼此化学键合来形成第二材料。
第二化合物可以包括具有低介电常数和热膨胀系数的材料。此外，第二化合物可以包括具有改进的机械强度的材料。
第二化合物可以包括三环癸烷(tricyclodecane)和连接到三环癸烷的端基(terminal group)。与三环癸烷连接的端基可以包括各种材料，其中第二化合物可以通过碳双键(C＝C键)彼此连接。详细地，被连接到三环癸烷的端基可以包括丙烯酸酯基、环氧基、羧基、羟基和异氰酸酯基。
第二化合物可以在被连接到三环癸烷的端基之间相互链接。具体而言，第二化合物通过碳双键(C＝C键)在端基之间交联以形成网络结构。
图3是示出根据实施例的电路板的绝缘层中包括的第二材料的结构的视图。
具体地，参考图3，第二化合物可以被交联以形成网络结构。即，第二化合物可以是具有多个网络结构的键的集合体(aggregate)。
因此，由第二化合物形成的第二材料根据材料性能可以具有低介电常数和热膨胀系数，并且由于网络结构可以具有改进的机械强度。
图4是用于解释构成第二绝缘层104和第三绝缘层105的第一材料和第二材料的布置的视图。
第一材料和第二材料可以在绝缘层中被形成为一个单相。参考图8，通过第一化合物的共价键连接的第一材料可以被设置在由第二化合物相互交联以形成网络结构的第二材料内部。
详细地，第一化合物可以被设置在通过化学键合第二化合物形成以防止第一材料与第二材料分离的第二材料的网络结构内部。
即，第二绝缘层104和第三绝缘层105可以被形成为一个单相结构，而第一材料和第二材料在绝缘层中没有被相分离。因此，因为第一材料和第二材料由于第一材料和第二材料的材料性能具有低介电常数和低热膨胀系数，它们可以形成为单相，并且因此具有高机械强度。
同时，在实施例中，可以使用用于形成第二焊盘107的电镀晶种层(稍后描述)来形成柱状凸块117。因此，在实施例的印刷电路板100中，用于形成柱状凸块117的单独的晶种层可以被省略。此外，柱状凸块117可以设置为与第二焊盘107直接接触。此外，柱状凸块117可以被设置为与下保护层或第二保护层直接接触。也就是说，柱状凸块117的上表面可以直接接触第二焊盘107的下表面。另外，柱状凸块117的侧表面可以直接接触下保护层或第二保护层。即，在比较示例的印刷电路板中，在焊盘和柱状凸块之间形成用于电镀柱状凸块的单独的晶种层。因此，比较示例的印刷电路板具有其中柱状凸块和焊盘不直接相互接触的结构。
也就是说，在本实施例中，能够通过使用在焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。据此，不需要形成用于形成柱状凸块的单独的晶种层，因此能够简化制造工艺。并且，能够解决柱状凸块的晶种层之间产生裂纹的问题，并且从而能够改进产品的可靠性和耐用性。另外，根据本实施例，没有必要单独对阻焊剂进行除污工艺，并且因此，能够防止由除污溶液引起的阻焊剂的白化现象。
在下文中，将更详细地描述柱状凸块117的结构。
图5是用于解释在比较示例中的柱状凸块的结构的视图，图6是用于解释根据第一实施例的柱状凸块的结构的视图，图7是用于解释根据第二实施例的柱状凸块的结构的视图，并且图8是用于解释根据第三实施例的柱状凸块的结构的视图。
参考图5，比较示例的印刷电路板包括绝缘层41。
并且，焊盘42被设置在绝缘层41上。在这种情况下，用于电镀焊盘42的第一晶种层43被设置在绝缘层41和焊盘42之间。
此外，具有暴露焊盘42上表面的至少一部分的开口的保护层44被设置在绝缘层41上。此外，柱状凸块46可以被设置在通过保护层44的开口暴露的焊盘42的上表面上。也就是说，柱状凸块46具有预定的高度并且被设置在具有突出结构的焊盘42上，并且因此，柱状凸块46不能通过化学镀被形成。因此，柱状凸块46通过电镀被形成，并且因此，第二晶种层45被设置在焊盘107上。第二晶种层45可以分别被设置在焊盘42的上表面上、保护层44的上表面上、以及保护层44的开口的内壁上。
也就是说，在比较示例的印刷电路板中，第二晶种层45被设置在焊盘42上以形成柱状凸块46。因此，在比较示例的印刷电路板中，需要额外执行形成第二晶种层45的工艺，并且因此制造工艺变得复杂或制造时间增加。
此外，在比较示例的印刷电路板中，在通过化学镀形成的第二晶种层45的除污工艺期间由于溶液而发生保护层44白化现象。此外，在比较示例的印刷电路板中，第二晶种层45被设置在焊盘和柱状凸块之间，并且因此凸块层具有多孔微结构。并且，这个多孔结构具有低金属密度，因此，由于外部冲击或其他物理力在多孔第二晶种层45中产生裂纹，并且因此，存在柱状凸块被毁坏和产品的可靠性或耐用性迅速降低的问题。
比较示例的柱状凸块的横向宽度为a，并且纵向宽度为b。在这种情况下，比较示例的柱状凸块的纵横比(b/a)被包括在0.8～2.0的范围内，并且因此柱状凸块的耐久性低。
参考图6，第一实施例的柱状凸块具有其中省略比较示例的第二晶种层的结构。换言之，可以通过使用用于电镀焊盘的晶种层107A在焊盘107上电镀来形成第一实施例的柱状凸块。图6包括阻焊限定(SMD)型保护层。
在SMD型中，焊盘107的上表面的一部分通过保护层108A的开口暴露，并且柱状凸块117A可以被设置在暴露的上表面上。此外，SMD型中的保护层108A的开口的宽度小于柱状凸块117A的上表面的宽度。因此，柱状凸块117A的上表面的至少一部分被保护层108A覆盖。
在这种情况下，第一实施例中的柱状凸块117A的下表面与焊盘107的上表面直接接触。此外，柱状凸块117A的侧表面与保护层108A直接接触。具体地，柱状凸块117A的侧表面可以被设置为与保护层108A的开口的内壁直接接触。
这里，晶种层107A被设置在绝缘层105和焊盘107之间。在这种情况下，晶种层107A不会在焊盘107形成之后被立即移除，而是保留直到形成柱状凸块117A。即，在形成焊盘之后，将比较示例中的第一晶种层的除了在焊盘下方设置的区域之外的所有区域移除。
与此不同，根据实施例的晶种层107A没有从除了焊盘107的下部分之外的区域移除，直到形成所有柱状凸块117A。此外，因为在如上所述形成柱状凸块117A之后移除晶种层107A，其可以具有与比较示例的第一晶种层不同的结构。
也就是说，比较示例的第一晶种层仅被设置在设置有焊盘的区域中。也就是说，比较示例中的第一晶种层仅被设置在焊盘下方。
可替选地，在第一实施例中，晶种层107A不仅可以被设置在设置有焊盘107的区域中，还可以从该区域延伸并且被设置在保护层108A下方。
也就是说，晶种层107A包括设置在焊盘107和绝缘层105之间的第一区域，以及从第一区域延伸并且设置在保护层108A和绝缘层105之间的第二区域。
因此，能够通过使用在焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。据此，不需要形成用于形成柱状凸块的单独的晶种层，因此能够简化制造工艺。并且，能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据实施例，没有必要单独对阻焊剂执行除污工艺，并且因此能够防止由除污溶液引起的所述阻焊剂的白化现象。
此外，根据第一实施例的柱状凸块可以具有水平宽度A和垂直宽度B。此外，第一实施例中的柱状凸块117A的纵横比(B/A)被包括在0.4至0.7的范围中，从而改进柱状凸块117A的耐久性。换言之，柱状凸块的垂直宽度或高度被设置为具有柱状凸块的水平宽度的0.4至0.7倍的范围。此时，当柱状凸块117A的纵横比(B/A)小于0.4时，柱状凸块117A的高度无法保证，使得柱状凸块117A不能正常工作。此外，当柱状凸块117A的纵横比(B/A)大于0.7时，因为柱状凸块117A的垂直宽度与水平宽度相比太大，所以存在柱状凸块117A容易塌陷的耐久性的问题。
此外，具有这种结构的柱状凸块117A的侧表面可以包括与保护层108直接接触的第一部分和与第二模制层110直接接触的第二部分。即，比较示例中的柱状凸块具有不包括柱状凸块的第一部分的结构，因为晶种层被额外设置在保护层和柱状凸块之间，但是在实施例中，可以设置包括与保护层直接接触的第一部分的柱状凸块。
参考图7，第二实施例的柱状凸块具有省略了比较示例的第二晶种层的结构。换言之，第二实施例的柱状凸块可以通过使用用于电镀焊盘的晶种层107B在焊盘107上被电镀形成。图7包括非阻焊限定(NSMD)型保护层。
在NSMD型中，焊盘107的上表面的整个区域通过保护层108B的开口被暴露，并且柱状凸块117B可以被设置在暴露的上表面上。此外，NSMD型的保护层108B的开口的宽度大于柱状凸块117B的上表面的宽度。因此，保护层108B可以被设置在与柱状凸块117B和焊盘107隔开预定距离的位置处。
在这种情况下，第二实施例中的柱状凸块117B的下表面被设置为与焊盘107的上表面直接接触。此外，柱状凸块117B的侧表面可以被暴露。更具体地，柱状凸块117B的侧表面可以被设置为与第二模制层110直接接触。
这里，晶种层107B被设置在绝缘层105和焊盘107之间。在这种情况下，晶种层107B不会在焊盘107形成之后被立即移除，而是一直保持直到形成柱状凸块117B。即，在比较示例的第一晶种层中，在形成焊盘后，除了在焊盘下方设置的区域以外的所有区域被移除。
与此不同，在根据第二实施例的晶种层107B中，在除了焊盘107的下部以外的区域中设置的部分没有被移除，直到形成所有柱状凸块117B。此外，因为在如上所述形成柱状凸块117B之后移除晶种层107B，所以其可以具有与比较示例的第一晶种层的结构不同的结构。
即，比较示例的第一晶种层仅被设置在设置有焊盘的区域中。也就是说，比较示例中的第一晶种层仅被设置在焊盘下方。
可替选地，根据第二实施例的晶种层107B不仅可以被设置在设置有焊盘107的区域中，还可以从该区域延伸并且设置在保护层108B下方。
也就是说，晶种层107B包括设置在焊盘107和绝缘层105之间的第一区域，以及与第一区域间隔开并且设置在保护层108B和绝缘层105之间的第二区域。
因此，能够通过使用在焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。据此，不需要形成用于形成柱状凸块的单独的晶种层，因此，能够简化制造工艺。并且，能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据本实施例，不需要单独对阻焊剂执行除污工艺，并且因此，能够防止由除污溶液引起的所述阻焊剂的白化现象。
此外，根据第二实施例的柱状凸块可以具有A’的水平宽度和B’的垂直宽度。此外，第二实施例中的柱状凸块117B的纵横比(B’/A’)被包括在0.4至0.7的范围内，从而改进柱状凸块117B的耐久性。当柱状凸块117B的纵横比(B’/A’)小于0.4时，柱状凸块117B的高度不能保证，使得柱状凸块117B不能正常地运作。此外，当柱状凸块117B的纵横比(B’/A’)大于0.7时，因为柱状凸块117B的垂直宽度与水平宽度相比太大，所以存在柱状凸块117B容易塌陷的耐久性的问题。
此外，第二实施例中的柱状凸块117的侧表面的整个区域可以具有与第二模制层110直接接触的结构。
参考图8，第三实施例的柱状凸块具有省略了比较示例的第二晶种层的结构。换言之，第三实施例的柱状凸块可以通过使用用于电镀焊盘的晶种层107C电镀焊盘107被形成。图8包括非阻焊限定(NSMD)型保护层。
在NSMD型中，焊盘107的上表面的整个区域通过保护层108C的开口暴露，并且柱状凸块117C可以被设置在暴露的上表面上。此外，NSMD型的保护层108C的开口的宽度大于柱状凸块117C的上表面的宽度。因此，保护层108C可以被设置在与柱状凸块117C和焊盘107隔开了预定距离的位置处。
在这种情况下，第三实施例中的柱状凸块117C的下表面被设置为与焊盘107的上表面直接接触。此外，柱状凸块117C的侧表面可以被暴露。更具体地，柱状凸块117C的侧表面可以被设置为与第二模制层110直接接触。
这里，晶种层107C被设置在绝缘层105和焊盘107之间。在这种情况下，晶种层107C在形成焊盘107之后不被立即移除，而是一直保持直到形成柱状凸块117C。即，在比较示例的第一晶种层中，在形成焊盘之后，除了在焊盘下方设置的区域以外的所有区域被移除。
与此不同，在第三实施例中，在除了焊盘107的下部以外的区域中设置的晶种层107C没有被移除，直到形成所有柱状凸块117C。此外，因为在如上所述形成柱状凸块117C之后移除晶种层107C，所以其可以具有与比较示例的第一晶种层不同的结构。
也就是说，比较示例的第一晶种层仅被设置在设置有焊盘的区域中。也就是说，比较示例中的第一晶种层仅被设置在焊盘下方。
可替选地，在第三示例性实施例中，晶种层107C不仅可以被设置在设置焊盘107的区域中，而且从该区域延伸并且被设置在保护层108C下方。
也就是说，晶种层107C包括设置在焊盘107和绝缘层105之间的第一区域、与第一区域隔开并且设置在保护层108C和绝缘层105之间的第二区域、以及设置在第二模制层110与第一和第二区域之间的绝缘层105之间第三区域。
因此，能够通过使用在焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。据此，不需要形成用于形成柱状凸块的单独的晶种层，因此能够简化制造工艺。并且，能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据实施例，没有必要单独对阻焊剂执行除污工艺，并且因此，能够防止由除污溶液引起的所述阻焊剂的白化现象。
在下文中，将详细描述根据图2中所示的第一实施例的印刷电路板的制造方法。
图9至图15是示出按照工艺的顺序的根据图2中所示的第一实施例的印刷电路板的制造方法的视图。
首先，参考图9，制备作为用于制造印刷电路板100的基础的第一绝缘层101。
第一绝缘层101是用于形成存在于印刷电路板100中的电路图案的基础材料。
第一绝缘层101可以是热固性或热塑性聚合物衬底、陶瓷衬底、有机-无机复合材料衬底或玻璃纤维浸渍衬底，并且其可以包括聚合物树脂，诸如环氧基绝缘树脂，并且可替选地，其可以包括基于聚酰亚胺的树脂。
在第一绝缘层101的至少一个表面上形成金属层(未示出)。金属层(未示出)被用于形成内部电路图案102。
金属层可以通过化学镀被形成在第一绝缘层101上，并且可替选地，可以使用覆铜薄层压板(CCL)。
在这种情况下，当金属层通过化学镀被形成时，粗糙度被提供给第一绝缘层101的上表面，使得能够平滑地执行镀覆(plating)。
金属层可以由诸如铜(Cu)、铁(Fe)及其合金的导电金属材料形成。
其后，参考图10，通过蚀刻制备的第一绝缘层101的上表面和下表面的金属层来形成电路图案102，并且在第一绝缘层101中形成过孔洞(未示出)，并且因此，形成用于将分别形成在第一绝缘层101的上表面和下表面上的电路图案102彼此电连接的导电过孔103。
可以通过在金属层的上表面和下表面上涂覆光刻胶，对其进行图案化，并且然后曝光和显影以形成光刻胶图案来形成电路图案102。
也就是说，电路图案102可以通过印刷电路板的常规制造工艺形成，诸如加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)过程等等，并且这里将省略对其的详细描述。
导电过孔103被形成以传导单层电路图案和两层电路图案中的至少一个或多个区域。用于形成导电过孔103的过孔洞可以通过诸如激光加工的工艺被形成，并且其可以通过用金属材料填充所形成的过孔洞的内部的工艺被形成。
在这种情况下，金属材料可以是从Cu、Ag、Sn、Au、Ni和Pd选择的任何一个材料，并且可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分配中的任何一个或组合来填充金属材料。
在这种情况下，形成电路图案102和导电过孔103的顺序不是很重要。然而，为了更有效地加工过孔洞，优先加工导电过孔103以形成导电过孔103，并且然后形成电路图案102。
其后，参考图11，覆盖第一绝缘层101的上表面上形成的电路图案102的第二绝缘层104被形成。
在这种情况下，第二绝缘层104可以被形成为单层，但是可以具有其中多个层中的每个被形成并堆叠在多个层中的结构。在这种情况下，第二绝缘层104可以通过应用环氧树脂、酚醛树脂、预浸料、聚酰亚胺膜、ABF膜等由相同材料制成的多个层形成。优选地，第二绝缘层104可以由如上所述的RCC形成。
因此，可以在第二绝缘层104的一个表面上形成金属层(未示出)。
可以存在金属层以稍后形成第一焊盘106或外部电路图案(未示出)。
金属层用作树脂在加压工艺期间通过热和压力促进树脂的流动和扩散。
覆盖第一绝缘层101的下表面上形成的电路图案102的第三绝缘层105被形成。
在这种情况下，第三绝缘层105可以被形成为单层，但是可以具有其中每个被形成为多个层并且堆叠在多个层中的结构。在这种情况下，第三绝缘层105可以通过应用环氧树脂、酚醛树脂、预浸料、聚酰亚胺膜、ABF膜等由相同材料制成的多个层形成。优选地，第三绝缘层105可以由RCC形成。
因此，金属层(未示出)可以被形成在第三绝缘层105的一个表面上。
可以存在金属层以稍后形成第二焊盘107或外部电路图案(未示出)。金属层用作在加压工艺期间通过热和压力促进树脂的流动和扩散。
接下来，通过蚀刻制备的第二绝缘层104上表面上的金属层形成第一焊盘106，并且在第二绝缘层104中形成过孔洞(未示出)，并且因此，用于将第一绝缘层101的上表面上形成的电路图案102和第一焊盘106彼此电连接的导电过孔被形成。
即，第一焊盘106可以通过诸如加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)工艺等等的印刷电路板的常规制造工艺被形成，并且这里将省略对其的详细描述。
此外，通过蚀刻制备的第三绝缘层105的下表面上的金属层形成第二焊盘107，从而在第三绝缘层105中形成过孔洞(未示出)，并且用于将第一绝缘层101的下表面上形成的电路图案102和第二焊盘107彼此电连接的导电过孔被形成。
接下来，参考图12，第一连接部分111和第二连接部分113被设置在第一焊盘106上。然后，使用第一连接部分111将第一器件112安装在第一焊盘106上。
此外，使用第二连接部分113将第二器件114安装在第一焊盘106上。
此外，第三连接部分115被形成在第二焊盘108上。然后，使用第三连接部分115将第三器件116安装在第二焊盘108上。
接下来，参考图13，在第二绝缘层104的上表面和第三绝缘层105的下表面上分别形成保护层108。
保护层108分别用于保护第二绝缘层104的表面、第一焊盘106的表面、第三绝缘层105的表面和第二焊盘107的表面，并且它可以使用阻焊剂、氧化物和Au中的至少一个由至少一层或多层形成。
其后，加工保护层108以将第二焊盘107的表面暴露于外部。
即，保护层108被形成为包括暴露第二焊盘107的上表面的一部分的开口(未示出)，并且该开口可以具有比第二焊盘107的直径小的直径(SMD类型)。
因此，第一焊盘106和第二焊盘107的边缘区域受到保护层108的保护。
其后，在通过保护层108的开口暴露的第二焊盘108上形成柱状凸块117。在这种情况下，如上所述，可以通过使用用于电镀第二焊盘108而形成的晶种层执行电镀来形成柱状凸块117。
接下来，参考图14，通过将第一器件112和第二器件114模制在上保护层或保护层108的第一保护层上形成第一模制层109。
此外，用于模制第三器件116的第二模制层被形成在保护层108的下保护层或第二保护层上。在这种情况下，第二模制层110的下表面可以被定位为低于第三器件116的下表面。此外，第一模制层109的上表面可以被定位成高于第一器件112和第二器件114的上表面。
接下来，参考图15，研磨第二模制层110的下部区域以暴露第三器件116的下表面。即，可以研磨第二模制层110的下部区域使得第二模制层110的下表面被定位为与第三器件116的下表面相同的平面上。
根据此实施例，通过在印刷电路板上形成柱状凸块并使用柱状凸块附接上封装或主板来制造封装衬底，因此，能够响应精细节距，并且能够最大化制造商的生产力。
此外，根据此实施例，每个器件被安装在印刷电路板的两个表面上，并且用于模制安装的器件的模制层被设置。因此，与现有的单侧模制结构相比，能够维持印刷电路板的上部和下部的平衡。因此，能够最小化印刷电路板的翘曲的发生。
此外，根据实施例，每个器件被安装在印刷电路板的两侧上。因此，在现有上封装上安装的所有有源或无源器件都能够被安装在印刷电路板上，并且因此，可以减少封装衬底的整体厚度。
此外，根据本实施例，附接主板的模制层的下表面被定位在与安装在印刷电路板下部的器件的下表面相同的平面上。因此，能够改进主板与印刷电路板之间连接的可靠性。
另外，根据本实施例，在印刷电路板的两个表面上分别设置有柱状凸块，从而能够通过柱状凸块将热散发到印刷电路板的两侧，并且因此，能够改进散热特性。
另外，根据本实施例，柱状凸块的高度能够被调整为与器件的高度一样多，并且因此封装的设计容易。
另外，根据实施例，能够通过使用设置在焊盘下方的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。因此，不需要为形成柱状凸块形成单独的晶种层，并且因此，能够简化制造工艺，并且能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据实施例，没有必要单独对阻焊剂执行除污工艺，并且因此，能够防止由除污溶液引起的阻焊剂的白化现象。
此外，在实施例中，柱状凸块的纵横比被包括在0.4至0.7的范围内，并且因此，能够改进柱状凸块的耐久性。
图16是示出根据第一实施例的封装衬底的视图。
参考图16，根据第一实施例的封装衬底包括参考图2描述的印刷电路板100。
此外，焊球210可以被设置在印刷电路板100的柱状凸块117的下表面上。
此外，主板200可以通过焊球210被附接到柱状凸块117下方。也就是说，与焊球210接触的焊盘(未示出)可以被设置在主板200的上表面上同时与柱状凸块117对齐。因此，主板200的上表面可以被设置为直接面向第三器件116的下表面。
如上所述，第一实施例中的封装衬底将连接到主板200的柱状凸块117形成在印刷电路板下方，并且主板和印刷电路板可以通过使用柱状凸块117被相互电连接。另外，设置在印刷电路板下方的第二模制层110的下表面被定位在与第三器件116的下表面相同的平面上，并且能够解决印刷电路板和主板之间的非接触问题。
图17是示出根据第二实施例的印刷电路板的视图。
图17的印刷电路板300不同于图2的印刷电路板，因为柱状凸块具有垂直对称的结构。
也就是说，在根据第一实施例的印刷电路板中，柱状凸块117仅被设置在印刷电路板的下部上。
可替选地，在根据第二实施例的印刷电路板中，柱状凸块可以分别被设置在印刷电路板的两个表面上。
参考图17，印刷电路板300包括第一绝缘层301、电路图案302、过孔303、第二绝缘层303、第三绝缘层304、第一焊盘306、第二焊盘307、保护层308、第一模制层309、第二模制层310、第一连接部分311、第一器件312、第二连接部分313、第二器件314、第三连接部分315、第三器件316和柱状凸块317和318。
第一绝缘层301可以是核心衬底。
第一绝缘层301可以是其上形成有单个电路图案的印刷电路板的支撑衬底，但也可以意指具有多个堆叠结构的衬底之中的其上形成有任何一个电路图案的区域。
第二绝缘层304被形成在第一绝缘层301上，并且第三绝缘层305被形成在第一绝缘层301下方。
第一至第三绝缘层301、304和305形成绝缘板，并且可以是热固性或热塑性聚合物衬底、陶瓷衬底、有机-无机复合材料衬底或玻璃纤维浸渍衬底，并且在包括聚合物树脂的情况下，其可以包括环氧基绝缘树脂，诸如FR-4、BT(双马来酰亚胺三嗪)和ABF(味之素增强膜)，并且可替选地，其可以包括基于聚酰亚胺的树脂，但不特别限于此。
第一至第三绝缘层301、304和305可以由不同的材料形成。例如，第一绝缘层301是包括玻璃纤维的浸渍衬底，并且第二绝缘层304和第三绝缘层305可以是仅由树脂制成的绝缘片。
内部电路图案302被形成在第一绝缘层301的上部和下部中的至少一个上。
此外，过孔303被形成在第一绝缘层301中以连接不同层中形成的内部电路图案302。
外部电路图案(未示出)也被形成在第一绝缘层301上形成的第二绝缘层304和第一绝缘层下方形成的第三绝缘层305上。
外部电路图案(未示出)也被形成在第一绝缘层301上形成的第二绝缘层304和第一绝缘层下方形成的第三绝缘层305的暴露表面上。
外部电路图案可以意指附图中所示的焊盘306和307。即，外部电路图案通过与焊盘306和307相同的工艺形成，并根据其功能被划分为图案和焊盘。
即，电路图案被形成在第二绝缘层304和第三绝缘层305的表面上，根据电路图案的功能，一部分可以是外部电路图案，并且另一部分可以是连接到芯片或其他衬底的焊盘306和307。
此外，在第二绝缘层304和第三绝缘层305中形成过孔。
如上所述的过孔303通过激光工艺形成用于打开第一、第二和第三绝缘层301、304和305中的至少一个的过孔洞，并且因此，它可以通过用金属浆料填充所形成的过孔洞的内部被形成。
在这种情况下，形成过孔303的金属材料可以是从Cu、Ag、Sn、Au、Ni和Pd选择的任何一个材料，并且可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分配中的任何一个或组合来填充金属材料。
保护层108被形成在第二绝缘层304和第三绝缘层305的表面(暴露于外部的表面，其上形成有焊盘的表面)上。
保护层308具有暴露第一焊盘306和第二焊盘307的上表面的开口。
也就是说，保护层308用于保护第二绝缘层304和第三绝缘层305的表面、以及第二绝缘层304和第三绝缘层305的前表面。具有用于打开第一焊盘306和第二焊盘307的堆叠结构的表面以暴露的开口。
保护层308可以由使用阻焊剂(SR)、氧化物和Au中的任何一个或多个的至少一层形成。优选地，保护层308可以是阻焊剂。
通过保护层308的开口暴露的第一焊盘306根据其功能进行分类。
也就是说，第一焊盘306可以包括连接到第一器件312的焊盘、连接到第二器件314的焊盘和连接到第二柱状凸块318的焊盘。
为此，连接部分311和313可以被设置在第一焊盘306上。也就是说，第一连接部分311可以被设置在第一焊盘306之中的其上安装有第一器件312的焊盘上。此外，第二连接部分313可以被设置在第一焊盘306之中的其上安装有第二器件314的焊盘上。
第一器件312可以被附接在第一连接部分311上。另外，第二器件314可以被附接到第二连接部分313。
此外，第二柱状凸块318可以被设置在第一焊盘306上。
第一模制层309被设置在保护层308之中的上保护层或第一保护层上。第一模制层309可以被设置在上保护层或第一保护层上以覆盖第一器件312和第二器件314。第一模制层309可以由树脂形成。第一模制层309能够通过在其中模制第一器件312和第二器件314来保护第一器件312和第二器件314免受外部环境的影响。第一模制层309的上表面可以被定位成高于第一器件312和第二器件314的上表面。例如，可以设置第一器件312的上表面和第二器件314的上表面以覆盖第一模制层309的上表面。
第二柱状凸块318的下表面可以直接接触第一焊盘306的上表面。此外，第二柱状凸块318的侧表面可以包括与第一保护层或上保护层直接接触的第一部分、以及与第一模制层309直接接触的第二部分。
同时，第二焊盘307被设置在第三绝缘层305的下表面上。此外，第二焊盘307可以包括其上安装第三器件316的安装焊盘、以及其上设置用于连接外部主板的第一柱状凸块317的凸块焊盘。
第三连接部分315可以被设置在第二焊盘307的安装焊盘上。
第一柱状凸块317可以被设置在通过第二保护层或凸块焊盘的下表面暴露的下保护层或第二焊盘307下方。
第一柱状凸块317可以从下保护层或第二保护层的下表面突出。第一柱状凸块317可以具有相同的上宽度和相同的下宽度。此外，第一柱状凸块317可以具有上宽度和不同的下宽度。第一柱状凸块317可以具有柱形状。
在这种情况下，第一柱状凸块317的下表面可以被定位成高于第三器件316的下表面。
第二模制层310被设置在保护层308之中的下保护层或第二保护层下方。第二模制层310可以被设置在下保护层或第二保护层上以覆盖第三器件316。第二模制层310可以由树脂形成。在这种情况下，第二模制层310可以被设置为覆盖第三器件316的侧部。此外，第二模制层310可以被设置为暴露第三器件316的下表面。换句话说，第二模制层310的下表面可以被定位在与第三器件316的下表面相同的平面上。在这种情况下，第二模制层310的下表面与第三器件316的下表面相同。在这种情况下，在第二模制层310形成为覆盖第三器件316的下表面的状态中，其可以通过研磨第二模制层310使得第二模制层310的下表面被定位在与第三器件116的下表面相同的平面上被形成。
如上所述，根据第二实施例的印刷电路板300包括用于模制安装在绝缘层301、304和305上的器件的第一模制层309。此外，根据第二实施例的印刷电路板300包括用于模制安装在绝缘层301、304和305下方的器件的第二模制层310。因此，在印刷电路板300中，模制层不仅被设置在绝缘层的一侧上，而且模制层被设置在两侧上，从而能够维持印刷电路板两侧的平衡，并且因此，能够最小化翘曲的发生。
此外，根据第二实施例的印刷电路板300形成第一焊盘306和第二焊盘307上设置的柱状凸块318和317以具有彼此对称的结构。这样，柱状凸块相对于绝缘层不是仅被布置在印刷电路板300的一侧上，而是柱状凸块被布置在两侧上，并且能够维持印刷电路板的两侧的平衡，并且因此，能够最小化翘曲的发生。
此外，第一柱状凸块317和第二柱状凸块318可以具有参考图5至图7描述的结构，并且因此，能够改进由于外部物理和内部层压压力引起的抗断裂性。
图18是示出根据第二实施例的封装衬底的视图。
参考图18，根据第二实施例的封装衬底包括参考图17描述的印刷电路板300。
此外，第一焊球410可以被设置在印刷电路板300的第一柱状凸块317的下表面上。
此外，第二焊球510可以被设置在印刷电路板300的第二柱状凸块318的上表面上。
此外，主板400可以通过第一焊球410被附接在第一柱状凸块317下方。也就是说，与第一焊球210接触的焊盘(未示出)可以被设置在主板400的上表面上，同时与第一柱状凸块317对齐。
这样，第二实施例中的封装衬底在印刷电路板下方形成被连接到主板400的第一柱状凸块317，并且主板和印刷电路板可以使用第一柱状凸块317被相互电连接。另外，在印刷电路板下方设置的第二模制层310的下表面被定位在与第三器件316的下表面相同的平面上，并且能够解决在印刷电路板和主板之间的非接触问题。
此外，上封装500可以通过第二焊球510被附接在第二柱状凸块318上。
根据此实施例，通过在印刷电路板上形成柱状凸块并使用柱状凸块附接上封装或主板来制造封装衬底，因此，能够响应精细节距，并且能够最大化制造商的生产力。
此外，根据此实施例，每个器件被安装在印刷电路板的两个表面上，并且用于模制安装的器件的模制层被设置。因此，与现有的单侧模制结构相比，能够维持印刷电路板的上部和下部的平衡。因此，能够最小化印刷电路板的翘曲的发生。
此外，根据实施例，每个器件被安装在印刷电路板的两侧上。因此，在现有上封装上安装的所有有源或无源器件能够被安装在印刷电路板上，并且因此，可以减少封装衬底的整体厚度。
此外，根据本实施例，附接主板的模制层的下表面被定位在与安装在印刷电路板下部的器件的下表面相同的平面上。因此，能够改进主板与印刷电路板之间连接的可靠性。
另外，根据本实施例，柱状凸块被分别设置在印刷电路板的两侧上，并且因此，与现有的单侧柱状凸块布置结构相比，能够改进封装平衡，并且因此，能够最小化翘曲的发生。
另外，根据本实施例，在印刷电路板的两个表面上分别设置有柱状凸块，从而能够通过柱状凸块将热散发到印刷电路板的两侧，并且因此，可以改进散热特性。
此外，根据本实施例，柱状凸块的高度能够被调整为与器件的高度一样多，并且因此封装的设计容易。
另外，根据实施例，能够通过使用在焊盘下方设置的晶种层在焊盘上形成柱状凸块，而无需在柱状凸块下方单独形成用于电镀的晶种层。因此，不需要为形成柱状凸块来形成单独的晶种层，并且因此，能够简化制造工艺，并且能够解决柱状凸块的晶种层之间产生裂纹的问题，并且因此，能够改进产品的可靠性和耐用性。另外，根据实施例，没有必要单独对阻焊剂执行除污工艺，并且因此，能够防止由除污溶液引起的阻焊剂的白化现象。
此外，在实施例中，柱状凸块的纵横比被包括在0.4至0.7的范围内，并且因此，能够改进柱状凸块的耐久性。
上述实施例中描述的特性、结构和效果被包括在至少一个实施例中，但不限于一个实施例。此外，实施例所属的本领域的普通技术人员甚至可以相对于其他实施例来组合或修改每个实施例中图示的特性、结构、效果等。因此，应被解释，与这样的组合以及这样的修改相关的内容也包含在实施例的范围内。
以上主要描述实施例，但是它们仅是示例并不限制实施例。实施例所属的本领域的技术人员可以理解，在不背离实施例的本质特性的情况下，可以做出以上未呈现的若干变化和应用。例如，可以变化在实施例中具体表示的每个组件。此外，应被解释，与这样的变形和这样的应用相关的差异包括在下面的附权利要求中限定的实施例的范围内。

Claims (10)

1.一种印刷电路板，包括：
绝缘层；
焊盘，所述焊盘被设置在所述绝缘层的上表面上；
晶种层，所述晶种层被设置在所述绝缘层的上表面与所述焊盘之间；
保护层，所述保护层被设置在所述绝缘层的上表面上并且具有暴露所述焊盘的上表面的开口；以及
柱状凸块，所述柱状凸块被设置在通过所述保护层的开口暴露的所述焊盘的上表面上，
其中，所述柱状凸块的下表面与所述焊盘的上表面直接接触，以及
其中，所述柱状凸块的侧表面的至少一部分与所述保护层直接接触。
2.根据权利要求1所述的印刷电路板，其中，所述柱状凸块是使用所述晶种层形成的电镀层。
3.根据权利要求1所述的印刷电路板，其中，所述晶种层包括：
第一区域，所述第一区域被设置在所述绝缘层的上表面与所述焊盘之间；以及
第二区域，所述第二区域从所述第一区域延伸并且被设置在所述绝缘层的下表面和所述第二保护层之间。
4.根据权利要求1所述的印刷电路板，其中，所述晶种层包括：
第一区域，所述第一区域被设置在所述绝缘层的上表面与所述焊盘之间；以及
第二区域，所述第二区域与所述第一区域间隔开并且被设置在所述绝缘层的上表面与所述保护层之间。
5.根据权利要求4所述的印刷电路板，其中，所述晶种层包括：
第三区域，所述第三区域被设置在通过所述保护层的开口暴露并且连接在所述第一区域和所述第二区域之间的所述绝缘层上。
6.根据权利要求1所述的印刷电路板，其中，所述柱状凸块的垂直宽度或高度在所述柱状凸块的水平宽度的0.4至0.7倍的范围内。
7.根据权利要求1所述的印刷电路板，进一步包括：
器件，所述器件被安装在所述绝缘层的上表面上；以及
模制层，所述模制层被设置在所述保护层的上表面上并且模制所述器件。
8.根据权利要求7所述的印刷电路板，其中，所述模制层的上表面被定位在与所述器件的上表面相同的平面上，以及
其中，所述柱状凸块的上表面被定位为低于所述模制层的上表面。
9.根据权利要求7所述的印刷电路板，其中，所述柱状凸块的侧表面的整个区域包括：
第一部分，所述第一部分与所述保护层直接接触；以及
第二部分，所述第二部分与所述模制层直接接触。
10.根据权利要求7所述的印刷电路板，其中，所述柱状凸块的侧表面的整个区域与所述模制层直接接触。
CN202080067239.4A 2019-08-26 2020-08-25 印刷电路板 Pending CN114451072A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020190104587A KR20210024870A (ko) 2019-08-26 2019-08-26 인쇄회로기판 및 이를 포함하는 패키지 기판
KR1020190104541A KR20210024843A (ko) 2019-08-26 2019-08-26 인쇄회로기판 및 이를 포함하는 패키지 기판
KR1020190104553A KR20210024849A (ko) 2019-08-26 2019-08-26 인쇄회로기판 및 이의 제조 방법
KR10-2019-0104541 2019-08-26
KR10-2019-0104587 2019-08-26
KR10-2019-0104553 2019-08-26
PCT/KR2020/011292 WO2021040367A1 (ko) 2019-08-26 2020-08-25 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN114451072A true CN114451072A (zh) 2022-05-06

Family

ID=74685676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080067239.4A Pending CN114451072A (zh) 2019-08-26 2020-08-25 印刷电路板

Country Status (2)

Country Link
CN (1) CN114451072A (zh)
WO (1) WO2021040367A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237500A (ja) * 2000-12-08 2002-08-23 Nec Corp 半導体装置の製造方法
KR20120031727A (ko) * 2010-09-27 2012-04-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN102842531A (zh) * 2011-06-23 2012-12-26 新科金朋有限公司 在种子层之上形成互连结构的半导体器件和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR101969647B1 (ko) * 2017-08-29 2019-04-16 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237500A (ja) * 2000-12-08 2002-08-23 Nec Corp 半導体装置の製造方法
KR20120031727A (ko) * 2010-09-27 2012-04-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN102842531A (zh) * 2011-06-23 2012-12-26 新科金朋有限公司 在种子层之上形成互连结构的半导体器件和方法

Also Published As

Publication number Publication date
WO2021040367A1 (ko) 2021-03-04
US20220338346A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US9867296B2 (en) Printed circuit board and package substrate
US11842893B2 (en) Printed circuit board and package substrate including same
US8941016B2 (en) Laminated wiring board and manufacturing method for same
EP2911484B1 (en) Printed circuit board and method of fabricating the same
US20220377902A1 (en) Printed circuit board
KR102647325B1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
KR20210024870A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210024849A (ko) 인쇄회로기판 및 이의 제조 방법
US12010795B2 (en) Printed circuit board
US20220338346A1 (en) Printed circuit board
KR20220037713A (ko) 회로기판, 패키지 기판 및 이의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210024843A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
US10134679B2 (en) Printed circuit board, package substrate comprising same, and method for manufacturing same
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20230016067A1 (en) Printed circuit board
US20240138077A1 (en) Circuit board and package substrate comprising same
US20230290716A1 (en) Circuit board
CN118020390A (zh) 电路板和包括该电路板的半导体封装
KR20220109595A (ko) 회로기판 및 이의 제조 방법
KR20220027413A (ko) 회로 기판, 반도체 패키지 기판 및 이의 제조 방법
KR20220001202A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination