JP4009761B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4009761B2 JP4009761B2 JP09823697A JP9823697A JP4009761B2 JP 4009761 B2 JP4009761 B2 JP 4009761B2 JP 09823697 A JP09823697 A JP 09823697A JP 9823697 A JP9823697 A JP 9823697A JP 4009761 B2 JP4009761 B2 JP 4009761B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- solid
- signal
- horizontal
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 55
- 238000012546 transfer Methods 0.000 claims description 36
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子に関し、例えば工業用ロボットや各種の検査装置に使用することができ、固体撮像素子の画像部に画像信号の積和演算などを行なう機能を持たせることにより、高性能の画像処理用のプロセッサを用いることなく、あるいは画像処理のために他のプロセッサに過大な負担をかけることなく、被写体の画像情報を撮像しかつ演算処理して出力できるようにする技術に関する。
【0002】
【従来の技術】
従来、工業用ロボットや各種の検査装置に使用される画像処理装置においては、例えばCCDなどの固体撮像素子で被測定物体の撮像を行ない、得られた画像信号または情報を高性能のプロセッサに送り、該プロセッサで逐次画像情報に対し各種の演算を行なうよう構成されていた。したがって、固体撮像素子は画像の取り込みを行なうのみであり、固体撮像素子によって得られた画像情報の演算処理は通常は別の処理装置で行なわれていた。
【0003】
【発明が解決しようとする課題】
しかしながら、固体撮像素子の画素数は数万〜数十万、さらには数百万画素/フレームにおよび、これらの画素から得られる画像情報の情報量は膨大なものとなる。したがって、このような膨大な量の画像情報をそのままリアルタイムで演算処理するためには、極めて高い処理能力が必要であり、CCD、メモリおよびプロセッサの間の情報の通信速度やプロセッサの処理速度などを極めて大きくする必要がある。このため、プロセッサなどを含む各装置に過大な負荷がかかると共に、装置も大型化しかつ高価になるという不都合があった。
【0004】
また、前記プロセッサとしては、画像処理と他の処理をともに行なうもののほか、画像処理専用のプロセッサが使用されることもあった。このような場合は、例えば微分演算のように演算対象が注目画素とその周辺に限られる場合には有効な手法であったが、例えば高速フーリエ変換(FFT)のように画像領域全体を対象とする場合には、たとえ画像処理専用のプロセッサを使用したとしても十分な性能が得られずかつ装置の大型化およびコスト高を避けることは困難な場合が多かった。
【0005】
また、近年では、固体撮像素子自身に画像処理のための演算回路を組み込むことも試みられているが、画素部での演算に多数の素子を使用するため、固体撮像装置のチップサイズが大きくなり、かつ開口率が低下してイメージセンサとしての性能が低下するなどの不都合があった。
【0006】
したがって、本発明の目的は、前述の従来例の装置における問題点に鑑み、固体撮像素子において、簡単な回路構成により固体撮像素子自体の画素部での積和演算を可能にし、画像処理のためにプロセッサなどに過大な負荷を与えることなく、高速度で被写体画像の撮像および演算処理を行なうことができるようにすることにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため本発明の一態樣では、各々光信号を電荷に変換しかつ蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子と前記受光素子に蓄積された信号電荷を前記増幅素子の制御電極に転送する転送素子と前記増幅素子の制御電極の電荷をリセットするリセット素子とを具備し、行および列方向に2次元的に配置され、電流信号として信号読出しを行なう複数の画素と、前記各列ごとに設けられ、それぞれ対応する列に配置された画素からの信号を読み出すための複数の垂直読出し線と、それぞれ前記画素に対応して設けられ前記画素の増幅素子の出力と対応する前記垂直読出し線との間に接続された複数のスイッチ素子と、前記複数の垂直読出し線からの信号を取り出すための水平読出し線と、各々の前記垂直読出し線に対応して設けられ、各垂直読出し線からの信号を前記水平読出し線に供給する水平スイッチ素子とを具備する固体撮像素子が提供される。
このような構成においても、従来の固体撮像素子のように各画素の信号を個別に順次垂直読出し線および水平読出し線を介して読出すことができるほかに、前記画素の増幅素子の出力と対応する垂直読出し線との間に接続されたスイッチ素子を制御することにより、複数の画素からの信号を垂直読出し線あるいは水平読出し線上で合成して取出すことができる。したがって、この場合は複数の画素の出力信号に対し積和演算などを固体撮像素子内部で行なうことができ、簡単な装置構成により高速度の画像処理が行なわれる。また、このような画像処理のために画像処理用のプロセッサに過大な負荷をかけることもない。また、従来の固体撮像素子の画素部にスイッチ素子を追加するのみの簡単な回路構成でよいから、チップサイズの大型化および開口率の低下などの不都合が防止できる。
【0010】
この場合、さらに、前記水平読出し線に接続された電流・電圧変換回路を設け、該電流・電圧変換回路を介して読出し電圧出力を得ることができる。
電流・電圧変換回路を水平読出し線に接続することにより、画素から電流信号として読み出された出力信号を垂直読出し線および水平スイッチ素子を介して受入れ、対応する電圧出力を得ることができる。これにより、電流読出しモードの利点を生かしつつ出力信号として電圧信号を得ることができる。
【0011】
また、同じ垂直読出し線に接続された前記スイッチ素子は1個のみまたは2個以上同時にオンとすることが可能であり、2個以上同時にオンとした場合には2個以上の前記画素の出力が前記垂直読出し線上で合成されるよう構成することができる。
同じ垂直読出し線に接続された前記スイッチ素子は同時に1個のみをオンとすれば、個々の画素からの出力信号を個別に垂直読出し線に出力することができる。また、前記スイッチ素子を同時に2個以上オンとした場合には、2個以上の画素の出力が垂直読出し線上で合成されることにより、2個以上の画素の出力の積和演算が行なわれる。
【0012】
さらに、前記水平スイッチ素子は1個のみまたは複数個同時にオンとすることが可能であり、複数個同時にオンとした場合には前記複数の垂直読出し線からの信号が前記水平読出し線上で合成されるよう構成することもできる。
水平スイッチ素子を同時に1個のみオンとした場合には、それぞれの垂直読出し線からの出力を個別に出力することが可能になる。それぞれの垂直読出し線には、各行の画素の出力を順次出力してもよく、あるいは前記垂直読出し線に接続されたスイッチ素子を2個以上同時にオンとすることにより、2つ以上の行の画素の出力の積和演算を行なったものを出力するようにしてもよい。これにより、同じ行で異なる列の複数の画素からの信号を水平読出し線上で合成し、あるいは複数の異なる行にありかつ異なる列にある画素からの信号を水平読出し線上で合成することが可能になる。
【0013】
さらに、前記水平読出し線に順次読み出される信号の差分を求める差分回路を設けると好都合である。
水平読出し線に差分回路を接続することにより、順次読出される信号の差分を求めることができ、かつ例えばそれぞれ複数の画素の出力を積和演算して得られた信号の間の差分を求めることも可能になる。
【0014】
また、少なくとも各行に配置された画素ごとに選択制御信号を供給する第1の垂直走査回路と、前記スイッチ素子を制御するための信号を供給する第2の垂直走査回路とを設けることもできる。
各行に配置された画素毎に選択制御信号を供給する従来と同様の垂直走査回路である第1の垂直走査回路と、前記スイッチ素子を制御する第2の垂直走査回路を設けることにより、従来の固体撮像素子と同様の動作は主として第1の垂直走査回路で行ない、前記スイッチ素子を制御して行なう積和演算などの動作は主として第2の垂直走査回路を用いて行なうことができる。これにより、固体撮像素子の周辺回路の構成が簡略化され制御も容易になる。
【0015】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、前記スイッチ素子により行ごとに画素を選択し各列の信号をそれぞれの垂直読出し線に読み出し、かつ前記水平スイッチ素子によって順次各垂直読出し線の信号を水平読出し線に時系列的に出力することによりシャッタ機能を有する一括露光動作を行なうこともできる。
このような構成により、全画素の電荷を同時に前記転送素子から増幅素子の制御電極に転送することができ、以後は前記スイッチ素子を使用して各画素の信号をそれぞれの垂直読出し線に読出し、かつ水平スイッチ素子によって各垂直読出し線の信号を時系列的に出力することができる。また、前記露光に先立ち、全画素の転送素子をオンにして受光素子の電荷を増幅素子の制御電極に転送しかつ前記リセット素子を介して吐き出させることができる。これにより、全画素の同時リセットおよびその後の全画素の電荷の同時転送を行なうことが可能になり、CCD素子のようなシャッタ機能を有する一括露光のイメージセンサとして動作させることが可能になる。
【0016】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すこともできる。
複数行×複数列分の画素領域毎の画素の電荷を合成して順次読出すことにより、複数画素分の信号を平均化してノイズ除去を行なうことができ、解像度は低下するが感度が上昇し、例えば、暗い被写体などについてノイズの軽減された画像を得ることができる。
【0017】
また、この場合、前記引き続き読み出される各画素領域の一部は互いに重なり合うよう構成することもできる。
各画素領域の一部を互いに重なり合わせることにより、水平および/または垂直走査速度を所定の値に保ちながらノイズの軽減された画像を読出すことができる。
【0018】
さらに、前記引き続き読み出される画素領域は1画素分づつずれるよう構成することもできる。
特に、引き続き読出される画素領域が1画素分ずつずれておれば1画素ずつ読出しを行なう場合と同じ水平および/または垂直走査速度とすることができ、画像表示、記録などを行なう場合に通常の装置を使用して容易に行なうことができる。
【0019】
あるいは、前記引き続き読み出される画素領域は互いに隣接させてもよい。
引き続き読出される画素領域を互いに隣接したものとすることにより、フレーム速度を向上させ高速読出しを行なうことができると共に、このような高速読出しを行なう場合にも複数の画素の出力を合成して読出しているから総電荷量が増大し感度が低下することもなくなる。すなわち、高速度かつ高感度の読出しを行なうことが可能になる。
【0020】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、nを正の整数として、n行づつn行おきに、またはn列づつn列おきに、同時に読み出しを行い第1の総和を求め、次に前記読み出した各n行づつの行の間のn行づつをn行おきに、または各n列づつの列の間のn列づつをn列おきに、同時に読み出し第2の総和を得た後、前記差分回路により前記第1および第2の総和の差分を求めることにより所定の周波数成分の信号を検出することができる。
このような構成により、画像の垂直方向または水平方向の各周波数成分の信号を検出することができる。例えばn=1とすれば、垂直方向または水平方向の最高周波数が検出され、n=2とすれば該最高周波数の2分の1の周波数成分が検出でき、n=3とすれば前記最高周波数の3分の1の周波数成分の信号の検出ができる。すなわち、画像の所望の周波数成分の信号を別個のフィルタあるいは信号プロセッサなどを使用することなく容易に検出できる。
【0021】
この場合、種々のnの値に対して、前記第1および第2の総和を得かつ両者の差分を求めて種々の周波数成分の信号を検出することにより、空間画像のフーリエ変換を行うこともできる。
nを種々の値に設定して種々の周波数成分の信号を検出し加算することにより、空間画像のフーリエ変換を容易に行なうことができる。この場合も、余分な信号プロセッサあるいはフィルタなどを使用することなく簡単な装置構成でフーリエ変換を行なうことができる。
【0022】
また、前記水平スイッチ素子で全列の信号を選択して各行ごとの画素の総和を得るとともに各行を順次選択して読出すことにより各行の射影を得るか、または前記スイッチ素子で全行の画素の信号を加算して前記垂直読出し線に各列ごとの信号の総和を得、前記水平スイッチ素子で各列の信号を順次読み出すことにより各列の射影を得ることもできる。
このような構成によって、画像の特徴量の一種である画像の各行または各列の成分の和である射影を得ることができる。この場合も、特別の画像処理装置は必要ではなく、撮像素子自体によって容易に各行または各列の射影を得ることができる。
【0023】
さらに、前記スイッチ素子および前記水平スイッチ素子により、画面の一部の画素についてのみ信号を読み出しおよび処理を行うこともできる。
画素のリセットと信号の転送は全画素に対して実施し、読出しは前記スイッチ素子および前記水平スイッチ素子により画素の一部についてのみ行なうことができる。これにより、画像の一部だけについて演算および処理を行なうことができ、必要な画像情報のみを効率的に得ることができる。また、画素部のリセットは前記スイッチ素子による読出しとは独立に行なうことができ、部分走査時においても不要画素のリセットを非読出し時に行なうことにより、不使用画素の飽和による影響、いわゆるブルーミングやスメアを防止することができる。
【0024】
また、前記スイッチ素子を可変抵抗素子として使用し、画素からの信号の積和演算を行うこともできる。
前記スイッチ素子はMOSトランジスタなどで構成し、そのゲートに印加される制御信号の電圧を2値のデジタル信号ではなくアナログ信号とすることにより、前記スイッチ素子を可変抵抗素子として使用することができる。したがって、各画素からの信号に対してゲインを変えて取り出すことにより、重み付けを含む積和演算を容易に行なうことができる。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係わる固体撮像素子につき説明する。
図1は、本発明の一実施形態に係わる固体撮像素子の概略の構成を示す。また、図2は、図1の固体撮像素子の構成をさらに詳細に示すものである。
【0026】
図1に示すように、本発明の一実施形態に係わる固体撮像素子は、非破壊読出しの増幅型画素が行および列方向に配列された画素マトリクス1と、画素マトリクス1の各画素の内行方向の画素ごとに制御信号を供給する第1の垂直走査回路(VSC1)3および第2の垂直走査回路(VSC2)5と、画素マトリクスの各画素の単数および複数列ごとの選択を行なう水平走査回路(HSC)7と、電流・電圧変換回路9などを備えている。
【0027】
図2は、図1の固体撮像素子の構成をさらに詳細に示すものである。図2では、説明の簡略化のため画素が3行×3列のマトリクス状に配列されたイメージセンサの例を示している。
【0028】
各画素としては、受光素子であるフォトダイオードPDij、接合型電界効果トランジスタ(JFET)からなる増幅素子QAij、フォトダイオードPDijの電荷を増幅素子QAijのゲートに転送するためのMOSトランジスタからなる転送用スイッチQTij、および増幅素子QAijのゲート電極を所定の電圧に設定するためのMOSトランジスタからなるリセットスイッチQRijに加えて、MOSトランジスタからなる制御スイッチQGijを備えて構成されている。なお、ここでi=1,2,3、かつj=1,2,3である。
【0029】
各画素の増幅素子QAijの内、垂直方向すなわち列方向に配置された画素の増幅素子QAijのソースは制御スイッチ素子QGijの主電流回路(ドレインソース間回路)を介して各列の列ラインVLjに共通に接続され、各列の列ラインVLjはそれぞれ列ごとに設けられた定電流源CSVjに接続されている。各定電流源CSVjの他端は共通に所定の電源VEEに接続されている。なお、各増幅素子QAijのドレインは共通に所定の電源VDDに接続されている。
【0030】
各画素のフォトダイオードPDijのカソードは共通に前記各増幅素子QAijのドレインと同じ所定の電源VDDに接続され、アノードは対応する転送用スイッチQTijのソースに接続されている。転送用スイッチQTijのドレインは増幅素子QAijのゲートおよびリセットスイッチQRSTijのソースに接続されている。各転送用スイッチQTijのゲートは行ごとに共通に第1の垂直走査回路(VSC1)3に接続され、第1の垂直走査信号φTiを受けるよう構成されている。
【0031】
リセットスイッチQRijのゲートは全画素共通に制御信号φRGに接続され、ドレインは各行ごとに共通に第1の垂直走査回路3に接続され、各行ごとに第2の垂直走査信号φDiが供給されるよう構成されている。
【0032】
各制御スイッチQGijのドレインは同じ画素内の増幅素子QAijのソースに接続され、ドレインは各列の垂直読み出し線VLjに接続されている。また、各制御スイッチQGijのゲートは行ごとに共通に第2の垂直走査回路(VSC2)5に接続され、第3の垂直走査信号φYiを受けるよう構成されている。
【0033】
なお、第1の垂直走査回路(VSC1)3および第2の垂直走査回路(VSC2)5は、それぞれシフトレジスタとスイッチ素子を基本として構成されている。第1の垂直走査回路(VSC1)3では、クロック信号CK2を加えるごとに制御信号CNT2が内部のシフトレジスタ1段分ずつ順次転送され、前記第1の垂直走査信号φTiおよび第2の垂直走査信号φDiを出力する。また、第2の垂直走査回路(VSC2)5は、クロックパルスCK3を加えるごとに制御信号CNT3が内部のシフトレジスタ1段分ずつ順次転送され、第3の垂直走査信号φYiを出力するよう構成されている。
【0034】
また、図2において、各垂直読み出し線VLjの他端はそれぞれの列の水平読み出しスイッチ素子QHj(j=1,2,3)のドレインに接続されている。各水平読み出しスイッチQHjのソースは共通の水平読み出し線HLに接続されている。水平読み出し線HLは後に詳細に説明する電流・電圧変換回路9および差分回路11の入力に接続されている。電流・電圧変換回路9および差分回路11の出力はそれぞれ読み出し出力信号Voutおよび差分出力信号Vsubである。
【0035】
水平読み出しスイッチQHjの各ゲートは水平走査回路(HSC)7の各回路段の出力に接続されている。水平走査回路(HSC)7も前記垂直走査回路3,5と同様にシフトレジスタとスイッチを基本として構成されている。水平走査回路7(HSC)には、ロックパルスCK1を加えるごとに制御信号CNT1のデータが順次1段分ずつシフトされ、各水平読み出しスイッチ素子QHjを順次、あるいは後に説明するように複数個同時に、制御するための水平走査信号φHjを出力する。
【0036】
次に、以上のような構成を有する固体撮像素子の動作を説明する。始めに、図1および図2に示される固体撮像素子を従来の固体撮像素子と同様の方法で読み出す場合につき説明する。この場合は、第2の垂直走査回路(VSC2)5を全て選択状態として全ての制御スイッチ素子QGijを導通状態にしておく。
【0037】
まず、第1の垂直走査回路3に供給される制御信号CNT2をハイにすると共に、垂直クロック信号φCK2を加えて第1の垂直走査回路3のシフト動作を行なわせる。そして、リセット制御信号φRGにより全画素のリセットスイッチQRijをオンにする。また、選択された行に対しては第2の垂直走査信号φDiの電圧を各画素の増幅素子QAijがオンになって活性化する電圧VGHとし、非選択行の画素に対しては増幅素子QAijがカットオフする電圧VGLとする。これにより選択行の画素の増幅素子QAijのゲートは電圧VGHにバイアスされる。このような動作を増幅素子のリセットと称する。
【0038】
この状態で、前記制御信号φRGをオフにする。これによってリセットスイッチ素子QRijはカットオフするが、増幅素子QAijのゲート寄生容量によって該増幅素子QAijのゲート電圧は同じ値VGHにバイアスされたリセット状態に保持される。
【0039】
この状態で、第1の垂直走査回路3からの第1の垂直走査信号φTiにより選択された行の画素の転送素子QTijをオンにする。これによって、それまでフォトダイオードPDijで光電変換されて蓄積されていた信号電荷が増幅素子QAijのゲートに転送され、該増幅素子QAijのゲート電圧が映像信号に対応した電圧になる。このようにして、転送された電荷は、増幅素子QAijのゲートの寄生容量によって保持される。
【0040】
この状態で選択列の水平読み出しスイッチQHjをオンにする。これにより、選択された画素の増幅素子QAijが動作し制御スイッチ素子QGijを介して垂直読み出し線VLjに映像信号に対応した信号電流が流れる。この信号電流は水平読み出し線HLを介して電流・電圧変換回路9によって電圧信号に変換され映像出力電圧信号Voutが得られる。したがって、水平読み出しスイッチQHjを各列ごとに順次オンにすると、選択行の画素の映像信号が順次読み出される。
【0041】
すなわち、以上のような従来の固体撮像素子と同様の動作においては、全ての制御スイッチ素子QGijをオンとした状態で、従来の固体撮像素子と同様に第1の垂直走査回路(VSC1)3により各行ごとに順次画素の選択を行なって読み出しを行なう。また、水平読み出しスイッチQHjも各列ごとに1つずつ順次オンとして各列の選択画素の映像信号を順次時系列的に出力する。なお、制御スイッチ素子は全てオンとするのではなく、選択行ごとに順次オンとしてもよい。
【0042】
本発明に係わる固体撮像素子では、このような従来の固体撮像素子と同様の動作の他、制御スイッチ素子QGijを複数行分同時にオンとして垂直読み出し線VLj上で複数画素からの読み出し信号を合成することができる。また、水平走査回路(HSC)7は水平読み出し制御信号φHjを複数個同時にオンとすることができ、したがって複数の垂直読み出し線VLjからの信号を水平読み出し線HL上で合成することができる。すなわち、複数列の画素からの信号を水平読み出し線HL上で合成することができる。また、複数行かつ複数列の画素の信号を合成して水平読み出し線HLに出力することもできる。
【0043】
次に、図3を参照してこのような本発明に特有の動作につき説明する。図3は、本発明に係わる固体撮像素子において、2画素だけに着目した等価回路図である。図3においては、前記図1および図2と同じ部分は同じまたは対応する参照符号で示されている。図3は、第1行第j列の画素、および第2行第j列の画素を示しており、これらの画素を構成する各素子の列番号jは省略されている。
【0044】
図3に示される各画素の出力、すなわち制御スイッチ素子QG1およびQG2のソースは垂直読み出し線VLjに共通に接続されている。垂直読み出し線VLjは水平読み出しスイッチ素子QHjを介して水平読み出し線HLに接続されている。水平読み出し線HLには、他の垂直読み出し線VLj+1(図示せず)との間に接続された他の水平読み出しスイッチ素子QHj+1が示されている。
【0045】
水平読み出し線HLには電流・電圧変換回路9を構成する抵抗素子Rおよび増幅素子A1が接続されている。増幅素子A1の反転入力端子は水平読み出し線HLに接続され、非反転入力端子は基準電圧Vrefに接続されている。抵抗素子Rは増幅素子A1の反転入力端子と出力端子との間に接続されている。増幅素子A1の出力は映像出力端子(Vout)に接続されている。
【0046】
また、電流・電圧変換回路9の出力、すなわち増幅素子A1の出力には差分回路11が接続されている。差分回路11は、MOSトランジスタで構成されるスイッチ素子Qsubと、第2の増幅素子A2と、容量Csubを備えている。容量Csubは電流・電圧変換回路9の出力とスイッチ素子Qsubのドレインの間に接続され、スイッチ素子Qsubのソースはグランドに接続されている。スイッチ素子Qsubのゲートには差分動作を行なわせるための差分制御信号φSUBrstが供給されている。スイッチ素子Qsubのドレインは増幅素子A2を介して差分出力端子(Vsub)に接続されている。
【0047】
図3の回路の動作は以下のようになる。まず、図示しない制御回路より前述のように制御信号φRGを送り、リセット素子QRi(i=1,2;以下同様)をオンにするが、そのとき垂直走査回路よりφDiを送りリセット素子QRiのドレイン電圧を増幅素子QAiがオンになって活性化する電圧VGHとすると、増幅素子QAiのゲートも同じ電圧VGHにバイアスされる。これによって増幅素子のリセットが行なわれる。この状態で、制御信号φRGをオフにしてリセット素子QRiをカットオフさせても、図示しないゲート寄生容量の影響で増幅素子QAiのゲートは電圧VGHにバイアスされたリセット状態に保持される。
【0048】
この状態で、第1の垂直走査回路3より転送パルスφTiを送って転送素子QTiをオンにすると、それまでフォトダイオードPDiで光電変換されて蓄積されていた電荷が増幅素子QAiのゲートに転送されて、増幅素子QAiのゲートは映像信号Pxiに対応した電圧になる。このようにして転送された電荷は次に述べる制御スイッチ素子QGiの動作に影響されず、増幅素子QAiの寄生容量に保持される。すなわち、制御スイッチ素子QGiの走査に影響されずに画素部のリセットと信号の転送が行なわれる。
【0049】
次に、制御スイッチ素子QGiと、水平読み出しスイッチQHjをオンにすると、映像信号Pxjに対応した読み出し電流が垂直読み出し線VLjから水平読み出しスイッチQHjを通り水平読み出し線HLに流れる。この電流を信号電流と言いIxjとする。
【0050】
この場合、増幅素子A1の仮想接地により、該増幅素子A1の反転入力端子の電圧は基準電圧Vrefに等しくなっている。さらに、各スイッチ素子のオン抵抗が充分に小さくその電圧降下を無視できるものとすると、水平読み出し線HLと垂直読み出し線VLjの電圧および増幅素子QAiのソース電圧は全て基準電圧Vrefとなって、信号による各部の電位の変動がなくなる。このように電流信号の形で読み出すことにより、回路各部の寄生容量による動作速度の低下が少なく高速動作が可能になる。そして、水平読み出し線HLに流れる電流信号は、増幅素子A1と帰還抵抗Rとで構成される電流・電圧変換回路9により電圧信号に変換されて出力信号Voutが電圧信号として得られる。
【0051】
このような動作において、複数行の画素、図3では2画素、を同時に動作させ、複数の画素の電流信号を共に垂直読み出し線VLjに出力させても、増幅素子QAiのソース電圧は前記基準電圧Vrefと同じで変化しないので、個々の増幅素子QAiに流れる電流は互いに影響し合うことはない。このため、垂直読み出し線VLjから出力される出力電流Ioutは各画素を単独に動作させた場合の総和となり次式で表わされる。
【数1】
Iout=ΣIxj
【0052】
このような出力電流Ioutを前述のように電流・電圧変換回路9で電圧信号に変換して出力信号Voutを得ることができる。
【0053】
このように、本発明に係わる固体撮像素子では、複数行からの画素の出力を垂直読み出し線VLj上で合成した出力を得ることができると共に、複数の垂直読み出し線からの信号を複数の水平スイッチ素子QHjを同時にオンとすることにより水平読み出し線HL上で合成することも可能になる。
【0054】
さらに、前述の差分回路11を用いることにより差動演算を行なうことができる。たとえば、まず負の係数を持つ画素を全て選択して総和(ΣIxn)を求め、電流・電圧変換回路9で電圧信号に変換し、スイッチ素子Qsubをオンにしてこの電圧信号を蓄積容量Csubに充電する。次に、スイッチ素子Qsubをオフにした後に、正の係数を持つ全画素の総和(ΣIxp)を求めて電流電圧変換回路9から蓄積容量Csubおよび増幅回路A2を介して出力することにより次式で示される演算を行なうことが可能になる。
【数2】
Vsub=K*(ΣIxp−ΣIxn)
【0055】
すなわち、水平読み出し線HL上に順次読み出される信号の差分を求めることが可能になる。
【0056】
次に、再び図2に戻り、以上のような機能を活用して固体撮像素子内部で行なうことができる種々の画像処理演算について以下順次説明する。
まず、通常のイメージセンサとして動作させる場合には、前述のように、第2の垂直走査回路(VSC2)5を全て選択状態とし、全ての制御スイッチ素子QGiを導通状態とする。そして、第1の垂直走査回路(VSC1)3により、従来の固体撮像素子と同様に、各行の画素を順次選択し、さらに水平走査回路(HSC)7により各行に属する画素を一列ずつ順次選択すれば画像信号が順次時系列的に読み出される。
【0057】
次に、従来CCD素子では可能であったが、増幅型の固体撮像素子ではできなかった、シャッタ機能を有する一括露光のイメージセンサとして動作させる場合を説明する。この場合は、第1の垂直走査回路3で全画素を選択し前述のように画素部のリセットを行なう。すなわち、全画素の制御信号φTijを同時に選択状態として、全画素の転送素子QTijをオンにする。これによって、フォトダイオードPDijの残存電荷を掃き出す。次に、転送素子QTijをオフにして、制御信号φRGによりリセット素子QRijをオンにする。この状態で、第1の垂直走査回路3からの制御信号φDiによって前述のリセット電圧VGHを与えて増幅素子QAijのゲートをリセットする。その後、制御信号φRGを高レベルにしてリセット素子QRijをオフにする。
【0058】
このような動作において、転送素子QTijをオフにしている期間が露光時間であり、露光時間の経過後再び全画素の転送素子QTijを同時にオンにすると、露光時間中にフォトダイオードPDijで光電変換され蓄積されていた電荷が増幅素子QAijのゲートに転送されて保持される。但し、このときはまだ制御スイッチ素子QGijはオフであり出力信号は発生しない。
【0059】
このような状態では、増幅素子QAijのゲートには画像信号Pxijに対応した電荷が保持されている。したがって、第2の垂直走査回路(VSC2)5を順次走査して各行の画素を選択し、かつ水平走査回路(HSC)7を順次走査して各列の画素を選択すれば画像信号が時系列的に出力される。すなわち、この方法では、全画素の同時リセットを行ない、かつフォトダイオードPDijの電荷を増幅素子QAijに同時に転送することができ、全画素の同時露光が可能になる。また、このようにして全画素の増幅素子QAijのゲートに転送されて保持された電荷の読み出しは、前記制御スイッチQGijで各行を順次選択して読み出せば、時系列的に画像信号を出力することができる。
【0060】
次に、本発明の固体撮像素子によって行なわれる画像演算の例として、平均化によるノイズ除去処理を行なう場合につき説明する。この場合には、画素の電荷は、たとえば上に述べたように同時露光および同時転送を行なうことによって、被写体像に対応する画像信号を画素部の各増幅素子QAijのゲートに転送して保持しておく。そして、第2の垂直走査回路(VSC2)5によって、注目画素の行とその上下の行の計3行を同時に選択することにより、各垂直読み出し線VLjには注目画素とその上下の画素の信号の和が出力される。水平走査回路(HSC)7でも同様に、注目画素とその左右の画素が含まれる計3列を選択すれば、注目画素とそれを囲む計9画素の画像信号の総和が出力される。このようにして当該画素とそれを囲む計9画素の画像信号の総和を順次読み出せばノイズの軽減された画像を得ることができる。すなわち、複数行×複数列分の画素領域ごとの画素の電荷を垂直読み出し線および水平読み出し線上で合成して順次引き続き読み出し、引き続き読み出される各画素領域の一部が互いに重なるようにすることにより、通常の読み出し速度を含む所望の読み出し速度でノイズの軽減された画像を得ることができる。
【0061】
また、特に前記引き続き読み出される各画素領域が1画素分ずつずれているようにすれば、従来の固体撮像素子と同様の通常の読み出し速度でノイズの軽減された画像を得ることができる。
【0062】
また、前記複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すと共に、引き続き読み出される画素領域が互いに隣接するよう構成することにより、感度を低下させずに高速読み出しを行なうことができる。
【0063】
一般に、高速読み出しを行なうためには通常は間引き読み出しとして行および列を飛び飛び、たとえば1つおきに読み出す方法が使用される。これにより、フレーム速度を向上させることが可能であり、本発明の固体撮像素子でもこのような読み出し方法も可能であるが、この場合には露光時間が短くなるため感度が低下する。
【0064】
このような感度の低下を防止するためには、前述のように複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すと共に、各画素領域が例えば互いに隣接するよう構成すればよい。一例として、まず第1行目と第2行目を同時に選択し、各垂直読み出し線VLjに1行目と2行目の画素の信号の和を出力する。この状態で、水平走査回路(HSC)7により、1列目と2列目を同時に選択すると、4画素分の信号の和を読み出すことができる。続いて、第3列目と第4列目を同時に選択して読み出せば、次の4画素分の和を読み出すことができる。以下同様にして、2列ずつ読み出し、最後の列まで読み終ったら、次は第3行目と第4行目を同様に同時に読み出す。以上を繰り返して4倍のフレーム速度で読み出しを行なうことができる。この方法の場合には、フレーム速度が4倍になり、露光時間は4分の1になるが、同時に4画素分の信号を読み出しているので、総電荷量が4倍になり感度の劣化の影響を軽減できる。
【0065】
次に、空間フィルタとしての動作の例を説明する。この場合は、たとえば、水平走査回路(HSC)7では、全列を選択し、第2の垂直走査回路(VSC2)5により1,3,5,7,…,2N+1行目を同時に読み出して総和の信号を前記差分回路11の蓄積容量Csubに記憶させておく。次に、2,4,6,8,…,2N行目の画素の総和の信号を読み出し、前記差分回路11によって差を取ると、差分出力電圧Vsubとして画像の垂直方向の高周波成分を検出できる。同様にして、1,2,5,6,…行目、すなわち2行ずつ2行おきに読み出して2分の1の周波数成分、3行ずつ3行おきに読み出して3分の1の空間周波数成分、4行ずつ4行おきに読み出して4分の1の空間周波数成分を得ることができ、一般にn行ずつn行おきに読み出してn分の1の空間周波数成分を得ることができる。
【0066】
したがって、種々のnの値に対して種々のnに対するn分の1の空間周波数成分を求め、これらを加算すれば、空間画像の水平方向のフーリエ変換を極めて簡単かつ高速度で行なうことができる。
【0067】
また、第2の垂直走査回路(VSC2)5では、全画素を選択して同時に読み出し、水平走査回路(HSC)7で上記と同様の動作を行なえば種々の空間周波数成分を得ることができ、かつ画像の垂直方向のフーリエ変換を極めて容易にかつ高速度で行なうことが可能になる。
【0068】
次に、射影を得る例について説明する。ここで射影とは画像の特徴量の一種で画像の各行および各列の成分の和である。各行および各列の射影を求めることにより、たとえば、文字の認識などに使用することができる。本発明に係わる固体撮像素子でたとえば各行の射影を得るには、水平走査回路7では全列の信号を選択して総和を得るようにし、一方第2の垂直走査回路5で各行を順次選択すればよい。また、各列の射影を得るには、第2の垂直走査回路5は全行を選択し、垂直読み出し線VLjに各列の信号の総和を得て、水平走査回路7で各列の信号の総和を順次選択して出力すればよい。
【0069】
なお、以上の説明では、画像の全画面について画像信号の演算処理を行なうものとして説明したが、画像信号の読み出しを全画面ではなく部分的に走査して読み出し、画像の一部だけについて演算処理を行なうことも可能である。すなわち、画素のリセットと信号の転送は第1の垂直走査回路(VSC1)3によって全画素に対して実施し、一方、第2の垂直走査回路(VSC2)5によって前記制御スイッチ素子QGijの一部を順次オンとして部分的に読み出しを行なえばよい。
【0070】
特に、本発明に係わる固体撮像素子では、画素部のリセットは制御スイッチQGijを含む読み出し部とは独立に行なうことができる。したがって、部分走査時においても、不要画素のリセットを非読み出し時に行なうことにより、不使用画素の飽和による影響、いわゆるブルーミングやスメアを防止できるという特徴がある。このような動作を行なうためには、前記実施形態で示したように、垂直走査回路を第1および第2の垂直走査回路3,5に分割し、第2の垂直走査回路5によって部分読み出しを行なうようにすると好都合である。このような構成によって、制御方式が簡単になり、各垂直走査回路の構成が単純化され設計も容易になる。もちろん単一の垂直走査回路から必要な制御信号を供給することも可能である。
【0071】
また、上で述べた固体撮像素子の制御スイッチ素子QGijはNMOSトランジスタのようなMOSトランジスタで構成されているので、制御スイッチ素子QGijを可変抵抗素子として使うこともできる。すなわち、第2の垂直走査回路5から制御スイッチ素子QGijに供給される制御信号φYiの電圧を2値のデジタル信号ではなくアナログ信号とすれば、制御スイッチ素子QGijを可変抵抗素子として使用することができる。このような構成によれば、同じ入力信号、すなわち画素からの読み出し信号、に対してゲインを変えた信号電流を得ることができる。この場合には、出力電流Ioutは、各行の信号の単純な総和の代わりに次式で示されるような値となる。
【数3】
Iout=Σ(Gi×Pxi)
【0072】
この場合Giは制御スイッチ素子QGijによって与えられるゲインを示している。これによって、画像信号に対して多様な画像演算を行なうことができ、より複雑高度な演算も可能になる。
【0073】
【発明の効果】
以上のように、本発明によれば、極めて簡単な回路構成により、固体撮像素子内部で、積和演算を含む種々の画像演算処理を高速度で行なうことが可能になり、従来の画像処理装置のように画像処理用のプロセッサの処理能力に過大な負担をかけることもなくなる。また、画像処理のために撮像素子、メモリ、プロセッサなどの間の高速かつ高容量の通信を行なう必要もなくなる。
【0074】
また、従来の画像処理装置において画像処理専用のプロセッサを使用した場合は、たとえば微分演算のように演算対象が注目画素とその周辺部である場合などの限られた条件の下でのみ有効であったが、本発明によれば、このような場合に限られず、たとえば高速フーリエ変換(FFT)のように全画像領域を対象とする場合にも極めて高速かつ効率よく演算処理を行なうことが可能になる。
【0075】
さらに、固体撮像素子自身に演算処理装置を組み込む場合のように、チップサイズが大型化しかつ開口率が低下するという不都合はなくなり、チップサイズを大型化することなくかつ開口率の低下をも防止してイメージセンサとして高い性能を得ることが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わる固体撮像素子の概略の構成を示すブロック図である。
【図2】図1の固体撮像素子の詳細な回路構成を示すブロック回路図である。
【図3】図2の固体撮像素子の一部のさらに詳細な構成を示す電気回路図である。
【符号の説明】
1 画素マトリクス
3 第1の垂直走査回路(VSC1)
5 第2の垂直走査回路(VSC2)
7 水平走査回路(HSC)
9 電流・電圧変換回路
11 差分回路
PDij フォトダイオード
QTij 転送スイッチ素子
QRij リセット素子
QAij 増幅素子
QGij 制御スイッチ素子
QHj 水平スイッチ素子
CSVj 電流源回路
R 抵抗素子
A1,A2 増幅素子
Csub 蓄積容量
Qsub スイッチ素子
Claims (16)
- 各々光信号を電荷に変換しかつ蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子と前記受光素子に蓄積された信号電荷を前記増幅素子の制御電極に転送する転送素子と前記増幅素子の制御電極の電荷をリセットするリセット素子とを具備し、行および列方向に2次元的に配置され、電流信号として信号読出しを行なう複数の画素と、
前記各列ごとに設けられ、それぞれ対応する列に配置された画素からの信号を読み出すための複数の垂直読出し線と、
それぞれ前記画素に対応して設けられ前記画素の増幅素子の出力と対応する前記垂直読出し線との間に接続された複数のスイッチ素子と、
前記複数の垂直読出し線からの信号を取り出すための水平読出し線と、
各々の前記垂直読出し線に対応して設けられ、各垂直読出し線からの信号を前記水平読出し線に供給する水平スイッチ素子と、
を具備することを特徴とする固体撮像素子。 - さらに、前記水平読出し線に接続された電流・電圧変換回路を備え、該電流・電圧変換回路を介して読出し電圧出力を得ることを特徴とする請求項1に記載の固体撮像素子。
- 同じ垂直読出し線に接続された前記スイッチ素子は1個のみまたは2個以上同時にオンとすることが可能であり、2個以上同時にオンとした場合には2個以上の前記画素の出力が前記垂直読出し線上で合成されることを特徴とする請求項1または2のいずれか1項に記載の固体撮像素子。
- さらに、前記水平スイッチ素子は1個のみまたは複数個同時にオンとすることが可能であり、複数個同時にオンとした場合には前記複数の垂直読出し線からの信号が前記水平読出し線上で合成されることを特徴とする請求項1〜3のいずれか1項に記載の固体撮像素子。
- 前記水平読出し線に順次読み出される信号の差分を求める差分回路を設けたことを特徴とする請求項1〜4のいずれか1項に記載の固体撮像素子。
- 少なくとも各行に配置された画素ごとに選択制御信号を供給する第1の垂直走査回路と、前記スイッチ素子を制御するための信号を供給する第2の垂直走査回路とを設けたことを特徴とする請求項1〜5のいずれか1項に記載の固体撮像素子。
- 所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
前記スイッチ素子により行ごとに画素を選択し各列の信号をそれぞれの垂直読出し線に読み出し、かつ前記水平スイッチ素子によって順次各垂直読出し線の信号を水平読出し線に時系列的に出力することによりシャッタ機能を有する一括露光動作を行なうことを特徴とする請求項1〜6のいずれか1項に記載の固体撮像素子。 - 所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すことを特徴とする請求項1〜6のいずれか1項に記載の固体撮像素子。 - 前記引き続き読み出される各画素領域の一部は互いに重なり合っていることを特徴とする請求項8に記載の固体撮像素子。
- 前記引き続き読み出される画素領域は1画素分づつずれていることを特徴とする請求項8または9に記載の固体撮像素子。
- 前記引き続き読み出される画素領域は互いに隣接していることを特徴としている請求項8に記載の固体撮像素子。
- 所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
nを正の整数として、n行づつn行おきに、またはn列づつn列おきに、同時に読み出しを行い第1の総和を求め、次に前記読み出した各n行づつの行の間のn行づつをn行おきに、または各n列づつの列の間のn列づつをn列おきに、同時に読み出し第2の総和を得た後、前記差分回路により前記第1および第2の総和の差分を求めることにより所定の周波数成分の信号を検出することを特徴とする請求項5に記載の固体撮像素子。 - 種々のnの値に対して、前記第1および第2の総和を得かつ両者の差分を求めて種々の周波数成分の信号を検出することにより、空間画像のフーリエ変換を行うことを特徴とする請求項12に記載の固体撮像素子。
- 前記水平スイッチ素子で全列の信号を選択して各行ごとの画素の総和を得るとともに各行を順次選択して読出すことにより各行の射影を得るか、または前記スイッチ素子で全行の画素の信号を加算して前記垂直読出し線に各列ごとの信号の総和を得、前記水平スイッチ素子で各列の信号を順次読み出すことにより各列の射影を得ることを特徴とする請求項1に記載の固体撮像素子。
- 前記スイッチ素子および前記水平スイッチ素子により、画面の一部の画素についてのみ信号を読み出しおよび処理を行うことを特徴とする請求項7〜14のいずれか1項に記載の固体撮像素子。
- 前記スイッチ素子を可変抵抗素子として使用し、画素からの信号の積和演算を行うことを特徴とする請求項1に記載の固体撮像素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09823697A JP4009761B2 (ja) | 1997-03-31 | 1997-03-31 | 固体撮像素子 |
US09/049,982 US6480227B1 (en) | 1997-03-31 | 1998-03-30 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09823697A JP4009761B2 (ja) | 1997-03-31 | 1997-03-31 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10285472A JPH10285472A (ja) | 1998-10-23 |
JP4009761B2 true JP4009761B2 (ja) | 2007-11-21 |
Family
ID=14214333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09823697A Expired - Lifetime JP4009761B2 (ja) | 1997-03-31 | 1997-03-31 | 固体撮像素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6480227B1 (ja) |
JP (1) | JP4009761B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178608B2 (ja) * | 1998-04-16 | 2008-11-12 | 株式会社ニコン | 固体撮像装置 |
JP2001285720A (ja) * | 2000-04-03 | 2001-10-12 | Fuji Film Microdevices Co Ltd | Mos型固体撮像装置および電子カメラ |
US6864557B2 (en) * | 2001-06-18 | 2005-03-08 | Foveon, Inc. | Vertical color filter detector group and array |
US7106915B2 (en) * | 2001-07-16 | 2006-09-12 | Cypress Semiconductor Corporation | Methods and devices for reading out an image sensor with reduced delay time between lines |
WO2003034714A1 (fr) * | 2001-10-15 | 2003-04-24 | Nikon Corporation | Dispositif de capture d'images a l'etat solide |
US7279668B2 (en) * | 2001-10-16 | 2007-10-09 | Micron Technology, Inc. | Sequential read-out method and system that employs a single amplifier for multiple columns |
US6794627B2 (en) * | 2001-10-24 | 2004-09-21 | Foveon, Inc. | Aggregation of active pixel sensor signals |
JP4351057B2 (ja) * | 2001-12-05 | 2009-10-28 | 浜松ホトニクス株式会社 | 光検出装置、撮像装置及び距離画像取得装置 |
JP2004320106A (ja) * | 2003-04-11 | 2004-11-11 | Olympus Corp | 固体撮像装置 |
US6937025B1 (en) * | 2003-07-17 | 2005-08-30 | Foveon, Inc. | Method and circuit employing current sensing to read a sensor |
US7091466B2 (en) * | 2003-12-19 | 2006-08-15 | Micron Technology, Inc. | Apparatus and method for pixel binning in an image sensor |
JP2006101479A (ja) * | 2004-09-02 | 2006-04-13 | Canon Inc | 固体撮像装置及びそれを用いたカメラ |
JP4759293B2 (ja) * | 2005-03-15 | 2011-08-31 | キヤノン株式会社 | 撮像素子 |
JP4844305B2 (ja) * | 2005-09-12 | 2011-12-28 | 日本ビクター株式会社 | 撮像装置 |
JP4475665B2 (ja) * | 2006-03-31 | 2010-06-09 | キヤノン株式会社 | 固体撮像装置 |
JP4416753B2 (ja) * | 2006-03-31 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置 |
JP5072466B2 (ja) * | 2007-07-17 | 2012-11-14 | キヤノン株式会社 | 撮像装置 |
JP5101972B2 (ja) * | 2007-10-02 | 2012-12-19 | オリンパス株式会社 | 固体撮像装置 |
US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
US7974805B2 (en) * | 2008-10-14 | 2011-07-05 | ON Semiconductor Trading, Ltd | Image sensor and method |
KR101633282B1 (ko) * | 2009-09-09 | 2016-06-24 | 삼성전자주식회사 | 이미지 센서와 상기 이미지 센서를 포함하는 이미지 픽업 장치 |
KR101784676B1 (ko) | 2010-03-08 | 2017-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조방법 |
JP5771079B2 (ja) * | 2010-07-01 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置 |
WO2012008229A1 (ja) * | 2010-07-16 | 2012-01-19 | 富士フイルム株式会社 | 放射線撮像装置、放射線撮像システム、放射線撮像方法、及びプログラム |
US8987647B2 (en) * | 2012-10-04 | 2015-03-24 | Sri International | Low power wide dynamic range CMOS imager output circuit having a threshold detector to set a gain to be applied by a readout circuitry |
KR102087225B1 (ko) * | 2013-05-30 | 2020-03-11 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
FR3061786B1 (fr) * | 2017-01-09 | 2021-08-20 | Commissariat Energie Atomique | Traitement a la volee de donnees dans un systeme d'acquisition |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942474A (en) * | 1987-12-11 | 1990-07-17 | Hitachi, Ltd. | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity |
US5144447A (en) * | 1988-03-31 | 1992-09-01 | Hitachi, Ltd. | Solid-state image array with simultaneously activated line drivers |
DE4118154A1 (de) * | 1991-06-03 | 1992-12-10 | Philips Patentverwaltung | Anordnung mit einer sensormatrix und einer ruecksetzanordnung |
US5719626A (en) * | 1994-12-16 | 1998-02-17 | Nikon Corporation | Solid-state image pickup device |
US5668375A (en) * | 1996-08-26 | 1997-09-16 | General Electric Company | Fast scan reset for a large area x-ray detector |
US5909026A (en) * | 1996-11-12 | 1999-06-01 | California Institute Of Technology | Integrated sensor with frame memory and programmable resolution for light adaptive imaging |
US6037577A (en) * | 1997-03-11 | 2000-03-14 | Kabushiki Kaisha Toshiba | Amplifying solid-state image pickup device and operating method of the same |
GB2332800B (en) * | 1997-12-18 | 2000-09-27 | Simage Oy | Device for imaging radiation |
US6377304B1 (en) * | 1998-02-05 | 2002-04-23 | Nikon Corporation | Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods |
-
1997
- 1997-03-31 JP JP09823697A patent/JP4009761B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-30 US US09/049,982 patent/US6480227B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10285472A (ja) | 1998-10-23 |
US6480227B1 (en) | 2002-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4009761B2 (ja) | 固体撮像素子 | |
EP1271930B1 (en) | Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system | |
US7402789B2 (en) | Methods for pixel binning in an image sensor | |
KR101195325B1 (ko) | 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치 | |
US7924332B2 (en) | Current/voltage mode image sensor with switchless active pixels | |
US8350940B2 (en) | Image sensors and color filter arrays for charge summing and interlaced readout modes | |
US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
US8482642B2 (en) | Dual pinned diode pixel with shutter | |
EP2099215A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and imaging device | |
US6201573B1 (en) | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits | |
JP2010199989A (ja) | 固体撮像素子およびそれを備えた撮像装置 | |
JP4018644B2 (ja) | 光電変換装置及び同光電変換装置を用いた撮像システム | |
JP2005229373A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP3563971B2 (ja) | 信号処理装置及びそれを用いた撮像装置 | |
US7718945B2 (en) | Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section | |
US9040894B2 (en) | Imager with column readout | |
JP4336508B2 (ja) | 撮像装置 | |
JPH03276675A (ja) | 固体撮像素子 | |
JPH10126695A (ja) | 固体撮像素子およびその駆動方法並びにカメラ | |
JP2003018465A (ja) | 撮像装置および撮像システム | |
JP2009296451A (ja) | 固体撮像装置 | |
JP4322562B2 (ja) | 固体撮像装置 | |
US8872951B2 (en) | Method and system for operating an image data collection device | |
JP2009295876A (ja) | 固体撮像装置 | |
JPH08294057A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |