JP2009296451A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2009296451A JP2009296451A JP2008149579A JP2008149579A JP2009296451A JP 2009296451 A JP2009296451 A JP 2009296451A JP 2008149579 A JP2008149579 A JP 2008149579A JP 2008149579 A JP2008149579 A JP 2008149579A JP 2009296451 A JP2009296451 A JP 2009296451A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- unit
- signal
- signal output
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 100
- 239000002184 metal Substances 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供する。
【解決手段】固体撮像装置1は、受光部10、第一信号出力回路21、第二信号出力回路22、第一制御回路31および第二制御回路32を備える。受光部10の受光面は、I行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、M行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなり、各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分される。各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成される。各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される。
【選択図】図1
【解決手段】固体撮像装置1は、受光部10、第一信号出力回路21、第二信号出力回路22、第一制御回路31および第二制御回路32を備える。受光部10の受光面は、I行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、M行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなり、各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分される。各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成される。各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される。
【選択図】図1
Description
本発明は、固体撮像装置に関するものである。
固体撮像装置は、フォトダイオードを各々含む複数の画素部が2次元配列された受光部と、各画素部のフォトダイオードで発生する電荷の量に応じた値の電気信号を出力する信号出力部と、各画素部について信号出力部による電気信号の出力を制御する制御部と、を備える。固体撮像装置は、信号出力部から出力される電気信号に基づいて、受光部に入力される光の強度分布を求め撮像することができる。
特許文献1には、高解像度の撮像を行うとともに低解像度の撮像を行うことができる固体撮像装置が開示されている。特許文献1に開示されている固体撮像装置は、受光部に含まれる複数の画素部それぞれについて個別に電気信号を出力することで高解像度の撮像を行う。また、この固体撮像装置は、受光部に含まれる複数の画素部のうちの一定数の画素部についての電気信号を加算することで低解像度の撮像を行う。このような低解像度撮像の動作はビニング動作と呼ばれる。
特開2005−277709号公報
特許文献1に開示されている固体撮像装置は、例えば高解像度撮像と低解像度撮像とを切り替えて行う場合に高速な撮像を行うことができない。本発明は、上記問題点を解消する為になされたものであり、高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供することを目的とする。
本発明に係る固体撮像装置は、(1) 受光面がI行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、受光面がM行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなり、各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分され、各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成され、各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される受光部と、(2)各第一画素部Pm,nのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Qi,jのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、(3)各第一画素部Pm,nについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Qi,jについて信号出力部による第二電気信号の出力を制御する制御部と、を備えることを特徴とする。
ただし、M,Nは2以上の整数であり、Iは2以上M未満の整数であり、Jは2以上N未満の整数であり、mは1以上M以下の各整数であり、nは1以上N以下の各整数であり、iは1以上I以下の各整数であり、jは1以上J以下の各整数である。なお、M×N個の画素領域a1,1〜aM,Nについての行および列と、I×J個の単位領域A1,1〜AI,Jについての行および列とは、相違する。
本発明に係る固体撮像装置では、受光部の受光面は、I行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、M行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなる。各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分され、各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成され、各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される。信号出力部から、各第一画素部Pm,nのフォトダイオードで発生する電荷の量に応じた値の第一電気信号が出力され、また、各第二画素部Qi,jのフォトダイオードで発生する電荷の量に応じた値の第二電気信号が出力される。制御部により、各第一画素部Pm,nについて信号出力部による第一電気信号の出力が制御され、また、各第二画素部Qi,jについて信号出力部による第二電気信号の出力が制御される。第一画素部Pm,nを用いて高速の高解像度撮像を行うことが可能であり、また、第二画素部Qi,jを用いて高速の低解像度撮像を行うことが可能である。
本発明に係る固体撮像装置では、各第二画素部Qi,jのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されているのが好適である。この場合には、各第二画素部Qi,jのフォトダイオードの光感応領域が広くても、その抵抗を小さくすることができる。
本発明に係る固体撮像装置では、各第一画素部Pm,nおよび各第二画素部Qi,jは、フォトダイオードで発生した電荷をゲート端子に入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。このように各第一画素部Pm,nおよび各第二画素部Qi,jがAPS方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。
本発明に係る固体撮像装置では、信号出力部は、各第一画素部Pm,nについて第一電気信号を出力する第一信号出力回路と、各第二画素部Qi,jについて第二電気信号を出力する第二信号出力回路と、を別個に有するのが好適である。この場合には、第一画素部Pm,nを用いた高解像度撮像と第二画素部Qi,jを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。
本発明に係る固体撮像装置では、制御部は、各第一画素部Pm,nについて信号出力部による第一電気信号の出力を制御する第一制御回路と、各第二画素部Qi,jについて信号出力部による第二電気信号の出力を制御する第二制御回路と、を別個に有するのが好適である。この場合には、第一画素部Pm,nを用いた高解像度撮像と第二画素部Qi,jを用いた低解像度撮像とを互いに独立に行うことが容易となる。
本発明に係る固体撮像装置では、各第一画素部Pm,nのフォトダイオードにカラーフィルタが設けられているのが好適である。この場合には、高解像度のカラー撮像をすることができる。
本発明に係る固体撮像装置では、(1) 各単位領域Ai,j内の第二群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第三画素部Rm,nが構成され、(2) 信号出力部が、各第三画素部Rm,nのフォトダイオードで発生する電荷の量に応じた値の第三電気信号を出力し、(3) 制御部が、各第三画素部Rm,nについて信号出力部による第三電気信号の出力を制御するのが好適である。この場合には、各単位領域Ai,j内の第二群に含まれる各画素領域am,nには、第二画素部Qi,jのフォトダイオードの一部に加えて、個別に形成されたフォトダイオードを含む第三画素部Rm,nが構成される。信号出力部から、各第三画素部Rm,nのフォトダイオードで発生する電荷の量に応じた値の第三電気信号が出力される。制御部により、各第三画素部Rm,nについて信号出力部による第三電気信号の出力が制御される。第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nの何れかを用いて撮像することで、様々な感度または解像度の撮像をすることができる。
この場合に、各第一画素部Pm,n,各第二画素部Qi,jおよび各第三画素部Rm,nは、フォトダイオードで発生した電荷をゲート端子に入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。このように各第一画素部Pm,n,各第二画素部Qi,jおよび各第三画素部Rm,nがAPS方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。
本発明に係る固体撮像装置は、高解像度撮像および低解像度撮像を高速に行うことができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係る固体撮像装置1の概略構成を示す図である。この図に示される固体撮像装置1は、受光部10、第一信号出力回路21、第二信号出力回路22、第一制御回路31および第二制御回路32を備える。
受光部10の受光面は、I行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、M行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなる。受光部10の受光面において、単位領域Ai,jは第i行第j列に位置し、画素領域am,nは第m行第n列に位置する。各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分され、各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成され、各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される。各第一画素部Pm,nは、共通の構成を有していて、入射光量に応じた量の電荷を発生するフォトダイオードを含む。また、各第二画素部Qi,jは、共通の構成を有しているのが好適であり、入射光量に応じた量の電荷を発生するフォトダイオードを含む。受光部10の詳細については後に説明する。
ここで、M,Nは2以上の整数である。Iは2以上M未満の整数であり、Jは2以上N未満の整数である。mは1以上M以下の各整数であり、nは1以上N以下の各整数である。また、iは1以上I以下の各整数であり、jは1以上J以下の各整数である。IはMの約数であるのが好ましく、JはNの約数であるのが好ましい。例えば、M,Nは1024であって、I,Jは128である。この例の場合、8×8個の第一画素部Pに対して1個の第二画素部Qが設けられる。なお、M×N個の画素領域a1,1〜aM,Nについての行および列と、I×J個の単位領域A1,1〜AI,Jについての行および列とは、相違する。
各第一画素部Pm,nおよび各第二画素部Qi,jは、PPS(Passive Pixel Sensor)方式のものであってもよいが、APS(ActivePixel Sensor)方式のものであるのが好ましい。すなわち、各第一画素部Pm,nおよび各第二画素部Qi,jは、フォトダイオードで発生した電荷を入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を出力するのが好ましい。
受光部10に含まれる各第一画素部Pm,nは第一信号出力回路21と接続されている。第一信号出力回路21は、各第一画素部Pm,nのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力する。より具体的には、第n列の各第一画素部Pm,nの出力端は、共通の読出用配線により第一信号出力回路21と接続されている。第一信号出力回路21は、第1行〜第M行について順次に、第m行の各第一画素部Pm,nからのデータをパラレルに入力して、これらのデータをシリアルに第一電気信号として出力する。
第一制御回路31は、各第一画素部Pm,nについて第一信号出力回路21による第一電気信号の出力を制御するものであって、第一タイミング制御回路41,第一行選択回路51および第一列選択回路61を含む。第一タイミング制御回路41は、第一信号出力回路21,第一行選択回路51および第一列選択回路61それぞれの動作タイミングを制御する。
第一行選択回路51は、第一タイミング制御回路41によるタイミング制御の下に、受光部10の第一画素部P1,1〜PM,Nの2次元配列における各行を順次に指定し、その指定した第m行の各第一画素部Pm,nに所定の制御信号を与えて、第m行の各第一画素部Pm,nからデータを第一信号出力回路21へ出力させる。第一行選択回路51は、M段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。
第一列選択回路61は、第一タイミング制御回路41によるタイミング制御の下に、受光部10の第一画素部P1,1〜PM,Nの2次元配列における各列を順次に指定し、その指定した第n列を指示する制御信号を第一信号出力回路21に与えて、第m行の各第一画素部Pm,nからのデータを順次に第一信号出力回路21から第一電気信号として出力させる。第一列選択回路61は、N段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。
受光部10に含まれる各第二画素部Qi,jは第二信号出力回路22と接続されている。第二信号出力回路22は、各第二画素部Qi,jのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する。より具体的には、第j列の各第二画素部Qi,jの出力端は、共通の読出用配線により第二信号出力回路22と接続されている。第二信号出力回路22は、第1行〜第I行について順次に、第i行の各第二画素部Qi,jからのデータをパラレルに入力して、これらのデータをシリアルに第二電気信号として出力する。
第二制御回路32は、各第二画素部Qi,jについて第二信号出力回路22による第二電気信号の出力を制御するものであって、第二タイミング制御回路42,第二行選択回路52および第二列選択回路62を含む。第二タイミング制御回路42は、第二信号出力回路22,第二行選択回路52および第二列選択回路62それぞれの動作タイミングを制御する。
第二行選択回路52は、第二タイミング制御回路42によるタイミング制御の下に、受光部10の第二画素部Q1,1〜QI,Jの2次元配列における各行を順次に指定し、その指定した第i行の各第二画素部Qi,jに所定の制御信号を与えて、第i行の各第二画素部Qi,jからデータを第二信号出力回路22へ出力させる。第二行選択回路52は、I段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。
第二列選択回路62は、第二タイミング制御回路42によるタイミング制御の下に、受光部10の第二画素部Q1,1〜QI,Jの2次元配列における各列を順次に指定し、その指定した第j列を指示する制御信号を第二信号出力回路22に与えて、第i行の各第二画素部Qi,jからのデータを順次に第二信号出力回路22から第二電気信号として出力させる。第二列選択回路62は、J段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。
第一信号出力回路21および第二信号出力回路22は、各第一画素部Pm,nのフォトダイオードPDで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Qi,jのフォトダイオードPDで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部を構成している。第一制御回路31および第二制御回路32は、各第一画素部Pm,nについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Qi,jについて信号出力部による第二電気信号の出力を制御する制御部を構成している。
なお、第一信号出力回路21と第二信号出力回路22とは、各行につきパラレルに入力してシリアルに出力するデータの個数の相違に関する点を除いて、同様の構成を有していてもよい。第一行選択回路51と第二行選択回路52とは、指定する行の個数の相違に関する点を除いて、同様の構成を有していてもよい。また、第一列選択回路61と第二列選択回路62とは、指定する列の個数の相違に関する点を除いて、同様の構成を有していてもよい。
図2は、本実施形態に係る固体撮像装置1の構成を示す図である。この図では、受光部10については、第m行第n列に位置する第一画素部Pm,nが代表して示されており、また、第i行第j列に位置する第二画素部Qi,jが代表して示されている。受光部10と第一信号出力回路21との間の接続関係、および、受光部10と第一行選択回路51との間の接続関係については、第一画素部Pm,nに関連するものが示されている。受光部10と第二信号出力回路22との間の接続関係、および、受光部10と第二行選択回路52との間の接続関係については、第二画素部Qi,jに関連するものが示されている。第一信号出力回路21については第一画素部Pm,nに関連する構成要素が示されている。また、第二信号出力回路22については第二画素部Qi,jに関連する構成要素が示されている。
第一信号出力回路21は、N個の保持回路231〜23N、差演算回路25およびAD変換回路27を含む。N個の保持回路231〜23Nは共通の構成を有する。各保持回路23nは、第n列の各第一画素部Pm,nの出力端と共通の読出用配線Vline1(n)により接続されていて、これらのうちの何れかの第一画素部Pm,nから出力されて読出用配線Vline1(n)を経て入力されたデータを保持し、その保持したデータを配線Hline_s1,Hline_n1へ出力する。差演算回路25は、配線Hline_s1,Hline_n1を経て到達する2つのデータを入力して、これら2つのデータの差に応じたデータをAD変換回路27へ出力する。AD変換回路27は、差演算回路25から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第一電気信号として出力する。
第二信号出力回路22は、J個の保持回路241〜24J、差演算回路26およびAD変換回路28を含む。J個の保持回路241〜24Jは共通の構成を有する。各保持回路24jは、第j列の各第二画素部Qi,jの出力端と共通の読出用配線Vline2(j)により接続されていて、これらのうちの何れかの第二画素部Qi,jから出力されて読出用配線Vline2(j)を経て入力されたデータを保持し、その保持したデータを配線Hline_s2,Hline_n2へ出力する。差演算回路26は、配線Hline_s2,Hline_n2を経て到達する2つのデータを入力して、これら2つのデータの差に応じたデータをAD変換回路28へ出力する。AD変換回路28は、差演算回路26から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第二電気信号として出力する。
図3は、本実施形態に係る固体撮像装置1に含まれる第一画素部Pm,nおよび保持回路23nそれぞれの回路構成を示す図である。この図では、代表して第一画素部Pm,nが示され、また、代表して保持回路23nが示されている。
各第一画素部Pm,nは、APS方式のものであって、フォトダイオードPDおよび5個のMOSトランジスタT1〜T5を含む。この図に示されるように、トランジスタT1,トランジスタT2およびフォトダイオードPDは順に直列的に接続されていて、基準電圧Vb1がトランジスタT1のドレイン端子に入力され、フォトダイオードPDのアノ−ド端子が接地されている。
トランジスタT3およびトランジスタT4は直列的に接続されていて、基準電圧Vb2がトランジスタT3のドレイン端子に入力され、トランジスタT4のソース端子が配線Vline1(n)に接続されている。トランジスタT1とトランジスタT2との接続点は、トランジスタT5を介してトランジスタT3のゲート端子に接続されている。また、配線Vline1(n)には定電流源が接続されている。増幅用トランジスタT3は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。
Reset1(m)信号がリセット用のトランジスタT1のゲート端子に入力され、Trans1(m)信号が転送用のトランジスタT2のゲート端子に入力され、Address1(m)信号が出力選択用のトランジスタT4のゲート端子に入力され、また、Hold1(m)信号がトランジスタT5のゲート端子に入力される。これらReset1(m)信号,Trans1(m)信号,Address1(m)信号およびHold1(m)信号は、第一タイミング制御回路41による制御の下に第一行選択回路51から出力され、第m行の各第一画素部Pm,nに対して共通に入力される。
Reset1(m)信号およびTrans1(m)信号がハイレベルであるとき、フォトダイオードPDの接合容量部(電荷蓄積部)が放電され、さらに、Hold1(m)信号もハイレベルであると、トランジスタT3のゲート端子の電位がリセットされる。その後に、Reset1(m)信号,Trans1(m)信号およびHold1(m)信号がローレベルになると、フォトダイオードで発生した電荷は接合容量部に蓄積されていく。Hold1(m)信号がローレベルであって、Address1(m)信号がハイレベルであると、第一画素部Pm,nから配線Vline1(n)へノイズ成分が出力される。そして、Trans1(m)信号,Hold1(m)信号およびAddress1(m)信号がハイレベルになると、フォトダイオードPDの接合容量部に蓄積されている電荷の量に応じた電圧値が配線Vline1(n)へ信号成分として出力される。
各保持回路23nは、2つの容量素子C1,C2、および、4つのスイッチSW11,SW12,SW21,SW22を含む。この保持回路23nでは、スイッチSW11およびスイッチSW12は、直列的に接続されて配線Vline1(n)と配線Hline_s1との間に設けられ、容量素子C1の一端は、スイッチSW11とスイッチSW12との間の接続点に接続され、容量素子C1の他端は接地されている。また、スイッチSW21およびスイッチSW22は、直列的に接続されて配線Vline1(n)と配線Hline_n1との間に設けられ、容量素子C2の一端は、スイッチSW21とスイッチSW22との間の接続点に接続され、容量素子C2の他端は接地されている。
この保持回路23nでは、スイッチSW11は、第一列選択回路61から供給されるset_s1信号のレベルに応じて開閉する。スイッチSW21は、第一列選択回路61から供給されるset_n1信号のレベルに応じて開閉する。set_s1信号およびset_n1信号は、N個の保持回路231〜23Nに対して共通に入力される。スイッチSW12,SW22は、第一列選択回路61から供給されるhshift1(n)信号のレベルに応じて開閉する。
この保持回路23nでは、set_n1信号がハイレベルからローレベルに転じてスイッチSW21が開くときに第一画素部Pm,nから配線Vline1(n)へ出力されていたノイズ成分が、それ以降、容量素子C2により電圧値out_n1(n)として保持される。set_s1信号がハイレベルからローレベルに転じてスイッチSW11が開くときに第一画素部Pm,nから配線Vline1(n)へ出力されていた信号成分が、それ以降、容量素子C1により電圧値out_s1(n)として保持される。そして、hshift1(n)信号がハイレベルになると、スイッチSW12が閉じて、容量素子C1により保持されていた電圧値out_s1(n)が配線Hline_s1へ出力され、また、スイッチSW22が閉じて、容量素子C2により保持されていた電圧値out_n1(n)が配線Hline_n1へ出力される。これら電圧値out_s1(n)と電圧値out_n1(n)との差が、第一画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値を表す。
図4は、本実施形態に係る固体撮像装置1に含まれる差演算回路25の回路構成を示す図である。この図に示されるように、差演算回路25は、アンプA1〜A3、スイッチSW1,SW2、および、抵抗器R1〜R4を含む。アンプA3の反転入力端子は、抵抗器R1を介してバッファアンプA1の出力端子と接続され、抵抗器R3を介して自己の出力端子と接続されている。アンプA3の非反転入力端子は、抵抗器R2を介してバッファアンプA2の出力端子と接続され、抵抗器R4を介して接地電位と接続されている。アンプA3の出力端子はAD変換回路27の入力端子と接続されている。バッファアンプA1の入力端子は、配線Hline_s1を介してN個の保持回路231〜23Nと接続され、スイッチSW1を介して接地電位と接続されている。バッファアンプA2の入力端子は、配線Hline_n1を介してN個の保持回路231〜23Nと接続され、スイッチSW2を介して接地電位と接続されている。
差演算回路25のスイッチSW1,SW2は、第一列選択回路61から供給されるhreset1信号により制御されて開閉動作する。スイッチSW1が閉じることで、バッファアンプA1の入力端子に入力される電圧値がリセットされる。スイッチSW2が閉じることで、バッファアンプA2の入力端子に入力される電圧値がリセットされる。スイッチSW1,SW2が開いているときに、N個の保持回路231〜23Nのうちの何れかの保持回路23nから配線Hline_s1,Hline_n1へ出力された電圧値out_s1(n),out_n1(n)が、バッファアンプA1,A2の入力端子に入力される。バッファアンプA1,A2それぞれの増幅率を1とし、4個の抵抗器R1〜R4それぞれの抵抗値が互いに等しいとすると、差演算回路25の出力端子から出力される電圧値は、配線Hline_s1および配線Hline_n1それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。
図5は、本実施形態に係る固体撮像装置1に含まれる第二画素部Qi,jおよび保持回路24jそれぞれの回路構成を示す図である。この図では、代表して第二画素部Qi,jが示され、また、代表して保持回路24jが示されている。
各第二画素部Qi,jは、第一画素部Pm,nと同様の構成であり、APS方式のものであって、フォトダイオードPDおよび5個のMOSトランジスタT1〜T5を含む。第二画素部Qi,jにおけるこれらの要素の間の接続関係は、第一画素部Pm,nにおける接続関係と同様である。トランジスタT4のソース端子が配線Vline2(j)に接続されている。また、配線Vline2(j)には定電流源が接続されている。増幅用トランジスタT3は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。
Reset2(i)信号がリセット用のトランジスタT1のゲート端子に入力され、Trans2(i)信号が転送用のトランジスタT2のゲート端子に入力され、Address2(i)信号が出力選択用のトランジスタT4のゲート端子に入力され、また、Hold2(i)信号がトランジスタT5のゲート端子に入力される。これらReset2(i)信号,Trans2(i)信号,Address2(i)信号およびHold2(i)信号は、第二タイミング制御回路42による制御の下に第二行選択回路52から出力され、第i行の各第二画素部Qi,jに対して共通に入力される。第二画素部Qi,jの動作は、第一画素部Pm,nの動作と同様である。
各保持回路24jは、保持回路23nと同様の構成であり、2つの容量素子C1,C2、および、4つのスイッチSW11,SW12,SW21,SW22を含む。保持回路24jにおけるこれらの要素の間の接続関係は、保持回路23nにおける接続関係と同様である。スイッチSW11,SW21は配線Vline2(j)と接続されている。スイッチSW12は配線Hline_s2と接続されている。スイッチSW22は配線Hline_n2と接続されている。
この保持回路24jでは、スイッチSW11は、第二列選択回路62から供給されるset_s2信号のレベルに応じて開閉する。スイッチSW21は、第二列選択回路62から供給されるset_n2信号のレベルに応じて開閉する。set_s2信号およびset_n2信号は、J個の保持回路241〜24Jに対して共通に入力される。スイッチSW12,SW22は、第二列選択回路62から供給されるhshift2(j)信号のレベルに応じて開閉する。
保持回路24jの動作は、保持回路23nの動作と同様である。hshift2(j)信号がハイレベルになると、スイッチSW12が閉じて、容量素子C1により保持されていた電圧値out_s2(j)が配線Hline_s2へ出力され、また、スイッチSW22が閉じて、容量素子C2により保持されていた電圧値out_n2(j)が配線Hline_n2へ出力される。これら電圧値out_s2(j)と電圧値out_n2(j)との差が、第二画素部Qi,jのフォトダイオードPDで発生した電荷の量に応じた電圧値を表す。
図6は、本実施形態に係る固体撮像装置1に含まれる差演算回路26の回路構成を示す図である。差演算回路26は、差演算回路25と同様の構成であり、アンプA1〜A3、スイッチSW1,SW2、および、抵抗器R1〜R4を含む。差演算回路26におけるこれらの要素の間の接続関係は、差演算回路25における接続関係と同様である。バッファアンプA1の入力端子は、配線Hline_s2を介してJ個の保持回路241〜24Jと接続され、スイッチSW1を介して接地電位と接続されている。バッファアンプA2の入力端子は、配線Hline_n2を介してJ個の保持回路241〜24Jと接続され、スイッチSW2を介して接地電位と接続されている。
差演算回路26のスイッチSW1,SW2は、第二列選択回路62から供給されるhreset2信号により制御されて開閉動作する。スイッチSW1が閉じることで、バッファアンプA1の入力端子に入力される電圧値がリセットされる。スイッチSW2が閉じることで、バッファアンプA2の入力端子に入力される電圧値がリセットされる。スイッチSW1,SW2が開いているときに、J個の保持回路241〜24Jのうちの何れかの保持回路24jから配線Hline_s2,Hline_n2へ出力された電圧値out_s2(j),out_n2(j)が、バッファアンプA1,A2の入力端子に入力される。バッファアンプA1,A2それぞれの増幅率を1とし、4個の抵抗器R1〜R4それぞれの抵抗値が互いに等しいとすると、差演算回路26の出力端子から出力される電圧値は、配線Hline_s2および配線Hline_n2それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。
図7は、本実施形態に係る固体撮像装置1の受光部10の構成例を説明する図である。この図は、受光部10の受光面における各単位領域Ai,jおよび各画素領域am,nの配置関係説明するものである。なお、この図は、各単位領域Ai,jおよび各画素領域am,nの形状を説明するものではない。各領域の形状は、共通であるのが好ましいが、必ずしも矩形である必要はない。下から順に第1行,第2行,第3行,・・・とし、左から順に第1列,第2列,第3列,・・・とする。
受光部10の受光面は、I行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、M行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなる。この図において、各単位領域Ai,jは太線で囲われた領域であり、各画素領域am,nは太線または細線で囲われた領域である。単位領域Ai,jは第i行第j列に位置し、画素領域am,nは第m行第n列に位置する。各単位領域には8×8個の画素領域が含まれるとする。すなわち、各単位領域Ai,jには8×8個の画素領域a8i−7,8j−7〜a8i,8jが含まれる。
各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分される。この図では、第二群に含まれる画素領域am,nはハッチングで示されている。mが奇数であってnが偶数である画素領域am,nは第二群に含まれる。その他の画素領域am,nは第一群に含まれる。第一画素部Pm,nは、第一群に含まれる画素領域am,nに個別に形成されたフォトダイオードを含んで構成される。第二画素部Qi,jは、単位領域Ai,j内の第二群に含まれる各画素領域am,n(この例では16個の画素領域)に形成されたフォトダイオードが並列的に互いに接続されて構成される。
なお、単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて第二画素部Qi,jが構成されるとは、これらの画素領域am,nに個別に形成されたフォトダイオードがメタル配線等により並列的に互いに接続されて実質的に1つのフォトダイオードとして扱われ得る場合と、これら画素領域am,nに形成されたフォトダイオードが1つの連続したフォトダイオードの一部である場合と、これら2つの場合の双方を含む場合とを含む。各単位領域Ai,j内の構成は共通であるのが好ましい。各第一画素部Pm,nは共通の構成を有しているのが好ましい。また、各第二画素部Qi,jは共通の構成を有しているのが好ましい。
図8〜図10それぞれは、受光部10における第一画素部Pm,nおよび第二画素部Qi,jの配置例を示す図である。これらの図では、図7と同様に各単位領域Ai,jには8×8個の画素領域a8i−7,8j−7〜a8i,8jが含まれるとして、2×2個の単位領域の範囲を示し、その範囲における第一画素部Pm,nおよび第二画素部Qi,jそれぞれのフォトダイオードPDの配置を示している。
図8は、本実施形態に係る固体撮像装置1に含まれる受光部10における第一画素部Pm,nおよび第二画素部Qi,jの第一配置例を示す図である。この図に示される第一配置例では、各第二画素部Qi,jのフォトダイオードは、単位領域Ai,j内の第二群に含まれる各画素領域am,n(mが奇数かつnが偶数。図中のハッチング領域)に個別に形成されたフォトダイオードがメタル配線Li,jにより並列的に互いに接続されて実質的に1つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域am,n(mが偶数またはnが奇数)には、個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成される。
図9は、本実施形態に係る固体撮像装置1に含まれる受光部10における第一画素部Pm,nおよび第二画素部Qi,jの第二配置例を示す図である。この図に示される第二配置例では、各第二画素部Qi,jのフォトダイオードは、単位領域Ai,j内の第二群に含まれる各画素領域am,n(図中のハッチング領域)に個別に形成されたフォトダイオードがメタル配線Li,jにより並列的に互いに接続されて実質的に1つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域am,nには、個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成される。第二配置例では、第二画素部Qi,jを構成する第二群に含まれる各画素領域am,nは、各行で2個ずつであり、各列で2個ずつである。
図10は、本実施形態に係る固体撮像装置1に含まれる受光部10における第一画素部Pm,nおよび第二画素部Qi,jの第三配置例を示す図である。この図に示される第三配置例では、各第二画素部Qi,jのフォトダイオードは、単位領域Ai,j内の第二群に含まれる各画素領域am,n(mが奇数かつnが偶数。図中のハッチング領域)に個別に形成されたフォトダイオードがメタル配線Li,jにより並列的に互いに接続されて実質的に1つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域am,n(mが偶数またはnが奇数)には、個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成される。この点までは、図8に示された第一配置例と同様である。
図10に示される第三配置例では特に、第一群に含まれる画素領域am,n(mが偶数またはnが奇数)のフォトダイオードPDにはカラーフィルタが貼り付けられている。より具体的には、画素領域am,n(mが偶数かつnが奇数)のフォトダイオードPDには、透過帯域の中心波長が赤色の波長帯域にある赤色フィルタが設けられている。画素領域am,n(mが偶数かつnが偶数)のフォトダイオードPDには、透過帯域の中心波長が緑色の波長帯域にある緑色フィルタが設けられている。また、画素領域am,n(mが奇数かつnが奇数)のフォトダイオードPDには、透過帯域の中心波長が青色の波長帯域にある青色フィルタが設けられている。このようにすることで、第一群に含まれる画素領域am,nに構成される第一画素部Pm,nを用いて高解像度のカラー撮像をすることができる。
受光部10における第一画素部Pm,nおよび第二画素部Qi,jの配置は、これらの設計例に限られるものではない。各第二画素部Qi,jのフォトダイオードは、単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて構成されればよい。これにより、本実施形態に係る固体撮像装置1は、第一画素部Pm,nを用いて高解像度撮像を高速に行うことができるとともに、第二画素部Qi,jを用いて低解像度撮像を高速に行うことができる。
また、各第一画素部Pm,nおよび各第二画素部Qi,jがAPS方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。
また、各第一画素部Pm,nについて第一電気信号を出力する第一信号出力回路21と、各第二画素部Qi,jについて第二電気信号を出力する第二信号出力回路22と、を別個に設けることにより、第一画素部Pm,nを用いた高解像度撮像と第二画素部Qi,jを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。
また、各第一画素部Pm,nについて第一信号出力回路21による第一電気信号の出力を制御する第一制御回路31と、各第二画素部Qi,jについて第二信号出力回路22による第二電気信号の出力を制御する第二制御回路32と、を別個に設けることにより、第一画素部Pm,nを用いた高解像度撮像と第二画素部Qi,jを用いた低解像度撮像とを互いに独立に行うことが容易となる。
図11および図12は、本実施形態に係る固体撮像装置1に含まれる受光部10のレイアウト例を示す図である。本実施形態に係る固体撮像装置1は、半導体基板上に集積化されているのが好適であり、その場合に例えば図11および図12に示されるような構造を有する。図11は、本実施形態に係る固体撮像装置1に含まれる受光部10のレイアウト例を示す図である。図12は、図11に示したレイアウト例におけるA-A'断面図である。
これらの図に示されるレイアウト例では、拡散層1は、各第一画素部Pm,nのフォトダイオードPDの領域ならびに各第二画素部Qi,jのフォトダイオードPDの領域である。拡散層2は、各第一画素部Pm,nのトランジスタT1〜T5のソースおよびドレインの領域ならびに各第二画素部Qi,jのトランジスタT1〜T5のソースおよびドレインの領域である。ポリシリコンは、各第一画素部Pm,nおよび各第二画素部Qi,jそれぞれのトランジスタT1〜T5のゲートである。また、メタル配線は、読出用配線Vline1(n)および読出用配線Vline2(j)、ならびに、トランジスタT3とトランジスタT5とを接続する配線である。上層メタルは、各第二画素部Qi,jにおいて複数の光感応領域を相互に接続する配線Li,jである。
なお、図11では、その他のメタル配線は図示が省略されている。また、図11に示したレイアウト例におけるA-A'断面を示す図12では、絶縁層等の図示が省略されている。
上記実施形態では、第一信号出力回路21と第二信号出力回路22とが別個に設けられ、また、第一列選択回路61と第二列選択回路62とが別個に設けられた。しかし、図13に示される構成のように、第一信号出力回路21および第二信号出力回路22に替えて信号出力部20が設けられてもよいし、第一列選択回路61および第二列選択回路62に替えて列選択回路60が設けられてもよい。
図13は、他の実施形態に係る固体撮像装置2の構成図である。この図に示される固体撮像装置2は、受光部10、信号出力部20および制御部30を備える。受光部10は、これまで説明したものと同様のものである。信号出力部20は、第一信号出力回路21と同様の構成を有するが、高解像度撮像を行う場合と低解像度撮像を行う場合とで動作が相違する。制御部30は、タイミング制御回路40、第一行選択回路51、第二行選択回路52および列選択回路60を含む。タイミング制御回路40は、信号出力部20、第一行選択回路51、第二行選択回路52および列選択回路60それぞれの動作タイミングを制御する。
第一画素部Pm,nを用いて高解像度撮像を行う場合には、列選択回路60は第一列選択回路61と同様の動作をし、信号出力部20は第一信号出力回路21と同様の動作をする。一方、第二画素部Qi,jを用いて低解像度撮像を行う場合には、信号出力部20は、N個の保持回路のうちのJ個の保持回路を用いて第二電気信号を出力し、列選択回路60は、信号出力部20がそのような動作をするよう制御する。
また、受光部10において、各単位領域Ai,j内の第二群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第三画素部Rm,nが構成されてもよい。この場合、各単位領域Ai,j内の第二群に含まれる各画素領域am,nには、第二画素部Qi,jのフォトダイオードの一部が形成されるとともに、第三画素部Rm,nのフォトダイオードが形成される。そして、各第三画素部Rm,nのフォトダイオードで発生する電荷の量に応じた値の第三電気信号が信号出力部により出力される。また、各第三画素部Rm,nについて信号出力部による第三電気信号の出力が制御部により制御される。
第三電気信号の出力は、図1に示された第一信号出力回路21および第二信号出力回路22とは別に設けられた専用の第三信号出力回路により行われてもよいし、図1に示された第一信号出力回路21により行われてもよいし、また、図13に示された信号出力部20により行われてもよい。第三電気信号の出力の制御は、図1に示された第一行選択回路51および第二行選択回路52とは別に設けられた専用の第三行選択回路により行われてもよいし、また、図1に示された第一行選択回路51により行われてもよい。
各第一画素部Pm,nおよび各第二画素部Qi,jだけでなく各第三画素部Rm,nも、フォトダイオードで発生した電荷をゲート端子に入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。
図14および図15それぞれは、図10に示された第三配置例の変形例に相当する配置例を示す図であって、受光部10において第一画素部Pm,nおよび第二画素部Qi,jに加えて第三画素部Rm,nが設けられた配置例を示す。これらの図では、1つの基本領域A1,1についてのみ示し、その領域における第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nそれぞれのフォトダイオードPDの配置を示している。また、これらの図では、第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nそれぞれのトランジスタT1〜T5が形成されるMOS領域をも模式的に示している。
図14は、変形例の固体撮像装置に含まれる受光部10における第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nの第四配置例を示す図である。また、図15は、変形例の固体撮像装置に含まれる受光部10における第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nの第五配置例を示す図である。第四配置例(図14)および第五配置例(図15)の何れにおいても、第一画素部Pm,nの配置およびカラーフィルタの設置については第三配置例(図10)と同様である。
第四配置例(図14)では、第二画素部Q1,1のフォトダイオードは、第二群に含まれる16個の画素領域am,n(mが奇数かつnが偶数)に個別に形成されたフォトダイオードがメタル配線Li,jにより並列的に互いに接続されて実質的に1つのフォトダイオードとして構成される。第二画素部Q1,1に含まれるトランジスタT1〜T5は、第二群に含まれる右下隅の画素領域a1,8に設けられる。第二群に含まれる16個の画素領域のうち右下隅の画素領域a1,8を除く15個の画素領域には、個別に形成されたフォトダイオードおよびトランジスタT1〜T5を含む第三画素部Rm,nが構成されている。
すなわち、画素領域a1,2には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R1,2が構成され、画素領域a1,4には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R1,4が構成され、画素領域a1,6には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R1,6が構成される。画素領域a3,2には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R3,2が構成され、画素領域a3,4には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R3,4が構成され、画素領域a3,6には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R3,6が構成され、画素領域a3,8には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R3,8が構成される。
また、画素領域a5,2には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R5,2が構成され、画素領域a5,4には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R5,4が構成され、画素領域a5,6には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R5,6が構成され、画素領域a5,8には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R5,8が構成される。画素領域a7,2には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R7,2が構成され、画素領域a7,4には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R7,4が構成され、画素領域a7,6には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R7,6が構成され、画素領域a7,8には第二画素部Q1,1のフォトダイオードの一部に加えて第三画素部R7,8が構成される。
第五配置例(図15)では、第二画素部Q1,1のフォトダイオードは、第二群に含まれる16個の画素領域am,n(mが奇数かつnが偶数)に形成されたフォトダイオードが列間領域で連続していて、さらにこれらがメタル配線Li,jにより並列的に互いに接続されて、実質的に1つのフォトダイオードとして構成される。第二画素部Q1,1に含まれるトランジスタT1〜T5は、第二群に含まれる右下隅の画素領域a1,8に設けられる。第二群に含まれる16個の画素領域のうち右下隅の画素領域a1,8を除く15個の画素領域には、個別に形成されたフォトダイオードおよびトランジスタT1〜T5を含む第三画素部Rm,nが構成されている。第三画素部Rm,nについては、第四配置例(図14)と同様である。
このように、第四配置例(図14)および第五配置例(図15)それぞれでは、各基本領域Ai,j内の全ての画素領域am,nに、第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nの何れかのMOS領域(トランジスタT1〜T5)が設けられる。したがって、MOS領域を規則正しく配置することが可能となり、フォトダイオードの感度のユニフォミティを改善することができる。なお、第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nそれぞれのフォトダイオードの光感応領域の面積を調整することで、第一画素部Pm,n,第二画素部Qi,jおよび第三画素部Rm,nそれぞれの感度を調整することができる。
なお、第五配置例(図15)では、各第二画素部Qi,jにおいて複数の光感応領域を配線Li,jで相互に接続するものであるが、各第二画素部Qi,jが1つのフォトダイオードを有する場合にも、そのフォトダイオードの光感応領域(拡散層1の領域)が広いので、その抵抗を小さくするために、その光感応領域の各所にコンタクトホールを設けてメタル配線で接続するのが好適である。
1,2…固体撮像装置、10…受光部、20…信号出力部、21…第一信号出力回路、22…第二信号出力回路、23n…保持回路、24j…保持回路、25,26…差演算回路、27,28…AD変換回路、30…制御部、31…第一制御回路、32…第二制御回路、40…タイミング制御回路、41…第一タイミング制御回路、42…第二タイミング制御回路、51…第一行選択回路、52…第二行選択回路、60…列選択回路、61…第一列選択回路、62…第二列選択回路、Ai,j…単位領域、am,n…画素領域、Pm,n…第一画素部、Qi,j…第二画素部、Rm,n…第三画素部。
Claims (8)
- 受光面がI行J列に2次元配列されるI×J個の単位領域A1,1〜AI,Jからなるとともに、前記受光面がM行N列に2次元配列されるM×N個の画素領域a1,1〜aM,Nからなり、各単位領域Ai,j内の各画素領域am,nが第一群および第二群の何れかに区分され、各単位領域Ai,j内の第一群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第一画素部Pm,nが構成され、各単位領域Ai,j内の第二群に含まれる各画素領域am,nに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Qi,jが構成される受光部と、
各第一画素部Pm,nのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Qi,jのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、
各第一画素部Pm,nについて前記信号出力部による前記第一電気信号の出力を制御するとともに、各第二画素部Qi,jについて前記信号出力部による前記第二電気信号の出力を制御する制御部と、
を備えることを特徴とする固体撮像装置(ただし、M,Nは2以上の整数、Iは2以上M未満の整数、Jは2以上N未満の整数、mは1以上M以下の各整数、nは1以上N以下の各整数、iは1以上I以下の各整数、jは1以上J以下の各整数)。 - 各第二画素部Qi,jのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されている、ことを特徴とする請求項1に記載の固体撮像装置。
- 各第一画素部Pm,nおよび各第二画素部Qi,jが、フォトダイオードで発生した電荷をゲート端子に入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を前記信号出力部へ出力する、ことを特徴とする請求項1に記載の固体撮像装置。
- 前記信号出力部が、各第一画素部Pm,nについて前記第一電気信号を出力する第一信号出力回路と、各第二画素部Qi,jについて前記第二電気信号を出力する第二信号出力回路と、を別個に有する、ことを特徴とする請求項1に記載の固体撮像装置。
- 前記制御部が、各第一画素部Pm,nについて前記信号出力部による前記第一電気信号の出力を制御する第一制御回路と、各第二画素部Qi,jについて前記信号出力部による前記第二電気信号の出力を制御する第二制御回路と、を別個に有する、ことを特徴とする請求項1に記載の固体撮像装置。
- 各第一画素部Pm,nのフォトダイオードにカラーフィルタが設けられていることを特徴とする請求項1に記載の固体撮像装置。
- 各単位領域Ai,j内の第二群に含まれる各画素領域am,nに個別に形成されたフォトダイオードを含む第三画素部Rm,nが構成され、
前記信号出力部が、各第三画素部Rm,nのフォトダイオードで発生する電荷の量に応じた値の第三電気信号を出力し、
前記制御部が、各第三画素部Rm,nについて前記信号出力部による前記第三電気信号の出力を制御する、
ことを特徴とする請求項1に記載の固体撮像装置。 - 各第一画素部Pm,n,各第二画素部Qi,jおよび各第三画素部Rm,nが、フォトダイオードで発生した電荷をゲート端子に入力する増幅用MOSトランジスタを含み、この増幅用MOSトランジスタから入力電荷量に応じた電気信号を前記信号出力部へ出力する、ことを特徴とする請求項7に記載の固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149579A JP2009296451A (ja) | 2008-06-06 | 2008-06-06 | 固体撮像装置 |
PCT/JP2009/060070 WO2009148055A1 (ja) | 2008-06-06 | 2009-06-02 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149579A JP2009296451A (ja) | 2008-06-06 | 2008-06-06 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009296451A true JP2009296451A (ja) | 2009-12-17 |
Family
ID=41398129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149579A Pending JP2009296451A (ja) | 2008-06-06 | 2008-06-06 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009296451A (ja) |
WO (1) | WO2009148055A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019026607A1 (ja) * | 2017-07-31 | 2019-02-07 | 東京エレクトロン株式会社 | 検査装置、検査方法及び記憶媒体 |
US11477406B2 (en) | 2018-01-24 | 2022-10-18 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus for effective pixel signal reading |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4377976B2 (ja) * | 1997-12-26 | 2009-12-02 | キヤノン株式会社 | カラー撮像装置、画像信号読み出し方法、画像処理装置、画像処理システム、及び記憶媒体 |
JP2005039742A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP2007281995A (ja) * | 2006-04-10 | 2007-10-25 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
2008
- 2008-06-06 JP JP2008149579A patent/JP2009296451A/ja active Pending
-
2009
- 2009-06-02 WO PCT/JP2009/060070 patent/WO2009148055A1/ja active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019026607A1 (ja) * | 2017-07-31 | 2019-02-07 | 東京エレクトロン株式会社 | 検査装置、検査方法及び記憶媒体 |
JP2019029531A (ja) * | 2017-07-31 | 2019-02-21 | 東京エレクトロン株式会社 | 検査装置、検査方法及び記憶媒体 |
JP6999321B2 (ja) | 2017-07-31 | 2022-01-18 | 東京エレクトロン株式会社 | 検査装置、検査方法及び記憶媒体 |
US11477406B2 (en) | 2018-01-24 | 2022-10-18 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus for effective pixel signal reading |
Also Published As
Publication number | Publication date |
---|---|
WO2009148055A1 (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101045117B1 (ko) | 고체 촬상 장치 | |
US8023025B2 (en) | Photoelectric conversion apparatus and image pickup system using the same | |
US7429722B2 (en) | Pattern layout of CMOS image sensor | |
KR101595687B1 (ko) | 고체 촬상 장치 | |
KR102553988B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
US20080246869A1 (en) | Differential readout from pixels in CMOS sensor | |
KR102389417B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
US8487232B2 (en) | Solid state image sensor adapted to remove noise | |
JP2006073733A (ja) | 固体撮像装置及び固体撮像システム | |
JP6670451B2 (ja) | 固体撮像装置、信号処理方法、及び、電子機器 | |
JP5219555B2 (ja) | 撮像装置及び撮像装置を用いた撮像システム | |
JP6704677B2 (ja) | 固体撮像装置 | |
JP3916612B2 (ja) | 固体撮像装置、その駆動方法及びそれを用いたカメラ | |
KR101580754B1 (ko) | 고체 촬상 장치 | |
US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
JPWO2007108129A1 (ja) | 固体撮像素子 | |
EP1874044B1 (en) | Solid state imaging device | |
KR101580753B1 (ko) | 고체 촬상 장치 | |
WO2009148055A1 (ja) | 固体撮像装置 | |
WO2009148054A1 (ja) | 固体撮像装置 | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP4330579B2 (ja) | 固体撮像装置 | |
JP2007089231A (ja) | 固体撮像装置、その駆動方法及びそれを用いたカメラ | |
JP2007019681A (ja) | 固体撮像素子の駆動方法 |