JP2004320106A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2004320106A JP2004320106A JP2003107475A JP2003107475A JP2004320106A JP 2004320106 A JP2004320106 A JP 2004320106A JP 2003107475 A JP2003107475 A JP 2003107475A JP 2003107475 A JP2003107475 A JP 2003107475A JP 2004320106 A JP2004320106 A JP 2004320106A
- Authority
- JP
- Japan
- Prior art keywords
- rows
- reset
- state imaging
- solid
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 42
- 238000009825 accumulation Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】画素数が増大しても全画素リセット動作を高速に行えるようにした固体撮像装置を提供する。
【解決手段】２次元状に配列された複数の画素Ｐｉｘ（１，１） 〜Ｐｉｘ（ｍ，ｎ）と、該画素の信号の読出しを行うための水平及び垂直走査回路２１，２２とからなるＸＹアドレス型の固体撮像装置において、前記垂直走査回路によって、第１のタイミングで同時にｎ行（ｎ：２以上の整数）を選択し、そのｎ行の画素のリセット動作を同時に行い、第１のタイミングに引き続く第２のタイミングで、第１のタイミングで選択した行とは異なるアドレスのｎ行を選択し、そのｎ行の画素のリセット動作を行い、この態様のリセット動作を繰り返し行うことで全画素のリセット動作を行うように構成する。
【選択図】 図１
【解決手段】２次元状に配列された複数の画素Ｐｉｘ（１，１） 〜Ｐｉｘ（ｍ，ｎ）と、該画素の信号の読出しを行うための水平及び垂直走査回路２１，２２とからなるＸＹアドレス型の固体撮像装置において、前記垂直走査回路によって、第１のタイミングで同時にｎ行（ｎ：２以上の整数）を選択し、そのｎ行の画素のリセット動作を同時に行い、第１のタイミングに引き続く第２のタイミングで、第１のタイミングで選択した行とは異なるアドレスのｎ行を選択し、そのｎ行の画素のリセット動作を行い、この態様のリセット動作を繰り返し行うことで全画素のリセット動作を行うように構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、全画素のリセット動作を高速に行うＸＹアドレス型固体撮像装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開平１０−１７８５８９号公報
【特許文献２】特開平９−２００６１５号公報
【特許文献３】特開平４−２７７９８６号公報
【特許文献４】特開平６−３５０９３３号公報
【特許文献５】特開平９−１６３２４４号公報
【０００３】
図１３は、従来のＸＹアドレス型固体撮像装置の構成例を示す回路構成図である。図中Ｐｉｘ（１，１），Ｐｉｘ（２，１），・・・・・Ｐｉｘ（ｍ，ｎ）は画素であり、ここではｍ（列）ｎ（行）の配列の例で示している。各画素は、１個のフォトダイオードと３個のＭＯＳトランジスタから構成されている。フォトダイオード１は、行毎にゲートが共通接続されたリセット用ＭＯＳトランジスタ２のソース、及びアンプ用ＭＯＳトランジスタ３のゲートに接続されている。各行毎に共通接続されたリセット用ＭＯＳトランジスタ２のゲートは垂直走査回路２１に接続されている。リセット用ＭＯＳトランジスタ２及びアンプ用ＭＯＳトランジスタ３のドレインは、共に全画素共通の画素電源２３に接続されており、アンプ用ＭＯＳトランジスタ３のソースは、行毎にゲートが共通接続された行選択用ＭＯＳトランジスタ４のドレインと接続されている。
【０００４】
各行毎に共通接続された行選択用ＭＯＳトランジスタ４のゲートは、垂直走査回路２１に接続されている。行選択用ＭＯＳトランジスタ４のソースは、垂直信号線１０に接続されており、各画素は列毎に垂直信号線１０により結合されている。垂直信号線１０には、画素内のアンプ用ＭＯＳトランジスタ３と合わせてソースフォロア回路を構成する電流源２４が接続されている。
【０００５】
また、垂直信号線１０は信号転送用ＭＯＳトランジスタ６のドレインに接続されている。信号転送用ＭＯＳトランジスタ６のゲートは共通に接続され、転送信号ΦＴが印加されるようになっている。信号転送用ＭＯＳトランジスタ６のソースには、信号蓄積容量８が接続されていると共に、該ソースは水平選択用ＭＯＳトランジスタ５のドレインと接続されている。水平選択用ＭＯＳトランジスタ５のゲートは、水平走査回路２２に接続されており、ソースは水平信号線１１に接続されている。水平信号線１１には、水平信号線リセット用ＭＯＳトランジスタ７と出力アンプ２５が接続されている。
【０００６】
このように構成されている固体撮像装置においては、垂直走査回路２１からの信号によりリセット用ＭＯＳトランジスタ２と行選択用ＭＯＳトランジスタ４を行毎に制御することで、フォトダイオード１は行毎に画素電源２３のレベルにリセットされ、入射光量に応じた電荷を蓄積する。そして、その信号レベルはソースフォロア回路により増幅されて垂直信号線１０に行毎に現れ、信号蓄積容量８に蓄積される。
【０００７】
その後、水平選択用ＭＯＳトランジスタ５を水平走査回路２２により順次オンオフの制御をすると共に、水平信号線リセット用トランジスタ７により水平信号線をリセットすることにより、信号蓄積容量８に蓄積された入射光量に応じた信号が、出力アンプ２５を介して出力端子２６から順次取り出されることとなる。
【０００８】
次に、図１３に示した固体撮像装置の更に詳細な動作を、図１４に示すタイミングチャートを用いて説明する。ここで、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスをΦＳＥ１〜ΦＳＥｎ，リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスをΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。また、ΦＨ１〜ΦＨｍは水平走査回路２０で発生するものであり、各水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【０００９】
１行目の画素Ｐｉｘ（１，１）・・・・・Ｐｉｘ（ｍ，１）の動作は、先ず、時刻ｔ１でパルスΦＲＳ１がハイレベルとなり、リセット用ＭＯＳトランジスタ２がオンし、フォトダイオード１をリセットする。その後蓄積状態となる。次に時刻ｔ２において、パルスΦＳＥ１がハイレベルとなり、行選択用ＭＯＳトランジスタ４がオンし、そのときのフォトダイオード１のレベルが垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ３で画素信号の蓄積容量８への蓄積が終了した後、時刻ｔ４でΦＲＳ１がハイレベルとなり、フォトダイオードはリセットされ、その後、蓄積状態となる。蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１ 列目の水平選択用ＭＯＳトランジスタ５がオンし、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図１４では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００１０】
同様に２行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００１１】
図１４において、時刻ｔ０から動作が始まった場合、１ フレーム目と記した期間の出力信号においては、動作直前までの画素の残留電荷が付加された信号となるので、画像信号としては用いることができない。
【００１２】
また、１ 行目の画素の蓄積期間は、図１４中ではｔ１からｔ２までであり、２ 行目の画素の蓄積期間はｔ６からｔ７までである。したがって、行毎に蓄積期間の時刻が異なっており、移動している物体を撮像すると像が歪むという現象が生じる。このため、各行の蓄積期間を揃えるために、特に静止画のように間欠的に動作させる場合は、メカシャッターや照明を用いた図１５に示す動作シーケンスを用いることがある。図１５においては、時刻ｔ０から画素のリセット動作を始め、時刻ｔ１で画素リセット動作が終了する。その後蓄積期間となり、所望の蓄積時間経過後に画素信号を出力する。このとき画素リセット期間及び画素信号出力期間は暗状態であり、蓄積期間のみ明状態である。この暗と明の状態は、蓄積期間中のみオープンとなるメカシャッターや、この期間中のみ点灯する照明を使用することで作り出すことができる。ここで、画素リセット期間中の動作は図１４中の１フレーム目の動作に相当し、信号出力期間の動作は図１４中の２フレーム目の動作に相当する。ただし、画素リセット期間においては、特開平１０−１７８５８９号公報（特許文献１）に記述されているように、信号を出力する必要はない。
【００１３】
【発明が解決しようとする課題】
図１５のシーケンスで動作させた場合における画素リセット期間は、システムとしては本来無駄な時間であり、システムとしての性能向上のためにも画素リセット期間をできるだけ短縮することが望まれる。しかしながら、従来の構成の固体撮像装置を用いた場合において、全画素のリセットを行うためには、１行ずつ順次選択を行い、信号を読まずリセット動作のみを行ったとしても、画素数（行数）に依存する時間がかかっていた。したがって、今後予想される固体撮像装置の画素数増大に伴って、それを使用したシステムにおけるリセット期間も長くなってしまう。
【００１４】
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、画素数が増大しても画素リセットを高速に行えるようにした固体撮像装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に係る発明は、２次元状に配列された複数の画素と、該画素の信号の読出しを行うための水平及び垂直走査回路とからなるＸＹアドレス型の固体撮像装置において、前記垂直走査回路によって、第１のタイミングで同時にｎ行（ｎ：２以上の整数）を選択し、そのｎ行の画素のリセット動作を同時に行い、第１のタイミングに引き続く第２のタイミングで、第１のタイミングで選択した行とは異なるアドレスのｎ行を選択し、そのｎ行の画素のリセット動作を行い、この態様のリセット動作を繰り返し行うことで全画素のリセット動作を行うことを特徴とするものである。
【００１６】
請求項２，３に係る発明は、請求項１に係る固体撮像装置において、前記同時に選択され、画素のリセット動作が行われるｎ行は、連続したアドレス行あるいは離散的なアドレス行であることを特徴とするものであり、また請求項４に係る発明は、請求項１に係る固体撮像装置において、前記垂直走査回路は、行選択部と該行選択部の出力信号とタイミング信号を入力し、画素動作を行うための制御信号を生成するタイミングパルス生成部から構成されていることを特徴とするものであり、また請求項５，６に係る発明は、請求項４に係る固体撮像装置において、前記行選択部は、デコーダあるいはシフトレジスタから構成されていることを特徴とするものであり、また請求項７に係る発明は、請求項４〜６のいずれか１項に係る固体撮像装置において、前記タイミングパルス生成部は、論理回路から構成されていることを特徴とするものである。
【００１７】
このように構成することにより、全画素のリセット動作は、画素行数よりも少ない垂直走査回路のシフト動作で終了することになり、全画素のリセットを行うのに要する時間を短縮でき、また、同時に選択する行数を増やすことにより画素数が増大しても全画素のリセット時間は長くならないようにすることが可能となる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
本発明に係る固体撮像装置の第１の実施の形態の基本構成を図１に示す。図１に示す基本構成は、垂直走査回路２１の具体的構成が異なるのみで、その他の構成は図１３に示した従来例と同一であるので、その説明を省略する。図２は、図１に示した第１の実施の形態に係る固体撮像装置に用いられる垂直走査回路２１の構成例で、４行分示している。この垂直走査回路２１は、ある規則に従ってパルスを出力する行選択部３１と、行選択部３１の出力信号とタイミング信号ΦＳＥ，ΦＲＳを入力し、画素を選択／リセットしたりするのに適切な信号ΦＳＥ１／ΦＲＳ１，・・・ΦＳＥ４／ΦＲＳ４を生成するタイミングパルス生成部３２から構成されている。行選択部３１には、シフトレジスタやデコーダ回路が用いられる。またタイミングパルス生成部３２は、図示例ではＡＮＤ回路で構成したものを示しているが、他の論理回路で構成することもできる。このように構成された垂直走査回路を用いた場合においては、行選択部３１を制御することにより、所望の行を所望の順で選択走査することが可能となる。
【００１９】
次に、上記構成の垂直走査回路を図１に示した固体撮像装置に用いた場合の本発明の第１の実施の形態の動作を、図３に示すタイミング図に基づいて説明する。この図３に示す動作タイミングは、図１５に示したシーケンスで動作させた場合のものである。図３において、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスをΦＳＥ１〜ΦＳＥｎ，リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスをΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。またΦＨ１−ΦＨｍは水平走査回路２２で発生するものであり、水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【００２０】
画素リセット期間においては、時刻ｔ１で１行目及び２行目のパルスΦＲＳ１及びΦＲＳ２がハイレベルとなり、１行目及び２行目のリセット用ＭＯＳトランジスタ２がオンし、１行目及び２行目のフォトダイオード１をリセットする。続いて、時刻ｔ２で３行目及び４行目のパルスΦＲＳ３及びΦＲＳ４がハイレベルとなり、３行目及び４行目のリセット用ＭＯＳトランジスタ２がオンし、３行目及び４行目のフォトダイオード１をリセットする。以下同様に、順次２行ずつフォトダイオード１をリセットしていく。このリセット期間においては、信号を出力する必要はないので、ΦＨ１〜ΦＨｍは全てロウレベルとしている。またΦＳＥ１〜ΦＳＥｎ及びΦＴについても、リセット期間中は常にロウレベルとしておいても構わない。これは、タイミングパルス生成部３２に入力するタイミング信号ΦＳＥ，ΦＲＳを制御することで簡単に行える。
【００２１】
このリセット期間においては、隣接した２行ずつリセットを行っていくため、１行ずつリセットを行う場合に比べ、約１／２の時間で全画素のリセット動作を終了させることができる。リセット期間が終了すると蓄積期間となる。この蓄積期間は前述した通り、メカシャッターや照明を用いて所望の蓄積期間を得ることができる。
【００２２】
蓄積期間が終了すると、信号出力期間となる。信号出力期間では、時刻ｔ３において、パルスΦＳＥ１がハイレベルとなり、１行目の行選択用ＭＯＳトランジスタ４がオンし、そのときの１行目のフォトダイオード１のレベルが、垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ４で画素信号の蓄積容量８への蓄積が終了した後、蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１列目の水平選択用ＭＯＳトランジスタ５がオンして、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図３では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００２３】
同様に２行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００２４】
このように、図３で示したような動作を行わせることにより、システムとしては本来不要な期間である画素リセット期間を短縮することができる。リセット期間に同時にリセットする画素行数は、本実施の形態では２行の場合で示したが、これに限らず、行数を増やせば、より短時間での全画素リセットが行える。したがって画素数が増大しても同時にリセットする画素行数を変えることで、全画素リセットに要する時間の増大を抑えることが可能となる。なお、固体撮像装置の基本構成は、図１の本実施の形態に示したものに限らず、いわゆるＸ−Ｙアドレス型と称される固体撮像装置を用いることができることは明らかである。
【００２５】
以上のような動作を行わせるための、図２に示した垂直走査回路を構成する行選択部３１の具体的な構成例としては、本出願人の出願に係る特開平９−２００６１５号公報（特許文献２）に記載したシフトレジスタがある。図４は、そのシフトレジスタの構成図であり、まず、図５を用いて図４に示したシフトレジスタの構成要素について説明する。このシフトレジスタの構成要素は、クロックドインバータ２段によって１つのシフトレジスタユニット４１を構成する形態のものであり、これを模式的な概念図で示すと、図６のように表される。図７にその動作タイミングを示す。クロック信号はＣＫ１とＣＫ２の２相で、初段のシフトレジスタユニット４１の入力にスタート信号ＳＴが印加されることにより、クロック信号ＣＫ１の立下りに同期して、各シフトレジスタユニット４１の出力端子より順次、Ｓ１，Ｓ２，Ｓ３・・・が出力されるようになっている。なお、ＸＣＫ１，ＸＣＫ２は、それぞれクロック信号ＣＫ１，ＣＫ２の反転信号を示している。
【００２６】
次に、図４に示した行選択部３１を構成するシフトレジスタの構成について説明する。図４においては、２相のクロック信号ＣＫ１，ＣＫ２がＡ，Ｂの２系統に分けられており、Ｕ（０），Ｕ（ｎ），Ｕ（２ｎ）・・・のｎ段に対するシフトレジスタユニットは、Ａ系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）によって駆動され、一方残りの他のシフトレジスタユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・は、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）によって駆動されるようになっている。
【００２７】
図８及び図９は、図４に示したシフトレジスタの動作を説明するタイミングチャートである。図８に示す動作では、２系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）と（ＣＫ１Ｂ，ＣＫ２Ｂ）を同一にすることにより、図７に示したタイミングチャートと同様に、ＣＫ１Ａ，ＣＫ１Ｂの立下りに同期して、各シフトレジスタユニットＵ（０），Ｕ（１），Ｕ（２），Ｕ（ｎ−１）・・・より、順次Ｓ（０），Ｓ（１），Ｓ（２），Ｓ（ｎ−１）・・・が出力される。この動作モードは、信号出力期間に適用される。
【００２８】
図９に示す動作では、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）はロウレベルに固定し、Ａ系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）は、図８に示すタイミングチャートと同一とする。この場合、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）が入力されるユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・では、ユニットを構成する２つのクロックドインバータが単なるインバータとして動作することになる。その結果、これらのシフトレジスタユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・の出力Ｓ（１），Ｓ（２），Ｓ（ｎ−１），Ｓ（ｎ＋１）・・・は、前段のシフトレジスタユニットの出力と同一となる。すなわち、Ｓ（１）〜Ｓ（ｎ−１）はＳ（０）と、Ｓ（ｎ＋１）〜Ｓ（２ｎ−１）はＳ（ｎ）と、Ｓ（２ｎ＋１）〜Ｓ（３ｎ−１）はＳ（２ｎ）と、・・・同一となる。この動作モードは、画素リセット期間に適用される。
【００２９】
なお、行選択部３１に用いるシフトレジスタの構成としては、この例に限ったものではない。また、垂直走査回路２１の構成は、必ずしも図２に示した行選択部３１とタイミングパルス生成部３２から構成されている必要はなく、画素リセット期間と信号読出し期間で、走査モードを切り替えることができればよいことは明らかである。
【００３０】
（第２の実施の形態）
次に、第２の実施の形態について説明する。本発明の第２の実施の形態に係る固体撮像装置の基本構成は、第１の実施の形態と同様に図１３に示したものと同一であり、また垂直走査回路の具体的な基本構成も図２に示した第１の実施の形態のものと同一である。図１０に、図１に示した基本構成の固体撮像装置を用いた場合の本発明の第２の実施の形態の動作タイミング図を示す。図１０に示す動作も、図１５に示したシーケンスで動作させた場合のものである。図１０において、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスを、ΦＳＥ１〜ΦＳＥｎとし、リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスを、ΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。また、ΦＨ１〜ΦＨｍは水平走査回路２２で発生するものであり、水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【００３１】
画素リセット期間においては、時刻ｔ１で１行目及びｎ／２＋１行目のパルスΦＲＳ１及びΦＲＳｎ／２＋１がハイレベルとなり、１行目及びｎ／２＋１行目のリセット用ＭＯＳトランジスタ２がオンし、１行目及びｎ／２＋１行目のフォトダイオード１をリセットする。続いて、時刻ｔ２で２行目及びｎ／２＋２行目のパルスΦＲＳ２及びΦＲＳｎ／２＋２がハイレベルとなり、２行目及びｎ／２＋２行目のリセット用ＭＯＳトランジスタ２がオンし、２行目及びｎ／２＋２行目のフォトダイオード１をリセットする。以下同様に、順次２行ずつフォトダイオード１をリセットしていく。このリセット期間においては、信号を出力する必要はないので、ΦＨ１〜ΦＨｍは全てロウレベルとしている。また、ΦＳＥ１〜ΦＳＥｎ及びΦＴについても、リセット期間中は常にロウレベルとしておいても構わない。これは、タイミングパルス生成部３２に入力するタイミング信号を制御することで簡単に行える。
【００３２】
この第２の実施の形態のリセット期間においては、第１の実施の形態と同様に、離散的であるが２行ずつリセットを行っていくため、１行ずつリセットを行う場合に比べ、約１／２の時間で全画素のリセット動作を終了させることができる。リセット期間が終了すると、蓄積期間となる。この蓄積期間は前述した通り、メカシャッターや照明を用いて所望の蓄積期間を得ることができる。
【００３３】
蓄積期間が終了すると、信号出力期間となる。信号出力期間では、時刻ｔ３において、パルスΦＳＥ１がハイレベルとなり、１行目の行選択用ＭＯＳトランジスタ４がオンし、そのときの１行目のフォトダイオード１のレベルが垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ４で画素信号の蓄積容量８への蓄積が終了した後、蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１列目の水平選択用ＭＯＳトランジスタ５がオンして、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図１０では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００３４】
同様に２ 行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００３５】
図１０で示したような動作を行うことにより、システムとしては本来不要な期間である画素リセット期間を短縮することができる。リセット期間に同時にリセットする画素行数は、本実施の形態では２行の場合で示したが、これに限らず、行数を増やせば、より短時間での全画素リセットが行える。したがって、画素数が増大しても同時にリセットする画素行数を変えることで、全画素リセットに要する時間の増大を抑えることが可能となる。また、固体撮像装置の基本構成は本実施の形態に示したものに限らず、いわゆるＸ−Ｙアドレス型と称されるの固体撮像装置を用いることができることは明らかである。
【００３６】
以上のような動作を行うための行選択部３１は、図１１に示すようにスタートパルス入力位置をシフトレジスタユニット４１の複数段に設ける構成とし、画素リセット期間では、その複数のスタートパルス入力位置から同時に走査を開始させ、信号出力期間では、最初の１ 箇所のみスタート信号ＳＴ０を入力して走査することで所望の動作が可能となる。この行選択部３１の具体的構成は、本出願人の出願に係る特開平４−２７７９８６号公報（特許文献３）に記載したシフトレジスタを応用することで実現できる。
【００３７】
また、他の具体的な構成例として本出願人の出願に係る特開平６−３５０９３３号公報（特許文献４）、特開平９−１６３２４４号公報（特許文献５）に記載したシフトレジスタを応用することもできる。図１２に、その構成例を示す。図１２において、４１は２個のクロックドインバータを直列接続してなるシフトレジスタユニット、４２は制御信号ＣＯＮＴにより制御される双方向スイッチ、４３は記憶部、４４は前記シフトレジスタユニット４１、双方向スイッチ４２及び記憶部４３よりなるシフトレジスタの単位ブロックである。そして、このように構成した単位ブロック４４を複数個縦続接続してシフトレジスタを構成している。
【００３８】
次に、このように構成したシフトレジスタの動作について説明する。このシフトレジスタにおいては、実際の本走査に先立って行われる先行走査において、スタートパルスΦＳＴを入力しクロックΦ１，Φ２によりシフトさせる。そして、本走査で走査を開始する所望の位置にまでスタートパルスがシフトされた時点で、制御信号ＣＯＮＴにより双方向スイッチ４２をオンし、各シフトレジスタユニット４１の情報を記憶部４３に記憶する。そして本走査開始前に、再び制御信号ＣＯＮＴにより双方向スイッチ４２をオンし、記憶部４３に記憶された情報をシフトレジスタユニット４１に転送し、次いでシフトレジスタを駆動し本走査を行うことにより、所望の位置から走査を開始させることができる。
【００３９】
このようなシフトレジスタを用いた場合は、画素リセット期間では、先行走査により、複数の記憶部にスタート位置情報を記憶した後に本走査を行うことで、複数行同時にリセット動作を行うことができ、信号出力期間では、先行走査は行わず、初段から本走査を行うことにより、全画素の信号読出しが行える。
【００４０】
なお、行選択部に用いるシフトレジスタの構成としては、これらの構成例に限ったものではない。また、垂直走査回路の構成は、必ずしも行選択部とタイミングパルス生成部から構成されている必要はなく、画素リセット期間と信号読出し期間で、走査モードを切り替えることができるものであれば、よいことは明らかである。
【００４１】
【発明の効果】
以上、本発明によれば複数行の画素を同時にリセットすることができ、全画素をリセットする時間を短縮することができる。また同時にリセットする画素行数を調整することにより、画素数に依存しない、全画素のリセット時間を得ることが可能である。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態の基本構成を示す回路構成図である。
【図２】図１に示した第１の実施の形態に係る固体撮像装置の垂直走査回路の具体的な構成例の一部を示す図である。
【図３】図１に示した第１の実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図４】図２に示した垂直走査回路の行選択部の具体的な構成例を示す図である。
【図５】図４に示した行選択部を構成するシフトレジスタの基本構成を示す回路構成図である。
【図６】図５に示したシフトレジスタを模式的に示す概念図である。
【図７】図５に示したシフトレジスタの動作を説明するためのタイミングチャートである。
【図８】図４に示したシフトレジスタの信号出力期間における動作を説明するためのタイミングチャートである。
【図９】図４に示したシフトレジスタの画素リセット期間における動作を説明するためのタイミングチャートである。
【図１０】本発明の第２の実施の形態の動作を説明するためのタイミングチャートである。
【図１１】第２の実施の形態に係る固体撮像装置の垂直走査回路を構成する行選択部の構成を示す概略ブロック構成図である。
【図１２】図１１に示した行選択部を構成するシフトレジスタの具体的な構成例を示す図である。
【図１３】従来の固体撮像装置の構成例を示す回路構成図である。
【図１４】図１３に示した固体撮像装置の動作を説明するためのタイミングチャートである。
【図１５】図１３に示した固体撮像装置において、各行の画素の蓄積期間を揃えるために、メカシャッターや照明を用いた場合の動作シーケンスを示す図である。
【符号の説明】
１ フォトダイオード
２ リセット用ＭＯＳトランジスタ
３ アンプ用ＭＯＳトランジスタ
４ 行選択用ＭＯＳトランジスタ
５ 水平選択用ＭＯＳトランジスタ
６ 信号転送用ＭＯＳトランジスタ
７ 水平信号線リセット用ＭＯＳトランジスタ
８ 信号蓄積容量
１０ 垂直信号線
１１ 水平信号線
２１ 垂直走査回路
２２ 水平走査回路
２３ 画素電源
２４ 電流源
２５ 出力アンプ
２６ 出力端子
３１ 行選択部
３２ タイミングパルス生成部
４１ シフトレジスタユニット
４２ 双方向スイッチ
４３ 記憶部
４４ 単位ブロック
【発明の属する技術分野】
この発明は、全画素のリセット動作を高速に行うＸＹアドレス型固体撮像装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開平１０−１７８５８９号公報
【特許文献２】特開平９−２００６１５号公報
【特許文献３】特開平４−２７７９８６号公報
【特許文献４】特開平６−３５０９３３号公報
【特許文献５】特開平９−１６３２４４号公報
【０００３】
図１３は、従来のＸＹアドレス型固体撮像装置の構成例を示す回路構成図である。図中Ｐｉｘ（１，１），Ｐｉｘ（２，１），・・・・・Ｐｉｘ（ｍ，ｎ）は画素であり、ここではｍ（列）ｎ（行）の配列の例で示している。各画素は、１個のフォトダイオードと３個のＭＯＳトランジスタから構成されている。フォトダイオード１は、行毎にゲートが共通接続されたリセット用ＭＯＳトランジスタ２のソース、及びアンプ用ＭＯＳトランジスタ３のゲートに接続されている。各行毎に共通接続されたリセット用ＭＯＳトランジスタ２のゲートは垂直走査回路２１に接続されている。リセット用ＭＯＳトランジスタ２及びアンプ用ＭＯＳトランジスタ３のドレインは、共に全画素共通の画素電源２３に接続されており、アンプ用ＭＯＳトランジスタ３のソースは、行毎にゲートが共通接続された行選択用ＭＯＳトランジスタ４のドレインと接続されている。
【０００４】
各行毎に共通接続された行選択用ＭＯＳトランジスタ４のゲートは、垂直走査回路２１に接続されている。行選択用ＭＯＳトランジスタ４のソースは、垂直信号線１０に接続されており、各画素は列毎に垂直信号線１０により結合されている。垂直信号線１０には、画素内のアンプ用ＭＯＳトランジスタ３と合わせてソースフォロア回路を構成する電流源２４が接続されている。
【０００５】
また、垂直信号線１０は信号転送用ＭＯＳトランジスタ６のドレインに接続されている。信号転送用ＭＯＳトランジスタ６のゲートは共通に接続され、転送信号ΦＴが印加されるようになっている。信号転送用ＭＯＳトランジスタ６のソースには、信号蓄積容量８が接続されていると共に、該ソースは水平選択用ＭＯＳトランジスタ５のドレインと接続されている。水平選択用ＭＯＳトランジスタ５のゲートは、水平走査回路２２に接続されており、ソースは水平信号線１１に接続されている。水平信号線１１には、水平信号線リセット用ＭＯＳトランジスタ７と出力アンプ２５が接続されている。
【０００６】
このように構成されている固体撮像装置においては、垂直走査回路２１からの信号によりリセット用ＭＯＳトランジスタ２と行選択用ＭＯＳトランジスタ４を行毎に制御することで、フォトダイオード１は行毎に画素電源２３のレベルにリセットされ、入射光量に応じた電荷を蓄積する。そして、その信号レベルはソースフォロア回路により増幅されて垂直信号線１０に行毎に現れ、信号蓄積容量８に蓄積される。
【０００７】
その後、水平選択用ＭＯＳトランジスタ５を水平走査回路２２により順次オンオフの制御をすると共に、水平信号線リセット用トランジスタ７により水平信号線をリセットすることにより、信号蓄積容量８に蓄積された入射光量に応じた信号が、出力アンプ２５を介して出力端子２６から順次取り出されることとなる。
【０００８】
次に、図１３に示した固体撮像装置の更に詳細な動作を、図１４に示すタイミングチャートを用いて説明する。ここで、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスをΦＳＥ１〜ΦＳＥｎ，リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスをΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。また、ΦＨ１〜ΦＨｍは水平走査回路２０で発生するものであり、各水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【０００９】
１行目の画素Ｐｉｘ（１，１）・・・・・Ｐｉｘ（ｍ，１）の動作は、先ず、時刻ｔ１でパルスΦＲＳ１がハイレベルとなり、リセット用ＭＯＳトランジスタ２がオンし、フォトダイオード１をリセットする。その後蓄積状態となる。次に時刻ｔ２において、パルスΦＳＥ１がハイレベルとなり、行選択用ＭＯＳトランジスタ４がオンし、そのときのフォトダイオード１のレベルが垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ３で画素信号の蓄積容量８への蓄積が終了した後、時刻ｔ４でΦＲＳ１がハイレベルとなり、フォトダイオードはリセットされ、その後、蓄積状態となる。蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１ 列目の水平選択用ＭＯＳトランジスタ５がオンし、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図１４では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００１０】
同様に２行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００１１】
図１４において、時刻ｔ０から動作が始まった場合、１ フレーム目と記した期間の出力信号においては、動作直前までの画素の残留電荷が付加された信号となるので、画像信号としては用いることができない。
【００１２】
また、１ 行目の画素の蓄積期間は、図１４中ではｔ１からｔ２までであり、２ 行目の画素の蓄積期間はｔ６からｔ７までである。したがって、行毎に蓄積期間の時刻が異なっており、移動している物体を撮像すると像が歪むという現象が生じる。このため、各行の蓄積期間を揃えるために、特に静止画のように間欠的に動作させる場合は、メカシャッターや照明を用いた図１５に示す動作シーケンスを用いることがある。図１５においては、時刻ｔ０から画素のリセット動作を始め、時刻ｔ１で画素リセット動作が終了する。その後蓄積期間となり、所望の蓄積時間経過後に画素信号を出力する。このとき画素リセット期間及び画素信号出力期間は暗状態であり、蓄積期間のみ明状態である。この暗と明の状態は、蓄積期間中のみオープンとなるメカシャッターや、この期間中のみ点灯する照明を使用することで作り出すことができる。ここで、画素リセット期間中の動作は図１４中の１フレーム目の動作に相当し、信号出力期間の動作は図１４中の２フレーム目の動作に相当する。ただし、画素リセット期間においては、特開平１０−１７８５８９号公報（特許文献１）に記述されているように、信号を出力する必要はない。
【００１３】
【発明が解決しようとする課題】
図１５のシーケンスで動作させた場合における画素リセット期間は、システムとしては本来無駄な時間であり、システムとしての性能向上のためにも画素リセット期間をできるだけ短縮することが望まれる。しかしながら、従来の構成の固体撮像装置を用いた場合において、全画素のリセットを行うためには、１行ずつ順次選択を行い、信号を読まずリセット動作のみを行ったとしても、画素数（行数）に依存する時間がかかっていた。したがって、今後予想される固体撮像装置の画素数増大に伴って、それを使用したシステムにおけるリセット期間も長くなってしまう。
【００１４】
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、画素数が増大しても画素リセットを高速に行えるようにした固体撮像装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に係る発明は、２次元状に配列された複数の画素と、該画素の信号の読出しを行うための水平及び垂直走査回路とからなるＸＹアドレス型の固体撮像装置において、前記垂直走査回路によって、第１のタイミングで同時にｎ行（ｎ：２以上の整数）を選択し、そのｎ行の画素のリセット動作を同時に行い、第１のタイミングに引き続く第２のタイミングで、第１のタイミングで選択した行とは異なるアドレスのｎ行を選択し、そのｎ行の画素のリセット動作を行い、この態様のリセット動作を繰り返し行うことで全画素のリセット動作を行うことを特徴とするものである。
【００１６】
請求項２，３に係る発明は、請求項１に係る固体撮像装置において、前記同時に選択され、画素のリセット動作が行われるｎ行は、連続したアドレス行あるいは離散的なアドレス行であることを特徴とするものであり、また請求項４に係る発明は、請求項１に係る固体撮像装置において、前記垂直走査回路は、行選択部と該行選択部の出力信号とタイミング信号を入力し、画素動作を行うための制御信号を生成するタイミングパルス生成部から構成されていることを特徴とするものであり、また請求項５，６に係る発明は、請求項４に係る固体撮像装置において、前記行選択部は、デコーダあるいはシフトレジスタから構成されていることを特徴とするものであり、また請求項７に係る発明は、請求項４〜６のいずれか１項に係る固体撮像装置において、前記タイミングパルス生成部は、論理回路から構成されていることを特徴とするものである。
【００１７】
このように構成することにより、全画素のリセット動作は、画素行数よりも少ない垂直走査回路のシフト動作で終了することになり、全画素のリセットを行うのに要する時間を短縮でき、また、同時に選択する行数を増やすことにより画素数が増大しても全画素のリセット時間は長くならないようにすることが可能となる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
本発明に係る固体撮像装置の第１の実施の形態の基本構成を図１に示す。図１に示す基本構成は、垂直走査回路２１の具体的構成が異なるのみで、その他の構成は図１３に示した従来例と同一であるので、その説明を省略する。図２は、図１に示した第１の実施の形態に係る固体撮像装置に用いられる垂直走査回路２１の構成例で、４行分示している。この垂直走査回路２１は、ある規則に従ってパルスを出力する行選択部３１と、行選択部３１の出力信号とタイミング信号ΦＳＥ，ΦＲＳを入力し、画素を選択／リセットしたりするのに適切な信号ΦＳＥ１／ΦＲＳ１，・・・ΦＳＥ４／ΦＲＳ４を生成するタイミングパルス生成部３２から構成されている。行選択部３１には、シフトレジスタやデコーダ回路が用いられる。またタイミングパルス生成部３２は、図示例ではＡＮＤ回路で構成したものを示しているが、他の論理回路で構成することもできる。このように構成された垂直走査回路を用いた場合においては、行選択部３１を制御することにより、所望の行を所望の順で選択走査することが可能となる。
【００１９】
次に、上記構成の垂直走査回路を図１に示した固体撮像装置に用いた場合の本発明の第１の実施の形態の動作を、図３に示すタイミング図に基づいて説明する。この図３に示す動作タイミングは、図１５に示したシーケンスで動作させた場合のものである。図３において、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスをΦＳＥ１〜ΦＳＥｎ，リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスをΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。またΦＨ１−ΦＨｍは水平走査回路２２で発生するものであり、水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【００２０】
画素リセット期間においては、時刻ｔ１で１行目及び２行目のパルスΦＲＳ１及びΦＲＳ２がハイレベルとなり、１行目及び２行目のリセット用ＭＯＳトランジスタ２がオンし、１行目及び２行目のフォトダイオード１をリセットする。続いて、時刻ｔ２で３行目及び４行目のパルスΦＲＳ３及びΦＲＳ４がハイレベルとなり、３行目及び４行目のリセット用ＭＯＳトランジスタ２がオンし、３行目及び４行目のフォトダイオード１をリセットする。以下同様に、順次２行ずつフォトダイオード１をリセットしていく。このリセット期間においては、信号を出力する必要はないので、ΦＨ１〜ΦＨｍは全てロウレベルとしている。またΦＳＥ１〜ΦＳＥｎ及びΦＴについても、リセット期間中は常にロウレベルとしておいても構わない。これは、タイミングパルス生成部３２に入力するタイミング信号ΦＳＥ，ΦＲＳを制御することで簡単に行える。
【００２１】
このリセット期間においては、隣接した２行ずつリセットを行っていくため、１行ずつリセットを行う場合に比べ、約１／２の時間で全画素のリセット動作を終了させることができる。リセット期間が終了すると蓄積期間となる。この蓄積期間は前述した通り、メカシャッターや照明を用いて所望の蓄積期間を得ることができる。
【００２２】
蓄積期間が終了すると、信号出力期間となる。信号出力期間では、時刻ｔ３において、パルスΦＳＥ１がハイレベルとなり、１行目の行選択用ＭＯＳトランジスタ４がオンし、そのときの１行目のフォトダイオード１のレベルが、垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ４で画素信号の蓄積容量８への蓄積が終了した後、蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１列目の水平選択用ＭＯＳトランジスタ５がオンして、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図３では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００２３】
同様に２行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００２４】
このように、図３で示したような動作を行わせることにより、システムとしては本来不要な期間である画素リセット期間を短縮することができる。リセット期間に同時にリセットする画素行数は、本実施の形態では２行の場合で示したが、これに限らず、行数を増やせば、より短時間での全画素リセットが行える。したがって画素数が増大しても同時にリセットする画素行数を変えることで、全画素リセットに要する時間の増大を抑えることが可能となる。なお、固体撮像装置の基本構成は、図１の本実施の形態に示したものに限らず、いわゆるＸ−Ｙアドレス型と称される固体撮像装置を用いることができることは明らかである。
【００２５】
以上のような動作を行わせるための、図２に示した垂直走査回路を構成する行選択部３１の具体的な構成例としては、本出願人の出願に係る特開平９−２００６１５号公報（特許文献２）に記載したシフトレジスタがある。図４は、そのシフトレジスタの構成図であり、まず、図５を用いて図４に示したシフトレジスタの構成要素について説明する。このシフトレジスタの構成要素は、クロックドインバータ２段によって１つのシフトレジスタユニット４１を構成する形態のものであり、これを模式的な概念図で示すと、図６のように表される。図７にその動作タイミングを示す。クロック信号はＣＫ１とＣＫ２の２相で、初段のシフトレジスタユニット４１の入力にスタート信号ＳＴが印加されることにより、クロック信号ＣＫ１の立下りに同期して、各シフトレジスタユニット４１の出力端子より順次、Ｓ１，Ｓ２，Ｓ３・・・が出力されるようになっている。なお、ＸＣＫ１，ＸＣＫ２は、それぞれクロック信号ＣＫ１，ＣＫ２の反転信号を示している。
【００２６】
次に、図４に示した行選択部３１を構成するシフトレジスタの構成について説明する。図４においては、２相のクロック信号ＣＫ１，ＣＫ２がＡ，Ｂの２系統に分けられており、Ｕ（０），Ｕ（ｎ），Ｕ（２ｎ）・・・のｎ段に対するシフトレジスタユニットは、Ａ系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）によって駆動され、一方残りの他のシフトレジスタユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・は、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）によって駆動されるようになっている。
【００２７】
図８及び図９は、図４に示したシフトレジスタの動作を説明するタイミングチャートである。図８に示す動作では、２系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）と（ＣＫ１Ｂ，ＣＫ２Ｂ）を同一にすることにより、図７に示したタイミングチャートと同様に、ＣＫ１Ａ，ＣＫ１Ｂの立下りに同期して、各シフトレジスタユニットＵ（０），Ｕ（１），Ｕ（２），Ｕ（ｎ−１）・・・より、順次Ｓ（０），Ｓ（１），Ｓ（２），Ｓ（ｎ−１）・・・が出力される。この動作モードは、信号出力期間に適用される。
【００２８】
図９に示す動作では、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）はロウレベルに固定し、Ａ系統のクロック信号（ＣＫ１Ａ，ＣＫ２Ａ）は、図８に示すタイミングチャートと同一とする。この場合、Ｂ系統のクロック信号（ＣＫ１Ｂ，ＣＫ２Ｂ）が入力されるユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・では、ユニットを構成する２つのクロックドインバータが単なるインバータとして動作することになる。その結果、これらのシフトレジスタユニットＵ（１），Ｕ（２），Ｕ（ｎ−１），Ｕ（ｎ＋１）・・・の出力Ｓ（１），Ｓ（２），Ｓ（ｎ−１），Ｓ（ｎ＋１）・・・は、前段のシフトレジスタユニットの出力と同一となる。すなわち、Ｓ（１）〜Ｓ（ｎ−１）はＳ（０）と、Ｓ（ｎ＋１）〜Ｓ（２ｎ−１）はＳ（ｎ）と、Ｓ（２ｎ＋１）〜Ｓ（３ｎ−１）はＳ（２ｎ）と、・・・同一となる。この動作モードは、画素リセット期間に適用される。
【００２９】
なお、行選択部３１に用いるシフトレジスタの構成としては、この例に限ったものではない。また、垂直走査回路２１の構成は、必ずしも図２に示した行選択部３１とタイミングパルス生成部３２から構成されている必要はなく、画素リセット期間と信号読出し期間で、走査モードを切り替えることができればよいことは明らかである。
【００３０】
（第２の実施の形態）
次に、第２の実施の形態について説明する。本発明の第２の実施の形態に係る固体撮像装置の基本構成は、第１の実施の形態と同様に図１３に示したものと同一であり、また垂直走査回路の具体的な基本構成も図２に示した第１の実施の形態のものと同一である。図１０に、図１に示した基本構成の固体撮像装置を用いた場合の本発明の第２の実施の形態の動作タイミング図を示す。図１０に示す動作も、図１５に示したシーケンスで動作させた場合のものである。図１０において、各画素行の行選択用ＭＯＳトランジスタ４のゲートに印加されるパルスを、ΦＳＥ１〜ΦＳＥｎとし、リセット用ＭＯＳトランジスタ２のゲートに印加されるパルスを、ΦＲＳ１〜ΦＲＳｎとする。これらパルスΦＳＥ１〜ΦＳＥｎ及びΦＲＳ１〜ΦＲＳｎは、垂直走査回路２１で発生するものである。また、ΦＨ１〜ΦＨｍは水平走査回路２２で発生するものであり、水平選択用トランジスタ５のゲートに印加される。ΦＴは転送信号であり、信号転送用ＭＯＳトランジスタ６のゲートに印加されるものである。
【００３１】
画素リセット期間においては、時刻ｔ１で１行目及びｎ／２＋１行目のパルスΦＲＳ１及びΦＲＳｎ／２＋１がハイレベルとなり、１行目及びｎ／２＋１行目のリセット用ＭＯＳトランジスタ２がオンし、１行目及びｎ／２＋１行目のフォトダイオード１をリセットする。続いて、時刻ｔ２で２行目及びｎ／２＋２行目のパルスΦＲＳ２及びΦＲＳｎ／２＋２がハイレベルとなり、２行目及びｎ／２＋２行目のリセット用ＭＯＳトランジスタ２がオンし、２行目及びｎ／２＋２行目のフォトダイオード１をリセットする。以下同様に、順次２行ずつフォトダイオード１をリセットしていく。このリセット期間においては、信号を出力する必要はないので、ΦＨ１〜ΦＨｍは全てロウレベルとしている。また、ΦＳＥ１〜ΦＳＥｎ及びΦＴについても、リセット期間中は常にロウレベルとしておいても構わない。これは、タイミングパルス生成部３２に入力するタイミング信号を制御することで簡単に行える。
【００３２】
この第２の実施の形態のリセット期間においては、第１の実施の形態と同様に、離散的であるが２行ずつリセットを行っていくため、１行ずつリセットを行う場合に比べ、約１／２の時間で全画素のリセット動作を終了させることができる。リセット期間が終了すると、蓄積期間となる。この蓄積期間は前述した通り、メカシャッターや照明を用いて所望の蓄積期間を得ることができる。
【００３３】
蓄積期間が終了すると、信号出力期間となる。信号出力期間では、時刻ｔ３において、パルスΦＳＥ１がハイレベルとなり、１行目の行選択用ＭＯＳトランジスタ４がオンし、そのときの１行目のフォトダイオード１のレベルが垂直信号線１０に現れる。また、このとき、転送信号パルスΦＴもハイレベルであるので、垂直信号線１０に現れた信号は、蓄積容量８に蓄積される。時刻ｔ４で画素信号の蓄積容量８への蓄積が終了した後、蓄積容量８に蓄積された信号は、時刻ｔ５でパルスΦＨ１がハイレベルとなり、１列目の水平選択用ＭＯＳトランジスタ５がオンして、水平信号線１１上に現れ、出力アンプ２５を介して出力端子２６から取り出される。その後、図１０では示していないが、水平信号線リセット用ＭＯＳトランジスタ７をオンし、水平信号線１１をリセットした後、パルスΦＨ２がハイレベルとなり、蓄積容量８に蓄積された２列目の信号が取り出される。以下同様にして、パルスΦＨ３・・・ΦＨｍに同期して、３・・・ｍ列目までの信号が順次出力される。
【００３４】
同様に２ 行目の画素信号は、パルスΦＲＳ２，ΦＳＥ２，ΦＨ１・・・ΦＨｍによって制御されて出力され、これをｎ行目まで同様に制御することにより、ｍ列ｎ行全ての画素信号を出力することができる。
【００３５】
図１０で示したような動作を行うことにより、システムとしては本来不要な期間である画素リセット期間を短縮することができる。リセット期間に同時にリセットする画素行数は、本実施の形態では２行の場合で示したが、これに限らず、行数を増やせば、より短時間での全画素リセットが行える。したがって、画素数が増大しても同時にリセットする画素行数を変えることで、全画素リセットに要する時間の増大を抑えることが可能となる。また、固体撮像装置の基本構成は本実施の形態に示したものに限らず、いわゆるＸ−Ｙアドレス型と称されるの固体撮像装置を用いることができることは明らかである。
【００３６】
以上のような動作を行うための行選択部３１は、図１１に示すようにスタートパルス入力位置をシフトレジスタユニット４１の複数段に設ける構成とし、画素リセット期間では、その複数のスタートパルス入力位置から同時に走査を開始させ、信号出力期間では、最初の１ 箇所のみスタート信号ＳＴ０を入力して走査することで所望の動作が可能となる。この行選択部３１の具体的構成は、本出願人の出願に係る特開平４−２７７９８６号公報（特許文献３）に記載したシフトレジスタを応用することで実現できる。
【００３７】
また、他の具体的な構成例として本出願人の出願に係る特開平６−３５０９３３号公報（特許文献４）、特開平９−１６３２４４号公報（特許文献５）に記載したシフトレジスタを応用することもできる。図１２に、その構成例を示す。図１２において、４１は２個のクロックドインバータを直列接続してなるシフトレジスタユニット、４２は制御信号ＣＯＮＴにより制御される双方向スイッチ、４３は記憶部、４４は前記シフトレジスタユニット４１、双方向スイッチ４２及び記憶部４３よりなるシフトレジスタの単位ブロックである。そして、このように構成した単位ブロック４４を複数個縦続接続してシフトレジスタを構成している。
【００３８】
次に、このように構成したシフトレジスタの動作について説明する。このシフトレジスタにおいては、実際の本走査に先立って行われる先行走査において、スタートパルスΦＳＴを入力しクロックΦ１，Φ２によりシフトさせる。そして、本走査で走査を開始する所望の位置にまでスタートパルスがシフトされた時点で、制御信号ＣＯＮＴにより双方向スイッチ４２をオンし、各シフトレジスタユニット４１の情報を記憶部４３に記憶する。そして本走査開始前に、再び制御信号ＣＯＮＴにより双方向スイッチ４２をオンし、記憶部４３に記憶された情報をシフトレジスタユニット４１に転送し、次いでシフトレジスタを駆動し本走査を行うことにより、所望の位置から走査を開始させることができる。
【００３９】
このようなシフトレジスタを用いた場合は、画素リセット期間では、先行走査により、複数の記憶部にスタート位置情報を記憶した後に本走査を行うことで、複数行同時にリセット動作を行うことができ、信号出力期間では、先行走査は行わず、初段から本走査を行うことにより、全画素の信号読出しが行える。
【００４０】
なお、行選択部に用いるシフトレジスタの構成としては、これらの構成例に限ったものではない。また、垂直走査回路の構成は、必ずしも行選択部とタイミングパルス生成部から構成されている必要はなく、画素リセット期間と信号読出し期間で、走査モードを切り替えることができるものであれば、よいことは明らかである。
【００４１】
【発明の効果】
以上、本発明によれば複数行の画素を同時にリセットすることができ、全画素をリセットする時間を短縮することができる。また同時にリセットする画素行数を調整することにより、画素数に依存しない、全画素のリセット時間を得ることが可能である。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態の基本構成を示す回路構成図である。
【図２】図１に示した第１の実施の形態に係る固体撮像装置の垂直走査回路の具体的な構成例の一部を示す図である。
【図３】図１に示した第１の実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図４】図２に示した垂直走査回路の行選択部の具体的な構成例を示す図である。
【図５】図４に示した行選択部を構成するシフトレジスタの基本構成を示す回路構成図である。
【図６】図５に示したシフトレジスタを模式的に示す概念図である。
【図７】図５に示したシフトレジスタの動作を説明するためのタイミングチャートである。
【図８】図４に示したシフトレジスタの信号出力期間における動作を説明するためのタイミングチャートである。
【図９】図４に示したシフトレジスタの画素リセット期間における動作を説明するためのタイミングチャートである。
【図１０】本発明の第２の実施の形態の動作を説明するためのタイミングチャートである。
【図１１】第２の実施の形態に係る固体撮像装置の垂直走査回路を構成する行選択部の構成を示す概略ブロック構成図である。
【図１２】図１１に示した行選択部を構成するシフトレジスタの具体的な構成例を示す図である。
【図１３】従来の固体撮像装置の構成例を示す回路構成図である。
【図１４】図１３に示した固体撮像装置の動作を説明するためのタイミングチャートである。
【図１５】図１３に示した固体撮像装置において、各行の画素の蓄積期間を揃えるために、メカシャッターや照明を用いた場合の動作シーケンスを示す図である。
【符号の説明】
１ フォトダイオード
２ リセット用ＭＯＳトランジスタ
３ アンプ用ＭＯＳトランジスタ
４ 行選択用ＭＯＳトランジスタ
５ 水平選択用ＭＯＳトランジスタ
６ 信号転送用ＭＯＳトランジスタ
７ 水平信号線リセット用ＭＯＳトランジスタ
８ 信号蓄積容量
１０ 垂直信号線
１１ 水平信号線
２１ 垂直走査回路
２２ 水平走査回路
２３ 画素電源
２４ 電流源
２５ 出力アンプ
２６ 出力端子
３１ 行選択部
３２ タイミングパルス生成部
４１ シフトレジスタユニット
４２ 双方向スイッチ
４３ 記憶部
４４ 単位ブロック
Claims (7)
- ２次元状に配列された複数の画素と、該画素の信号の読出しを行うための水平及び垂直走査回路とからなるＸＹアドレス型の固体撮像装置において、前記垂直走査回路によって、第１のタイミングで同時にｎ行（ｎ：２以上の整数）を選択し、そのｎ行の画素のリセット動作を同時に行い、第１のタイミングに引き続く第２のタイミングで、第１のタイミングで選択した行とは異なるアドレスのｎ行を選択し、そのｎ行の画素のリセット動作を行い、この態様のリセット動作を繰り返し行うことで全画素のリセット動作を行うことを特徴とする固体撮像装置。
- 前記同時に選択され、画素のリセット動作が行われるｎ行は、連続したアドレス行であることを特徴とする請求項１に係る固体撮像装置。
- 前記同時に選択され、画素のリセット動作が行われるｎ行は、離散的なアドレス行であることを特徴とする請求項１に係る固体撮像装置。
- 前記垂直走査回路は、行選択部と該行選択部の出力信号とタイミング信号を入力し、画素動作を行うための制御信号を生成するタイミングパルス生成部から構成されていることを特徴とする請求項１〜３のいずれか１項に係る固体撮像装置。
- 前記行選択部は、デコーダから構成されていることを特徴とする請求項４に係る固体撮像装置。
- 前記行選択部は、シフトレジスタから構成されていることを特徴とする請求項４に係る固体撮像装置。
- 前記タイミングパルス生成部は、論理回路から構成されていることを特徴とする請求項４〜６のいずれか１項に係る固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107475A JP2004320106A (ja) | 2003-04-11 | 2003-04-11 | 固体撮像装置 |
| US10/808,305 US20040201762A1 (en) | 2003-04-11 | 2004-03-25 | Solid-state imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107475A JP2004320106A (ja) | 2003-04-11 | 2003-04-11 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004320106A true JP2004320106A (ja) | 2004-11-11 |
Family
ID=33127987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107475A Pending JP2004320106A (ja) | 2003-04-11 | 2003-04-11 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040201762A1 (ja) |
| JP (1) | JP2004320106A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004302A1 (fr) * | 2006-07-07 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif d'imagerie à l'état solide et procédé de commande |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4065979B1 (ja) * | 2007-06-18 | 2008-03-26 | キヤノン株式会社 | 撮像システム、撮像センサ、及び撮像システムの制御方法 |
| US20100002115A1 (en) * | 2008-07-03 | 2010-01-07 | Xinqiao Liu | Method for Fabricating Large Photo-Diode Arrays |
| US9961290B2 (en) * | 2014-07-17 | 2018-05-01 | Samsung Electronics Co., Ltd. | Image sensor including row drivers and image processing system having the image sensor |
| WO2020113372A1 (zh) * | 2018-12-03 | 2020-06-11 | 深圳市柔宇科技有限公司 | 显示装置和电子装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3758205B2 (ja) * | 1995-06-07 | 2006-03-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたビデオカメラ、並びにｘ‐ｙアドレス型固体撮像装置の駆動方法 |
| JPH09247689A (ja) * | 1996-03-11 | 1997-09-19 | Olympus Optical Co Ltd | カラー撮像装置 |
| JP4009761B2 (ja) * | 1997-03-31 | 2007-11-21 | 株式会社ニコン | 固体撮像素子 |
| JP3988215B2 (ja) * | 1997-07-17 | 2007-10-10 | 株式会社ニコン | 撮像装置 |
| US6809766B1 (en) * | 1998-03-11 | 2004-10-26 | Micro Technology, Inc. | Look ahead rolling shutter system in CMOS sensors |
| US6466265B1 (en) * | 1998-06-22 | 2002-10-15 | Eastman Kodak Company | Parallel output architectures for CMOS active pixel sensors |
| WO2000024190A1 (en) * | 1998-10-19 | 2000-04-27 | Ben-Gurion University Of The Negev | Optical imager using a method for adaptive real-time expanding of the dynamic range |
| JP2001069408A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 固体撮像素子およびその駆動方法ならびにカメラシステム |
| JP3658278B2 (ja) * | 2000-05-16 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置およびそれを用いた固体撮像システム |
| US7079178B2 (en) * | 2001-02-20 | 2006-07-18 | Jaroslav Hynecek | High dynamic range active pixel CMOS image sensor and data processing system incorporating adaptive pixel reset |
| JP2003032453A (ja) * | 2001-07-12 | 2003-01-31 | Canon Inc | 画像処理装置 |
| US7084914B2 (en) * | 2001-07-20 | 2006-08-01 | Micron Technology, Inc. | Variable pixel clock electronic shutter control |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7142234B2 (en) * | 2002-12-10 | 2006-11-28 | Micron Technology, Inc. | Method for mismatch detection between the frequency of illumination source and the duration of optical integration time for imager with rolling shutter |
-
2003
- 2003-04-11 JP JP2003107475A patent/JP2004320106A/ja active Pending
-
2004
- 2004-03-25 US US10/808,305 patent/US20040201762A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004302A1 (fr) * | 2006-07-07 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif d'imagerie à l'état solide et procédé de commande |
| JPWO2008004302A1 (ja) * | 2006-07-07 | 2009-12-03 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040201762A1 (en) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JP4442669B2 (ja) | 固体撮像素子およびカメラシステム | |
| JP4692196B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP2001326856A (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| US8054375B2 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| JP2017103728A (ja) | 撮像装置の駆動方法 | |
| JPH06113215A (ja) | 固体撮像装置 | |
| JP5400428B2 (ja) | 撮像装置、撮像素子およびその駆動方法 | |
| JP2004040317A (ja) | タイミング信号発生装置、システム及び撮像装置 | |
| JP4286091B2 (ja) | 固体撮像装置 | |
| US20050094012A1 (en) | Solid-state image sensing apparatus | |
| JP2004320106A (ja) | 固体撮像装置 | |
| JP3457977B2 (ja) | シフトレジスタ | |
| JP2006033381A (ja) | 撮像装置及び制御方法 | |
| JP5460342B2 (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JP2005086245A (ja) | 固体撮像装置 | |
| JP2000278617A (ja) | タイミングパルス発生装置 | |
| JP4504069B2 (ja) | 固体撮像装置および読出し領域制御方法 | |
| JP6600375B2 (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
| JP2007208685A (ja) | シフトレジスタ回路及びこれを用いた固体撮像装置 | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| JP3830474B2 (ja) | 固体撮像装置 | |
| JP3860286B2 (ja) | 固体撮像装置 | |
| JP2009081760A (ja) | 固体撮像装置、その駆動方法及びカメラ | |
| JP2000350097A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |