JP4009341B2 - 電子的被測定物の測定方法 - Google Patents
電子的被測定物の測定方法 Download PDFInfo
- Publication number
- JP4009341B2 JP4009341B2 JP03084697A JP3084697A JP4009341B2 JP 4009341 B2 JP4009341 B2 JP 4009341B2 JP 03084697 A JP03084697 A JP 03084697A JP 3084697 A JP3084697 A JP 3084697A JP 4009341 B2 JP4009341 B2 JP 4009341B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- data
- auxiliary circuit
- network analyzer
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の属する技術分野】
この発明はネットワークアナライザーにより電子的被測定物を測定する方法に関する。
【0002】
【従来の技術】
電子回路の組立ならびに品質適合検査において、例えばトランジスターやフィルターなどの電子部品を、それらを装置内に組み込むに先だって精密に測定しておくことが必要である。ネットワークアナライザーは、このような回路の特性データを指定された広い周波数範囲にわたって測定するのに、特に適している。ネットワークアナライザーは、たとえば1測定端子だけを持つ反射係数測定器としても使えるよう作ることもできる。しかしネットワークアナライザーは、一般的には2測定端子を持っており、測定量の大きさと位相によって被測定物の1端子または2端子パラメータを測定するベクトルネットワークアナライザーとして構成されている(たとえば、米国特許4,982,164)。
精密な測定のためには、ネットワークアナライザーを事前に較正用標準に接続して較正しておく必要がある。例えば、すべてパラメータが既知である3つの較正用標準を順次ネットワークアナライザーの測定端子に接続し、その散乱(S)パラメータ(伝達パラメータおよび反射パラメータ)がそれぞれに測定され、ネットワークアナライザーのメモリー内にマトリックスの形式で貯えられる。この方法で較正によって取得されマトリックス形式で格納されたシステム誤差補正データが、ネットワークアナライザーに内蔵されたアルゴリズムに従って、以下に述べる測定値補正の過程で取り入れることができる。
【0003】
被測定電子回路、たとえば部品は、しばしばそれを動作状態で、したがって測定状態で線形な補助回路に取り付けなければならない。すなわち、被測定部品は動作状態にあって、整合回路を通じて動作が維持されていなければならない。たとえば、動作に必要な補助回路を入力側、出力側、あるいはその他の場所に、その部品に並列または直列に接続しなければならない。典型的な例は高周波増幅器に使われるトランジスターであり、このようなトランジスターはその入力ならびに出力側に50Ωのインピーダンスを持っているべきである。ところが、トランジスターの入出力インピーダンスは通常、50Ωの値にはならないので、入出力端にこれに対応するマッチング用の整合回路が備えられなければならない。増幅器の製造過程における品質適合検査に対しては、これらの仕様を持つ整合回路が一体につくり付けられたテスト用固定治具を使うことが有効となる。このようにして、整合回路を含む全増幅器の特性データ(例えば、Sパラメータ)は、トランジスターをこのようなテスト用固定治具に取り付けられたトランジスターを較正されたネットワークアナライザーを用いて測定することによって得ることができる。このような測定の利点は、増幅器全体で得られた特性を配線無しの裸のトランジスターについての許容限度などに変換する必要がなく、得られたデータがそのまま使えることである。
【0004】
しかし、このように基本的には有利な測定法も、多数のユニットにつての部品の連続的な測定を行う場合には、1つの測定域内の複数の同種の測定点について厳密に同一特性を持つテスト用固定治具を揃えねばならないし、またそれぞれの一体につくり付け整合回路も厳格な許容精度で保持されなければならない、という不利な面を持っている。その上、同一の部品が個々の異なる使用場所に応じてそれぞれの補助回路で動作させなければならず、したがってそれぞれの使用場所に対してそれぞれ別のテスト用固定治具が必要になる。すなわち、被測定デバイスとその使用場所に応じて、複数の異なるテスト用固定治具が1つの測定域内で準備されなければならず、またそれらが互いに厳格な許容度で同一特性のものでなければならない。その結果、そのような測定は非常に複雑で高価なものとなる。
【0005】
【発明の目的】
本発明の目的は、被測定物の動作に必要な補助回路の影響を簡単な方法で取り入れ考慮することのできる、ネットワークアナライザーによる被測定電子デバイスの測定法を提供することである。
本発明は、広義にはネットワークアナライザーによる被測定電子デバイスの測定法に関するものである。
【0006】
【課題を解決するための手段】
電子デバイスは動作状態で、かつ測定状態で、線形の補助回路に取り付けられる。ネットワークアナライザーに対して、システム誤差補正データが、較正用標準を接続することによって、既知の較正法に従って、決定される。使用する補助回路に対する特性データが決定され、システム誤差補正データとリンクされて、新しい誤差補正シミュレーションデータがつくられる。その後のネットワークアナライザーに接続された被測定デバイスの測定においては、この誤差補正シミュレーションデータがネットワークアナライザーに内蔵されたシステム誤差補正アルゴリズムによって適宜考慮され、それによって被測定デバイスに仮想的に接続された補助回路がシミュレーションされることになる。
【0007】
本発明の有益な展開は以下に述べる通りである。
較正用標準のシステム誤差補正データと補助回路の特性データの両方が連鎖伝達マトリックスの形で決定される。それらは相互に積を取ることによってリンクされ、それによって新しい誤差補正シミュレーションマトリックスが形成される。それがネットワークアナライザー内に格納され、その後の被測定デバイスの測定において使われる。
【0008】
補助回路の特性データは、実際に組み立てられた補助回路で測定され決定される。
補助回路の特性データは、既知の回路シミュレーションプログラムによって計算される。
【0009】
電子的被測定部品を測定するのには以下のステップが用いられる。その電子的被測定部品は、被測定部品の動作に必要な整合回路が組み込まれているところのテスト用固定治具に測定期間中挿入される。そのテスト用固定治具の内外端子に対する誤差補正データは既知の較正法によって決定される。テスト用固定治具の特性データは、これらの内外誤差較正データ間の差によって決定される。最後に、整合回路自体の特性データが整合回路がある場合とない場合のテスト用固定治具の特性データの差から決定される。
【0010】
被測定デバイスに先立ってなされるべき整合回路の最適寸法の決定については、最初の測定ステップで、被測定デバイスの散乱パラメータがネットワークアナライザーによってまず測定され、それによって、第2のステップでコンピュータによって最適整合を可能とする整合回路のパラメータが計算される(例えば米国特許5,321,364)ということが既知の方法である。それ故ネットワークアナライザーのシステム誤差補正データならびにそれと整合回路のデータとのリンクは得られない。
【0011】
【発明の効果】
本発明の方法においては、被測定デバイスの動作に要求される補助回路は実際に組み立てられるのではなく、単に測定期間中にシミュレートされるだけである。実際に組み立てられた補助回路の標本についての測定からか、既知のシミュレーションプログラムによる計算からかの何れかによって得られる補助回路の特性データは、本発明における方法ではネットワークアナライザーのシステム誤差補正データと直接にリンクされる。これ以後の被測定デバイスの測定では、被測定デバイスは実際に組み立てられた補助回路に取り付けられるのではなく、ネットワークアナライザーのテスト端子に直接に接続される。それにもかかわらず、測定されたデータは、補助回路があたかも実際にそこにあったかのようにシステム誤差補正され導出される。補助回路は、このように、シミュレートされるだけで、測定は被測定デバイスに仮想的に接続された補助回路によってなされる。したがって、前述の品質適合検査などへの適用に当っても、補助回路が組み込まれていないユニバーサル形のテスト固定治具があればよい。これによって、どのような被測定デバイスの測定に対しても、最高の精度で任意の複数測定点について、任意の補助回路を扱うことが可能となる。補助回路を変更するには、ネットワークアナライザーに所望のシミュレーションデータのセットを格納し、既に格納されているシステム誤差補正データと共に動作させて、新しいマトリックスをつくればよいだけである。
【0012】
本発明の方法の驚くべき利点は、前もってネットワークアナライザーに組み込まれたシステム誤差補正に関するアルゴリズムがこの整合回路の仮想的な組み込みに用いられていて、それにより測定値に対応する補正が周波数ステップ毎に必要となる余分な計算なしに実行でき、またその結果実効的には、リアルタイム測定と云えるほど敏速な測定ができるということである。補助回路のシミュレーションのために必要なデータは、システム誤差補正データと同時に測定に取り込まれる。それ故測定時間が長引くことはない。
補助回路の「特性データ」という用語で理解されるところのものは、すべての標準的なマトリックス表示、たとえば、標準的な電圧/電流マトリックスあるいは散乱パラメータ(S)あるいは連鎖伝達パラメータ(T)で表される標準的な波動マトリックスを指すものである。システム誤差補正データについても同じであり、これらすべての既知のマトリックス形式が、ここでも適用されている。システム誤差補正データも補助回路の特性データも、連鎖伝達パラメータ(T)の形で表すのが特に有利である。というのは、新規な誤差補正/シミュレーションマトリックスはもとのシステム誤差補正(T)-マトリックスと補助回路の逆T-マトリックスの積を取るという簡単な方法によって直接決定できるからである。
最も簡単な場合には、補助回路の特性データは、たとえば、コンパクトソフトウェアカンパニー(Compact Software Company) の スーパーコンパクト(Super Compact)のような公開された既知のシミュレーションプログラムによって計算することができる。このような既知のシミュレーションプログラムによって、任意の高周波回路の動作が、たとえば、プログラムへ電流を入力することによって、そのシミュレーションが可能となり、S-マトリックスまたはT-マトリックスとして表される。このように計算で得られたマトリックスはシステム誤差補正マトリックスで直接動作させることができる。
【0013】
しかし実際には、このような補助回路の最適な寸法は、特に超高周波の場合補助回路の寄生的な諸量がそのようなシミュレーションプログラム中には考慮されていない。したがって常に計算によって合成的に決定できるとは限らない。このような場合には、個々の被測定デバイスに要求される補助回路をモデル補助回路として実際に組み立て、それによって補助回路の特性データを決定し、これらの[特性データ]を再び較正用のシステム誤差補正データとコンピュータによって演算する方が得策である。このような補助回路の特性データを対応するモデル(つまりスペシメン)について直接測定することは、特に補助回路が例えば既にテスト用固定治具中に組み込まれてしまっていて、他から分離された回路として測定できないような場合に有用である。このような場合、テスト用固定治具内側端子と外側端子の較正とそれに引き続くそれらの間の商の生成で測定マウントのT-パラメータを決定できる可能性がある。さらに、補助回路を持つテスト用固定治具と補助回路を持たないテスト用固定治具のT-パラメータ間の商を形成することにもとづいて、この補助回路は他から分離された状態で決定でき、それによって、更に、システム誤差補正データとの演算に使うことができる。
2つのマトリックスの演算に対しては、それらを同じ形にすることが必要である。システム誤差補正データが、例えば連鎖伝達マトリックス形で存在し、また、補助回路のデータが、例えば連鎖マトリックス形で存在するときには、連鎖マトリックスは変換マトリックスによって連鎖伝達マトリックス形に変換され、同形のこれら2つのマトリックスは新しい連鎖伝達マトリックスを形成するよう演算され、ネットワークアナライザー中のメモリーに格納される。
【0014】
本発明の方法は、また任意の被測定デバイスを任意のシミュレーションされた補助回路とともに動作させることができるので、高周波回路の開発にも有利である。補助回路のシミュレーションを適宜に変形することによって、回路モジュールや回路較正部品の開発が大幅に簡素化され促進される。
本発明の方法によれば、例えば被測定物の補助回路の寸法を変えてつくったときの影響を決定するための一連の測定において、補助回路のデータを順次変更してゆくことも可能である。理想的には、補助回路のデータの決定に使うソフトウエアはネットワークアナライザー上で動作でき、さらにネットワークアナライザーのユーザーが発明の方法を迅速かつ簡便に実行できるよう、ネットワークアナライザーの共通の操作面に一体的につくり付けられていることが望ましい。
【0015】
【発明の実施の形態】
本発明の新規であると信じられる諸特徴は、添付の特許請求範囲において詳細に述べられる。本発明は、その更なる目的と利点を伴って、添付の図面とともに示される記述によって、最良に理解される。添付の図面のいくつかでは、同種の参照番号が同種の構成要素を示している。
以下に図1乃至図3を参照しつつ本発明の最も好ましい実施例を説明する。
図1は、その入力端に線形な整合回路2が、またその出力端に整合回路7が接続されているところの、動作中のトランジスター1の模式的回路図を示している。計算可能な回路部品に加えて、これらの整合回路は、判然と計算で取得することのできない寄生的な効果を含んでいる。この例では、したがって、整合回路2と7は正確には計算できない。
【0016】
図2は、品質適合試験に使われるごとき部品測定のための既知の測定の部所を示している。測定の部所には、ベクトルネットワークアナライザー3とテスト用固定治具4が設けられている。テスト用固定治具4はネットワークアナライザーのテスト端子に同軸ケーブル5ならびに6で接続され、その中に被測定部品、たとえば、図1のトランジスター1が取り付け可能となっている。整合回路2および7はまたテスト用固定治具4中につくり込んでもよい。
【0017】
ネットワークアナライザー3の較正のために、被測定物のかわりにまず較正用標準が同軸ケーブル端子8および9の間に接続される。このようにして得られたシステム誤差補正データは、2つのテスト端子に対して、例えばT-マトリックスの形のGおよびHとして、ネットワークアナライザー3のメモリー10に格納される。引き続いて、テスト用固定治具4は同軸ケーブル端子8および9に接続され、挿入されたトランジスター1が整合回路2および7とともに測定される。複数個のトランジスターが、このような方法で次々に測定できる。異なった型のトランジスターを測定したり、トランジスターをその後の動作中に異なった整合回路で動作させるときなどには、異なった整合回路を持った異なるテスト用固定治具4に接続しなければならない。したがって1つの測定部所に対して、複数のテスト用固定治具4が必要となる。例えば測定領域に10箇所のこのような測定部所があるときには、10個のテスト用固定治具を準備しなければならず、しかも比較的狭い許容範囲で同一のものをつくらなければならない。
【0018】
このようにそれぞれに特別に寸法指定されたテスト用固定治具4を準備することは多大な維持費を必要とするが、このことは図3に示す本発明の測定器構成によれば避けることができる。ここではただ1個のユニバーサル形のテスト用固定治具11が準備されているだけであり、それはすべての測定部所に対して同じものであって整合回路を含んではいない。テスト用固定治具11はネットワークアナライザー3に直接接続される。図3の測定器構成に示されている整合回路2および7の特性データはそれに先立つ測定によるか又は計算によって決定され、ネットワークアナライザー3のシステム誤差補正データとともに演算されメモリー10に格納される。整合回路の特性データをネットワークアナライザー3の2つのテスト端子に対する連鎖伝達マトリックスとしてNならびにMと呼ぶことにすると、システム誤差補正マトリックスGならびにHとの演算は、もとの誤差補正マトリックスGならびにHと整合回路のインバースNマトリックスならびにインバースMマトリックスとの単なる積を取ることによって得られ、その結果はネットワークアナライザー3のメモリー10に格納することができる。図3の測定部所にあるトランジスター1の測定が与えられれば、周波数ポイント毎のトランジスター1の生の測定データがネットワークアナライザー3に内蔵されているシステム誤差アルゴリズムにより、例えば400個の測定点で次々に補正され、そしてそれにより整合回路が同時的に仮想的に考慮されたことになる。
【0019】
一体的につくり付けられた整合回路2および7を持ったテスト用固定治具4がすでにモデルとして図2のように存在するとき、これらの整合回路2および7の特性データを以下に述べるような簡単なやり方で決定することができる。
最初、ネットワークアナライザー3はテスト用固定治具の外部端子8ならびに9に対して、同軸線5と6の間に較正用標準を挿入することによって較正される。図2によれば、次に、モデルのテスト用固定治具4が同軸線5と6との間に接続され、トランジスターを後で取り付けるテスト用固定治具4のコンタクトソケットには対応する較正用標準が挿入される。テスト用固定治具4の内部端子に対する誤差補正データがこのようにして決定される。次に外部端子8、9のこれらの誤差補正データとテスト用固定治具4の内部端子の間の商がつくられる。
図3の構成によれば、ユニバーサル形のテスト用固定治具11が、テスト用固定治具4に代って、引き続いてネットワークアナライザー3に接続され、整合回路2ならびに7を持つテスト用固定治具4のデータと整合回路を持たないテスト用固定治具11のデータとの間の差が決定される。整合回路2ならびに7の特性データがこのようにして決定され、これらの結果とネットワークアナライザー3のシステム誤差補正データとが演算され、新しい誤差補正シミュレーションデータがつくられる。
【0020】
本発明は、図に示された方法の特定な詳細に限られるものではなく、これら以外の他の変形や応用が考えられる。以上に述べられた方法におけるその他の変形も、本発明の真の精神と範囲から逸脱することなく実行することができる。したがって、以上における図面の主たる目的は説明のためのものであって、制限的な意味を持たないと解釈されるよう意図されたものである。
【図面の簡単な説明】
【図1】 整合回路に接続されたトランジスターを示す。
【図2】 従来技術のシステムを示す。
【図3】 本発明を示す。
【符号の説明】
1 トランジスター
2 整合回路
3 ネットワークアナライザー
4 テスト用固定治具
5 同軸ケーブル
6 同軸ケーブル
7 整合回路
8 同軸ケーブル端子
9 同軸ケーブル端子
10 メモリー
11 テスト用固定治具
Claims (5)
- 動作状態でかつ測定状態で線形の補助回路中に埋め込まれている被測定電子デバイスを、ネットワークアナライザーで測定する方法であって、その方法が:
ネットワークアナライザーのシステム誤差補正データを、較正用標準を接続することによって、既知の較正法に従って決定するステップ、
補助回路に対する特性データを決定し、システム誤差補正データと組み合わせて、新しい誤差補正シミュレーションデータをつくるステップ、
線形の補助回路を介さずにネットワークアナライザーに直接に接続された被測定デバイスのその後の測定において、上記の新しい誤差補正シミュレーションデータがネットワークアナライザーに内蔵されたシステム誤差補正アルゴリズムとともに使われて、被測定デバイスに仮想的に接続された補助回路がシミュレーションされるステップ、
の各ステップを含むところのネットワークアナライザーによる被測定電子デバイス測定方法。 - 前記較正用標準の前記システム誤差補正データと前記補助回路の前記特性データとの両方が連鎖伝達マトリックスの形で決定され、
それらの相互の積を取ってリンクされ新しい誤差補正シミュレーションマトリックスに形成され、
そのシミュレーションマトリックスはそれからネットワークアナライザー内に格納され、その後の被測定デバイスの測定に使われる
ことを特徴とする請求項1の測定方法。 - 前記補助回路の特性データが、実際に組み立てられたモデル補助回路で測定されることによって決定される
ことを特徴とする請求項1または2の測定方法。 - 前記電子部品の測定期間中、その動作に必要な整合回路に組み込まれているテスト用固定治具に挿入された電子部品の測定に対して用いられる方法であって、
テスト用固定治具の内外端子に対する前記誤差補正データが既知の較正法によって決定され、
テスト用治具の前記特性データが、これらの内外誤差較正データ間の差によって決定され、且つ
整合回路自体の特性データが、整合回路がある場合とない場合のテスト用固定治具の特性データの差から決定される
ことを特徴とする請求項3の測定方法。 - 前記補助回路の特性データが、既知の回路シミュレーションプログラムによって計算されることを特徴とする請求項1または2の測定方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19606986A DE19606986C2 (de) | 1996-02-24 | 1996-02-24 | Verfahren zum Messen der Eintor- bzw. Mehrtor-Parameter eines Meßobjektes mittels eines Netzwerkanalysators |
DE19606986.6 | 1996-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09243688A JPH09243688A (ja) | 1997-09-19 |
JP4009341B2 true JP4009341B2 (ja) | 2007-11-14 |
Family
ID=7786342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03084697A Expired - Lifetime JP4009341B2 (ja) | 1996-02-24 | 1997-02-14 | 電子的被測定物の測定方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5784299A (ja) |
EP (1) | EP0793110B1 (ja) |
JP (1) | JP4009341B2 (ja) |
DE (2) | DE19606986C2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19639515B4 (de) * | 1996-09-26 | 2006-10-12 | Rosenberger Hochfrequenztechnik Gmbh & Co. | Anordnung zum Kalibrieren eines Netzwerkanalysators für die On-Wafer-Messung an integrierten Mikrowellenschaltungen |
US5937006A (en) * | 1997-05-28 | 1999-08-10 | The Aerospace Corporation | Frequency translating device transmission response method |
DE19755659B4 (de) * | 1997-12-15 | 2004-05-27 | Rohde & Schwarz Gmbh & Co. Kg | Anordnung zum Kalibrieren eines Netzwerkanalysators zur industriellen Serienmessung von n-Tor-Netzwerken |
US6300775B1 (en) | 1999-02-02 | 2001-10-09 | Com Dev Limited | Scattering parameter calibration system and method |
EP1222561A2 (en) * | 1999-05-28 | 2002-07-17 | The Coca-Cola Company | Method and apparatus for surrogate control of network-based electronic transactions |
US6356852B1 (en) * | 1999-08-03 | 2002-03-12 | Lucent Technologies, Inc. | Multi-port programmable tester |
US6230106B1 (en) | 1999-10-13 | 2001-05-08 | Modulation Instruments | Method of characterizing a device under test |
JP2001153904A (ja) * | 1999-11-25 | 2001-06-08 | Advantest Corp | ネットワークアナライザ、ネットワーク解析方法および記録媒体 |
US6647357B1 (en) * | 2000-02-07 | 2003-11-11 | Avaya Technology Corp. | Method for correcting reciprocity error in two port network measurements |
US7359814B1 (en) | 2000-02-07 | 2008-04-15 | Advantest | Multi-port analysis apparatus and method and calibration method thereof |
US6571187B1 (en) * | 2000-02-09 | 2003-05-27 | Avaya Technology Corp. | Method for calibrating two port high frequency measurements |
US6362631B1 (en) * | 2000-04-25 | 2002-03-26 | Agilent Technologies, Inc. | Method for characterizing delay of frequency translation devices |
KR100844089B1 (ko) * | 2001-11-05 | 2008-07-04 | 엘아이지넥스원 주식회사 | 스펙트럼 분석기의 케이블 및 어댑터의 손실 보상 방법 |
US6665628B2 (en) * | 2002-01-15 | 2003-12-16 | Anritsu Company | Methods for embedding and de-embedding balanced networks |
JP2003294820A (ja) * | 2002-03-29 | 2003-10-15 | Agilent Technologies Japan Ltd | 測定装置、測定装置の校正方法および記録媒体 |
US6876935B2 (en) * | 2002-09-24 | 2005-04-05 | Murata Manufacturing Co., Ltd. | Method for correcting measurement error, method of determining quality of electronic component, and device for measuring characteristic of electronic component |
US20040100276A1 (en) * | 2002-11-25 | 2004-05-27 | Myron Fanton | Method and apparatus for calibration of a vector network analyzer |
US7064555B2 (en) * | 2003-02-18 | 2006-06-20 | Agilent Technologies, Inc. | Network analyzer calibration employing reciprocity of a device |
US6838885B2 (en) * | 2003-03-05 | 2005-01-04 | Murata Manufacturing Co., Ltd. | Method of correcting measurement error and electronic component characteristic measurement apparatus |
JP2007519892A (ja) * | 2003-06-11 | 2007-07-19 | アジレント・テクノロジーズ・インク | 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換 |
US7120840B1 (en) * | 2004-02-06 | 2006-10-10 | Credence Systems Corporation | Method and system for improved ATE timing calibration at a device under test |
US7088110B1 (en) * | 2004-08-10 | 2006-08-08 | Hewlett-Packard Development Company, L.P. | System and method for determining S-parameters of a connected structure |
US20070073499A1 (en) * | 2005-09-27 | 2007-03-29 | Sawyer T S | Method and apparatus for determining one or more s-parameters associated with a device under test (DUT) |
US7171324B1 (en) * | 2005-10-14 | 2007-01-30 | Agilent Technologies, Inc. | System and method for removing measurement errors from measurement systems |
US7545151B2 (en) * | 2007-04-20 | 2009-06-09 | Anritsu Company | Characterizing test fixtures |
US7615990B1 (en) | 2007-06-28 | 2009-11-10 | Credence Systems Corporation | Loadboard enhancements for automated test equipment |
US7777497B2 (en) * | 2008-01-17 | 2010-08-17 | Com Dev International Ltd. | Method and system for tracking scattering parameter test system calibration |
DE102009018703B4 (de) * | 2008-12-19 | 2018-04-05 | Rohde & Schwarz Gmbh & Co. Kg | Netzwerkanalysator und ein Verfahren zum Betrieb eines Netzwerkanalysators mit 9-Term Kalibrierung |
WO2015090478A1 (en) | 2013-12-20 | 2015-06-25 | Advantest Corporation | Multi-port measurement technique for determining s-parameters |
WO2015133266A1 (ja) * | 2014-03-04 | 2015-09-11 | 株式会社 村田製作所 | 電気回路網のsパラメータ導出方法 |
US10467022B2 (en) * | 2016-11-04 | 2019-11-05 | Rohde & Schwarz Gmbh & Co. Kg | Measurement device and method for configuring and upgrading measurement software |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE73236T1 (de) * | 1986-01-17 | 1992-03-15 | Marconi Instruments Ltd | Sechstorreflektometer-pruefanordnung. |
DE3912795A1 (de) * | 1988-04-22 | 1989-11-02 | Rohde & Schwarz | Verfahren zum kalibrieren eines netzwerkanalysators |
US4982164A (en) * | 1988-04-22 | 1991-01-01 | Rhode & Schwarz Gmbh & Co. K.G. | Method of calibrating a network analyzer |
DE3821575A1 (de) * | 1988-06-25 | 1989-12-28 | Philips Patentverwaltung | Anordnung zur naeherungsweisen bestimmung des ersatzschaltbildes eines elektrischen bzw. elektronischen bauelementes bei hohen frequenzen |
US5047725A (en) * | 1989-11-28 | 1991-09-10 | Cascade Microtech, Inc. | Verification and correction method for an error model for a measurement network |
US5063520A (en) * | 1990-07-06 | 1991-11-05 | Klein Dennis H | Computer aided process for network analysis |
US5175698A (en) * | 1990-07-23 | 1992-12-29 | Dz Company | Method and system for transfer function measurement |
JP3016252B2 (ja) * | 1990-07-26 | 2000-03-06 | アジレント・テクノロジー株式会社 | ネットワーク・アナライザ |
US5349539A (en) * | 1991-10-28 | 1994-09-20 | Zeelan Technology, Inc. | Behavioral model parameter extractor |
US5369594A (en) * | 1992-06-18 | 1994-11-29 | International Business Machines Corporation | Conjugate gradient method in computer-aided circuit design |
DE4332273C2 (de) * | 1992-12-12 | 1997-09-25 | Rohde & Schwarz | Verfahren zum Kalibrieren eines Netzwerkanalysators |
-
1996
- 1996-02-24 DE DE19606986A patent/DE19606986C2/de not_active Expired - Lifetime
-
1997
- 1997-01-28 US US08/787,330 patent/US5784299A/en not_active Expired - Lifetime
- 1997-02-11 DE DE59712753T patent/DE59712753D1/de not_active Expired - Lifetime
- 1997-02-11 EP EP97102119A patent/EP0793110B1/de not_active Expired - Lifetime
- 1997-02-14 JP JP03084697A patent/JP4009341B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09243688A (ja) | 1997-09-19 |
EP0793110A3 (de) | 1998-04-22 |
DE19606986A1 (de) | 1997-08-28 |
DE59712753D1 (de) | 2006-12-07 |
DE19606986C2 (de) | 1999-03-04 |
EP0793110B1 (de) | 2006-10-25 |
US5784299A (en) | 1998-07-21 |
EP0793110A2 (de) | 1997-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4009341B2 (ja) | 電子的被測定物の測定方法 | |
US6643597B1 (en) | Calibrating a test system using unknown standards | |
US5467021A (en) | Calibration method and apparatus | |
JP6499177B2 (ja) | 検査装置構成を校正する方法 | |
US7500161B2 (en) | Correcting test system calibration and transforming device measurements when using multiple test fixtures | |
US20070073499A1 (en) | Method and apparatus for determining one or more s-parameters associated with a device under test (DUT) | |
JPH11326413A (ja) | ネットワ―ク・アナライザにおける測定誤差補正方法 | |
US20090184721A1 (en) | Method and system for tracking scattering parameter test system calibration | |
CA2364189A1 (en) | High frequency circuit analyzer | |
JP2004301839A (ja) | 半導体ウェーハにおいてマルチポート測定を行うための校正方法 | |
CN104111435A (zh) | 一种测试夹具误差剔除方法 | |
US20050027469A1 (en) | De-embedding devices under test | |
WO2009098816A1 (ja) | 測定誤差の補正方法及び電子部品特性測定装置 | |
US20130317767A1 (en) | Measurement error correction method and electronic component characteristic measurement apparatus | |
US7113891B2 (en) | Multi-port scattering parameter calibration system and method | |
CN111983538A (zh) | 在片s参数测量***校准方法及装置 | |
US6571187B1 (en) | Method for calibrating two port high frequency measurements | |
Fleury et al. | Designing and characterizing TRL fixture calibration standards for device modeling | |
CN101663587B (zh) | 用于表征电气部件的线性特性的频率相关性的迭代方法 | |
JP5458817B2 (ja) | 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置 | |
JP2004226105A (ja) | 測定誤差の補正方法、電子部品の良否判定方法および電子部品特性測定装置 | |
JP2006242799A (ja) | 測定誤差の補正方法及び電子部品特性測定装置 | |
WO2008021907A2 (en) | Calibrated s-parameter measurements of probes | |
JP4449422B2 (ja) | 測定誤差の補正方法 | |
Fei | The research of port extension and de-embedding based on vector network analyzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |